JP2004302400A - 液晶ディスプレイの画素回路 - Google Patents
液晶ディスプレイの画素回路 Download PDFInfo
- Publication number
- JP2004302400A JP2004302400A JP2003158081A JP2003158081A JP2004302400A JP 2004302400 A JP2004302400 A JP 2004302400A JP 2003158081 A JP2003158081 A JP 2003158081A JP 2003158081 A JP2003158081 A JP 2003158081A JP 2004302400 A JP2004302400 A JP 2004302400A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel circuit
- crystal display
- multiplexer
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0428—Gradation resolution change
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】液晶ディスプレイの画素回路の提供。
【解決手段】液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、動態画像を処理するアナログ回路と組み合わせ、並びにマルチプレクサを設置してディジルとアナログ信号処理を行ない本発明の液晶ディスプレイの画素回路の節電とパワー消耗減少を達成する。この画素回路は、電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、該薄膜トランジスタに連接されてデータ線のアナログ或いはディジタル電圧情報を保存するコンデンサと、を具えている。
【選択図】 図２
【解決手段】液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、動態画像を処理するアナログ回路と組み合わせ、並びにマルチプレクサを設置してディジルとアナログ信号処理を行ない本発明の液晶ディスプレイの画素回路の節電とパワー消耗減少を達成する。この画素回路は、電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、該薄膜トランジスタに連接されてデータ線のアナログ或いはディジタル電圧情報を保存するコンデンサと、を具えている。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は一種の液晶ディスプレイの画素回路に係り、特に、液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、もとからあるアナログ回路と組み合わせ、液晶ディスプレイの画素回路の節電とパワー消耗減少を達成するようにした、液晶ディスプレイの画素回路に関する。
【０００２】
【従来の技術】
一般にノートブック型コンピュータ或いは各種の表示機能を有する装置の液晶ディスプレイの画像画素駆動回路にはアナログ回路が使用されている。周知の液晶表示装置は薄膜トランジスタ或いはねじれネマティック（ＴＮ）等のアクティブ式或いはパッシブ式マトリックス液晶があり、その回路は図１の周知の技術の画素回路表示図に示されるようであり、全体の液晶パネルは複数の、図示される回路が順に配列されてなり、、並びに一つの走査線１０３とデータ線１０５を共用している。図示されるのはアクティブマトリックス式液晶薄膜トランジスタ１０１の回路であり、一つの画像画素の構造は、薄膜トランジスタ１０１、コンデンサ１０７と液晶セル１０９に周辺回路が組み合わされてなる。そのうち、コンデンサ１０７にアナログ電圧が書き込まれてグレースケールが表示され、走査線１０３は回路スイッチとされ、信号を走査線１０３より液晶セルに導通させる時、データ線１０５がコンデンサ１０７に対して充電放電を行なう。薄膜トランジスタ１０１は非完全であり、漏電してグレースケール損失ん現象を形成しうる。ゆえにデータ線１０５は薄膜トランジスタに対して不断に充電放電してグレースケールの表示を維持しなければならない。このため、一般の液晶ディスプレイはいずれも画像更新率（ｒｅｆｒｅｓｈ ｒａｔｅ）のデータを発生しうる。
【０００３】
別の周知の技術は表面安定強誘電性液晶（Ｓｕｒｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ；ＳＳＦＬＣ）を使用している。このような液晶は自己分極を有し、且つ外部電場の印加により、自己分極の指向が反転し、ゆえに記憶の効果を有する。静止画面を表示する時は、不断に画素に対して書き込みを行う必要がなく、データ線に対して充電放電を行う必要がないため、節電の目的を達成できる。しかしその欠点は、黒白の二色しか表示できず、もしグレースケールを表示しようとすれば、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）のような複雑な回路の使用が必要となることである。
【０００４】
【発明が解決しようとする課題】
本発明の液晶ディスプレイの画素回路は上述の、常時画面を更新することによる電力消耗、或いは過多の複雑な回路を必要とする欠点を解決し、液晶画素上にディジタル回路を設置し、これにより常時画面を更新する必要をなくし節電を達成できるようにする。
【０００５】
本発明は一種の液晶ディスプレイの画素回路を提供することを目的とし、それは、液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、動態画像を処理する既存のアナログ回路と組み合わせる。アナログ画素は良好なグレースケールを表示でき、ディジタル操作モードは静態画像表示にあって続けてデータ線に対して充電放電を行う必要がなく、パワー消耗を減らすことができる。別にマルチプレクサを設置してディジタルとアナログ信号初いに組み合わせ、本発明の液晶ディスプレイの画素回路の節電とパワー消耗減少の目的と機能を達成する。
【０００６】
本発明の液晶回路中には回路の方向を切り換えられる複数のマルチプレクサが設けられ、別に回路の制御スイッチとされる薄膜トランジスタが走査線とデータ線に連接さえ、並びにコンデンサがデータ線の電圧情報を保存し、このほか、さらにスイッチ装置が設置されてディジタルモード回路とアナログモード回路を隔離し、相互に干渉を受けないようにしている。
【０００７】
【課題を解決するための手段】
請求項１の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２の発明は、請求項１記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項３の発明は、請求項２記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項４の発明は、請求項２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項５の発明は、請求項４記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項６の発明は、請求項４記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項７の発明は、請求項４記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項８の発明は、請求項４記載の液晶ディスプレイの画素回路において、第１モード端が第１マルチプレクサの出力端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項９の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該複数のマルチプレクサと一つの液晶セルに連接された第１スイッチ装置と、を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１０の発明は、請求項９記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項１１の発明は、請求項１０記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１２の発明は、請求項１０記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１３の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１４の発明は、請求項１２記載の液晶ディスプレイの画素回路において、出力端が第１スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１５の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第１モード端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１６の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１７の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線、薄膜トランジスタ及びコンデンサに連接されて、該コンデンサに保存されたディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１８の発明は、請求項１７記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項１９の発明は、請求項１７記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２０の発明は、請求項１７記載の液晶ディスプレイの画素回路において、ＳＲＡＭの一端が第１マルチプレクサに連接され、別端が薄膜トランジスタとコンデンサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２１の発明は、請求項１７記載の液晶ディスプレイの画素回路において、第２マルチプレクサが、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２２の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２３の発明は、請求項２１記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２４の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２５の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２６の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
複数の電流スイッチング素子を具えた第１マルチプレクサと、
複数の電流スイッチング素子を具えたデマルチプレクサと、
走査線に連接され更に該第１マルチプレクサと該デマルチプレクサに連接され、並びに該デマルチプレクサの出力するディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該第１マルチプレクサ、該デマルチプレクサ、該コンデンサ及び液晶セルに連接された第２スイッチ装置と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２７の発明は、請求項２６記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２８の発明は、請求項２６記載の液晶ディスプレイの画素回路において、第２スイッチ装置が第２信号線によりモード制御端に連接されてそのスイッチング信号を制御することを特徴とする、液晶ディスプレイの画素回路としている。
請求項２９の発明は、請求項２６記載の液晶ディスプレイの画素回路において、デマルチプレクサが、
選択端と、
デマルチプレクサ入力端と、
第１モード出力端と、
第２モード出力端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３０の発明は、請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３１の発明は、請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの入力端が薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３２の発明は、請求項２９記載の液晶ディスプレイの画素回路において、第１モード出力端が第２スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３３の発明は、請求項２９記載の液晶ディスプレイの画素回路において、第２モード出力端がＳＲＡＭに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
【０００８】
【発明の実施の形態】
本発明はＤＲＡＭとＳＲＡＭのディジタル操作モードにより、静態画像表示時に続けて画面を更新する必要をなくし、これにより節電と低パワー消耗の目的を達成する。
【０００９】
図２は本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図であり、並びに僅かに単一液晶セル回路により説明する。本発明はもともとの液晶ディスプレイ画素のアナログ構造にＤＲＡＭを組成する第１マルチプレクサ２０２のディジルモード回路を加え、該第１マルチプレクサ２０２は電流の方向切り換え機能を具えた複数のスイッチング素子を具えている。図示されるように、走査線２０３は薄膜トランジスタ２０１を回路スイッチとし、信号が走査線２０３よりこの薄膜トランジスタ２０１を具えた液晶セルに導通しようとするとき、データ線２０５よりこの薄膜トランジスタ２０１を通して電圧信号がコンデンサ２０７に書き込まれ、即ちコンデンサ２０７に対して充電放電が行われる。もう一つのモード制御端２０６は動態画像或いは静態画像の制御信号を受け取り、この制御信号が動態画像のアナログ信号であれば、第１モード（即ちｍｏｄｅ＝１）とされ、第２マルチプレクサ２０４の各電流方向切り換えの回路の一つの選択端ｓｅｌよりモード制御信号が第２マルチプレクサ２０４に導入され、第１モードであれば、第２マルチプレクサ２０４の第１モード端ｉｎ０が選択されて該コンデンサ２０７に保存される電圧値を受け取り、この電圧値が先にデータ線２０５よりコンデンサ２０７に保存され、並びに第２マルチプレクサ２０４の出力端ｏｕｔより出力する。別に該第２マルチプレクサ２０４の出力端ｏｕｔに連接された液晶セル２０９があり、この液晶セル２０９の別端が共通電圧端Ｖｃｏｍ’とされ、液晶セル２０９の両端の電位差によりグレースケール画像が表示される。
【００１０】
この液晶セル回路の薄膜トランジスタ２０１はスイッチとされ、並びに走査線２０３の信号を受け取ることによりこの液晶セル回路の導通（ｏｎ）或いは切断（ｏｆｆ）が決定される。薄膜トランジスタ２０１が導通する時、データ線２０５よりコンデンサ２０７に対してアナログ電圧値が書き込まれ、このアナログ電圧値が第２マルチプレクサ２０４の出力端ｏｕｔより液晶セル２０９に出力されてグレースケールが表示され、且つ該薄膜トランジスタ２０１は完全ではなく、漏電によるグレースケール損失の現象を形成しうる。ゆえに、該データ線２０５はコンデンサ２０７に対して不断に充電放電を行う。動態画像処理が第１モード（ｍｏｄｅ＝０）の時、第１マルチプレクサ２０２は作用せず、即ち周知のアナログ画素の運転とされる。
【００１１】
もし走査線２０３の信号がこの液晶回路に導通し、該モード制御端２０６が受け取る制御信号が静態画像のディジタル信号である時、本発明の実施例中の第２モード（即ちｍｏｄｅ＝１）とされ、この時、該第２マルチプレクサ２０４の選択端ｓｅｌがモード制御端２０６の信号を第２マルチプレクサ２０４に導入し、第２モードでは第２モード端ｉｎ１より第１マルチプレクサ２０２の出力端ｏｕｔの出力した電圧値を受け取る。この出力電圧値は、走査線２０３信号がこの液晶回路を導通させる時、データ線２０５が薄膜トランジスタ２０１によりコンデンサ２０７に対する充電放電を行ない、並びにディジル電圧情報を書き込む。第１マルチプレクサ２０２の選択端ｓｅｌは該薄膜トランジスタ２０１とコンデンサ２０７に連接され、並びにコンデンサ２０７に保存されたディジタル電圧情報によりその共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆの二種類の電圧値の出力が切り換えられ、そのうち共通電圧端Ｖｃｏｍの電圧値は電圧を加えない電位状態とされ、並びに共通電圧端Ｖｃｏｍ’と共に、同じ電圧レベルに連接される二つの共通電圧端とされ、参考電圧端Ｖｒｅｆの電圧値は駆動電圧とされ、共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆの二種類の電圧端の切り換えと液晶セル２０９のもう一端の共通電圧端Ｖｃｏｍ’の電圧により該液晶セル２０９の明暗状態が決定される。コンデンサ２０７がデータ線２０５より充電されるディジタル電圧値が低電圧である時、液晶セル２０９の両端はいずれも共通電圧端Ｖｃｏｍ、Ｖｃｏｍ’の電圧表示モードとされ、液晶セル２０９は電場を印加されない状態とされる。液晶セル２０９はまた一端が参考電圧端Ｖｒｅｆとされて、もう一端が共通電圧端Ｖｃｏｍ’とされる表示モードとされ得て、このとき液晶セル２０９は電場印加状態とされえ、且つ参考電圧端Ｖｒｅｆの電圧値変換制御により、極性交換駆動を達成し、液晶劣化が防止される。ゆえに液晶セル２０９は静態画像状態時に僅かに参考電圧端Ｖｒｅｆと共通電圧端Ｖｃｏｍの切り換えにより明暗の表示交換機能を形成する。
【００１２】
図３は本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。図示されるように、第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成される。そのうち、第２マルチプレクサ２０４のモード制御端２０６の制御信号により、第１モードと第２モードが切り換えられる。第１モードとされる時は、伝統的な動態画像のアナログモードとされ、液晶セル２０９は第２マルチプレクサ２０４の第１モード端ｉｎ０によりコンデンサ２０７に連接され、さらに薄膜トランジスタ２０１に連接され、この薄膜トランジスタ２０１が走査線２０３のオンオフ制御を受け、またデータ線２０５に連接されてコンデンサ２０７に対する充電放電を行ない、アナログ電圧値を保存させる。この第１モードは伝統的なアナログモードとされる。また、第２モードとされる時は、即ち静態画像を処理するディジタルモードとされ、液晶セル２０９が第２マルチプレクサ２０４の第２モード端ｉｎ１により第１マルチプレクサ２０２に連接され、図示されるように、この第１マルチプレクサ２０２もまた複数のトランジスタで組成されたスイッチとされ、並びにそれぞれ共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接され、さらに薄膜トランジスタ２０１に連接されている。この第２モードは静態のディジルモードとされ、該コンデンサ２０７のディジル電圧値により第１マルチプレクサ２０２内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられる。該液晶セル２０９は両端のバイアス状態の変換により明暗状態を表示する。
【００１３】
図４は本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成され、その回路の複数の端点が各入出力端を形成している。そのうち、さらに第１スイッチ装置３０２が設置され、その一端が該第１マルチプレクサ２０２の出力端ｏｕｔに連接され、一端が該第２マルチプレクサ２０４の選択端ｓｅｌに連接され、もう一端が液晶セル２０９に連接され、該第１スイッチ装置３０２により第１マルチプレクサ２０２と第２マルチプレクサ２０４が隔離されて、ディジル回路とアナログ回路が隔離されて相互干渉しないものとされる。走査線２０３が薄膜トランジスタ２０１を導通させ、データ線２０５がコンデンサ２０７に対して充電放電する時、モード制御端２０６が制御信号を受け取り動態画像処理の第１モードと静態画像処理の第２モードを切り換え、第１モードとされる時は、この第１スイッチ装置３０２はオフ状態とされ、薄膜トランジスタ２０１は第２マルチプレクサ２０４の選択端ｓｅｌにより第１モード端ｉｎ０に切り換えられることにより、液晶セル２０９に連接され、該液晶セル２０９の両端の電圧は即ちデータ線２０５がコンデンサ２０７に保存したアナログ電圧値と共通電圧端Ｖｃｏｍ’の電圧とされ、これは伝統的なアナログモードとされる。
【００１４】
もし第２モードのディジタルモードとされる時は、第１スイッチ装置３０２はオン状態とされ、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に保存したディジル電圧値が、第１マルチプレクサ２０２の第２モード端ｉｎ１と第１スイッチ装置３０２を介して液晶セル２０９に連接され、並びにそれぞれ第１マルチプレクサ２０２の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接される。共通電圧端Ｖｃｏｍと共通電圧端Ｖｃｏｍ’は同じ電圧レベルの二つの共通電圧入力端とされ、この第２モードは静態のディジタルモードとされ、該コンデンサ２０７の電圧状態により第２マルチプレクサ２０４内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられ、該液晶セル２０９が両端のバイアス状態の変換により明暗状態を表示する。
【００１５】
図５は本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。図示されるように、第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成され、更に第１スイッチ装置３０２が設置され、この第１スイッチ装置３０２は一つのトランジスタを以て実施され、その一端が第１マルチプレクサ２０２に連接され、一端が第２マルチプレクサ２０４の出力端ｏｕｔに連接され、別端が液晶セル２０９に連接され、第１スイッチ装置３０２が第１マルチプレクサ２０２と第２マルチプレクサ２０４を隔離し、ディジタル回路とアナログ回路を隔離して相互干渉を防止している。走査線２０３が薄膜トランジスタ２０１を導通させ、データ線２０５がコンデンサ２０７に対して充電放電を行い、モード制御端２０６が制御信号を受け取ることにより動態画像処理の第１モードと静態画像処理の第２モードが切り換えられる。第１モードとされる時、第１スイッチ装置３０２はオフ状態とされ、薄膜トランジスタ２０１は第２マルチプレクサ２０４の第１モード端ｉｎ０を介して液晶セル２０９に連接され、該液晶セル２０９の両端の電圧はデータ線２０５がコンデンサ２０７に保存したアナログ電圧値及び共通電圧端Ｖｃｏｍ’の電圧値とされ、これは伝統的なアナログモードとされる。
【００１６】
第２モードのディジタルモードとされる時、第１スイッチ装置３０２は導通状態とされ、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に保存したディジタル電圧値が、第１マルチプレクサ２０２の第２モード端ｉｎ１と第１スイッチ装置３０２を介して液晶セル２０９に連接され、並びにそれぞれ第１マルチプレクサ２０２の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接される。この第２モードは静態のディジタルモードとされ、コンデンサ２０７の電圧状態により第２マルチプレクサ２０４内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられ、該液晶セル２０９が両端のバイアス状態の変換により明暗状態を表示する。
【００１７】
以上はＤＲＡＭ形式の液晶表示画素とされ、それはコンデンサ２０７が保存するディジル電圧値により共通電圧端Ｖｃｏｍか参考電圧端Ｖｒｅｆかを選択し、液晶セル２０９に対してバイアスを印加し、これによりその明暗表示状態を改変する、というものである。しかし、コンデンサ２０７は薄膜トランジスタ素子の漏電特性によりディジル電圧値レベルの改変を形成しうるため、コンデンサ２０７に対して適時に充電放電して更新を行わねばならない。以下の本発明の第３実施例及び第４実施例はＳＲＡＭを使用してディジタルモードのビット値を記憶することにより、もとのＤＲＡＭ形式の時にコンデンサ２０７に適時に充電放電を行わねばならない問題を改善する。
【００１８】
図６は本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。図示されるように走査線２０３が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み許可機能（ｗｒｉｔｅ ｅｎａｂｌｅ；ｗ．ｅ．）を起動した後、データ線２０５により電圧値が薄膜トランジスタ２０１を介してコンデンサ２０７に保存される。このコンデンサ２０７が保存する電圧値は同時にＳＲＡＭ４００内に書き込まれ、並びに第１マルチプレクサ２０２を通して共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆが選択されて出力され、さらにモード制御端２０６により第２マルチプレクサ２０４が制御され、第１マルチプレクサ２０２の出力するＶｃｏｍ或いはＶｒｅｆが液晶セル２０９に対してバイアスするディジタルモード或いはコンデンサ２０７が保存するアナログ画像電圧値が液晶セル２０９に対してバイアスするアナログモードかが選択される。もしモード制御端２０６が動態画像のアナログモード制御信号を受け取れば、第１モードとされ、このアナログモード制御信号が選択端ｓｅｌより第２マルチプレクサ２０４に導入され、第１モード端ｉｎ０より電圧情報を保存するコンデンサ２０７と走査線２０３とデータ線２０５に連接された薄膜トランジスタ２０１とに連接される。走査線２０３がこの薄膜トランジスタ２０１を導通させると、データ線２０５がこの薄膜トランジスタ２０１を透過してコンデンサ２０７に対してアナログ画像電圧値を書き込み、さらに第２マルチプレクサ２０４の出力端ｏｕｔを透過して液晶セル２０９に連接され、このアナログ電圧値と共通電圧端Ｖｃｏｍが液晶セル２０９の両端にバイアスされ、こうしてグレースケール表示が達成され、これは動態画像のアナログモード回路とされる。
【００１９】
もしモード制御端２０６が静態画像のディジルモード制御信号を受け取ると、本発明は第２モードとされ、このアナログモード制御信号は選択端ｓｅｌより第２マルチプレクサ２０４に導入され第２マルチプレクサ２０４の第２モード端ｉｎ１が選択されて第１マルチプレクサ２０２の出力端ｏｕｔに連接され、一方で、走査線２０３が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み機能をオンとした後、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に対してディジル電圧情報を書き込み、ＳＲＡＭ４００が並びにこのディジタル電圧を記憶保存して第１マルチプレクサ２０２内での共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆの切り換えに用い、ＳＲＡＭ４００の保存するディジタル電圧値は、次に走査線２０３が再度ＳＲＡＭ４００のデータ書き込み機能をオンとした後に、その保存するディジタル電圧値を更新する。ゆえにデータ線２０５はコンデンサ２０７に対して適時に充電放電する必要がなく、第１マルチプレクサ２０２は直接ＳＲＡＭ４００に保存されたディジタル電圧信号により共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆを選択し、第２マルチプレクサ２０４を介して液晶セル２０９に対してバイアスし、明暗表示を達成する。薄膜トランジスタ２０１或いはコンデンサ２０７に対して、不完全な素子の漏電現象によるコンデンサ２０７の保存するディジタル電圧値レベルの損失を心配する必要がなく、節電及び損耗を減らす目的を達成でき、並びに参考電圧端Ｖｒｅｆと共通電圧端Ｖｃｏｍの切り換えのみにより液晶セル２０９のバイアス状態を切り換えることができる。
【００２０】
図７は本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。図より分かるように、第２マルチプレクサ２０４の運転は、複数のトランジスタによりスイッチを第１モード（及びアナログモード）と第２モード（即ちディジタルモード）間で切り換える目的を達成し、第１マルチプレクサ２０２もまた複数のトランジスタで共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆの間で切り換える目的を達成し、並びにＳＲＡＭ４００により電圧値のディジタル制御信号を切り換える。このＳＲＡＭ４００は一つ或いは複数のスイッチングトランジスタ及び複数のインバータで組成された回路により、データ書き込み許可機能と電圧情報保存機能を達成する。
【００２１】
図８はＳＲＡＭ４００の実施を示し、走査線２０３がＳＲＡＭ４００に対して書き込み動作を行う時、まずＳＲＡＭ４００のデータ書き込み機能を起動し、即ちデータ書き込み許可機能（ｗｒｉｔｅ ｅｎａｂｌｅ；ｗ．ｅ．）を起動してはじめて保存されたディジタル電圧値が更新され、ＳＲＡＭ４００がデータ書き込み許可制御端４０１により走査線２０３より信号を導入し、その電圧値が複数のインバータで組成された遅延回路のラッチ（ｌａｔｃｈ）により信号記憶の目的を達成する。
【００２２】
図９は本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。図示されるように、この液晶ディスプレイ画素回路は複数のトランジスタで組成されたデマルチプレクサ５００、ＳＲＡＭ４００、第１マルチプレクサ２０２、及び第２スイッチ装置５０２等の回路で組成されている。そのうち第１マルチプレクサ２０２及びデマルチプレクサ５００は電圧入力の切り換え選択のためのスイッチング素子とされる。走査線２０３がこの液晶回路を導通させて、信号を薄膜トランジスタ２０１に送ると、この薄膜トランジスタ２０１がデータ線２０５上のアナログ電圧信号値をデマルチプレクサ５００の入力端ｉｎよりデマルチプレクサ５００に送る。このデマルチプレクサ５００は複数のトランジスタで組成されて複数の切り換えスイッチ機能を具えた装置とされ、モード制御端２０６より動態画像のアナログモード制御信号を導入すると、本発明の第１モードとされ、この制御信号が第１信号線５０３によりデマルチプレクサ５００の選択端ｓｅｌより該デマルチプレクサ５００に導入され、さらに第２信号線５０４により第１モードの信号が第２スイッチ装置５０２に伝送され、この第２スイッチ装置５０２がディジタル回路とアナログ回路を相互に隔離する。この第１モード制御信号はアナログモード制御信号とされ、デマルチプレクサ５００に導入されて入力端ｉｎを薄膜トランジスタ２０１を介して、その連接されたデータ線２０５のアナログ電圧値を第１モード出力端ｏｕｔ０より送出し、第１モード制御信号は第２信号線５０４を通り第２スイッチ装置５０２をオフとし、ゆえに第１モード出力端ｏｕｔ０より送出されるアナログ電圧値が直接コンデンサ２０７に入力されて液晶セル２０９にバイアスし、グレースケールを表示させる。アナログモード下の回路はこの第２スイッチ装置５０２によりＳＲＡＭ４００が第１マルチプレクサ２０２と隔離されるほか、アナログ電圧がディジタル回路及びマルチプレクサのスイッチ機能に影響を及ぼすのを防止し、これは動態画像のアナログモード回路とされる。
【００２３】
このほか、走査線２０３がこの液晶回路を導通させ、即ち導通信号が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み許可制御端４０１に導通する時、この薄膜トランジスタ２０１を経由してデータ線２０５上のディジタル電圧値がデマルチプレクサ５００の入力端ｉｎよりデマルチプレクサ５００に導入される。もしモード制御端２０６が静態画像のディジタルモード制御信号を受け取ると、本発明は第２モードとされ、この制御信号が第１信号線５０３により選択端ｓｅｌを通りデマルチプレクサ５００に導入され、さらに第２信号線５０４により第２モードの制御信号が第２スイッチ装置５０２に送られ、この第２モード制御信号がディジタルモード制御信号とされ、デマルチプレクサ５００に導入され、即ち入力端ｉｎより薄膜トランジスタ２０１を通り、それに連接されたデータ線２０５のアナログ電圧値が第２モード出力端ｏｕｔ１を経由しＳＲＡＭ４００に送られ保存される。このＳＲＡＭ４００はその保存するディジタル電圧値により、第１マルチプレクサ２０２の出力端ｏｕｔを共通電圧端Ｖｃｏｍとするか或いは参考電圧端Ｖｒｅｆとするかを決定する。第２スイッチ装置５０２はモード制御端２０６に連接された第２信号線５０４により第２モード制御信号を受け取り、即ち導通（ｏｎ）状態となり、ゆえに、コンデンサ２０７が第１マルチプレクサ２０２の出力端ｏｕｔに連接され、並びにコンデンサ２０７の両端の電圧により液晶セル２０９の明暗表示状態が決定され、該液晶セル２０９の一端は共通電圧端Ｖｃｏｍ’とされ、もう一端の電圧は共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆとされ、ＳＲＡＭ４００の設置により、データ線２０５は適時にコンデンサ２０７に対して充電放電を行う必要がなく、走査線２０３信号がＳＲＡＭ４００のデータ書き込み許可制御端４０１に導通する時にはじめて、ＳＲＡＭ４００に保存された信号が更新される。
【００２４】
図１０の回路図は図９に示されるブロック回路の実施例であり、第１マルチプレクサ２０２はスイッチ機能を具えた複数のトランジスタで組成され、共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆを切り換えて液晶セル２０９の明暗表示状態を決定する。デマルチプレクサ５００は複数のトランジスタで組成されて複数の切り換えスイッチ機能を具えた装置とされ、ＳＲＡＭ４００がデータ書き込み許可制御端４０１により走査線２０３から信号を導入すると、その電圧値は複数のインバータで組成された遅延回路によりラッチされて信号が記憶され、第１マルチプレクサ２０２とデマルチプレクサ５００のモード切り換えに用いられる。
【００２５】
【発明の効果】
以上は本発明の液晶ディスプレイの画素回路実施例の詳細な説明であり、本発明は複数のマルチプレクサとＤＲＡＭ或いはＳＲＡＭで組成されたアナログモードとディジタルモードの液晶画素回路により、更新率を下げて節電と機能アップの目的と機能を達成する。
【００２６】
総合すると、以上により十分に本発明の液晶ディスプレイの画素回路が目的と機能上、深い実施上の進歩性を有すること、及び産業上の利用価値を有することが示された。且つ本発明は未公開であって、特許の要件に符合する。
【００２７】
なお、以上の説明は本発明の実施例に係るものであって本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】周知の技術の画素回路表示図である。
【図２】本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。
【図３】本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。
【図４】本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。
【図５】本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。
【図６】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。
【図７】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【図８】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【図９】本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。
【図１０】本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【符号の説明】
１０１ 薄膜トランジスタ
１０３ 走査線
１０５ データ線
１０７ コンデンサ
１０９ 液晶セル
２０１ 薄膜トランジスタ
２０２ 第１マルチプレクサ
２０３ 走査線
２０４ 第２マルチプレクサ
２０５ データ線
２０６ モード制御端
２０７ コンデンサ
２０９ 液晶セル
３０２ 第１スイッチ装置
４００ ＳＲＡＭ
４０１ データ書き込み許可制御端
５００ デマルチプレクサ
５０２ 第２スイッチ装置
５０３ 第１信号線
５０４ 第２信号線
Ｖｃｏｍ 共通電圧端
Ｖｃｏｍ’ 共通電圧端
Ｖｒｅｆ 参考電圧端
ｓｅｌ 選択端
ｉｎ 入力端
ｉｎ０ 第１モード端
ｉｎ１ 第２モード端
ｏｕｔ 出力端
ｏｕｔ０ 第１モード出力端
ｏｕｔ１ 第２モード出力端
【発明の属する技術分野】
本発明は一種の液晶ディスプレイの画素回路に係り、特に、液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、もとからあるアナログ回路と組み合わせ、液晶ディスプレイの画素回路の節電とパワー消耗減少を達成するようにした、液晶ディスプレイの画素回路に関する。
【０００２】
【従来の技術】
一般にノートブック型コンピュータ或いは各種の表示機能を有する装置の液晶ディスプレイの画像画素駆動回路にはアナログ回路が使用されている。周知の液晶表示装置は薄膜トランジスタ或いはねじれネマティック（ＴＮ）等のアクティブ式或いはパッシブ式マトリックス液晶があり、その回路は図１の周知の技術の画素回路表示図に示されるようであり、全体の液晶パネルは複数の、図示される回路が順に配列されてなり、、並びに一つの走査線１０３とデータ線１０５を共用している。図示されるのはアクティブマトリックス式液晶薄膜トランジスタ１０１の回路であり、一つの画像画素の構造は、薄膜トランジスタ１０１、コンデンサ１０７と液晶セル１０９に周辺回路が組み合わされてなる。そのうち、コンデンサ１０７にアナログ電圧が書き込まれてグレースケールが表示され、走査線１０３は回路スイッチとされ、信号を走査線１０３より液晶セルに導通させる時、データ線１０５がコンデンサ１０７に対して充電放電を行なう。薄膜トランジスタ１０１は非完全であり、漏電してグレースケール損失ん現象を形成しうる。ゆえにデータ線１０５は薄膜トランジスタに対して不断に充電放電してグレースケールの表示を維持しなければならない。このため、一般の液晶ディスプレイはいずれも画像更新率（ｒｅｆｒｅｓｈ ｒａｔｅ）のデータを発生しうる。
【０００３】
別の周知の技術は表面安定強誘電性液晶（Ｓｕｒｆａｃｅ Ｓｔａｂｉｌｉｚｅｄ Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ；ＳＳＦＬＣ）を使用している。このような液晶は自己分極を有し、且つ外部電場の印加により、自己分極の指向が反転し、ゆえに記憶の効果を有する。静止画面を表示する時は、不断に画素に対して書き込みを行う必要がなく、データ線に対して充電放電を行う必要がないため、節電の目的を達成できる。しかしその欠点は、黒白の二色しか表示できず、もしグレースケールを表示しようとすれば、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ；ＰＷＭ）のような複雑な回路の使用が必要となることである。
【０００４】
【発明が解決しようとする課題】
本発明の液晶ディスプレイの画素回路は上述の、常時画面を更新することによる電力消耗、或いは過多の複雑な回路を必要とする欠点を解決し、液晶画素上にディジタル回路を設置し、これにより常時画面を更新する必要をなくし節電を達成できるようにする。
【０００５】
本発明は一種の液晶ディスプレイの画素回路を提供することを目的とし、それは、液晶ディスプレイの画素にディジタル回路を設置して静態画像を処理し、動態画像を処理する既存のアナログ回路と組み合わせる。アナログ画素は良好なグレースケールを表示でき、ディジタル操作モードは静態画像表示にあって続けてデータ線に対して充電放電を行う必要がなく、パワー消耗を減らすことができる。別にマルチプレクサを設置してディジタルとアナログ信号初いに組み合わせ、本発明の液晶ディスプレイの画素回路の節電とパワー消耗減少の目的と機能を達成する。
【０００６】
本発明の液晶回路中には回路の方向を切り換えられる複数のマルチプレクサが設けられ、別に回路の制御スイッチとされる薄膜トランジスタが走査線とデータ線に連接さえ、並びにコンデンサがデータ線の電圧情報を保存し、このほか、さらにスイッチ装置が設置されてディジタルモード回路とアナログモード回路を隔離し、相互に干渉を受けないようにしている。
【０００７】
【課題を解決するための手段】
請求項１の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２の発明は、請求項１記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項３の発明は、請求項２記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項４の発明は、請求項２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項５の発明は、請求項４記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項６の発明は、請求項４記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項７の発明は、請求項４記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項８の発明は、請求項４記載の液晶ディスプレイの画素回路において、第１モード端が第１マルチプレクサの出力端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項９の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該複数のマルチプレクサと一つの液晶セルに連接された第１スイッチ装置と、を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１０の発明は、請求項９記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項１１の発明は、請求項１０記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１２の発明は、請求項１０記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１３の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１４の発明は、請求項１２記載の液晶ディスプレイの画素回路において、出力端が第１スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１５の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第１モード端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１６の発明は、請求項１２記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１７の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線、薄膜トランジスタ及びコンデンサに連接されて、該コンデンサに保存されたディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項１８の発明は、請求項１７記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路としている。
請求項１９の発明は、請求項１７記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２０の発明は、請求項１７記載の液晶ディスプレイの画素回路において、ＳＲＡＭの一端が第１マルチプレクサに連接され、別端が薄膜トランジスタとコンデンサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２１の発明は、請求項１７記載の液晶ディスプレイの画素回路において、第２マルチプレクサが、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２２の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２３の発明は、請求項２１記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２４の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２５の発明は、請求項２１記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２６の発明は、アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
複数の電流スイッチング素子を具えた第１マルチプレクサと、
複数の電流スイッチング素子を具えたデマルチプレクサと、
走査線に連接され更に該第１マルチプレクサと該デマルチプレクサに連接され、並びに該デマルチプレクサの出力するディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該第１マルチプレクサ、該デマルチプレクサ、該コンデンサ及び液晶セルに連接された第２スイッチ装置と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２７の発明は、請求項２６記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項２８の発明は、請求項２６記載の液晶ディスプレイの画素回路において、第２スイッチ装置が第２信号線によりモード制御端に連接されてそのスイッチング信号を制御することを特徴とする、液晶ディスプレイの画素回路としている。
請求項２９の発明は、請求項２６記載の液晶ディスプレイの画素回路において、デマルチプレクサが、
選択端と、
デマルチプレクサ入力端と、
第１モード出力端と、
第２モード出力端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３０の発明は、請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３１の発明は、請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの入力端が薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３２の発明は、請求項２９記載の液晶ディスプレイの画素回路において、第１モード出力端が第２スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
請求項３３の発明は、請求項２９記載の液晶ディスプレイの画素回路において、第２モード出力端がＳＲＡＭに連接されたことを特徴とする、液晶ディスプレイの画素回路としている。
【０００８】
【発明の実施の形態】
本発明はＤＲＡＭとＳＲＡＭのディジタル操作モードにより、静態画像表示時に続けて画面を更新する必要をなくし、これにより節電と低パワー消耗の目的を達成する。
【０００９】
図２は本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図であり、並びに僅かに単一液晶セル回路により説明する。本発明はもともとの液晶ディスプレイ画素のアナログ構造にＤＲＡＭを組成する第１マルチプレクサ２０２のディジルモード回路を加え、該第１マルチプレクサ２０２は電流の方向切り換え機能を具えた複数のスイッチング素子を具えている。図示されるように、走査線２０３は薄膜トランジスタ２０１を回路スイッチとし、信号が走査線２０３よりこの薄膜トランジスタ２０１を具えた液晶セルに導通しようとするとき、データ線２０５よりこの薄膜トランジスタ２０１を通して電圧信号がコンデンサ２０７に書き込まれ、即ちコンデンサ２０７に対して充電放電が行われる。もう一つのモード制御端２０６は動態画像或いは静態画像の制御信号を受け取り、この制御信号が動態画像のアナログ信号であれば、第１モード（即ちｍｏｄｅ＝１）とされ、第２マルチプレクサ２０４の各電流方向切り換えの回路の一つの選択端ｓｅｌよりモード制御信号が第２マルチプレクサ２０４に導入され、第１モードであれば、第２マルチプレクサ２０４の第１モード端ｉｎ０が選択されて該コンデンサ２０７に保存される電圧値を受け取り、この電圧値が先にデータ線２０５よりコンデンサ２０７に保存され、並びに第２マルチプレクサ２０４の出力端ｏｕｔより出力する。別に該第２マルチプレクサ２０４の出力端ｏｕｔに連接された液晶セル２０９があり、この液晶セル２０９の別端が共通電圧端Ｖｃｏｍ’とされ、液晶セル２０９の両端の電位差によりグレースケール画像が表示される。
【００１０】
この液晶セル回路の薄膜トランジスタ２０１はスイッチとされ、並びに走査線２０３の信号を受け取ることによりこの液晶セル回路の導通（ｏｎ）或いは切断（ｏｆｆ）が決定される。薄膜トランジスタ２０１が導通する時、データ線２０５よりコンデンサ２０７に対してアナログ電圧値が書き込まれ、このアナログ電圧値が第２マルチプレクサ２０４の出力端ｏｕｔより液晶セル２０９に出力されてグレースケールが表示され、且つ該薄膜トランジスタ２０１は完全ではなく、漏電によるグレースケール損失の現象を形成しうる。ゆえに、該データ線２０５はコンデンサ２０７に対して不断に充電放電を行う。動態画像処理が第１モード（ｍｏｄｅ＝０）の時、第１マルチプレクサ２０２は作用せず、即ち周知のアナログ画素の運転とされる。
【００１１】
もし走査線２０３の信号がこの液晶回路に導通し、該モード制御端２０６が受け取る制御信号が静態画像のディジタル信号である時、本発明の実施例中の第２モード（即ちｍｏｄｅ＝１）とされ、この時、該第２マルチプレクサ２０４の選択端ｓｅｌがモード制御端２０６の信号を第２マルチプレクサ２０４に導入し、第２モードでは第２モード端ｉｎ１より第１マルチプレクサ２０２の出力端ｏｕｔの出力した電圧値を受け取る。この出力電圧値は、走査線２０３信号がこの液晶回路を導通させる時、データ線２０５が薄膜トランジスタ２０１によりコンデンサ２０７に対する充電放電を行ない、並びにディジル電圧情報を書き込む。第１マルチプレクサ２０２の選択端ｓｅｌは該薄膜トランジスタ２０１とコンデンサ２０７に連接され、並びにコンデンサ２０７に保存されたディジタル電圧情報によりその共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆの二種類の電圧値の出力が切り換えられ、そのうち共通電圧端Ｖｃｏｍの電圧値は電圧を加えない電位状態とされ、並びに共通電圧端Ｖｃｏｍ’と共に、同じ電圧レベルに連接される二つの共通電圧端とされ、参考電圧端Ｖｒｅｆの電圧値は駆動電圧とされ、共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆの二種類の電圧端の切り換えと液晶セル２０９のもう一端の共通電圧端Ｖｃｏｍ’の電圧により該液晶セル２０９の明暗状態が決定される。コンデンサ２０７がデータ線２０５より充電されるディジタル電圧値が低電圧である時、液晶セル２０９の両端はいずれも共通電圧端Ｖｃｏｍ、Ｖｃｏｍ’の電圧表示モードとされ、液晶セル２０９は電場を印加されない状態とされる。液晶セル２０９はまた一端が参考電圧端Ｖｒｅｆとされて、もう一端が共通電圧端Ｖｃｏｍ’とされる表示モードとされ得て、このとき液晶セル２０９は電場印加状態とされえ、且つ参考電圧端Ｖｒｅｆの電圧値変換制御により、極性交換駆動を達成し、液晶劣化が防止される。ゆえに液晶セル２０９は静態画像状態時に僅かに参考電圧端Ｖｒｅｆと共通電圧端Ｖｃｏｍの切り換えにより明暗の表示交換機能を形成する。
【００１２】
図３は本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。図示されるように、第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成される。そのうち、第２マルチプレクサ２０４のモード制御端２０６の制御信号により、第１モードと第２モードが切り換えられる。第１モードとされる時は、伝統的な動態画像のアナログモードとされ、液晶セル２０９は第２マルチプレクサ２０４の第１モード端ｉｎ０によりコンデンサ２０７に連接され、さらに薄膜トランジスタ２０１に連接され、この薄膜トランジスタ２０１が走査線２０３のオンオフ制御を受け、またデータ線２０５に連接されてコンデンサ２０７に対する充電放電を行ない、アナログ電圧値を保存させる。この第１モードは伝統的なアナログモードとされる。また、第２モードとされる時は、即ち静態画像を処理するディジタルモードとされ、液晶セル２０９が第２マルチプレクサ２０４の第２モード端ｉｎ１により第１マルチプレクサ２０２に連接され、図示されるように、この第１マルチプレクサ２０２もまた複数のトランジスタで組成されたスイッチとされ、並びにそれぞれ共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接され、さらに薄膜トランジスタ２０１に連接されている。この第２モードは静態のディジルモードとされ、該コンデンサ２０７のディジル電圧値により第１マルチプレクサ２０２内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられる。該液晶セル２０９は両端のバイアス状態の変換により明暗状態を表示する。
【００１３】
図４は本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成され、その回路の複数の端点が各入出力端を形成している。そのうち、さらに第１スイッチ装置３０２が設置され、その一端が該第１マルチプレクサ２０２の出力端ｏｕｔに連接され、一端が該第２マルチプレクサ２０４の選択端ｓｅｌに連接され、もう一端が液晶セル２０９に連接され、該第１スイッチ装置３０２により第１マルチプレクサ２０２と第２マルチプレクサ２０４が隔離されて、ディジル回路とアナログ回路が隔離されて相互干渉しないものとされる。走査線２０３が薄膜トランジスタ２０１を導通させ、データ線２０５がコンデンサ２０７に対して充電放電する時、モード制御端２０６が制御信号を受け取り動態画像処理の第１モードと静態画像処理の第２モードを切り換え、第１モードとされる時は、この第１スイッチ装置３０２はオフ状態とされ、薄膜トランジスタ２０１は第２マルチプレクサ２０４の選択端ｓｅｌにより第１モード端ｉｎ０に切り換えられることにより、液晶セル２０９に連接され、該液晶セル２０９の両端の電圧は即ちデータ線２０５がコンデンサ２０７に保存したアナログ電圧値と共通電圧端Ｖｃｏｍ’の電圧とされ、これは伝統的なアナログモードとされる。
【００１４】
もし第２モードのディジタルモードとされる時は、第１スイッチ装置３０２はオン状態とされ、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に保存したディジル電圧値が、第１マルチプレクサ２０２の第２モード端ｉｎ１と第１スイッチ装置３０２を介して液晶セル２０９に連接され、並びにそれぞれ第１マルチプレクサ２０２の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接される。共通電圧端Ｖｃｏｍと共通電圧端Ｖｃｏｍ’は同じ電圧レベルの二つの共通電圧入力端とされ、この第２モードは静態のディジタルモードとされ、該コンデンサ２０７の電圧状態により第２マルチプレクサ２０４内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられ、該液晶セル２０９が両端のバイアス状態の変換により明暗状態を表示する。
【００１５】
図５は本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。図示されるように、第１マルチプレクサ２０２と第２マルチプレクサ２０４はスイッチ機能を具えた複数のトランジスタで組成され、更に第１スイッチ装置３０２が設置され、この第１スイッチ装置３０２は一つのトランジスタを以て実施され、その一端が第１マルチプレクサ２０２に連接され、一端が第２マルチプレクサ２０４の出力端ｏｕｔに連接され、別端が液晶セル２０９に連接され、第１スイッチ装置３０２が第１マルチプレクサ２０２と第２マルチプレクサ２０４を隔離し、ディジタル回路とアナログ回路を隔離して相互干渉を防止している。走査線２０３が薄膜トランジスタ２０１を導通させ、データ線２０５がコンデンサ２０７に対して充電放電を行い、モード制御端２０６が制御信号を受け取ることにより動態画像処理の第１モードと静態画像処理の第２モードが切り換えられる。第１モードとされる時、第１スイッチ装置３０２はオフ状態とされ、薄膜トランジスタ２０１は第２マルチプレクサ２０４の第１モード端ｉｎ０を介して液晶セル２０９に連接され、該液晶セル２０９の両端の電圧はデータ線２０５がコンデンサ２０７に保存したアナログ電圧値及び共通電圧端Ｖｃｏｍ’の電圧値とされ、これは伝統的なアナログモードとされる。
【００１６】
第２モードのディジタルモードとされる時、第１スイッチ装置３０２は導通状態とされ、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に保存したディジタル電圧値が、第１マルチプレクサ２０２の第２モード端ｉｎ１と第１スイッチ装置３０２を介して液晶セル２０９に連接され、並びにそれぞれ第１マルチプレクサ２０２の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆに連接される。この第２モードは静態のディジタルモードとされ、コンデンサ２０７の電圧状態により第２マルチプレクサ２０４内の共通電圧端Ｖｃｏｍと参考電圧端Ｖｒｅｆが切り換えられ、該液晶セル２０９が両端のバイアス状態の変換により明暗状態を表示する。
【００１７】
以上はＤＲＡＭ形式の液晶表示画素とされ、それはコンデンサ２０７が保存するディジル電圧値により共通電圧端Ｖｃｏｍか参考電圧端Ｖｒｅｆかを選択し、液晶セル２０９に対してバイアスを印加し、これによりその明暗表示状態を改変する、というものである。しかし、コンデンサ２０７は薄膜トランジスタ素子の漏電特性によりディジル電圧値レベルの改変を形成しうるため、コンデンサ２０７に対して適時に充電放電して更新を行わねばならない。以下の本発明の第３実施例及び第４実施例はＳＲＡＭを使用してディジタルモードのビット値を記憶することにより、もとのＤＲＡＭ形式の時にコンデンサ２０７に適時に充電放電を行わねばならない問題を改善する。
【００１８】
図６は本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。図示されるように走査線２０３が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み許可機能（ｗｒｉｔｅ ｅｎａｂｌｅ；ｗ．ｅ．）を起動した後、データ線２０５により電圧値が薄膜トランジスタ２０１を介してコンデンサ２０７に保存される。このコンデンサ２０７が保存する電圧値は同時にＳＲＡＭ４００内に書き込まれ、並びに第１マルチプレクサ２０２を通して共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆが選択されて出力され、さらにモード制御端２０６により第２マルチプレクサ２０４が制御され、第１マルチプレクサ２０２の出力するＶｃｏｍ或いはＶｒｅｆが液晶セル２０９に対してバイアスするディジタルモード或いはコンデンサ２０７が保存するアナログ画像電圧値が液晶セル２０９に対してバイアスするアナログモードかが選択される。もしモード制御端２０６が動態画像のアナログモード制御信号を受け取れば、第１モードとされ、このアナログモード制御信号が選択端ｓｅｌより第２マルチプレクサ２０４に導入され、第１モード端ｉｎ０より電圧情報を保存するコンデンサ２０７と走査線２０３とデータ線２０５に連接された薄膜トランジスタ２０１とに連接される。走査線２０３がこの薄膜トランジスタ２０１を導通させると、データ線２０５がこの薄膜トランジスタ２０１を透過してコンデンサ２０７に対してアナログ画像電圧値を書き込み、さらに第２マルチプレクサ２０４の出力端ｏｕｔを透過して液晶セル２０９に連接され、このアナログ電圧値と共通電圧端Ｖｃｏｍが液晶セル２０９の両端にバイアスされ、こうしてグレースケール表示が達成され、これは動態画像のアナログモード回路とされる。
【００１９】
もしモード制御端２０６が静態画像のディジルモード制御信号を受け取ると、本発明は第２モードとされ、このアナログモード制御信号は選択端ｓｅｌより第２マルチプレクサ２０４に導入され第２マルチプレクサ２０４の第２モード端ｉｎ１が選択されて第１マルチプレクサ２０２の出力端ｏｕｔに連接され、一方で、走査線２０３が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み機能をオンとした後、データ線２０５が薄膜トランジスタ２０１を介してコンデンサ２０７に対してディジル電圧情報を書き込み、ＳＲＡＭ４００が並びにこのディジタル電圧を記憶保存して第１マルチプレクサ２０２内での共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆの切り換えに用い、ＳＲＡＭ４００の保存するディジタル電圧値は、次に走査線２０３が再度ＳＲＡＭ４００のデータ書き込み機能をオンとした後に、その保存するディジタル電圧値を更新する。ゆえにデータ線２０５はコンデンサ２０７に対して適時に充電放電する必要がなく、第１マルチプレクサ２０２は直接ＳＲＡＭ４００に保存されたディジタル電圧信号により共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆを選択し、第２マルチプレクサ２０４を介して液晶セル２０９に対してバイアスし、明暗表示を達成する。薄膜トランジスタ２０１或いはコンデンサ２０７に対して、不完全な素子の漏電現象によるコンデンサ２０７の保存するディジタル電圧値レベルの損失を心配する必要がなく、節電及び損耗を減らす目的を達成でき、並びに参考電圧端Ｖｒｅｆと共通電圧端Ｖｃｏｍの切り換えのみにより液晶セル２０９のバイアス状態を切り換えることができる。
【００２０】
図７は本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。図より分かるように、第２マルチプレクサ２０４の運転は、複数のトランジスタによりスイッチを第１モード（及びアナログモード）と第２モード（即ちディジタルモード）間で切り換える目的を達成し、第１マルチプレクサ２０２もまた複数のトランジスタで共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆの間で切り換える目的を達成し、並びにＳＲＡＭ４００により電圧値のディジタル制御信号を切り換える。このＳＲＡＭ４００は一つ或いは複数のスイッチングトランジスタ及び複数のインバータで組成された回路により、データ書き込み許可機能と電圧情報保存機能を達成する。
【００２１】
図８はＳＲＡＭ４００の実施を示し、走査線２０３がＳＲＡＭ４００に対して書き込み動作を行う時、まずＳＲＡＭ４００のデータ書き込み機能を起動し、即ちデータ書き込み許可機能（ｗｒｉｔｅ ｅｎａｂｌｅ；ｗ．ｅ．）を起動してはじめて保存されたディジタル電圧値が更新され、ＳＲＡＭ４００がデータ書き込み許可制御端４０１により走査線２０３より信号を導入し、その電圧値が複数のインバータで組成された遅延回路のラッチ（ｌａｔｃｈ）により信号記憶の目的を達成する。
【００２２】
図９は本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。図示されるように、この液晶ディスプレイ画素回路は複数のトランジスタで組成されたデマルチプレクサ５００、ＳＲＡＭ４００、第１マルチプレクサ２０２、及び第２スイッチ装置５０２等の回路で組成されている。そのうち第１マルチプレクサ２０２及びデマルチプレクサ５００は電圧入力の切り換え選択のためのスイッチング素子とされる。走査線２０３がこの液晶回路を導通させて、信号を薄膜トランジスタ２０１に送ると、この薄膜トランジスタ２０１がデータ線２０５上のアナログ電圧信号値をデマルチプレクサ５００の入力端ｉｎよりデマルチプレクサ５００に送る。このデマルチプレクサ５００は複数のトランジスタで組成されて複数の切り換えスイッチ機能を具えた装置とされ、モード制御端２０６より動態画像のアナログモード制御信号を導入すると、本発明の第１モードとされ、この制御信号が第１信号線５０３によりデマルチプレクサ５００の選択端ｓｅｌより該デマルチプレクサ５００に導入され、さらに第２信号線５０４により第１モードの信号が第２スイッチ装置５０２に伝送され、この第２スイッチ装置５０２がディジタル回路とアナログ回路を相互に隔離する。この第１モード制御信号はアナログモード制御信号とされ、デマルチプレクサ５００に導入されて入力端ｉｎを薄膜トランジスタ２０１を介して、その連接されたデータ線２０５のアナログ電圧値を第１モード出力端ｏｕｔ０より送出し、第１モード制御信号は第２信号線５０４を通り第２スイッチ装置５０２をオフとし、ゆえに第１モード出力端ｏｕｔ０より送出されるアナログ電圧値が直接コンデンサ２０７に入力されて液晶セル２０９にバイアスし、グレースケールを表示させる。アナログモード下の回路はこの第２スイッチ装置５０２によりＳＲＡＭ４００が第１マルチプレクサ２０２と隔離されるほか、アナログ電圧がディジタル回路及びマルチプレクサのスイッチ機能に影響を及ぼすのを防止し、これは動態画像のアナログモード回路とされる。
【００２３】
このほか、走査線２０３がこの液晶回路を導通させ、即ち導通信号が薄膜トランジスタ２０１及びＳＲＡＭ４００のデータ書き込み許可制御端４０１に導通する時、この薄膜トランジスタ２０１を経由してデータ線２０５上のディジタル電圧値がデマルチプレクサ５００の入力端ｉｎよりデマルチプレクサ５００に導入される。もしモード制御端２０６が静態画像のディジタルモード制御信号を受け取ると、本発明は第２モードとされ、この制御信号が第１信号線５０３により選択端ｓｅｌを通りデマルチプレクサ５００に導入され、さらに第２信号線５０４により第２モードの制御信号が第２スイッチ装置５０２に送られ、この第２モード制御信号がディジタルモード制御信号とされ、デマルチプレクサ５００に導入され、即ち入力端ｉｎより薄膜トランジスタ２０１を通り、それに連接されたデータ線２０５のアナログ電圧値が第２モード出力端ｏｕｔ１を経由しＳＲＡＭ４００に送られ保存される。このＳＲＡＭ４００はその保存するディジタル電圧値により、第１マルチプレクサ２０２の出力端ｏｕｔを共通電圧端Ｖｃｏｍとするか或いは参考電圧端Ｖｒｅｆとするかを決定する。第２スイッチ装置５０２はモード制御端２０６に連接された第２信号線５０４により第２モード制御信号を受け取り、即ち導通（ｏｎ）状態となり、ゆえに、コンデンサ２０７が第１マルチプレクサ２０２の出力端ｏｕｔに連接され、並びにコンデンサ２０７の両端の電圧により液晶セル２０９の明暗表示状態が決定され、該液晶セル２０９の一端は共通電圧端Ｖｃｏｍ’とされ、もう一端の電圧は共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆとされ、ＳＲＡＭ４００の設置により、データ線２０５は適時にコンデンサ２０７に対して充電放電を行う必要がなく、走査線２０３信号がＳＲＡＭ４００のデータ書き込み許可制御端４０１に導通する時にはじめて、ＳＲＡＭ４００に保存された信号が更新される。
【００２４】
図１０の回路図は図９に示されるブロック回路の実施例であり、第１マルチプレクサ２０２はスイッチ機能を具えた複数のトランジスタで組成され、共通電圧端Ｖｃｏｍ或いは参考電圧端Ｖｒｅｆを切り換えて液晶セル２０９の明暗表示状態を決定する。デマルチプレクサ５００は複数のトランジスタで組成されて複数の切り換えスイッチ機能を具えた装置とされ、ＳＲＡＭ４００がデータ書き込み許可制御端４０１により走査線２０３から信号を導入すると、その電圧値は複数のインバータで組成された遅延回路によりラッチされて信号が記憶され、第１マルチプレクサ２０２とデマルチプレクサ５００のモード切り換えに用いられる。
【００２５】
【発明の効果】
以上は本発明の液晶ディスプレイの画素回路実施例の詳細な説明であり、本発明は複数のマルチプレクサとＤＲＡＭ或いはＳＲＡＭで組成されたアナログモードとディジタルモードの液晶画素回路により、更新率を下げて節電と機能アップの目的と機能を達成する。
【００２６】
総合すると、以上により十分に本発明の液晶ディスプレイの画素回路が目的と機能上、深い実施上の進歩性を有すること、及び産業上の利用価値を有することが示された。且つ本発明は未公開であって、特許の要件に符合する。
【００２７】
なお、以上の説明は本発明の実施例に係るものであって本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】周知の技術の画素回路表示図である。
【図２】本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。
【図３】本発明の第１実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。
【図４】本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素ブロック図である。
【図５】本発明の第２実施例の液晶ディスプレイの画素回路のＤＲＡＭ画素回路表示図である。
【図６】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。
【図７】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【図８】本発明の第３実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【図９】本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素ブロック図である。
【図１０】本発明の第４実施例の液晶ディスプレイの画素回路のＳＲＡＭ画素回路表示図である。
【符号の説明】
１０１ 薄膜トランジスタ
１０３ 走査線
１０５ データ線
１０７ コンデンサ
１０９ 液晶セル
２０１ 薄膜トランジスタ
２０２ 第１マルチプレクサ
２０３ 走査線
２０４ 第２マルチプレクサ
２０５ データ線
２０６ モード制御端
２０７ コンデンサ
２０９ 液晶セル
３０２ 第１スイッチ装置
４００ ＳＲＡＭ
４０１ データ書き込み許可制御端
５００ デマルチプレクサ
５０２ 第２スイッチ装置
５０３ 第１信号線
５０４ 第２信号線
Ｖｃｏｍ 共通電圧端
Ｖｃｏｍ’ 共通電圧端
Ｖｒｅｆ 参考電圧端
ｓｅｌ 選択端
ｉｎ 入力端
ｉｎ０ 第１モード端
ｉｎ１ 第２モード端
ｏｕｔ 出力端
ｏｕｔ０ 第１モード出力端
ｏｕｔ１ 第２モード出力端
Claims (33)
- アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項１記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路。
- 請求項２記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項４記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項４記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項４記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項４記載の液晶ディスプレイの画素回路において、第１モード端が第１マルチプレクサの出力端に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該複数のマルチプレクサと一つの液晶セルに連接された第１スイッチ装置と、を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項９記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路。
- 請求項１０記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項１０記載の液晶ディスプレイの画素回路において、第２マルチプレクサの入出力端が、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項１２記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項１２記載の液晶ディスプレイの画素回路において、出力端が第１スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項１２記載の液晶ディスプレイの画素回路において、第１モード端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項１２記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
電圧出力切り換え機能を具えた複数のスイッチング素子を具えた複数のマルチプレクサと、
走査線、薄膜トランジスタ及びコンデンサに連接されて、該コンデンサに保存されたディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項１７記載の液晶ディスプレイの画素回路において、複数のマルチプレクサが第１マルチプレクサと第２マルチプレクサからなることを特徴とする、液晶ディスプレイの画素回路。
- 請求項１７記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項１７記載の液晶ディスプレイの画素回路において、ＳＲＡＭの一端が第１マルチプレクサに連接され、別端が薄膜トランジスタとコンデンサに連接されたことを特徴とする、液晶ディスプレイの画素回路。
第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項１７記載の液晶ディスプレイの画素回路において、第２マルチプレクサが、
選択端と、
出力端と、
第１モード端と、
第２モード端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項２１記載の液晶ディスプレイの画素回路において、第２マルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２１記載の液晶ディスプレイの画素回路において、出力端が液晶セルに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２１記載の液晶ディスプレイの画素回路において、第１モード端が前記コンデンサと前記薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２１記載の液晶ディスプレイの画素回路において、第２モード端が第１マルチプレクサに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- アナログ回路とディジタル回路の組み合わせによりパワー消耗を減らした液晶ディスプレイの画素回路であって、
複数の電流スイッチング素子を具えた第１マルチプレクサと、
複数の電流スイッチング素子を具えたデマルチプレクサと、
走査線に連接され更に該第１マルチプレクサと該デマルチプレクサに連接され、並びに該デマルチプレクサの出力するディジタル電圧情報を保存するＳＲＡＭと、
走査線とデータ線に連接されて回路の制御スイッチとされる薄膜トランジスタと、
該薄膜トランジスタに連接されてデータ線のアナログ電圧情報或いはディジタル電圧情報を保存するコンデンサと、
該第１マルチプレクサ、該デマルチプレクサ、該コンデンサ及び液晶セルに連接された第２スイッチ装置と、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項２６記載の液晶ディスプレイの画素回路において、第１マルチプレクサが共通電圧端と参考電圧端を具えたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２６記載の液晶ディスプレイの画素回路において、第２スイッチ装置が第２信号線によりモード制御端に連接されてそのスイッチング信号を制御することを特徴とする、液晶ディスプレイの画素回路。
- 請求項２６記載の液晶ディスプレイの画素回路において、デマルチプレクサが、
選択端と、
デマルチプレクサ入力端と、
第１モード出力端と、
第２モード出力端と、
を具えたことを特徴とする、液晶ディスプレイの画素回路。 - 請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの選択端がモード制御端に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２９記載の液晶ディスプレイの画素回路において、デマルチプレクサの入力端が薄膜トランジスタに連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２９記載の液晶ディスプレイの画素回路において、第１モード出力端が第２スイッチ装置に連接されたことを特徴とする、液晶ディスプレイの画素回路。
- 請求項２９記載の液晶ディスプレイの画素回路において、第２モード出力端がＳＲＡＭに連接されたことを特徴とする、液晶ディスプレイの画素回路。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW92107205A TW575762B (en) | 2003-03-28 | 2003-03-28 | Liquid crystal display pixel circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004302400A true JP2004302400A (ja) | 2004-10-28 |
| JP4170826B2 JP4170826B2 (ja) | 2008-10-22 |
Family
ID=32734634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003158081A Expired - Fee Related JP4170826B2 (ja) | 2003-03-28 | 2003-06-03 | 液晶ディスプレイの画素回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7068251B2 (ja) |
| JP (1) | JP4170826B2 (ja) |
| TW (1) | TW575762B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573495B2 (en) | 2004-09-29 | 2009-08-11 | Seiko Epson Corporation | Pixel circuit, light-emitting device, and image forming apparatus |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7298368B2 (en) * | 2004-03-17 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Display device having a DAC per pixel |
| TWI328789B (en) | 2006-03-23 | 2010-08-11 | Au Optronics Corp | Method of driving lyquid crystal display |
| TWI326068B (en) | 2006-03-31 | 2010-06-11 | Au Optronics Corp | Pixel drive method and flat panel display |
| US7362647B2 (en) * | 2006-07-12 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Power control circuit |
| TWI391890B (zh) * | 2006-10-11 | 2013-04-01 | Japan Display West Inc | 顯示裝置 |
| KR101338022B1 (ko) * | 2007-02-09 | 2013-12-06 | 삼성디스플레이 주식회사 | 액정표시패널 및 이를 갖는 액정표시장치 |
| US8289306B2 (en) * | 2008-06-27 | 2012-10-16 | Sony Corporation | Static retention mode for display panels |
| TWI416487B (zh) * | 2009-08-06 | 2013-11-21 | Innolux Corp | 畫素單元、彩色序列液晶顯示器與畫素驅動暨顯示方法 |
| US8368709B2 (en) * | 2009-09-18 | 2013-02-05 | Nokia Corporation | Method and apparatus for displaying one or more pixels |
| US8305820B2 (en) * | 2010-04-29 | 2012-11-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Switched capacitor based negative bitline voltage generation scheme |
| JP5268117B2 (ja) * | 2010-10-25 | 2013-08-21 | 群創光電股▲ふん▼有限公司 | ディスプレイ装置及びこれを備える電子機器 |
| TWI518666B (zh) * | 2013-03-05 | 2016-01-21 | 友達光電股份有限公司 | 顯示裝置及其共同電壓產生電路 |
| JP6319138B2 (ja) * | 2014-09-30 | 2018-05-09 | 株式会社Ｊｖｃケンウッド | 液晶表示装置及びその製造方法 |
| JP2017083768A (ja) * | 2015-10-30 | 2017-05-18 | 株式会社ジャパンディスプレイ | 表示装置の駆動回路及び表示装置 |
| TWI747550B (zh) | 2020-10-12 | 2021-11-21 | 友達光電股份有限公司 | 畫素電路及顯示裝置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JPH11282006A (ja) * | 1998-03-27 | 1999-10-15 | Sony Corp | 液晶表示装置 |
| TW491959B (en) * | 1998-05-07 | 2002-06-21 | Fron Tec Kk | Active matrix type liquid crystal display devices, and substrate for the same |
| US6005558A (en) * | 1998-05-08 | 1999-12-21 | Aurora Systems, Inc. | Display with multiplexed pixels for achieving modulation between saturation and threshold voltages |
| US6642915B1 (en) * | 1999-07-13 | 2003-11-04 | Intel Corporation | Display panel |
| US20010043177A1 (en) * | 2000-04-14 | 2001-11-22 | Huston James R. | System and method for color and grayscale drive methods for graphical displays utilizing analog controlled waveforms |
| US20020030647A1 (en) * | 2000-06-06 | 2002-03-14 | Michael Hack | Uniform active matrix oled displays |
| CA2355067A1 (en) * | 2001-08-15 | 2003-02-15 | Ignis Innovations Inc. | Metastability insensitive integrated thin film multiplexer |
-
2003
- 2003-03-28 TW TW92107205A patent/TW575762B/zh active
- 2003-06-03 JP JP2003158081A patent/JP4170826B2/ja not_active Expired - Fee Related
- 2003-08-04 US US10/632,911 patent/US7068251B2/en not_active Expired - Fee Related
- 2003-08-04 US US10/632,912 patent/US7061458B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7573495B2 (en) | 2004-09-29 | 2009-08-11 | Seiko Epson Corporation | Pixel circuit, light-emitting device, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| TW575762B (en) | 2004-02-11 |
| US7068251B2 (en) | 2006-06-27 |
| TW200419227A (en) | 2004-10-01 |
| US20040189578A1 (en) | 2004-09-30 |
| US7061458B2 (en) | 2006-06-13 |
| US20040189577A1 (en) | 2004-09-30 |
| JP4170826B2 (ja) | 2008-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5841431A (en) | Application of split- and dual-screen LCD panel design in cellular phones | |
| US6756953B1 (en) | Liquid crystal display device implementing gray scale based on digital data as well as portable telephone and portable digital assistance device provided with the same | |
| US7019726B2 (en) | Power consumption of display apparatus during still image display mode | |
| US7176864B2 (en) | Display memory, driver circuit, display, and cellular information apparatus | |
| US6970163B2 (en) | Frame rate controller | |
| JP4225777B2 (ja) | 表示装置ならびにその駆動回路および駆動方法 | |
| US10013932B2 (en) | Liquid crystal display device, driving method of liquid crystal display device and electronic apparatus | |
| JP3832627B2 (ja) | 信号線駆動回路、画像表示装置および携帯機器 | |
| EP1189193A2 (en) | Active matrix display device | |
| JP2004302400A (ja) | 液晶ディスプレイの画素回路 | |
| US20060071893A1 (en) | Source driver, electro-optic device, and electronic instrument | |
| US20070024566A1 (en) | Display device | |
| JP2004094058A (ja) | 液晶表示装置および液晶表示装置の駆動方法 | |
| JP2002156952A (ja) | マルチフォーマットアクティブマトリクスディスプレイ | |
| US7123229B2 (en) | Liquid crystal display device and portable terminal device comprising it | |
| JP2006343563A (ja) | 液晶表示装置 | |
| US20090141013A1 (en) | Display Device and Drive Method Thereof | |
| US7084851B2 (en) | Display device having SRAM built in pixel | |
| JP3596507B2 (ja) | 表示メモリ、ドライバ回路、及びディスプレイ | |
| JP2006349873A (ja) | 液晶駆動回路および液晶表示装置 | |
| JP3584917B2 (ja) | ドライバ回路及びディスプレイ | |
| JP2001305511A (ja) | 液晶表示装置及び携帯電話機 | |
| US8194022B2 (en) | Active matrix display device and electronic device having the same | |
| US20050093809A1 (en) | Driving IC of liquid crystal display | |
| JP2002278519A (ja) | アクティブマトリクス液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |