JP2004297000A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2004297000A
JP2004297000A JP2003090644A JP2003090644A JP2004297000A JP 2004297000 A JP2004297000 A JP 2004297000A JP 2003090644 A JP2003090644 A JP 2003090644A JP 2003090644 A JP2003090644 A JP 2003090644A JP 2004297000 A JP2004297000 A JP 2004297000A
Authority
JP
Japan
Prior art keywords
layer
substrate
electronic component
resin
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003090644A
Other languages
English (en)
Inventor
Hiroyuki Takahashi
浩之 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Chemical and Materials Co Ltd
Original Assignee
Nippon Steel Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Chemical Co Ltd filed Critical Nippon Steel Chemical Co Ltd
Priority to JP2003090644A priority Critical patent/JP2004297000A/ja
Priority to PCT/JP2004/003900 priority patent/WO2004088737A1/ja
Priority to KR1020057016572A priority patent/KR100982708B1/ko
Publication of JP2004297000A publication Critical patent/JP2004297000A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】電子部品の電極と基板の導体層との接続部分の電気的特性および信頼性を良好にし、且つ封止用の樹脂に欠陥が生じることを防止する。
【解決手段】配線基板１０は、絶縁性の支持層１１と、支持層１１の一方の面１１ａに隣接するように配置された導体層１２とを有している。支持層１１は液晶ポリマー層である。導体層１２は電子部品２１のバンプ２２に接続される接続部１２ａを有している。配線基板１０に電子部品２１を実装する際には、接続部１２ａを覆うように配線基板１０と電子部品２１との間に熱硬化性樹脂３２が介在され、バンプ２２が接続部２１ａと対向するように配線基板１０上に電子部品２１が配置される。次に、加熱・加圧ツール４０によって電子部品２１を加熱して、接続部１２ａ、バンプ２２および熱硬化性樹脂３２を加熱すると同時に、接続部１２ａおよびバンプ２２を、それらが密着するように加圧する。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は、基板と、この基板上に実装された電子部品とを備えた電子装置の製造方法に関する。
【０００２】
【従来の技術】
一般的に、パターン化された導体層を有する基板に対する半導体部品等の電子部品の実装は、以下のようにして行われる。すなわち、電子部品の電極と基板の導体層とが電気的に接続され、且つ電子部品の電極と基板の導体層との電気的接続部分が封止される。電気的接続部分の封止は、電気的接続部分を湿気や酸素等から保護するために行われる。
【０００３】
電子部品の電極と基板の導体層とを電気的に接続する方法の一つに、フリップチップ接続という方法がある。フリップチップ接続を行う場合には、電子部品には、バンプと呼ばれる突起状の電極が形成される。フリップチップ接続では、電子部品は、電子部品のバンプを有する面が基板に向くように配置され、バンプと基板の導体層とが直接あるいは導電性物質を介して電気的に接続される。このフリップチップ接続では、他の接続方法に比べて、電子部品の実装密度の向上と、電子部品の電極と基板の導体層との電気的接続部分の電気的特性の向上が期待できる。なお、電気的接続部分の電気的特性の向上とは、具体的には、電気的接続部分の抵抗値やインダクタンスやキャパシタンスの低減である。
【０００４】
従来のフリップチップ接続には、例えば、非特許文献１に記載されるように、いくつかの接続方法がある。以下、そのうちの代表的な４つの接続方法について説明する。
【０００５】
第１の接続方法は、導電性ペーストを用いる方法である。この第１の接続方法では、まず、導電性ペーストをバンプに付け、次に、バンプと基板の導体層との位置合わせを行って電子部品を基板に搭載することによって、バンプと導体層とを直接あるいは導電性ペーストを介して電気的に接続する。第１の接続方法では、次に、電子部品と基板との間に封止樹脂を充填し、最後に、封止樹脂を加熱して、これを硬化させることによって封止を行う。
【０００６】
第２の接続方法は、異方性導電フィルムを用いる方法である。異方性導電フィルムは、熱硬化性樹脂中に導電性粒子が分散された材料よりなるフィルムである。この第２の接続方法では、まず、バンプと基板の導体層との間に異方性導電フィルムを介在させ、次に、電子部品を加熱、加圧して、バンプと導体層とを導電性粒子を介して電気的に接続すると共に、熱硬化性樹脂を硬化させて封止を行う。
【０００７】
第３の接続方法は、はんだを用いる方法である。この第３の接続方法では、バンプと基板の導体層とを接続した後に電子部品と基板との間に封止樹脂を充填する第１の場合と、バンプと基板の導体層とを接続する前に電子部品と基板との間に封止樹脂を介在させる第２の場合とがある。第１の場合では、まず、はんだペーストを導体層に付け、次に、バンプと導体層との位置合わせを行って電子部品を基板に搭載する。第１の場合では、次に、はんだを加熱して溶融させた後、固化させることによって、バンプと導体層とをはんだを介して電気的に接続し、次に、電子部品と基板との間に封止樹脂を充填し、最後に、封止樹脂を加熱して、これを硬化させることによって封止を行う。第２の場合では、まず、はんだペーストを導体層に付け、次に、封止樹脂を基板の上に塗布し、次に、バンプと導体層との位置合わせを行って電子部品を基板に搭載する。第２の場合では、次に、はんだを加熱して溶融させた後、固化させることによって、バンプと導体層とをはんだを介して電気的に接続すると共に、封止樹脂を硬化させることによって封止を行う。
【０００８】
第４の接続方法は、熱や荷重を用いて、バンプと基板の導体層とを直接接続する方法である。この第４の接続方法を用いる場合には、例えば、バンプの材料には金が用いられ、導体層には金によって形成されたもの、あるいは金めっきが施されたものが用いられる。第４の接続方法では、バンプと導体層とを接続した後に電子部品と基板との間に封止樹脂を充填する第１の場合と、バンプと導体層とを接続する前に電子部品と基板との間に封止樹脂を介在させる第２の場合とがある。第１の場合では、まず、バンプと導体層とを直接接続し、次に、電子部品と基板との間に封止樹脂を充填し、最後に、封止樹脂を硬化させることによって封止を行う。第２の場合では、まず、電子部品と基板との間に封止樹脂を介在させ、次に、バンプと導体層との位置合わせを行って電子部品を基板に搭載し、次に、バンプと導体層とを荷重によって直接接続し、最後に、封止樹脂を硬化させることによって封止を行う。
【０００９】
なお、特許文献１には、フレキシブルプリント配線板の材料して利用可能な積層体として、液晶ポリマーよりなるフィルムと金属箔とが重ね合わされて構成された積層体が記載されている。
【００１０】
【非特許文献１】
小林，「フリップチップボンディング技術」，月刊セミコンダクターワールド １９９８．９，プレスジャーナル，１９９８年８月，ｐ．１５３−１５９
【特許文献１】
特開平５−４２６０３号公報
【００１１】
【発明が解決しようとする課題】
フリップチップ接続における第１の接続方法では、工程数が多いため、電子部品の実装に多くの時間を要するという問題点がある。また、第１の接続方法では、導電性ペーストが流動性を有し、広がりやすいため、電極や導体層の狭ピッチ化に対応することが困難であるという問題点がある。
【００１２】
フリップチップ接続における第２の接続方法では、異方性導電フィルム中の導電性粒子の大きさおよび密度や、電子部品を加圧する際の荷重の大きさ等によって、バンプと導体層との電気的な接続状態が変化する。例えば、異方性導電フィルム中の導電性粒子の密度が小さ過ぎると、バンプと導体層との間で導通不良が発生する。また、異方性導電フィルム中の導電性粒子の密度が大き過ぎると、近接した電極間で電流のリークが発生する可能性がある。そのため、第２の接続方法では、バンプと導体層との電気的な接続の信頼性が劣るという問題点がある。
【００１３】
フリップチップ接続における第３の接続方法では、はんだペーストが流動性を有し、広がりやすいため、電極や導体層の狭ピッチ化に対応することが困難であるという問題点がある。また、第３の接続方法において、バンプと導体層とを接続する前に電子部品と基板との間に封止樹脂を介在させる場合には、封止樹脂中にフラックスが残留し、このフラックスによってバンプや導体層が腐食するという問題点がある。
【００１４】
フリップチップ接続における第４の接続方法では、バンプと導体層とを接続するために大きな荷重が必要になると共に、バンプと導体層との接続部分の信頼性を高めるのが難しいという問題点がある。
【００１５】
このように、従来のフリップチップ接続を用いた電子部品の実装方法では、バンプと導体層との接続部分の電気的特性および信頼性を良好にし、電極や導体層の狭ピッチ化に対応し、且つ短時間で電子部品を基板に実装することが困難であった。
【００１６】
そこで、本出願人は、フリップチップ接続を用いた電子部品の実装方法として、基板の導体層と電子部品のバンプとの接続と、熱硬化性樹脂による封止とを、ほぼ同時に行う実装方法を提案している。この実装方法では、基板と電子部品との間に、硬化前の熱硬化性樹脂を介在させた状態で、基板の導体層と電子部品のバンプとを接触させ、これらを加熱、加圧することによって、基板の導体層とバンプとを電気的に接続すると共に熱硬化性樹脂を硬化させる。この方法によれば、バンプと基板の導体層との接続部分の電気的特性および信頼性を良好にでき、電極や導体層の狭ピッチ化に対応でき、且つ短時間で電子部品を基板に実装することができる。
【００１７】
ところで、従来、基板、特に配線基板において、導体層を支持する支持層の材料としては、ポリイミド樹脂や、ガラスクロスにエポキシ樹脂を含浸させた材料（以下、ガラスエポキシと言う。）が多く用いられていた。本出願人が提案している実装方法を用いて、支持層がポリイミド樹脂やガラスエポキシよりなる基板上に電子部品を実装する場合には、以下のような不具合があることが分かった。
【００１８】
まず、ポリイミド樹脂やガラスエポキシは、比較的大きい吸湿性を有している。従って、これらの材料よりなる支持層は、電子部品の実装前において水分を含んでいる。そのため、電子部品の実装工程中において、基板に熱が加えられると、支持層に含まれていた水分が蒸散し、硬化前の熱硬化性樹脂中に気泡が混入する場合がある。その結果、硬化後の熱硬化性樹脂、すなわち封止用の樹脂にボイドという欠陥が発生する場合がある。
【００１９】
また、上述のような水分の蒸散は熱量を消費する。そのため、熱硬化性樹脂の温度上昇が抑えられ、樹脂の硬化が遅れ、その結果、樹脂の硬化率が低下する場合がある。この場合も、封止用の樹脂の硬化率が低下した場合も、封止用の樹脂に欠陥があると言える。
【００２０】
また、上述のような水分の蒸散に伴い、硬化前の熱硬化性樹脂中に水分子が拡散する。そのため、熱硬化性樹脂の硬化反応が阻害され、その結果、樹脂の硬化率が低下する場合がある。
【００２１】
また、ポリイミド樹脂やガラスエポキシよりなる支持層の熱伝導率は、セラミック等の無機材料よりなる支持層の熱伝導率に比べて小さい。そのため、電子部品の実装工程中において、電子部品を加熱することによって熱硬化性樹脂を加熱した場合には、熱硬化性樹脂のうち、電子部品から離れた位置に配置された部分には硬化するのに充分な熱が伝わらず、この部分の硬化率が低下する場合がある。
【００２２】
一方、セラミック等の無機材料よりなる支持層を有する基板に、本出願人が提案している実装方法によって電子部品を実装する場合には、支持層の熱伝導率が大き過ぎるために、次のような不具合がある。すなわち、同一の基板上に複数の電子部品を実装する場合、予め基板上の複数箇所に熱硬化性樹脂を配置しておき、その後、一箇所毎に順に電子部品の実装を行うことが考えられる。この場合、電子部品の実装を行っている箇所に加えられた熱が、支持層を介して他の箇所における熱硬化性樹脂に伝達され、その樹脂の硬化反応が始まってしまう場合がある。
【００２３】
本発明はかかる問題点に鑑みてなされたものであり、その目的は、基板と、この基板上に実装された電子部品とを備えた電子装置の製造方法であって、電子部品の電極と基板の導体層との接続部分の電気的特性および信頼性を良好にでき、且つ封止用の樹脂に欠陥が生じることを防止できるようにした電子装置の製造方法を提供することにある。
【００２４】
【課題を解決するための手段】
本発明の電子装置の製造方法は、基板と、この基板上に実装された電子部品とを備え、基板は、絶縁性の支持層と、この支持層における少なくとも一方の面に隣接するように配置されたパターン化された導体層とを有し、電子部品は、導体層に接続される電極を有する電子装置を製造する方法である。
【００２５】
本発明の電子装置の製造方法は、
基板として、支持層が、導体層のうちの少なくとも電子部品の電極に接続される接続部に隣接するように配置された液晶ポリマー層を含む基板を用い、この基板と電子部品との間に硬化前の絶縁性の熱硬化性樹脂を介在させて、電極が接続部と対向するように基板上に電子部品を配置する工程と、
接続部と電極とを接触させ、接続部と電極をそれらが互いに密着するように加圧すると共に熱硬化性樹脂を加熱することによって、接続部と電極とを接続すると共に熱硬化性樹脂を硬化させる工程とを備えている。
【００２６】
本発明の電子装置の製造方法では、基板として、支持層が、導体層のうちの少なくとも電子部品の電極に接続される接続部に隣接するように配置された液晶ポリマー層を含むものが用いられる。そして、本発明では、基板と電子部品との間に硬化前の絶縁性の熱硬化性樹脂が介在されて、電極が接続部と対向するように基板上に電子部品が配置される。次に、接続部と電極とを接触させ、接続部と電極をそれらが互いに密着するように加圧すると共に熱硬化性樹脂を加熱することによって、接続部と電極とが接続されると共に熱硬化性樹脂が硬化する。硬化後の熱硬化性樹脂は、接続部と電極との接続部分を封止する。
【００２７】
本発明の電子装置の製造方法では、上記液晶ポリマー層の熱伝導率が０．３〜１Ｗ／ｍ℃の範囲内にある基板を用いることが有利である。また、本発明の電子装置の製造方法は、基板として、支持層の厚さが２５〜６０μｍの範囲内であるフレキシブル基板を用いる場合に適している。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
図１ないし図４は、本発明の第１の実施の形態に係る電子装置の製造方法における各工程を説明するため説明図である。本実施の形態に係る電子装置の製造方法は、基板と、この基板上に実装された電子部品とを備えた電子装置を製造する方法である。電子部品は、例えば半導体素子である。
【００２９】
始めに、図１を参照して、本実施の形態において用いられる基板について説明する。本実施の形態において用いられる基板は、絶縁性の支持層と、この支持層における少なくとも一方の面に隣接するように配置されたパターン化された導体層とを有する。本実施の形態は、基板として、支持層の厚さが２５〜６０μｍの範囲内であるフレキシブル基板を用いる場合に適している。本実施の形態では、特に、基板として、所定の配線パターンに従ってパターン化された導体層１２を有する配線基板１０を用いている。配線基板１０は、絶縁性の支持層１１と、この支持層１１における一方の面（図１における上側の面）１１ａに隣接するように配置された導体層１２とを有している。ここで、図１には示していないが、支持層１１の下側の面に配線パターン等の導体層を有していてもよい。本実施の形態における支持層１１は、全体が、液晶ポリマーによって形成された液晶ポリマー層になっている。導体層１２は、電子部品のバンプに接続される接続部１２ａを有している。
【００３０】
液晶ポリマー層を構成する液晶ポリマーとしては、例えばサーモトロピック液晶ポリエステルが用いられる。液晶ポリマー層の厚さは、２０〜１００μｍの範囲内であることが好ましく、２５〜６０μｍの範囲内であることがより好ましい。
【００３１】
導体層１２は、金属箔によって形成されている。金属箔を構成する金属は銅であることが好ましい。導体層１２の厚さは、５〜２０μｍの範囲内であることが好ましく、７〜１５μｍの範囲内であることがより好ましい。
【００３２】
配線基板１０は、例えば、以下のようにして製造することができる。すなわち、まず、液晶ポリマーよりなるフィルムと金属箔とを熱圧着する。液晶ポリマーよりなるフィルムは、液晶ポリマー層、すなわち支持層１１となる。次に、金属箔をエッチングして、導体層１２を形成する。
【００３３】
本実施の形態に係る電子装置の製造方法では、図１に示したように、配線基板１０は、支持層１１の一方の面１１ａが上を向き、反対側の面１１ｂが支持台３０の上面に接するようにして、支持台３０の上に載置される。支持台３０は、温度調節可能なヒーターを内蔵している。次に、配線基板１０上において、電子部品が配置される領域に、硬化前の絶縁性の熱硬化性樹脂３２を配置する。熱硬化性樹脂３２の配置は、例えば、シリンジ３１を用いて塗布することによって行われる。なお、支持台３０の温度は、常温（室温）よりも高いが、熱硬化性樹脂３２が硬化しない程度の温度、例えば５０〜１００℃の温度になるように制御されている。これにより、配線基板１０は、支持台３０の上記の温度に近づくように加熱される。なお、支持台３０から配線基板１０へ熱は瞬時には伝わらず、また、本実施の形態における電子部品の実装工程は短時間で行われる。そのため、支持台３０と配線基板１０の温度は通常一致しない。従って、支持台３０の温度は、配線基板１０上の熱硬化性樹脂３２が流動性を保てる程度の温度であれば、熱硬化性樹脂３２の硬化温度よりも多少高く設定してもよい。
【００３４】
次に、図２で示したように、加熱・加圧ツール４０によって、配線基板１０に実装する電子部品２１を保持する。電子部品２１は、一方の面２１ａにおいて露出する複数のバンプ２２を有している。導体層１２の接続部１２ａとバンプ２２は、支持層１１の面１１ａと電子部品２１の面２１ａとが向き合ったときに互いに対向する位置に配置されている。バンプ２２は、例えば、金めっきバンプまたは金スタッドバンプである。バンプ２２は、本発明における電極に対応する。
【００３５】
図示しないが、加熱・加圧ツール４０は、電子部品２１に接する面４０ａにおいて、複数の吸引口を有している。加熱・加圧ツール４０の内部には、吸引口に続く吸引路が設けられている。吸引路は、吸引ポンプに接続されるようになっている。そして、加熱・加圧ツール４０は、吸引ポンプによって吸引路内の気体を吸引することによって、面４０ａに電子部品２１を吸着させて電子部品２１を保持できるようになっている。
【００３６】
また、加熱・加圧ツール４０は、温度調節可能なヒーターを内蔵している。更に、加熱・加圧ツール４０は、垂直および水平方向に移動可能で、且つ保持した電子部品２１に対して荷重を加えることができるようになっている。
【００３７】
電子部品２１は、面２１ａとは反対側の面２１ｂが加熱・加圧ツール４０の面４０ａに接するようにして加熱・加圧ツール４０によって保持されて、バンプ２２が接続部１２ａと対向するように配線基板１０の上に配置される。
【００３８】
次に、図３に示したように、加熱・加圧ツール４０を降下させ、配線基板１０と電子部品２１との間に熱硬化性樹脂３２を介在させた状態で、接続部１２ａとバンプ２２とを接触させる。加熱・加圧ツール４０を降下させる過程で、熱硬化性樹脂３２は広がり、配線基板１０と電子部品２１との間にくまなく充填される。このようにして、本実施の形態では、少なくとも接続部１２を覆うように配線基板１０と電子部品２１との間に熱硬化性樹脂３２が介在されて、バンプ２２が接続部１２ａと対向するように配線基板１０上に電子部品２１が配置される。
【００３９】
次に、加熱・加圧ツール４０によって電子部品２１を加熱することによって、接続部１２ａ、バンプ２２および熱硬化性樹脂３２を、それらが所定の温度になるように加熱する。同時に、加熱・加圧ツール４０によって電子部品２１に荷重を加えることによって、接続部１２ａおよびバンプ２２を、それらが互いに密着するように加圧する。加熱・加圧ツール４０の好ましい設定温度は、２００〜３２０℃の範囲内であり、より好ましくは２２０〜２８０℃の範囲内である。また、加圧の圧力は、４×１０７〜１×１０８Ｐａの範囲内であることが好ましく、５×１０７〜８×１０７Ｐａの範囲内とすることがより好ましい。以下、この工程を、加熱・加圧工程と言う。
【００４０】
本実施の形態では、上記加熱・加圧工程において、接続部１２ａとバンプ２２とが熱圧着されることによって両者が接続されると共に、熱硬化性樹脂３２が加熱されて硬化することによって接続部１２ａとバンプ２２との接続部分が封止される。熱硬化性樹脂３２のうち、配線基板１０と電子部品２１との間からはみ出した部分は、フィレット３３を形成する。加熱・加圧工程における所要時間は、０．１〜１０秒の範囲内であることが適当であるが、０．５〜３秒の範囲内であることがより好ましい。
【００４１】
なお、加熱・加圧工程における接続部１２ａ、バンプ２２および熱硬化性樹脂３２の温度の制御は、例えば以下のようにして行う。すなわち、予め実験によって、加熱・加圧ツール４０の温度と、接続部１２ａ、バンプ２２および熱硬化性樹脂３２の温度との関係を求めておく。接続部１２ａ、バンプ２２および熱硬化性樹脂３２の温度は、例えば、配線基板１０と電子部品２１との間の位置において熱硬化性樹脂３２中に挿入された温度センサによって検出する。実際の加熱・加圧工程では、上記のようにして求められた温度の関係に基づいて、加熱・加圧ツール４０の温度を制御することによって、接続部１２ａ、バンプ２２および熱硬化性樹脂３２の温度を制御する。
【００４２】
次に、図４に示したように、加熱・加圧ツール４０を電子部品２１から離し、電子部品２１に対する加熱および加圧を停止する。以後、配線基板１０および電子部品２１は冷却されて、配線基板１０に対する電子部品２１の実装が完了する。このようにして、配線基板１０と、この配線基板１０上に実装された電子部品２１とを備えた電子装置が完成する。
【００４３】
本実施の形態において用いられる熱硬化性樹脂３２は、常温（室温）では一定の低い粘度を有する液状であって、加熱・加圧工程において、所定の温度範囲内で、温度の上昇と共に粘度が上昇するものが好ましい。熱硬化性樹脂３２としては、例えば、エポキシ系熱硬化性樹脂またはポリイミド系熱硬化性樹脂を含むものを用いることができる。これらのうち、エポキシ系熱硬化性樹脂は耐熱性の点で優れているため、熱硬化性樹脂３２としては、特にエポキシ系熱硬化性樹脂を用いるのが好ましい。
【００４４】
以上説明したように、本実施の形態では、加熱・加圧工程において、配線基板１０における導体層１２の接続部１２ａと電子部品２１のバンプ２２との熱圧着による接続と、熱硬化性樹脂３２による接続部１２ａとバンプ２２との接続部分の封止とが、一括して、ほぼ同時に行われる。従って、本実施の形態によれば、接続部１２ａとバンプ２２とが直接接続され、且つ両者の接続部分が熱硬化性樹脂３２によって補強されるので、接続部１２ａとバンプ２２との接続部分の電気的特性が良好になる。また、本実施の形態によれば、接続部１２ａとバンプ２２とが接触してから封止が完了するまで、接続部１２ａとバンプ２２との接続部分の変位が抑えられるため、この接続部分の信頼性が高い。
【００４５】
また、本実施の形態によれば、導電性ペーストやはんだペーストのような流動性を有する導電材料を用いずに、接続部１２ａとバンプ２２とを直接接続している。従って、近接した電極や導体層の間で電流のリークが発生することを防止でき、これにより、電極や導体層の狭ピッチ化に対応することが可能になる。
【００４６】
また、本実施の形態では、接続部１２ａとバンプ２２との接続と、接続部１２ａとバンプ２２との接続部分の封止とが、一括して、ほぼ同時に行われる。従って、本実施の形態によれば、短時間で電子部品２１を配線基板１０に実装することができる。
【００４７】
また、本実施の形態では、配線基板１０の支持層１１は、全体が液晶ポリマー層になっている。液晶ポリマーは、ポリイミド樹脂やガラスエポキシに比べて吸湿性が極めて低い。具体的には、規格ＩＰＣ−ＴＭ６５０ ２．６．２ に準じて測定される、水中に２４時間浸漬した場合の樹脂層の吸水率は、ポリイミド樹脂の場合が３．２％であるのに対して、液晶ポリマーの場合には、０．０４％という低い値を示す。
【００４８】
そのため、支持層１１は、加熱・加圧工程の前において、ほとんど水分を含んでいない。従って、本実施の形態では、加熱・加圧工程において、配線基板１０に熱が加えられても、配線基板１０から水分が蒸散することはほとんどなく、熱硬化性樹脂３２の中に気泡が混入することもほとんどない。これにより、本実施の形態によれば、硬化後の熱硬化性樹脂３２よりなる封止部分にボイドという欠陥が発生することを防止することができる。
【００４９】
また、本実施の形態では、配線基板１０から水分が蒸散することがほとんどないため、水分の蒸散のために熱量が消費されることによって熱硬化性樹脂３２の硬化率が低下することを防止することができる。
【００５０】
また、本実施の形態では、配線基板１０から水分が蒸散することがほとんどないため、硬化前の熱硬化性樹脂３２中に水分子が拡散するようなことによって熱硬化性樹脂３２の硬化率が低下することを防止することができる。
【００５１】
また、液晶ポリマー層の熱伝導率は、ポリイミド樹脂やガラスエポキシよりなる支持層の熱伝導率よりも大きく、セラミック等の無機材料よりなる支持層の熱伝導率よりも小さい。具体的には、熱伝導率は、ポリイミド樹脂の場合が０．２Ｗ／ｍ℃であり、セラミックが１５〜２５Ｗ／ｍ℃であるのに対して、液晶ポリマーの場合には、０．５Ｗ／ｍ℃という値を示す。この熱伝導率は、規格ＡＳＴＭ Ｅ１５３０に示された円板熱流計法（保護熱流計法、定常比較法とも呼ばれる。）によって測定することができる。この方法は、具体的には、試験片の上下におよそ３０Ｋの温度差で定常状態になるようにヒーターと基準熱量計を密着させ、試験片両端の温度差と基準熱量計の出力から熱伝導率を求める方法である。
【００５２】
そのため、本実施の形態では、電子部品２１を加熱することによって熱硬化性樹脂３２を加熱する場合であっても、熱硬化性樹脂３２のうち、電子部品２１から離れた位置に配置された部分にも、硬化するのに充分な熱が伝わり易い。従って、本実施の形態によれば、熱硬化性樹脂３２のうち、電子部品２１から離れた位置に配置された部分の硬化率が低下することを防止することができる。
【００５３】
また、本実施の形態によれば、同一の配線基板上に複数の電子部品を実装する場合であっても、電子部品の実装を行っている箇所に加えられた熱が、支持層を介して他の箇所における熱硬化性樹脂に伝達され、その樹脂の硬化反応が始まってしまうことを防止することができる。このような点から、本実施の形態においては、熱伝導率が０．３〜１Ｗ／ｍ℃の範囲内にある液晶ポリマー層を用いることが好ましい。
【００５４】
また、液晶ポリマー層は、面に平行な方向についての熱伝導率が、面に垂直な方向についての熱伝導率よりも大きいという性質を有していると推測される。そのため、本実施の形態によれば、加熱・加圧工程において、支持層１１が多くの熱を逃がすことなく、支持層１１の面１１ａのうち、熱硬化性樹脂３２に接している部分の温度を速やかに上昇させ、且つ均一化することができる。これにより、本実施の形態によれば、熱硬化性樹脂３２による封止を速やかに、且つ良好に行うことが可能になる。
【００５５】
［第２の実施の形態］
次に、図５を参照して本発明の第２の実施の形態に係る電子装置の製造方法について説明する。図５は、本実施の形態に係る製造方法によって製造される電子装置が完成した状態を表わしている。本実施の形態では、第１の実施の形態における配線基板１０の代わりに配線基板５０が用いられている。配線基板５０は、絶縁性の支持層５１と、この支持層５１における一方の面（図５における上側の面）５１ａに隣接するように配置された導体層１２とを有している。本実施の形態における支持層５１は、導体層１２に隣接するように、図５における上側に配置された第１層５２と、この第１層５２の下側の面に接合された第２層５３とを有している。第１層５２は液晶ポリマー層になっている。第２層５３は、ポリイミド樹脂等によって形成された樹脂層になっている。
【００５６】
第１層５２を構成する液晶ポリマー層の材料や厚さは、第１の実施の形態における支持層１１を構成する液晶ポリマー層と同様である。ただし、本実施の形態では、支持層５１は２層の異なった絶縁層から構成されるので、液晶ポリマー層の厚さは、第１の実施の形態で示した半分程度の厚さであることが好ましい。また、導体層１２の材料や厚さは第１の実施の形態における導体層１２と同様である。
【００５７】
第２層５３は、第１層５２に比べて、熱伝導率が小さく、硬度が大きく、融点が高いことが好ましい。第２層５３の厚さは、任意である。
【００５８】
本実施の形態における配線基板５０は、例えば、以下のようにして製造することができる。すなわち、まず、液晶ポリマーフィルムと金属箔とを熱圧着する。液晶ポリマーフィルムは第１層５２となる。次に、熱可塑性ポリイミドフィルムのような熱圧着可能な樹脂フィルムを、液晶ポリマーフィルムにおける金属箔が接合された面とは反対側の面に熱圧着する。この樹脂フィルムは、第２層５３となる。次に、金属箔をエッチングして、導体層１２を形成する。なお、液晶ポリマーフィルムと金属箔とを熱圧着する際、および液晶ポリマーフィルムに樹脂フィルムを熱圧着する際には、いずれも、液晶ポリマーフィルムの温度は、液晶ポリマーの融点以下、すなわち約２８０℃以下に保つ必要がある。
【００５９】
また、本実施の形態における配線基板５０は、以下のようにして製造してもよい。すなわち、まず、液晶ポリマーフィルムと金属箔とを熱圧着して積層体を形成する。液晶ポリマーフィルムは第１層５２となる。次に、台の上に、金属箔が下になるように、上記積層体を載置する。次に、ポリイミド樹脂等、第２層５３を形成するための樹脂またはその樹脂の前駆体樹脂の溶液を塗布して樹脂層を形成する。次に、この樹脂層中の溶媒を除去して、樹脂層を乾燥させる。この樹脂層は第２層５３となる。次に、金属箔をエッチングして、導体層１２を形成する。なお、液晶ポリマーフィルムと金属箔とを熱圧着する際には、液晶ポリマーフィルムの温度は、液晶ポリマーの融点以下、すなわち約２８０℃以下に保つ必要がある。
【００６０】
本実施の形態では、配線基板５０の支持層５１を構成する第１層５２および第２層５３のうち、導体層１２に隣接する第１層５２のみを液晶ポリマー層としている。そのため、本実施の形態によれば、第２層５３の熱伝導率を第１層５２の熱伝導率よりも小さくすることができる。これにより、本実施の形態によれば、加熱・加圧工程において、第２層５３によって、支持層５１から熱が逃げることを防止することができる。従って、本実施の形態によれば、効果的に、支持層５１の面５１ａのうち、熱硬化性樹脂３２に接している部分の温度を速やかに上昇させ、且つ均一化することができる。
【００６１】
また、本実施の形態によれば、第２層５３として、第１層５２に比べて硬度が大きいものを使用することにより、支持層の全体が液晶ポリマー層である場合に比べて、支持層５１の強度を大きくすることができる。
【００６２】
また、本実施の形態によれば、第２層５３は熱硬化性樹脂３２に触れることがないので、第２層５３が大きな吸湿性を有していても問題がない。
【００６３】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００６４】
［第３の実施の形態］
次に、図６を参照して本発明の第３の実施の形態に係る電子装置の製造方法について説明する。図６は、本実施の形態に係る製造方法によって製造される電子装置が完成した状態を表わしている。本実施の形態では、第１の実施の形態における配線基板１０の代わりに配線基板６０が用いられている。配線基板６０は、絶縁性の支持層６１と、この支持層６１における一方の面（図６における上側の面）６１ａに隣接するように配置された導体層１２とを有している。本実施の形態における支持層６１は、第１層６２と第２層６３とを有している。
【００６５】
第１層６２は液晶ポリマー層になっている。第２層６３は、第１層６２を収容する凹部６４を有している。第１層６２は、この凹部６４内に収容されている。第１層６２の上面と、凹部６４以外の部分における第２層６３の上面は、１つの平面を形成し、この平面が支持層６１における一方の面６１ａとなっている。第２層６３は、ポリイミド樹脂等によって形成された樹脂層になっている。
【００６６】
第１層６２は、導体層１２のうちの少なくとも接続部１２ａに隣接するように配置されている。本実施の形態では、特に、第１層６２は、少なくとも電子部品２１に対向する領域において、導体層１２に隣接するように配置されている。なお、第１層６２は、少なくとも硬化後の熱硬化性樹脂３２が配置される領域において、導体層１２に隣接するように配置されていることが好ましい。
【００６７】
第１層６２を構成する液晶ポリマー層の材料や厚さは、第１の実施の形態における支持層１１を構成する液晶ポリマー層と同様である。ただし、本実施の形態では、支持層６１は２層の異なった絶縁層から構成されるので、液晶ポリマー層の厚さは、第１の実施の形態で示した半分程度の厚さであることが好ましい。また、導体層１２の材料や厚さは第１の実施の形態における導体層１２と同様である。
【００６８】
第２層６３は、第１層６２に比べて、熱伝導率が小さく、硬度が大きく、融点が高いことが好ましい。第２層６３の厚さは、任意である。
【００６９】
本実施の形態における配線基板６０は、例えば、以下のようにして製造することができる。すなわち、まず、製造しようとする配線基板６０の大きさと同程度の大きさの枠体内に、液晶ポリマーフィルムを配置する。次に、この液晶ポリマーフィルムを覆うように、ポリイミド樹脂等、第２層６３を形成するための樹脂またはその樹脂の前駆体樹脂の溶液を枠体内に充填し、樹脂層を形成する。次に、この樹脂層中の溶媒を除去して、樹脂層を乾燥させる。これにより、液晶ポリマーフィルムと樹脂層との複合体が形成される。液晶ポリマーフィルムは第１層６２となり、樹脂層は第２層６３となる。次に、上記複合体において、第１層６２が露出している面に、金属箔を熱圧着する。次に、金属箔をエッチングして、導体層１２を形成する。なお、複合体に金属箔を熱圧着する際には、液晶ポリマーフィルムの温度は、液晶ポリマーの融点以下、すなわち約２８０℃以下に保つ必要がある。
【００７０】
また、本実施の形態における配線基板６０は、以下のようにして製造してもよい。すなわち、まず、樹脂フィルムの一方の面の一部に対してエッチングを施して、形成しようとする第１層６２の大きさと同程度の大きさの凹部６４を形成する。次に、この凹部６４内に、この凹部６４の大きさと同程度の大きさの液晶ポリマーフィルムを収納し、樹脂フィルムと液晶ポリマーフィルムとを熱圧着して、これらの複合体を形成する。液晶ポリマーフィルムは第１層６２となり、樹脂フィルムは第２層６３となる。次に、上記複合体において、第１層６２が露出している面に、金属箔を熱圧着する。次に、金属箔をエッチングして、導体層１２を形成する。なお、樹脂フィルムと液晶ポリマーフィルムとを熱圧着する際、および複合体に金属箔を熱圧着する際には、いずれも、液晶ポリマーフィルムの温度は、液晶ポリマーの融点以下、すなわち約２８０℃以下に保つ必要がある。
【００７１】
本実施の形態におけるその他の構成、作用および効果は、第２の実施の形態と同様である。
【００７２】
なお、本発明は上記実施の形態に限定されず、種々の変更が可能である。例えば、加熱・加圧工程では、接続部１２ａとバンプ２２の少なくとも一方を所定の温度になるように加熱すればよい。従って、加熱・加圧工程では、電子部品２１を所定の温度に加熱する代わりに、配線基板１０を所定の温度に加熱してもよい。
【００７３】
［実施例］
以下、第１の実施の形態における実施例を示すが、本発明は以下の実施例に限定されるものではない。
【００７４】
この実施例では、まず、厚さ５０μｍの液晶ポリマー層（熱伝導率０．５Ｗ／ｍ℃）からなる支持層１１上に厚さ１８μｍの導体層１２による配線パターンが形成された配線基板１０を準備した。次に、この配線基板１０を、８０℃に加温した支持台３０上に置き、配線基板１０上の接続部にエポキシ系熱硬化性樹脂３２を約１０ｍｇ配置した。そして、その上部から、加熱・加圧ツール４０により保持されたバンプ付き半導体素子（縦１０ｍｍ、横１０ｍｍ、厚さ０．４ｍｍ）を、６．２５×１０７Ｐａの圧力で３秒間、加圧した。この際、ツール４０の温度は２８０℃に設定した。熱硬化性樹脂３２は、熱と加圧により流動を開始し、フィレットを形成し硬化した。加熱・加圧工程後、ツール４０を半導体素子から離し、電子装置の製造工程を完了した。得られた電子装置は、断面写真による観察の結果、バンプと導体層は安定して接続されており、また、その絶縁樹脂層にはボイド等の発生は見られなかった。
【００７５】
【発明の効果】
以上説明したように本発明の電子装置の製造方法では、基板として、支持層が、導体層のうちの少なくとも電子部品の電極に接続される接続部に隣接するように配置された液晶ポリマー層を含む基板を用いる。そして、本発明の電子装置の製造方法では、基板と電子部品との間に硬化前の絶縁性の熱硬化性樹脂を介在させて、電極が接続部と対向するように基板上に電子部品を配置し、次に、接続部と電極とを接触させ、接続部と電極をそれらが互いに密着するように加圧すると共に熱硬化性樹脂を加熱することによって、接続部と電極とを接続すると共に熱硬化性樹脂を硬化させる。これにより、本発明によれば、電子部品の電極と基板の導体層との接続部分の電気的特性および信頼性を良好にでき、且つ封止用の樹脂に欠陥が生じることを防止することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電子装置の製造方法における一工程を説明するための説明図である。
【図２】図１に示した工程に続く工程を説明するための説明図である。
【図３】図２に示した工程に続く工程を説明するための説明図である。
【図４】図３に示した工程に続く工程を説明するための説明図である。
【図５】本発明の第２の実施の形態に係る電子装置の製造方法を説明するための説明図である。
【図６】本発明の第３の実施の形態に係る電子装置の製造方法を説明するための説明図である。
【符号の説明】
１０…配線基板、１１…支持層、１２…導体層、１２ａ…接続部、２１…電子部品、２２…バンプ、３２…熱硬化性樹脂、４０…加熱・加圧ツール。

Claims (3)

  1. 基板と、この基板上に実装された電子部品とを備え、前記基板は、絶縁性の支持層と、この支持層における少なくとも一方の面に隣接するように配置されたパターン化された導体層とを有し、前記電子部品は、前記導体層に接続される電極を有する電子装置の製造方法であって、
    前記基板として、前記支持層が、前記導体層のうちの少なくとも前記電子部品の電極に接続される接続部に隣接するように配置された液晶ポリマー層を含む基板を用い、前記基板と前記電子部品との間に硬化前の絶縁性の熱硬化性樹脂を介在させて、前記電極が前記接続部と対向するように前記基板上に前記電子部品を配置する工程と、
    前記接続部と電極とを接触させ、前記接続部と電極をそれらが互いに密着するように加圧すると共に前記熱硬化性樹脂を加熱することによって、前記接続部と電極とを接続すると共に前記熱硬化性樹脂を硬化させる工程と
    を備えたことを特徴とする電子装置の製造方法。
  2. 前記液晶ポリマー層の熱伝導率は、０．３〜１Ｗ／ｍ℃の範囲内であることを特徴とする請求項１記載の電子装置の製造方法。
  3. 前記基板として、前記支持層の厚さが２５〜６０μｍの範囲内であるフレキシブル基板を用いることを特徴とする請求項１または２記載の電子装置の製造方法。
JP2003090644A 2003-03-28 2003-03-28 電子装置の製造方法 Withdrawn JP2004297000A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003090644A JP2004297000A (ja) 2003-03-28 2003-03-28 電子装置の製造方法
PCT/JP2004/003900 WO2004088737A1 (ja) 2003-03-28 2004-03-23 電子装置の製造方法
KR1020057016572A KR100982708B1 (ko) 2003-03-28 2004-03-23 전자장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003090644A JP2004297000A (ja) 2003-03-28 2003-03-28 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004297000A true JP2004297000A (ja) 2004-10-21

Family

ID=33404220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003090644A Withdrawn JP2004297000A (ja) 2003-03-28 2003-03-28 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004297000A (ja)

Similar Documents

Publication Publication Date Title
US8163599B2 (en) Flip-chip mounting method, flip-chip mounting apparatus and tool protection sheet used in flip-chip mounting apparatus
US20080121416A1 (en) Multilayer Printed Wiring Board And Manufacturing Method For Same
KR20020094930A (ko) 인쇄회로기판 및 그의 제조방법
JP4846633B2 (ja) 部品内蔵基板の製造方法
JP2003282636A (ja) 接続構造体の製造方法
KR20010083235A (ko) 베어칩의 장착 방법 및 장치
JP2012074497A (ja) 回路基板
JPWO2010007715A1 (ja) 部品内蔵モジュールの製造方法
JP6656836B2 (ja) 実装構造体及びその製造方法
JP2000286298A (ja) 電子部品の実装方法及びその装置
JP4133511B2 (ja) 電子装置の製造方法
JP2004297000A (ja) 電子装置の製造方法
JP2008192725A (ja) 半導体装置及びその製造方法並びに半導体装置の製造装置
KR100982708B1 (ko) 전자장치의 제조방법
JP3539528B2 (ja) 半導体装置およびその製造方法
JP2004363167A (ja) 配線板の相互接続方法
JP3804586B2 (ja) 半導体装置の製造方法
JP4876882B2 (ja) フリップチップ実装方法
JP2010153670A (ja) フリップチップ実装方法と半導体装置
JP4056856B2 (ja) 電子部品の実装方法
JP4215685B2 (ja) 電子回路素子の製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JPH11214571A (ja) 半導体素子実装用シート
JP4087344B2 (ja) 電子装置およびその製造方法
JP3494048B2 (ja) バンプ付電子部品の実装構造および実装方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606