JP2004296804A

JP2004296804A - Multilayer circuit wiring board and manufacturing method therefor

Info

Publication number: JP2004296804A
Application number: JP2003087472A
Authority: JP
Inventors: Masataka Maehara; 正孝前原; Katsushi Makino; 勝史牧野
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2003-03-27
Filing date: 2003-03-27
Publication date: 2004-10-21

Abstract

<P>PROBLEM TO BE SOLVED: To carry out mutual correction using a laser processing device and an aligner in a laser processing process and an exposure process for forming inter-layer connection in a multilayer circuit wiring structure to improve the accuracy of interlayer connection positions. <P>SOLUTION: A multilayer circuit wiring board is formed by sequentially laminating circuit wiring pattern layers on a center circuit wiring board via insulating layers in such a way that at least one or more types of a plurality of reference marks of specific shapes are formed near the outer periphery of a circuit wiring pattern area, and the circuit wiring pattern layers are formed within the circuit wiring pattern area on the center circuit wiring board. In carrying out the alignment of a vertical interwiring position and an interlayer connection position in a manufacturing process for the multilayer circuit wiring board, an angle offset amount is corrected by the exposure system with a reference position given by the reference A marks for the interlayer connection position, and by a hole forming device with a reference position given by the reference B marks for an underlayer circuit wiring pattern at the vertical interwiring position. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載する多層回路配線板及びその製造方法に関する。
【０００２】
【従来の技術】
複数の回路配線パターン層を順番に重ねて形成してゆくビルドアップ法が公知である（例えば、特許文献１参）。この方法は、中心回路基板上に絶縁層及び導体層を順次積層し、前記中心回路基板に形成したスルーホールを介して上下配線間位置で上下の配線層を電気的接続する配線間接続処理を施した後、上層（外層）の導体層をフォトエッチング法により配線回路に形成するものである。すなわち、前記導体層の上にフォトレジストを塗布し、露光転写マスクを重ねて露光した後、エッチング及びフォトレジストの剥膜処理等をすることにより上層の回路配線を形成し、上下の回路配線パターン間を電気的に上下配線間接続する。
【０００３】
また複数の回路配線層は、ビアホールと呼ばれる導電孔によって層間接続位置で層間接続され、多層配線化される。通常は、絶縁層内を貫通するビアホール用の孔部を形成後、例えば、めっき法やスクリーン印刷法等で前記孔内を金属物質により充填することで層間接続される。
【０００４】
回路配線の狭ピッチ化、高密度化が求められる最近では、前記ビアホールは小孔形成に有利なレーザビームを照射することにより形成される。特に炭酸ガスレーザーや紫外線レーザーが有望視されている。またレーザー加工による孔形成は単孔ごとの処理であるために、層間接続位置はＣＡＤ上における座標値で規定される。ガルバノミラーとよばれる光学系により一定領域（例えば３０×３０ｍｍ）をＸＹ方向に走査することでスループットの向上がはかられている。その一定領域をステップアンドリピートにより加工テーブル全面に走査エリアを展開している。光学系による走査加工のためにレンズ公差等が含まれ、基準に対する絶対位置精度は±２０μｍ程度である。
【０００５】
また回路配線の形成を行う露光時には、密着型露光と、投影型露光がある。密着型露光では、回路配線の原板となる転写マスクと、被露光物との間隙は、ほとんどつくらずに密着露光する方式である。それに対して投影型露光では、ある露光単位の転写マスク（例えば、多面付けの場合の回路配線１面分）をステップアンドリピートすることで基板全面に露光エリアを展開している。転写マスクと被露光物との間隙は例えば１ｍ程度ある。また露光においてもレンズ公差に依存した露光エリアの変形が認められ、基準に対する絶対位置精度は±５〜１５μｍ程度である。
【０００６】
レーザー加工では、基準マーク（アライメントマーク）の位置を確認した後、ＣＡＤ上における規定の座標値に対し、加工テーブルのＸＹ軸移動機構である方向に対してのみオフセット値を用いて加工することができる。
【０００７】
また投影露光では、転写マスクホルダもしくは加工テーブルの移動に伴い、ＸＹ方向のオフセットを同様に行うことができる。加えて角度補正の機構も備えている。なぜならば、被加工物をステップアンドリピートで露光する場合において、加工テーブル全面の露光を完了する間に被加工物が回転する問題があった（例えば、特許文献２、特許文献３参照）。被加工物が露光中に回転するとパターン像が不鮮明に転写されたり、パターン像の配列がずれてしまい高精度の配線回路を形成することができないからである。
【０００８】
一方で多層回路配線板の設計では、層間接続位置の精度や上下配線間位置の回路の精度を考慮してビアホールやスルーホールの上下導体層にはビアホール径やスルーホール径よりも大きなランドと呼ばれる設計を施していた。回路配線の狭ピッチ化、高密度化が求められる設計ではこのランド径をいかに小さくできるかが課題になる。しかしながら過度にランドを小径化すると加工位置精度のずれを許容することができず、加工孔がランドから外れた位置に加工されてしまう問題がある。
【０００９】
また多層回路配線板の製造工程は複雑であり、熱負荷や圧力負荷、多岐にわたる湿式工程を経る回路配線パターンは少なからず寸法変化をする。すなわち、レーザー加工時は、寸法変化を考慮した層間接続位置のアライメントを行う必要がある。
【００１０】
レーザー加工では、アライメントマークの数を増やし被加工物の寸法情報を多く取り入れることにより、矩形に変形している被加工物でもある程度は変形に追従し寸法補正することができる。一般的には所望の加工エリア四隅に対してアライメントマークを設けることでより正確な寸法情報を取り入れることができる。しかしながら露光では転写マスクによる投影像が相似形でのみ寸法補正されるために加工エリアの中心２点のみでしか寸法情報を取り入れることができない。
【００１１】
特に中心２点でのアライメントマークの形状精度および読み取り精度が低い場合には、正確な寸法情報を得ることができず、結果的に形成される回路配線に角度ずれが起きてしまう可能性がある。相似形での寸法補正に頼る露光工程では中心２点でのアライメントマークの読みとりが最も効率がよいが、マークの形状により精度が依存している問題がある。
【００１２】
補正パラメータであるＸ方向補正値とＹ方向補正値だけでは、ランドと呼ばれる孔に対する孔中心とビアホールの位置ずれを補正するには不十分であった。特に、レーザ加工によるビアホール形成ではフォトリソグラフィ法による一括ビアホール形成とは異なり、個々のビアホール用孔の単独形成となるため所定位置との位置ずれ量が大きい。また露光ではアライメントマークの形状精度に依存した角度ずれを完全に払拭することができない。ビアホール形成による層間接続はレーザ加工の孔形成装置および露光装置が用いられ、各々の精度を追求することは試みられてきた。
【００１３】
【特許文献１】
【特開平４−１４８５９０公報】
【特許文献２】
【特開平６−９７０４１号公報】
【特許文献３】
【特開平１０−８３９５０号公報】
【００１４】
【発明が解決しようとする課題】
本発明は従来の前記問題に鑑みてなされたものであり、多層回路配線構造における層間接続を行うレーザ加工工程および露光工程において、両装置を用いて相互補正を行い層間接続位置精度の向上を図ることを目的とする。
【００１５】
【課題を解決するための手段】
上記問題を解決するため請求項１に係る発明においては、回路パターンを形成した中心回路配線基板上に２層もしくはそれ以上の回路配線パターンが絶縁層を介して、交互に積層された多層回路配線板において、中心回路配線基板上の各々回路配線パターン層が、少なくとも１種類以上の特定の幾何学形状の基準マークを複数個形成され、該基準マークは回路配線パターンエリア外の周辺部の近傍に形成配置され、前記中心回路配線基板の回路配線パターンエリア内に各回路配線パターン層を絶縁層を介して、交互に順次積層することを特徴とする多層回路配線板である。
【００１６】
また請求項２に係る発明においては、回路パターンを形成した中心回路配線基板上に２層もしくはそれ以上の回路配線パターンが絶縁層を介して、交互に積層された多層回路配線板の製造方法において、特定の幾何学形状の基準マークを用いて層間接続位置のアライメントならびに上下配線間位置のアライメントを行う際に、層間接続位置の基準Ａマークを基準位置として露光装置により角度オフセット量補正を行い上下配線間位置のアライメントを行うことを特徴とする請求項１記載の多層回路配線板の製造方法である。
【００１７】
また請求項３に係る発明においては、回路パターンを形成した中心回路配線基板上に２層もしくはそれ以上の回路配線パターンが絶縁層を介して、交互に積層された多層回路配線板の製造方法において、特定の幾何学形状の基準マークを用いて層間接続位置のアライメントならびに上下配線間位置のアライメントを行う際に、上下配線間位置の下層回路配線パターンの基準Ｂマークを基準位置として孔形成装置により角度オフセット量補正を行い層間接続位置のアライメントを行うことを特徴とする請求項１記載の多層回路配線板の製造方法である。
【００１８】
また請求項４に係る発明においては、回路パターンを形成した中心回路配線基板上に２層もしくはそれ以上の回路線パターンが絶縁層を介して、交互に積層された多層回路配線板の製造方法において、特定の幾何学形状の基準マークを用いて層間接続位置のアライメントならびに上下配線間位置のアライメントを行う際に、層間接続位置、又は下層回路配線パターンの少なくともどちらか一方の基準マークを基準位置として角度オフセット量を孔形成装置ならびに露光装置により補正することを特徴とする請求項１記載の多層回路配線板の製造方法である。
【００１９】
また請求項５に係る発明においては、前記基準Ａマークが，貫通孔であることを特徴とする請求項２記載の多層回路配線板の製造方法である。
【００２０】
また請求項６に係る発明においては、前記基準Ｂマークが、銅からなる回路配線パターンであることを特徴とする請求項３記載の多層回路配線板の製造方法である。
【００２１】
また請求項７に係る発明においては、前記基準マークが、貫通孔、または銅からなる回路配線パターンの少なくともどちらか一方であることを特徴とする請求項４記載の多層回路基板の製造方法である。
【００２２】
また請求項８に係る発明においては、前記基準マークが、前記中心回路配線基板の層内に形成されていることを特徴とする請求項２乃至７のいずれか１項記載の多層回路配線板の製造方法である。
【００２３】
また請求項９に係る発明においては、前記基準マークが、多層配線板製造方法の初めの工程において形成され、以降の工程すべてに対して基準位置としてアライメントを行うことを特徴とする請求項２乃至８のいずれか１項記載の多層配線板の製造方法である。
【００２４】
【発明の実施の形態】
以下、本発明の詳細な説明を行う。多層回路配線構造において層間接続位置の精度は非常に重要であり、回路設計にもその精度は影響を及ぼす。層間接続用のビアホール用の孔を形成する際には、ランドが存在するが、位置精度が低い場合にはランド面積を広くする必要がある。しかしながら半導体パッケージ基板やプリント基板の寸法は短・薄・小の傾向にあるため、基板面積には制限がある。しかも半導体の高性能化により入出力の端子数は増え、その結果、半導体パッケージ基板や多層回路配線基板における配線層数は増加している。
【００２５】
回路設計を行う時には、ランド間に何本の配線を配設できるかが重要になり、その結果層数も決定される。すなわち理想的にはランド面積を限りなく小さくし、幾本の配線をランド間に配設する必要がある。なぜならば多層回路配線において層数が増えることは歩留まりの低下を引き起こす要因にも成りかねず、さらには生産スループットを下げてしまう。
【００２６】
ランドへの孔の位置精度は孔形成加工プロセスおよび露光によるフォトリソグラフィープロセスに一意的に依存している。その他の湿式ならびに乾式プロセスは全面処理であるためである。下層ランドをフォトリソグラフィーにより形成し、配線層を積層後に孔を形成し、ビアホールを完成させる。その後に積層された上層回路配線を再度フォトリソグラフィーにより形成する。ビアホール用孔の形成にあたっては微小径で穿孔可能なレーザドリル加工が行われることから現在は炭酸ガスレーザ、紫外線レーザが台頭してきた。またＮＣドリルのように機械ドリルでも孔形成は可能であるが孔形成に関してはなんら上記に限定されるものではない。
【００２７】
前記レーザドリル加工も露光も片面処理であるために、中心回路配線基板に対し順次積層して多層回路配線板を形成する場合であっても片側ずつ処理しなければならない。フォトリソグラフィー時には基板に熱負荷がかかり、ビアホール形成時にも熱負荷がかかる。また積層工程においても相当の熱負荷が基板に付与され寸法変化を生じる。すなわちレーザ加工、露光ともに同一の基準マークをアライメントマークとした場合でも、熱履歴の違いにより基板の寸法変化は異なり、各々の工程での寸法補正は異なったものになる。また同一のアライメントマークが製造過程（例えばエッチング、めっき、ラミネート等）を経ることにより、光学的手法による認識の違いが生じる可能性がある。
【００２８】
またレーザ加工装置、露光装置共に機械上の絶対精度を有している。現在、装置上での絶対精度を高める試みがなされているが、それぞれの機械的な絶対精度がある。そして生産現場での製造基板に対してはこれらが重畳された精度が反映される。
【００２９】
図１は、本発明の多層回路配線板の一実施例を説明図で、（ａ）は、中心回路配線基板の平面図であり、（ｂ）は、中心回路配線基板の側断面図であり、（ｃ）は、多層回路配線板の側断面図である。
【００３０】
図１（ａ）に示すように、中心回路配線基板（３０）上には、図面上下に基準Ａマーク（２７）が６個配置されている。基準Ａマーク（２７）は基板を貫通する貫通孔により形成されている。四隅コーナーの前記基準Ａマーク（２７）近傍には、回路配線パターンを形成時に特定の幾何学形状の銅パターンが形成され、該銅パターンを基準Ｂマーク（２８）として４個配置されている。また、図面中央の上下の基準Ａマーク（２７）は露光時の基準点、左右の上下はレーザ加工時のアライメントマークとして用いる。次に、回路配線パターンの配置エリア（４０）は、前記基準Ａ及びＢマーク（２７、２８）配置位置より内側基板中央部に制限した。尚、基板表裏の加工は同様であり、以下説明を簡略化のため基板上図面のみとし、裏面は省略する。次に、図１（ｂ）は、０−０面の断面図で、中心回路配線基板（３０）の左右最外周には、基準Ａマーク（２７）と、その各々内側近傍には、基準Ｂマーク（２８）が形成されている。その内側のパターン配置エリア（４０）には１層目の回路配線層が形成されている。前記１層目の回路配線層の形成は、レーザ加工及びパターン露光の基準点として基準Ａマーク（２７）を使用する。
【００３１】
次に、図１（ｃ）に示す中心回路配線基板（３０）上の２層目の回路配線層の形成は、レーザ加工及びパターン露光の基準点として基準Ａマーク（２７）、又は基準Ｂマーク（２８）を使用する。パターン配置エリア（４０）には、２層目の回路配線層が形成されている。なお、前記２層目の回路配線層は基準Ｂマーク（２８）を形成する方法（図右側参照）や形成しない（図左側参照）製造方法もあり、適宜に選択する。
【００３２】
図２は、本発明の多層回路配線板の製造の一実施例を説明する側断面図で、（ａ）〜（ｄ）は工程図である。
【００３３】
まず図２（ａ）は、基板左右にレーザ加工時のアライメントマーク（１７）及び露光時のアライメントマーク（１８）（図上省略）を形成する。
【００３４】
図２（ｂ）は、レーザ加工時のアライメントマーク（１７）を基準としてビアスルホール用孔を形成する。めっき処理等のパターン形成の前処理後、通常のフォトプロセス処理をする。露光工程時のアライメントマーク（１７）を基準として回路配線パターン及びポジ型円パターン（１９）を形成する。すなわち、中心回路配線基板（３０）が完成する。
【００３５】
図２（ｃ）は、基板（３０）の両端に基準点のアライメントマーク（１７）及び基準点のポジ型円パターン（１９）と、基板の中央エリアにビアスルホールを介して表裏接続する回路配線が形成されている。
【００３６】
図２（ｄ）は、基板（３０）上には、上層の回路配線パターン（２層目の）が形成されている。前記２層目の回路配線パターン層の形成は、基準点として、基板（３０）上に形成したアライメントマーク（１７）及び基準点のポジ型円パターン（１９）を使用する。また、レーザ加工及びパターンの露光時では、予め算出した角度オフセット量及び寸法のオフセット量を補正して穿孔及びパターンを形成する。以下（ｂ）〜（ｄ）を繰り返し加工形成を行い多層化する。
【００３７】
レーザ加工における光学的公差から派生する精度のバラツキは、図３に示すように一般的に一定の分布を有している。例えば基板全面に配設してあるランドの中心座標（Ｘ―Ｙ）（１）に対してレーザ加工しても、すべてのランドの中心に孔形成位置（３）を捉えることは困難である。しかしながらこのバラツキの分布は±２０μｍ程度でありバラツキの平均値（バラツキの中心点）を座標（Ｘ’―Ｙ’）（２）の座標原点としてそのオフセット量を補正することで、加工原点からのバラツキの分布が狭くなり、その位置精度の向上が望める。図３に示すように、Ｘ軸方向にΔｘをＹ軸方向にΔｙだけ、ばらつきの中心が移動した位置で加工されている。すなわち、このように平行移動により補正することをオフセット量補正とし、その補正量はΔｘ及びΔｙである。
【００３８】
一方、図４に示すとおり露光時の光学的公差は独特であり、投影レンズの中心付近では転写マスクの位置精度そのものが反映されるが、中央付近から遠ざかるに従い位置精度が低下する。すなわち投影範囲を狭めることでレンズの中央のみ露光時に使用し精度向上を望むことができる。言い換えればレンズの投影範囲により位置精度が設計値よりも±５〜１５μｍ程度のバラツキを有する。
【００３９】
上記は一例であるが、本質的にレーザ加工での絶対位置精度と露光での位置精度は異なるものであることが一般的である。すなわち、レーザ加工装置、露光装置のどちらか一方に頼った寸法補正では画期的な位置精度向上にはならない。
【００４０】
特に露光工程では、アライメントマークを認識後に寸法補正として機械的に倍率を変えることのみで基板の寸法変化に対応している。そのため、基板のＸＹ方向で寸法変化の度合いが異なれば、事前に寸法の補正量を転写マスクに反映させなければならない。なぜならば転写マスクの相似形のみが反映されるためＸＹ方向に独立に寸法補正を行うことができないためである。またアライメントマークの認識においても、中心２点（例えば上下に配設されている）を確認することのみで基板の寸法変化の情報を取り入れている。このような場合ではアライメントマークの認識精度の比重が高くなり、どちらか一方でも認識精度が低下すれば図５のような角度ずれを起こす可能性がある。
【００４１】
レーザでは光学的な要因により±２０μｍ程度のバラツキを有するが、加工基板全面に対してグローバルな四隅の位置情報をアライメントマークから認識し、さらに小領域である加工区分（例えば、多面付けの場合、半導体パッケージ基板１枚）に対しその加工区分内にローカルなアライメントマークを配設しておけば、ＸＹ方向に対して独立に寸法補正を行うことができる。すなわち１つのアライメントマークにおける誤差の比重が少なく、ローカルなエリア毎に補正するために図５のような角度ずれが起こることはない。
【００４２】
投影露光装置は図７の基本構成である。加工テーブル（１４）および転写マスクホルダ（１１）のどちらか一方もしくは両方が少なくともＸＹ方向のどちらか一方はオフセット可能であり、さらにマスクホルダ（１１）が角度補正の機構を有する。角度補正の機構は、加工対象の基板をステップアンドリピートで露光する場合において、加工テーブル全面の露光を完了する間に基板が回転に対して角度補正するものである。
【００４３】
またレーザ加工装置は、ＸＹ方向へのオフセット量の補正機能は備わっている。これはアライメントマークを認識した後、ＣＡＤデータ座標に関してＸＹ方向に指定した補正量に基づきオフセットし後、その位置でドリル加工することである。図３のようにバラツキの分布が加工基板全面に対して一様に偏っている場合に使用することが可能である。しかしながら図５のようにランドが角度ずれを起こしたパターンに対しては有効ではない。局所的にオフセット量により補正されても、基板全面に補正展開は不可能である。図５に示すように、加工エリア内を４×４に分割し、転写マスク設計寸法位置（５）を実線、露光後の歪み（４）を破線で表示されている。周辺部程、位置ひずみが発生している。すなわち、その歪みはθで、これを角度オフセット量とした。
【００４４】
そこでレーザ加工装置に角度オフセットが可能なようにＣＡＤ座標が変換できる機能を追加した。図６のようにＣＡＤ座標であるＡの孔座標を角度オフセット値のθラジアンまたはθ度として入力することで全孔座標に対してＢ座標に展開する方式をとった。三角関数を用いて演算を行うことで実現される。図６に示すように、ＣＡＤ座標上の孔形成位置Ａ（８）を補正後の孔形成位置Ｂ（９）に角度オフセット量補正する。その補正により、例えば、図５のθ度がより正常位置に補正される。またＣＡＤ座標の原点を基板面内の重心にし、原点を回転中心とした。また回転中心が原点でない場合でもＸＹ方向へのオフセットと併用し、基板面内のいずれに回転中心があっても対応可能となる。
【００４５】
図４のようにまったく角度ずれの起こさない回路パターンと図５のように角度ずれが起きたパターンとが連続的な生産ラインにランダムに発生する場合では、露光のみで対応しても結果的にビアホールの位置精度は向上しない。また一方で、図６のような角度ずれを補正した演算座標のみで対応した場合でもランダムに角度ずれが起きる場合にはビアホールの位置精度は向上しない。なぜならばどちらの場合でも、露光装置もしくはレーザ加工装置の絶対位置精度に補正を施しているだけである。
【００４６】
そこで露光での角度ずれの起こる頻度とずれ量の程度をあらかじめ統計的に調査しておく。その割合の一定量のオフセット値を露光装置において角度補正する。またそれ以外の角度オフセット量をレーザ加工装置により行う。互いの装置によって補正量を分け合うことにより、どちらか一方の装置依存による角度補正を行わない。言い換えれば補正量の比重をレーザ加工装置および露光装置により折半する。
【００４７】
角度ずれのオフセット量をどの程度の割合でレーザ加工装置と露光装置で分け合うかが課題になる。またあらかじめ調査する統計的な角度オフセット量の信頼性も高める必要がある。いずれにしろ角度オフセット量をレーザ加工装置もしくは露光装置の両装置を用いて補正することが重要である。
【００４８】
また角度オフセットの手法は上記になんら限定されるのもではない。
【００４９】
＜実施例１＞
宇部興産社製の両面銅箔付きフレキシブルテープ基板（銅／ポリイミド／銅→９／２５／９μｍの膜厚）を使用した。このテープ基板は幅長さ１０５ｍｍの長尺基板であり以降のすべての工程はロール工法により製造した。
【００５０】
アライメントマークとして金型によりφ３００μｍのスルホール（１７、１８）を図８のように形成した。
【００５１】
次にテープ基板に対し孔止め加工（ブラインドビア加工）を波長３５５ｎｍの紫外線レーザーを使用し、片側の銅箔面からφ５０μｍの加工径で行った。銅箔加工時には２０Ｊ／ｃｍ^２のエネルギー密度、ポリイミドの絶縁層加工時には２Ｊ／ｃｍ^２のエネルギー密度を有するレーザー光をバースト加工にて照射した。レーザ加工時は１００×１００ｍｍに位置するスルーホール（１７）をアライメントマークとした。同軸落射照明によるパターンマッチング処理後に加工した。パターンマッチングの度合い（スコア値）は約９８％であった。熱負荷のかかるプロセスが前工程にないために寸法補正はＸ方向（搬送方向）、Ｙ方向（幅方向）方向で１μｍ以下だった。
【００５２】
孔加工後に飛散銅（ドロス）を酸処理により除去し、その後過マンガン酸塩を主成分とする残渣処理および無電解銅めっきを行うことで孔内クリーニングと導電性銅皮膜を形成した。その後、電解銅めっきにより孔内を銅により全充填した。電解銅めっき浴の組成は硫酸銅２００ｇ／Ｌ、硫酸１００ｇ／Ｌ、塩酸５０ｇ／Ｌ、添加剤微少量、浴温２５℃であり電流密度２Ａ／ｄｍ^２において４０分間電解めっきをのビアホールを形成した。
【００５３】
電解銅めっきにより厚くなった配線層を酸処理により化学的に全面研磨し、配線層の膜厚を９μｍとした。
【００５４】
次にポジ型液状レジストをロールコータにて塗布後、熱風およびＩＲ乾燥炉にて９０℃、５分ポストベーク処理し、レジスト層を形成した。レジスト層の厚みは４μｍであった。
【００５５】
水銀ランプを光源とした投影露光装置により転写マスクを用いて、平行光にて上記レジスト層に露光処理を施した。この時のアライメントマークは図８のスルーホール（１８）を使用した。露光においても同軸落射照明にてパターンマッチング処理後に加工した。スコア値は約９０％であった。熱負荷のプロセス後であるために寸法変化はＸＹ方向で−９μｍ、−１０μｍと大きな違いはなかったが若干の寸法補正が行われ加工した。
【００５６】
レーザ加工、露光ともに加工テーブルに吸着させ片側のみの処理である。露光は表裏で処理を行ったが表裏での差異はなかった。以上の工程により、φ５０μｍのビアホールにより層間接続された２層配線の中心回路配線基板が完成した。２層配線板形成時には、φ１５０μｍ寸法のランド及びスルーホールの近傍にポジ型の円パターンを第２のアライメントマークとして形成した。図８に示す測定エリア（各エリアにつき５点測定）についてビアホールとランド重心の位置ずれを測定した。全ての測定エリアにおける位置ずれ量の平均値とバラツキを表１に整理する。
【００５７】
＜実施例２＞
実施例１の２層配線基板に対して熱硬化系の接着フィルム（幅長さ９０ｍｍ）を介在し、宇部興産社製の片面銅箔付きフレキシブルテープ基板（銅／ポリイミド→９／１３の膜厚）を１８０℃、３ｋｇ／ｃｍにてラミネータによって両配線面に仮圧着し、積層した。使用した接着フィルムはラミネート時に流動性を有し、配線上では５μｍ厚みとなる。初期膜厚は１５μｍである。得られた積層配線基板を１５０℃で１時間の加熱硬化を施した。硬化後にスルーホール間のピッチ（図８の１７−１７間および１８−１８間）を測定するとＸＹ方向でそれぞれ−６０μｍ、−１００μｍ程度収縮していた。熱硬化系接着フィルムの硬化による影響と考えられる。また実施例１の２層配線板形成時に、スルーホールの近傍にポジ型の円パターンを第２のアライメントマークとして形成した。アライメントマークの種類に関してスルーホールとの比較をするためである。
【００５８】
接着フィルムによって積層された基板に対してレーザ加工を実施例１同様に行った。スルーホールを用いた場合、パターンマッチングのスコア値は約８５％であった。また寸法補正はＸＹ方向でそれぞれ−約６０μｍ、約−１００μｍであった。硬化後のアライメントマークのピッチ間測定結果とほぼ一致している。
【００５９】
上記積層配線基板を実施例１同様にビアホール形成し、化学的に全面研磨することで導通のとれた配線層が形成される。また同様にレジストを塗布し、露光処理を行った。転写マスクはＸＹ方向での独立補正はできないので、あらかじめ前記測定結果に基づきＸＹ方向で−６０μｍ、−１００μｍの収縮補正したものっを使用し露光処理した。またスルーホール（１８）をアライメントマークとしたが、このスルーホールは２度にわたってめっきおよびエッチング工程を経ているため形状精度が低下していた。露光時のスコア値は７５〜８０％であった。ＸＹ方向の補正値はそれぞれ±２０μｍ、±３０μｍ程度ばらついてしまった。露光時に用いたスルーホールを詳細に分析すると搬送方向に楕円形に変形していた。全ての測定エリアにおけるビアホールとランド重心の位置ずれ量の平均値とバラツキを表１に整理する。
【００６０】
＜実施例３＞
また実施例１の２層配線基板を実施例２同様の工程を経て積層した。積層後のレーザ加工時に第２のアライメントマークであるポジ型の円パターン用いた。この時のパターンマッチングのスコア値は約９０％であり若干のバラツキはあるもののスルーホールよりも高いスコア値を示した。寸法補正はＸＹ方向で−約６０μｍ、約−１００μｍであった。その後実施例２と露光処理を行った。レーザ加工と同じく円パターンを用いた結果、スコア値は８０〜９０％であった。ＸＹ方向の補正量はそれぞれ±１０μ、±２０μｍとなり、スコア値が上がった分バラツキも若干押さえられていた。しかしながら導電性銅皮膜形成と電解銅めっき後の全面化学研磨により円パターンも形状精度が若干ではあるが安定していなかった。全ての測定エリアに置けるビアホールとランド重心の位置ずれを表１に整理する。
【００６１】
＜実施例４＞
実施例２および実施例３における露光エリアでのビアホールとランドの位置ずれの面内分布を詳細に調べると、ランドパターンが角度ずれを起こしていた。直線で並んでいるビアホールをＸＹ方向にそれぞれ直線近似し、転写マスク座標軸との対比から角度ずれを算出した。また回転中心はほぼ転写マスク中心（ＣＡＤ座標原点）であった。ずれていた角度は実施例２では平均的に約−１０度、実施例３では約−５度程度であった。
【００６２】
そこで積層配線基板でのレーザ加工時に−２．５度の角度オフセット値により座標を演算し、加工した。この時使用したアライメントマークは実施例３同様の円パターンであった。この時のパターンマッチングのスコア値は約９０％であった。レーザ加工、露光時ともに円パターンの認識がスルーホールに比べ高かいためにアライメントマークとして選択した。レーザ加工時の寸法補正はＸＹ方向で−約６０μｍ、約−１００μｍであった。
【００６３】
その後、実施例２〜３同様に積層配線基板に対して露光処理を行った。露光時のスコア値は８０〜９０％であった。アライメントマーク認識後に、レーザ加工時と同様に−２．５度の角度オフセット値をマスクホルダ機構により機械的に補正した。レーザ加工時の演算と合わせ、両者で−５．０度の角度オフセット補正を行った。またＸＹ方向の補正値はそれぞれ±１０μｍ、±２０μｍ程度実施例３と同様にばらついていた。全ての測定エリアにおけるビアホールとランド重心の位置ずれ量の平均値とバラツキを表１に整理する。
【００６４】
【表１】

【００６５】
ビアホールとランド間の位置精度（バラツキを示す３σに注目した）が最も良好な結果を示したのは実施例１の２層配線構造での加工であった。なぜならば熱負荷による基板の収縮がなく、さらにレーザ加工および露光時に寸法補正が少ないためである。一方、最も精度が低かったのは実施例２の加工であった。４層配線構造であるために複数回の熱負荷によるプロセスを経て、さらには熱硬化性接着フィルムの硬化による基板収縮が加工処理前にあったためである。レーザ加工および露光共にパターンマッチング時のスコア値が低く、寸法補正量が最も大きい。このためにレーザ加工と露光時の補正量の整合が取れていないと考えられる。実施例２と同様の製造プロセスを経て、アライメントマークをスルーホールから円パターンに代えた実施例３の場合には若干位置精度が改善された。アライメントマークの認識を示すスコア値が実施例２よりも高いことが要因であると考えられる。
【００６６】
実施例４ではレーザ加工および露光時にそれぞれ角度オフセット補正を行い加工処理した。その結果実施例１に近いの位置精度示すことができた。事前に求めた角度オフセット値の信頼性とレーザ加工および露光時の補正精度が重畳したことが、ビアホールおよびランド間の位置精度の著しい向上を導いたものと考えられる。
【００６７】
【発明の効果】
本発明によれば、多層回路配線板製造における層間接続のための孔形成および配線回路形成に関して、孔形成時の製造装置とフォトリソグラフィー時の露光装置の両者で相互に角度補正を行うことでビアホールおよびランド間の位置精度を向上することができ、ランド径の小径化に貢献できる。またランドが小径化することで、配線回路基板における高密度な配線設計において有効な手法である。
【図面の簡単な説明】
【図１】本発明の多層回路配線板の一実施例の説明図で、（ａ）は、中心回路基板の平面図であり、（ｂ）は、中心回路基板の側断面図であり、（ｃ）は、多層回路配線板の側断面図である。
【図２】本発明の多層回路配線板の一実施例の製造工程を説明する側断面図であり、（ａ）〜（ｄ）は、工程図である。
【図３】レーザ加工機の絶対精度を示す説明図である。
【図４】投影露光機での一括露光エリアにおける露光歪みを示す説明図である。
【図５】投影露光機での一括露光エリアにおける角度ずれを示す説明図である。
【図６】ＣＡＤ座標における角度オフセットの演算手法を示す説明図である。
【図７】本発明の投影露光機における装置概略を示す説明図である。
【図８】本発明の一実施例で、ビアホールおよびランド重心における位置ずれを検証するための測定箇所を示す説明図である。
【符号の説明】
１…レーザ加工装置におけるＸＹ座標軸
２…オフセット後のＸ’Ｙ’座標軸
３…孔形成位置
４…投影露光後のひずみ
５…投影露光された転写マスク設計寸法
６…形状精度の高いアライメントマーク位置
７…形状精度の低いアライメントマーク位置
８…ＣＡＤ座標における孔形成位置
９…角度補正後の孔形成位置
１０…転写マスク
１１…マスクフォルダ
１２…投影縮小レンズ▲１▼
１３…投影縮小レンズ▲２▼
１４…加工テーブル
１５…光源からの光路
１６…基板
１７…レーザ加工時のアライメントマーク（４点スルーホール）
１８…露光時のアライメントマーク（２点スルーホール）
１９…ポジ型円パターン
２０…測定エリア（３×３箇所）
２１…測定点（５点×９エリア）
２７…基準Ａマーク
２９…基準Ｂマーク
３０…中心回路配線基板
４０…回路配線パターンの配置エリア[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a multilayer circuit wiring board on which a semiconductor element is mounted and a method for manufacturing the same.
[0002]
[Prior art]
A build-up method in which a plurality of circuit wiring pattern layers are sequentially stacked is known (for example, see Patent Document 1). This method includes a wiring connection process of sequentially laminating an insulating layer and a conductor layer on a central circuit board, and electrically connecting the upper and lower wiring layers at positions between the upper and lower wirings through through holes formed in the central circuit board. After the application, the upper (outer) conductor layer is formed in the wiring circuit by a photoetching method. That is, a photoresist is applied on the conductor layer, an exposure and transfer mask is overlaid and exposed, and then an upper layer circuit wiring is formed by performing etching, a photoresist stripping process, and the like, thereby forming upper and lower circuit wiring patterns. Are electrically connected between the upper and lower wirings.
[0003]
The plurality of circuit wiring layers are connected at interlayer connection positions by conductive holes called via holes to form a multilayer wiring. Usually, after forming a hole for a via hole penetrating the inside of the insulating layer, the interlayer connection is made by filling the inside of the hole with a metal substance by, for example, a plating method or a screen printing method.
[0004]
In recent years, where a narrow pitch and high density of circuit wiring are required, the via hole is formed by irradiating a laser beam which is advantageous for forming a small hole. In particular, a carbon dioxide laser and an ultraviolet laser are promising. Further, since the hole formation by laser processing is a process for each single hole, the interlayer connection position is defined by a coordinate value on CAD. Throughput is improved by scanning a fixed area (for example, 30 × 30 mm) in the X and Y directions by an optical system called a galvanometer mirror. The scanning area is developed over the entire processing table by step and repeat in the certain area. Lens scanning and the like are included in the scanning processing by the optical system, and the absolute position accuracy with respect to the reference is about ± 20 μm.
[0005]
At the time of exposure for forming a circuit wiring, there are a contact type exposure and a projection type exposure. The contact type exposure is a method in which a contact exposure is performed with almost no gap between a transfer mask serving as an original plate of circuit wiring and an object to be exposed. On the other hand, in the projection exposure, an exposure area is developed over the entire surface of the substrate by step-and-repeat of a transfer mask of a certain exposure unit (for example, one circuit wiring in the case of multi-surface mounting). The gap between the transfer mask and the object to be exposed is, for example, about 1 m. Also in the exposure, deformation of the exposure area depending on the lens tolerance is recognized, and the absolute position accuracy with respect to the reference is about ± 5 to 15 μm.
[0006]
In laser processing, after confirming the position of a fiducial mark (alignment mark), it is possible to perform processing using an offset value only in the direction of the XY axis moving mechanism of the processing table with respect to the specified coordinate value on the CAD. it can.
[0007]
In the projection exposure, the offset in the XY directions can be similarly performed with the movement of the transfer mask holder or the processing table. In addition, an angle correction mechanism is provided. This is because, when a workpiece is exposed in a step-and-repeat manner, the workpiece rotates while completing the exposure of the entire processing table (for example, see Patent Documents 2 and 3). This is because if the workpiece rotates during exposure, the pattern image is unclearly transferred, or the pattern image is displaced, so that a highly accurate wiring circuit cannot be formed.
[0008]
On the other hand, in the design of a multilayer circuit wiring board, in consideration of the accuracy of the interlayer connection position and the accuracy of the circuit between the upper and lower wiring, the upper and lower conductor layers of the via hole and the through hole are called lands larger than the via hole diameter and the through hole diameter. Had a design. In a design that requires narrower pitch and higher density of circuit wiring, how to reduce the land diameter becomes an issue. However, if the diameter of the land is excessively reduced, the deviation of the processing position accuracy cannot be tolerated, and there is a problem that the processing hole is processed at a position off the land.
[0009]
Further, the manufacturing process of the multilayer circuit wiring board is complicated, and a circuit wiring pattern that undergoes a heat load, a pressure load, and various wet processes undergoes dimensional changes to a considerable extent. That is, at the time of laser processing, it is necessary to perform alignment of interlayer connection positions in consideration of dimensional changes.
[0010]
In laser processing, by increasing the number of alignment marks and incorporating a large amount of dimensional information of a workpiece, even a workpiece that is deformed in a rectangular shape can be corrected to some extent by following the deformation. Generally, by providing alignment marks at four corners of a desired processing area, more accurate dimensional information can be taken. However, in the exposure, since the projection image by the transfer mask is dimensionally corrected only in a similar shape, the dimension information can be taken in only at two central points of the processing area.
[0011]
In particular, when the alignment accuracy and the reading accuracy of the alignment mark at the two central points are low, accurate dimensional information cannot be obtained, and the resulting circuit wiring may have an angular deviation. . In an exposure process that relies on dimensional correction with similar shapes, reading alignment marks at two central points is the most efficient, but there is a problem that the accuracy depends on the shape of the marks.
[0012]
The X-direction correction value and the Y-direction correction value alone, which are the correction parameters, were insufficient to correct the positional deviation between the hole center and the via hole with respect to the hole called land. In particular, via hole formation by laser processing is different from collective via hole formation by photolithography, in that individual via hole holes are formed independently, so that the amount of positional deviation from a predetermined position is large. Further, in the exposure, it is not possible to completely wipe off the angle shift depending on the shape accuracy of the alignment mark. For the interlayer connection by forming a via hole, a hole forming apparatus and an exposure apparatus of laser processing are used, and attempts have been made to pursue each precision.
[0013]
[Patent Document 1]
[JP-A-4-148590]
[Patent Document 2]
[JP-A-6-97041]
[Patent Document 3]
[JP-A-10-83950]
[0014]
[Problems to be solved by the invention]
The present invention has been made in view of the above-mentioned conventional problems, and in a laser processing step and an exposure step for performing interlayer connection in a multilayer circuit wiring structure, mutual correction is performed by using both devices to improve the accuracy of interlayer connection position. The purpose is to:
[0015]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, in the invention according to claim 1, two or more circuit wiring patterns are alternately stacked on a central circuit wiring substrate on which a circuit pattern is formed via an insulating layer. In the board, each circuit wiring pattern layer on the central circuit wiring board is formed with a plurality of reference marks of at least one kind or more of a specific geometric shape, and the reference marks are located near a peripheral portion outside the circuit wiring pattern area. A multilayer circuit wiring board, which is formed and arranged, wherein each circuit wiring pattern layer is alternately and sequentially laminated in a circuit wiring pattern area of the central circuit wiring board via an insulating layer.
[0016]
According to a second aspect of the present invention, there is provided a method of manufacturing a multilayer circuit wiring board in which two or more circuit wiring patterns are alternately stacked on a central circuit wiring board on which a circuit pattern is formed via an insulating layer. When aligning the interlayer connection position and the alignment between the upper and lower wirings using the reference mark of a specific geometric shape, the exposure apparatus corrects the angle offset amount by using the reference A mark of the interlayer connection position as the reference position. 2. The method for manufacturing a multilayer circuit wiring board according to claim 1, wherein alignment between wirings is performed.
[0017]
According to a third aspect of the present invention, there is provided a method for manufacturing a multilayer circuit wiring board in which two or more circuit wiring patterns are alternately stacked on a central circuit wiring board having a circuit pattern formed thereon via an insulating layer. When the alignment of the interlayer connection position and the alignment of the upper and lower wirings are performed using the reference mark of the specific geometric shape, the hole forming apparatus uses the reference B mark of the lower layer circuit wiring pattern at the upper and lower wiring positions as a reference position. 2. The method for manufacturing a multilayer circuit board according to claim 1, wherein an angle offset amount is corrected to perform alignment of an interlayer connection position.
[0018]
According to a fourth aspect of the present invention, there is provided a method of manufacturing a multilayer circuit wiring board in which two or more circuit line patterns are alternately stacked on a central circuit wiring board having a circuit pattern formed thereon via an insulating layer. When performing alignment of interlayer connection position and alignment of upper and lower wiring using a reference mark of a specific geometric shape, at least one of the reference marks of the interlayer connection position or the lower layer circuit wiring pattern is used as a reference position. 2. The method according to claim 1, wherein the angle offset amount is corrected by a hole forming device and an exposure device.
[0019]
Further, in the invention according to claim 5, the reference A mark is a through hole, the method according to claim 2, wherein the reference A mark is a through hole.
[0020]
The invention according to claim 6 is the method for manufacturing a multilayer circuit wiring board according to claim 3, wherein the reference B mark is a circuit wiring pattern made of copper.
[0021]
The invention according to claim 7 is the method for manufacturing a multilayer circuit board according to claim 4, wherein the reference mark is at least one of a through hole and a circuit wiring pattern made of copper. .
[0022]
Further, in the invention according to claim 8, the reference mark is formed in a layer of the central circuit wiring board, wherein the reference mark is formed in a layer of the central circuit wiring board. It is a manufacturing method.
[0023]
The invention according to claim 9 is characterized in that the reference mark is formed in an initial step of a method for manufacturing a multilayer wiring board, and alignment is performed as a reference position in all subsequent steps. 9. A method for manufacturing a multilayer wiring board according to any one of the above items 8.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail. In a multilayer circuit wiring structure, the accuracy of the interlayer connection position is very important, and the accuracy also affects the circuit design. When a hole for a via hole for interlayer connection is formed, a land exists, but if the positional accuracy is low, the land area needs to be increased. However, since the dimensions of semiconductor package substrates and printed circuit boards tend to be short, thin, and small, the board area is limited. In addition, the number of input / output terminals has increased due to the improvement in the performance of semiconductors. As a result, the number of wiring layers in a semiconductor package substrate and a multilayer circuit wiring substrate has increased.
[0025]
When designing a circuit, it is important how many wires can be arranged between lands, and as a result, the number of layers is also determined. That is, ideally, it is necessary to minimize the land area and to arrange a number of wires between the lands. This is because an increase in the number of layers in a multilayer circuit wiring may cause a decrease in yield, and further lowers production throughput.
[0026]
The positional accuracy of the hole on the land is uniquely dependent on the hole forming process and the photolithography process by exposure. This is because other wet and dry processes are full-surface treatments. A lower land is formed by photolithography, a hole is formed after laminating the wiring layer, and a via hole is completed. Thereafter, the laminated upper layer circuit wiring is formed again by photolithography. In forming a via hole, a laser drilling process capable of piercing with a small diameter is performed, so that carbon dioxide gas lasers and ultraviolet lasers have emerged at present. Also, a mechanical drill such as an NC drill can form a hole, but the hole formation is not limited to the above.
[0027]
Since both the laser drilling and the exposure are single-sided processes, even when a multilayer circuit wiring board is formed by sequentially laminating a central circuit wiring board, the processing must be performed on each side. A thermal load is applied to the substrate at the time of photolithography, and a thermal load is applied at the time of forming a via hole. Also, in the laminating step, a considerable heat load is applied to the substrate, causing a dimensional change. That is, even when the same reference mark is used as the alignment mark in both the laser processing and the exposure, the dimensional change of the substrate is different due to the difference in the thermal history, and the dimensional correction in each process is different. In addition, when the same alignment mark undergoes a manufacturing process (for example, etching, plating, laminating, or the like), a difference in recognition by an optical method may occur.
[0028]
In addition, both the laser processing apparatus and the exposure apparatus have absolute mechanical accuracy. Attempts are currently being made to increase the absolute accuracy on the device, but each has its own mechanical absolute accuracy. And, the accuracy of the superimposition of these is reflected on the production board at the production site.
[0029]
1A and 1B are explanatory views of one embodiment of a multilayer circuit wiring board according to the present invention. FIG. 1A is a plan view of a central circuit wiring board, and FIG. 1B is a side sectional view of the central circuit wiring board. (C) is a side sectional view of the multilayer circuit wiring board.
[0030]
As shown in FIG. 1A, six reference A marks (27) are arranged on the center circuit wiring board (30) at the top and bottom of the drawing. The reference A mark (27) is formed by a through hole penetrating the substrate. In the vicinity of the reference A mark (27) at the four corners, a copper pattern having a specific geometric shape is formed when a circuit wiring pattern is formed, and four copper patterns are arranged as reference B marks (28). The reference A mark (27) at the top and bottom at the center of the drawing is used as a reference point at the time of exposure, and the top and bottom at the left and right are used as alignment marks at the time of laser processing. Next, the arrangement area (40) of the circuit wiring pattern was limited to the central portion of the inner substrate from the arrangement position of the reference A and B marks (27, 28). The processing of the front and back surfaces of the substrate is the same, and the following description will be made only on the substrate for simplification, and the back surface will be omitted. Next, FIG. 1B is a cross-sectional view of the 0-0 plane. The reference A mark (27) is provided on the left and right outermost circumferences of the center circuit wiring board (30), and the reference B mark is provided near each inside thereof. A mark (28) is formed. A first-layer circuit wiring layer is formed in the pattern arrangement area (40) on the inner side. The formation of the first circuit wiring layer uses a reference A mark (27) as a reference point for laser processing and pattern exposure.
[0031]
Next, the formation of the second circuit wiring layer on the central circuit wiring board (30) shown in FIG. 1C is performed by using a reference A mark (27) or a reference B mark as a reference point for laser processing and pattern exposure. Use (28). In the pattern arrangement area (40), a second circuit wiring layer is formed. The second circuit wiring layer may be appropriately selected from a method of forming the reference B mark (28) (see the right side of the figure) and a method of not forming the reference B mark (see the left side of the figure).
[0032]
2A to 2D are side sectional views illustrating one embodiment of the production of a multilayer circuit wiring board according to the present invention, and FIGS.
[0033]
First, in FIG. 2A, an alignment mark (17) for laser processing and an alignment mark (18) for exposure (not shown) are formed on the left and right sides of the substrate.
[0034]
In FIG. 2B, via-hole holes are formed based on the alignment mark (17) during laser processing. After a pretreatment for pattern formation such as a plating treatment, a normal photoprocess is performed. A circuit wiring pattern and a positive circular pattern (19) are formed based on the alignment mark (17) in the exposure step. That is, the central circuit wiring board (30) is completed.
[0035]
FIG. 2C shows the alignment mark (17) of the reference point and the positive circular pattern (19) of the reference point at both ends of the substrate (30), and the circuit wiring to be connected to the center area of the substrate through via holes. Is formed.
[0036]
In FIG. 2D, an upper layer circuit wiring pattern (second layer) is formed on the substrate (30). In forming the second circuit wiring pattern layer, an alignment mark (17) formed on the substrate (30) and a positive circular pattern (19) of the reference point are used as reference points. Further, at the time of laser processing and pattern exposure, a hole and a pattern are formed by correcting an angle offset amount and a dimension offset amount calculated in advance. Hereinafter, (b) to (d) are repeatedly processed to form a multilayer.
[0037]
Variations in accuracy derived from optical tolerances in laser processing generally have a constant distribution as shown in FIG. For example, even if laser processing is performed on the center coordinates (XY) (1) of the lands disposed on the entire surface of the substrate, it is difficult to catch the hole forming position (3) at the center of all the lands. However, the distribution of the variation is about ± 20 μm, and the offset amount is corrected by using the average value of the variation (the center point of the variation) as the coordinate origin of the coordinates (X′−Y ′) (2), thereby correcting the offset amount. The distribution of variation is narrowed, and an improvement in the positional accuracy can be expected. As shown in FIG. 3, processing is performed at a position where the center of variation has moved by Δx in the X-axis direction and Δy in the Y-axis direction. That is, such correction by parallel movement is referred to as offset amount correction, and the correction amounts are Δx and Δy.
[0038]
On the other hand, as shown in FIG. 4, the optical tolerance at the time of exposure is unique, and the position accuracy of the transfer mask itself is reflected near the center of the projection lens, but the position accuracy decreases as the distance from the vicinity of the center increases. That is, by narrowing the projection range, it is possible to use only the center of the lens at the time of exposure and improve the accuracy. In other words, the position accuracy has a variation of about ± 5 to 15 μm from the design value depending on the projection range of the lens.
[0039]
Although the above is an example, it is general that the absolute position accuracy in laser processing and the position accuracy in exposure are essentially different. In other words, dimensional correction relying on either the laser processing device or the exposure device does not lead to a dramatic improvement in positional accuracy.
[0040]
In particular, in the exposure step, a dimensional change of the substrate is dealt with only by changing the magnification mechanically as a dimensional correction after the recognition of the alignment mark. Therefore, if the degree of dimensional change differs in the XY directions of the substrate, the dimensional correction amount must be reflected in the transfer mask in advance. This is because only the similar shape of the transfer mask is reflected, so that the dimensional correction cannot be performed independently in the X and Y directions. In recognizing the alignment mark, the information of the dimensional change of the substrate is taken in only by confirming the two center points (for example, disposed at the top and bottom). In such a case, the specific gravity of the recognition accuracy of the alignment mark becomes high, and if the recognition accuracy of either one is reduced, there is a possibility that an angular shift as shown in FIG. 5 may occur.
[0041]
Although the laser has a variation of about ± 20 μm due to optical factors, the position information of the global four corners is recognized from the alignment marks with respect to the entire processing substrate, and a processing area which is a small area (for example, in the case of multiple mounting, If a local alignment mark is provided in the processing section for one semiconductor package substrate (one semiconductor package substrate), dimension correction can be performed independently in the XY directions. That is, the specific gravity of the error in one alignment mark is small, and an angle shift as shown in FIG. 5 does not occur because correction is performed for each local area.
[0042]
The projection exposure apparatus has the basic configuration shown in FIG. Either one or both of the processing table (14) and the transfer mask holder (11) can be offset in at least one of the XY directions, and the mask holder (11) has a mechanism for angle correction. The angle correction mechanism corrects the angle of the substrate with respect to the rotation while the exposure of the entire processing table is completed when the processing target substrate is exposed in a step-and-repeat manner.
[0043]
Further, the laser processing apparatus has a function of correcting an offset amount in the XY directions. This means that, after recognizing the alignment mark, offsetting the CAD data coordinates based on the correction amount designated in the X and Y directions, and then performing drilling at that position. It can be used when the variation distribution is evenly distributed over the entire processing substrate as shown in FIG. However, it is not effective for a pattern in which the lands have an angle deviation as shown in FIG. Even if the correction is locally made by the offset amount, the correction and development cannot be performed on the entire surface of the substrate. As shown in FIG. 5, the inside of the processing area is divided into 4 × 4, and the transfer mask design dimension position (5) is indicated by a solid line, and the distortion after exposure (4) is indicated by a broken line. Positional distortion occurs near the periphery. That is, the distortion is θ, which is defined as the angle offset amount.
[0044]
Therefore, a function capable of converting CAD coordinates so that an angle offset can be performed has been added to the laser processing apparatus. As shown in FIG. 6, a method is adopted in which the hole coordinates of CAD, which is the CAD coordinates, are input as θ radians or θ degrees of the angle offset value to develop the coordinates of all holes into B coordinates. This is realized by performing an operation using a trigonometric function. As shown in FIG. 6, the hole offset position A (8) on the CAD coordinates is corrected to the corrected hole offset position B (9) by an angle offset amount. By this correction, for example, the angle θ in FIG. 5 is corrected to a more normal position. The origin of the CAD coordinates was set as the center of gravity in the substrate plane, and the origin was set as the rotation center. Even when the center of rotation is not the origin, it can be used in conjunction with the offset in the X and Y directions, no matter where the center of rotation is in the substrate plane.
[0045]
In the case where a circuit pattern having no angle shift as shown in FIG. 4 and a pattern having an angle shift as shown in FIG. The position accuracy of the via hole does not improve. On the other hand, even in the case where only the calculated coordinates corrected for the angle shift as shown in FIG. 6 are used, if the angle shift occurs randomly, the positional accuracy of the via hole is not improved. This is because, in either case, the absolute position accuracy of the exposure apparatus or the laser processing apparatus is simply corrected.
[0046]
Therefore, the frequency of occurrence of the angle shift in the exposure and the degree of the shift amount are statistically investigated in advance. A certain amount of offset value of the ratio is angle-corrected in the exposure apparatus. The other angle offset amount is performed by the laser processing device. By sharing the correction amount with each other, the angle correction depending on one of the devices is not performed. In other words, the specific gravity of the correction amount is split by the laser processing device and the exposure device.
[0047]
The issue is how much the offset amount of the angle shift is shared between the laser processing apparatus and the exposure apparatus. It is also necessary to increase the reliability of the statistical angle offset amount to be investigated in advance. In any case, it is important to correct the angle offset amount using both a laser processing apparatus and an exposure apparatus.
[0048]
Further, the method of the angle offset is not limited to the above.
[0049]
<Example 1>
A flexible tape substrate (copper / polyimide / copper → 9/25/9 μm film thickness) with a double-sided copper foil manufactured by Ube Industries, Ltd. was used. This tape substrate was a long substrate having a width of 105 mm, and all the subsequent steps were manufactured by a roll method.
[0050]
Through holes (17, 18) having a diameter of 300 μm were formed as alignment marks using a mold as shown in FIG.
[0051]
Next, a hole blocking process (blind via processing) was performed on the tape substrate using an ultraviolet laser having a wavelength of 355 nm and a processing diameter of φ50 μm from the copper foil surface on one side. 20J / cm when processing copper foil ² Energy density, 2 J / cm when processing polyimide insulation layer ² A laser beam having an energy density of? At the time of laser processing, a through hole (17) located at 100 × 100 mm was used as an alignment mark. Processing was performed after pattern matching processing by coaxial epi-illumination. The degree of pattern matching (score value) was about 98%. The dimension correction was 1 μm or less in the X direction (transport direction) and the Y direction (width direction) because there was no process in which a heat load was applied in the previous step.
[0052]
After drilling, the scattered copper (dross) was removed by an acid treatment, and then a residue treatment containing permanganate as a main component and electroless copper plating were performed to form cleaning in the hole and a conductive copper film. Thereafter, the inside of the hole was completely filled with copper by electrolytic copper plating. The composition of the electrolytic copper plating bath was 200 g / L of copper sulfate, 100 g / L of sulfuric acid, 50 g / L of hydrochloric acid, a small amount of additives, the bath temperature was 25 ° C., and the current density was 2 A / dm. ² For 40 minutes, a via hole was formed by electrolytic plating.
[0053]
The wiring layer thickened by the electrolytic copper plating was chemically polished over the entire surface by an acid treatment, so that the film thickness of the wiring layer was 9 μm.
[0054]
Next, a positive type liquid resist was applied by a roll coater, and post-baked at 90 ° C. for 5 minutes in a hot air and IR drying furnace to form a resist layer. The thickness of the resist layer was 4 μm.
[0055]
The resist layer was exposed to parallel light using a transfer mask by a projection exposure apparatus using a mercury lamp as a light source. At this time, the through holes (18) in FIG. 8 were used as the alignment marks. In the exposure, processing was performed after pattern matching by coaxial epi-illumination. The score value was about 90%. Since the dimensional change was -9 μm and -10 μm in the XY directions, there was no significant difference due to the post-processing of the heat load, but processing was performed with slight dimensional correction.
[0056]
Both the laser processing and the exposure are performed on only one side by adsorbing to the processing table. Exposure was performed on the front and back, but there was no difference between the front and back. Through the above steps, a two-layer wiring center circuit wiring board connected between layers by a via hole of φ50 μm was completed. At the time of forming the two-layer wiring board, a positive circular pattern was formed as a second alignment mark in the vicinity of the land and the through hole having a diameter of 150 μm. The displacement between the via hole and the center of gravity of the land was measured for the measurement areas (5 points measured for each area) shown in FIG. Table 1 summarizes the average value and the variation of the displacement amount in all the measurement areas.
[0057]
<Example 2>
A thermosetting adhesive film (width 90 mm) is interposed between the two-layer wiring board of Example 1 and a flexible tape substrate with a single-sided copper foil manufactured by Ube Industries (copper / polyimide → 9/13 film thickness) ) Was temporarily pressed on both wiring surfaces by a laminator at 180 ° C. and 3 kg / cm, and laminated. The adhesive film used has fluidity during lamination and has a thickness of 5 μm on the wiring. The initial film thickness is 15 μm. The obtained laminated wiring board was subjected to heat curing at 150 ° C. for 1 hour. When the pitch between the through holes (between 17-17 and 18-18 in FIG. 8) was measured after curing, the shrinkage was about -60 μm and -100 μm in the XY directions, respectively. It is considered that the effect is due to the curing of the thermosetting adhesive film. In forming the two-layer wiring board of Example 1, a positive circular pattern was formed as a second alignment mark near the through hole. This is for comparing the type of the alignment mark with the through hole.
[0058]
Laser processing was performed on the substrate laminated with the adhesive film in the same manner as in Example 1. When a through hole was used, the score value of the pattern matching was about 85%. The dimensional correction was -about 60 .mu.m and about -100 .mu.m in the X and Y directions, respectively. It is almost the same as the pitch-to-pitch measurement result of the alignment mark after curing.
[0059]
Via holes are formed in the laminated wiring board in the same manner as in Example 1, and the entire surface is chemically polished to form a conductive wiring layer. Similarly, a resist was applied and exposed. Since the transfer mask cannot be independently corrected in the X and Y directions, exposure processing was performed using a shrink correction of −60 μm and −100 μm in the X and Y directions based on the above measurement results in advance. The through-hole (18) was used as an alignment mark, but the through-hole had undergone the plating and etching steps twice, so that the shape accuracy was reduced. The score value at the time of exposure was 75 to 80%. The correction values in the X and Y directions varied about ± 20 μm and ± 30 μm, respectively. A detailed analysis of the through-hole used during exposure revealed that the through-hole was deformed into an elliptical shape in the transport direction. Table 1 summarizes the average value and the variation of the positional deviation amount between the via hole and the land center of gravity in all the measurement areas.
[0060]
<Example 3>
Further, the two-layer wiring board of Example 1 was laminated through the same steps as in Example 2. At the time of laser processing after lamination, a positive circular pattern as a second alignment mark was used. At this time, the score value of the pattern matching was about 90%, and the score value was higher than that of the through hole although there was some variation. The dimensional correction was -about 60 [mu] m and about -100 [mu] m in the XY directions. Thereafter, exposure processing was performed as in Example 2. As a result of using a circular pattern as in the laser processing, the score value was 80 to 90%. The correction amounts in the X and Y directions were ± 10 μm and ± 20 μm, respectively, and the variation was slightly suppressed as the score value increased. However, the shape accuracy of the circular pattern was not stable, though slightly, due to the formation of the conductive copper film and the chemical polishing of the entire surface after the electrolytic copper plating. Table 1 summarizes the positional deviation between the via hole and the land center of gravity in all the measurement areas.
[0061]
<Example 4>
When the in-plane distribution of the positional deviation between the via hole and the land in the exposure area in Example 2 and Example 3 was examined in detail, the land pattern had an angular deviation. The via holes arranged in a straight line were linearly approximated in the X and Y directions, and the angle deviation was calculated from the comparison with the transfer mask coordinate axes. The center of rotation was almost the center of the transfer mask (CAD coordinate origin). The shifted angle was about -10 degrees on average in Example 2, and about -5 degrees in Example 3.
[0062]
Therefore, when laser processing was performed on the laminated wiring board, coordinates were calculated based on an angle offset value of -2.5 degrees, and processing was performed. The alignment marks used at this time had the same circular pattern as in Example 3. The score value of the pattern matching at this time was about 90%. Since the recognition of the circular pattern was higher in both laser processing and exposure than in through holes, it was selected as an alignment mark. The dimension correction at the time of laser processing was −about 60 μm and about −100 μm in the XY directions.
[0063]
Then, exposure processing was performed on the laminated wiring board in the same manner as in Examples 2 and 3. The score value at the time of exposure was 80 to 90%. After the recognition of the alignment mark, the angle offset value of -2.5 degrees was mechanically corrected by the mask holder mechanism in the same manner as in the laser processing. Together with the calculation at the time of the laser processing, an angle offset correction of -5.0 degrees was performed in both cases. Further, the correction values in the X and Y directions varied about ± 10 μm and ± 20 μm, respectively, as in Example 3. Table 1 summarizes the average value and the variation of the positional deviation amount between the via hole and the land center of gravity in all the measurement areas.
[0064]
[Table 1]

[0065]
The processing with the two-layer wiring structure of Example 1 showed the best result in the positional accuracy between the via hole and the land (focusing on 3σ indicating the variation). This is because there is no shrinkage of the substrate due to heat load, and there is little dimensional correction during laser processing and exposure. On the other hand, the processing with the lowest accuracy was the processing in Example 2. This is because, due to the four-layer wiring structure, the substrate contracted due to a plurality of processes under heat load, and further the substrate was shrunk due to the curing of the thermosetting adhesive film before the processing. The score value at the time of pattern matching is low for both laser processing and exposure, and the dimension correction amount is the largest. For this reason, it is considered that the laser processing and the correction amount at the time of exposure do not match. In the case of Example 3 in which the alignment mark was changed from a through hole to a circular pattern through the same manufacturing process as Example 2, the positional accuracy was slightly improved. It is considered that the factor is that the score value indicating the recognition of the alignment mark is higher than that in the second embodiment.
[0066]
In the fourth embodiment, the angle offset correction is performed at the time of laser processing and exposure, respectively, and processing is performed. As a result, a position accuracy close to that of Example 1 could be shown. It is considered that the superimposition of the reliability of the angle offset value obtained in advance and the correction accuracy at the time of laser processing and exposure led to a remarkable improvement in the positional accuracy between the via hole and the land.
[0067]
【The invention's effect】
According to the present invention, with respect to the formation of holes for interlayer connection and the formation of a wiring circuit in the manufacture of a multilayer circuit wiring board, the via hole is formed by mutually correcting the angles in both the manufacturing apparatus for forming holes and the exposure apparatus for photolithography. In addition, the positional accuracy between the lands can be improved, and the land diameter can be reduced. Also, the reduction in the diameter of the land is an effective method for designing high-density wiring on a printed circuit board.
[Brief description of the drawings]
FIG. 1 is an explanatory view of an embodiment of a multilayer circuit wiring board of the present invention, wherein (a) is a plan view of a central circuit board, (b) is a side sectional view of the central circuit board, (c) is a side sectional view of the multilayer circuit wiring board.
FIGS. 2A to 2D are side sectional views for explaining a manufacturing process of an embodiment of the multilayer circuit wiring board of the present invention, and FIGS.
FIG. 3 is an explanatory diagram showing the absolute accuracy of the laser beam machine.
FIG. 4 is an explanatory diagram showing exposure distortion in a collective exposure area in a projection exposure machine.
FIG. 5 is an explanatory diagram showing an angle shift in a collective exposure area in a projection exposure machine.
FIG. 6 is an explanatory diagram showing a method of calculating an angle offset in CAD coordinates.
FIG. 7 is an explanatory view schematically showing an apparatus in the projection exposure apparatus of the present invention.
FIG. 8 is an explanatory diagram showing measurement points for verifying a positional shift in a via hole and a land center of gravity in one embodiment of the present invention.
[Explanation of symbols]
1. XY coordinate axes in laser processing equipment
2: X'Y 'coordinate axis after offset
3 ... Hole formation position
4: Distortion after projection exposure
5: Design dimensions of the transfer mask projected and exposed
6 ... Alignment mark position with high shape accuracy
7 ... Position of alignment mark with low shape accuracy
8: Hole formation position in CAD coordinates
9: Hole formation position after angle correction
10. Transfer mask
11 ... Mask folder
12 Projection reduction lens (1)
13 Projection reduction lens (2)
14. Processing table
15 Optical path from light source
16 ... substrate
17: Alignment mark during laser processing (4 points through hole)
18 ... Alignment mark at the time of exposure (two through holes)
19 ... Positive circular pattern
20… Measurement area (3 × 3 places)
21: Measurement points (5 points x 9 areas)
27… Standard A mark
29… Standard B mark
30 ... Central circuit wiring board
40: Arrangement area of circuit wiring pattern

Claims

In a multilayer circuit wiring board in which two or more circuit wiring patterns are alternately laminated via an insulating layer on a central circuit wiring board on which a circuit pattern is formed, each circuit wiring pattern layer on the central circuit wiring board is A plurality of reference marks of at least one or more specific geometric shapes are formed, and the reference marks are formed and arranged near a peripheral portion outside the circuit wiring pattern area; Wherein each circuit wiring pattern layer is alternately and sequentially laminated via an insulating layer.

In a method of manufacturing a multilayer circuit wiring board in which two or more circuit wiring patterns are alternately stacked on a central circuit wiring board on which a circuit pattern is formed via an insulating layer, a reference mark of a specific geometric shape is formed. When the alignment of the interlayer connection position and the alignment of the upper and lower wirings are performed using the reference mark A of the interlayer connection position as a reference position, the exposure apparatus corrects the angle offset amount and performs the alignment of the upper and lower wiring positions. The method for manufacturing a multilayer circuit wiring board according to claim 1, wherein

In a method of manufacturing a multilayer circuit wiring board in which two or more circuit wiring patterns are alternately stacked on a central circuit wiring board on which a circuit pattern is formed via an insulating layer, a reference mark of a specific geometric shape is formed. When aligning the interlayer connection position and the alignment between the upper and lower wirings using the reference B mark of the lower layer circuit wiring pattern at the upper and lower wiring positions, the hole offsetting device corrects the angular offset amount using the reference B mark of the lower circuit wiring pattern as the reference position. 2. The method according to claim 1, wherein the alignment is performed.

In a method for manufacturing a multilayer circuit wiring board in which two or more circuit line patterns are alternately stacked on a central circuit wiring board on which a circuit pattern is formed via an insulating layer, a reference mark having a specific geometric shape is formed. When the alignment of the interlayer connection position and the alignment of the upper and lower wirings are performed using the reference mark of at least one of the interlayer connection position and the lower layer circuit wiring pattern, the angle offset amount is determined by using a hole forming apparatus and an exposure apparatus. 2. The method for manufacturing a multilayer circuit wiring board according to claim 1, wherein the correction is performed by:

3. The method according to claim 2, wherein the reference A mark is a through hole.

4. The method according to claim 3, wherein the reference B mark is a circuit wiring pattern made of copper.

The method according to claim 4, wherein the reference mark is at least one of a through hole and a circuit wiring pattern made of copper.

The method according to any one of claims 2 to 7, wherein the reference mark is formed in a layer of the central circuit wiring board.

9. The multilayer wiring according to claim 2, wherein the reference mark is formed in an initial step of the method for manufacturing a multilayer wiring board, and alignment is performed as a reference position in all of the subsequent steps. 10. Plate manufacturing method.