JP2004296790A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004296790A
JP2004296790A JP2003087344A JP2003087344A JP2004296790A JP 2004296790 A JP2004296790 A JP 2004296790A JP 2003087344 A JP2003087344 A JP 2003087344A JP 2003087344 A JP2003087344 A JP 2003087344A JP 2004296790 A JP2004296790 A JP 2004296790A
Authority
JP
Japan
Prior art keywords
circuit board
base
coaxial connector
semiconductor element
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003087344A
Other languages
English (en)
Inventor
Hiroshi Shibayama
博司 柴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003087344A priority Critical patent/JP2004296790A/ja
Publication of JP2004296790A publication Critical patent/JP2004296790A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

【課題】高周波信号の伝送効率に優れた半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】半導体素子収納用パッケージは、上面に半導体素子5を搭載した回路基板6が直方体状の導電性基台11を介して載置される載置部1aを有する基体1と、基体1の上面の外周部に載置部1aを囲繞するように取着され、側部に断面が円形状の貫通孔2aが形成された枠体2と、貫通孔2aに嵌着された、円筒状の外周導体3aおよびこの外周導体3aの中心軸に設置された中心導体3bならびにそれらの間に介在させた絶縁体3cから成る同軸コネクタ3とを具備しており、導電性基台11は、同軸コネクタ3側の側面が下面との間で面取りされているとともに側部の内面に接している。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を収容するための半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来より、半導体素子、特に高周波で作動する半導体素子を収容するための半導体素子収納用パッケージ(以下、単にパッケージともいう)には、内部の半導体素子と外部の同軸ケーブルとを電気的に接続するための同軸コネクタが設けられている。この同軸コネクタが設けられたパッケージを図2,図3に示す。これらの図において、21は基体、22は枠体、23は同軸コネクタである。基体21は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や銅(Cu)−タングステン(W)合金等の金属から成る四角形状の板体である。
【0003】
基体21の上面中央部には、半導体素子25を載置するための載置部21aが形成されている。載置部21aには、半導体素子25が、例えば上面に線路導体26aを有するアルミナ(Al)質セラミックスから成る回路基板26等に実装されその電極が線路導体26aにボンディングワイヤ27を介して電気的に接続された状態で載置固定される。
【0004】
また、基体21の上面の外周部には載置部21aを囲繞するように枠体22が取着されており、枠体22は基体21とともに半導体素子25を収容する空所を形成する。
【0005】
枠体22は、基体21と同様にFe−Ni−Co合金やCu−W合金等の金属から成り、基体21と一体成形されることによって、または基体21に銀(Ag)ロウ,Ag−Cuロウ等のロウ材を介してロウ付けされたり、シーム溶接法等の溶接法により溶接されることによって、基体21の上面の外周部に取着される。この枠体22は、側部に同軸コネクタ23が嵌着される貫通孔22aが形成されており、貫通孔22aに同軸コネクタ23が嵌入されるとともに、同軸コネクタ23の外周面と貫通孔22aの内周面とが金(Au)−錫(Sn)半田,鉛(Pb)−Sn半田等の半田から成る封着材28を介して接合固定されている。
【0006】
さらに、枠体22に形成された貫通孔22aは、図3に示すように、その直径が外面に向けて全周にわたり段状に広がった段差から成る封着材挿入部22bを有している。これにより、貫通孔22aに同軸コネクタ23を挿入し封着材28で封着した際に、封着材挿入部22bにおいて封着材28のメニスカスが形成され、貫通孔22aに同軸コネクタ23が強固かつ気密性よく封着される。
【0007】
貫通孔22aに嵌着される同軸コネクタ23は、パッケージ内部に収容する半導体素子25を外部電気回路に接続させるための同軸ケーブルに電気的に接続されるものである。そして、同軸コネクタ23は、Fe−Ni−Co合金等の金属から成る円筒状の外周導体23aの中心軸に、Fe−Ni−Co合金等の金属から成る中心導体23bを絶縁体23cを介して固定したものであり、外周導体23aが貫通孔22aに封着材28を介して封着されるとともに、中心導体23bが回路基板26の線路導体26aにAu−Sn半田,Pb−Sn半田等の接合材を介して電気的に接続されている。
【0008】
そして、基体21の載置部21aに、半導体素子25がその電極を線路導体26に電気的に接続した状態で実装された回路基板26を載置し、しかる後、線路導体26aと同軸コネクタ23の中心導体23bとを半田を介して接続し、最後に枠体22の上面にFe−Ni−Co合金等の金属から成る蓋体24を半田付けやシームウエルド法により接合することにより、製品としての半導体装置となる。さらに、同軸コネクタ23に同軸ケーブルを電気的に接続することにより、パッケージ内部に収容された半導体素子25が外部電気回路に電気的に接続されることとなる(例えば、下記の特許文献1参照)。
【0009】
【特許文献1】
特開平9−64219号公報
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージにおいては、線路導体26aを伝送する高周波信号が高周波帯域のものになるにつれ、高周波信号の伝送特性を良好にするために回路基板26を薄くする必要性が生じてきた。回路基板26を薄型化すると、基体21と回路基板26とのロウ付け時に、基体21と回路基板26との熱膨張差による応力が発生し、回路基板26にクラック等の破損が生じるという問題点があった。またパッケージを外部電気回路基板にネジ止め等によって固定する際に基体21に外力が加わると、基体21に応力が発生し、その応力が回路基板26にも加わって回路基板26にクラック等の破損を生じるという問題点があった。このように、回路基板26にクラック等の破損が生じると、線路導体26aが断線して高周波信号が伝送できなくなるという問題点があった。
【0011】
また、上記従来のパッケージにおいては、基体21と枠体22とを接合するためのロウ材が基体21と枠体22との接合部周囲に溜まってしまう等の理由で回路基板26を枠体22の内面に完全に当接させるのが困難であった。そして、図2に示すように線路導体26aと同軸コネクタ23の中心導体23bとの接続部において枠体22の内面と回路基板26の側面との間に隙間が生じていた。この隙間の上側では中心導体23bはインピーダンス整合されていない線路であり、中心導体23bを伝送する高周波信号に反射等の伝送損失が発生し、高周波信号が高周波帯域のものになるにつれ伝送損失が顕著になるという問題点があった。
【0012】
従って、本発明は上記問題点に鑑み完成されたものであり、その目的は、高周波信号の伝送効率に優れた半導体素子収納用パッケージを提供することである。
【0013】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子を搭載した回路基板が直方体状の導電性基台を介して載置される載置部を有する基体と、該基体の上面の外周部に前記載置部を囲繞するように取着され、側部に断面が円形状の貫通孔が形成された枠体と、前記貫通孔に嵌着された、円筒状の外周導体および該外周導体の中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、前記導電性基台は、前記同軸コネクタ側の側面が下面との間で面取りされているとともに前記側部の内面に接していることを特徴とする。
【0014】
本発明の半導体素子収納用パッケージは、上面に半導体素子を搭載した回路基板が直方体状の導電性基台を介して載置される載置部を有する基体と、この基体の上面の外周部に載置部を囲繞するように取着され、側部に断面が円形状の貫通孔が形成された枠体と、貫通孔に嵌着された、円筒状の外周導体およびこの外周導体の中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、導電性基台は、同軸コネクタ側の側面が下面との間で面取りされているとともに枠体の側部の内面に接していることから、線路導体を伝送する高周波信号が高周波帯域のものになって、高周波信号の伝送特性を良好にするために回路基板を薄くしても、基体と回路基板とを導電性基台を介してロウ付けするため、回路基板が導電性基台によって補強され、回路基板にクラック等の破損が生じるのを有効に抑制することができる。
【0015】
また、半導体素子収納用パッケージを外部電気回路基板にネジ止め等によって固定する際に基体に外力が加わって応力が発生しても、基体から伝わる応力を導電性基台が有効に吸収することにより回路基板にその応力が直接加わることがなくなって回路基板にクラック等の破損を生じるのを有効に抑制することができる。その結果、回路基板の上面の線路導体に高周波信号を長期にわたって常に正常かつ安定に伝送させることができる。
【0016】
さらに、導電性基台の同軸コネクタ側の側面が下面との間で面取りされているとともに枠体の側部の内面に接しているため、枠体の内面と基体の上面との間にロウ材のメニスカスのようなロウ材溜りが形成されていても、回路基板を枠体の内面に完全に当接させることができる。即ち、線路導体と同軸コネクタの中心導体との接続部において枠体の内面と回路基板の側面との間に隙間を生じさせることなく回路基板を枠体の内面に完全に当接させて固定できる。その結果、中心導体の枠体内面に突出した部分においてもインピーダンス整合された線路とすることができ、中心導体を伝送する高周波信号が高周波帯域のものになっても伝送効率を非常に良好なものとすることができる。
【0017】
また、導電性基台の下面と同軸コネクタ側の側面との間の面取り面、枠体の内面および基体の上面から囲まれる隙間の体積を大きくすることができ、熱膨張差による応力が集中し易いこれら3つの部品が接する部位における応力をこの大きな体積のロウ材によって有効に吸収することが可能となり、応力が回路基板に伝達して回路基板にクラックが生じるのを著しく有効に緩和することができる。
【0018】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記回路基板に搭載されるとともに前記載置部に前記導電性基台を介して載置されて前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする。
【0019】
本発明の半導体装置は、上記構成により、上記本発明の半導体素子収納用パッケージを用いた高周波信号伝送効率に優れたものとなる。
【0020】
【発明の実施の形態】
本発明の半導体素子収納用パッケージについて以下に詳細に説明する。図1は本発明のパッケージの実施の形態の一例を示す断面図である。この図において、1は基体、2は枠体、3は同軸コネクタ、6は回路基板、11は導電性基台である。
【0021】
本発明のパッケージは、上面に半導体素子5を搭載した回路基板6が直方体状の導電性基台11を介して載置される載置部1aを有する基体1と、基体1の上面の外周部に載置部1aを囲繞するように取着され、側部に断面が円形状の貫通孔2aが形成された枠体2と、貫通孔2aに嵌着された、円筒状の外周導体3aおよび外周導体3aの中心軸に設置された中心導体3bならびにそれらの間に介在させた絶縁体3cから成る同軸コネクタ3とを具備しており、導電性基台11は、下面と同軸コネクタ3側の側面との間が面取りされているとともに枠体2の側部の内面にこの同軸コネクタ3側の側面が接している。
【0022】
本発明における基体1は、Fe−Ni−Co合金,Cu−W合金等の金属から成る四角形状の板体であり、その上面の中央部には、半導体素子5を搭載した回路基板6を導電性基台11を介して載置するための載置部1aが形成されている。基体1は、金属のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に製作される。
【0023】
基体1の載置部1aには、上面に線路導体6aを有するアルミナ(Al)質焼結体,窒化アルミニウム(AlN)質焼結体等のセラミックスから成り、上面に半導体素子5を実装してその電極と線路導体6とをボンディングワイヤ7を介して電気的に接続させて成る回路基板6が導電性基台11を介して載置される。
【0024】
回路基板6は例えばAl質焼結体から成る場合以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤、分散剤、溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状となすことによって複数枚のセラミックグリーンシート(以下、グリーンシートともいう)を得る。このグリーンシートに、タングステン(W)やモリブデン(Mo)等の高融点金属粉末に適当な有機バインダー、可塑剤、溶剤等を添加混合して得た金属ペーストを、スクリーン印刷法等の厚膜形成技術により印刷塗布して、線路導体6aとなる金属ペースト層を所定パターンに形成する。しかる後、グリーンシートを還元雰囲気中、約1600℃の温度で焼成することにより製作される。
【0025】
また線路導体6aは薄膜形成法によって形成されていてもよく、その場合、線路導体6aは窒化タンタル(Ta2N),ニクロム(Ni−Cr合金),チタン(Ti),パラジウム(Pd),白金(Pt)等から形成され、グリーンシートを焼成した後に形成される。
【0026】
なお、線路導体6aは、その露出表面にNiやAuから成るメッキ金属層を1〜20μm程度の厚みに被着させておくのがよく、線路導体6aの酸化腐食を有効に防止できるとともに線路導体6aとボンディングワイヤ7や同軸コネクタ3の中心導体3bとの接続性を良好なものとすることができる。
【0027】
この回路基板6は、Fe−Ni−Co合金やCu−W合金等の金属等の導電性基台11を介して基体1の載置部1aに載置固定される。また、導電性基台11の下面と同軸コネクタ3側の側面との間には面取り面11aが形成されており、回路基板6と導電性部材11は同軸コネクタ3側の側面が同軸コネクタ3側の枠体2の内面に接するようにして、回路基板6が導電性基台11にロウ付け固定されるとともに、導電性基台11が基体1にロウ付け固定されている。このロウ付けの際に用いるロウ材はAu−Sn半田やPb−Sn半田等の低融点のものであるのがよく、基体1と枠体2をAgロウ等の高融点のロウ材でロウ付けした後、回路基板6と導電性基台11は同軸コネクタ3側の側面が同軸コネクタ3側の枠体2の内面に接するように位置決めして、回路基板6の側面と枠体2の内面との間に隙間のないようにして、回路基板6と導電性基台11をロウ付け固定する。
【0028】
このような構成によって、線路導体6aを伝送する高周波信号が高周波帯域のものになって、高周波信号の伝送特性を良好にするために回路基板6を薄くしても、基体1と回路基板6とを導電性基台11を介してロウ付けするため、回路基板6が導電性基台11によって補強され、回路基板6にクラック等の破損が生じるのを有効に抑制することができる。
【0029】
また、パッケージを外部電気回路基板にネジ止め等によって固定する際に基体1に外力が加わって応力が発生しても、基体1から伝わる応力を導電性基台11が有効に吸収することにより回路基板6にその応力が直接加わることがなくなって回路基板6にクラック等の破損を生じるのを有効に抑制することができる。その結果、回路基板6の上面の線路導体6aに高周波信号を長期にわたって常に正常かつ安定に伝送させることができる。
【0030】
さらに、導電性基台11の同軸コネクタ3側の側面が下面との間で面取りされているとともに枠体2の側部の内面に接しているため、枠体2の内面と基体1の上面との間にロウ材のメニスカスのようなロウ材溜りが形成されていても、回路基板6を枠体2の内面に完全に当接させることができる。即ち、線路導体6aと同軸コネクタ3の中心導体3bとの接続部において枠体2の内面と回路基板6の側面との間に隙間を生じさせることなく回路基板6を枠体2の内面に完全に当接させて固定できる。その結果、中心導体3bの枠体2内面に突出した部分においてもインピーダンス整合された線路とすることができ、中心導体3bを伝送する高周波信号が高周波帯域のものになっても伝送効率を非常に良好なものとすることができる。
【0031】
また、導電性基台11の下面と同軸コネクタ3側の側面との間の面取り面11a、枠体2の内面および基体1の上面から囲まれる隙間の体積を大きくすることができ、熱膨張差による応力が集中し易いこれら3つの部品が接する部位における応力をこの大きな体積のロウ材によって有効に吸収することが可能となり、応力が回路基板6に伝達して回路基板6にクラックが生じるのを著しく有効に緩和することができる。
【0032】
導電性基台11の下面と同軸コネクタ3側の側面との面取り面11aは、縦断面形状が、図1のようなC面状の曲面や、曲面状の凹部、四角形状に切り欠いた段差等の形状である。面取り面11aの幅および高さ、即ち導電性基台11の下面と同軸コネクタ3側の側面とをそれぞれ延長したときの接線から導電性基台11の上下それぞれの端辺までの距離は0.1〜0.5mm程度であるのがよい。0.1mm未満であると、面取り面11aが小さくなりすぎて、導電性基台11の同軸コネクタ3側の側面を同軸コネクタ3側の枠体2の内面に完全に当接させるのが困難となる。また、0.5mmを超えて大きくなると、面取り面11aが大きくなりすぎ、導電性基台11を基体1の上面にロウ付けする際に導電性基台11が基体1の上面に対して傾いた状態でロウ付けされ易くなる。その場合、回路基板6を所望の位置にロウ付けするのが困難となって、中心導体3bと線路導体6aとの接続部がずれてしまい、接続部を伝送する高周波信号に反射損失等の伝送損失が発生し易くなる。
【0033】
また、導電性基台11は、同軸コネクタ3の中心導体3bに平行な両側面と下面との間が面取りされているとともに枠体2の内面にこれらの両側面が接しており、同軸コネクタ3と反対側の側面は枠体2との間に隙間が空いているのがよい。これにより、線路導体6aの周囲を導電性基台11,枠体2および蓋体4で覆って狭い空間内に閉じ込めることにより線路導体6aに対する電磁遮蔽効果を向上させることができ、線路導体6aを伝送する高周波信号の損失を有効に抑制することができる。また、同軸コネクタ3と反対側の側面は枠体2との間に隙間が空いていることにより、導電性基台11の線路導体6aの線路方向の熱膨張による応力をこの隙間で緩和することができ、導電性基台11が熱応力により歪んで線路導体6aと中心導体3bとの接合が破壊されるのを有効に抑制することができる。
【0034】
さらにより好ましくは、導電性基台11は、線路導体6aに沿った部位において線路導体6の線路方向に直交する幅がその残部よりも大きくなっており、この幅が大きい部位の両側面と下面との間が面取りされているとともに枠体2の内面にこれらの両側面が接しており、さらに残部の両側面と同軸コネクタ3と反対側の側面は枠体2との間に隙間が空いているのがよい。これにより、線路導体6aの線路導体6aの周囲を導電性基台11,枠体2および蓋体4で覆って狭い空間内に閉じ込めることにより線路導体6aに対する電磁遮蔽効果を向上させることができ、線路導体6aを伝送する高周波信号の損失を有効に抑制することができる。また、残部の両側面と同軸コネクタ3と反対側の側面は枠体2との間に隙間が空いていることにより、導電性基台11の熱膨張による応力をこの隙間でより有効に緩和することができ、導電性基台11が熱応力により縦および横方向に歪んで回路基板6にクラックが生じるのを有効に抑制できる。
【0035】
また、基体1の上面の外周部には載置部1aを囲繞するようにして枠体2が取着されており、枠体2は基体1とともに半導体素子5を収容する空所を形成する。この枠体2は、基体1と同様にFe−Ni−Co合金やCu−W合金等の金属から成り、基体1にAgロウ等の高融点のロウ材を介してロウ付けされる、または基体1にシーム溶接法等の溶接法により溶接される、または基体1と一体成形されることによって、基体1の上面の外周部に取着されている。
【0036】
枠体2は、側部に同軸コネクタ3が嵌着される貫通孔2aが形成されており、貫通孔2aに同軸コネクタ3が嵌入されるとともに同軸コネクタ3の外周面と貫通孔2aの内周面とがAu−Sn半田,Pb−Sn半田等の半田から成る封着材8を介して固定されている。
【0037】
枠体2の貫通孔2aに嵌入される同軸コネクタ3は、パッケージ内部に収容される半導体素子5を外部の同軸ケーブル10に電気的に接続するものであり、Fe−Ni−Co合金等の金属から成る円筒状の外周導体3aの中心軸に、同じくFe−Ni−Co合金等の金属から成る中心導体3bが絶縁体3cを介して固定された構造である。なお、同軸ケーブル10は、内周面にネジ切り(ネジ部2c)が形成された貫通孔2aに連続して形成された大径部2cにネジ込まれて固定された円筒状固定部材9を介して、同軸コネクタ3に電気的に接続される。すなわち、同軸ケーブル10の中心導体は同軸コネクタ3の中心導体3bに接することにより電気的に接続され、同軸ケーブル10の外周導体は円筒状固定部材9を介して同軸コネクタ3の外周導体3aに接することにより接続される。
【0038】
なお、円筒状固定部材9はFe−Ni−Co合金,Fe−Ni合金等の金属から成る。
【0039】
中心導体3bで伝送される高周波信号は、中心導体3bが枠体2の内面から突出していない部分では同軸線路のモードで伝送し、特性インピーダンス値に整合されている。中心導体3bが枠体2の内面から突出して線路導体6aと半田等の導電性接着材により接続された部分以降では、高周波信号は回路基板6の上面に被着形成された線路導体6a上を伝送される。
【0040】
かくして、本発明のパッケージは、基体1の載置部1aに、半導体素子5をその電極と線路導体6とを電気的に接続させて実装した回路基板6を導電性基台11を介して載置し、しかる後、線路導体6aと同軸コネクタ3の中心導体3bとを半田を介して電気的に接続し、貫通孔2aに連続して形成された大径部2cに円筒状固定部材9をネジ込んで固定し、最後に枠体2の上面にFe−Ni−Co合金等の金属から成る蓋体4を半田付け法やシームウエルド法により接合することにより、製品としての半導体装置となる。そして、円筒状固定部材9に外部電気回路に接続される同軸ケーブル10を嵌合させることにより、半導体装置内部に収容された半導体素子5が外部電気回路に電気的に接続される。
【0041】
なお、本発明は以上の実施の形態の例に限定されず、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何ら差し支えない。
【0042】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子を搭載した回路基板が直方体状の導電性基台を介して載置される載置部を有する基体と、この基体の上面の外周部に載置部を囲繞するように取着され、側部に断面が円形状の貫通孔が形成された枠体と、貫通孔に嵌着された、円筒状の外周導体およびこの外周導体の中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、導電性基台は、同軸コネクタ側の側面が下面との間で面取りされているとともに側部の内面に接していることから、線路導体を伝送する高周波信号が高周波帯域のものになって、高周波信号の伝送特性を良好にするために回路基板を薄くしても、基体と回路基板とを導電性基台を介してロウ付けするため、回路基板が導電性基台によって補強され、回路基板にクラック等の破損が生じるのを有効に抑制することができる。
【0043】
また、半導体素子収納用パッケージを外部電気回路基板にネジ止め等によって固定する際に基体に外力が加わって応力が発生しても、基体から伝わる応力を導電性基台が有効に吸収することにより回路基板にその応力が直接加わることがなくなって回路基板にクラック等の破損を生じるのを有効に抑制することができる。その結果、回路基板の上面の線路導体に高周波信号を長期にわたって常に正常かつ安定に伝送させることができる。
【0044】
さらに、導電性基台の同軸コネクタ側の側面が下面との間で面取りされているとともに側部の内面に接しているため、枠体の内面と基体の上面との間にロウ材のメニスカスのようなロウ材溜りが形成されていても、回路基板を枠体の内面に完全に当接させることができる。即ち、線路導体と同軸コネクタの中心導体との接続部において枠体の内面と回路基板の側面との間に隙間を生じさせることなく回路基板を枠体の内面に完全に当接させて固定できる。その結果、中心導体の枠体内面に突出した部分においてもインピーダンス整合された線路とすることができ、中心導体を伝送する高周波信号が高周波帯域のものになっても伝送効率を非常に良好なものとすることができる。
【0045】
また、導電性基台の下面と同軸コネクタ側の側面との間の面取り面、枠体の内面および基体の上面から囲まれる隙間の体積を大きくすることができ、熱膨張差による応力が集中し易いこれら3つの部品が接する部位における応力をこの大きな体積のロウ材によって有効に吸収することが可能となり、応力が回路基板に伝達して回路基板にクラックが生じるのを著しく有効に緩和することができる。
【0046】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、回路基板に搭載されるとともに載置部に導電性基台を介して載置されて同軸コネクタに電気的に接続された半導体素子と、枠体の上面に取着された蓋体とを具備していることにより、上記本発明の半導体素子収納用パッケージを用いた高周波信号伝送効率に優れたものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図2】従来の半導体素子収納用パッケージの断面図である。
【図3】図2の半導体素子収納用パッケージの要部拡大断面図である。
【符号の説明】
1:基体
1a:載置部
2:枠体
2a:貫通孔
3:同軸コネクタ
3a:外周導体
3b:中心導体
3c:絶縁体
5:半導体素子
11:導電性基台

Claims (2)

  1. 上面に半導体素子を搭載した回路基板が直方体状の導電性基台を介して載置される載置部を有する基体と、該基体の上面の外周部に前記載置部を囲繞するように取着され、側部に断面が円形状の貫通孔が形成された枠体と、前記貫通孔に嵌着された、円筒状の外周導体および該外周導体の中心軸に設置された中心導体ならびにそれらの間に介在させた絶縁体から成る同軸コネクタとを具備しており、前記導電性基台は、前記同軸コネクタ側の側面が下面との間で面取りされているとともに前記側部の内面に接していることを特徴とする半導体素子収納用パッケージ。
  2. 請求項1記載の半導体素子収納用パッケージと、前記回路基板に搭載されるとともに前記載置部に前記導電性基台を介して載置されて前記同軸コネクタに電気的に接続された半導体素子と、前記枠体の上面に取着された蓋体とを具備していることを特徴とする半導体装置。
JP2003087344A 2003-03-27 2003-03-27 半導体素子収納用パッケージおよび半導体装置 Withdrawn JP2004296790A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003087344A JP2004296790A (ja) 2003-03-27 2003-03-27 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003087344A JP2004296790A (ja) 2003-03-27 2003-03-27 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004296790A true JP2004296790A (ja) 2004-10-21

Family

ID=33401747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003087344A Withdrawn JP2004296790A (ja) 2003-03-27 2003-03-27 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004296790A (ja)

Similar Documents

Publication Publication Date Title
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004296790A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4614594B2 (ja) 電子部品収納用パッケージ
JP3990646B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652257B2 (ja) 半導体素子収納用パッケージ
JP3838888B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3652255B2 (ja) 半導体素子収納用パッケージ
JP6809813B2 (ja) 半導体パッケージおよび半導体装置
JP3847216B2 (ja) 配線基板
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法
JP3780503B2 (ja) 配線基板
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002170895A (ja) 電子部品収納用パッケージおよびその封止方法
JP2005050836A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3872399B2 (ja) 配線基板
JP2005317597A (ja) 配線基板
JP4331957B2 (ja) 圧電振動子収納用パッケージ
JP2004200416A (ja) 配線基板
JP2004319528A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2005050833A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2002231841A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20061120