JP2004289303A - デジタル複写機 - Google Patents

Abstract

【課題】上流から転送される複数ラインの画像データの転送開始位置をシステムの動作モードに合わせ、ライン周期信号に対して発生位置を任意に変更する変更手段を有することにより、最適（最小）構成で機能を満足させるデジタル複写機を提供することにある。
【解決手段】上流の画像編集処理装置から転送される複数ラインの画像データを記憶する記憶手段を有し、記憶した複数の画像データを画像編集ブロックに送り出し注目ラインに対して画像編集を行うようにしたデジタル複写機Ａにおいて、内蔵の中央処理ユニット７が上流から転送される複数ラインの画像データの転送開始位置をシステムの動作モードに合わせ、ライン周期信号に対して発生位置を変更可能とする機能を有する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、複数ライン画像データの画像編集の同時処理を行うデジタル複写機に関するものである。
【０００２】
【従来の技術】
デジタル複写機等において、システムの動作開始信号に対して内部ＣＬＫで同期化する技術は多数知られている（例えば、特許文献１参照）。
【特許文献１】特開平０６−０５１０７７号公報
【０００３】
【発明が解決しようとする課題】
光書き込み装置を用いたデジタル複写機においては、２値画像に対するジャギー補正手段として、画像のスムージング手段を有している。具体的な処理としては、入力２値画像データに対して２次元のパターン認識を行い、ジャギー部の２値画素を多値画素のデータに変換し、１画素を複数種類の大きさでプリントすることにより、画像の平滑化を行う。
２次元のパターン認識においては、注目画素の周辺エリア（例えば主９ドット×副１３ライン）をモニタし、注目画素に対する処理の決定を行うものである。近年、プリントの高速化、高画像化の達成手段として、ポリゴンミラー一面につき複数ラインの書き込みを行う画像編集装置が提案されており、ビーム数も、２→４→８ビームと増加している。
図７は従来の画像編集処理装置における動作タイミングを示すタイミング図である。ここで「８ビーム書き込み、２次元マトリクス（主９ドット×副１３ライン）」の場合、書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）内スムージング処理部には４＋８＋４＝１６ライン分のデータが転送されることになる。
また、８ビーム書き込みの場合、上流の画像編集処理装置から、ライン周期毎に８ライン単位にて画像データが転送され、画像転送のスタート開始の最初のライン周期から、８ライン単位にて画像データが転送されていた。
上記の場合、注目の８ラインに対して、前後の４ラインの情報が内部後段のスムージング部に転送されるが、後段の４ライン情報の格納は、さらに続く４ラインを格納してからの動作となる。
この後続の４ライン分の記憶情報は、次のライン周期でないと使用されないため、使用上無駄の記憶装置が必要となり、コストアップとなっていた。記憶手段は合計２８本必要となる。
【０００４】
図８は図７の従来の画像編集処理装置の不都合を改善する動作タイミングを示すタイミング図である。図８のように、最初の注目ラインを４ラインとして、２ライン周期目から注目ラインを８ラインとすることで記憶装置の数を最小とすることが可能である。しかし、この場合、ライン周期と副走査カウンタの位置関係が４ライン分ずれることとなり、内部の動作を煩雑化させてしまうことになっていた。
そこで本発明の目的は、上記の問題点を解決するために、上流から転送される複数ラインの画像データの転送開始位置をシステムの動作モードに合わせ、ライン周期信号に対して発生位置を任意に変更する変更手段を有することにより、最適（最小）構成で機能を満足させるデジタル複写機を提供することにある。
【０００５】
【課題を解決するための手段】
前記の課題を解決するために、請求項１記載の発明では、上流の画像編集処理装置から転送される複数ラインの画像データを記憶する記憶手段を有し、記憶した複数の画像データを画像編集ブロックに送り出し注目ラインに対して画像編集を行うようにしたデジタル複写機において、該デジタル複写機内の中央処理ユニットが上流から転送される複数ラインの画像データの転送開始位置をシステムの動作モードに合わせ、ライン周期信号に対して発生位置を変更可能とすることを特徴とする。
請求項２記載の発明では、前記内蔵の中央処理ユニットが前記画像編集処理装置に対して発生する動作開始スタート信号の発生位置をライン周期信号に対して任意の位置で発生可能とする機能を有する請求項１記載のデジタル複写機を主要な特徴とする。
【０００６】
【発明の実施の形態】
以下、図面により本発明の実施の形態を詳細に説明する。図１は本発明を適用するデジタル複写機の概略ブロック構成図である。このデジタル複写機Ａは、原稿画像を読み取るスキャナ部１、読み取った信号をＡ／Ｄ変換して黒オフセット補正、シェーディング補正および画素位置補正を行うＶＰＵ２、画像処理を行うＩＰＵ３を含んでいる。
また、デジタル複写機Ａはプリンタ部６の制御を行う書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４、半導体レーザの制御を行うＬＤ制御部５、感光体ドラム２４（図２に図示）上に静電潜像データの結像を行うＬＤアレイ２１、装置全体の制御を実行する中央処理ユニット（以下、ＣＰＵ）７、制御プログラムが格納されているＲＯＭ８、制御プログラムが一時的に使用するＲＡＭ９を含んでいる。
さらに、デジタル複写機Ａは読み取った画像を記憶する画像メモリ１２、各装置間のデータのやりとりを行う内部システムバス１０、この内部システムバス１０とＩＰＵ３間のインターフェースを行うＩ／Ｆ部１１、ユーザが指示を与える操作部１３等を含んで構成されている。
図２は図１のデジタル複写機の書き込みユニット制御部のブロック図および概略図である。ＬＤアレイ２１より前方に出射されたレーザビームは図示しないコリメータレンズによりコリメートされて、回転多面鏡からなる偏向器２２で偏向される。
偏向器２２で偏向されたレーザビームはｆθレンズ２３を介して、帯電器（図示せず）で一様に帯電された感光体ドラム２４の表面に結像されてその結像スポットが偏向器２２の回転で感光体ドラム２４の軸方向に反復して移動する、と同時に感光体ドラム２４も回転する。
光検出器２５は情報書き込み領域外に設けられ、偏向器２２で偏向されたレーザビームを検出して同期検知信号を発生する。書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４は情報信号を半導体レーザ駆動制御部５内のＬＤ駆動部２７に印加するが、そのタイミングを光検出器２５からの同期信号により制御する。
ＬＤ駆動回路２７は書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４からの情報信号により、半導体レーザアレイ（ＬＤＡ）２１を駆動させて感光体ドラム２４上に静電潜像を形成させ、この静電潜像は現像器（図示せず）で現像されて同様に図示してない転写部で転写紙等に転写される。
また、ＬＤＡ２１内の発光部２１ａから後方に出射されるレーザビームは受光器（ＰＤ）２６に入射してその光強度が検出され、それによる受光信号がＡＰＣ制御回路２８に供給される。ＡＰＣ制御回路２８は受光部（ＰＤ）２６の出力信号に応じて半導体レーザ駆動回路２７を制御してＬＤＡ２１の個々の発光素子の出力光量を一定に制御する（ＡＰＣ制御）。
具体的にはＬＤＡ２１の各発光素子の駆動電源をそれぞれの受光信号により各発光素子の出力光量が一定になるように調整して保持する。図２においてＬＤの記載は４ｃｈ分であるが、本実施の形態では８ｃｈである。
【０００７】
図３は図１および図２の書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の概略構成図である。ＩＰＵ３からの画像データを速度変換およびフォーマット変換を行うメモリブロック３１、このメモリブロック３１からの画像データを画像処理する画像処理部３２、この画像処理部３２からの画像データをγ変換、Ｐセンサパターン付与等の処理を行う出力データコントロール部３４からなっている。
図４は図３に示した書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の出力データコントロール部を示す内部ブロック構成図である。まず、図３の画像処理部３２から入力されたデータに、Ｐセンサパターンブロック４１においてプロセス条件を決定するデータ取得のために感光体ドラム２４（図２参照）上に或る一定の濃度のトナーを乗せるためのＰセンサパターンを付与する。
図４の内部ブロック構成図には、また、データの重みを変化させるγ変換ブロック４２、ＬＤの光量を一定に保つためのＡＰＣ動作タイミングに同期して画像を付与するＡＰＣブロック４３、各ＬＤの発光ドット数を計測する画素カウントブロック４５、同期検出用の発光データを付与するＬＤオン／オフブロック４４を構成として示している。
【０００８】
図５は図１のＩＰＵないし書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）間の画像転送部を示すシステム構成接続図である。図６は本発明による画像編集処理装置のＩＰＵないし書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の動作タイミングおよび書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の内部メモリブロックの動作タイミングを示すタイミング図である。
ＩＰＵ３は書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４から供給されるプリントスタート信号（ＸＰＳＹＡ＿ＳＹＮＣ）とＸＬＤＳＹＮＣ０信号が同時に低くなったとき、ＧＡＶＤ４への画像データ送信を内部で開始する。
このスタートから「ＸＬＤＳＹＮＣ１信号×４」期間後、書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４への画像転送が開始される。ＩＰＵ３は、ＸＬＤＳＹＮＣ１信号一回につき、２ライン分のデータを書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４に行い、ライン周期１回につきＸＬＤＳＹＮＣ１信号が４回供給されるので、ライン周期１回で計８ライン分のデータが転送される。
【０００９】
本実施の形態においては、書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４のＸＬＤＳＹＮＣ０出力機能において、同期信号とほぼ同時のタイミングとライン周期期間のほぼ中間に位置にてＸＬＤＳＹＮＣ０信号が現れる構成にしている。
さらにプリントスタート信号（ＸＰＳＴＡ＿ＳＹＮＣ）の発生時期を、前述の２回のＸＬＤＳＹＮＣ０信号出現のどちらかに絡ませて発生させるかによってＩＰＵ３からの画像データ転送開始時期を半ライン周期分（４ライン分）ズラすことが可能であり、これによって書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４のシステム最適化を図るものである。
この実施の形態においては、８ｃｈ時の１倍密時の動作について説明を行っているが、２倍密においては、ライン周期間に４ライン分のデータが転送されるので、このモード（２倍密）に併せてプリントスタート信号の発生時期を設定すれば良い。
ＸＰＳＴＡ＿ＳＹＮＣ信号は、給紙制御を行うＣＰＵから発生される非同期のＸＰＳＴＡ信号を、いったん、書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４にてＸＤＥＴＰ信号に同期させた信号である。
このＸＰＳＴＡ＿ＳＹＮＣ信号の発生位置は、書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）４内の動作モード設定レジスタによってライン周期の任意の位置に調整（発生）可能である。
【００１０】
【発明の効果】
以上説明したように、請求項１によれば、ＩＰＵから転送される画像データの転送開始位置を書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の動作モードに合わせて変更可能であり、これにより書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）内ラインメモリの最適化が図れる。
請求項２によれば、画像編集処理装置に対して発生する動作開始スタート信号の発生位置をライン周期信号に対して任意の位置で発生可能としているので、線速の切り換えによるライン周期時間の変更に対しても、レジスタ設定による調整を行うことで、多様にわたる動作条件に対応が可能となる。
【図面の簡単な説明】
【図１】本発明を適用するデジタル複写機の概略ブロック構成図である。
【図２】図１のデジタル複写機の書き込みユニット制御部のブロック図および概略図である。
【図３】図１および図２の書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の概略構成図である。
【図４】図３に示した書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の出力データコントロール部を示す内部ブロック構成図である。
【図５】図１のＩＰＵないし書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）間の画像転送部を示すシステム構成接続図である。
【図６】本発明による画像編集処理装置のＩＰＵないし書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の動作タイミングおよび書き込み信号処理ＡＳＩＣ（ＧＡＶＤ）の内部メモリブロックの動作タイミングを示すタイミング図である。
【図７】従来の画像編集処理装置における動作タイミングを示すタイミング図である。
【図８】図７の従来の画像編集処理装置の不都合を改善する動作タイミングを示すタイミング図である。
【符号の説明】
Ａ デジタル複写機
１ スキャナ部
７ ＣＰＵ

Claims (2)

1. 上流の画像編集処理装置から転送される複数ラインの画像データを記憶する記憶手段を有し、記憶した複数の画像データを画像編集ブロックに送り出し注目ラインに対して画像編集を行うようにしたデジタル複写機において、該デジタル複写機内の中央処理ユニットが上流から転送される複数ラインの画像データの転送開始位置をシステムの動作モードに合わせ、ライン周期信号に対して発生位置を変更可能とすることを特徴とするデジタル複写機。
2. 前記中央処理ユニットが前記画像編集処理装置に対して発生する動作開始スタート信号の発生位置をライン周期信号に対して任意の位置で発生可能とすることを特徴とする請求項１記載のデジタル複写機。

Images