JP2004282868A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2004282868A JP2004282868A JP2003069436A JP2003069436A JP2004282868A JP 2004282868 A JP2004282868 A JP 2004282868A JP 2003069436 A JP2003069436 A JP 2003069436A JP 2003069436 A JP2003069436 A JP 2003069436A JP 2004282868 A JP2004282868 A JP 2004282868A
- Authority
- JP
- Japan
- Prior art keywords
- switch element
- voltage
- power supply
- transformer
- primary winding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】回路部品を増やすことなくスイッチング損失とスナバ損失とを低減し、漏れインダクタンスの大きなトランスの使用を可能にして1次側から2次側に伝達されるノイズを低減できるようにすること。
【解決手段】長いキャリアライフタイムを有する電荷蓄積型ダイオード4と、1次巻線N1と直列のスイッチ素子3のオフ時に発生するサージ電圧を吸収するキャパシタンスCDとを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの1次巻線N1に電流を流して、キャパシタンスCDの電荷を放電させることにより、スイッチ素子3の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオン、つまりゼロ電圧スイッチングさせる。
【選択図】 図1
【解決手段】長いキャリアライフタイムを有する電荷蓄積型ダイオード4と、1次巻線N1と直列のスイッチ素子3のオフ時に発生するサージ電圧を吸収するキャパシタンスCDとを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの1次巻線N1に電流を流して、キャパシタンスCDの電荷を放電させることにより、スイッチ素子3の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオン、つまりゼロ電圧スイッチングさせる。
【選択図】 図1
Description
【0001】
【産業上の利用分野】
この発明は、キャリアライフタイムの比較的長い電荷蓄積型ダイオードを用いた簡単な回路構成でスイッチ素子のゼロ電圧スイッチングを行うスイッチング電源回路に関する。
【0002】
【従来の技術】
ライフタイムの比較的長い電荷蓄積型ダイオードをスナバ用の素子として用いたスイッチング電源回路について開示したものとして、本件出願人に関連する下記特許文献1と特許文献2などがある。このような電源回路は、スイッチ素子のオン期間にトランスなどのインダクタンスに蓄積されたエネルギーを、スイッチ素子のオフ時に電荷蓄積型ダイオードを通してコンデンサに一旦蓄えてサージ吸収を行うと同時に、そのダイオードの逆回復時間における逆導通時に電源側に戻して電力損失の低減を図ることを基本的な技術としている。したがって、より多くのサージエネルギーを電源側に戻すには、電荷蓄積型ダイオードはより長いキャリアライフタイムを有することが好ましい。
【0003】
次に従来例として、後述する本発明と回路構成が非常に似ている一般的なフォワードコンバータ回路を図8に示して説明を行う。図8において、直流電源1はトランス2の1次巻線N1とFETのようなスイッチ素子3と直列に接続され、これらは閉回路を形成する。トランス2は1次巻線N1の他に、2次巻線N2と、1次巻線N1と直列の帰還巻線N3とを有する。帰還巻線N3の一端と直流電源1の負極側との間に帰還用ダイオード4’が接続される。2次巻線N2には整流用ダイオード5、フリーホイーリングダイオード6、平滑回路を構成するインダクタ7とコンデンサ8とが接続される。スイッチ素子3と並列に、スナバ回路を構成する直列の抵抗9とコンデンサ10とが接続され、更にスイッチ素子3をパルス幅制御するパルス幅制御回路11、ホトカプラ12を介して出力電圧の誤差信号を与える誤差増幅回路13を備える。
【0004】
次に各部の動作波形を示す図9も用いてこの従来のフォワードコンバータ回路の動作について説明する。
【0005】
先ず時刻t0において、スイッチ素子3がオフすると、出力電流に対応する1次側電流、つまり出力電流の1次側換算電流によりスイッチ素子3のキャパシタンスがチャージされ、図9(A)に示すように電圧が上昇を始める。
【0006】
時刻t1において、スイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の電圧が反転し、整流用ダイオード5が非導通となり、ダイオード6が導通して、インダクタ7−ダイオード6−不図示の負荷からなるループで電流が循環する。整流用ダイオード5が非導通となったので、トランス2の1次巻線N1には出力電流成分が流れなくなり、励磁電流によりスイッチ素子3のキャパシタンスがチャージされ、さらに電圧が上昇する。
【0007】
時刻t2において、スイッチ素子3の電圧が、(Ei+Ei×N1/N3)に等しい電圧に達すると、帰還用ダイオード4’が導通し、トランス2の帰還巻線N3を介して直流電源1に帰還電流を流し、トランス2をリセットする。理想的には帰還用ダイオード4’が導通したことで、トランス2の帰還巻線N3は直流電源1の電圧Eiで、1次巻線N1は電圧(Ei+Ei×N1/N3)でクランプされる。トランス2には漏れインダクタンスが存在するため、スイッチ素子3のオフ時に大きなサージ電圧が発生するが、抵抗9とコンデンサ10からなるスナバ回路が、このサージ電圧を抑制する。
【0008】
時刻t3でダイオード4’が非導通になると、スイッチ素子3のキャパシタンスとコンデンサ10それぞれに充電された電荷はトランス21の1次巻線N1、直流電源1を介して放電される。
【0009】
時刻t4においてスイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の巻線電圧はゼロになり、整流用ダイオード5、ダイオード6が導通し、出力電流が分流する。整流用ダイオード5、ダイオード6が導通することで、トランス2の1次巻線N2が短絡されるので、トランス2の巻線電圧はゼロ、スイッチ素子3の電圧は直流電源1の電圧Eiでクランプされる。
【0010】
時刻t5でスイッチ素子3がオンすると、トランス2の1次巻線N1に印加される電圧は直流電源1の電圧Eiとなり、整流用ダイオード5が導通、ダイオード6が非導通となる。スイッチ素子3には出力電流の1次側換算電流とトランス2の励磁電流との和の電流が流れる。
【0011】
次に、誤差増幅回路13とホトカプラ12とパルス幅制御回路11により、出力電圧が安定化するように制御された時刻t6において、スイッチ素子3がオフするよう制御される。
【0012】
この後、時刻t0〜t6の動作を繰り返す。
【0013】
【特許文献1】特開平9−149640号公報(4頁〜6頁、図1)
【特許文献2】特開平10−210747号公報(4頁〜6頁、図1)
【0014】
【本発明が解決しようとする課題】
しかし、一般にこのような回路構成のスイッチング電源は、トランス2の漏れインダクタンスによりスイッチ素子3のオフ時に大きなサージ電圧が発生するため、スイッチ素子3として高耐圧のものを用いなければならなかったり、ノイズ発生の原因になったりする。このような問題を解決するため、トランス2の漏れインダクタンスを小さくする目的で、トランス2の1次巻線N1と2次巻線N2をサンドイッチ巻きにして密結合にすることもあるが、この場合には、1次巻線と2次巻線間の浮遊容量が大きくなり、入力側から出力側へのノイズの伝搬や漏れ電流の増加という問題が生じる。
【0015】
また、スイッチ素子3のオン時には、整流ダイオード5とフリーホイーリングダイオード6とが導通しているため、トランス2の巻線の電圧はゼロ、スイッチ素子3の電圧は直流電源1の電圧Eiとなる。したがって、スイッチ素子3のオン時にはスイッチ素子3の電圧とスイッチ素子3を流れる電流との重なりがあり、スイッチング損失が発生する。
【0016】
さらに、このような従来のフォワードコンバータ回路は、スイッチ素子3のスイッチング損失や抵抗9とコンデンサ10とからなるスナバ回路によるスナバ損失やサージ電圧によるノイズが増加するという問題があった。
【0017】
したがって本発明は、このような従来のスイッチング回路の問題点を解決するため、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの1次巻線と2次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの1次巻線と2次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とにより、大容量のキャパシタンスや入力電源に充放電することで、トランスの1次巻線と2次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することを主目的とする。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減することも目的にしている。
【0018】
【課題を解決するための手段及び作用】
上記問題点を解決するため、本願請求項1記載の発明は、直流電源、1次巻線と2次巻線とその1次巻線に直列接続された付加巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージエネルギーを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記スイッチ素子のオフの期間に、前記電荷蓄積ダイオードは、先ず順方向に導通して前記トランスの漏れインダクタンスに蓄えられたエネルギーを前記直流電源に帰還すると共に、次に逆方向に導通して前記直流電源から前記付加巻線を介して電流を流すことによって、前記トランスを励磁して出力側に電力を供給し、前記電荷蓄積ダイオードが、順方向導通時にそのPN接合部に蓄えたキャリアとほぼ等しい電荷を逆方向導通時に注入することにより逆阻止能力が回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【0019】
このように構成したスイッチング電源においては、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの1次巻線と2次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの1次巻線と2次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とによって、トランスの1次巻線と直列接続された付加巻線を介して入力電源に充放電することで、トランスの1次巻線と2次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することができる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減することもできる。
【0020】
また本願請求項2記載の発明は、直流電源、1次巻線と2次巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷が放出された後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記電荷蓄積ダイオードは、前記スイッチ素子のオン期間に前記トランスの漏れインダクタンスに蓄えられたエネルギーを、前記スイッチ素子のオフ時に順方向に導通してコンデンサに一旦蓄えると共に、逆方向に導通して前記1次巻線を介して前記直流電源へ帰還し、前記電荷蓄積ダイオードが逆阻止能力を回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【0021】
このように構成したスイッチング電源においては、電圧クランプ用のコンデンサを別途有しているので、トランスの漏れインダクタンスのエネルギーによるスイッチ素子の電圧上昇を低く抑えることができ、請求項1の効果の他に低い耐圧のスイッチ素子を使用することができるという効果も奏する。
【0022】
本願請求項3記載の発明は、請求項1又は請求項2において、前記制御回路は、前記スイッチ素子の両端の電圧を検出する電圧検出回路を備えたスイッチング電源回路を提供するものである。
【0023】
このように構成したスイッチング電源においては、スイッチ素子の両端がほぼゼロになったことを検出して、スイッチ素子のゼロ電圧スイッチングをより確実なものにすることができる。
【0024】
【本発明の実施の形態】
本発明の実施の形態について説明する前に、図1を利用して本発明の基本的な考え方などについて説明する。一般に、スイッチング電源ではダイオードの逆回復特性が悪い、つまり逆回復時間が長いと、逆方向電流が大きくり、電力損失が増大するので、コストとの兼ね合いでできるだけ逆回復時間の短いダイオードを用いる。ダイオードの逆回復時間はそのキャリアライフタイムに影響される部分が大きい。キャリアライフタイムはダイオードのPN接合部におけるキャリアの再結合により消滅する時間であり、半導体構造などによって長くすることができ、スイッチング電源におけるスイッチング周期よりも長くすることが可能で、その数倍以上にできる。
【0025】
したがって、外部から逆方向電流を流さなければ、その逆回復時間はスイッチング周期よりも長くなる。しかし、ダイオードの逆方向特性は、順方向電流の通流によりダイオードのPN接合部に蓄積されたキャリアにほぼ等しい電荷が逆方向電流の通流により注入されるとき中和されて回復し、逆方向阻止機能が回復する。
【0026】
本発明に使用する電荷蓄積型ダイオード4は、そのキャリアライフタイムがスナバ損失を低減できる程度以上の長さ、好ましくはスイッチング電源のスイッチング周期と同等以上の長さで、スイッチ素子3のスイッチング周期よりも短い逆回復時間を呈する。つまり、本発明の目的からみて電荷蓄積型ダイオード4の順方向電流と逆方向電流の積分量が等しくなるので、スイッチ素子3がターンオンするときには、電荷蓄積型ダイオード4は逆方向に流れる逆方向電流による電荷の中和作用で既に逆方向回復している。
【0027】
このような特性を有する電圧蓄積型ダイオード4を使用することで、大きな漏れインダクタンスをもつ製作し易いトランスを積極的に使用し、ゼロ電圧スイッチングを簡単な回路で実現する。
【0028】
本発明は、簡単な回路構成でスイッチ素子3のゼロ電圧スイッチング動作を可能にし、さらに従来のスイッチング電源の問題点であるところのサージ電圧によるノイズ発生、スナバ損失、スイッチ素子の高耐圧化を低減できる。
【0029】
また、本発明はトランス2の入出力巻線間の漏れインダクタンスを積極的に利用するスイッチング電源であるので、トランス2の巻線を密結合にする必要がなく、製作し易い粗結合もしくは分割巻構造にすることが可能となり、トランス2の入出力巻線間の浮遊容量が小さくなり、入力側から出力側へ伝搬されるノイズや漏れ電流を小さくできる。
【0030】
本発明のトランス2は上述のとおり、入出力巻線間の漏れインダクタンスを積極的に利用するが、入力側巻線同士、又は出力側巻線同士の漏れインダクタンスは本発明の動作にとって必要がなく、不要な電圧振動や電流振動、サージ電圧などを発生する悪影響をもたらすため、入力側巻線同士又は出力側巻線同士を結合良く巻くことが好ましい。
【0031】
以後、入出力巻線の粗結合による漏れインダクタンスを入出力巻線間の漏れインダクタンスと呼び、入力巻線同士や出力巻線同士の漏れインダクタンスを入力巻線相互間の漏れインダクタンス又は出力巻線相互間の漏れインダクタンスと呼ぶ。
【0032】
次に実施例について説明する。図1は、本発明に係るフライバック型のスイッチング電源の第1の実施例を示す。図1において、図8で示した記号と同一の記号は対応する部材を示すものとする。この実施例が、図8に示した従来例と異なる主な点は、前述のようにスイッチング電源では一般にキャリアライフタイム、別の言葉で表現すれば逆回復時間の短いダイオードを用いるが、帰還用ダイオード4’に代わってキャリアライフタイムの長い電荷蓄積型ダイオード4を用いたこと、制御回路110がスイッチ素子3の電圧を検出する電圧検出回路14を備えて、スイッチ素子3の両端の電圧がほぼゼロになったときにスイッチ素子3をオンさせること、2次巻線N2の極性が異なること、トランス2の入出力巻線間の漏れインダクタンスを積極的に利用することの四点である。以下の説明では、特にこれら異なる点について説明を行う。
【0033】
次に、本発明の第1の実施例であるスイッチング電源回路100の動作について、各部の電圧波形、電流波形を示す図2も用いて説明する。
【0034】
先ず時刻t0において、MOSFETのようなスイッチ素子3がオフすると、トランス2の1次巻線N1と2次巻線N2間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とが、スイッチ素子3の両端のキャパシタンスCDを充電し、図1(A)に示すように電圧が上昇を始める。ここでキャパシタンスCDは、スイッチ素子3のキャパシタンス又はそれとは別途接続されたコンデンサの容量との和に等しいキャパシタンスを示す。
【0035】
時刻t1において、スイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の巻線電圧が反転し、整流用ダイオード5が導通し、出力に電力を供給する。キャパシタンスCDは更に充電されるため、スイッチ素子3の両端の電圧は上昇する。
【0036】
時刻t2において、スイッチ素子3の電圧が、(Ei+Ei×N1/N4)に等しい電圧に達すると、電荷蓄積型ダイオード4が順方向に導通し、トランス2の付加巻線N4を介してトランス2のリセット電流を流して直流電源1に帰還電流を流す。このとき電荷蓄積型ダイオード4を流れる電流は、トランス2の励磁電流と2次巻線N2を流れる電流の1次側換算した電流との和に等しい電流となる。
【0037】
理想的には電荷蓄積型ダイオード4が順方向に導通したことで、トランス2の付加巻線N4は直流電源1の電圧Eiで、1次巻線N1は電圧(Ei×N1/N4)でクランプされるが、実際にはトランス2の入出力巻線相互間に漏れインダクタンスが存在するため、スイッチ素子3のオフ時に大きなサージ電圧が発生する。このサージ電圧は、前記漏れインダクタンスが大きいほど高くなるので、サージ電圧を抑制するにはトランス2の入出力巻線相互間の磁気結合を良好にする必要がある。また、そのサージ電圧はキャパシタンスCDの大きさを調整することにより抑制できる。
【0038】
電荷蓄積型ダイオード4は、順方向電流により不図示の半導体ボディのPN接合部に電荷を蓄積する。この電荷蓄積型ダイオード4は、その蓄積電荷が少なくともスイッチングの一周期に等しい期間、再結合によりほとんど消滅することなく、好ましくはほぼ100%存在が可能なキャリアライフタイムを有する。一般に、ダイオードはキャリアライフタイムが長いほど、流すことのできる逆方向電流の積分量が順方向電流の積分量に近づく。
【0039】
次に時刻t3において、電荷蓄積型ダイオード4の順方向電流がゼロになると、電荷蓄積型ダイオード4は逆方向に導通し、順方向導通時に蓄積した電荷を放出する。このときトランス2は、さらに逆方向導通している電荷蓄積型ダイオード4を介して直流電源1によって励磁されると同時に、整流ダイオード5を介して出力に電力を供給する。電荷蓄積型ダイオード4のこの作用が大切である。
【0040】
時刻t2からt3の期間は、図2(D)に示すようにトランス2のN2が出力電圧Eoでクランプされるため、トランス2のN4はEo×N4/N2の電圧となる。したがって、電荷蓄積型ダイオード4に流れる順逆方向の電流は、直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、(Ei−Eo×N4/N2)t/L1となる。この式でも理解できるように、トランス2の入出力巻線間の漏れインダクタンスは電荷蓄積型ダイオード4を流れる電流(図2(C))の傾きに大きく影響するため、トランス2の入出力巻線間の漏れインダクタンスによりスイッチ素子3の電圧クランプ時間が決定され、さらにはスイッチ素子3のスイッチング周波数にまで影響を与える。したがって、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0041】
時刻t4において、電荷蓄積型ダイオード4のPN接合部に蓄積した電荷が逆方向導通によって引き抜かれ、つまり注入される電荷により中和されてゼロになると、電荷蓄積型ダイオード4は逆方向阻止能力を回復する。これに伴い、付加巻線N4に流れていた電流はゼロになり、トランス2は逆方向(負の方向)に励磁された状態になっているから、この状態の磁束に対応した電流に、2次巻線N2側に伝達される1次巻線側換算電流を合算した電流が1次巻線N1を流れ、この電流によりキャパシタンスCDの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【0042】
時刻t5において、キャパシタンスCDの電圧がゼロになり、電圧検出回路14によりスイッチ素子3の両端の電圧がゼロになったことが検出されると、制御回路110はスイッチ素子3をオンする。このようにスイッチ素子3がゼロ電圧スイッチング動作することにより、キャパシタンスCDに充電されたスナバエネルギーは直流電源1に回収されることになる。
【0043】
そして、時刻t6において、整流用ダイオード5の電流がゼロになるため、図2(D)に示すようにトランス2の2次巻線N2の電圧は反転する。
【0044】
さらに、制御回路110により出力電圧が安定化するように制御された時刻t7において、スイッチ素子3がオフするようにパルス幅制御される。
【0045】
この制御についてもう少し詳しく説明する。スイッチ素子3の電圧がゼロ又はゼロ付近になるときを電圧検出回路14により検出、あるいは見込んで、パルス幅制御回路11はスイッチ素子3をオンする。スイッチ素子3のオン時間は出力電圧を安定化するように、誤差増幅回路13とパルス幅制御回路11とにより決定される。オフ時間は入出力条件やトランス2のインダクタンス値などにより変化するため、本発明では固定周波数では動作しない。パルス幅制御回路11は、三角波や鋸波と誤差増幅回路13の誤差信号とを比較してパルス幅を決定する通常の電圧モードコントロールでも、トランス2の1次巻線N1の電流もしくは2次巻線N2の電流、あるいはインダクタ7の電流と誤差増幅回路13の誤差信号とを比較して、パルス幅を決定する電流モードコントロールでも動作が可能である。
【0046】
この後、時刻t0〜t7の動作を繰り返す。
【0047】
このように、第1の実施例によれば、簡単な回路構成でスイッチ素子3のスイッチング損失をほぼゼロにでき、スイッチ素子3のオフ時にトランス2の入力巻線相互間の漏れインダクタンスにより発生するサージ電圧をキャパシタンスCDにより抑制でき、かつキャパシタンスCDに蓄積したスナバエネルギーを直流電源1に回収することでスナバ損失をほぼゼロにすることができる。したがって、電源装置の小型化に必要な高周波動作が可能であり、また、漏れインダクタンスの大きなトランスを使用しても動作に悪影響を及ぼさないので、入出力間のノイズの伝達を小さくできる。
【0048】
図3に本発明の第2の実施例であるスイッチング電源回路200を示すが、本発明の重要な構成要素である電荷蓄積型ダイオード4の特性、基本的動作、得られる効果が第1の実施例と同じで、2次側回路も同じであるので、詳細な動作説明は省略する。図1に示した記号と同一の記号については相当する部材を示すものとする。
【0049】
スイッチング電源回路200ではトランス2の付加巻線N4を介して1次巻線N1の電圧を直流電源1の電圧Eiにクランプしたのに対して、スイッチング電源回路200ではトランス2の1次巻線N1の電圧をコンデンサ16の電圧と直流電源1の電圧Eiとの差電圧でクランプする。コンデンサ16の電圧はほぼ直流となるような大きな容量を選択する。
【0050】
この実施例においても、スイッチ素子のオン期間にトランス2の入出力巻線間の漏れインダクタンスに蓄積された磁気エネルギーは、スイッチ素子3のオフに伴って電荷蓄積型ダイオード4の順方向導通でコンデンサ16やキャパシタンスCDに吸収され、これらに一旦充電される。そして、電荷蓄積型ダイオード4の順方向電流がゼロになると、電荷蓄積型ダイオード4が逆方向に導通することによって、コンデンサ16に充電されたエネルギーはトランス2の1次巻線N1を介して直流電源1に帰還される。したがって、電荷蓄積型ダイオード4のキャリアライフタイムが理想的に長ければ、コンデンサ16に充電された前記エネルギーはすべて直流電源1に戻されるが、実際には制限があるので、戻せない一部分は次に述べる放電回路で放出してやる必要がある。
【0051】
端子A、B、C間に接続された放電回路15は、前述の理由と電荷蓄積型ダイオード4の特性のバラツキにより、(順方向導通時の電流積分量)>(逆方向導通時の電流積分量)となる場合の、コンデンサ16の電圧上昇を抑制するため、その差分をコンデンサ16から直流電源1に放電するための回路である。放電回路15の具体例については後で詳述する。
【0052】
なお、この実施例が前記特許文献1のフォワード型のスイッチング電源と異なる主な点は、スイッチ素子3と並列のキャパシタCDでスナバエネルギーの一部を吸収し、その電圧に等しいスイッチ素子3の電圧を検出していてその電圧がほぼゼロになるとき、スイッチ素子3をオンさせることによりスイッチング損失を低減することと、スイッチ素子3がオフの期間に電力が負荷に供給されるフライバック型の構成となっていること、トランス2の入出力巻線間の漏れインダクタンスを積極的に利用することの三点である。
【0053】
次に、本発明の第3の実施例であるスイッチング電源回路300を示す図4と、その各部の動作波形を示す図5とにより実施例を説明する。図1、図3で示した記号と同一の記号は相当する部材を示すものとする。この実施例でも図1で述べたダイオードと同様な電荷蓄積型ダイオード4を用いる。この実施例では、トランス2の2次側に別の巻線N3を設け、その一端を2次巻線N2の極性の異なる一端に接続し、他端をダイオード6を介して整流用ダイオード5のカソード側に接続する。
【0054】
時刻t0において、スイッチ3素子がオフすると、トランス2の入出力巻線間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とがキャパシタンスCDを充電することにより、スイッチ素子3の電圧が上昇する。トランス2の巻線電圧は、漏れインダクタンスにより整流用ダイオード5が導通し続けているため、スイッチ素子3の電圧が直流電源1の電圧Ei以上になっても反転しない。
【0055】
時刻t1において、スイッチ素子3の電圧が(Ei+Ei×N1/N4)に達すると、電荷蓄積型ダイオード4が順方向に導通し、トランス2にリセット電流を流す。理想的にはトランス2の付加巻線N4は直流電源1の電圧Eiで、1次巻線N1はEi×N1/N4でクランプされるが、実際はトランス2の入力巻線相互間の漏れインダクタンスにより、スイッチ素子3のオフ時にはサージ電圧が発生する。このサージ電圧はキャパシタンスCDにより吸収されるが、トランス2の入力巻線相互間の漏れインダクタンスが大きいほど高くなるので、サージ電圧を低く抑えるにはトランス2の1次巻線N1と付加巻線N4との結合を良くする必要がある。また、スイッチ素子3のサージ電圧はキャパシタンスCDの容量を調整することで抑制することができる。
【0056】
時刻t2において、トランス2の入出力巻線間の漏れインダクタンスにより流れていた整流用ダイオード5の電流がゼロになるため、トランス2の2次巻線N2と巻線N3の電圧は反転し、ダイオード6に電流が流れ始める。電荷蓄積型ダイオード4の電流は、ダイオード6の電流の1次側に換算した電流が負方向に加算されるため、減少する。
【0057】
時刻t3において、電荷蓄積型ダイオード4の順方向電流がゼロになると、そのダイオード4が逆方向導通し、トランス2は逆向きに励磁され、ダイオード6には引き続き電流が流れる。
【0058】
時刻t4において、電荷蓄積型ダイオード4の不図示のPN接合部に蓄積した電荷が逆方向導通によって引き抜かれてゼロになる、つまりPN接合部のキャリアが中和されてゼロになると、電荷蓄積型ダイオード4は逆方向阻止能力を回復する。これに伴い、付加巻線N4に流れていた電流はゼロになり、トランス2は逆方向(負の方向)に励磁された状態になっているから、この状態の磁束に対応した電流に、2次巻線N2側に伝達される1次巻線側換算電流を合算した電流が1次巻線N1を流れ、この電流によりキャパシタンスCDの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【0059】
時刻t2からt4の期間はトランス2の巻線N3が出力電圧Eoでクランプされるため、トランス2の付加巻線N4の電圧はEo×N4/N3に等しい電圧となるので、電荷蓄積型ダイオード4に流れる電流I4の傾きは直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、(Ei−Eo×N4/N3)t/L1となる。この式から理解できるように、また、第1の実施例と同様にトランス2の入出力巻線間の漏れインダクタンスは電圧蓄積型ダイオード4の電流の傾きに大きく影響するため、トランス2の入出力巻線間の漏れインダクタンスによりスイッチ素子3の電圧クランプ時間を決定し、さらにはスイッチ素子3のスイッチング周波数にまで影響する。したがって、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0060】
時刻t5において、キャパシタンスCDの電圧がゼロになり、電圧検出回路14によりスイッチ素子3のゼロ電圧が検出されると、パルス幅制御回路11はスイッチ素子3にパルス幅制御信号を与えてオンさせる。このとき、キャパシタンスCDに蓄積されたスナバエネルギーは、スイッチ素子3がゼロ電圧スイッチング動作を行うことにより、直流電源1に回収されることになり、スナバ損失はほとんどゼロになる。
【0061】
時刻t6において、トランス2の入出力巻線間の漏れインダクタンスにより流れていたダイオード6の電流がゼロになるため、トランス2の2次巻線N2電圧は反転し、整流用ダイオード5に電流が流れ始める。
【0062】
時刻t6からt7の期間はトランス2の2次巻線N2が出力電圧Eoでクランプされるため、トランス2の1次巻線N1はEo×N1/N2の電圧となり、スイッチ素子3に流れる電流I3の傾きは、直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、I3=(Ei−Eo×N4/N3)t/L1となる。この式から理解できるように、時刻t2からt4の動作と同様にトランス2の入出力巻線間の漏れインダクタンスがスイッチング周波数に影響するため、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0063】
スイッチ素子3は、誤差増幅回路13とホトカプラ12とパルス幅制御回路11による通常のパルス幅制御により、出力電圧が安定化するように制御され、時刻t7においてオフする。
【0064】
この後、時刻t0〜t7の動作を繰り返す。
【0065】
このような実施例の動作は、前述の実施例と同様にスイッチ素子3のスイッチング時の電圧と電流の重なりによって発生するスイッチング損失がほぼゼロとなる。また、トランス2の入出力巻線相互間の漏れインダクタンスによるスイッチ素子3に発生するサージ電圧をキャパシタンスCDにより抑制でき、かつキャパシタンスCDに蓄積したスナバエネルギーを直流電源1に回収することで無損失にすることができる。したがって、電源装置の小型化に必要な高周波動作において、スイッチ素子3のスイッチング損失やスナバ損失がほぼゼロにすることができ、またノイズを低減することもできる。
【0066】
次に、図6に示す本発明の第4の実施例であるスイッチング電源回路400では、電荷蓄積型ダイオード4の特性、基本的動作、効果などが前記第3の実施例と同じであり、1次側の回路構成は前記第2の実施例と同じであるので、詳細な動作は省略する。
【0067】
第3の実施例では、トランス2の巻線N4を介して1次巻線N1の電圧を直流電源1の電圧Eiにクランプしたのに対して、第4の実施例はトランス2の1次巻線N1の電圧を第2の実施例と同様に、コンデンサ16の電圧と直流電源1の電圧の差電圧でクランプする。コンデンサ16は、その電圧がほぼ直流となるようなキャパシタンスに選択される。1次側回路の動作は前記第2の実施例の1次側回路と同じであり、2次側回路の動作は前述の第3の実施例と同様である。放電回路15については、第2の実施例と同様である。
【0068】
次に、図7(1)、(2)、(3)にしたがって前記第2、第4の実施例に用いられる放電回路の好ましい具体例について説明する。この図の各放電回路の端子A、B、Cは、図3、図5に示した放電回路15の端子A、B、Cのそれぞれに相当する。
【0069】
図7(1)の放電回路15は、単なる抵抗17であるため、図3又は図5に示したコンデンサ16の電圧は回路定数や電荷蓄積型ダイオード4の特性に影響されてしまい、コンデンサ16の電圧は変動するが、簡単で安価な回路である。
【0070】
図7(2)の放電回路15は、スイッチ18と抵抗19〜22とコンデンサ23とホトカプラ24とを組み合わせてなり、スイッチ18がドロッパとして動作するため、ホトカプラ24からの信号に対応した電流を端子Bから端子Aに流すことができる。
【0071】
図7(3)の放電回路15は、インダクタ25とスイッチ26とスイッチング素子3のオフの期間にスイッチ26にオンオフ信号を与える制御回路27とからなる降圧チョッパ回路と、ダイオード28とにより構成され、コンデンサ16から直流電源1へ余剰のエネルギーを放出する。
【0072】
図7(2)又は図7(3)の放電回路を使用すれば、スイッチ18や26により放電電流を制御することが可能となり、コンデンサ16の電圧を自由に設定できる。コンデンサ16の電圧を自由に設定できるメリットとして、例えばコンデンサ16の電圧の上限を制限することで、スイッチ素子3を低耐圧化できる。
【0073】
【発明の効果】
以上説明したように、本発明によれば、長いキャリアライフタイムを有する電荷蓄積型ダイオードを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの1次巻線に電流を流して、スイッチ素子と並列のキャパシタンスの電荷を放電させることにより、スイッチ素子の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオンさせるから、回路部品を増やすことなくスイッチング損失とスナバ損失とを低減できる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例であるスイッチング電源回路100を示す図である。
【図2】図1のスイッチング電源回路100の各部の電圧波形、電流波形を示す図である。
【図3】本発明の第2の実施例であるスイッチング電源回路200を示す図である。
【図4】本発明の第3の実施例であるスイッチング電源回路300を示す図である。
【図5】図4に示した実施例の各部の電圧波形、電流波形を示す図である。
【図6】本発明の第4の実施例であるスイッチング電源回路400を示す図である。
【図7】本発明に係るスイッチング電源回路に用いる放電回路の具体例を示す図である。
【図8】従来のスイッチング電源回路500を示す図である。
【図9】従来のスイッチング電源回路500の各部の電圧波形、電流波形を示す図である。
【符号の説明】
1・・・直流電源
2・・・トランス
3・・・スイッチ素子
4・・・電荷蓄積型ダイオード
5・・・整流用ダイオード
11・・・パルス幅制御回路
12・・・ホトカプラ
13・・・誤差増幅回路
14・・・電圧検出回路
15・・・放電回路
16・・・コンデンサ
100、200、300、400・・・スイッチング電源回路
CD・・・キャパシタンス
【産業上の利用分野】
この発明は、キャリアライフタイムの比較的長い電荷蓄積型ダイオードを用いた簡単な回路構成でスイッチ素子のゼロ電圧スイッチングを行うスイッチング電源回路に関する。
【0002】
【従来の技術】
ライフタイムの比較的長い電荷蓄積型ダイオードをスナバ用の素子として用いたスイッチング電源回路について開示したものとして、本件出願人に関連する下記特許文献1と特許文献2などがある。このような電源回路は、スイッチ素子のオン期間にトランスなどのインダクタンスに蓄積されたエネルギーを、スイッチ素子のオフ時に電荷蓄積型ダイオードを通してコンデンサに一旦蓄えてサージ吸収を行うと同時に、そのダイオードの逆回復時間における逆導通時に電源側に戻して電力損失の低減を図ることを基本的な技術としている。したがって、より多くのサージエネルギーを電源側に戻すには、電荷蓄積型ダイオードはより長いキャリアライフタイムを有することが好ましい。
【0003】
次に従来例として、後述する本発明と回路構成が非常に似ている一般的なフォワードコンバータ回路を図8に示して説明を行う。図8において、直流電源1はトランス2の1次巻線N1とFETのようなスイッチ素子3と直列に接続され、これらは閉回路を形成する。トランス2は1次巻線N1の他に、2次巻線N2と、1次巻線N1と直列の帰還巻線N3とを有する。帰還巻線N3の一端と直流電源1の負極側との間に帰還用ダイオード4’が接続される。2次巻線N2には整流用ダイオード5、フリーホイーリングダイオード6、平滑回路を構成するインダクタ7とコンデンサ8とが接続される。スイッチ素子3と並列に、スナバ回路を構成する直列の抵抗9とコンデンサ10とが接続され、更にスイッチ素子3をパルス幅制御するパルス幅制御回路11、ホトカプラ12を介して出力電圧の誤差信号を与える誤差増幅回路13を備える。
【0004】
次に各部の動作波形を示す図9も用いてこの従来のフォワードコンバータ回路の動作について説明する。
【0005】
先ず時刻t0において、スイッチ素子3がオフすると、出力電流に対応する1次側電流、つまり出力電流の1次側換算電流によりスイッチ素子3のキャパシタンスがチャージされ、図9(A)に示すように電圧が上昇を始める。
【0006】
時刻t1において、スイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の電圧が反転し、整流用ダイオード5が非導通となり、ダイオード6が導通して、インダクタ7−ダイオード6−不図示の負荷からなるループで電流が循環する。整流用ダイオード5が非導通となったので、トランス2の1次巻線N1には出力電流成分が流れなくなり、励磁電流によりスイッチ素子3のキャパシタンスがチャージされ、さらに電圧が上昇する。
【0007】
時刻t2において、スイッチ素子3の電圧が、(Ei+Ei×N1/N3)に等しい電圧に達すると、帰還用ダイオード4’が導通し、トランス2の帰還巻線N3を介して直流電源1に帰還電流を流し、トランス2をリセットする。理想的には帰還用ダイオード4’が導通したことで、トランス2の帰還巻線N3は直流電源1の電圧Eiで、1次巻線N1は電圧(Ei+Ei×N1/N3)でクランプされる。トランス2には漏れインダクタンスが存在するため、スイッチ素子3のオフ時に大きなサージ電圧が発生するが、抵抗9とコンデンサ10からなるスナバ回路が、このサージ電圧を抑制する。
【0008】
時刻t3でダイオード4’が非導通になると、スイッチ素子3のキャパシタンスとコンデンサ10それぞれに充電された電荷はトランス21の1次巻線N1、直流電源1を介して放電される。
【0009】
時刻t4においてスイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の巻線電圧はゼロになり、整流用ダイオード5、ダイオード6が導通し、出力電流が分流する。整流用ダイオード5、ダイオード6が導通することで、トランス2の1次巻線N2が短絡されるので、トランス2の巻線電圧はゼロ、スイッチ素子3の電圧は直流電源1の電圧Eiでクランプされる。
【0010】
時刻t5でスイッチ素子3がオンすると、トランス2の1次巻線N1に印加される電圧は直流電源1の電圧Eiとなり、整流用ダイオード5が導通、ダイオード6が非導通となる。スイッチ素子3には出力電流の1次側換算電流とトランス2の励磁電流との和の電流が流れる。
【0011】
次に、誤差増幅回路13とホトカプラ12とパルス幅制御回路11により、出力電圧が安定化するように制御された時刻t6において、スイッチ素子3がオフするよう制御される。
【0012】
この後、時刻t0〜t6の動作を繰り返す。
【0013】
【特許文献1】特開平9−149640号公報(4頁〜6頁、図1)
【特許文献2】特開平10−210747号公報(4頁〜6頁、図1)
【0014】
【本発明が解決しようとする課題】
しかし、一般にこのような回路構成のスイッチング電源は、トランス2の漏れインダクタンスによりスイッチ素子3のオフ時に大きなサージ電圧が発生するため、スイッチ素子3として高耐圧のものを用いなければならなかったり、ノイズ発生の原因になったりする。このような問題を解決するため、トランス2の漏れインダクタンスを小さくする目的で、トランス2の1次巻線N1と2次巻線N2をサンドイッチ巻きにして密結合にすることもあるが、この場合には、1次巻線と2次巻線間の浮遊容量が大きくなり、入力側から出力側へのノイズの伝搬や漏れ電流の増加という問題が生じる。
【0015】
また、スイッチ素子3のオン時には、整流ダイオード5とフリーホイーリングダイオード6とが導通しているため、トランス2の巻線の電圧はゼロ、スイッチ素子3の電圧は直流電源1の電圧Eiとなる。したがって、スイッチ素子3のオン時にはスイッチ素子3の電圧とスイッチ素子3を流れる電流との重なりがあり、スイッチング損失が発生する。
【0016】
さらに、このような従来のフォワードコンバータ回路は、スイッチ素子3のスイッチング損失や抵抗9とコンデンサ10とからなるスナバ回路によるスナバ損失やサージ電圧によるノイズが増加するという問題があった。
【0017】
したがって本発明は、このような従来のスイッチング回路の問題点を解決するため、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの1次巻線と2次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの1次巻線と2次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とにより、大容量のキャパシタンスや入力電源に充放電することで、トランスの1次巻線と2次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することを主目的とする。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減することも目的にしている。
【0018】
【課題を解決するための手段及び作用】
上記問題点を解決するため、本願請求項1記載の発明は、直流電源、1次巻線と2次巻線とその1次巻線に直列接続された付加巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージエネルギーを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記スイッチ素子のオフの期間に、前記電荷蓄積ダイオードは、先ず順方向に導通して前記トランスの漏れインダクタンスに蓄えられたエネルギーを前記直流電源に帰還すると共に、次に逆方向に導通して前記直流電源から前記付加巻線を介して電流を流すことによって、前記トランスを励磁して出力側に電力を供給し、前記電荷蓄積ダイオードが、順方向導通時にそのPN接合部に蓄えたキャリアとほぼ等しい電荷を逆方向導通時に注入することにより逆阻止能力が回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【0019】
このように構成したスイッチング電源においては、スイッチ素子の両端の電圧がゼロになったときにスイッチ素子をオンさせることができるように、トランスの1次巻線と2次巻線間の漏れインダクタンスを積極的に利用するとともに、トランスの1次巻線と2次巻線間の漏れインダクタンスに蓄積したエネルギーを長いキャリアライフタイムを有する電荷蓄積型ダイオードの順方向導通と逆方向導通とによって、トランスの1次巻線と直列接続された付加巻線を介して入力電源に充放電することで、トランスの1次巻線と2次巻線間の漏れインダクタンスによるスイッチ素子の電圧の跳ね上がりをクランプすることができ、回路部品を増やしたり、スイッチ素子を高耐圧にすることなく、スイッチング損失とスナバ損失とを低減することができる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減することもできる。
【0020】
また本願請求項2記載の発明は、直流電源、1次巻線と2次巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、そのスイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えるとともに、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷が放出された後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記電荷蓄積ダイオードは、前記スイッチ素子のオン期間に前記トランスの漏れインダクタンスに蓄えられたエネルギーを、前記スイッチ素子のオフ時に順方向に導通してコンデンサに一旦蓄えると共に、逆方向に導通して前記1次巻線を介して前記直流電源へ帰還し、前記電荷蓄積ダイオードが逆阻止能力を回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせるスイッチング電源回路を提供するものである。
【0021】
このように構成したスイッチング電源においては、電圧クランプ用のコンデンサを別途有しているので、トランスの漏れインダクタンスのエネルギーによるスイッチ素子の電圧上昇を低く抑えることができ、請求項1の効果の他に低い耐圧のスイッチ素子を使用することができるという効果も奏する。
【0022】
本願請求項3記載の発明は、請求項1又は請求項2において、前記制御回路は、前記スイッチ素子の両端の電圧を検出する電圧検出回路を備えたスイッチング電源回路を提供するものである。
【0023】
このように構成したスイッチング電源においては、スイッチ素子の両端がほぼゼロになったことを検出して、スイッチ素子のゼロ電圧スイッチングをより確実なものにすることができる。
【0024】
【本発明の実施の形態】
本発明の実施の形態について説明する前に、図1を利用して本発明の基本的な考え方などについて説明する。一般に、スイッチング電源ではダイオードの逆回復特性が悪い、つまり逆回復時間が長いと、逆方向電流が大きくり、電力損失が増大するので、コストとの兼ね合いでできるだけ逆回復時間の短いダイオードを用いる。ダイオードの逆回復時間はそのキャリアライフタイムに影響される部分が大きい。キャリアライフタイムはダイオードのPN接合部におけるキャリアの再結合により消滅する時間であり、半導体構造などによって長くすることができ、スイッチング電源におけるスイッチング周期よりも長くすることが可能で、その数倍以上にできる。
【0025】
したがって、外部から逆方向電流を流さなければ、その逆回復時間はスイッチング周期よりも長くなる。しかし、ダイオードの逆方向特性は、順方向電流の通流によりダイオードのPN接合部に蓄積されたキャリアにほぼ等しい電荷が逆方向電流の通流により注入されるとき中和されて回復し、逆方向阻止機能が回復する。
【0026】
本発明に使用する電荷蓄積型ダイオード4は、そのキャリアライフタイムがスナバ損失を低減できる程度以上の長さ、好ましくはスイッチング電源のスイッチング周期と同等以上の長さで、スイッチ素子3のスイッチング周期よりも短い逆回復時間を呈する。つまり、本発明の目的からみて電荷蓄積型ダイオード4の順方向電流と逆方向電流の積分量が等しくなるので、スイッチ素子3がターンオンするときには、電荷蓄積型ダイオード4は逆方向に流れる逆方向電流による電荷の中和作用で既に逆方向回復している。
【0027】
このような特性を有する電圧蓄積型ダイオード4を使用することで、大きな漏れインダクタンスをもつ製作し易いトランスを積極的に使用し、ゼロ電圧スイッチングを簡単な回路で実現する。
【0028】
本発明は、簡単な回路構成でスイッチ素子3のゼロ電圧スイッチング動作を可能にし、さらに従来のスイッチング電源の問題点であるところのサージ電圧によるノイズ発生、スナバ損失、スイッチ素子の高耐圧化を低減できる。
【0029】
また、本発明はトランス2の入出力巻線間の漏れインダクタンスを積極的に利用するスイッチング電源であるので、トランス2の巻線を密結合にする必要がなく、製作し易い粗結合もしくは分割巻構造にすることが可能となり、トランス2の入出力巻線間の浮遊容量が小さくなり、入力側から出力側へ伝搬されるノイズや漏れ電流を小さくできる。
【0030】
本発明のトランス2は上述のとおり、入出力巻線間の漏れインダクタンスを積極的に利用するが、入力側巻線同士、又は出力側巻線同士の漏れインダクタンスは本発明の動作にとって必要がなく、不要な電圧振動や電流振動、サージ電圧などを発生する悪影響をもたらすため、入力側巻線同士又は出力側巻線同士を結合良く巻くことが好ましい。
【0031】
以後、入出力巻線の粗結合による漏れインダクタンスを入出力巻線間の漏れインダクタンスと呼び、入力巻線同士や出力巻線同士の漏れインダクタンスを入力巻線相互間の漏れインダクタンス又は出力巻線相互間の漏れインダクタンスと呼ぶ。
【0032】
次に実施例について説明する。図1は、本発明に係るフライバック型のスイッチング電源の第1の実施例を示す。図1において、図8で示した記号と同一の記号は対応する部材を示すものとする。この実施例が、図8に示した従来例と異なる主な点は、前述のようにスイッチング電源では一般にキャリアライフタイム、別の言葉で表現すれば逆回復時間の短いダイオードを用いるが、帰還用ダイオード4’に代わってキャリアライフタイムの長い電荷蓄積型ダイオード4を用いたこと、制御回路110がスイッチ素子3の電圧を検出する電圧検出回路14を備えて、スイッチ素子3の両端の電圧がほぼゼロになったときにスイッチ素子3をオンさせること、2次巻線N2の極性が異なること、トランス2の入出力巻線間の漏れインダクタンスを積極的に利用することの四点である。以下の説明では、特にこれら異なる点について説明を行う。
【0033】
次に、本発明の第1の実施例であるスイッチング電源回路100の動作について、各部の電圧波形、電流波形を示す図2も用いて説明する。
【0034】
先ず時刻t0において、MOSFETのようなスイッチ素子3がオフすると、トランス2の1次巻線N1と2次巻線N2間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とが、スイッチ素子3の両端のキャパシタンスCDを充電し、図1(A)に示すように電圧が上昇を始める。ここでキャパシタンスCDは、スイッチ素子3のキャパシタンス又はそれとは別途接続されたコンデンサの容量との和に等しいキャパシタンスを示す。
【0035】
時刻t1において、スイッチ素子3の電圧が直流電源1の電圧Eiに達すると、トランス2の巻線電圧が反転し、整流用ダイオード5が導通し、出力に電力を供給する。キャパシタンスCDは更に充電されるため、スイッチ素子3の両端の電圧は上昇する。
【0036】
時刻t2において、スイッチ素子3の電圧が、(Ei+Ei×N1/N4)に等しい電圧に達すると、電荷蓄積型ダイオード4が順方向に導通し、トランス2の付加巻線N4を介してトランス2のリセット電流を流して直流電源1に帰還電流を流す。このとき電荷蓄積型ダイオード4を流れる電流は、トランス2の励磁電流と2次巻線N2を流れる電流の1次側換算した電流との和に等しい電流となる。
【0037】
理想的には電荷蓄積型ダイオード4が順方向に導通したことで、トランス2の付加巻線N4は直流電源1の電圧Eiで、1次巻線N1は電圧(Ei×N1/N4)でクランプされるが、実際にはトランス2の入出力巻線相互間に漏れインダクタンスが存在するため、スイッチ素子3のオフ時に大きなサージ電圧が発生する。このサージ電圧は、前記漏れインダクタンスが大きいほど高くなるので、サージ電圧を抑制するにはトランス2の入出力巻線相互間の磁気結合を良好にする必要がある。また、そのサージ電圧はキャパシタンスCDの大きさを調整することにより抑制できる。
【0038】
電荷蓄積型ダイオード4は、順方向電流により不図示の半導体ボディのPN接合部に電荷を蓄積する。この電荷蓄積型ダイオード4は、その蓄積電荷が少なくともスイッチングの一周期に等しい期間、再結合によりほとんど消滅することなく、好ましくはほぼ100%存在が可能なキャリアライフタイムを有する。一般に、ダイオードはキャリアライフタイムが長いほど、流すことのできる逆方向電流の積分量が順方向電流の積分量に近づく。
【0039】
次に時刻t3において、電荷蓄積型ダイオード4の順方向電流がゼロになると、電荷蓄積型ダイオード4は逆方向に導通し、順方向導通時に蓄積した電荷を放出する。このときトランス2は、さらに逆方向導通している電荷蓄積型ダイオード4を介して直流電源1によって励磁されると同時に、整流ダイオード5を介して出力に電力を供給する。電荷蓄積型ダイオード4のこの作用が大切である。
【0040】
時刻t2からt3の期間は、図2(D)に示すようにトランス2のN2が出力電圧Eoでクランプされるため、トランス2のN4はEo×N4/N2の電圧となる。したがって、電荷蓄積型ダイオード4に流れる順逆方向の電流は、直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、(Ei−Eo×N4/N2)t/L1となる。この式でも理解できるように、トランス2の入出力巻線間の漏れインダクタンスは電荷蓄積型ダイオード4を流れる電流(図2(C))の傾きに大きく影響するため、トランス2の入出力巻線間の漏れインダクタンスによりスイッチ素子3の電圧クランプ時間が決定され、さらにはスイッチ素子3のスイッチング周波数にまで影響を与える。したがって、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0041】
時刻t4において、電荷蓄積型ダイオード4のPN接合部に蓄積した電荷が逆方向導通によって引き抜かれ、つまり注入される電荷により中和されてゼロになると、電荷蓄積型ダイオード4は逆方向阻止能力を回復する。これに伴い、付加巻線N4に流れていた電流はゼロになり、トランス2は逆方向(負の方向)に励磁された状態になっているから、この状態の磁束に対応した電流に、2次巻線N2側に伝達される1次巻線側換算電流を合算した電流が1次巻線N1を流れ、この電流によりキャパシタンスCDの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【0042】
時刻t5において、キャパシタンスCDの電圧がゼロになり、電圧検出回路14によりスイッチ素子3の両端の電圧がゼロになったことが検出されると、制御回路110はスイッチ素子3をオンする。このようにスイッチ素子3がゼロ電圧スイッチング動作することにより、キャパシタンスCDに充電されたスナバエネルギーは直流電源1に回収されることになる。
【0043】
そして、時刻t6において、整流用ダイオード5の電流がゼロになるため、図2(D)に示すようにトランス2の2次巻線N2の電圧は反転する。
【0044】
さらに、制御回路110により出力電圧が安定化するように制御された時刻t7において、スイッチ素子3がオフするようにパルス幅制御される。
【0045】
この制御についてもう少し詳しく説明する。スイッチ素子3の電圧がゼロ又はゼロ付近になるときを電圧検出回路14により検出、あるいは見込んで、パルス幅制御回路11はスイッチ素子3をオンする。スイッチ素子3のオン時間は出力電圧を安定化するように、誤差増幅回路13とパルス幅制御回路11とにより決定される。オフ時間は入出力条件やトランス2のインダクタンス値などにより変化するため、本発明では固定周波数では動作しない。パルス幅制御回路11は、三角波や鋸波と誤差増幅回路13の誤差信号とを比較してパルス幅を決定する通常の電圧モードコントロールでも、トランス2の1次巻線N1の電流もしくは2次巻線N2の電流、あるいはインダクタ7の電流と誤差増幅回路13の誤差信号とを比較して、パルス幅を決定する電流モードコントロールでも動作が可能である。
【0046】
この後、時刻t0〜t7の動作を繰り返す。
【0047】
このように、第1の実施例によれば、簡単な回路構成でスイッチ素子3のスイッチング損失をほぼゼロにでき、スイッチ素子3のオフ時にトランス2の入力巻線相互間の漏れインダクタンスにより発生するサージ電圧をキャパシタンスCDにより抑制でき、かつキャパシタンスCDに蓄積したスナバエネルギーを直流電源1に回収することでスナバ損失をほぼゼロにすることができる。したがって、電源装置の小型化に必要な高周波動作が可能であり、また、漏れインダクタンスの大きなトランスを使用しても動作に悪影響を及ぼさないので、入出力間のノイズの伝達を小さくできる。
【0048】
図3に本発明の第2の実施例であるスイッチング電源回路200を示すが、本発明の重要な構成要素である電荷蓄積型ダイオード4の特性、基本的動作、得られる効果が第1の実施例と同じで、2次側回路も同じであるので、詳細な動作説明は省略する。図1に示した記号と同一の記号については相当する部材を示すものとする。
【0049】
スイッチング電源回路200ではトランス2の付加巻線N4を介して1次巻線N1の電圧を直流電源1の電圧Eiにクランプしたのに対して、スイッチング電源回路200ではトランス2の1次巻線N1の電圧をコンデンサ16の電圧と直流電源1の電圧Eiとの差電圧でクランプする。コンデンサ16の電圧はほぼ直流となるような大きな容量を選択する。
【0050】
この実施例においても、スイッチ素子のオン期間にトランス2の入出力巻線間の漏れインダクタンスに蓄積された磁気エネルギーは、スイッチ素子3のオフに伴って電荷蓄積型ダイオード4の順方向導通でコンデンサ16やキャパシタンスCDに吸収され、これらに一旦充電される。そして、電荷蓄積型ダイオード4の順方向電流がゼロになると、電荷蓄積型ダイオード4が逆方向に導通することによって、コンデンサ16に充電されたエネルギーはトランス2の1次巻線N1を介して直流電源1に帰還される。したがって、電荷蓄積型ダイオード4のキャリアライフタイムが理想的に長ければ、コンデンサ16に充電された前記エネルギーはすべて直流電源1に戻されるが、実際には制限があるので、戻せない一部分は次に述べる放電回路で放出してやる必要がある。
【0051】
端子A、B、C間に接続された放電回路15は、前述の理由と電荷蓄積型ダイオード4の特性のバラツキにより、(順方向導通時の電流積分量)>(逆方向導通時の電流積分量)となる場合の、コンデンサ16の電圧上昇を抑制するため、その差分をコンデンサ16から直流電源1に放電するための回路である。放電回路15の具体例については後で詳述する。
【0052】
なお、この実施例が前記特許文献1のフォワード型のスイッチング電源と異なる主な点は、スイッチ素子3と並列のキャパシタCDでスナバエネルギーの一部を吸収し、その電圧に等しいスイッチ素子3の電圧を検出していてその電圧がほぼゼロになるとき、スイッチ素子3をオンさせることによりスイッチング損失を低減することと、スイッチ素子3がオフの期間に電力が負荷に供給されるフライバック型の構成となっていること、トランス2の入出力巻線間の漏れインダクタンスを積極的に利用することの三点である。
【0053】
次に、本発明の第3の実施例であるスイッチング電源回路300を示す図4と、その各部の動作波形を示す図5とにより実施例を説明する。図1、図3で示した記号と同一の記号は相当する部材を示すものとする。この実施例でも図1で述べたダイオードと同様な電荷蓄積型ダイオード4を用いる。この実施例では、トランス2の2次側に別の巻線N3を設け、その一端を2次巻線N2の極性の異なる一端に接続し、他端をダイオード6を介して整流用ダイオード5のカソード側に接続する。
【0054】
時刻t0において、スイッチ3素子がオフすると、トランス2の入出力巻線間の漏れインダクタンスに蓄積されたエネルギーによる電流と励磁電流とがキャパシタンスCDを充電することにより、スイッチ素子3の電圧が上昇する。トランス2の巻線電圧は、漏れインダクタンスにより整流用ダイオード5が導通し続けているため、スイッチ素子3の電圧が直流電源1の電圧Ei以上になっても反転しない。
【0055】
時刻t1において、スイッチ素子3の電圧が(Ei+Ei×N1/N4)に達すると、電荷蓄積型ダイオード4が順方向に導通し、トランス2にリセット電流を流す。理想的にはトランス2の付加巻線N4は直流電源1の電圧Eiで、1次巻線N1はEi×N1/N4でクランプされるが、実際はトランス2の入力巻線相互間の漏れインダクタンスにより、スイッチ素子3のオフ時にはサージ電圧が発生する。このサージ電圧はキャパシタンスCDにより吸収されるが、トランス2の入力巻線相互間の漏れインダクタンスが大きいほど高くなるので、サージ電圧を低く抑えるにはトランス2の1次巻線N1と付加巻線N4との結合を良くする必要がある。また、スイッチ素子3のサージ電圧はキャパシタンスCDの容量を調整することで抑制することができる。
【0056】
時刻t2において、トランス2の入出力巻線間の漏れインダクタンスにより流れていた整流用ダイオード5の電流がゼロになるため、トランス2の2次巻線N2と巻線N3の電圧は反転し、ダイオード6に電流が流れ始める。電荷蓄積型ダイオード4の電流は、ダイオード6の電流の1次側に換算した電流が負方向に加算されるため、減少する。
【0057】
時刻t3において、電荷蓄積型ダイオード4の順方向電流がゼロになると、そのダイオード4が逆方向導通し、トランス2は逆向きに励磁され、ダイオード6には引き続き電流が流れる。
【0058】
時刻t4において、電荷蓄積型ダイオード4の不図示のPN接合部に蓄積した電荷が逆方向導通によって引き抜かれてゼロになる、つまりPN接合部のキャリアが中和されてゼロになると、電荷蓄積型ダイオード4は逆方向阻止能力を回復する。これに伴い、付加巻線N4に流れていた電流はゼロになり、トランス2は逆方向(負の方向)に励磁された状態になっているから、この状態の磁束に対応した電流に、2次巻線N2側に伝達される1次巻線側換算電流を合算した電流が1次巻線N1を流れ、この電流によりキャパシタンスCDの電荷を放電して電圧を低下させ、かつ出力側に電力が供給される。
【0059】
時刻t2からt4の期間はトランス2の巻線N3が出力電圧Eoでクランプされるため、トランス2の付加巻線N4の電圧はEo×N4/N3に等しい電圧となるので、電荷蓄積型ダイオード4に流れる電流I4の傾きは直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、(Ei−Eo×N4/N3)t/L1となる。この式から理解できるように、また、第1の実施例と同様にトランス2の入出力巻線間の漏れインダクタンスは電圧蓄積型ダイオード4の電流の傾きに大きく影響するため、トランス2の入出力巻線間の漏れインダクタンスによりスイッチ素子3の電圧クランプ時間を決定し、さらにはスイッチ素子3のスイッチング周波数にまで影響する。したがって、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0060】
時刻t5において、キャパシタンスCDの電圧がゼロになり、電圧検出回路14によりスイッチ素子3のゼロ電圧が検出されると、パルス幅制御回路11はスイッチ素子3にパルス幅制御信号を与えてオンさせる。このとき、キャパシタンスCDに蓄積されたスナバエネルギーは、スイッチ素子3がゼロ電圧スイッチング動作を行うことにより、直流電源1に回収されることになり、スナバ損失はほとんどゼロになる。
【0061】
時刻t6において、トランス2の入出力巻線間の漏れインダクタンスにより流れていたダイオード6の電流がゼロになるため、トランス2の2次巻線N2電圧は反転し、整流用ダイオード5に電流が流れ始める。
【0062】
時刻t6からt7の期間はトランス2の2次巻線N2が出力電圧Eoでクランプされるため、トランス2の1次巻線N1はEo×N1/N2の電圧となり、スイッチ素子3に流れる電流I3の傾きは、直流電源1の電圧をEi、トランス2の入出力巻線間の漏れインダクタンスをLlとすると、I3=(Ei−Eo×N4/N3)t/L1となる。この式から理解できるように、時刻t2からt4の動作と同様にトランス2の入出力巻線間の漏れインダクタンスがスイッチング周波数に影響するため、トランス2の入出力巻線間の漏れインダクタンスの値はスイッチング周波数に適合した値を選択する必要がある。
【0063】
スイッチ素子3は、誤差増幅回路13とホトカプラ12とパルス幅制御回路11による通常のパルス幅制御により、出力電圧が安定化するように制御され、時刻t7においてオフする。
【0064】
この後、時刻t0〜t7の動作を繰り返す。
【0065】
このような実施例の動作は、前述の実施例と同様にスイッチ素子3のスイッチング時の電圧と電流の重なりによって発生するスイッチング損失がほぼゼロとなる。また、トランス2の入出力巻線相互間の漏れインダクタンスによるスイッチ素子3に発生するサージ電圧をキャパシタンスCDにより抑制でき、かつキャパシタンスCDに蓄積したスナバエネルギーを直流電源1に回収することで無損失にすることができる。したがって、電源装置の小型化に必要な高周波動作において、スイッチ素子3のスイッチング損失やスナバ損失がほぼゼロにすることができ、またノイズを低減することもできる。
【0066】
次に、図6に示す本発明の第4の実施例であるスイッチング電源回路400では、電荷蓄積型ダイオード4の特性、基本的動作、効果などが前記第3の実施例と同じであり、1次側の回路構成は前記第2の実施例と同じであるので、詳細な動作は省略する。
【0067】
第3の実施例では、トランス2の巻線N4を介して1次巻線N1の電圧を直流電源1の電圧Eiにクランプしたのに対して、第4の実施例はトランス2の1次巻線N1の電圧を第2の実施例と同様に、コンデンサ16の電圧と直流電源1の電圧の差電圧でクランプする。コンデンサ16は、その電圧がほぼ直流となるようなキャパシタンスに選択される。1次側回路の動作は前記第2の実施例の1次側回路と同じであり、2次側回路の動作は前述の第3の実施例と同様である。放電回路15については、第2の実施例と同様である。
【0068】
次に、図7(1)、(2)、(3)にしたがって前記第2、第4の実施例に用いられる放電回路の好ましい具体例について説明する。この図の各放電回路の端子A、B、Cは、図3、図5に示した放電回路15の端子A、B、Cのそれぞれに相当する。
【0069】
図7(1)の放電回路15は、単なる抵抗17であるため、図3又は図5に示したコンデンサ16の電圧は回路定数や電荷蓄積型ダイオード4の特性に影響されてしまい、コンデンサ16の電圧は変動するが、簡単で安価な回路である。
【0070】
図7(2)の放電回路15は、スイッチ18と抵抗19〜22とコンデンサ23とホトカプラ24とを組み合わせてなり、スイッチ18がドロッパとして動作するため、ホトカプラ24からの信号に対応した電流を端子Bから端子Aに流すことができる。
【0071】
図7(3)の放電回路15は、インダクタ25とスイッチ26とスイッチング素子3のオフの期間にスイッチ26にオンオフ信号を与える制御回路27とからなる降圧チョッパ回路と、ダイオード28とにより構成され、コンデンサ16から直流電源1へ余剰のエネルギーを放出する。
【0072】
図7(2)又は図7(3)の放電回路を使用すれば、スイッチ18や26により放電電流を制御することが可能となり、コンデンサ16の電圧を自由に設定できる。コンデンサ16の電圧を自由に設定できるメリットとして、例えばコンデンサ16の電圧の上限を制限することで、スイッチ素子3を低耐圧化できる。
【0073】
【発明の効果】
以上説明したように、本発明によれば、長いキャリアライフタイムを有する電荷蓄積型ダイオードを使用し、その電荷蓄積型ダイオードの逆方向導通の働きでトランスの1次巻線に電流を流して、スイッチ素子と並列のキャパシタンスの電荷を放電させることにより、スイッチ素子の両端の電圧をゼロにでき、その電圧がゼロになったときにスイッチ素子をオンさせるから、回路部品を増やすことなくスイッチング損失とスナバ損失とを低減できる。また、漏れインダクタンスの大きなトランスの使用を可能にしたことにより、1次側から2次側に伝達されるノイズを低減できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例であるスイッチング電源回路100を示す図である。
【図2】図1のスイッチング電源回路100の各部の電圧波形、電流波形を示す図である。
【図3】本発明の第2の実施例であるスイッチング電源回路200を示す図である。
【図4】本発明の第3の実施例であるスイッチング電源回路300を示す図である。
【図5】図4に示した実施例の各部の電圧波形、電流波形を示す図である。
【図6】本発明の第4の実施例であるスイッチング電源回路400を示す図である。
【図7】本発明に係るスイッチング電源回路に用いる放電回路の具体例を示す図である。
【図8】従来のスイッチング電源回路500を示す図である。
【図9】従来のスイッチング電源回路500の各部の電圧波形、電流波形を示す図である。
【符号の説明】
1・・・直流電源
2・・・トランス
3・・・スイッチ素子
4・・・電荷蓄積型ダイオード
5・・・整流用ダイオード
11・・・パルス幅制御回路
12・・・ホトカプラ
13・・・誤差増幅回路
14・・・電圧検出回路
15・・・放電回路
16・・・コンデンサ
100、200、300、400・・・スイッチング電源回路
CD・・・キャパシタンス
Claims (3)
- 直流電源、1次巻線と2次巻線とその1次巻線に直列接続された付加巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、該スイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージエネルギーを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えると共に、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、前記スイッチ素子のオフの期間に、前記電荷蓄積ダイオードは、先ず順方向に導通して前記トランスの漏れインダクタンスに蓄えられたエネルギーを前記直流電源に帰還すると共に、次に逆方向に導通して前記直流電源から前記付加巻線を介して電流を流すことにより、前記トランスを励磁して出力側に電力を供給し、前記電荷蓄積ダイオードが、順方向導通時にそのPN接合部に蓄えたキャリアとほぼ等しい電荷を逆方向導通時に注入することにより逆阻止能力が回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、
その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせることを特徴とするスイッチング電源回路。 - 直流電源、1次巻線と2次巻線とを有するトランス、前記1次巻線に直列接続されたスイッチ素子、該スイッチ素子と並列でそのスイッチ素子のオフの際に発生するサージを吸収するキャパシタンス、前記スイッチ素子のオフ期間で順方向に導通してそのPN接合部にキャリアを蓄えると共に、逆方向に導通して前記蓄えたキャリアとほぼ等しい電荷を放出した後に逆阻止能力を回復する電荷蓄積型ダイオード、前記2次巻線の電圧を整流する整流用ダイオード、及び出力電圧が安定するように前記スイッチ素子を制御する制御回路を備えるスイッチング電源であって、
前記電荷蓄積ダイオードは、前記スイッチ素子のオン期間に前記トランスの漏れインダクタンスに蓄えられたエネルギーを、前記スイッチ素子のオフ時に順方向に導通してコンデンサに一旦蓄えると共に、逆方向に導通して前記1次巻線を介して前記直流電源へ帰還し、
前記電荷蓄積ダイオードが逆阻止能力を回復した後、前記キャパシタンスに蓄えられた電荷は前記1次巻線を通して放電され、
その放電によって前記スイッチ素子の両端の電圧がほぼゼロになるとき、前記制御回路は前記スイッチ素子をオンさせることを特徴とするスイッチング電源回路。 - 請求項1又は請求項2において、
前記制御回路は、前記スイッチ素子の両端の電圧を検出する電圧検出回路を備えたことを特徴とするスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069436A JP2004282868A (ja) | 2003-03-14 | 2003-03-14 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069436A JP2004282868A (ja) | 2003-03-14 | 2003-03-14 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004282868A true JP2004282868A (ja) | 2004-10-07 |
Family
ID=33286464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069436A Withdrawn JP2004282868A (ja) | 2003-03-14 | 2003-03-14 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004282868A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007295644A (ja) * | 2006-04-20 | 2007-11-08 | Toyo Networks & System Integration Co Ltd | スイッチング電源 |
JP2008517444A (ja) * | 2004-10-22 | 2008-05-22 | オスラム シルヴェニア インコーポレイテッド | ゼロ電圧スイッチングコンバータを備えたバラスト |
JP2016171704A (ja) * | 2015-03-13 | 2016-09-23 | パナソニックIpマネジメント株式会社 | 電源装置 |
-
2003
- 2003-03-14 JP JP2003069436A patent/JP2004282868A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008517444A (ja) * | 2004-10-22 | 2008-05-22 | オスラム シルヴェニア インコーポレイテッド | ゼロ電圧スイッチングコンバータを備えたバラスト |
JP2007295644A (ja) * | 2006-04-20 | 2007-11-08 | Toyo Networks & System Integration Co Ltd | スイッチング電源 |
JP2016171704A (ja) * | 2015-03-13 | 2016-09-23 | パナソニックIpマネジメント株式会社 | 電源装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6198260B1 (en) | Zero voltage switching active reset power converters | |
US8743565B2 (en) | High power converter architecture | |
US9019724B2 (en) | High power converter architecture | |
US5430633A (en) | Multi-resonant clamped flyback converter | |
US6061252A (en) | Switching power supply device | |
US6452814B1 (en) | Zero voltage switching cells for power converters | |
US7869235B2 (en) | Flyback converter having an active snubber | |
KR20020074203A (ko) | 플라이백 컨버터를 위한 누설에너지 회복 시스템과누설에너지 회복 방법 | |
US7196913B2 (en) | DC conversion apparatus | |
JP2015159710A (ja) | エネルギー回収スナバ | |
JPH09149640A (ja) | スイッチング電源及びその制御方法 | |
US7505289B2 (en) | Flyback DC/DC converter using clamp diode | |
JP2008535470A (ja) | 1次側の漂遊エネルギーが逆給電されるスイッチング電源を作動するための方法 | |
CN115528886A (zh) | 具有变压器的功率转换器电路及转换方法 | |
JP2000152627A (ja) | リンギングチョークコンバータ | |
KR101141374B1 (ko) | 부스트 컨버터 | |
JP2004304962A (ja) | スナバー回路およびそれを搭載するスイッチング電源装置 | |
JP2004282868A (ja) | スイッチング電源回路 | |
KR102525753B1 (ko) | 절연형 스위칭 전원 공급 장치 | |
JP4144715B2 (ja) | Dcーdcコンバータ | |
JP3610383B2 (ja) | フライバック形コンバータ | |
JP2011061953A (ja) | 多出力スイッチング電源装置 | |
JP2002119055A (ja) | Dc−dcコンバータ | |
JP3514600B2 (ja) | スイッチング電源及びその制御方法 | |
CN112072922B (zh) | 一种具减震控制之转换装置及其减震控制的操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |