JP2004282623A - 送受信制御装置 - Google Patents
送受信制御装置 Download PDFInfo
- Publication number
- JP2004282623A JP2004282623A JP2003074248A JP2003074248A JP2004282623A JP 2004282623 A JP2004282623 A JP 2004282623A JP 2003074248 A JP2003074248 A JP 2003074248A JP 2003074248 A JP2003074248 A JP 2003074248A JP 2004282623 A JP2004282623 A JP 2004282623A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- terminal
- reception
- hole conductor
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Transceivers (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
【課題】アイソレーションの低下がなく、かつ送信時の送信損失を小さくすることができる送受信制御装置を提供する。
【解決手段】複数の誘電体層を積層してなる積層体の表面に、アンテナ端子ＡＮＴ、送信端子Ｔｘ、受信端子Ｒｘ、電圧制御端子Ｖｃ及びグランド端子ＧＮＤを設けるとともに、前記積層体の上面及び内部にアンテナ端子ＡＮＴ−送信端子Ｔｘ間に接続される第１スイッチ回路ＳＷ１とアンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２とを設け、該第２スイッチ回路ＳＷ２を、送信信号の波長の１／４の線路長を有する伝送線路ＳＬ１と、スイッチングダイオードＤ２と、該スイッチングダイオードＤ２にＲＣ並列回路を介して電気的に接続されるグランド端子とで構成し、前記ＲＣ並列回路を積層体内に埋設した異なるビアホール導体Ｌ３−２、Ｌ３−３を介してグランド端子ＧＮＤに接続する。
【選択図】図１
【解決手段】複数の誘電体層を積層してなる積層体の表面に、アンテナ端子ＡＮＴ、送信端子Ｔｘ、受信端子Ｒｘ、電圧制御端子Ｖｃ及びグランド端子ＧＮＤを設けるとともに、前記積層体の上面及び内部にアンテナ端子ＡＮＴ−送信端子Ｔｘ間に接続される第１スイッチ回路ＳＷ１とアンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２とを設け、該第２スイッチ回路ＳＷ２を、送信信号の波長の１／４の線路長を有する伝送線路ＳＬ１と、スイッチングダイオードＤ２と、該スイッチングダイオードＤ２にＲＣ並列回路を介して電気的に接続されるグランド端子とで構成し、前記ＲＣ並列回路を積層体内に埋設した異なるビアホール導体Ｌ３−２、Ｌ３−３を介してグランド端子ＧＮＤに接続する。
【選択図】図１
Description
【０００１】
【発明の属する技術分野】
本発明は、携帯電話等の通信機器に組み込まれ、信号経路の切り替えを行うのに用いられる送受信制御装置に関するものである。
【０００２】
【従来の技術】
従来より、送受信制御装置は、通信機器等において送信信号及び受信信号の送受信を交互に切り替えるために用いられている。
【０００３】
図７（ａ）（ｂ）（ｃ）は従来の送受信制御装置であり、図７（ａ）は送受信制御装置の上面の部品配置図、図７（ｂ）は送受信制御装置の上面図であり、図７（ｃ）は図７（ｂ）のＢ−Ｂ´線断面図である。
【０００４】
図８、図９は従来の送受信制御装置の一例を示す等価回路図である。図８、図９に示す送受信制御装置は、アンテナ端子ＡＮＴ、送信端子Ｔｘ、受信端子Ｒｘを備えており、前記送信端子Ｔｘとアンテナ端子ＡＮＴとの間にスイッチングダイオードＤ２を備える第１スイッチ回路ＳＷ１を、前記受信端子Ｒｘとアンテナ端子ＡＮＴとの間に伝送線路ＳＬ１を接続するとともに、前記伝送線路ＳＬ１の受信端子Ｒｘ側端部とグランド端子ＧＮＤとの間にスイッチングダイオードＤ１を接続した第２スイッチ回路ＳＷ２を備えた構造となっている（例えば、特許文献１参照。）。
【０００５】
従来の送受信制御装置においては、図７（ｃ）、図８に示すように、受信端子Ｒｘ側の第２スイッチ回路ＳＷ２において、スイッチングダイオードＤ１のカソードに接続されるコンデンサＣ５と抵抗Ｒ１を同一のビアホール導体Ｌ２でグランド端子ＧＮＤに接続していた。
【０００６】
以下、上述した送受信制御装置を用いて送信信号と受信信号の送受信を切り替える際の回路動作について説明する。
【０００７】
まず、送信信号の送信時には、電圧制御端子Ｖｃから、スイッチングダイオードＤ１、Ｄ２に対して順バイアス（電圧制御端子Ｖｃからの制御信号がハイレベル）をかけ、スイッチングダイオードＤ１、Ｄ２をオンにする。このときスイッチングダイオードＤ２がオンになることで、送信端子Ｔｘを介して入力された送信信号はアンテナ端子ＡＮＴに送出される。一方、スイッチングダイオードＤ１がオンになり、スイッチングダイオードＤ１のオン時のインダクタンス成分とアノードに接続されたコンデンサＣ５と抵抗Ｒ１による並列共振回路により送信信号の送信周波数で直列共振し、その結果、送信周波数のλ／４の線路長をもつ伝送線路ＳＬ１によりアンテナ端子ＡＮＴから受信端子Ｒｘ側をみた場合、高インピーダンスとなり、送信信号の受信端子Ｒｘ側への侵入を阻止することになる。
【０００８】
また、受信信号の受信時には、電圧制御端子Ｖｃに制御電圧が印加されず（電圧制御端子Ｖｃからの制御信号がローレベル）、スイッチングダイオードＤ１、Ｄ２は共にオフとなる。従って、アンテナ端子ＡＮＴより入力された受信信号は送信端子Ｔｘ側には送出されずに伝送線路ＳＬ１を通過して受信端子Ｒｘ側へ送出される。
【０００９】
このように、電圧制御端子Ｖｃからの制御電圧によりスイッチングダイオードＤ１、Ｄ２のオン・オフを制御するとともに、伝送線路ＳＬ１をショートスタブ状態にすることにより送信信号と受信信号の送受信が切り替えられる。
【００１０】
【特許文献１】
特開２００２−３３６７８号公報
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来の送受信制御装置においては、送信時においてアンテナ端子ＡＮＴから、受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションの低下によって受信端子Ｒｘに不要信号が印加される為、携帯端末の誤動作の発生や、送信時のアンテナ端子−送信端子間の送信損失が大きくなることがあった。
【００１２】
本発明は上述の問題点を鑑みて案出されたものであり、その目的は、送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションの低下がなく、かつ送信時のアンテナ端子−送信端子間の送信損失を小さくすることができる送受信制御装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の送受信制御装置は、複数の誘電体層を積層してなる積層体の表面に、アンテナ端子、送信端子、受信端子、電圧制御端子及びグランド端子を設けるとともに、前記積層体の上面及び内部にアンテナ端子−送信端子間に接続される第１スイッチ回路とアンテナ端子−受信端子間に接続される第２スイッチ回路とを設けてなり、前記第１スイッチ回路、第２スイッチ回路のオン・オフを制御し、アンテナ−送信回路間の接続とアンテナ−受信回路間の接続とを切り替えることによって送信信号・受信信号を交互に送受信する送受信制御装置であって、前記第２スイッチ回路は、前記積層体の内部もしくは表面に設けられ、送信信号の波長の１／４の線路長を有する伝送線路と、前記積層体の表面に搭載されるスイッチングダイオードと、前記スイッチングダイオード及び前記グランド端子間に電気的に接続されるＲＣ並列回路とを含んで構成されており、前記ＲＣ並列回路を構成するコンデンサは、前記積層体の内部に配設された一対の内部電極層と該内部電極層間に介在される誘電体層とで形成されるとともに、前記内部電極層の一方が前記積層体の内部に埋設された第１ビアホール導体を介して前記スイッチングダイオードに、また前記内部電極層の他方が前記積層体の内部に埋設された第２ビアホール導体を介して前記グランド端子に電気的に接続され、前記ＲＣ並列回路を構成する抵抗は、前記積層体の表面に設けられるとともに、その一端側が前記積層体表面の導体層を介して前記スイッチングダイオードに、他端側が前記積層体の内部に埋設された第３ビアホール導体を介して前記グランド端子に電気的に接続されていることを特徴とするものである。
【００１４】
また、本発明の送受信制御装置は、前記第１ビアホール導体と前記第３ビアホール導体との間の距離が、前記第１ビアホール導体と前記第２ビアホール導体との間の距離に比し大となしてあることを特徴とするものである。
【００１５】
更に前記コンデンサが前記積層体の厚み方向に連続する複数個の誘電体層を含んで形成されているとともに、該各誘電体層の厚み方向の両側に前記一対の内部電極層が配設されていることを特徴とするものである。
【００１６】
また更に前記一対の内部電極層は、その一方が第１ビアホール導体を介して前記スイッチングダイオードに、他方が第２ビアホール導体を介して前記グランド端子に電気的に接続されており、かつ他方の内部電極層のうち少なくとも１層が、前記積層体上面の全面積に対し９０％以上の面積でもって誘電体層間に介在されていることを特徴とするものである。
【００１７】
本発明の送受信制御装置によれば、受信時においては、スイッチングダイオードＤ１、Ｄ２をオフとし、アンテナ端子ＡＮＴから入力された受信信号は伝送線路ＳＬ１を介して受信端子Ｒｘにほとんど損失なく伝送される。
【００１８】
また、送信時においては、スイッチングダイオードＤ１、Ｄ２をオンとし、アンテナ端子から受信端子間の送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がショートスタブとして働き、送信信号は受信側に漏れないはずである。但し現実にはスイッチングダイオードＤ２からグランド端子ＧＮＤと受信端子Ｒｘ負荷側の合成インピーダンスが完全にはゼロにできず伝送線路ＳＬ１は完全なショートスタブとはならない。
【００１９】
ここでスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成しているため、送信周波数において、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とコンデンサＣ５及び抵抗Ｒ１による並列共振回路による共振抵抗（受信端子Ｒｘ負荷側の合成インピーダンス（図３のＢ点））を小さくできる。特に、コンデンサＣ５、抵抗Ｒ１の一端は、従来回路基板上でスイッチングダイオードＤ１につながる導体層に接続され、他端は内部電極層に接続されたあと共通ビアホール導体Ｌ２を経由してグランド端子ＧＮＤに落としていたが、本発明では、コンデンサＣ５、抵抗Ｒ１の他端はそれぞれ相互に独立して第２ビアホール導体Ｌ３−２、第３ビアホール導体Ｌ３−３からグランド端子ＧＮＤに接続することにより共振抵抗を効果的にひき下げることができる。
【００２０】
そのため、送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がいわゆるショートスタブとして機能することにより図３のＡ点から受信端子Ｒｘ側を見たとき高インピーダンスとなり受信端子Ｒｘから切り離された状態になる。
【００２１】
これにより送信時における送信信号のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションが極大になる。このため送信時のアンテナ端子ＡＮＴ−送信端子Ｔｘ間の送信損失を小さくすることが可能となる。
【００２２】
よって本発明の送受信制御装置は、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成することによって送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションを大きくでき、かつ送信時のアンテナ端子ＡＮＴ−送信端子間Ｔｘの送信損失を小さくすることができる。
【００２３】
また、スイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１と抵抗Ｒ１からグランド端子ＧＮＤ間にある第３ビアホール導体Ｌ３−３との距離をスイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１とコンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２間の距離より大きくすることで、抵抗Ｒ１は積層体表面の導体層ＤＬ２の長さを長くすることができ、抵抗Ｒ１からグランド端子ＧＮＤ間のインダクタンス成分を大きくとることができるため、スイッチングダイオードＤ１の高周波信号による誤動作を抑えることができる。
【００２４】
更に、コンデンサＣ５は積層体の厚み方向に連続する複数個の誘電体層を含んで形成できるので、容量値の形成範囲を大きくとることができる。
【００２５】
また更に、コンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２に接続される内部電極層ＤＣ２のうち少なくとも１層を積層体上面の全面積に対し９０％以上の面積とすることで、外乱ノイズに対するシールド性を高めることができる。
【００２６】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００２７】
図１（ａ）（ｂ）（ｃ）は、本発明の一実施形態に係る送受信制御装置であり、図１（ａ）は送受信制御装置の上面の部品配置図、図１（ｂ）は送受信制御装置の上面図であり、図１（ｃ）は図１（ｂ）のＢ−Ｂ´線断面図である。
【００２８】
図２は本発明の送受信制御装置のブロックダイヤグラム、図３は図１に示す送受信制御装置の等価回路図、図４は本発明の送受信制御装置の主要部分であるアンテナ端子ＡＮＴ−受信端子Ｒｘ間の第２スイッチ回路ＳＷ２の等価回路図である。図３は本発明の送受信制御装置をＤＣＳ（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）通信方式（送信周波数帯域：１７１０〜１７８５ＭＨｚ、受信周波数帯域：１８０５〜１８８０ＭＨｚ）用の送受信制御装置に適用した実施形態を示す等価回路図であり、図３に示す送受信制御装置は、概略的に、アンテナ端子ＡＮＴ−送信端子Ｔｘ間に接続される第１スイッチ回路ＳＷ１と、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２で構成されている。
【００２９】
第１スイッチ回路ＳＷ１は、スイッチングダイオードＤ２から成り、そのアノードは二つに分岐し、その一方はローパスフィルタＬＰＦ、コンデンサＣ１を介して送信端子Ｔｘに、他方はコイルＬ１を介して分岐され一方は電圧制御端子Ｖｃに接続され、他方はコンデンサＣ４を介してグランド端子ＧＮＤに接続されている。また、カソードはコンデンサＣ２を介してアンテナ端子ＡＮＴに接続される。
【００３０】
この第１スイッチ回路ＳＷ１は、電圧制御端子Ｖｃを介して入力される制御信号によってスイッチング動作が制御される。即ち、送信時に制御信号がハイレベルになると第１スイッチ回路ＳＷ１がオン状態となり、アンテナ端子ＡＮＴと送信端子Ｔｘとが電気的に接続される。また、受信時に制御信号がローレベルになると第１スイッチ回路ＳＷ１はオフ状態となり、アンテナ端子ＡＮＴと送信端子Ｔｘとを電気的に遮断する。
【００３１】
一方、第２スイッチ回路ＳＷ２は、受信端子Ｒｘとアンテナ端子ＡＮＴとの間に接続される伝送線路ＳＬ１及び該伝送線路ＳＬ１の受信端子Ｒｘ側端部とグランド端子ＧＮＤとの間に接続されるスイッチングダイオードＤ１を組み合わせて成り、スイッチングダイオードＤ１のアノードはコンデンサＣ３を介して受信端子Ｒｘに接続され、そのカソードは２つに分岐され、一方はコンデンサＣ５、コイルＬ３−１（第１ビアホール導体）、Ｌ３−２（第２ビアホール導体）を介してグランド端子ＧＮＤに接続され、他方は抵抗Ｒ１、導体層ＤＬ２、コイルＬ３−３（第３ビアホール導体）を介してグランド端子ＧＮＤに接続される（スイッチングダイオードＤ１の端子間容量は例えば０．１５ｐＦ、その高周波順抵抗は例えば１．２Ω、またコンデンサＣ５の容量は例えば４．７ｐＦ、抵抗Ｒ１は例えば１５０Ωに設定される。また、コイルＬ３−１とＬ３−２の和、コイルＬ３−３の値はビアホール導体の長さで決定され例えば０．８ｎＨ程度である。）。
【００３２】
ここで、伝送線路ＳＬ１の長さは送信周波数のλ／４となるような長さに設定される。
【００３３】
この第２スイッチ回路ＳＷ２は、先に述べた制御信号によって第１スイッチ回路ＳＷ１のオン・オフ状態とは逆の状態になるよう制御される。即ち、送信時に制御信号がハイレベルになると第２スイッチ回路ＳＷ２がオフ状態となり、アンテナ端子ＡＮＴと受信端子Ｒｘとを電気的に遮断する。また、受信時に制御信号がローレベルになると第２スイッチ回路ＳＷ２がオン状態となり、アンテナ端子ＡＮＴと受信端子Ｒｘとが電気的に接続される。
【００３４】
このように、制御信号がハイレベルのときは第１スイッチ回路ＳＷ１がオン、第２スイッチ回路ＳＷ２がオフ状態となり、制御信号がローレベルのときは第１スイッチ回路ＳＷ１がオフ、第２スイッチ回路ＳＷ２がオン状態となる。
【００３５】
このような送受信制御装置において、本発明の特徴的なところは図１に示すようにアンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２において、コンデンサＣ５と抵抗Ｒ１のグランド端子ＧＮＤへ接続するための第２ビアホール導体Ｌ３−２と第３ビアホール導体Ｌ３−３を相互に独立して形成していることである。即ち、コンデンサＣ５は第２ビアホール導体Ｌ３−２によりグランド端子ＧＮＤに接続され、抵抗Ｒ１は第３ビアホール導体Ｌ３−３によりグランド端子ＧＮＤに接続されている。ここで、コンデンサＣ５は積層体の内部に形成され、一対の内部電極層ＤＣ１、ＤＣ２と該内部電極層間に介在される誘電体層間で容量成分を形成し、前記内部電極層ＤＣ１が積層体の内部に埋設された第１ビアホール導体を介してスイッチングダイオードＤ１に接続され、前記内部電極層ＤＣ２が第２ビアホール導体Ｌ３−２を介してグランド端子ＧＮＤに接続されている。また、コンデンサＣ５は、図５に示すように求められる容量値により、積層体の積層体の厚み方向に複数個の誘電体層を含んで容量を形成している。さらに、図５に示すように、外乱ノイズによるシールド性を高めるために、グランド端子ＧＮＤに接続される第２ビアホール導体Ｌ３−２の一部の内部電極層ＤＣ２の面積を他の内部電極層ＤＣ２の面積よりも大きく形成している。
【００３６】
【実施例】
次に本発明の実施例について説明する。
【００３７】
図４には本発明のアンテナ端子ＡＮＴ−受信端子Ｒｘ間の第２スイッチ回路ＳＷ２の等価回路図を示す。図４において、スイッチングダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１（実際には積層体表面の導体層ＤＬ２のインダクタンス成分も含まれるが計算上は無視している。）を１５０［Ω］、コンデンサＣ５を４．７［ｐＦ］、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．８［ｎＨ］とした場合、ＤＣＳの送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション、及び、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーション２７．４８１［ｄＢ］、送信損失０．１７１［ｄＢ］となった。また、ビアホール導体の長さを２倍とし（Ｌ３−１＋Ｌ３−２）及ぶＬ３−３を１．６［ｎＨ］とした場合、ＤＣＳの送信周波数（１７１０−１７８５ＭＨｚ）に共振周波数をもつためのコンデンサＣ５の値は３．２［ｐＦ］となり、この場合の回路シュミレーション結果はＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーションが２７．４３１［ｄＢ］であり、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は０．１８２［ｄＢ］となった。これより、ビアホール導体の長さをそれぞれ２倍（実質的にはＬ値をそれぞれ２倍）とした場合、アイソレーションが０．０５［ｄＢ］、送信損失が０．０１１［ｄＢ］低下したことがわかる。
【００３８】
また、比較例として従来の送受信制御装置の等価回路を図８、図９に示す。
【００３９】
図７において、ダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１を１５０［Ω］、コンデンサＣ５を４．７［ｐＦ］、Ｌ２を０．８［ｎＨ］とした場合、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーションは２３．１０４［ｄＢ］、送信損失は０．３０１［ｄＢ］だった。
【００４０】
また、図７において、ダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１を１５０［Ω］、コンデンサＣ５を３．８［ｐＦ］、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．８［ｎＨ］、Ｌ２−１を０．４［ｎＨ］とした場合、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーションは２５．２０２［ｄＢ］、送信損失は０．２３７［ｄＢ］だった。
【００４１】
ここで図８において、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．４［ｎＨ］、Ｌ２−１を０．４［ｎＨ］とし、また共振周波数がＤＣＳ周波数帯にするためコンデンサＣ５を４．７［ｐＦ］にすると、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）のＰ１（ＡＮＴ）からＰ３（Ｒｘ）のアイソレーションは２５．３６５［ｄＢ］であり、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は０．２２９［ｄＢ］だった。
【００４２】
以上、図７、図８の結果より、従来例においてもビアホール導体Ｌ２、Ｌ２−１の長さが短いほうがアイソレーション及び送信損失の低下が少ないことがわかる。
【００４３】
上述の結果から本発明（図４）と従来例（図８）の比較では、Ｐ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーションは従来例が２３．１０４［ｄＢ］であるのに対して本発明では２７．４３１［ｄＢ］であり、４．３２７［ｄＢ］の改善がみられている。また、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は従来例が０．３０１［ｄＢ］であるのに対して本発明は０．１８２［ｄＢ］であり０．１１９［ｄＢ］の改善がみられている。
【００４４】
このことは従来例においては送信時において、受信端子への送信信号の漏洩のがありＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失の悪化につながっていることを意味している。具体的には本発明（図４）と従来例（図８）の第２スイッチ回路ＳＷ２を比較したときに従来例（図８）のコンデンサＣ５、抵抗Ｒ１、コイルＬ２による並列共振回路の共振抵抗の値よりも本発明（図４）のコンデンサＣ５、抵抗Ｒ１、コイルＬ３−１、Ｌ３−２、Ｌ３−３による並列共振回路の共振抵抗の値が小さくなるためである。即ちこのことは本発明（図４）の方が従来例（図８）より並列共振回路のＱが大きいことを意味している。
【００４５】
参考例として、本発明（図４）の回路において、Ｌ３−１、Ｌ３−２、Ｌ３−３のみ変更し理想状態である（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０［ｎＨ］（コンデンサＣ５及び抵抗Ｒ１がビアホール導体を介さず直接グランド端子ＧＮＤに接続された状態）とした場合は、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｒｘ）への送信損失をシュミレーションした結果はアイソレーション２８．１５３［ｄＢ］、送信損失０．１７０［ｄＢ］であった。これより理想状態と本発明（（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０．８ｎＨの時）を比較すると、本発明はアイソレーションで０．６７２［ｄＢ］、送信損失で０．００１［ｄＢ］だけ低下している。
【００４６】
また、上述の理想状態（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０［ｎＨ］（コンデンサＣ５及び抵抗Ｒ１がビアホール導体を介さず直接グランド端子ＧＮＤに接続された状態）と従来例（図８）とを比較すると、従来例においてはアイソレーションで５．０４９［ｄＢ］、送信損失で０．１３７［ｄＢ］低下している。
【００４７】
以上、上述した回路シュミレーションの結果より、本発明（図４）においては、アイソレーション及び送信損失ともに理想状態に近い値であることがわかる。
【００４８】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４９】
例えば図６（ｃ）に示すように第１ビアホール導体Ｌ３−１の両側に内部電極層ＤＣ１を形成してもよい。これにより、さらに容量値の形成範囲を大きくとることがが可能となる。
【００５０】
また、上述の実施形態においては、本発明の送受信制御装置をＤＣＳ通信方式の通信機器に用いられる回路の一例として説明したが、他の時分割接続の通信方式、例えばＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）通信方式やＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）通信方式の通信機器に用いられる回路として適用してもよいことは言うまでもない。
【００５１】
【発明の効果】
本発明の送受信制御装置によれば、受信時においては、スイッチングダイオードＤ１、Ｄ２をオフとし、アンテナ端子ＡＮＴから入力された受信信号は伝送線路ＳＬ１を介して受信端子Ｒｘにほとんど損失なく伝送される。
【００５２】
また、送信時においては、スイッチングダイオードＤ１、Ｄ２をオンとし、アンテナ端子から受信端子間の送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がショートスタブとして働き、送信信号は受信側に漏れない。
【００５３】
ここでスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成しているため、送信周波数において、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とコンデンサＣ５及び抵抗Ｒ１による並列共振回路による共振抵抗（受信端子Ｒｘ負荷側の合成インピーダンス（図３のＢ点））を小さくできる。特に、コンデンサＣ５、抵抗Ｒ１の一端は、従来回路基板上でスイッチングダイオードＤ１につながる導体層に接続され、他端は内部電極層に接続されたあと共通ビアホール導体Ｌ２を経由してグランド端子ＧＮＤに落としていたが、本発明では、コンデンサＣ５、抵抗Ｒ１の他端はそれぞれ相互に独立して第２ビアホール導体Ｌ３−２、第３ビアホール導体Ｌ３−３からグランド端子ＧＮＤに接続することにより共振抵抗を効果的にひき下げることができる。
【００５４】
そのため、送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がいわゆるショートスタブとして機能することにより図３のＡ点から受信端子Ｒｘ側を見たとき高インピーダンスとなり受信端子Ｒｘから切り離された状態になる。
【００５５】
これにより送信時における送信信号のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションが極大になる。このため送信時のアンテナ端子ＡＮＴ−送信端子Ｔｘ間の送信損失を小さくすることが可能となる。
【００５６】
よって本発明の送受信制御装置は、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成することによって送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションを大きくでき、かつ送信時のアンテナ端子ＡＮＴ−送信端子間Ｔｘの送信損失を小さくすることができる。
【００５７】
また、スイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１と抵抗Ｒ１からグランド端子ＧＮＤ間にある第３ビアホール導体Ｌ３−３との距離をスイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１とコンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２間の距離より大きくすることで、抵抗Ｒ１は積層体表面の導体層ＤＬ２の長さを長くすることができ、抵抗Ｒ１からグランド端子ＧＮＤ間のインダクタンス成分を大きくとることができるため、スイッチングダイオードＤ１の高周波信号による誤動作を抑えることができる。
【００５８】
更に、コンデンサＣ５は積層体の厚み方向に連続する複数個の誘電体層を含んで形成できるので、容量値の形成範囲を大きくとることができる。
【００５９】
また更に、コンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２に接続される内部電極層ＤＣ２のうち少なくとも１層を積層体上面の全面積に対し９０％以上の面積とすることで、外乱ノイズに対するシールド性を高めることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第１の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第１の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図２】本発明の第１の実施形態に係る送受信制御装置のブロックダイアグラムである。
【図３】本発明の第１の実施形態に係る送受信制御装置の等価回路図である。
【図４】本発明の第１の実施形態に係る送受信制御装置のアンテナ端子−受信端子間に接続される第２スイッチ回路の等価回路図である。
【図５】（ａ）は本発明の第２の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第２の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第２の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図６】（ａ）は本発明の第３の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第３の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第３の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図７】（ａ）は従来の送受信制御装置の上面の部品配置図、（ｂ）は従来の送受信制御装置の上面図、（ｃ）は従来の送受信制御装置のＢ−Ｂ´線断面図である。
【図８】従来の送受信制御装置の等価回路図である。
【図９】従来の送受信制御装置のアンテナ端子−受信端子間に接続される第２スイッチ回路の変形例の等価回路図である。
【符号の説明】
ＡＮＴ・・・アンテナ端子
Ｔｘ・・・送信端子
Ｒｘ・・・受信端子
ＳＷ１・・・第１スイッチ回路
ＳＷ２・・・第２スイッチ回路
Ｖｃ・・・電圧制御端子
ＧＮＤ・・・グランド端子
Ｌ３−１・・・第１ビアホール導体
Ｌ３−２・・・第２ビアホール導体
Ｌ３−３・・・第３ビアホール導体
ＳＬ１・・・伝送線路
ＬＰＦ・・・ローパスフィルタ
Ｃ１〜Ｃ５・・・コンデンサ
Ｄ１、Ｄ２・・・スイッチングダイオード
Ｒ１・・・抵抗
ＤＣ１、ＤＣ２・・・内部電極層
ＤＬ１、ＤＬ２・・・導体層
【発明の属する技術分野】
本発明は、携帯電話等の通信機器に組み込まれ、信号経路の切り替えを行うのに用いられる送受信制御装置に関するものである。
【０００２】
【従来の技術】
従来より、送受信制御装置は、通信機器等において送信信号及び受信信号の送受信を交互に切り替えるために用いられている。
【０００３】
図７（ａ）（ｂ）（ｃ）は従来の送受信制御装置であり、図７（ａ）は送受信制御装置の上面の部品配置図、図７（ｂ）は送受信制御装置の上面図であり、図７（ｃ）は図７（ｂ）のＢ−Ｂ´線断面図である。
【０００４】
図８、図９は従来の送受信制御装置の一例を示す等価回路図である。図８、図９に示す送受信制御装置は、アンテナ端子ＡＮＴ、送信端子Ｔｘ、受信端子Ｒｘを備えており、前記送信端子Ｔｘとアンテナ端子ＡＮＴとの間にスイッチングダイオードＤ２を備える第１スイッチ回路ＳＷ１を、前記受信端子Ｒｘとアンテナ端子ＡＮＴとの間に伝送線路ＳＬ１を接続するとともに、前記伝送線路ＳＬ１の受信端子Ｒｘ側端部とグランド端子ＧＮＤとの間にスイッチングダイオードＤ１を接続した第２スイッチ回路ＳＷ２を備えた構造となっている（例えば、特許文献１参照。）。
【０００５】
従来の送受信制御装置においては、図７（ｃ）、図８に示すように、受信端子Ｒｘ側の第２スイッチ回路ＳＷ２において、スイッチングダイオードＤ１のカソードに接続されるコンデンサＣ５と抵抗Ｒ１を同一のビアホール導体Ｌ２でグランド端子ＧＮＤに接続していた。
【０００６】
以下、上述した送受信制御装置を用いて送信信号と受信信号の送受信を切り替える際の回路動作について説明する。
【０００７】
まず、送信信号の送信時には、電圧制御端子Ｖｃから、スイッチングダイオードＤ１、Ｄ２に対して順バイアス（電圧制御端子Ｖｃからの制御信号がハイレベル）をかけ、スイッチングダイオードＤ１、Ｄ２をオンにする。このときスイッチングダイオードＤ２がオンになることで、送信端子Ｔｘを介して入力された送信信号はアンテナ端子ＡＮＴに送出される。一方、スイッチングダイオードＤ１がオンになり、スイッチングダイオードＤ１のオン時のインダクタンス成分とアノードに接続されたコンデンサＣ５と抵抗Ｒ１による並列共振回路により送信信号の送信周波数で直列共振し、その結果、送信周波数のλ／４の線路長をもつ伝送線路ＳＬ１によりアンテナ端子ＡＮＴから受信端子Ｒｘ側をみた場合、高インピーダンスとなり、送信信号の受信端子Ｒｘ側への侵入を阻止することになる。
【０００８】
また、受信信号の受信時には、電圧制御端子Ｖｃに制御電圧が印加されず（電圧制御端子Ｖｃからの制御信号がローレベル）、スイッチングダイオードＤ１、Ｄ２は共にオフとなる。従って、アンテナ端子ＡＮＴより入力された受信信号は送信端子Ｔｘ側には送出されずに伝送線路ＳＬ１を通過して受信端子Ｒｘ側へ送出される。
【０００９】
このように、電圧制御端子Ｖｃからの制御電圧によりスイッチングダイオードＤ１、Ｄ２のオン・オフを制御するとともに、伝送線路ＳＬ１をショートスタブ状態にすることにより送信信号と受信信号の送受信が切り替えられる。
【００１０】
【特許文献１】
特開２００２−３３６７８号公報
【００１１】
【発明が解決しようとする課題】
ところで、上述した従来の送受信制御装置においては、送信時においてアンテナ端子ＡＮＴから、受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションの低下によって受信端子Ｒｘに不要信号が印加される為、携帯端末の誤動作の発生や、送信時のアンテナ端子−送信端子間の送信損失が大きくなることがあった。
【００１２】
本発明は上述の問題点を鑑みて案出されたものであり、その目的は、送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションの低下がなく、かつ送信時のアンテナ端子−送信端子間の送信損失を小さくすることができる送受信制御装置を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の送受信制御装置は、複数の誘電体層を積層してなる積層体の表面に、アンテナ端子、送信端子、受信端子、電圧制御端子及びグランド端子を設けるとともに、前記積層体の上面及び内部にアンテナ端子−送信端子間に接続される第１スイッチ回路とアンテナ端子−受信端子間に接続される第２スイッチ回路とを設けてなり、前記第１スイッチ回路、第２スイッチ回路のオン・オフを制御し、アンテナ−送信回路間の接続とアンテナ−受信回路間の接続とを切り替えることによって送信信号・受信信号を交互に送受信する送受信制御装置であって、前記第２スイッチ回路は、前記積層体の内部もしくは表面に設けられ、送信信号の波長の１／４の線路長を有する伝送線路と、前記積層体の表面に搭載されるスイッチングダイオードと、前記スイッチングダイオード及び前記グランド端子間に電気的に接続されるＲＣ並列回路とを含んで構成されており、前記ＲＣ並列回路を構成するコンデンサは、前記積層体の内部に配設された一対の内部電極層と該内部電極層間に介在される誘電体層とで形成されるとともに、前記内部電極層の一方が前記積層体の内部に埋設された第１ビアホール導体を介して前記スイッチングダイオードに、また前記内部電極層の他方が前記積層体の内部に埋設された第２ビアホール導体を介して前記グランド端子に電気的に接続され、前記ＲＣ並列回路を構成する抵抗は、前記積層体の表面に設けられるとともに、その一端側が前記積層体表面の導体層を介して前記スイッチングダイオードに、他端側が前記積層体の内部に埋設された第３ビアホール導体を介して前記グランド端子に電気的に接続されていることを特徴とするものである。
【００１４】
また、本発明の送受信制御装置は、前記第１ビアホール導体と前記第３ビアホール導体との間の距離が、前記第１ビアホール導体と前記第２ビアホール導体との間の距離に比し大となしてあることを特徴とするものである。
【００１５】
更に前記コンデンサが前記積層体の厚み方向に連続する複数個の誘電体層を含んで形成されているとともに、該各誘電体層の厚み方向の両側に前記一対の内部電極層が配設されていることを特徴とするものである。
【００１６】
また更に前記一対の内部電極層は、その一方が第１ビアホール導体を介して前記スイッチングダイオードに、他方が第２ビアホール導体を介して前記グランド端子に電気的に接続されており、かつ他方の内部電極層のうち少なくとも１層が、前記積層体上面の全面積に対し９０％以上の面積でもって誘電体層間に介在されていることを特徴とするものである。
【００１７】
本発明の送受信制御装置によれば、受信時においては、スイッチングダイオードＤ１、Ｄ２をオフとし、アンテナ端子ＡＮＴから入力された受信信号は伝送線路ＳＬ１を介して受信端子Ｒｘにほとんど損失なく伝送される。
【００１８】
また、送信時においては、スイッチングダイオードＤ１、Ｄ２をオンとし、アンテナ端子から受信端子間の送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がショートスタブとして働き、送信信号は受信側に漏れないはずである。但し現実にはスイッチングダイオードＤ２からグランド端子ＧＮＤと受信端子Ｒｘ負荷側の合成インピーダンスが完全にはゼロにできず伝送線路ＳＬ１は完全なショートスタブとはならない。
【００１９】
ここでスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成しているため、送信周波数において、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とコンデンサＣ５及び抵抗Ｒ１による並列共振回路による共振抵抗（受信端子Ｒｘ負荷側の合成インピーダンス（図３のＢ点））を小さくできる。特に、コンデンサＣ５、抵抗Ｒ１の一端は、従来回路基板上でスイッチングダイオードＤ１につながる導体層に接続され、他端は内部電極層に接続されたあと共通ビアホール導体Ｌ２を経由してグランド端子ＧＮＤに落としていたが、本発明では、コンデンサＣ５、抵抗Ｒ１の他端はそれぞれ相互に独立して第２ビアホール導体Ｌ３−２、第３ビアホール導体Ｌ３−３からグランド端子ＧＮＤに接続することにより共振抵抗を効果的にひき下げることができる。
【００２０】
そのため、送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がいわゆるショートスタブとして機能することにより図３のＡ点から受信端子Ｒｘ側を見たとき高インピーダンスとなり受信端子Ｒｘから切り離された状態になる。
【００２１】
これにより送信時における送信信号のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションが極大になる。このため送信時のアンテナ端子ＡＮＴ−送信端子Ｔｘ間の送信損失を小さくすることが可能となる。
【００２２】
よって本発明の送受信制御装置は、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成することによって送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションを大きくでき、かつ送信時のアンテナ端子ＡＮＴ−送信端子間Ｔｘの送信損失を小さくすることができる。
【００２３】
また、スイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１と抵抗Ｒ１からグランド端子ＧＮＤ間にある第３ビアホール導体Ｌ３−３との距離をスイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１とコンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２間の距離より大きくすることで、抵抗Ｒ１は積層体表面の導体層ＤＬ２の長さを長くすることができ、抵抗Ｒ１からグランド端子ＧＮＤ間のインダクタンス成分を大きくとることができるため、スイッチングダイオードＤ１の高周波信号による誤動作を抑えることができる。
【００２４】
更に、コンデンサＣ５は積層体の厚み方向に連続する複数個の誘電体層を含んで形成できるので、容量値の形成範囲を大きくとることができる。
【００２５】
また更に、コンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２に接続される内部電極層ＤＣ２のうち少なくとも１層を積層体上面の全面積に対し９０％以上の面積とすることで、外乱ノイズに対するシールド性を高めることができる。
【００２６】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
【００２７】
図１（ａ）（ｂ）（ｃ）は、本発明の一実施形態に係る送受信制御装置であり、図１（ａ）は送受信制御装置の上面の部品配置図、図１（ｂ）は送受信制御装置の上面図であり、図１（ｃ）は図１（ｂ）のＢ−Ｂ´線断面図である。
【００２８】
図２は本発明の送受信制御装置のブロックダイヤグラム、図３は図１に示す送受信制御装置の等価回路図、図４は本発明の送受信制御装置の主要部分であるアンテナ端子ＡＮＴ−受信端子Ｒｘ間の第２スイッチ回路ＳＷ２の等価回路図である。図３は本発明の送受信制御装置をＤＣＳ（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）通信方式（送信周波数帯域：１７１０〜１７８５ＭＨｚ、受信周波数帯域：１８０５〜１８８０ＭＨｚ）用の送受信制御装置に適用した実施形態を示す等価回路図であり、図３に示す送受信制御装置は、概略的に、アンテナ端子ＡＮＴ−送信端子Ｔｘ間に接続される第１スイッチ回路ＳＷ１と、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２で構成されている。
【００２９】
第１スイッチ回路ＳＷ１は、スイッチングダイオードＤ２から成り、そのアノードは二つに分岐し、その一方はローパスフィルタＬＰＦ、コンデンサＣ１を介して送信端子Ｔｘに、他方はコイルＬ１を介して分岐され一方は電圧制御端子Ｖｃに接続され、他方はコンデンサＣ４を介してグランド端子ＧＮＤに接続されている。また、カソードはコンデンサＣ２を介してアンテナ端子ＡＮＴに接続される。
【００３０】
この第１スイッチ回路ＳＷ１は、電圧制御端子Ｖｃを介して入力される制御信号によってスイッチング動作が制御される。即ち、送信時に制御信号がハイレベルになると第１スイッチ回路ＳＷ１がオン状態となり、アンテナ端子ＡＮＴと送信端子Ｔｘとが電気的に接続される。また、受信時に制御信号がローレベルになると第１スイッチ回路ＳＷ１はオフ状態となり、アンテナ端子ＡＮＴと送信端子Ｔｘとを電気的に遮断する。
【００３１】
一方、第２スイッチ回路ＳＷ２は、受信端子Ｒｘとアンテナ端子ＡＮＴとの間に接続される伝送線路ＳＬ１及び該伝送線路ＳＬ１の受信端子Ｒｘ側端部とグランド端子ＧＮＤとの間に接続されるスイッチングダイオードＤ１を組み合わせて成り、スイッチングダイオードＤ１のアノードはコンデンサＣ３を介して受信端子Ｒｘに接続され、そのカソードは２つに分岐され、一方はコンデンサＣ５、コイルＬ３−１（第１ビアホール導体）、Ｌ３−２（第２ビアホール導体）を介してグランド端子ＧＮＤに接続され、他方は抵抗Ｒ１、導体層ＤＬ２、コイルＬ３−３（第３ビアホール導体）を介してグランド端子ＧＮＤに接続される（スイッチングダイオードＤ１の端子間容量は例えば０．１５ｐＦ、その高周波順抵抗は例えば１．２Ω、またコンデンサＣ５の容量は例えば４．７ｐＦ、抵抗Ｒ１は例えば１５０Ωに設定される。また、コイルＬ３−１とＬ３−２の和、コイルＬ３−３の値はビアホール導体の長さで決定され例えば０．８ｎＨ程度である。）。
【００３２】
ここで、伝送線路ＳＬ１の長さは送信周波数のλ／４となるような長さに設定される。
【００３３】
この第２スイッチ回路ＳＷ２は、先に述べた制御信号によって第１スイッチ回路ＳＷ１のオン・オフ状態とは逆の状態になるよう制御される。即ち、送信時に制御信号がハイレベルになると第２スイッチ回路ＳＷ２がオフ状態となり、アンテナ端子ＡＮＴと受信端子Ｒｘとを電気的に遮断する。また、受信時に制御信号がローレベルになると第２スイッチ回路ＳＷ２がオン状態となり、アンテナ端子ＡＮＴと受信端子Ｒｘとが電気的に接続される。
【００３４】
このように、制御信号がハイレベルのときは第１スイッチ回路ＳＷ１がオン、第２スイッチ回路ＳＷ２がオフ状態となり、制御信号がローレベルのときは第１スイッチ回路ＳＷ１がオフ、第２スイッチ回路ＳＷ２がオン状態となる。
【００３５】
このような送受信制御装置において、本発明の特徴的なところは図１に示すようにアンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２において、コンデンサＣ５と抵抗Ｒ１のグランド端子ＧＮＤへ接続するための第２ビアホール導体Ｌ３−２と第３ビアホール導体Ｌ３−３を相互に独立して形成していることである。即ち、コンデンサＣ５は第２ビアホール導体Ｌ３−２によりグランド端子ＧＮＤに接続され、抵抗Ｒ１は第３ビアホール導体Ｌ３−３によりグランド端子ＧＮＤに接続されている。ここで、コンデンサＣ５は積層体の内部に形成され、一対の内部電極層ＤＣ１、ＤＣ２と該内部電極層間に介在される誘電体層間で容量成分を形成し、前記内部電極層ＤＣ１が積層体の内部に埋設された第１ビアホール導体を介してスイッチングダイオードＤ１に接続され、前記内部電極層ＤＣ２が第２ビアホール導体Ｌ３−２を介してグランド端子ＧＮＤに接続されている。また、コンデンサＣ５は、図５に示すように求められる容量値により、積層体の積層体の厚み方向に複数個の誘電体層を含んで容量を形成している。さらに、図５に示すように、外乱ノイズによるシールド性を高めるために、グランド端子ＧＮＤに接続される第２ビアホール導体Ｌ３−２の一部の内部電極層ＤＣ２の面積を他の内部電極層ＤＣ２の面積よりも大きく形成している。
【００３６】
【実施例】
次に本発明の実施例について説明する。
【００３７】
図４には本発明のアンテナ端子ＡＮＴ−受信端子Ｒｘ間の第２スイッチ回路ＳＷ２の等価回路図を示す。図４において、スイッチングダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１（実際には積層体表面の導体層ＤＬ２のインダクタンス成分も含まれるが計算上は無視している。）を１５０［Ω］、コンデンサＣ５を４．７［ｐＦ］、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．８［ｎＨ］とした場合、ＤＣＳの送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション、及び、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーション２７．４８１［ｄＢ］、送信損失０．１７１［ｄＢ］となった。また、ビアホール導体の長さを２倍とし（Ｌ３−１＋Ｌ３−２）及ぶＬ３−３を１．６［ｎＨ］とした場合、ＤＣＳの送信周波数（１７１０−１７８５ＭＨｚ）に共振周波数をもつためのコンデンサＣ５の値は３．２［ｐＦ］となり、この場合の回路シュミレーション結果はＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーションが２７．４３１［ｄＢ］であり、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は０．１８２［ｄＢ］となった。これより、ビアホール導体の長さをそれぞれ２倍（実質的にはＬ値をそれぞれ２倍）とした場合、アイソレーションが０．０５［ｄＢ］、送信損失が０．０１１［ｄＢ］低下したことがわかる。
【００３８】
また、比較例として従来の送受信制御装置の等価回路を図８、図９に示す。
【００３９】
図７において、ダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１を１５０［Ω］、コンデンサＣ５を４．７［ｐＦ］、Ｌ２を０．８［ｎＨ］とした場合、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーションは２３．１０４［ｄＢ］、送信損失は０．３０１［ｄＢ］だった。
【００４０】
また、図７において、ダイオードＤ１のオン抵抗を１．２［Ω］，オン時のインダクタンス値を１．０［ｎＨ］とし、また伝送線路ＳＬ１の特性インピーダンスを５０［Ω］、抵抗Ｒ１を１５０［Ω］、コンデンサＣ５を３．８［ｐＦ］、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．８［ｎＨ］、Ｌ２−１を０．４［ｎＨ］とした場合、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失を回路シュミレーションした結果、アイソレーションは２５．２０２［ｄＢ］、送信損失は０．２３７［ｄＢ］だった。
【００４１】
ここで図８において、（Ｌ３−１＋Ｌ３−２）およびＬ３−３を０．４［ｎＨ］、Ｌ２−１を０．４［ｎＨ］とし、また共振周波数がＤＣＳ周波数帯にするためコンデンサＣ５を４．７［ｐＦ］にすると、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）のＰ１（ＡＮＴ）からＰ３（Ｒｘ）のアイソレーションは２５．３６５［ｄＢ］であり、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は０．２２９［ｄＢ］だった。
【００４２】
以上、図７、図８の結果より、従来例においてもビアホール導体Ｌ２、Ｌ２−１の長さが短いほうがアイソレーション及び送信損失の低下が少ないことがわかる。
【００４３】
上述の結果から本発明（図４）と従来例（図８）の比較では、Ｐ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーションは従来例が２３．１０４［ｄＢ］であるのに対して本発明では２７．４３１［ｄＢ］であり、４．３２７［ｄＢ］の改善がみられている。また、Ｐ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失は従来例が０．３０１［ｄＢ］であるのに対して本発明は０．１８２［ｄＢ］であり０．１１９［ｄＢ］の改善がみられている。
【００４４】
このことは従来例においては送信時において、受信端子への送信信号の漏洩のがありＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｔｘ）への送信損失の悪化につながっていることを意味している。具体的には本発明（図４）と従来例（図８）の第２スイッチ回路ＳＷ２を比較したときに従来例（図８）のコンデンサＣ５、抵抗Ｒ１、コイルＬ２による並列共振回路の共振抵抗の値よりも本発明（図４）のコンデンサＣ５、抵抗Ｒ１、コイルＬ３−１、Ｌ３−２、Ｌ３−３による並列共振回路の共振抵抗の値が小さくなるためである。即ちこのことは本発明（図４）の方が従来例（図８）より並列共振回路のＱが大きいことを意味している。
【００４５】
参考例として、本発明（図４）の回路において、Ｌ３−１、Ｌ３−２、Ｌ３−３のみ変更し理想状態である（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０［ｎＨ］（コンデンサＣ５及び抵抗Ｒ１がビアホール導体を介さず直接グランド端子ＧＮＤに接続された状態）とした場合は、ＤＣＳ送信周波数（１７１０−１７８５ＭＨｚ）でのＰ１（ＡＮＴ）からＰ３（Ｒｘ）へのアイソレーション及びＰ１（ＡＮＴ）からＰ２（Ｒｘ）への送信損失をシュミレーションした結果はアイソレーション２８．１５３［ｄＢ］、送信損失０．１７０［ｄＢ］であった。これより理想状態と本発明（（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０．８ｎＨの時）を比較すると、本発明はアイソレーションで０．６７２［ｄＢ］、送信損失で０．００１［ｄＢ］だけ低下している。
【００４６】
また、上述の理想状態（Ｌ３−１＋Ｌ３−２）＝Ｌ３−３＝０［ｎＨ］（コンデンサＣ５及び抵抗Ｒ１がビアホール導体を介さず直接グランド端子ＧＮＤに接続された状態）と従来例（図８）とを比較すると、従来例においてはアイソレーションで５．０４９［ｄＢ］、送信損失で０．１３７［ｄＢ］低下している。
【００４７】
以上、上述した回路シュミレーションの結果より、本発明（図４）においては、アイソレーション及び送信損失ともに理想状態に近い値であることがわかる。
【００４８】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
【００４９】
例えば図６（ｃ）に示すように第１ビアホール導体Ｌ３−１の両側に内部電極層ＤＣ１を形成してもよい。これにより、さらに容量値の形成範囲を大きくとることがが可能となる。
【００５０】
また、上述の実施形態においては、本発明の送受信制御装置をＤＣＳ通信方式の通信機器に用いられる回路の一例として説明したが、他の時分割接続の通信方式、例えばＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）通信方式やＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）通信方式の通信機器に用いられる回路として適用してもよいことは言うまでもない。
【００５１】
【発明の効果】
本発明の送受信制御装置によれば、受信時においては、スイッチングダイオードＤ１、Ｄ２をオフとし、アンテナ端子ＡＮＴから入力された受信信号は伝送線路ＳＬ１を介して受信端子Ｒｘにほとんど損失なく伝送される。
【００５２】
また、送信時においては、スイッチングダイオードＤ１、Ｄ２をオンとし、アンテナ端子から受信端子間の送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がショートスタブとして働き、送信信号は受信側に漏れない。
【００５３】
ここでスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成しているため、送信周波数において、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とコンデンサＣ５及び抵抗Ｒ１による並列共振回路による共振抵抗（受信端子Ｒｘ負荷側の合成インピーダンス（図３のＢ点））を小さくできる。特に、コンデンサＣ５、抵抗Ｒ１の一端は、従来回路基板上でスイッチングダイオードＤ１につながる導体層に接続され、他端は内部電極層に接続されたあと共通ビアホール導体Ｌ２を経由してグランド端子ＧＮＤに落としていたが、本発明では、コンデンサＣ５、抵抗Ｒ１の他端はそれぞれ相互に独立して第２ビアホール導体Ｌ３−２、第３ビアホール導体Ｌ３−３からグランド端子ＧＮＤに接続することにより共振抵抗を効果的にひき下げることができる。
【００５４】
そのため、送信信号のλ／４の線路長をもつ伝送線路ＳＬ１がいわゆるショートスタブとして機能することにより図３のＡ点から受信端子Ｒｘ側を見たとき高インピーダンスとなり受信端子Ｒｘから切り離された状態になる。
【００５５】
これにより送信時における送信信号のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションが極大になる。このため送信時のアンテナ端子ＡＮＴ−送信端子Ｔｘ間の送信損失を小さくすることが可能となる。
【００５６】
よって本発明の送受信制御装置は、アンテナ端子ＡＮＴ−受信端子Ｒｘ間に接続される第２スイッチ回路ＳＷ２のスイッチングダイオードＤ１とグランド端子ＧＮＤ間にあるコンデンサＣ５からグランド端子ＧＮＤへの第２ビアホール導体Ｌ３−２とスイッチングダイオードＤ１とグランド端子ＧＮＤ間にある抵抗Ｒ１からグランド端子ＧＮＤへの第３ビアホール導体Ｌ３−３とを相互に独立して形成することによって送信時のアンテナ端子ＡＮＴから受信端子Ｒｘへのアイソレーション及び送信端子Ｔｘから受信端子Ｒｘへのアイソレーションを大きくでき、かつ送信時のアンテナ端子ＡＮＴ−送信端子間Ｔｘの送信損失を小さくすることができる。
【００５７】
また、スイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１と抵抗Ｒ１からグランド端子ＧＮＤ間にある第３ビアホール導体Ｌ３−３との距離をスイッチングダイオードＤ１とコンデンサＣ５間の第１ビアホール導体Ｌ３−１とコンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２間の距離より大きくすることで、抵抗Ｒ１は積層体表面の導体層ＤＬ２の長さを長くすることができ、抵抗Ｒ１からグランド端子ＧＮＤ間のインダクタンス成分を大きくとることができるため、スイッチングダイオードＤ１の高周波信号による誤動作を抑えることができる。
【００５８】
更に、コンデンサＣ５は積層体の厚み方向に連続する複数個の誘電体層を含んで形成できるので、容量値の形成範囲を大きくとることができる。
【００５９】
また更に、コンデンサＣ５とグランド端子ＧＮＤ間にある第２ビアホール導体Ｌ３−２に接続される内部電極層ＤＣ２のうち少なくとも１層を積層体上面の全面積に対し９０％以上の面積とすることで、外乱ノイズに対するシールド性を高めることができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第１の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第１の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図２】本発明の第１の実施形態に係る送受信制御装置のブロックダイアグラムである。
【図３】本発明の第１の実施形態に係る送受信制御装置の等価回路図である。
【図４】本発明の第１の実施形態に係る送受信制御装置のアンテナ端子−受信端子間に接続される第２スイッチ回路の等価回路図である。
【図５】（ａ）は本発明の第２の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第２の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第２の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図６】（ａ）は本発明の第３の実施形態に係る送受信制御装置の上面の部品配置図、（ｂ）は本発明の第３の実施形態に係る送受信制御装置の上面図、（ｃ）は本発明の第３の実施形態に係る送受信制御装置のＢ−Ｂ´線断面図である。
【図７】（ａ）は従来の送受信制御装置の上面の部品配置図、（ｂ）は従来の送受信制御装置の上面図、（ｃ）は従来の送受信制御装置のＢ−Ｂ´線断面図である。
【図８】従来の送受信制御装置の等価回路図である。
【図９】従来の送受信制御装置のアンテナ端子−受信端子間に接続される第２スイッチ回路の変形例の等価回路図である。
【符号の説明】
ＡＮＴ・・・アンテナ端子
Ｔｘ・・・送信端子
Ｒｘ・・・受信端子
ＳＷ１・・・第１スイッチ回路
ＳＷ２・・・第２スイッチ回路
Ｖｃ・・・電圧制御端子
ＧＮＤ・・・グランド端子
Ｌ３−１・・・第１ビアホール導体
Ｌ３−２・・・第２ビアホール導体
Ｌ３−３・・・第３ビアホール導体
ＳＬ１・・・伝送線路
ＬＰＦ・・・ローパスフィルタ
Ｃ１〜Ｃ５・・・コンデンサ
Ｄ１、Ｄ２・・・スイッチングダイオード
Ｒ１・・・抵抗
ＤＣ１、ＤＣ２・・・内部電極層
ＤＬ１、ＤＬ２・・・導体層
Claims (4)
- 複数の誘電体層を積層してなる積層体の表面に、アンテナ端子、送信端子、受信端子、電圧制御端子及びグランド端子を設けるとともに、前記積層体の上面及び内部にアンテナ端子−送信端子間に接続される第１スイッチ回路とアンテナ端子−受信端子間に接続される第２スイッチ回路とを設けてなり、前記第１スイッチ回路、第２スイッチ回路のオン・オフを制御し、アンテナ−送信回路間の接続とアンテナ−受信回路間の接続とを切り替えることによって送信信号・受信信号を交互に送受信する送受信制御装置であって、
前記第２スイッチ回路は、前記積層体の内部もしくは表面に設けられ、送信信号の波長の１／４の線路長を有する伝送線路と、前記積層体の表面に搭載されるスイッチングダイオードと、前記スイッチングダイオード及び前記グランド端子間に電気的に接続されるＲＣ並列回路とを含んで構成されており、
前記ＲＣ並列回路を構成するコンデンサは、前記積層体の内部に配設された一対の内部電極層と該内部電極層間に介在される誘電体層とで形成されるとともに、前記内部電極層の一方が前記積層体の内部に埋設された第１ビアホール導体を介して前記スイッチングダイオードに、また前記内部電極層の他方が前記積層体の内部に埋設された第２ビアホール導体を介して前記グランド端子に電気的に接続され、
前記ＲＣ並列回路を構成する抵抗は、前記積層体の表面に設けられるとともに、その一端側が前記積層体表面の導体層を介して前記スイッチングダイオードに、他端側が前記積層体の内部に埋設された第３ビアホール導体を介して前記グランド端子に電気的に接続されていることを特徴とする送受信制御装置。 - 前記第１ビアホール導体と前記第３ビアホール導体との間の距離が、前記第１ビアホール導体と前記第２ビアホール導体との間の距離に比し大となしてあることを特徴とする請求項１に記載の送受信制御装置。
- 前記コンデンサが前記積層体の厚み方向に連続する複数個の誘電体層を含んで形成されているとともに、該各誘電体層の厚み方向の両側に前記一対の内部電極層が配設されていることを特徴とする請求項１または請求項２に記載の送受信制御装置。
- 前記一対の内部電極層は、その一方が第１ビアホール導体を介して前記スイッチングダイオードに、他方が第２ビアホール導体を介して前記グランド端子に電気的に接続されており、かつ他方の内部電極層のうち少なくとも１層が、前記積層体上面の全面積に対し９０％以上の面積でもって誘電体層間に介在されていることを特徴とする請求項１乃至請求項３のいずれかに記載の送受信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074248A JP2004282623A (ja) | 2003-03-18 | 2003-03-18 | 送受信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074248A JP2004282623A (ja) | 2003-03-18 | 2003-03-18 | 送受信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004282623A true JP2004282623A (ja) | 2004-10-07 |
Family
ID=33289948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003074248A Pending JP2004282623A (ja) | 2003-03-18 | 2003-03-18 | 送受信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004282623A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877599A (zh) * | 2009-04-30 | 2010-11-03 | 株式会社村田制作所 | 高频组合元器件 |
-
2003
- 2003-03-18 JP JP2003074248A patent/JP2004282623A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101877599A (zh) * | 2009-04-30 | 2010-11-03 | 株式会社村田制作所 | 高频组合元器件 |
| JP2010263311A (ja) * | 2009-04-30 | 2010-11-18 | Murata Mfg Co Ltd | 高周波複合部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9667215B2 (en) | High-frequency switch module | |
| US7612634B2 (en) | High frequency module utilizing a plurality of parallel signal paths | |
| JP5569571B2 (ja) | 分波回路及び高周波モジュール | |
| US7339445B2 (en) | BAW duplexer without phase shifter | |
| US7183875B2 (en) | High frequency switching component with electrostatic surge elimination | |
| US7423500B2 (en) | Low-pass filter capable of preventing unnecessary electromagnetic coupling | |
| JP3291913B2 (ja) | 高周波スイッチ | |
| US9119318B2 (en) | Multilayer substrate module | |
| JP2007312145A (ja) | フィルタおよび分波器 | |
| JP3405316B2 (ja) | 高周波スイッチ | |
| JP3223848B2 (ja) | 高周波部品 | |
| JP2000077915A (ja) | 方向性結合器 | |
| JP4656514B2 (ja) | 平衡−不平衡変換回路及びこれを用いた高周波部品 | |
| JP2003087076A (ja) | チップ状ｌｃ複合部品およびそれを用いた回路 | |
| JP2004282623A (ja) | 送受信制御装置 | |
| JP2004260624A (ja) | 送受信制御装置 | |
| JPH1197962A (ja) | 高周波部品 | |
| JP3838386B2 (ja) | 複合スイッチ | |
| JP2004241875A (ja) | アンテナスイッチ | |
| JP4140033B2 (ja) | 高周波部品 | |
| JP2005210607A (ja) | 分波回路及び高周波スイッチモジュール | |
| JP3838438B2 (ja) | 複合スイッチ回路部品 | |
| JP2003347962A (ja) | 高周波分波回路、高周波スイッチ回路、低域通過フィルタおよびそれらを具備する高周波部品 | |
| JP2005136658A (ja) | 高周波スイッチ回路及び高周波スイッチ部品 | |
| JP2003289232A (ja) | 積層型電子部品の周波数調整方法 |