JP2004282308A - 全差動回路 - Google Patents
全差動回路 Download PDFInfo
- Publication number
- JP2004282308A JP2004282308A JP2003069629A JP2003069629A JP2004282308A JP 2004282308 A JP2004282308 A JP 2004282308A JP 2003069629 A JP2003069629 A JP 2003069629A JP 2003069629 A JP2003069629 A JP 2003069629A JP 2004282308 A JP2004282308 A JP 2004282308A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- circuit
- differential circuit
- amplifiers
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】一対の入力端子10,11と一対の出力端子13,14との間に、複数の増幅器16,17を直列に接続すると共に、出力端子13,14に接続された増幅器17からの出力信号を、入力端子10,11に接続された増幅器16の出力側へ帰還するように増幅器18,19が接続される場合に、その帰還経路に、入力側と出力側の信号を逆相とする新規の増幅器31,32を接続する。なお、少なくとも、各Gm増幅器16〜19,31,32の基準電位を定めるためのCMFB回路21が接続されている。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、電子・電気機器に広く適用される全差動のGm増幅器(トランスコンダクタンスアンプ)を有する全差動回路に関し、特に回路のコモンモードの安定性を図る全差動回路に関する。
【0002】
【従来の技術】
一般に、全ての信号を差動信号として完全に対称な回路構成とした全差動回路においては、信号の動作点(以下、コモンという)は、そのままでは決まらない。このため、全差動回路にコモンモードフィードバック回路を付加し、信号の基準電位を決定している。この決定方法は、コモンモードフィードバック回路において基準となる参照電位と、ある信号線ノードとを比較し、この比較結果を回路に返す(フィードバックする)ことによって、全差動回路のコモンを決定するようになっている。
【0003】
即ち、コモンモードフィードバック回路と、フィードバックされる回路(例えば増幅器)とに帰還が存在するため安定性を確保する必要がある。更に、全差動回路自体に、信号に対する帰還が存在する場合は、この帰還に対しても安定性を確保する必要がある。従来は、そのコモンの安定性を確保するためコモンモードフィードバック回路の性能を上げることで対応している。
【0004】
このような全差動回路として例えば、図4に、従来の一般的なBiquad構成のトランスコンダクタンスアンプとキャパシタを用いたGm−Cフィルタによる全差動回路図を示す。
図4に示す全差動回路は、入力信号INP,INNが供給される一対の入力端子10,11と、出力信号OUTP,OUTNが出力される一対の出力端子13,14との間に、2本の信号線で直列に接続されたGm増幅器16及びGm増幅器17と、これらGm増幅器16,17の接続間と出力端子13,14との間に、Gm増幅器17の出力信号を帰還F1するように2本の信号線で接続されたGm増幅器18と、各Gm増幅器16,17の接続間とGm増幅器18の出力側との間に2本の信号線で接続されたGm増幅器19とを備えている。
【0005】
更に、当該全差動回路は、各Gm増幅器16,17の接続間に2本の信号線で接続されたCMFB(コモンモードフィードバック)回路21と、Gm増幅器17と一対の出力端子13,14との間に2本の信号線で接続されたCMFB回路22と、各Gm増幅器16,17の接続間に2本の信号線で接続されたCAP(キャパシタ)回路24と、Gm増幅器17と一対の出力端子13,14との間に2本の信号線で接続されたCAP回路25とを備えて構成されている。
【0006】
また、図5(a)に、各Gm増幅器16〜19の入力電圧VINP,VINN及び出力電圧VOUTP,VOUTNを付した記号図を示し、同図(b)に、内部回路図を示し、その説明を行う。
(b)に示すように、各Gm増幅器16〜19は、各々のMOS(MetalOxide Semiconductor)型のトランジスタTr1〜Tr4が、ソース接地型に電源27とアース28との間に接続されて構成されている。トランジスタTr1,Tr2のゲート端に電圧VCM(図4ではVCM1,VCM2)が印加され、トランジスタTr3のゲート端に入力電圧VINPが、トランジスタTr4のゲート端に入力電圧VINNが印加される。また、トランジスタTr1とTr3の接続間から出力電圧VOUTNが発生し、トランジスタTr2とTr4の接続間から出力電圧VOUTPが発生するようになっている。
【0007】
図4に示す全差動回路には、信号に対して帰還F1が存在している。また、図5(b)に示したようなソース接地型の各Gm増幅器16〜19は、コモンに対して負の利得がある。
ここで、図6に、図4の全差動回路をコモンの変化に注目して表した等化回路図を示し、その説明を行う。但し、図6は、コモンに注目したので図4に示した全差動の信号線2本を1本に省略して表している。
【0008】
図6に示す矢印Y1〜Y5はコモンの変化を表すものであり、矢印Y1で示すGm増幅器16の入力側のコモンが負から正に変化し、Gm増幅器16の出力側のコモンが矢印Y2で示すように正から負に変化し、Gm増幅器17の出力側のコモンが矢印Y3で示すように負から正に変化し、Gm増幅器18の出力側のコモンが矢印Y4で示すように正から負に変化し、そして、Gm増幅器18,19の接続間とGm増幅器16,17の接続間とを接続する区間のコモンが矢印Y5で示すように正から負に変化する。
【0009】
このように、図4に示した帰還F1は、各Gm増幅器16〜19が上述したようにコモンに対して負の利得を持っているため、図5に示すように入力側のコモンに対して正帰還F1aとなる。つまり、矢印Y4,Y5で示す入力側に戻る電圧・電流が、矢印Y2で示す当初の入力信号の電圧・電流と同相で帰還される。
この種の従来の全差動回路として、例えば非特許文献1および2に記載のものがある。
【0010】
【非特許文献1】
“Design Considerations for High−Frequency Continuous−Time Filters and Implementation of an Antialiasing” Filter for DigitalVideo” IEEE J. Solid−state Circuits, vol25, pp.1368−1387 ,Dec. 1990
【非特許文献2】
“A CMOS 4×Speed DVD Read Channel Ic” IEEE J.Solid−state Circuits, vol33, No.8,August 1998
【0011】
【発明が解決しようとする課題】
しかし、従来の全差動回路においては、この回路自体の信号に対する帰還F1が、入力側のコモンに対して正帰還F1aとなる場合、コモンモードの安定性が不安定になるので、信号の基準電位が定まらない。この基準電位の不安定化を改善するためには、CMFB回路21,22に、その正帰還F1aに勝る性能が必要となる。しかし、その性能を実現するためには、例えば、利得を上げたり、高周波領域まで利得を持たせたりする必要があるので、CMFB回路21,22の構成が複雑となり、全差動回路の構成が複雑となってしまう。このような理由によって、コモンモードの安定性を改善することが困難となる問題がある。
【0012】
本発明は、このような課題に鑑みてなされたものであり、Gm増幅器を有する全差動回路自体に帰還が存在し、且つ入力側の信号のコモン(動作点)に対して帰還がある場合に、回路構成を複雑とすることなくコモンモードの安定性を確保することができる全差動回路を提供することを目的としている。
【0013】
【課題を解決するための手段】
上記目的を達成するために、本発明の請求項1による全差動回路は、信号の入出力端子間に帰還経路を形成して組み合わされた複数の増幅器と、これら増幅器の基準電位を定めるためのコモンモードフィードバック回路とを有する全差動回路において、前記帰還経路に、入力側と出力側の信号を逆相とする新規の増幅器を接続したことを特徴としている。
【0014】
この構成によれば、全差動回路自体の帰還経路が負帰還の経路となるので、全差動回路のコモンモードの安定性を改善することができる。また、コモンモードの安定性が改善されるので、各増幅器の基準電位が定まる。これによって、コモンモードフィードバック回路を、より簡単な回路構成とすることができる。従って、全差動回路の構成を複雑とすることなく、コモンモードの安定性を改善することができる。
【0015】
また、本発明の請求項2による全差動回路は、信号の入出力端子間に、複数の増幅器を直列に接続すると共に、出力端子からの出力信号を、入力端子に接続された増幅器の出力側へ帰還するように増幅器を接続し、更に、それら増幅器の基準電位を定めるためのコモンモードフィードバック回路を接続して構成される全差動回路において、前記帰還の経路に、入力側と出力側の信号を逆相とする新規の増幅器を接続したことを特徴としている。
【0016】
この構成によれば、全差動回路自体の帰還が負帰還となるので、全差動回路のコモンモードの安定性を改善することができる。また、コモンモードの安定性が改善されるので、各増幅器の基準電位が定まる。これによって、コモンモードフィードバック回路を、より簡単な回路構成とすることができる。従って、全差動回路の構成を複雑とすることなく、コモンモードの安定性を改善することができる。
【0017】
また、本発明の請求項3による全差動回路は、請求項1または2において、前記新規の増幅器は、少なくとも2つ以上であって、且つ個々の増幅器が動作点に対して負の利得を有することを特徴としている。
この構成によれば、帰還経路に接続される新規の増幅器の個々が、動作点に対して負の利得を有するので、信号の位相を反転したのち更に反転させるなどの増幅器の組み合わせによって、帰還経路を確実に負帰還とすることができる。従って、コモンモードの安定性を改善することができる。
【0018】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
(実施の形態)
図1は、本発明の実施の形態に係るBiquad構成のトランスコンダクタンスアンプとキャパシタを用いたGm−Cフィルタによる全差動回路の構成を示す図である。
【0019】
但し、図1に示す本実施の形態の全差動回路において、図4に示した従来例の全差動回路の各部に対応する部分には同一符号を付し、その説明を省略する。また、図1に示す全差動回路の伝達関数は、図4に示した従来の全差動回路の伝達関数と基本的に同じであるとする。
図1に示す全差動回路が、図4に示した従来の全差動回路と異なる点は、Gm増幅器17の出力側と、Gm増幅器18の入力側との間に、2つのGm増幅器31,32を接続し、また、図4に示したGm増幅器17と一対の出力端子13,14との間に接続されたCMFB回路22を省略したことにある。
【0020】
追加した各Gm増幅器31,32は、従来例で説明済みの図5(a)(b)に示した内部回路を有し、一方のGm増幅器31の入力側がGm増幅器17の出力側に接続され、一方のGm増幅器31の出力側が、他方のGm増幅器32の出力側に接続されている。また、他方のGm増幅器32の−(マイナス)出力端とGm増幅器18の+(プラス)入力端とが接続され、他方のGm増幅器32の+出力端とGm増幅器18の−入力端とが接続され、更に、他方のGm増幅器32の−入力端と+出力端とが接続され、+入力端と−出力端とが接続されている。
【0021】
また、CMFB回路21は、図2に示すように、各々のMOS型のトランジスタTr11〜Tr18がコンデンサCを含んで、電源34とアース35との間に接続されて構成されている。このCMFB回路21において、トランジスタTr15のゲート端に入力信号INPを供給し、トランジスタTr16のゲート端に入力信号INNを供給する。入力信号INPは、Gm増幅器16の+出力端に接続され、入力信号INNは、Gm増幅器16の−出力端に接続されている。
【0022】
また、トランジスタTr13,Tr14のゲート端に参照電圧Vrefを供給し、更にトランジスタTr17,Tr18のゲート端にバイアス電圧bias1を供給する。これらの供給によって、トランジスタTr11,Tr13のドレイン接続間に接続されたコンデンサCに、トランジスタTr11を流れる電流の電荷がチャージされて電圧VCMが発生する。この発生した電圧VCMが、各Gm増幅器16〜19,31,32に供給されるようになっている。
【0023】
このようなCMFB回路21は、全差動回路においてコモンを決めるために設けられているが、フィードバック回路なので、図1に示すCMFB回路21とGm増幅器16との間に帰還が存在するが、これとは別に全差動回路に内在する帰還F2も存在する。
ここで、図3に、図1の全差動回路をコモンの変化に注目して表した等化回路図を示し、その説明を行う。但し、図3は、コモンに注目したので図1に示した全差動の信号線2本を1本に省略して表している。
【0024】
図3に示す矢印Y11〜Y16はコモンの変化を表すものであり、矢印Y11で示すGm増幅器16の入力側のコモンが負から正に変化し、Gm増幅器16の出力側のコモンが矢印Y12で示すように正から負に変化し、Gm増幅器17の出力側のコモンが矢印Y13で示すように負から正に変化し、Gm増幅器31の出力側のコモンが矢印Y14で示すように正から負に変化し、そして、Gm増幅器18の出力側のコモンが矢印Y15で示すように負から正に変化し、更に、Gm増幅器18,19の接続間とGm増幅器16,17の接続間とを接続する区間のコモンが矢印Y16で示すように負から正に変化する。
【0025】
このように、図1に示した帰還F2は、図3に示すようにコモンに対して負帰還F2bとなる。つまり、矢印Y15,Y16で示す入力側に戻る電圧・電流が、矢印Y12で示す当初の入力信号の電圧・電流と逆相で帰還される。
このように、本実施の形態の全差動回路によれば、この回路自体の帰還経路に入力側と出力側の信号を逆相とするGm増幅器31,32を追加接続することによって、全差動回路自体が有する帰還F2を負帰還F2bに変更することができるので、全差動回路のコモンモードの安定性を改善することができる。
【0026】
また、コモンモードの安定性が改善されるので、信号の基準電位が定まる。これによって、基準電位を定めるためのCMFB回路21を、図2に示したような、より簡単な回路構成とすることができる。従って、全差動回路の構成を複雑とすることなく、コモンモードの安定性を改善することができる。
なお、各Gm増幅器31,32を追加しても、これら自体は、利得1倍の増幅器であり、更に、全差動回路の信号に対しては+端子と−端子を交互に接続し極性を自由に選択できるので、入力側のコモンに対する帰還F2が、図4の従来の全差動回路と比べて変化することはない。
【0027】
また、各Gm増幅器16〜19,31,32は、図5(a)(b)に示した回路構成のものでなくても、コモンに対して負の利得があれば、上述したようにコモンモードの安定性を改善することができる。
【0028】
【発明の効果】
以上説明したように本発明は、信号の入出力端子間に帰還経路を形成して組み合わされた複数の増幅器と、信号の基準電位を定めるためのコモンモードフィードバック回路とを有する全差動回路において、帰還経路に、入力側と出力側の信号を逆相とする新規の増幅器を接続した。これによって、全差動回路自体の帰還経路が負帰還の経路となるので、全差動回路のコモンモードの安定性を改善することができる。また、コモンモードの安定性が改善されるので、信号の基準電位が定まる。これによって、コモンモードフィードバック回路を、より簡単な回路構成とすることができる。従って、全差動回路の構成を複雑とすることなく、コモンモードの安定性を改善することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るBiquad構成のトランスコンダクタンスアンプとキャパシタを用いたGm−Cフィルタによる全差動回路の構成を示す図である。
【図2】上記実施の形態の全差動回路に用いられるCMFB(コモンモードフィードバック)回路の構成を示す図である。
【図3】上記実施の形態の全差動回路をコモンの変化に注目して表した等化回路図である。
【図4】従来のBiquad構成のトランスコンダクタンスアンプとキャパシタを用いたGm−Cフィルタによる全差動回路の構成を示す図である。
【図5】全差動回路に用いられるGm増幅器の構成を示す図である。
【図6】上記従来の全差動回路をコモンの変化に注目して表した等化回路図である。
【符号の説明】
10,11 入力端子
13,14 出力端子
16〜19,31,32 Gm増幅器(トランスコンダクタンスアンプ)
21,22 CMFB(コモンモードフィードバック)回路
24,25 CAP(キャパシタ)回路
27,34 電源
28,35 アース
Tr1〜Tr4,Tr11〜Tr18 トランジスタ
Claims (3)
- 信号の入出力端子間に帰還経路を形成して組み合わされた複数の増幅器と、これら増幅器の基準電位を定めるためのコモンモードフィードバック回路とを有する全差動回路において、
前記帰還経路に、入力側と出力側の信号を逆相とする新規の増幅器を接続した
ことを特徴とする全差動回路。 - 信号の入出力端子間に、複数の増幅器を直列に接続すると共に、出力端子からの出力信号を、入力端子に接続された増幅器の出力側へ帰還するように増幅器を接続し、更に、それら増幅器の基準電位を定めるためのコモンモードフィードバック回路を接続して構成される全差動回路において、
前記帰還の経路に、入力側と出力側の信号を逆相とする新規の増幅器を接続した
ことを特徴とする全差動回路。 - 前記新規の増幅器は、少なくとも2つ以上であって、且つ個々の増幅器が動作点に対して負の利得を有する
ことを特徴とする請求項1または2に記載の全差動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069629A JP2004282308A (ja) | 2003-03-14 | 2003-03-14 | 全差動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003069629A JP2004282308A (ja) | 2003-03-14 | 2003-03-14 | 全差動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004282308A true JP2004282308A (ja) | 2004-10-07 |
JP2004282308A5 JP2004282308A5 (ja) | 2006-03-30 |
Family
ID=33286604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003069629A Pending JP2004282308A (ja) | 2003-03-14 | 2003-03-14 | 全差動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004282308A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009159026A (ja) * | 2007-12-25 | 2009-07-16 | Fujitsu Ltd | 差動カレントミラー回路 |
US8394151B2 (en) | 2007-10-24 | 2013-03-12 | Kao Corporation | Head hair dyeing method |
US10226649B2 (en) | 2007-04-27 | 2019-03-12 | Kao Corporation | Hair dyeing or bleaching method |
-
2003
- 2003-03-14 JP JP2003069629A patent/JP2004282308A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10226649B2 (en) | 2007-04-27 | 2019-03-12 | Kao Corporation | Hair dyeing or bleaching method |
US8394151B2 (en) | 2007-10-24 | 2013-03-12 | Kao Corporation | Head hair dyeing method |
US8529638B2 (en) | 2007-10-24 | 2013-09-10 | Kao Corporation | Head hair dyeing composition |
JP2009159026A (ja) * | 2007-12-25 | 2009-07-16 | Fujitsu Ltd | 差動カレントミラー回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9496833B2 (en) | Apparatus and methods for multi-channel autozero and chopper amplifiers | |
US6930545B2 (en) | Switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current | |
JP2641408B2 (ja) | 低電圧高速動作のcmos演算増幅器 | |
TW200843338A (en) | Fully differential class AB amplifier and amplifying method using single-ended, two-stage amplifier | |
TW393831B (en) | A high speed and high gain operational amplifier | |
CN107078700B (zh) | 放大器电路和放大器布置 | |
JPWO2014087980A1 (ja) | 演算増幅器 | |
CN106788295B (zh) | 一种多级放大器 | |
US8570099B2 (en) | Single-ended-to-differential filter using common mode feedback | |
CN110729970B (zh) | 混合差分放大器及其方法 | |
JP4928290B2 (ja) | 差動信号比較器 | |
JP6488674B2 (ja) | Dcオフセットキャンセル回路 | |
EP3826176B1 (en) | High-linearity input buffer | |
JP2004282308A (ja) | 全差動回路 | |
CN107968635A (zh) | 电流回收型放大器及模拟电路 | |
TW201115913A (en) | Amplifier circuit with overshoot suppression | |
JP2019118060A (ja) | オペアンプ | |
US9964985B1 (en) | Radio frequency power amplifier and method thereof | |
JPH10322143A (ja) | Ac結合回路 | |
JP2006031596A (ja) | 電流源回路及び差動増幅器 | |
CN113671236A (zh) | 一种应用于负载电阻的电流检测电路和设备 | |
WO2023184570A1 (zh) | 一种开环运放电路 | |
JP5320503B2 (ja) | 増幅回路 | |
JP6230903B2 (ja) | 低雑音増幅器 | |
TWI806543B (zh) | 放大器及其共模電壓的控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060208 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |