JP2004281663A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004281663A JP2004281663A JP2003070140A JP2003070140A JP2004281663A JP 2004281663 A JP2004281663 A JP 2004281663A JP 2003070140 A JP2003070140 A JP 2003070140A JP 2003070140 A JP2003070140 A JP 2003070140A JP 2004281663 A JP2004281663 A JP 2004281663A
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode layer
- insulating film
- cell array
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】メモリセルアレイ領域及び選択ゲート領域に共通して、半導体層11、第1の絶縁膜12、第1の電極層13、素子分離領域15及び第2の絶縁膜16を順に形成する工程と、選択ゲート領域の第2の絶縁膜16を除去し、第1の電極層13の表面を露出する開口部17を形成する工程と、メモリセルアレイ領域の第2の絶縁膜16上及び選択ゲート領域の第1の電極層13の露出された表面上に第2の電極層18を形成する工程と、第1の絶縁膜12をストッパとして、メモリセルアレイ領域の第1の電極層13、第2の絶縁膜16及び第2の電極層18を連続的に除去してメモリトランジスタのゲート電極を形成すると同時に、選択ゲート領域の第1及び第2の電極層13、18を連続的に除去して選択トランジスタのゲート電極を形成する工程とを具備する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置及びその製造方法に係わり、特に、浮遊ゲートと制御ゲートとを有する不揮発性のメモリトランジスタと、このメモリトランジスタに近接して配置された選択トランジスタと、メモリトランジスタ及び選択トランジスタを制御する周辺回路とを、同一チップ上に搭載した半導体記憶装置のゲート構造に関する。
【0002】
【従来の技術】
従来から、浮遊ゲートと制御ゲートとを有するメモリトランジスタと、メモリトランジスタに近接して配置された選択トランジスタと、メモリトランジスタ及び選択トランジスタを駆動する周辺回路とを、同一チップ上に備えたフラッシュメモリがある。代表的なフラッシュメモリとしては、NAND型フラッシュメモリと呼ばれるものがある。このNAND型フラッシュメモリは、複数個のメモリトランジスタが直列に接続され、両端部のメモリトランジスタに近接させて選択トランジスタが配置され、メモリトランジスタや選択トランジスタを駆動する周辺回路トランジスタが搭載されている。以下、メモリトランジスタを設けた領域をメモリセルアレイ領域と呼び、選択トランジスタを設けた領域を選択ゲート領域と呼び、周辺回路トランジスタを設けた領域を周辺回路領域と呼ぶ。
【0003】
このフラッシュメモリでは、例えば、半導体層上にゲート絶縁膜が形成され、このゲート絶縁膜上にメモリトランジスタの浮遊ゲートとなるポリシリコン膜が堆積され、その後に素子分離領域が形成されるという方法が用いられる。この場合、選択ゲート領域と周辺回路領域の少なくとも一部分には、メモリセルアレイ領域と同様に、浮遊ゲートと制御ゲートとからなる二層のゲート電極層が存在する。この際、選択トランジスタと周辺回路トランジスタは、浮遊ゲートを引き出して上層配線と電気的に接続する必要がある。
【0004】
このような構造の第1の従来技術を、図28(a)、図28(b)、図29、図30を用いて、以下に説明する。尚、この第1の従来技術は、特許文献1で開示されている。
【0005】
図28(a)、図28(b)、図29、図30に示すように、半導体層11上に第1の絶縁膜12が形成され、この第1の絶縁膜12上にポリシリコンからなる第1の浮遊ゲート電極層13aが形成される。次に、素子分離溝が形成され、この素子分離溝が絶縁膜により埋め込まれる。この絶縁膜を第1の浮遊ゲート電極層13aの表面が露出するまで平坦化することにより、素子分離領域15が形成される。次に、第1の浮遊ゲート電極層13a及び素子分離領域15上にポリシリコンからなる第2の浮遊ゲート電極層13bが形成され、この第2の浮遊ゲート電極層13bがリソグラフィ及びエッチングによりパターニングされる。これにより、メモリセルアレイ領域の素子分離領域15上に、第2の浮遊ゲート電極層13bを分離する開口部50が形成される。次に、第2の浮遊ゲート電極層13b及び素子分離領域15上に第2の絶縁膜16が形成され、この第2の絶縁膜16上に制御ゲート電極層18が形成される。この制御ゲート電極層18、第2の絶縁膜16及び第1、第2の浮遊ゲート電極層13a、13bがパターニングされた後、半導体層11の全面に第3の絶縁膜19が形成される。この第3の絶縁膜19内にコンタクトホール20が形成された後、このコンタクトホール20に接続する配線21が形成される。その結果、メモリセルアレイ領域では配線21と制御ゲート電極層18とがコンタクトホール20で接続され、選択ゲート領域及び周辺回路領域では配線21と第1、第2の浮遊ゲート電極層13a、13bとがコンタクトホール20で接続される。
【0006】
上記第1の従来技術による半導体記憶装置は、第1、第2の浮遊ゲート電極層13a、13bからなる二層構造の浮遊ゲートを有する。この浮遊ゲートにおいて、第1の浮遊ゲート電極層13aは素子分離領域15と自己整合的に形成されるが、第2の浮遊ゲート電極層13bは素子分離領域15上に引き出される。しかしながら、このような第1の従来技術では、次のような問題があった。
【0007】
まず、メモリセルアレイ領域においては、図29に示すように、開口部50が第2の絶縁膜16で埋まらないように開口部50の幅Pを設定する必要と、開口部50と素子領域10とのリソグラフィでの合わせ余裕量Qを確保する必要とがあった。しかし、開口部50のパターニングにおけるフォトレジストの解像限界から、開口部50の微細調整は困難であった。このため、ある程度以上の微細化が困難となり、メモリセルの微細化を図ることが難しかった。
【0008】
一方、周辺回路領域においては、コンタクトホール20が素子分離領域15上に形成される構造であるため、素子領域10にダメージが生じることは回避できる。しかし、第2の浮遊ゲート電極層13bとコンタクトホール20との接続部から素子領域10までの距離が長い。従って、通常、第2の浮遊ゲート電極層13bは高抵抗の電極材料(例えばポリシリコン)で形成されるため、抵抗による遅延が大きくなり、素子の性能が低下する。また、高抵抗の第2の浮遊ゲート電極層13bが素子分離領域15上に引き出されていると、素子分離領域15の絶縁膜を介して半導体層11と浮遊ゲートとが容量結合するため、RC遅延の増大につながる。
【0009】
特に、NAND型フラッシメモリの選択トランジスタの場合、上述するRC遅延の増大が大きな問題となる。第2の浮遊ゲート電極層13bへのコンタクトは必要に応じて、メモリセルアレイ内でいくつかのセル毎に形成するが、このコンタクト部分は面積を必要とし、メモリセルアレイの面積を増大させる。また、メモリセルアレイの一部でしかコンタクトホール20を形成できないため、コンタクトホール20からトランジスタまでは、抵抗の高いポリシリコンからなる第2の浮遊ゲート電極層13bで接続される。従って、コンタクトホール20から遠い位置にあるトランジスタまでのRC遅延時間の問題が顕著となる。そして、選択トランジスタの遅延時間の増大は、メモリセルの読み出し速度に悪影響を与えてしまう。
【0010】
次に、図31(a)、図31(b)、図32、図33を用いて、第2の従来技術について説明する。この第2の従来技術は、第1の従来技術で示したようなメモリセル部の微細化が困難であるという問題を回避したものである。
【0011】
図31(a)、図31(b)、図32、図33に示すように、半導体層11上に第1の絶縁膜12が形成され、この第1の絶縁膜12上に浮遊ゲート電極層13が形成される。次に、素子分離溝が形成され、この素子分離溝が絶縁膜により埋め込まれる。この絶縁膜を浮遊ゲート電極層13の表面が露出するまで平坦化することにより、素子分離領域15が形成される。次に、メモリセルアレイ領域及び選択ゲート領域における素子分離領域15の上部が除去され、メモリセルアレイ領域及び選択ゲート領域における素子分離領域15の上面が浮遊ゲート電極層13の上面よりも下に位置される。その後、浮遊ゲート電極層13及び素子分離領域15上に第2の絶縁膜16が形成され、周辺回路領域及び選択ゲート領域における第2の絶縁膜16が除去される。次に、第2の絶縁膜16、浮遊ゲート電極層13及び素子分離領域15上に制御ゲート電極層18が形成され、この制御ゲート電極層18、第2の絶縁膜16及び浮遊ゲート電極層13がパターニングされる。次に、半導体層11の全面に第3の絶縁膜19が形成され、この第3の絶縁膜19内にコンタクトホール20が形成される。次に、コンタクトホール20に接続する配線21が形成される。
【0012】
上記第2の従来技術による半導体記憶装置では、第1の従来技術で示したリソグラフィの合わせ余裕量Qが不要となるため、メモリセルを微細化できる。また、選択ゲート領域と周辺回路領域の第2の絶縁膜16を除去した後に制御ゲート電極層18を堆積するため、素子領域10上にのみ浮遊ゲートが残るように分断されても、コンタクトホール20の位置の制限を無くすことができる。しかしながら、このような第2の従来技術では、次のような問題があった。
【0013】
まず、メモリセルアレイ領域におけるゲートは、浮遊ゲート電極層13と制御ゲート電極層18との間に第2の絶縁膜16が介在しているのに対し、選択ゲート領域及び周辺回路領域におけるゲートは、浮遊ゲート電極層13と制御ゲート電極層18との間に第2の絶縁膜16が介在しない。つまり、メモリセルアレイ領域におけるゲートと、選択ゲート領域及び周辺回路領域におけるゲートとの積層構造が異なっている。このため、ゲート加工の際、メモリセルアレイ領域と選択ゲート領域及び周辺回路領域とで異なったエッチング条件にする必要がある。従って、メモリセルアレイ領域と選択ゲート領域及び周辺回路領域とのゲート加工を同時に行うことができないという問題があった。
【0014】
また、メモリセルアレイ領域と選択ゲート領域及び周辺回路領域とのゲート加工を同時に行うことができないと、このメモリセルアレイ領域と選択ゲート領域及び周辺回路領域との境界部に電極層が残ったり、あるいは2回のエッチングで半導体層が掘れてしまうのを防ぐために十分な余裕領域をとる必要がでてきたりする。このため、ゲート加工の際、積層構造が異なるメモリセルアレイ領域と選択ゲート領域及び周辺回路領域とが共に正確に加工できるためには、境界部に各種余裕をとる必要があり、チップ面積の増大を招いてしまう。特に、図31(a)に示すように、NAND型フラッシュメモリの構造では、メモリセルアレイの集積度を上げるために、メモリセルと選択トランジスタの間隔Dをできるだけ小さくすることが必要であり、境界部に余裕を設けると集積度が著しく低下してしまう。
【0015】
【特許文献1】
特開平11−163304号公報
【0016】
【発明が解決しようとする課題】
以上のように、上記第1、第2の従来技術による半導体記憶装置において、メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避することは困難であった。さらに、メモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行うことは非常に困難であった。
【0017】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、異なる積層構造の領域を同時に加工することが可能な半導体記憶装置及びその製造方法を提供することにある。
【0018】
【課題を解決するための手段】
本発明は、前記目的を達成するために以下に示す手段を用いている。
【0019】
本発明の第1の視点による半導体記憶装置は、メモリトランジスタを有するメモリセルアレイ領域と、前記メモリセルアレイ領域と隣接する選択トランジスタを有する選択ゲート領域と、前記メモリセルアレイ領域の周辺に位置する周辺回路領域とを備えた半導体記憶装置であって、前記選択ゲート領域は、半導体層と、前記半導体層上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された第1の電極層と、前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、素子領域を分離する素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成された素子分離領域と、前記第1の電極層上に形成された第2の電極層とを具備する。
【0020】
本発明の第2の視点による半導体記憶装置の製造方法は、メモリトランジスタを有するメモリセルアレイ領域と、前記メモリセルアレイ領域と隣接する選択トランジスタを有する選択ゲート領域と、前記メモリセルアレイ領域の周辺に位置する周辺回路領域とを備えた半導体記憶装置の製造方法であって、前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、半導体層を形成する工程と、前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記半導体層上に第1の絶縁膜を形成する工程と、前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記第1の絶縁膜上に第1の電極層を形成する工程と、前記メモリセルアレイ領域及び前記選択ゲート領域のそれぞれに、前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで素子分離絶縁膜を形成し、この素子分離絶縁膜からなる素子分離領域で素子領域を分離する工程と、前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記素子分離領域及び前記第1の電極層上に第2の絶縁膜を形成する工程と、前記選択ゲート領域の前記第2の絶縁膜を除去し、前記第1の電極層の表面を露出する開口部を形成する工程と、前記メモリセルアレイ領域の前記第2の絶縁膜上及び前記選択ゲート領域の前記第1の電極層の露出された前記表面上に第2の電極層を形成する工程と、前記第1の絶縁膜をストッパとして、前記メモリセルアレイ領域の前記第1の電極層、前記第2の絶縁膜及び前記第2の電極層を連続的に除去して前記メモリトランジスタのゲート電極を形成すると同時に、前記選択ゲート領域の前記第1及び第2の電極層を連続的に除去して前記選択トランジスタのゲート電極を形成する工程とを具備する。
【0021】
【発明の実施の形態】
本発明の実施の形態は、浮遊ゲートを有する不揮発性のメモリトランジスタと、メモリセルに近接して配置された選択トランジスタと、メモリトランジスタ及び選択トランジスタを駆動する周辺回路のトランジスタとを、同一チップ上に搭載した半導体記憶装置のゲート構造に関するものである。本発明の実施の形態は、例えばNAND型フラッシュメモリに適用される。
【0022】
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【0023】
尚、各図面において、メモリセルアレイ領域とはメモリトランジスタを設けた領域を示し、選択ゲート領域とは選択トランジスタを設けた領域を示し、周辺回路領域とは周辺回路トランジスタを設けた領域を示す。
【0024】
[第1の実施形態]
第1の実施形態は、メモリトランジスタと選択トランジスタの構造に関し、選択トランジスタのゲートを構成する第1及び第2の電極層間に絶縁膜を設けない構造である。
【0025】
図1は、第1の実施形態に係る半導体記憶装置の平面図を示す。図2は、図1のII−II線に沿った半導体記憶装置の断面図である。図3(a)は、図1のIIIA−IIIA線に沿った半導体記憶装置の断面図である。図3(b)は、図1のIIIB−IIIB線に沿った半導体記憶装置の断面図である。
【0026】
図1に示すように、メモリセルアレイ領域に複数個のメモリトランジスタが直列に接続され、メモリセルアレイ領域の両端部のメモリトランジスタに近接させて選択トランジスタが配置されている。ここで、選択トランジスタのゲート長Lは、メモリトランジスタのゲート長より長い。また、メモリセルと選択トランジスタとの間隔Dは、最小加工寸法程度である。
【0027】
図2、図3(a)、図3(b)に示すように、メモリセルアレイ領域には、半導体層11内に素子領域10を分離する溝型の素子分離領域15が形成され、素子領域10に第1の絶縁膜12を介して第1の電極層13が形成されている。そして、第1の電極層13及び素子分離領域15上に第2の絶縁膜16が形成され、この第2の絶縁膜16上に第2の電極層18が形成され、この第2の電極層18にコンタクトホール20を介して接続する上層配線21が形成されている。尚、メモリセルアレイ領域において、第1の電極層13は浮遊ゲートとして機能し、第2の電極層18は制御ゲートとして機能する。
【0028】
一方、選択ゲート領域では、第2の絶縁膜16が全て除去されて開口部17が形成されているため、第1の電極層13上には第2の電極層18が直接形成されている。従って、メモリトランジスタのゲートが第1及び第2の電極層13、18と第2の絶縁膜16とからなる3層で形成されているのに対し、選択トランジスタのゲートは第1及び第2の電極層13、18からなる2層と形成されている。
【0029】
尚、選択ゲート領域では、図3(b)に示すように、素子分離領域15上にも開口部17のパタンが延在するために、素子分離絶縁膜内に溝17’が形成される。この溝17’の底面は、素子領域10より上に位置する。
【0030】
このようなメモリセルアレイ領域及び選択ゲート領域では、第1の電極層13は、素子領域10の上方に素子分離領域15と自己整合的に形成されており、第1の従来技術のように素子分離領域15上へ第1の電極層13が引き出されていない。そして、素子分離領域15の表面は第1の電極層13の表面よりも下に位置している。
【0031】
また、第2の電極層18は、第1の電極層13よりも低抵抗な層であり、例えば高融点金属層又は高融点金属シリサイド層であることが望ましい。
【0032】
また、第2の絶縁膜16は、例えばONO(Oxide Nitride Oxide)のようなシリコン窒化膜を含む複合絶縁膜であることが望ましい。これは、コンタクトホール20の形成におけるエッチングのダメージやコンタクトホール20内に形成される金属配線用の層がゲート絶縁膜12へ悪影響を及ぼすことを、シリコン窒化膜が有効に防止するためである。
【0033】
図4乃至図9は、第1の実施形態に係る半導体記憶装置の製造工程の断面図を示す。ここで、図4及び図5は、図1のII−II線に沿った半導体記憶装置の断面図であり、図6乃至図9は、図1のIIIA−IIIA線に沿った半導体記憶装置の断面図である。以下、第1の実施形態に係る半導体記憶装置の製造方法について説明する。
【0034】
まず、図4に示すように、半導体層11上に、例えば8乃至10nmの膜厚の第1の絶縁膜12が形成される。この第1の絶縁膜12は、フラッシュメモリではトンネル酸化膜として機能するものである。次に、第1の絶縁膜12上に第1の電極層13が形成される。この第1の電極層13は、通常リンがドーピングされたポリシリコン膜である。次に、第1の電極層13、第1の絶縁膜12及び半導体層11内に素子分離用溝14が形成され、この素子分離用溝14内に絶縁膜が形成される。この絶縁膜を第1の電極層13の表面が露出するまで平坦化することにより、STI(Shallow Trench Isolation)構造の素子分離領域15が形成される。
【0035】
次に、図5に示すように、素子分離領域15の上部が除去され、素子分離領域15の表面が第1の電極層13の表面よりも下に位置される。その後、半導体層11の全面に、例えばONO膜のような第2の絶縁膜16が形成される。
【0036】
次に、図6に示すように、第2の絶縁膜16上に例えばフォトレジストからなるマスク層22が形成される。その後、マスク層22は、メモリセルアレイ領域にのみ残るようにパターニングされる。
【0037】
次に、図7に示すように、パターニングされたマスク層22を用いて、リソグラフィ及びエッチングにより、選択ゲート領域の第2の絶縁膜16が全て除去される。その結果、第1の電極層13の表面の一部が露出され、選択ゲート領域に開口部17が形成される。
【0038】
次に、図8に示すように、第2の絶縁膜16及び第1の電極層13上に、例えば高融点金属層又は高融点金属シリサイド層からなる第2の電極層18が形成される。これにより、選択ゲート領域においては、第1の電極層13と第2の電極層18とが直接接続される。
【0039】
次に、図9に示すように、第2の電極層18、第2の絶縁膜16及び第1の電極層13がゲートパターンに加工される。具体的には、まず、リソグラフィ工程によりゲートパターンのマスク(図示せず)を形成する。その後、第2の電極層18、第2の絶縁膜16及び第1の電極層13を、第1の絶縁膜12をストッパとして、連続的にエッチングする。この方法により、2層ゲート構造のメモリトランジスタ及び選択トランジスタのゲート電極が、自己整合的に加工できる。
【0040】
尚、ゲート加工の連続的なエッチングにおいて、メモリセルアレイ領域では第2の電極層18、第2の絶縁膜16及び第1の電極層13の3層をエッチングしているのに対し、選択ゲート領域では第1及び第2の電極層13、18の2層をエッチングしている。従って、メモリセルアレイ領域と選択ゲート領域とでは積層構造が異なるが、第1の実施形態では、次のような条件でエッチングを行うことで、メモリセルアレイ領域と選択ゲート領域とを同じエッチング条件で同時に加工することができる。
【0041】
まず、第1及び第2の電極層13、18は第1及び第2の絶縁膜12、16とエッチング選択比がとれる材料でそれぞれ形成される。例えば、第1の絶縁膜12をSiO2酸化膜で形成した場合、第2の絶縁膜16はONO膜、第1及び第2の電極層13、18は多結晶ポリシリコン膜で形成するとよい。
【0042】
また、エッチングの際には、例えばRIE(Reactive Ion Etching)のような異方性のドライエッチングを行うことが望ましく、エッチングする膜種ごとにガス条件を切替えて連続的にエッチングするとよい。例えば、第2の電極層18をエッチングする際には第1及び第2の絶縁膜12、16とエッチング選択比がとれるCl2,HBrを用いてエッチングを行い、第2の絶縁膜16が露出したら第1及び第2の電極層13、18とエッチング選択比がとれるCF4を用いてエッチングを行い、第1の電極層13が露出したら第1及び第2の絶縁膜12,16とエッチング選択比がとれるCl2,HBrを用いてエッチングを行うとよい。
【0043】
次に、図2に示すように、第2の電極層18上に層間絶縁膜用の第3の絶縁膜19が形成され、この第3の絶縁膜19内の素子分離領域15の上方に第2の電極層18に接続するコンタクトホール20が形成される。このコンタクトホール20の形成の際、例えば周辺トランジスタのソース及びドレイン領域が形成される素子領域などへのコンタクトホールも同時に形成される。その後、コンタクトホール20に接続する上層配線21が形成される。
【0044】
上記第1の実施形態によれば、選択トランジスタのゲートは第1の電極層13と第2の電極層18との2層構造となり、メモリトランジスタのゲートは第1の電極層13と第2の電極層18との間に第2の絶縁膜16が介在した3層構造となり、選択トランジスタとメモリトランジスタのゲート構造は異なる。従って、ゲート加工が行われる領域に関しては、メモリセルアレイ領域と選択ゲート領域におけるゲートの積層構造が異なる領域を同時に加工することとなる。
【0045】
ここで、従来は、第2の絶縁膜16をストッパとして第2の電極層18を加工し、第1の電極層13をストッパとして第2の絶縁膜16を加工し、第1の絶縁膜12をストッパとして第1の電極層13を加工するというように、1層毎にエッチングを行う方式をとっていた。しかし、第1の実施形態では、第2の電極層18、第2の絶縁膜16、第1の電極層13を、第1の絶縁膜12をストッパとして所定のエッチング条件で連続的に加工することができる。このように、メモリセルアレイ領域と選択ゲート領域とが異なる積層構造であっても、メモリセルアレイ領域と選択ゲート領域とで異なったエッチング条件にすることなく、メモリセルアレイ領域と選択ゲート領域とのゲート加工を同時に行うことが可能となる。
【0046】
また、第1の電極層13は、素子分離領域15と自己整合的に形成されるため、第1の従来技術よりも容易に第1の電極層13の微細加工が可能である。従って、メモリセルアレイ領域の微細化を図ることが可能である。
【0047】
また、選択ゲート領域において、第1の電極層13に信号を与える配線21と第1の電極層13との接続は、第2の電極層18を素子分離領域15上まで引き出して第2の電極層18を介して行われる。つまり、高抵抗の第1の電極層13を素子分離領域15上まで引き出す必要がないため、第1の電極層13の抵抗による遅延の問題を回避することができるとともに、半導体層11と第1の電極層13との容量結合によるRC遅延の問題も回避できる。加えて、第2の電極層18が高融点金属層又は高融点金属シリサイド層であるため、抵抗遅延の問題をさらに回避でき、低抵抗の一層構造のゲート電極層で構成されたトランジスタとほぼ同等の動作速度を得ることができる。従って、遅延時間の増加によってメモリセルの読み出し速度に悪影響を与えてしまうという問題も回避できる。
【0048】
以上のように、第1の実施形態によれば、メモリセルサイズを縮小できると共に選択トランジスタを含めた集積度を向上することができ、特にNAND型フラッシュメモリのメモリセルアレイの大きさを縮小することができる。
【0049】
尚、第1の実施形態では、第2の絶縁膜16の開口部17のパターンニングの際、リソグラフィ工程で合わせずれが発生し、選択ゲート領域までマスク材がかかる場合がある。その結果、図10に示すように、選択ゲートのメモリセルアレイ領域側の端部において、メモリセルアレイ領域と同じように第2の絶縁膜16が存在することもある。このように、選択ゲート領域とメモリセルアレイ領域とが異なる構造であっても、第1の実施形態では同時にゲート加工できる。そして、メモリセルと選択トランジスタの間隔Dを例えば最小加工寸法にすることができる。
【0050】
[第2の実施形態]
第2の実施形態は、選択ゲート領域の開口部の形成の際にメモリセルアレイ領域の第2の絶縁膜の信頼性の劣化を防ぐために、制御ゲートを2層以上の電極層で形成しているものである。
【0051】
図11は、第2の実施形態に係る半導体記憶装置のメモリセルアレイ領域及び選択ゲート領域の断面図を示す。図11に示すように、第2の実施形態において、第1の実施形態と異なる点は、メモリセルアレイ領域における制御ゲートが第2及び第3の電極層18a、18bからなる2層構造となっているところである。尚、選択ゲート領域では、第2の電極層18aは第2の絶縁膜16とともに除去するため存在せず、第1の電極層13と第3の電極層18bとでゲートが形成されている。
【0052】
図12乃至図15は、第2の実施形態に係る半導体記憶装置の製造工程の断面図を示す。図12乃至図15は、図1のIIIA−IIIA線に沿った半導体記憶装置の断面図である。以下、第2の実施形態に係る半導体記憶装置の製造方法について説明する。尚、第1の実施形態と同様の工程は説明を簡略化し、異なる工程のみ詳細に説明する。
【0053】
まず、図12に示すように、第1の電極層13上に第2の絶縁膜16が形成され、この第2の絶縁膜16上に第2の電極層18aが形成される。
【0054】
次に、図13に示すように、リソグラフィ及びエッチングにより、選択ゲート領域の第2の電極層18a及び第2の絶縁膜16が除去される。その結果、選択ゲート領域の第1の電極層13の表面が露出され、開口部17が形成される。
【0055】
次に、図14に示すように、第1及び第2の電極層13、18a上に第3の電極層18bが形成される。これにより、選択ゲート領域においては、開口部17を介して、第3の電極層18bが第1の電極層13と直接接続される。
【0056】
次に、図15に示すように、第3の電極層18b、第2の電極層18a、第2の絶縁膜16及び第1の電極層13がゲートパターンに加工される。この後は、第1の実施形態と同様の工程で、半導体記憶装置が形成される。
【0057】
上記第2の実施形態によれば、上記第1の実施形態と同様の効果を得ることができるだけでなく、さらに、以下のような効果が得られる。
【0058】
上記第1の実施形態では、開口部17を形成するためのリソグラフィ工程(図6に示す工程)において、マスク層22となるレジストがメモリセルアレイ領域の第2の絶縁膜16上に形成される。このため、レジストと第2の絶縁膜16とが接触してしまい、第2の絶縁膜16の信頼性が劣化する場合がある。例えば、レジストから第2の絶縁膜16へ不純物汚染が侵入する場合や、リソグラフィ工程中の様々な段階において第2の絶縁膜16の絶縁性の低下を招く場合等がある。そこで、第2の実施形態においては、開口部17の形成の前に、第2の絶縁膜16上に第2の電極層18aを形成する。これにより、リソグラフィ工程において、第2の電極層18aが第2の絶縁膜16の保護層として機能するため、上述するような第2の絶縁膜16へ悪影響を及ぼす問題を解消できる。
【0059】
[第3の実施形態]
第1及び第2の実施形態は、フラッシュメモリのメモリセルアレイ領域と選択ゲート領域の構造について説明したが、第3の実施形態は、メモリセルアレイ領域と選択ゲート領域に加えて、周辺回路領域の構造についても説明する。
【0060】
図16は、第3の実施形態における半導体記憶装置の周辺回路領域の平面図を示す。図17は、図16のXVII−XVII線に沿った半導体記憶装置の断面図を示す。
【0061】
図16、図17に示すように、半導体記憶装置の周辺回路領域には、半導体層11内に素子領域10を分離する溝型の素子分離領域15が形成され、素子領域10に第1の絶縁膜12を介して第1の電極層13が形成されている。そして、第1の電極層13及び素子分離領域15上に第2の絶縁膜16が形成され、この第2の絶縁膜16上に第2の電極層18が形成されている。ここで、第2の絶縁膜16には、第1の電極層13の表面の一部を露出する開口部17が形成されており、この開口部17を介して第1の電極層13と第2の電極層18とが接続されている。
【0062】
図18は、本実施形態の周辺回路領域の構造と、第1の実施形態のメモリセルアレイ領域及び選択ゲート領域の構造とを組み合わせた例を示す。図18に示すように、第3の実施形態におけるコンタクトホール20は、素子分離領域15の上方で第2の電極層18に接続されている。また、第1の電極層13とこの第1の電極層13に信号を与える配線21との接続は、第2の電極層18を素子分離領域15上まで引き出して第2の電極層18を介して行われている。
【0063】
尚、メモリセルアレイ領域及び選択ゲート領域は、第1の実施形態と同様の構造であるため説明は省略する。
【0064】
上記第3の実施形態によれば、上記第1の実施形態と同様の効果を得ることができる。
【0065】
さらに、ゲートの加工工程において、メモリセルアレイ領域及び選択ゲート領域に加えて周辺回路領域も同時に加工を行うことが可能である。このように、全ての素子のゲートを同時に加工できると、例えばその後のコンタクトホール形成工程においてコンタクホールとゲート電極の必要なリソグラフィ工程での合わせ余裕を小さくすることができる。
【0066】
また、第3の実施形態では、抵抗の高い第1の電極層13が、素子領域10の直上で低抵抗の第2の電極層18に接続されている。このため、選択トランジスタと同様に、従来技術に比べて、周辺回路のRC遅延時間を短くすることができる。
【0067】
[第4の実施形態]
第4の実施形態は、第3の実施形態の変形例である。この第4の実施形態は、周辺回路領域における第2の絶縁膜を全て除去したものである。
【0068】
図19は、第4の実施形態に係る半導体記憶装置のメモリセルアレイ領域、選択ゲート領域及び周辺回路領域の断面図を示す。尚、第3の実施形態と異なる構造についてのみ説明する。
【0069】
例えば、周辺回路に要求される性能や動作電圧によっては、周辺回路トランジスタのゲート長を非常に短くしなければいけない場合がある。この場合、第2の絶縁膜16の開口部17を小さくする必要が生じる。しかし、開口寸法が非常に小さくなると、開口部17の形成が非常に難しくなる場合がある。
【0070】
そこで、図19に示すように、周辺回路領域において、第1の電極層13と第2の電極層18間の第2の絶縁膜16を全て除去する。尚、メモリセルアレイ領域や選択ゲート領域は、第1の実施形態と同様の構造である。
【0071】
つまり、第4の実施形態に係る半導体記憶装置の周辺回路領域は、半導体層11と、この半導体層11の素子領域10を分離する素子分離領域15と、素子領域10に第1の絶縁膜12を介して素子分離領域15と自己整合的に形成された第1の電極層13と、この第1の電極層13及び素子分離領域15上に形成された第2の電極層18とで構成されている。
【0072】
上記第4の実施形態によれば、上記第3の実施形態と同様の効果を得ることができる。
【0073】
さらに、第4の実施形態は、トランジスタのゲート長が非常に短い場合に有効な構造である。
【0074】
[第5の実施形態]
第5の実施形態は、第2の絶縁膜の存在する素子領域の上方にコンタクトホールを形成することにより、周辺トランジスタの面積の縮小を図ったものである。
【0075】
図20は、第5の実施形態における半導体記憶装置の周辺回路領域の平面図を示す。図21は、図20のXXI−XXI線に沿った半導体記憶装置の断面図を示す。図22は、第5の実施形態における半導体記憶装置のメモリセルアレイ領域、選択ゲート領域及び周辺回路領域の断面図を示す。尚、第5の実施形態において、メモリセルアレイ領域及び選択ゲート領域は、第1の実施形態と同様の構造であるため説明は省略する。
【0076】
図20、図21、図22に示すように、半導体記憶装置の周辺回路領域は、半導体層11内に素子領域10を分離する溝型の素子分離領域15が形成され、素子領域10に第1の絶縁膜12を介して第1の電極層13が形成されている。そして、第1の電極層13及び素子分離領域15上に第2の絶縁膜16が形成され、この第2の絶縁膜16上に第2の電極層18が形成されている。第2の絶縁膜16には第1の電極層13の表面の一部を露出する開口部17が形成されており、この開口部17を介して第1の電極層13と第2の電極層18が接続されている。また、第2の絶縁膜16が存在する素子領域10の上方にコンタクトホール20が形成され、このコンタクトホール20上に上層配線21が形成されている。
【0077】
上記第5の実施形態によれば、第3の実施形態と同様の効果が得られるだけでなく、さらに、次のような効果が得られる。
【0078】
通常、コンタクトホール20の形成の際、バリアメタル(Ti/TiN)膜やAl−Cu膜等をスパッタリングにより形成し、コンタクトホール20とゲートとを接続する。ところが、この場合、バリアメタル膜のTiと第2の電極層18の多結晶Siとが反応してTiSi層が形成される。このため、第2の絶縁膜16がない場合には、TiSi層がコンタクトホール20と第2の電極層18との界面から第1の絶縁膜12の近隣にまで形成され、第1の絶縁膜12が破壊する可能性がある。従って、ゲートに接続させるコンタクトホール20は、通常素子領域10の上方には形成されない。
【0079】
しかしながら、第5の実施形態のように、第1、第2の電極層13、18の間に第2の絶縁膜16を残存させることにより、この第2の絶縁膜16が保護膜となり、上記問題を回避できる。特に、第2の絶縁膜16として、シリコン窒化膜を含む複合絶縁膜を用いるとよい。
【0080】
このように、第5の実施形態によれば、第2の絶縁膜16を残存させることにより、素子領域10の上方にコンタクトホール20を形成することができるようになる。これにより、次に示す第1乃至第3の効果を得ることができる。
【0081】
第1に、素子領域10上にコンタクトホール20が形成される第5の実施形態(図23(b))は、素子分離領域15上でコンタクトホール20が形成される従来構造(図23(a))に比べて、周辺回路領域を縮小することができる。
【0082】
第2に、第5の実施形態によれば、周辺回路領域を増大することなく、素子分離領域15の反転電圧を高めることができる。つまり、NAND型フラッシュメモリのように高い電圧を使用するデバイスでは、ゲート下の素子分離領域15の反転電圧を高くする必要がある。その場合、図24に示すように、素子分離領域15下の半導体層11の不純物拡散層11’の濃度を高くするか、図25に示すように、素子分離領域15の膜厚を厚くするなどの対策が必要だった。しかし、これらの対策は、加工の難易度を高めたり接合耐圧の低下を招いたりするため望ましくない。また、別の方法として、図26(a)、図27(a)に示すように、素子分離領域15上でゲート電極を分断し、隣接するトランジスタ同士を、ゲート電極で接続せずに、ゲート電極から一度コンタクトホール20を介して上層配線21で接続する。しかし、この方法では、素子分離領域15上にコンタクトホール20を形成する領域が必要となるため、周辺回路領域の増大を招いてしまう。このような問題に対し、第5の実施形態によれば、第1、第2の電極層13、18間の一部に絶縁膜16を設け、素子領域15の上方にコンタクトホール20を形成することにより、周辺回路領域を増大することなく、素子分離領域15の反転電圧を高めることができる(図26(b)、図27(b)参照)。
【0083】
尚、第5の実施形態は、上記第2の実施形態のように、メモリセルの制御ゲートが第2の電極層18aと第3の電極層18bとからなる二層構造のものにも適用することも可能である。
【0084】
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【0085】
【発明の効果】
以上説明したように本発明によれば、異なる積層構造の領域を同時に加工することが可能な半導体記憶装置及びその製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係わる半導体記憶装置のメモリセルアレイ領域及び選択ゲート領域を示す平面図。
【図2】図1のII−II線に沿った半導体記憶装置の断面図。
【図3】図3(a)は、図1のIIIA−IIIA線に沿った半導体記憶装置の断面図、図3(b)は、図1のIIIB−IIIB線に沿った半導体記憶装置の断面図。
【図4】本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図5】図4に続く、本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図6】図5に続く、本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図7】図6に続く、本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図8】図7に続く、本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図9】図8に続く、本発明の第1の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図10】本発明の第1の実施形態に係わる他の半導体記憶装置の断面図。
【図11】本発明の第2の実施形態に係わる半導体記憶装置のメモリセルアレイ領域及び選択ゲート領域を示す断面図。
【図12】本発明の第2の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図13】図12に続く、本発明の第2の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図14】図13に続く、本発明の第2の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図15】図14に続く、本発明の第2の実施形態に係わる半導体記憶装置の製造工程の断面図。
【図16】本発明の第3の実施形態に係わる半導体記憶装置の周辺回路領域を示す平面図。
【図17】図16のXVII−XVII線に沿った半導体記憶装置の断面図。
【図18】本発明の第3の実施形態に係わる半導体記憶装置の周辺回路領域、メモリセルアレイ領域及び選択ゲート領域を示す断面図。
【図19】本発明の第4の実施形態に係わる半導体記憶装置の周辺回路領域、メモリセルアレイ領域及び選択ゲート領域を示す断面図。
【図20】本発明の第5の実施形態に係わる半導体記憶装置の周辺回路領域を示す平面図。
【図21】図23のXXI−XXI線に沿った半導体記憶装置の断面図。
【図22】本発明の第5の実施形態に係わる半導体記憶装置の周辺回路領域、メモリセルアレイ領域及び選択ゲート領域を示す断面図。
【図23】図23(a)は、従来技術による半導体記憶装置を示す平面図、図23(b)は、本発明の第5の実施形態に係わる半導体記憶装置を示す平面図。
【図24】従来技術による半導体記憶装置を示す断面図。
【図25】従来技術による半導体記憶装置を示す断面図。
【図26】図26(a)は、従来技術による半導体記憶装置を示す平面図、図26(b)は、本発明の第5の実施形態に係わる半導体記憶装置を示す平面図。
【図27】図27(a)は、従来技術による半導体記憶装置を示す断面図、図27(b)は、本発明の第5の実施形態に係わる半導体記憶装置を示す断面図。
【図28】図28(a)は、第1の従来技術による半導体記憶装置のメモリセルアレイ領域及び選択ゲート領域を示す平面図、図28(b)は、第1の従来技術による半導体記憶装置の周辺回路領域を示す平面図。
【図29】図29は、図28(a)及び図28(b)に示すXXIX−XXIX線に沿った半導体記憶装置の断面図。
【図30】図30は、図28(a)に示すXXX−XXX線に沿った半導体記憶装置の断面図。
【図31】図31(a)は、第2の従来技術による半導体記憶装置のメモリセルアレイ領域及び選択ゲート領域を示す平面図、図31(b)は、第2の従来技術による半導体記憶装置の周辺回路領域を示す平面図。
【図32】図32は、図31(a)及び図31(b)に示すXXXII−XXXII線に沿った半導体記憶装置の断面図。
【図33】図33は、図31(a)に示すXXXIII−XXXIII線に沿った半導体記憶装置の断面図。
【符号の説明】
10…素子領域、11…半導体基板、12…第1の絶縁膜、13…第1の電極層(浮遊ゲート)、14…素子分離溝、15…素子分離領域、16…第2の絶縁膜、17…開口部、17’…溝、18、18a…第2の電極層(制御ゲート)、18b…第3の電極層(制御ゲート)、19…第3の絶縁膜、20…コンタクトホール、21…配線、22…マスク層。
Claims (25)
- メモリトランジスタを有するメモリセルアレイ領域と、前記メモリセルアレイ領域と隣接する選択トランジスタを有する選択ゲート領域と、前記メモリセルアレイ領域の周辺に位置する周辺回路領域とを備えた半導体記憶装置であって、
前記選択ゲート領域は、
半導体層と、
前記半導体層上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された第1の電極層と、
前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、素子領域を分離する素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成された素子分離領域と、
前記第1の電極層上に形成された第2の電極層と
を具備することを特徴とする半導体記憶装置。 - 前記メモリセルアレイ領域は、
前記半導体層と、
前記半導体層上に形成された前記第1の絶縁膜と、
前記第1の絶縁膜上に形成された前記第1の電極層と、
前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、前記素子領域を分離する前記素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成された前記素子分離領域と、
前記第1の電極層及び前記素子分離領域上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された前記第2の電極層と
を具備することを特徴とする請求項1に記載の半導体記憶装置。 - 前記メモリセルアレイ領域と前記選択ゲート領域との境界における前記メモリトランジスタと前記選択トランジスタとの間隔は最小加工寸法であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記素子分離領域の表面は前記第1の電極層の表面よりも下に位置することを特徴とする請求項1に記載の半導体記憶装置。
- 前記素子分離領域の上方に位置し、前記第2の電極層に電気的に接続された接続部材と
をさらに具備することを特徴とする請求項1に記載の半導体記憶装置。 - 前記第2の電極層は、前記第1の電極層よりも低抵抗な層であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記第2の電極層は、高融点金属層又は高融点金属シリサイド層であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記第2の絶縁膜は、シリコン窒化膜を含む複合絶縁膜であることを特徴とする請求項1に記載の半導体記憶装置。
- 前記メモリトランジスタに隣接する前記選択トランジスタの前記第1及び第2の電極層間の前記メモリトランジスタ側の端部に設けられた第2の絶縁膜と
をさらに具備することを特徴とする請求項1に記載の半導体記憶装置。 - 前記半導体記憶装置は、NAND型フラッシュメモリであることを特徴とする請求項1に記載の半導体記憶装置。
- 前記メモリセルアレイ領域における前記第2の絶縁膜と前記第2の電極層との間に形成された第3の電極層と
をさらに具備することを特徴とする請求項2に記載の半導体記憶装置。 - 前記周辺回路領域は、
前記半導体層と、
前記半導体層上に形成された前記第1の絶縁膜と、
前記第1の絶縁膜上に形成された前記第1の電極層と、
前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、前記素子領域を分離する前記素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成された前記素子分離領域と、
前記第1の電極層及び前記素子分離領域上に形成され、前記第1の電極層の表面の一部を露出する開口部を有する第2の絶縁膜と、
前記第2の絶縁膜上及び前記第1の電極層の露出された前記表面上に形成され、前記開口部を介して前記第1の電極層と電気的に接続された前記第2の電極層と
を具備することを特徴とする請求項1に記載の半導体記憶装置。 - 前記第2の電極層に接続部材を介して電気的に接続された配線をさらに具備し、
前記配線と前記第1の電極層とは、前記第2の電極層を前記素子領域から前記素子分離領域上まで引き出して前記第2の電極層を介して接続されることを特徴とする請求項12に記載の半導体記憶装置。 - 前記周辺回路領域は、
前記半導体層と、
前記半導体層上に形成された前記第1の絶縁膜と、
前記第1の絶縁膜上に形成された前記第1の電極層と、
前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、前記素子領域を分離する前記素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成された前記素子分離領域と、
前記第1の電極層上に形成された前記第2の電極層と
を具備することを特徴とする請求項1に記載の半導体記憶装置。 - 前記周辺回路領域に、
前記第2の絶縁膜の存在する前記素子領域の上方に位置し、前記第2の電極層に電気的に接続された接続部材と
をさらに具備することを特徴とする請求項12に記載の半導体記憶装置。 - 浮遊ゲートとして機能する第1の電極層と、制御ゲートとして機能する第2の電極層と有するメモリトランジスタを備えたメモリセルアレイ領域と、
メモリセルアレイ領域と隣接する選択トランジスタを備えた選択ゲート領域と、
前記メモリセルアレイ領域の周辺に位置する周辺回路領域と
を具備する半導体記憶装置であって、
前記メモリセルアレイ領域、前記選択ゲート領域及び前記周辺回路領域に共通する半導体層と、
前記半導体層上に前記メモリセルアレイ領域、前記選択ゲート領域及び前記周辺回路領域に共通して形成された第1の絶縁膜と、
前記第1の絶縁膜上に前記メモリセルアレイ領域、前記選択ゲート領域及び前記周辺回路領域に共通して形成された第1の電極層と、
前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで形成され、素子領域を分離する素子分離絶縁膜で形成され、前記第1の電極層と自己整合的に形成され、前記メモリセルアレイ領域、前記選択ゲート領域及び前記周辺回路領域にそれぞれ形成された素子分離領域と、
前記メモリセルアレイ領域における前記第1の電極層及び前記素子分離領域上に形成された第2の絶縁膜と、
前記メモリセルアレイ領域における前記第2の絶縁膜上に形成され、前記選択ゲート領域及び前記周辺回路領域における前記第1の電極層上に形成された第2の電極層と
を具備することを特徴とする半導体記憶装置。 - 前記周辺回路領域の前記第1及び第2の電極層間の一部に前記第2の絶縁膜が形成されていることを特徴とする請求項16に記載の半導体記憶装置。
- メモリトランジスタを有するメモリセルアレイ領域と、前記メモリセルアレイ領域と隣接する選択トランジスタを有する選択ゲート領域と、前記メモリセルアレイ領域の周辺に位置する周辺回路領域とを備えた半導体記憶装置の製造方法であって、
前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、半導体層を形成する工程と、
前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記半導体層上に第1の絶縁膜を形成する工程と、
前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記第1の絶縁膜上に第1の電極層を形成する工程と、
前記メモリセルアレイ領域及び前記選択ゲート領域のそれぞれに、前記第1の電極層及び前記第1の絶縁膜を貫通して前記半導体層内に至るまで素子分離絶縁膜を形成し、この素子分離絶縁膜からなる素子分離領域で素子領域を分離する工程と、
前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記素子分離領域及び前記第1の電極層上に第2の絶縁膜を形成する工程と、
前記選択ゲート領域の前記第2の絶縁膜を除去し、前記第1の電極層の表面を露出する開口部を形成する工程と、
前記メモリセルアレイ領域の前記第2の絶縁膜上及び前記選択ゲート領域の前記第1の電極層の露出された前記表面上に第2の電極層を形成する工程と、
前記第1の絶縁膜をストッパとして、前記メモリセルアレイ領域の前記第1の電極層、前記第2の絶縁膜及び前記第2の電極層を連続的に除去して前記メモリトランジスタのゲート電極を形成すると同時に、前記選択ゲート領域の前記第1及び第2の電極層を連続的に除去して前記選択トランジスタのゲート電極を形成する工程と
を具備することを特徴とする半導体記憶装置の製造方法。 - 前記メモリセルアレイ領域と前記選択ゲート領域との境界における前記メモリトランジスタと前記選択トランジスタとの間隔を最小加工寸法にすることを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記素子分離領域が形成された後、前記素子分離絶縁膜の上部を除去し、前記素子分離絶縁膜の表面を前記第1の電極層の表面よりも下に位置させることを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記メモリセルアレイ領域及び前記選択ゲート領域に共通して、前記素子分離領域の上方に前記第2の電極層に電気的に接続する接続部材を形成する工程と
をさらに具備することを特徴とする請求項18に記載の半導体記憶装置の製造方法。 - 前記第2の絶縁膜の除去の際、前記メモリトランジスタに隣接する前記選択トランジスタの前記メモリトランジスタ側の端部に前記第2の絶縁膜を残存させることを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記メモリセルアレイ領域及び前記選択ゲート領域に共通して前記第2の絶縁膜上に第3の電極層を形成し、前記選択ゲート領域の前記第3の電極層を前記第2の絶縁膜の除去と同時に除去することを特徴とする請求項18に記載の半導体記憶装置の製造方法。
- 前記周辺回路領域に、前記半導体層、前記第1の絶縁膜、前記第1の電極層、前記素子分離絶縁膜及び前記第2の絶縁膜を順に前記メモリセルアレイ領域及び前記選択ゲート領域と同時に形成し、
前記選択ゲート領域の前記第2の絶縁膜を除去すると同時に、前記周辺回路領域の前記第2の絶縁膜も除去し、前記選択ゲート領域及び前記周辺回路領域に前記第1の電極層の表面を露出する開口部を形成し、
前記メモリセルアレイ領域及び前記選択ゲート領域と同時に、前記周辺回路領域に前記第2の電極層を形成し、前記周辺回路領域の前記第1の電極層、前記第2の絶縁膜及び前記第2の電極層を連続的に除去して前記周辺回路のゲート電極を形成する
ことを特徴とする請求項18に記載の半導体記憶装置の製造方法。 - 前記周辺回路領域に、前記第2の絶縁膜の存在する前記素子領域の上方に前記第2の電極層に電気的に接続する接続部材を形成する工程とをさらに具備することを特徴とする請求項24に記載の半導体記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070140A JP2004281663A (ja) | 2003-03-14 | 2003-03-14 | 半導体記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070140A JP2004281663A (ja) | 2003-03-14 | 2003-03-14 | 半導体記憶装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281663A true JP2004281663A (ja) | 2004-10-07 |
JP2004281663A5 JP2004281663A5 (ja) | 2005-12-08 |
Family
ID=33286964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003070140A Pending JP2004281663A (ja) | 2003-03-14 | 2003-03-14 | 半導体記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004281663A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159785A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2011199071A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
CN104752358A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
-
2003
- 2003-03-14 JP JP2003070140A patent/JP2004281663A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008159785A (ja) * | 2006-12-22 | 2008-07-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
US8541285B2 (en) | 2006-12-22 | 2013-09-24 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
JP2011199071A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
CN104752358A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 闪存器件及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6835978B2 (en) | Nonvolatile semiconductor memory device having element isolating region of trench type | |
KR101148177B1 (ko) | 불휘발성 반도체 기억장치의 제조방법 및 불휘발성 반도체기억장치 | |
JP4789754B2 (ja) | 半導体装置の製造方法 | |
US20050255641A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20030060754A (ko) | 반도체장치 | |
US20150243670A1 (en) | Nonvolatile semiconductor memory device having element isolating region of trench type | |
US20100006946A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
JP2006041023A (ja) | 半導体装置およびその製造方法 | |
JP2004281663A (ja) | 半導体記憶装置及びその製造方法 | |
JP3522926B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5072914B2 (ja) | 半導体装置 | |
JPH1022404A (ja) | スプリットゲートタイプの半導体装置の製造方法 | |
JP2004006449A (ja) | 半導体集積回路装置 | |
JP2004342938A (ja) | 半導体装置 | |
JP2000022006A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008147298A (ja) | 半導体記憶装置およびその製造方法 | |
JP2005317992A (ja) | 半導体記憶装置の製造方法および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |