JP2004281462A - Semiconductor device for power - Google Patents

Semiconductor device for power Download PDF

Info

Publication number
JP2004281462A
JP2004281462A JP2003067118A JP2003067118A JP2004281462A JP 2004281462 A JP2004281462 A JP 2004281462A JP 2003067118 A JP2003067118 A JP 2003067118A JP 2003067118 A JP2003067118 A JP 2003067118A JP 2004281462 A JP2004281462 A JP 2004281462A
Authority
JP
Japan
Prior art keywords
semiconductor device
main electrode
power semiconductor
capacitor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003067118A
Other languages
Japanese (ja)
Inventor
Koichi Sugiyama
山 公 一 杉
Kenichi Matsushita
下 憲 一 松
Tomoki Inoue
上 智 樹 井
Hideaki Ninomiya
宮 英 彰 二
Tsuneo Ogura
倉 常 雄 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003067118A priority Critical patent/JP2004281462A/en
Publication of JP2004281462A publication Critical patent/JP2004281462A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device for power for realizing suppression of an oscillation phenomenon of a free wheeling diode while reducing reverse recovery loss Err of the free wheeling diode. <P>SOLUTION: This semiconductor device for power is provided with a capacitor which is connected to the free wheeling diode in parallel and has a capacitance C satisfying an inequality C/I<10(pF/A) with respect to a rated current I of the free wheeling diode. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、インバータ等の電力変換装置において使用される環流ダイオードを含む電力用半導体装置に関する。
【０００２】
【従来の技術】
電力エネルギの有効利用のために、電力用半導体装置を用いたインバータ等の電力変換装置が広く使用されている。これらには、ＭＯＳＦＥＴやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の主スイッチング素子とともに、環流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）が使用されている。そして、環流ダイオードも主スイッチング素子と同様に低損失化が求められている。
【０００３】
環流ダイオードが発生する損失には二つある。一つは、通電時のオン電圧Ｖｆによる損失であり、もう一つは、オン状態から阻止状態に移行するリバースリカバリ動作時に発生するリバースリカバリ損失Ｅｒｒである。これら二つの損失間にはトレードオフの関係があることが知られているが、両方の損失を可能な限り低減するためには、環流ダイオードが形成されているウェーハの厚さを低減することが効果的であるとされていた。
【０００４】
尚、従来、上記トレードオフの改善と共に、後述するリバースリカバリ動作時の発振現象の抑制を目的として、環流ダイオードのドリフト層中に埋込ストッパ層を形成した半導体装置が提案されている（例えば、特許文献１参照。）。
【０００５】
【特許文献１】
特開２００２−１４１５１５号公報
【０００６】
【発明が解決しようとする課題】
しかし、ウェーハの厚さの低減によって環流ダイオードの二つの損失を低減しようとすると、リバースリカバリ動作において発振現象を生ずるという問題があることが明らかになった。この発振現象の問題について具体的に説明する。
【０００７】
図１４は、電力変換回路の一例である電圧型インバータ回路の一組の上下アーム部を示す回路図である。
【０００８】
図１４の回路においては、直列接続された第１のスイッチング素子ＩＧＢＴ１，第２のスイッチング素子ＩＧＢＴ２にそれぞれ第１の環流ダイオードＦＷＤ１，第２の環流ダイオードＦＷＤ２が逆並列接続されている。即ち、第１，第２のスイッチング素子ＩＧＢＴ１，ＩＧＢＴ２のコレクタと第１，第２の環流ダイオードＦＷＤ１，ＦＷＤ２のカソードとがそれぞれ接続され、第１，第２のスイッチング素子ＩＧＢＴ１，ＩＧＢＴ２のエミッタと第１，第２の環流ダイオードＦＷＤ１，ＦＷＤ２のアノードとがそれぞれ接続されている。第１のスイッチング素子ＩＧＢＴ１のゲート・エミッタ間には、駆動回路ＸがインピーダンスＺ１を介して接続されている。第２のスイッチング素子ＩＧＢＴ２のゲート・エミッタ間には、駆動回路ＹがインピーダンスＺ２を介して接続されている。また、第１のスイッチング素子ＩＧＢＴ１と第２のスイッチング素子ＩＧＢＴ２との接続ノードには、負荷Ｚ０が接続されている。尚、第１のスイッチング素子ＩＧＢＴ１のコレクタに接続された状態で示されているインダクタンスＬｓは、回路の浮遊インダクタンスＬｓである。
【０００９】
ここで、第１，第２のスイッチング素子ＩＧＢＴ１，ＩＧＢＴ２がともにオフ状態であり、第１の環流ダイオードＦＷＤ１が負荷Ｚ０に流れる負荷電流ＩＬを環流している状態で、第２のスイッチング素子ＩＧＢＴ２をターンオンさせる場合について考察する。第２のスイッチング素子ＩＧＢＴ２をターンオンさせると、第２のスイッチング素子ＩＧＢＴ２の電流増加とともに第１の環流ダイオードＦＷＤ１の環流電流が小さくなる。
【００１０】
第１の環流ダイオードＦＷＤ１の環流電流がさらに小さくなりゼロになると、その後、第１の環流ダイオードＦＷＤ１の残留キャリアによって逆方向にリバースリカバリ電流が流れる。また、第２のスイッチング素子ＩＧＢＴ２の電圧低下とともに第１の環流ダイオードＦＷＤ１の電圧が上昇する。
【００１１】
このとき、第１の環流ダイオードＦＷＤ１の素子内部には空乏層が伸張していくが、回路の印加電圧Ｖｃｃが大きければ、空乏層の伸張中に残留キャリアが消滅し、リバースリカバリ電流も大きな電流変化率ｄＩ／ｄｔで消滅する。
【００１２】
図１５は、リバースリカバリ電流が消滅した時点での図１４の回路の等価回路を示す回路図である。
【００１３】
等価回路は、回路の浮遊インダクタンスＬｓと、第１の環流ダイオードＦＷＤ１及び第１のスイッチング素子ＩＧＢＴ１の並列体の寄生キャパシタＣ１と、主として第２のスイッチング素子ＩＧＢＴ２の抵抗からなる負荷抵抗Ｒ１とが環状に直列接続された構成となっている。この回路において電流変化率ｄＩ／ｄｔが大きくなると、上述のように、その電流変化率ｄＩ／ｄｔと回路の浮遊インダクタンスＬｓとの相互作用によりサージ電圧Ｌｓ・（ｄＩ／ｄｔ）が発生し、これをトリガとして周波数ｆ＝１／２π（Ｌｓ・Ｃ１）１／２のＬＣ共振が発生する。
【００１４】
この共振の周波数は非常に高く、それによって生ずる大きな電流変化率ｄＩ／ｄｔ及び大きな電圧変化率ｄＶ／ｄｔに起因する放射ノイズが問題となっている。この発振現象は、環流電流が小さいときや、低温時等の蓄積キャリア密度が小さいときに発生しやすい。
【００１５】
この発振現象を回避するために、環流ダイオードのリバースリカバリ電流の大きな電流変化率ｄＩ／ｄｔを緩和する「ソフトリカバリ化」が行われてきた。あるいは、図１４におけるインピーダンスＺ１，Ｚ２を大きくすること等により、スイッチング速度を意図的に遅くして、見かけ上ソフトリカバリ化することも行われてきた。
【００１６】
しかしながら、これらの手法では、環流ダイオードのリバースリカバリ損失Ｅｒｒやスイッチング素子ＩＧＢＴのターンオン損失Ｅｏｎが大幅に増加するという逆効果が発生し、ウェーハを薄くしたことによる効果が失われ、根本的な問題の解決にはなっていなかった。
【００１７】
以上のように、従来の電力用半導体装置においては、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードのソフトリカバリ化を実現するのは困難であった。
【００１８】
本発明は上記問題点に鑑みてなされたものであり、その目的は、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードのリバースリカバリ動作における発振現象の抑制を実現する電力用半導体装置を提供することである。
【００１９】
【課題を解決するための手段】
本発明の実施の一形態に係る電力用半導体装置によれば、環流ダイオードに並列接続され、上記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタを備えていることを特徴とする。
【００２０】
本発明の具体的な実施の一形態に係る電力用半導体装置によれば、
装置全体の物理的基礎を形成する絶縁基板と、
上記絶縁基板上に形成された第１の主電極と、
上記絶縁基板上に形成された第２の主電極と、
上記第１の主電極上に配設され、カソードが上記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
上記環流ダイオードのアノードと上記第２の主電極とを接続する金属配線と、
上記第１の主電極に一方側電極が、上記第２の主電極に他方側電極が接続されるように上記絶縁基板上に配設され、上記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
を備えていることを特徴とする。
【００２１】
本発明の具体的な他の実施の一形態に係る電力用半導体装置によれば、
装置の主要部の物理的基礎を形成する第１の絶縁基板と、
上記第１の絶縁基板上に形成された第１の主電極と、
上記第１の絶縁基板上に形成された第２の主電極と、
上記第１の主電極上に配設され、カソードが上記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
上記環流ダイオードのアノードと上記第２の主電極とを接続する金属配線と、
装置のキャパシタ部の物理的基礎を形成する第２の絶縁基板と、
上記第２の絶縁基板上に形成された第３の主電極と、
上記第２の絶縁基板上に形成された第４の主電極と、
上記第３の主電極に一方側電極が、上記第４の主電極に他方側電極が接続されるように上記第２の絶縁基板上に配設され、上記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
上記第１の主電極及び上記第３の主電極、並びに、上記第２の主電極及び上記第４の主電極をそれぞれ相互に接続する基板間接続配線と、
を備えていることを特徴とする。
【００２２】
本発明の具体的な更に他の実施の一形態に係る電力用半導体装置によれば、
装置全体の物理的基礎を形成する絶縁基板と、
上記絶縁基板上に形成された第１の主電極と、
上記絶縁基板上に形成された第２の主電極と、
上記第１の主電極上に配設され、カソードが上記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
上記絶縁基板表面に対し垂直方向上下に一方側電極及び他方側電極が積層され、上記第１の主電極に一方側電極が接続されるように上記第１の主電極上に配設され、上記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
上記キャパシタの他方側電極及び上記環流ダイオードのアノードと上記第２の主電極とを接続する金属配線と、
を備えていることを特徴とする。
【００２３】
【発明の実施の形態】
以下、本発明に係る電力用半導体装置の実施の形態について、図面を参照しながら説明する。
【００２４】
図１は、本発明の第１の実施の形態に係る電力用半導体装置の回路図である。
【００２５】
本発明の第１の実施の形態に係る電力用半導体装置は、環流ダイオードＦＷＤに並列接続され、下記不等式を満たす容量Ｃを有するキャパシタＣを備えているものであり、本発明の基本構成である。
【００２６】
ここで、キャパシタＣの容量Ｃは、環流ダイオードＦＷＤの定格電流Ｉに対し、不等式Ｃ／Ｉ＜１０ｐＦ／Ａを満たすものとする。
【００２７】
従来より、大電流遮断の際にもスイッチング素子を安全に動作させることを目的としたスナバ回路においても、スイッチング素子に並列接続されるキャパシタが用いられることがある。これは、ターンオフ時の素子電流をキャパシタに転流するとともに、電圧変化率ｄＶ／ｄｔを抑制するものである。
【００２８】
しかし、本発明に係る電力用半導体装置において用いられるキャパシタＣの容量は、従来のスナバ回路において用いられるキャパシタの容量よりもかなり小さいものであり、従って、通常のスイッチングにおいて電流を転流したり、電圧変化率ｄＶ／ｄｔを抑制したりする作用も有さないので、その機能及び性質は全く異なったものである。
【００２９】
例えば、１０ｋＶ／μｓという大きな電圧変化率ｄＶ／ｄｔでスイッチング動作を行ったとしても、並列接続した上記不等式を満たすキャパシタＣに生ずる変位電流Ｃ・ｄＶ／ｄｔは、定格電流の１０％に満たない。このため、本発明に係る電力用半導体装置において用いられるキャパシタＣは、定格電流程度の電流でのスイッチングにおいて、電圧変化率ｄＶ／ｄｔを抑制する作用を有さない。また、この変位電流は、ダイオードのリバースリカバリ電流に比しても小さいため、リバースリカバリ損失Ｅｒｒを大きく増大させることはない。
【００３０】
一方、前述したように、スイッチング素子に逆並列接続された環流ダイオードを例にとると、そのリバースリカバリ動作において発生する発振現象は、回路の浮遊インダクタンスＬｓと環流ダイオード部の寄生キャパシタＣ１との間のＬＣ共振に起因するものであるが、この電流変化率ｄＩ／ｄｔ及び電圧変化率ｄＶ／ｄｔは共振周波数ｆ＝１／２π（Ｌｓ・Ｃ１）１／２に比例する。即ち、（Ｃ１）１／２に反比例する。
【００３１】
従って、ダイオード自体の寄生キャパシタと同程度又はそれ以上の容量を有するキャパシタを並列に接続することは、電流変化率ｄＩ／ｄｔ及び電圧変化率ｄＶ／ｄｔを低減し、ひいては、放射ノイズを抑制する効果を有する。
【００３２】
ダイオード自体の寄生キャパシタンスは、半導体層の誘電率及び厚さに依存する。ここで、厚さ３００ｕｍのシリコン層であるｎ型ベース層を含む半導体基板に形成されているｐ−ｉ−ｎ構造の環流ダイオードを想定すると、高電圧による空乏層が形成されたときのダイオード自体の寄生キャパシタンスは約３５ｐＦ／ｃｍ２である。
【００３３】
環流ダイオードの場合、電流密度は、素子耐圧によって幅があるが、通常、３０乃至２００Ａ／ｃｍ２程度であるので、上記不等式の条件は、キャパシタＣの容量が０．３乃至２ｎＦ／ｃｍ２より小さいことと言い換えることができる。これらの値は、環流ダイオード自体の寄生キャパシタンスと比して十分に大きいものである。
【００３４】
以上に述べたように、本発明の第１の実施の形態に係る電力用半導体装置のように、上記不等式を満たす容量を有するキャパシタＣを環流ダイオードＦＷＤに並列接続することにより、通常のスイッチング時の電圧変化率ｄＶ／ｄｔに影響を与えることなく、ＬＣ共振時の電圧変化率ｄＶ／ｄｔを抑制することができる。従って、環流ダイオードのリバースリカバリ損失Ｅｒｒを大きく増大させることなく、環流ダイオードのリバースリカバリ動作における発振現象を抑制することができる。
【００３５】
特に、このキャパシタＣを備えた電力用半導体装置では、ハードリカバリ特性を有する低損失ダイオードを使用することが可能となる。
【００３６】
尚、上記不等式の右辺の値は、１０ｋＶ／μｓという大きな電圧変化率ｄＶ／ｄｔでスイッチング動作を行う場合においてリバースリカバリ損失Ｅｒｒを増大させないために好ましい値であり、より小さい電圧変化率ｄＶ／ｄｔでスイッチング動作を行う場合、又は、リバースリカバリ損失Ｅｒｒの増大が許容される場合は、より大きい値とすることができる。
【００３７】
図２は、本発明の第２の実施の形態に係る電力用半導体装置の回路図である。
【００３８】
本発明の第２の実施の形態に係る電力用半導体装置は、スイッチング素子ＩＧＢＴに逆並列接続された環流ダイオードＦＷＤに並列接続され、上記不等式を満たす容量Ｃを有するキャパシタＣを備えており、これらは一つの装置を構成している。スイッチング素子は、ＩＧＢＴに限らず、他の素子であってもよい。
【００３９】
本発明の第２の実施の形態に係る電力用半導体装置においても同様の効果を得ることができると共に、同一装置内にキャパシタＣを搭載することによって、環流ダイオードＦＷＤとキャパシタＣとの間の、及び、スイッチング素子ＩＧＢＴとキャパシタＣとの間の浮遊インダクタンスが小さく抑制され、新たな発振現象の発生を未然に防止することができる。
【００４０】
図３は、本発明の第３の実施の形態に係る電力用半導体装置の平面図であり、図４は、本発明の第３の実施の形態に係る電力用半導体装置の側面図である。
【００４１】
本発明の第３の実施の形態に係る電力用半導体装置は、図１，図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置を、具体的にどのような形態で装置に搭載するかについての第１の例を示したものである。
【００４２】
本発明の第３の実施の形態に係る電力用半導体装置は、装置全体の物理的基礎を形成するセラミック板等の絶縁基板２０と、絶縁基板２０上に形成され、環流ダイオードのカソード電極となる第１の主電極２１と、絶縁基板２０上に形成され、環流ダイオードのアノード電極となる第２の主電極２２と、第１の主電極２１上に配設された環流ダイオードチップ２３と、環流ダイオードチップ２３上の環流ダイオードのアノードと第２の主電極２２とを接続するボンディングワイヤ等の金属配線２４と、第１の主電極２１に一方側電極が、第２の主電極２２に他方側電極が接続されるように絶縁基板２０上に配設されたキャパシタ２５とを備えている。
【００４３】
環流ダイオードチップ２３のカソードは、第１の主電極２１のパターン上に半田付け等により接着されている。また、環流ダイオードチップ２３のアノードは、ボンディングワイヤ等の金属配線２４により第２の主電極２２のパターン上に接続されている。
【００４４】
キャパシタ２５として用いるチップキャパシタは、例えば、セラミック等の絶縁性誘導体の両主面に金属膜を形成したセラミックキャパシタを使用し、第１の主電極２１上に一方側電極が、第２の主電極２２上に他方側電極が接続されるように配設する。キャパシタ２５は、複数個のダイオードチップを備える半導体装置においては、環流ダイオードチップごとにその近傍に接続されるのが好ましい。また、キャパシタ２５として、その容量値が負の温度係数を有するものを選定することにより、環流ダイオードのリバースリカバリ動作における発振現象が発生し易い低温時に、キャパシタを付加したことによる効果を最大限に発揮させることができる。
【００４５】
図５は、本発明の第４の実施の形態に係る電力用半導体装置の側面図である。
【００４６】
本発明の第４の実施の形態に係る電力用半導体装置も、図１，図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置を、具体的にどのような形態で装置に搭載するかについての第２の例を示したものである。
【００４７】
本発明の第４の実施の形態に係る電力用半導体装置は、装置の主要部の物理的基礎を形成するセラミック板等の第１の絶縁基板２０と、第１の絶縁基板２０上に形成され、環流ダイオードのカソード電極となる第１の主電極２１と、第１の絶縁基板２０上に形成され、環流ダイオードのアノード電極となる第２の主電極２２と、第１の主電極２１上に配設された環流ダイオードチップ２３と、環流ダイオードチップ２３上の環流ダイオードのアノードと第２の主電極２２とを接続するボンディングワイヤ等の金属配線２４と、装置のキャパシタ部の物理的基礎を形成する樹脂基板やセラミック板等の第２の絶縁基板２６と、第２の絶縁基板２６上に形成された第３の主電極２７と、第２の絶縁基板２６上に形成された第４の主電極２８と、第３の主電極２７に一方側電極が、第４の主電極２８に他方側電極が接続されるように第２の絶縁基板２６上に配設されたキャパシタ２５と、第１の主電極２１及び第３の主電極２７、並びに、第２の主電極２２及び第４の主電極２８をそれぞれ相互に接続する基板間接続配線２９とを備えている。
【００４８】
本発明の第４の実施の形態に係る電力用半導体装置は、環流ダイオードチップ２３が搭載されている第１の絶縁基板２０とは分離した別個の第２の絶縁基板２６上にキャパシタ２５を搭載した点が、上記本発明の第３の実施の形態に係る電力用半導体装置と異なっている。
【００４９】
本発明の第４の実施の形態に係る電力用半導体装置のように、キャパシタ２５が搭載される絶縁基板を装置の主要部から分離することによりキャパシタ２５の温度変化が小さくなるため、並列に設けられた複数の環流ダイオードチップ間に温度不均一がある場合でも、キャパシタ２５はその温度不均一の影響をほとんど受けることが無く、安定した効果を得ることができる。
【００５０】
尚、キャパシタ２５を搭載するための第２の絶縁基板２６としては、ＩＧＢＴ等の主スイッチング素子に駆動信号を供給するためのゲート基板を利用することができる。その場合、製造プロセス及び製造コストを増加させたり、パッケージを大型化したりすることなく実施することができる。
【００５１】
図６は、本発明の第５の実施の形態に係る電力用半導体装置の平面図である。
【００５２】
本発明の第５の実施の形態に係る電力用半導体装置も、図１，図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置を、具体的にどのような形態で装置に搭載するかについての第３の例を示したものである。
【００５３】
本発明の第５の実施の形態に係る電力用半導体装置は、装置全体の物理的基礎を形成するセラミック板等の絶縁基板２０と、絶縁基板２０上に形成され、環流ダイオードのカソード電極となる第１の主電極２１と、絶縁基板２０上に形成され、環流ダイオードのアノード電極となる第２の主電極２２と、第１の主電極２１上に配設された環流ダイオードチップ２３と、絶縁基板２０表面に対し垂直方向上下に一方側電極及び他方側電極が積層され、第１の主電極２１に一方側電極が接続されるように第１の主電極２１上に配設されたキャパシタ２５と、キャパシタ２５の他方側電極及び環流ダイオードチップ２３上の環流ダイオードのアノードと第２の主電極２２とを接続するボンディングワイヤ等の金属配線２４とを備えている。
【００５４】
本発明の第３の実施の形態に係る電力用半導体装置が、絶縁基板２０表面に対し水平方向左右に一方側電極及び他方側電極が配置されたキャパシタ２５を第１，第２の主電極に架設するように配置しているのに対し、本発明の第５の実施の形態に係る電力用半導体装置は、絶縁基板２０表面に対し垂直方向上下に一方側電極及び他方側電極が積層されたキャパシタ２５を第１の主電極２１上に配設している点が異なっている。
【００５５】
キャパシタ２５の上面側に形成された他方側電極は、環流ダイオードチップ２３上の環流ダイオードのアノードと同様に、ボンディングワイヤ等の金属配線２４により第２の主電極２２のパターン上に接続されている。
【００５６】
キャパシタ２５として用いるチップキャパシタは、例えば、セラミック等の絶縁性誘導体の両主面に金属膜を形成したセラミックキャパシタ、又は、半導体層の主面に絶縁層と金属膜とを形成したＭＩＳキャパシタを使用する。あるいは、環流ダイオードチップ２３のチップ面積を拡張して、半導体ダイオードの空乏層を利用してキャパシタ２５を形成してもよい。後者の場合、シリコン（Ｓｉ）からなるダイオードの他、シリコンカーバイド（ＳｉＣ）又は窒化ガリウム（ＧａＮ）からなるダイオードを利用してキャパシタ２５を形成することができる。これらのワイドバンドギャップ半導体は、誘電率はシリコンよりやや小さいが、絶縁破壊耐量が一桁程度高く、ウェーハ厚を大幅に薄くすることができるので、小面積のダイオードで大きな容量を実現することができ、装置の小型化が可能となる。
【００５７】
図７は、本発明の第６の実施の形態に係る電力用半導体装置の断面図である。
【００５８】
本発明の第６の実施の形態に係る電力用半導体装置は、図２に示した本発明の第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第１の例を示したものである。
【００５９】
本発明の第６の実施の形態に係る電力用半導体装置は、ｐ型エミッタ層１と、ｐ型エミッタ層１上に形成されたｎ型ベース層２と、ｎ型ベース層２上に形成されたｐ型ベース層３と、ｐ型ベース層３表面からｎ型ベース層２中までの深さに、１個のスイッチング素子に対し所定間隔ごとに形成された複数個のトレンチ５と、複数個のトレンチ５のうち両端のトレンチ５内に絶縁膜６を介してそれぞれ形成されたトレンチゲート電極７と、複数個のトレンチ５のうち両端のトレンチ５に挟まれた残余のトレンチ５内に絶縁膜６を介してそれぞれ形成されたトレンチエミッタ電極８と、トレンチゲート電極７が形成されたトレンチ５の素子外部側側面に接してｐ型ベース層３表面に形成されたｎ型ソース層４と、各トレンチ５の上面を被覆して形成された絶縁膜９と、所定のコンタクト領域においてｎ型ソース層４及びｐ型ベース層３に接続されるように形成された上部エミッタ電極１０と、ｐ型エミッタ層１裏面上に形成されたコレクタ電極１１とを備えている。
【００６０】
本発明の第６の実施の形態に係る電力用半導体装置は、環流ダイオードが並列接続されるスイッチング素子ＩＧＢＴチップ内にキャパシタを形成する第１の例である。
【００６１】
具体的には、１個のスイッチング素子に対し所定間隔ごとに形成された３個以上のトレンチ５のうち両端のトレンチ５内にはトレンチゲート電極７が、両端のトレンチ５に挟まれた残余のトレンチ５内にはトレンチエミッタ電極８がそれぞれ形成されている。
【００６２】
図７に示された構成においては、１個のスイッチング素子に対し４個のトレンチ５が形成されており、両端のトレンチ５に挟まれた２個のトレンチ５内にトレンチエミッタ電極８が形成されている。
【００６３】
尚、１個のスイッチング素子に対し形成するトレンチの個数を３個とし、両端のトレンチ５に挟まれた１個のトレンチ５内にトレンチエミッタ電極８を形成することとしてもよい。逆に、後述する実施の形態のように、１個のスイッチング素子に対し形成するトレンチの個数を５個以上とし、両端のトレンチ５に挟まれた３個以上のトレンチ５内にトレンチエミッタ電極８を形成することとしてもよい。
【００６４】
トレンチエミッタ電極８とコレクタ電極１１との間のキャパシタンスは、環流ダイオードの主電極間のキャパシタンスよりも大きくすることが好ましい。
【００６５】
本発明の第６の実施の形態に係る電力用半導体装置のように、トレンチゲート電極７を形成するためのトレンチ５と全く同様のトレンチ５内にトレンチエミッタ電極８を形成し、且つ、トレンチエミッタ電極８とコレクタ電極１１とによりキャパシタが構成されるようにすると、電力用半導体装置の部品点数を増加させることなく、環流ダイオードに並列接続するキャパシタを形成することができるので、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードの発振現象の抑制を実現する電力用半導体装置の信頼性を向上させることができる。
【００６６】
図８は、本発明の第７の実施の形態に係る電力用半導体装置の断面図である。
【００６７】
本発明の第７の実施の形態に係る電力用半導体装置は、図２に示した本発明の第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第２の例を示したものである。
【００６８】
本発明の第７の実施の形態に係る電力用半導体装置は、環流ダイオードが並列接続されるスイッチング素子ＩＧＢＴチップ内にキャパシタを形成する第２の例である。
【００６９】
上記本発明の第６の実施の形態に係る電力用半導体装置においては、１個のスイッチング素子に対し４個のトレンチ５が形成され、両端のトレンチ５に挟まれた２個のトレンチ５内にトレンチエミッタ電極８が形成されていたが、本発明の第７の実施の形態に係る電力用半導体装置においては、１個のスイッチング素子に対し５個のトレンチ５が形成され、両端のトレンチ５に挟まれた３個のトレンチ５内にトレンチエミッタ電極８が形成されている。尚、両端の２個のトレンチ５内にトレンチゲート電極７が形成されている点は、第６，第７の実施の形態のいずれにおいても同様である。
【００７０】
本発明の第７の実施の形態に係る電力用半導体装置は、トレンチエミッタ電極８が形成されるトレンチ５の個数を増加させたので、環流ダイオードに並列接続するキャパシタをより大きい容量を有するものとして形成することができる。従って、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードの発振現象の抑制を実現する電力用半導体装置の信頼性を向上させる効果をより大きく確実に得ることができる。
【００７１】
尚、トレンチ５の個数を増加させるためには、トレンチエミッタ電極８が形成されるトレンチ同士の間隔を小さくしてもよいし、各トレンチ５の幅を小さくしてもよい。また、トレンチ５の個数を増加させる代わりに、各トレンチ５の深さを増加させても、同様の効果を得ることができる。
【００７２】
図９は、本発明の第８の実施の形態に係る電力用半導体装置の断面図である。
【００７３】
本発明の第８の実施の形態に係る電力用半導体装置は、図２に示した本発明の第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第３の例を示したものである。
【００７４】
本発明の第８の実施の形態に係る電力用半導体装置は、環流ダイオードが並列接続されるスイッチング素子ＩＧＢＴチップ内にキャパシタを形成する第３の例である。
【００７５】
本発明の第８の実施の形態に係る電力用半導体装置は、上記本発明の第７の実施の形態に係る電力用半導体装置とほぼ同様の構造を有しているが、ｐ型ベース層３が、ｎ型ベース層２表層部全体には形成されておらず、トレンチゲート電極７が形成されたトレンチ５の素子外部側側面に接してｎ型ベース層２表層部に形成されている点が異なっている。即ち、チャネルが形成される領域以外には、ｐ型ベース層３が形成されていない。換言すると、トレンチエミッタ電極８が形成されているトレンチ５に接する領域には、ｐ型ベース層３が形成されていない。
【００７６】
本発明の第８の実施の形態に係る電力用半導体装置の上記構成においても、本発明の第７の実施の形態に係る電力用半導体装置と同様に、環流ダイオードに並列接続するキャパシタをより大きい容量を有するものとして形成することができる。従って、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードの発振現象の抑制を実現する電力用半導体装置の信頼性を向上させる効果をより大きく確実に得ることができる。
【００７７】
図１０は、本発明の第９の実施の形態に係る電力用半導体装置の立断面図であり、図１１は、本発明の第９の実施の形態に係る電力用半導体装置の平断面図である。尚、図１０は、図１１における線ＢＢ’に沿った立断面図であり、図１１は、図１０における線ＡＡ’に沿った平断面図である。
【００７８】
本発明の第９の実施の形態に係る電力用半導体装置は、図１及び図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第４の例を示したものである。
【００７９】
但し、本発明の第９の実施の形態に係る電力用半導体装置は、環流ダイオードチップ内にキャパシタを形成する第１の例である。
【００８０】
本発明の第９の実施の形態に係る電力用半導体装置は、ｎ型カソード層３１と、ｎ型カソード層３１上に形成され、ｎ型カソード層３１より低い不純物濃度を有するｎ−型半導体層３２と、ｎ−型半導体層３２上に形成されたｐ型アノード層３３と、ｐ型アノード層３３表面からｎ−型半導体層３２中までの深さに所定間隔ごとに形成された複数個のトレンチ５と、各トレンチ５内に絶縁膜６を介してそれぞれ形成されたトレンチアノード電極３４と、ｐ型アノード層３３上に形成され、トレンチアノード電極３４に接続されたアノード電極３５と、ｎ型カソード層３１裏面上に形成されたコレクタ電極３６とを備えている。
【００８１】
尚、本発明の第９の実施の形態に係る電力用半導体装置におけるトレンチ５の形態は、図１１の平断面図から分かるように、ストライプ状である。
【００８２】
本発明の第９の実施の形態に係る電力用半導体装置のように、環流ダイオードチップ内にキャパシタを形成した場合においても、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、通常のスイッチング時の電圧変化率ｄＶ／ｄｔに影響を与えることなく、環流ダイオードのリバースリカバリ動作において発生するＬＣ共振の共振周波数ｆを低下させて電圧変化率ｄＶ／ｄｔを低減させ、発振現象を抑制することができる。
【００８３】
図１２は、本発明の第１０の実施の形態に係る電力用半導体装置の平断面図である。
【００８４】
本発明の第１０の実施の形態に係る電力用半導体装置は、図１及び図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第５の例を示したものである。また、本発明の第１０の実施の形態に係る電力用半導体装置は、環流ダイオードチップ内にキャパシタを形成する第２の例である。
【００８５】
本発明の第１０の実施の形態に係る電力用半導体装置におけるトレンチ５の形態は、図１２の平断面図から分かるように、突起状である。尚、本発明の第１０の実施の形態に係る電力用半導体装置の立断面構造は、図１０に示す本発明の第９の実施の形態に係る電力用半導体装置の立断面構造とほぼ同様のものとなる。
【００８６】
本発明の第１０の実施の形態に係る電力用半導体装置のように、環流ダイオードチップ内に突起状のキャパシタを形成した場合においても、同様の効果を得ることができる。
【００８７】
尚、図７，図８，図９に示す本発明の第６，第７，第８の実施の形態に係る電力用半導体装置においても、トレンチはストライプ状又は突起状とするとよい。
【００８８】
図１３は、本発明の第１１の実施の形態に係る電力用半導体装置の断面図である。
【００８９】
本発明の第１１の実施の形態に係る電力用半導体装置は、図１及び図２に示した本発明の第１，第２の実施の形態に係る電力用半導体装置のキャパシタを、断面構造においてどのような形態で半導体装置内に形成するかについての第６の例を示したものである。また、本発明の第１１の実施の形態に係る電力用半導体装置は、環流ダイオードチップ内にキャパシタを形成する第３の例である。
【００９０】
本発明の第１１の実施の形態に係る電力用半導体装置は、ｎ型カソード層３１と、ｎ型カソード層３１上に形成され、ｎ型カソード層３１より低い不純物濃度を有するｎ−型半導体層３２と、ｎ−型半導体層３２上に形成されたｐ型アノード層３３と、ｐ型アノード層３３の周縁領域におけるｐ型アノード層３３表面からｎ−型半導体層３２中までの深さに所定間隔ごとに形成された複数個のトレンチ５と、各トレンチ５内に絶縁膜６を介してそれぞれ形成されたトレンチアノード電極３４と、ｐ型アノード層３３上に形成され、トレンチアノード電極３４に接続されたアノード電極３５と、ｎ−型半導体層３２とｐ型アノード層３３とにより形成されるｐｎ接合の終端部を被覆する絶縁膜等の保護膜３７と、ｎ型カソード層３１裏面上に形成されたコレクタ電極３６とを備えている。
【００９１】
本発明の第１１の実施の形態に係る電力用半導体装置は、図１０に示す本発明の第９の実施の形態に係る電力用半導体装置とほぼ同様の構造を有しているが、ｐ型アノード層３３の周縁領域、即ち、ｐｎ接合終端部近傍にのみトレンチキャパシタを形成している点が異なっている。
【００９２】
本発明の第１１の実施の形態に係る電力用半導体装置のように、トレンチキャパシタをｐ型アノード層３３の周縁領域に形成すると、ｐ型アノード層３３の周縁領域における注入効率を低減することができるので、ｐ型アノード層３３の周縁領域への電流集中を抑制することができ、環流ダイオードの破壊現象を抑制することができる。
【００９３】
尚、本発明の第１１の実施の形態に係る電力用半導体装置においても、トレンチはストライプ状又は突起状とするとよい。また、図１３には示していないが、ｐ型アノード層３３の周縁領域における接合終端部には、リサーフ（ＲＥＳＵＲＦ：ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄ）構造やガードリング構造を形成するとよい。
【００９４】
【発明の効果】
本発明の実施の一形態に係る電力用半導体装置によれば、環流ダイオードに並列接続され、上記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタを備えていることとしたので、環流ダイオードのリバースリカバリ損失Ｅｒｒを低減しつつ、環流ダイオードの発振現象の抑制を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る電力用半導体装置の回路図である。
【図２】本発明の第２の実施の形態に係る電力用半導体装置の回路図である。
【図３】本発明の第３の実施の形態に係る電力用半導体装置の平面図である。
【図４】本発明の第３の実施の形態に係る電力用半導体装置の側面図である。
【図５】本発明の第４の実施の形態に係る電力用半導体装置の側面図である。
【図６】本発明の第５の実施の形態に係る電力用半導体装置の平面図である。
【図７】本発明の第６の実施の形態に係る電力用半導体装置の断面図である。
【図８】本発明の第７の実施の形態に係る電力用半導体装置の断面図である。
【図９】本発明の第８の実施の形態に係る電力用半導体装置の断面図である。
【図１０】本発明の第９の実施の形態に係る電力用半導体装置の立断面図である。
【図１１】本発明の第９の実施の形態に係る電力用半導体装置の平断面図である。
【図１２】本発明の第１０の実施の形態に係る電力用半導体装置の平断面図である。
【図１３】本発明の第１１の実施の形態に係る電力用半導体装置の断面図である。
【図１４】電力変換回路の一例である電圧型インバータ回路の一組の上下アーム部を示す回路図である。
【図１５】リバースリカバリ電流が消滅した時点での図１４の回路の等価回路を示す回路図である。
【符号の説明】
Ｃ キャパシタ
ＦＷＤ 環流ダイオード
ＩＧＢＴ スイッチング素子
Ｚ０ 負荷
Ｚ１，Ｚ２ インピーダンス（ゲート抵抗）
Ｌｓ 回路の浮遊インダクタンス
Ｌｓ・（ｄＩ／ｄｔ） サージ電圧
１ ｐ型エミッタ層
２ ｎ型ベース層
３ ｐ型ベース層
４ ｎ型ソース層
５ トレンチ
６ 絶縁膜
７ トレンチゲート電極
８ トレンチエミッタ電極
９ 絶縁膜
１０ 上部エミッタ電極
１１ コレクタ電極
２０ 絶縁基板
２１ 第１の主電極（カソード電極）
２２ 第２の主電極（アノード電極）
２３ 環流ダイオードチップ
２４ 金属配線（ボンディングワイヤ）
２５ キャパシタ
２６ 絶縁基板
２７ 第３の主電極
２８ 第４の主電極
２９ 基板間接続配線
３１ ｎ型カソード層
３２ ｎ−型半導体層
３３ ｐ型アノード層
３４ トレンチアノード電極
３５ アノード電極
３６ コレクタ電極
３７ 保護膜（絶縁膜）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power semiconductor device including a freewheeling diode used in a power conversion device such as an inverter.
[0002]
[Prior art]
BACKGROUND ART Power converters such as inverters using power semiconductor devices are widely used for effective use of power energy. For these, a freewheeling diode (FWD) is used together with a main switching element such as a MOSFET and an IGBT (Insulated Gate Bipolar Transistor). The free-wheeling diode is also required to have low loss like the main switching element.
[0003]
There are two losses in the freewheeling diode. One is a loss due to the ON voltage Vf at the time of energization, and the other is a reverse recovery loss Err that occurs during a reverse recovery operation that shifts from the ON state to the blocking state. It is known that there is a trade-off between these two losses, but in order to reduce both losses as much as possible, it is necessary to reduce the thickness of the wafer on which the freewheeling diodes are formed. It was said to be effective.
[0004]
Conventionally, a semiconductor device in which a buried stopper layer is formed in a drift layer of a freewheeling diode has been proposed for the purpose of improving the trade-off and suppressing an oscillation phenomenon during a reverse recovery operation described later (for example, See Patent Document 1.).
[0005]
[Patent Document 1]
JP-A-2002-141515
[0006]
[Problems to be solved by the invention]
However, it has been found that an attempt to reduce the two losses of the freewheeling diode by reducing the thickness of the wafer has a problem that an oscillation phenomenon occurs in the reverse recovery operation. The problem of the oscillation phenomenon will be specifically described.
[0007]
FIG. 14 is a circuit diagram showing a pair of upper and lower arm portions of a voltage type inverter circuit which is an example of a power conversion circuit.
[0008]
In the circuit of FIG. 14, a first freewheel diode FWD1 and a second freewheel diode FWD2 are connected in anti-parallel to the first switching element IGBT1 and the second switching element IGBT2 connected in series, respectively. That is, the collectors of the first and second switching elements IGBT1 and IGBT2 are connected to the cathodes of the first and second freewheeling diodes FWD1 and FWD2, respectively, and the emitters of the first and second switching elements IGBT1 and IGBT2 are connected to the first and second switching elements IGBT1 and IGBT2. The anodes of the first and second freewheeling diodes FWD1 and FWD2 are connected to each other. A drive circuit X is connected between the gate and the emitter of the first switching element IGBT1 via an impedance Z1. The drive circuit Y is connected between the gate and the emitter of the second switching element IGBT2 via the impedance Z2. Further, a load Z0 is connected to a connection node between the first switching element IGBT1 and the second switching element IGBT2. Note that the inductance Ls shown connected to the collector of the first switching element IGBT1 is the stray inductance Ls of the circuit.
[0009]
Here, while the first and second switching elements IGBT1 and IGBT2 are both in the off state and the first freewheeling diode FWD1 is circulating the load current IL flowing through the load Z0, the second switching element IGBT2 is turned off. Consider the case of turning on. When the second switching element IGBT2 is turned on, the current of the first switching element FWD1 decreases as the current of the second switching element IGBT2 increases.
[0010]
When the freewheeling current of the first freewheeling diode FWD1 further decreases and becomes zero, the reverse recovery current flows in the reverse direction due to residual carriers of the first freewheeling diode FWD1. Further, the voltage of the first freewheeling diode FWD1 increases with the voltage of the second switching element IGBT2 decreasing.
[0011]
At this time, the depletion layer extends inside the element of the first freewheeling diode FWD1, but if the applied voltage Vcc of the circuit is large, the residual carriers disappear during the extension of the depletion layer, and the reverse recovery current is also large. It disappears at the rate of change dI / dt.
[0012]
FIG. 15 is a circuit diagram showing an equivalent circuit of the circuit of FIG. 14 when the reverse recovery current has disappeared.
[0013]
In the equivalent circuit, the stray inductance Ls of the circuit, the parasitic capacitor C1 of the parallel body of the first freewheeling diode FWD1 and the first switching element IGBT1, and the load resistance R1 mainly composed of the resistance of the second switching element IGBT2 are annular. Are connected in series. When the current change rate dI / dt increases in this circuit, as described above, the interaction between the current change rate dI / dt and the stray inductance Ls of the circuit generates a surge voltage Ls · (dI / dt). Triggered by frequency f = 1 / 2π (Ls · C1) 1/2 LC resonance occurs.
[0014]
The frequency of this resonance is very high, and radiation noise caused by the large current change rate dI / dt and the large voltage change rate dV / dt is a problem. This oscillation phenomenon is likely to occur when the circulating current is small, or when the accumulated carrier density is small such as at low temperatures.
[0015]
In order to avoid this oscillation phenomenon, "soft recovery" has been performed to reduce the large current change rate dI / dt of the reverse recovery current of the freewheeling diode. Alternatively, the switching speed has been intentionally reduced by increasing the impedances Z1 and Z2 in FIG. 14, and apparently soft recovery has been performed.
[0016]
However, these methods have the adverse effect of significantly increasing the reverse recovery loss Err of the freewheeling diode and the turn-on loss Eon of the switching element IGBT, losing the effect of thinning the wafer, and causing a fundamental problem. It was not a solution.
[0017]
As described above, in the conventional power semiconductor device, it has been difficult to realize the soft recovery of the freewheeling diode while reducing the reverse recovery loss Err of the freewheeling diode.
[0018]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a power semiconductor device that suppresses an oscillation phenomenon in a reverse recovery operation of a freewheeling diode while reducing a reverse recovery loss Err of the freewheeling diode. To provide.
[0019]
[Means for Solving the Problems]
According to the power semiconductor device of one embodiment of the present invention, the power semiconductor device is connected in parallel to the freewheeling diode and has a capacity C that satisfies the inequality C / I <10 (pF / A) with respect to the rated current I of the freewheeling diode. It is characterized by having a capacitor.
[0020]
According to the power semiconductor device according to one specific embodiment of the present invention,
An insulating substrate that forms the physical basis of the entire device;
A first main electrode formed on the insulating substrate;
A second main electrode formed on the insulating substrate,
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
Metal wiring connecting the anode of the free-wheeling diode and the second main electrode;
The first main electrode is provided on the insulating substrate such that one electrode is connected to the second main electrode and the other electrode is connected to the second main electrode. The inequality C / I with respect to the rated current I of the freewheeling diode is provided. A capacitor having a capacitance C satisfying <10 (pF / A);
It is characterized by having.
[0021]
According to a power semiconductor device according to another specific embodiment of the present invention,
A first insulating substrate forming the physical basis of the main part of the device;
A first main electrode formed on the first insulating substrate;
A second main electrode formed on the first insulating substrate,
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
Metal wiring connecting the anode of the free-wheeling diode and the second main electrode;
A second insulating substrate forming the physical basis of the capacitor portion of the device;
A third main electrode formed on the second insulating substrate,
A fourth main electrode formed on the second insulating substrate,
The third main electrode is provided on the second insulating substrate such that one side electrode is connected to the fourth main electrode and the other side electrode is connected to the fourth main electrode. A capacitor having a capacitance C satisfying C / I <10 (pF / A);
Inter-substrate connection wiring for mutually connecting the first main electrode and the third main electrode, and the second main electrode and the fourth main electrode, respectively;
It is characterized by having.
[0022]
According to a power semiconductor device according to still another specific embodiment of the present invention,
An insulating substrate that forms the physical basis of the entire device;
A first main electrode formed on the insulating substrate;
A second main electrode formed on the insulating substrate,
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
One side electrode and the other side electrode are stacked vertically in the vertical direction with respect to the surface of the insulating substrate, and disposed on the first main electrode such that the one side electrode is connected to the first main electrode; A capacitor having a capacitance C that satisfies the inequality C / I <10 (pF / A) with respect to the rated current I of the freewheeling diode;
A metal wiring connecting the other side electrode of the capacitor and the anode of the freewheeling diode to the second main electrode;
It is characterized by having.
[0023]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a power semiconductor device according to the present invention will be described with reference to the drawings.
[0024]
FIG. 1 is a circuit diagram of a power semiconductor device according to a first embodiment of the present invention.
[0025]
The power semiconductor device according to the first embodiment of the present invention includes a capacitor C connected in parallel to the freewheeling diode FWD and having a capacitance C satisfying the following inequality, which is a basic configuration of the present invention. .
[0026]
Here, the capacitance C of the capacitor C satisfies the inequality C / I <10 pF / A with respect to the rated current I of the freewheeling diode FWD.
[0027]
2. Description of the Related Art Conventionally, a capacitor connected in parallel to a switching element may be used in a snubber circuit for safely operating the switching element even when a large current is interrupted. This is to transfer the element current at the time of turn-off to the capacitor and to suppress the voltage change rate dV / dt.
[0028]
However, the capacitance of the capacitor C used in the power semiconductor device according to the present invention is considerably smaller than the capacitance of the capacitor used in the conventional snubber circuit. Since it has no function of suppressing the rate of change dV / dt, its functions and properties are completely different.
[0029]
For example, even if the switching operation is performed at a large voltage change rate dV / dt of 10 kV / μs, the displacement current C · dV / dt generated in the parallel-connected capacitors C satisfying the above inequality is less than 10% of the rated current. . For this reason, the capacitor C used in the power semiconductor device according to the present invention has no function of suppressing the voltage change rate dV / dt in switching at a current of about the rated current. Further, since this displacement current is smaller than the reverse recovery current of the diode, the reverse recovery loss Err does not greatly increase.
[0030]
On the other hand, as described above, in the case of a free-wheeling diode connected in anti-parallel to the switching element as an example, the oscillation phenomenon that occurs in the reverse recovery operation is caused between the stray inductance Ls of the circuit and the parasitic capacitor C1 of the free-wheeling diode unit. The current change rate dI / dt and the voltage change rate dV / dt have a resonance frequency f = 1 / 2π (Ls · C1). 1/2 Is proportional to That is, (C1) 1/2 Is inversely proportional to
[0031]
Therefore, connecting a capacitor having a capacity equal to or larger than the parasitic capacitor of the diode itself in parallel reduces the current change rate dI / dt and the voltage change rate dV / dt, and further suppresses radiation noise. Has an effect.
[0032]
The parasitic capacitance of the diode itself depends on the dielectric constant and thickness of the semiconductor layer. Here, assuming a free-wheeling diode having a pin structure formed on a semiconductor substrate including an n-type base layer, which is a silicon layer having a thickness of 300 μm, the diode itself when a depletion layer is formed by high voltage Has a parasitic capacitance of about 35 pF / cm 2 It is.
[0033]
In the case of a freewheeling diode, the current density varies depending on the withstand voltage of the element, but is usually 30 to 200 A / cm. 2 Therefore, the condition of the above inequality is that the capacitance of the capacitor C is 0.3 to 2 nF / cm. 2 In other words, it is smaller. These values are sufficiently large compared to the parasitic capacitance of the freewheeling diode itself.
[0034]
As described above, as in the power semiconductor device according to the first embodiment of the present invention, the capacitor C having a capacity satisfying the above inequality is connected in parallel to the freewheeling diode FWD, so that the normal switching operation can be performed. Without affecting the voltage change rate dV / dt at the time of LC resonance. Therefore, the oscillation phenomenon in the reverse recovery operation of the freewheeling diode can be suppressed without greatly increasing the reverse recovery loss Err of the freewheeling diode.
[0035]
In particular, in a power semiconductor device including the capacitor C, a low-loss diode having hard recovery characteristics can be used.
[0036]
The value on the right side of the above inequality is a preferable value in order to prevent the reverse recovery loss Err from increasing when the switching operation is performed at a large voltage change rate dV / dt of 10 kV / μs, and a smaller voltage change rate dV / dt. In the case where the switching operation is performed in the above, or when the increase of the reverse recovery loss Err is allowed, the value can be set to a larger value.
[0037]
FIG. 2 is a circuit diagram of a power semiconductor device according to a second embodiment of the present invention.
[0038]
The power semiconductor device according to the second embodiment of the present invention includes a capacitor C having a capacitance C that is connected in parallel to a free-wheel diode FWD connected in anti-parallel to the switching element IGBT and satisfies the above inequality. Constitutes one device. The switching element is not limited to the IGBT, and may be another element.
[0039]
A similar effect can be obtained in the power semiconductor device according to the second embodiment of the present invention, and by mounting the capacitor C in the same device, the connection between the free-wheel diode FWD and the capacitor C can be reduced. In addition, the stray inductance between the switching element IGBT and the capacitor C is suppressed to a small value, and the occurrence of a new oscillation phenomenon can be prevented.
[0040]
FIG. 3 is a plan view of a power semiconductor device according to the third embodiment of the present invention, and FIG. 4 is a side view of the power semiconductor device according to the third embodiment of the present invention.
[0041]
The power semiconductor device according to the third embodiment of the present invention differs from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. 1 shows a first example as to whether or not to be mounted on an apparatus in any form.
[0042]
The power semiconductor device according to the third embodiment of the present invention is an insulating substrate 20 such as a ceramic plate which forms a physical basis of the entire device, and is formed on the insulating substrate 20 and serves as a cathode electrode of a freewheeling diode. A first main electrode 21, a second main electrode 22 formed on the insulating substrate 20 and serving as an anode electrode of the freewheeling diode, a freewheeling diode chip 23 provided on the first main electrode 21, A metal wire 24 such as a bonding wire connecting the anode of the free-wheeling diode on the diode chip 23 to the second main electrode 22; one first electrode on the first main electrode 21; A capacitor 25 disposed on the insulating substrate 20 so that the electrodes are connected.
[0043]
The cathode of the freewheel diode chip 23 is adhered on the pattern of the first main electrode 21 by soldering or the like. The anode of the freewheeling diode chip 23 is connected to the pattern of the second main electrode 22 by a metal wiring 24 such as a bonding wire.
[0044]
The chip capacitor used as the capacitor 25 is, for example, a ceramic capacitor in which a metal film is formed on both main surfaces of an insulating derivative such as ceramic, and one side electrode is provided on the first main electrode 21 and the second main electrode is provided thereon. The other side electrode is arranged on 22. In a semiconductor device having a plurality of diode chips, it is preferable that the capacitor 25 be connected to the vicinity of each free-wheeling diode chip. In addition, by selecting a capacitor having a negative temperature coefficient as the capacitor 25, the effect of adding the capacitor can be maximized at a low temperature where the oscillation phenomenon in the reverse recovery operation of the freewheeling diode is likely to occur. Can be demonstrated.
[0045]
FIG. 5 is a side view of a power semiconductor device according to the fourth embodiment of the present invention.
[0046]
The power semiconductor device according to the fourth embodiment of the present invention also differs from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. FIG. 9 shows a second example as to whether or not to be mounted on an apparatus in any form.
[0047]
The power semiconductor device according to the fourth embodiment of the present invention is formed on a first insulating substrate 20 such as a ceramic plate forming a physical basis of a main part of the device, and formed on the first insulating substrate 20. A first main electrode 21 serving as a cathode electrode of the freewheeling diode, a second main electrode 22 formed on the first insulating substrate 20 and serving as an anode electrode of the freewheeling diode, and The disposed free-wheeling diode chip 23, metal wiring 24 such as a bonding wire connecting the anode of the free-wheeling diode on the free-wheeling diode chip 23 and the second main electrode 22, and the physical basis of the capacitor part of the device are formed. A second insulating substrate 26 such as a resin substrate or a ceramic plate, a third main electrode 27 formed on the second insulating substrate 26, and a fourth main substrate 27 formed on the second insulating substrate 26. An electrode 28; A capacitor 25 disposed on a second insulating substrate 26 such that one side electrode is connected to the main electrode 27 and the other side electrode is connected to the fourth main electrode 28; The third main electrode 27 and the inter-substrate connection wiring 29 for mutually connecting the second main electrode 22 and the fourth main electrode 28 are provided.
[0048]
In the power semiconductor device according to the fourth embodiment of the present invention, the capacitor 25 is mounted on the second insulating substrate 26 which is separated from the first insulating substrate 20 on which the freewheeling diode chip 23 is mounted. This is different from the power semiconductor device according to the third embodiment of the present invention.
[0049]
As in the power semiconductor device according to the fourth embodiment of the present invention, the temperature change of the capacitor 25 is reduced by separating the insulating substrate on which the capacitor 25 is mounted from the main part of the device. Even when the temperature of the plurality of free-wheeling diode chips is non-uniform, the capacitor 25 is hardly affected by the non-uniform temperature, and a stable effect can be obtained.
[0050]
Incidentally, as the second insulating substrate 26 for mounting the capacitor 25, a gate substrate for supplying a drive signal to a main switching element such as an IGBT can be used. In that case, the present invention can be implemented without increasing the manufacturing process and manufacturing cost and without increasing the size of the package.
[0051]
FIG. 6 is a plan view of a power semiconductor device according to a fifth embodiment of the present invention.
[0052]
The power semiconductor device according to the fifth embodiment of the present invention also differs from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. FIG. 11 shows a third example as to whether or not to be mounted on an apparatus in any form.
[0053]
The power semiconductor device according to the fifth embodiment of the present invention is an insulating substrate 20 such as a ceramic plate that forms a physical basis of the entire device, and is formed on the insulating substrate 20 and serves as a cathode electrode of a freewheeling diode. A first main electrode 21, a second main electrode 22 formed on the insulating substrate 20 and serving as an anode electrode of the free-wheeling diode, and a free-wheeling diode chip 23 provided on the first main electrode 21. One side electrode and the other side electrode are stacked vertically in the vertical direction with respect to the surface of the substrate 20, and a capacitor 25 disposed on the first main electrode 21 so that the one side electrode is connected to the first main electrode 21. And a metal wiring 24 such as a bonding wire connecting the anode of the free-wheeling diode on the other side electrode of the capacitor 25 and the free-wheeling diode chip 23 to the second main electrode 22.
[0054]
The power semiconductor device according to the third embodiment of the present invention includes a capacitor 25 in which one side electrode and the other side electrode are disposed on the left and right sides in the horizontal direction with respect to the surface of the insulating substrate 20 as the first and second main electrodes. On the other hand, the power semiconductor device according to the fifth embodiment of the present invention has one side electrode and the other side electrode stacked vertically in the vertical direction with respect to the surface of the insulating substrate 20, while being arranged so as to be erected. The difference is that the capacitor 25 is provided on the first main electrode 21.
[0055]
The other electrode formed on the upper surface side of the capacitor 25 is connected to the pattern of the second main electrode 22 by a metal wiring 24 such as a bonding wire, similarly to the anode of the freewheel diode on the freewheel diode chip 23. .
[0056]
As the chip capacitor used as the capacitor 25, for example, a ceramic capacitor in which a metal film is formed on both main surfaces of an insulating derivative such as ceramic or an MIS capacitor in which an insulating layer and a metal film are formed on the main surface of a semiconductor layer are used. I do. Alternatively, the capacitor 25 may be formed by expanding the chip area of the freewheeling diode chip 23 and utilizing the depletion layer of the semiconductor diode. In the latter case, the capacitor 25 can be formed using a diode made of silicon carbide (SiC) or gallium nitride (GaN) in addition to a diode made of silicon (Si). These wide bandgap semiconductors have dielectric constants slightly lower than silicon, but their dielectric breakdown strength is about an order of magnitude higher and the wafer thickness can be significantly reduced, so that a large capacitance can be realized with a small area diode. And the size of the device can be reduced.
[0057]
FIG. 7 is a sectional view of a power semiconductor device according to the sixth embodiment of the present invention.
[0058]
The power semiconductor device according to the sixth embodiment of the present invention is different from the power semiconductor device according to the second embodiment of the present invention shown in FIG. FIG. 9 shows a first example as to whether or not to be formed in an apparatus.
[0059]
The power semiconductor device according to the sixth embodiment of the present invention is formed on a p-type emitter layer 1, an n-type base layer 2 formed on the p-type emitter layer 1, and a n-type base layer 2. A plurality of trenches 5 formed at predetermined intervals for one switching element at a depth from the surface of the p-type base layer 3 to the inside of the n-type base layer 2; A trench gate electrode 7 formed in each of the trenches 5 at both ends via an insulating film 6 via an insulating film 6, and an insulating film in the remaining trenches 5 sandwiched between the trenches 5 at both ends of the plurality of trenches 5. 6, an n-type source layer 4 formed on the surface of the p-type base layer 3 in contact with a side surface of the trench 5 where the trench gate electrode 7 is formed on the outside of the device. Cover the top surface of the trench 5 and form Insulating film 9, an upper emitter electrode 10 formed to be connected to the n-type source layer 4 and the p-type base layer 3 in a predetermined contact region, and a collector formed on the back surface of the p-type emitter layer 1. And an electrode 11.
[0060]
The power semiconductor device according to the sixth embodiment of the present invention is a first example in which a capacitor is formed in a switching element IGBT chip to which a freewheeling diode is connected in parallel.
[0061]
Specifically, of three or more trenches 5 formed at predetermined intervals for one switching element, trench gate electrodes 7 are provided in trenches 5 at both ends and the remaining portions sandwiched between trenches 5 at both ends are provided. A trench emitter electrode 8 is formed in each of the trenches 5.
[0062]
In the configuration shown in FIG. 7, four trenches 5 are formed for one switching element, and a trench emitter electrode 8 is formed in two trenches 5 sandwiched between the trenches 5 at both ends. ing.
[0063]
Incidentally, the number of trenches formed for one switching element may be three, and the trench emitter electrode 8 may be formed in one trench 5 sandwiched between the trenches 5 at both ends. Conversely, as in an embodiment described later, the number of trenches formed for one switching element is set to five or more, and the trench emitter electrode 8 is formed in three or more trenches 5 sandwiched between the trenches 5 at both ends. May be formed.
[0064]
It is preferable that the capacitance between the trench emitter electrode 8 and the collector electrode 11 be larger than the capacitance between the main electrodes of the freewheeling diode.
[0065]
Like the power semiconductor device according to the sixth embodiment of the present invention, a trench emitter electrode 8 is formed in a trench 5 exactly the same as a trench 5 for forming a trench gate electrode 7, and a trench emitter is formed. When the capacitor is formed by the electrode 8 and the collector electrode 11, a capacitor connected in parallel to the freewheeling diode can be formed without increasing the number of components of the power semiconductor device. It is possible to improve the reliability of the power semiconductor device realizing the suppression of the oscillation phenomenon of the free-wheeling diode while reducing the loss Err.
[0066]
FIG. 8 is a sectional view of a power semiconductor device according to the seventh embodiment of the present invention.
[0067]
In the power semiconductor device according to the seventh embodiment of the present invention, the capacitor of the power semiconductor device according to the second embodiment of the present invention shown in FIG. FIG. 9 shows a second example as to whether or not to be formed in an apparatus.
[0068]
The power semiconductor device according to the seventh embodiment of the present invention is a second example in which a capacitor is formed in a switching element IGBT chip to which a freewheeling diode is connected in parallel.
[0069]
In the power semiconductor device according to the sixth embodiment of the present invention, four trenches 5 are formed for one switching element, and are formed in two trenches 5 sandwiched between the trenches 5 at both ends. Although the trench emitter electrode 8 is formed, in the power semiconductor device according to the seventh embodiment of the present invention, five trenches 5 are formed for one switching element, and the trenches 5 at both ends are formed. A trench emitter electrode 8 is formed in three sandwiched trenches 5. Incidentally, the point that the trench gate electrode 7 is formed in the two trenches 5 at both ends is the same in any of the sixth and seventh embodiments.
[0070]
In the power semiconductor device according to the seventh embodiment of the present invention, the number of the trenches 5 in which the trench emitter electrodes 8 are formed is increased, so that the capacitors connected in parallel to the freewheeling diodes have a larger capacitance. Can be formed. Therefore, the effect of improving the reliability of the power semiconductor device that suppresses the oscillation phenomenon of the free-wheeling diode while reducing the reverse recovery loss Err of the free-wheeling diode can be obtained more reliably.
[0071]
In order to increase the number of trenches 5, the interval between the trenches in which the trench emitter electrodes 8 are formed may be reduced, or the width of each trench 5 may be reduced. The same effect can be obtained by increasing the depth of each trench 5 instead of increasing the number of trenches 5.
[0072]
FIG. 9 is a sectional view of a power semiconductor device according to the eighth embodiment of the present invention.
[0073]
In the power semiconductor device according to the eighth embodiment of the present invention, the capacitor of the power semiconductor device according to the second embodiment of the present invention shown in FIG. FIG. 10 shows a third example as to whether or not to be formed in an apparatus.
[0074]
The power semiconductor device according to the eighth embodiment of the present invention is a third example in which a capacitor is formed in a switching element IGBT chip to which a freewheeling diode is connected in parallel.
[0075]
The power semiconductor device according to the eighth embodiment of the present invention has substantially the same structure as the power semiconductor device according to the seventh embodiment of the present invention. However, it is not formed on the entire surface layer portion of the n-type base layer 2 but is formed on the surface layer portion of the n-type base layer 2 in contact with the side surface of the trench 5 in which the trench gate electrode 7 is formed on the element external side. Is different. That is, the p-type base layer 3 is not formed except for the region where the channel is formed. In other words, the p-type base layer 3 is not formed in a region in contact with the trench 5 where the trench emitter electrode 8 is formed.
[0076]
In the above configuration of the power semiconductor device according to the eighth embodiment of the present invention, similarly to the power semiconductor device according to the seventh embodiment of the present invention, a capacitor connected in parallel to the freewheeling diode is larger. It can be formed as having a capacity. Therefore, the effect of improving the reliability of the power semiconductor device that suppresses the oscillation phenomenon of the free-wheeling diode while reducing the reverse recovery loss Err of the free-wheeling diode can be obtained more reliably.
[0077]
FIG. 10 is a vertical sectional view of the power semiconductor device according to the ninth embodiment of the present invention, and FIG. 11 is a plan sectional view of the power semiconductor device according to the ninth embodiment of the present invention. is there. FIG. 10 is a vertical sectional view taken along line BB 'in FIG. 11, and FIG. 11 is a plan sectional view taken along line AA' in FIG.
[0078]
The power semiconductor device according to the ninth embodiment of the present invention is different from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. FIG. 14 shows a fourth example of how to form the semiconductor device in the semiconductor device.
[0079]
However, the power semiconductor device according to the ninth embodiment of the present invention is a first example in which a capacitor is formed in a freewheeling diode chip.
[0080]
The power semiconductor device according to the ninth embodiment of the present invention includes an n-type cathode layer 31 and an n-type cathode layer formed on the n-type cathode layer 31 and having a lower impurity concentration than the n-type cathode layer 31. − Type semiconductor layer 32 and n − P-type anode layer 33 formed on p-type anode layer 33 and n-type − A plurality of trenches 5 formed at predetermined intervals at a depth up to the inside of the type semiconductor layer 32, a trench anode electrode 34 formed in each trench 5 via an insulating film 6, and a p-type anode layer 33. An anode electrode 35 formed on the upper surface and connected to the trench anode electrode 34 and a collector electrode 36 formed on the back surface of the n-type cathode layer 31 are provided.
[0081]
The form of the trench 5 in the power semiconductor device according to the ninth embodiment of the present invention has a stripe shape as can be seen from the plan sectional view of FIG.
[0082]
Even when a capacitor is formed in a freewheeling diode chip as in the power semiconductor device according to the ninth embodiment of the present invention, the voltage during normal switching is reduced while reducing the reverse recovery loss Err of the freewheeling diode. Without affecting the change rate dV / dt, the resonance frequency f of the LC resonance generated in the reverse recovery operation of the freewheeling diode is reduced, the voltage change rate dV / dt is reduced, and the oscillation phenomenon can be suppressed.
[0083]
FIG. 12 is a plan sectional view of a power semiconductor device according to the tenth embodiment of the present invention.
[0084]
The power semiconductor device according to the tenth embodiment of the present invention is different from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. 13 shows a fifth example of how to form the semiconductor device in the semiconductor device. The power semiconductor device according to the tenth embodiment of the present invention is a second example in which a capacitor is formed in a freewheeling diode chip.
[0085]
The form of the trench 5 in the power semiconductor device according to the tenth embodiment of the present invention is a protrusion as can be seen from the plan sectional view of FIG. The vertical sectional structure of the power semiconductor device according to the tenth embodiment of the present invention is substantially the same as the vertical sectional structure of the power semiconductor device according to the ninth embodiment of the present invention shown in FIG. It will be.
[0086]
Similar effects can be obtained when a projecting capacitor is formed in a freewheeling diode chip as in the power semiconductor device according to the tenth embodiment of the present invention.
[0087]
In the power semiconductor devices according to the sixth, seventh, and eighth embodiments of the present invention shown in FIGS. 7, 8, and 9, the trench may have a stripe shape or a protrusion shape.
[0088]
FIG. 13 is a sectional view of a power semiconductor device according to an eleventh embodiment of the present invention.
[0089]
The power semiconductor device according to the eleventh embodiment of the present invention is different from the power semiconductor device according to the first and second embodiments of the present invention shown in FIGS. 13 shows a sixth example of how to form the semiconductor device in the semiconductor device. The power semiconductor device according to the eleventh embodiment of the present invention is a third example in which a capacitor is formed in a freewheeling diode chip.
[0090]
The power semiconductor device according to the eleventh embodiment of the present invention includes an n-type cathode layer 31 and an n-type cathode layer formed on the n-type cathode layer 31 and having a lower impurity concentration than the n-type cathode layer 31. − Type semiconductor layer 32 and n − P-type anode layer 33 formed on p-type anode layer 33 and n-type surface of p-type anode layer 33 in the peripheral region of p-type anode layer 33. − A plurality of trenches 5 formed at predetermined intervals at a depth up to the inside of the type semiconductor layer 32, a trench anode electrode 34 formed in each trench 5 via an insulating film 6, and a p-type anode layer 33. An anode electrode 35 formed thereon and connected to the trench anode electrode 34; − A protection film 37 such as an insulating film covering an end portion of a pn junction formed by the semiconductor layer 32 and the p-type anode layer 33; and a collector electrode 36 formed on the back surface of the n-type cathode layer 31. I have.
[0091]
The power semiconductor device according to the eleventh embodiment of the present invention has substantially the same structure as the power semiconductor device according to the ninth embodiment of the present invention shown in FIG. The difference is that the trench capacitor is formed only in the peripheral region of the anode layer 33, that is, in the vicinity of the pn junction termination.
[0092]
When the trench capacitor is formed in the peripheral region of the p-type anode layer 33 as in the power semiconductor device according to the eleventh embodiment of the present invention, the injection efficiency in the peripheral region of the p-type anode layer 33 can be reduced. Therefore, the current concentration on the peripheral region of the p-type anode layer 33 can be suppressed, and the breakdown phenomenon of the freewheeling diode can be suppressed.
[0093]
Incidentally, also in the power semiconductor device according to the eleventh embodiment of the present invention, the trench may have a stripe shape or a protrusion shape. Although not shown in FIG. 13, a RESURF (Reduced SURface Field) structure or a guard ring structure may be formed at the junction termination portion in the peripheral region of the p-type anode layer 33.
[0094]
【The invention's effect】
According to the power semiconductor device of one embodiment of the present invention, the power semiconductor device is connected in parallel to the freewheeling diode and has a capacity C that satisfies the inequality C / I <10 (pF / A) with respect to the rated current I of the freewheeling diode. Since the capacitor is provided, the oscillation phenomenon of the freewheeling diode can be suppressed while reducing the reverse recovery loss Err of the freewheeling diode.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a power semiconductor device according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram of a power semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a plan view of a power semiconductor device according to a third embodiment of the present invention.
FIG. 4 is a side view of a power semiconductor device according to a third embodiment of the present invention.
FIG. 5 is a side view of a power semiconductor device according to a fourth embodiment of the present invention.
FIG. 6 is a plan view of a power semiconductor device according to a fifth embodiment of the present invention.
FIG. 7 is a sectional view of a power semiconductor device according to a sixth embodiment of the present invention.
FIG. 8 is a sectional view of a power semiconductor device according to a seventh embodiment of the present invention.
FIG. 9 is a sectional view of a power semiconductor device according to an eighth embodiment of the present invention.
FIG. 10 is an elevational sectional view of a power semiconductor device according to a ninth embodiment of the present invention.
FIG. 11 is a plan sectional view of a power semiconductor device according to a ninth embodiment of the present invention.
FIG. 12 is a plan sectional view of a power semiconductor device according to a tenth embodiment of the present invention.
FIG. 13 is a sectional view of a power semiconductor device according to an eleventh embodiment of the present invention.
FIG. 14 is a circuit diagram showing a pair of upper and lower arm portions of a voltage type inverter circuit which is an example of a power conversion circuit.
FIG. 15 is a circuit diagram showing an equivalent circuit of the circuit of FIG. 14 at the time when the reverse recovery current has disappeared.
[Explanation of symbols]
C capacitor
FWD freewheeling diode
IGBT switching element
Z0 load
Z1, Z2 impedance (gate resistance)
Stray inductance of Ls circuit
Ls · (dI / dt) Surge voltage
1 p-type emitter layer
2 n-type base layer
3 p-type base layer
4 n-type source layer
5 Trench
6 Insulating film
7 Trench gate electrode
8 Trench emitter electrode
9 Insulating film
10 Upper emitter electrode
11 Collector electrode
20 Insulating substrate
21 First main electrode (cathode electrode)
22 Second main electrode (anode electrode)
23 Reflux diode chip
24 Metal wiring (bonding wire)
25 Capacitor
26 Insulating substrate
27 Third main electrode
28 Fourth main electrode
29 Wiring between boards
31 n-type cathode layer
32 n − Type semiconductor layer
33 p-type anode layer
34 Trench anode electrode
35 Anode electrode
36 Collector electrode
37 Protective film (insulating film)

Claims (21)

環流ダイオードに並列接続され、前記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタを備えていることを特徴とする電力用半導体装置。A power semiconductor device comprising: a capacitor connected in parallel to a freewheeling diode and having a capacitance C that satisfies an inequality C / I <10 (pF / A) with respect to the rated current I of the freewheeling diode. 前記環流ダイオードは、スイッチング素子に逆並列接続されていることを特徴とする請求項１に記載の電力用半導体装置。The power semiconductor device according to claim 1, wherein the freewheeling diode is connected in antiparallel to a switching element. 前記スイッチング素子は、ＩＧＢＴであることを特徴とする請求項２に記載の電力用半導体装置。The power semiconductor device according to claim 2, wherein the switching element is an IGBT. 前記キャパシタは、前記環流ダイオードが形成されている環流ダイオードチップ内に形成されていることを特徴とする請求項１乃至３のいずれかに記載の電力用半導体装置。4. The power semiconductor device according to claim 1, wherein the capacitor is formed in a freewheeling diode chip on which the freewheeling diode is formed. 5. 前記キャパシタは、前記環流ダイオードのｐｎ接合終端部近傍に形成されていることを特徴とする請求項４に記載の電力用半導体装置。The power semiconductor device according to claim 4, wherein the capacitor is formed near a pn junction termination of the freewheeling diode. 前記キャパシタは、前記スイッチング素子が形成されているスイッチング素子チップ内に形成されていることを特徴とする請求項２に記載の電力用半導体装置。The power semiconductor device according to claim 2, wherein the capacitor is formed in a switching element chip on which the switching element is formed. 前記キャパシタは、前記ＩＧＢＴが形成されているＩＧＢＴチップ内に形成されていることを特徴とする請求項３に記載の電力用半導体装置。The power semiconductor device according to claim 3, wherein the capacitor is formed in an IGBT chip on which the IGBT is formed. 前記キャパシタは、トレンチキャパシタであることを特徴とする請求項１乃至７のいずれかに記載の電力用半導体装置。The power semiconductor device according to claim 1, wherein the capacitor is a trench capacitor. 前記トレンチキャパシタは、複数備えられていることを特徴とする請求項８に記載の電力用半導体装置。The power semiconductor device according to claim 8, wherein a plurality of the trench capacitors are provided. 前記トレンチキャパシタが形成されているトレンチは、ストライプ状であることを特徴とする請求項８又は９に記載の電力用半導体装置。10. The power semiconductor device according to claim 8, wherein the trench in which the trench capacitor is formed has a stripe shape. 前記トレンチキャパシタが形成されているトレンチは、突起状であることを特徴とする請求項８又は９に記載の電力用半導体装置。The power semiconductor device according to claim 8, wherein the trench in which the trench capacitor is formed has a projection shape. 前記キャパシタはトレンチキャパシタであり、前記ＩＧＢＴはトレンチゲート構造であることを特徴とする請求項３又は７に記載の電力用半導体装置。The power semiconductor device according to claim 3, wherein the capacitor is a trench capacitor, and the IGBT has a trench gate structure. 前記トレンチキャパシタは、複数備えられていることを特徴とする請求項１２に記載の電力用半導体装置。The power semiconductor device according to claim 12, wherein a plurality of the trench capacitors are provided. 前記トレンチキャパシタ同士の間隔は、前記トレンチゲート同士の間隔より狭いことを特徴とする請求項１３に記載の電力用半導体装置。14. The power semiconductor device according to claim 13, wherein an interval between the trench capacitors is smaller than an interval between the trench gates. 前記ＩＧＢＴのベース層は、チャネルが形成される領域にのみ形成されていることを特徴とする請求項３，７，１２，１３，１４のいずれかに記載の電力用半導体装置。The power semiconductor device according to claim 3, wherein the base layer of the IGBT is formed only in a region where a channel is formed. 装置全体の物理的基礎を形成する絶縁基板と、
前記絶縁基板上に形成された第１の主電極と、
前記絶縁基板上に形成された第２の主電極と、
前記第１の主電極上に配設され、カソードが前記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
前記環流ダイオードのアノードと前記第２の主電極とを接続する金属配線と、
前記第１の主電極に一方側電極が、前記第２の主電極に他方側電極が接続されるように前記絶縁基板上に配設され、前記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
を備えていることを特徴とする電力用半導体装置。An insulating substrate that forms the physical basis of the entire device;
A first main electrode formed on the insulating substrate;
A second main electrode formed on the insulating substrate;
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
Metal wiring connecting the anode of the freewheeling diode and the second main electrode;
The first main electrode is disposed on the insulating substrate such that one side electrode is connected to the second main electrode and the other side electrode is connected to the second main electrode, and the inequality C / I with respect to the rated current I of the freewheeling diode is provided. A capacitor having a capacitance C satisfying <10 (pF / A);
A power semiconductor device comprising: 装置の主要部の物理的基礎を形成する第１の絶縁基板と、
前記第１の絶縁基板上に形成された第１の主電極と、
前記第１の絶縁基板上に形成された第２の主電極と、
前記第１の主電極上に配設され、カソードが前記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
前記環流ダイオードのアノードと前記第２の主電極とを接続する金属配線と、
装置のキャパシタ部の物理的基礎を形成する第２の絶縁基板と、
前記第２の絶縁基板上に形成された第３の主電極と、
前記第２の絶縁基板上に形成された第４の主電極と、
前記第３の主電極に一方側電極が、前記第４の主電極に他方側電極が接続されるように前記第２の絶縁基板上に配設され、前記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
前記第１の主電極及び前記第３の主電極、並びに、前記第２の主電極及び前記第４の主電極をそれぞれ相互に接続する基板間接続配線と、
を備えていることを特徴とする電力用半導体装置。A first insulating substrate forming the physical basis of the main part of the device;
A first main electrode formed on the first insulating substrate;
A second main electrode formed on the first insulating substrate;
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
Metal wiring connecting the anode of the freewheeling diode and the second main electrode;
A second insulating substrate forming the physical basis of the capacitor portion of the device;
A third main electrode formed on the second insulating substrate,
A fourth main electrode formed on the second insulating substrate;
The third main electrode is provided on the second insulating substrate such that one side electrode is connected to the fourth main electrode and the other side electrode is connected to the fourth main electrode. A capacitor having a capacitance C satisfying C / I <10 (pF / A);
Inter-substrate connection wiring for mutually connecting the first main electrode and the third main electrode, and the second main electrode and the fourth main electrode, respectively;
A power semiconductor device comprising: 装置全体の物理的基礎を形成する絶縁基板と、
前記絶縁基板上に形成された第１の主電極と、
前記絶縁基板上に形成された第２の主電極と、
前記第１の主電極上に配設され、カソードが前記第１の主電極に接続された環流ダイオードが搭載された環流ダイオードチップと、
前記絶縁基板表面に対し垂直方向上下に一方側電極及び他方側電極が積層され、前記第１の主電極に一方側電極が接続されるように前記第１の主電極上に配設され、前記環流ダイオードの定格電流Ｉに対し不等式Ｃ／Ｉ＜１０（ｐＦ／Ａ）を満たす容量Ｃを有するキャパシタと、
前記キャパシタの他方側電極及び前記環流ダイオードのアノードと前記第２の主電極とを接続する金属配線と、
を備えていることを特徴とする電力用半導体装置。An insulating substrate that forms the physical basis of the entire device;
A first main electrode formed on the insulating substrate;
A second main electrode formed on the insulating substrate;
A free-wheeling diode chip mounted on the first main electrode and having a free-wheeling diode with a cathode connected to the first main electrode;
One-sided electrodes and the other-sided electrodes are stacked vertically in the vertical direction with respect to the surface of the insulating substrate, and are disposed on the first main electrode such that the one-sided electrodes are connected to the first main electrode; A capacitor having a capacitance C that satisfies the inequality C / I <10 (pF / A) with respect to the rated current I of the freewheeling diode;
A metal wiring connecting the other main electrode of the capacitor and the anode of the freewheeling diode to the second main electrode;
A power semiconductor device comprising: 前記キャパシタは、セラミックキャパシタであることを特徴とする請求項１６乃至１８のいずれかに記載の電力用半導体装置。19. The power semiconductor device according to claim 16, wherein the capacitor is a ceramic capacitor. 前記キャパシタの容量値は、負の温度係数を有することを特徴とする請求項１乃至１９のいずれかに記載の電力用半導体装置。20. The power semiconductor device according to claim 1, wherein the capacitance value of the capacitor has a negative temperature coefficient. 前記キャパシタの容量値は、前記環流ダイオードのカソード及びアノード間の容量値よりも大きいことを特徴とする請求項１乃至２０のいずれかに記載の電力用半導体装置。21. The power semiconductor device according to claim 1, wherein a capacitance value of the capacitor is larger than a capacitance value between a cathode and an anode of the freewheeling diode.
JP2003067118A 2003-03-12 2003-03-12 Semiconductor device for power Pending JP2004281462A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003067118A JP2004281462A (en) 2003-03-12 2003-03-12 Semiconductor device for power

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003067118A JP2004281462A (en) 2003-03-12 2003-03-12 Semiconductor device for power

Publications (1)

Publication Number Publication Date
JP2004281462A true JP2004281462A (en) 2004-10-07

Family

ID=33284824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003067118A Pending JP2004281462A (en) 2003-03-12 2003-03-12 Semiconductor device for power

Country Status (1)

Country Link
JP (1) JP2004281462A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114619A (en) * 2004-10-13 2006-04-27 Furukawa Electric Co Ltd:The Flywheel diode
JP2008010846A (en) * 2006-05-29 2008-01-17 Fuji Electric Device Technology Co Ltd Semiconductor device, and semiconductor electric-power conversion device
US7583486B2 (en) 2006-06-12 2009-09-01 Denso Corporation Semiconductor device having protection diode
JP2010192827A (en) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd Semiconductor device
JP2010206012A (en) * 2009-03-04 2010-09-16 Nissan Motor Co Ltd Semiconductor device
JP2010206106A (en) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd Semiconductor device, power conversion equipment, and method of manufacturing the semiconductor device
WO2014017253A1 (en) * 2012-07-23 2014-01-30 日立オートモティブシステムズ株式会社 Power supply apparatus
JP2014116631A (en) * 2008-03-28 2014-06-26 Toshiba Corp Semiconductor device
USRE46204E1 (en) 2008-03-28 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
WO2017033315A1 (en) * 2015-08-26 2017-03-02 三菱電機株式会社 Semiconductor element
JP2020043245A (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Semiconductor device and method of manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114619A (en) * 2004-10-13 2006-04-27 Furukawa Electric Co Ltd:The Flywheel diode
JP2008010846A (en) * 2006-05-29 2008-01-17 Fuji Electric Device Technology Co Ltd Semiconductor device, and semiconductor electric-power conversion device
US7583486B2 (en) 2006-06-12 2009-09-01 Denso Corporation Semiconductor device having protection diode
JP2014116631A (en) * 2008-03-28 2014-06-26 Toshiba Corp Semiconductor device
USRE46204E1 (en) 2008-03-28 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device and DC-DC converter
JP2010192827A (en) * 2009-02-20 2010-09-02 Nissan Motor Co Ltd Semiconductor device
JP2010206012A (en) * 2009-03-04 2010-09-16 Nissan Motor Co Ltd Semiconductor device
JP2010206106A (en) * 2009-03-05 2010-09-16 Nissan Motor Co Ltd Semiconductor device, power conversion equipment, and method of manufacturing the semiconductor device
WO2014017253A1 (en) * 2012-07-23 2014-01-30 日立オートモティブシステムズ株式会社 Power supply apparatus
JP2014023391A (en) * 2012-07-23 2014-02-03 Hitachi Automotive Systems Ltd Power-supply device
WO2017033315A1 (en) * 2015-08-26 2017-03-02 三菱電機株式会社 Semiconductor element
JPWO2017033315A1 (en) * 2015-08-26 2018-04-19 三菱電機株式会社 Semiconductor element
JP2020043245A (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Semiconductor device and method of manufacturing the same
JP7038632B2 (en) 2018-09-12 2022-03-18 三菱電機株式会社 Semiconductor devices and methods for manufacturing semiconductor devices

Similar Documents

Publication Publication Date Title
EP0794578B1 (en) Diode and power converting apparatus
JP4696337B2 (en) Semiconductor device
WO2017126167A1 (en) Semiconductor apparatus
JP2009159184A (en) Circuit device having freewheel diode, circuit device using diode, and electric power converter using the circuit device
US10872959B2 (en) Semiconductor device and power converter
JP5513112B2 (en) Avalanche protection for wide band gap devices
JP2015065420A (en) Semiconductor device
JP5967153B2 (en) Semiconductor device
JP2008271207A (en) Circuit device comprising freewheel diode
JP2010206012A (en) Semiconductor device
JP5135666B2 (en) Power converter
JP2010206109A (en) Semiconductor device and power conversion device
JP2004281462A (en) Semiconductor device for power
US11967638B2 (en) Segmented power diode structure with improved reverse recovery
JP5420711B2 (en) Circuit device with freewheeling diode
CN111696976B (en) Power semiconductor module substrate and electric locomotive applying same
US20180151709A1 (en) Semiconductor device, substrate and electrical power conversion device
JP5487645B2 (en) Semiconductor device and power conversion device
JP5663075B2 (en) CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE
JP5678407B2 (en) Semiconductor device
JP2008539571A (en) Controllable semiconductor diodes, electronic components and intermediate voltage converters
JP2010205833A (en) Semiconductor device
JP5572962B2 (en) Semiconductor device
JP5476746B2 (en) Semiconductor device
JP4136503B2 (en) Insulated gate bipolar transistor