JP5663075B2 - CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE - Google Patents

CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE Download PDF

Info

Publication number
JP5663075B2
JP5663075B2 JP2013239561A JP2013239561A JP5663075B2 JP 5663075 B2 JP5663075 B2 JP 5663075B2 JP 2013239561 A JP2013239561 A JP 2013239561A JP 2013239561 A JP2013239561 A JP 2013239561A JP 5663075 B2 JP5663075 B2 JP 5663075B2
Authority
JP
Japan
Prior art keywords
diode
schottky barrier
silicon
igbt
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013239561A
Other languages
Japanese (ja)
Other versions
JP2014090179A (en
Inventor
悠佳 清水
悠佳 清水
石川　勝美
勝美 石川
正浩 長洲
正浩 長洲
大 津川
大 津川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2013239561A priority Critical patent/JP5663075B2/en
Publication of JP2014090179A publication Critical patent/JP2014090179A/en
Application granted granted Critical
Publication of JP5663075B2 publication Critical patent/JP5663075B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、少なくとも一つのスイッチング素子とこれに並列に接続されたフリーホイールダイオードとを有する回路装置に関するものである。本発明は、わけても整流素子を搭載するパワー半導体モジュールに適用して有用である。   The present invention relates to a circuit device having at least one switching element and a free wheel diode connected in parallel thereto. The present invention is particularly useful when applied to a power semiconductor module on which a rectifying element is mounted.

半導体パワーモジュールはインバータを構成する素子として幅広い分野で使用されている。特に、スイッチング素子にＳｉ-ＩＧＢＴ (Insulated Gate Bipolar Transistor)を、フリーホイールダイオードにＳｉ-ＰｉＮダイオード（以下、ＰＮＤ）を用いたパワーモジュールは、高耐圧・低損失に優れ、鉄道・家電など幅広い分野で使用されている。近年、省エネが重要性を増しており、パワーモジュールには、更なる低損失化が求められている。パワーモジュールの損失はパワーデバイスの性能で決まるが、Ｓｉ-ＩＧＢＴは年々高性能化しているのに対して、Ｓｉ-ＰＮＤは大きなブレークスルーがないのが現状である。現状のダイオードでは、ＩＧＢＴのターンオンの際にダイオード中に蓄積されたキャリアが排出されるリカバリ電流が問題となっており、スイッチング損失を増大させる他ノイズの原因にもなっている。その為、リカバリの少ないダイオードが強く求められている。しかし、Ｓｉ-ＰＮＤの特性は既に、ほぼＳｉの材料物性で決まる領域に達しているため、大幅なリカバリ電流の低減は難しい状況である。これまでに、リカバリ電流を抑制するため技術として、ＰＮＤのアノード側の表面にショットキー界面を持つ領域を設け少数キャリアの注入を制限する技術などが開発されている。尚、ショットキー領域を有するＰＮＤの一例が特許第２５９０２８４号公報（特許文献１）に示されている。   Semiconductor power modules are used in a wide range of fields as elements constituting inverters. In particular, power modules that use Si-IGBT (Insulated Gate Bipolar Transistor) as the switching element and Si-PiN diode (hereinafter referred to as PND) as the freewheel diode are excellent in high withstand voltage and low loss. Used in. In recent years, energy saving has become more important, and power modules are required to further reduce loss. The loss of the power module is determined by the performance of the power device, but Si-IGBT has become more sophisticated year by year, while Si-PND has no major breakthrough. In the current diode, a recovery current that discharges the carriers accumulated in the diode when the IGBT is turned on is a problem, which causes other noise that increases switching loss. Therefore, there is a strong demand for a diode with little recovery. However, since the characteristics of Si-PND have already reached a region almost determined by the material properties of Si, it is difficult to significantly reduce the recovery current. Up to now, as a technique for suppressing the recovery current, a technique for limiting the injection of minority carriers by providing a region having a Schottky interface on the surface on the anode side of the PND has been developed. An example of a PND having a Schottky area is shown in Japanese Patent No. 2590284 (Patent Document 1).

一方、炭化珪素(ＳｉＣ)を基体とするパワー素子は、ＳｉＣの優れた物理特性から、Ｓｉのパワー素子を凌駕する性能が期待されている。ＳｉＣは破壊電界強度が大きいため、Ｓｉに比べ素子を大幅に薄くできることから、ユニポーラデバイスであっても高耐圧化と通電時の低抵抗化を同時に達成できる。又、バイポーラデバイスであっても、素子を薄くできることから、デバイスに蓄積されるキャリアが少なくなりスイッチング特性を向上させることができるという特徴もある。ＳｉＣデバイスのなかでも、ダイオードはスイッチング素子に比べ低オン抵抗化、大容量化が進んでいる。このため、Ｓｉ-ＩＧＢＴとＳｉＣのダイオードを組み合わせることにより、低損失化を実現する試みが行われている。尚、Ｓｉ-ＩＧＢＴとＳｉＣのダイオードを組み合わせた例が特開２００６-１４９１９５号公報（特許文献２）に示されている。
ＳｉＣのダイオードは、Ｓｉと異なりショットキーバリアダイオード（以下、ＳＢＤ）でも３ｋＶ以上の高耐圧を出すことが可能なため、耐圧クラスに応じてＳＢＤとＰＮＤを使い分けることができる。ＳＢＤはＰＮＤに比べて、拡散電位が小さく定格電流通電時の順電圧を低く抑えられるため、低耐圧領域で用いられる。又、ユニポーラデバイスであるため、ＩＧＢＴターンオンの際のリカバリ電流を非常に小さくすることができる。しかし、逆にリカバリ電流がほぼゼロになってしまうため、電流が急峻に変化し回路内の容量とインダクタンス成分の共振によるスイッチングノイズが発生してしまう。ノイズは素子を破壊するだけでなくシステム全体に障害を起こす可能性がある。更に、ＳＢＤはＰＮＤに比べ大電流を流すことができないため、サージと呼ばれる瞬間的な大電流で素子が破壊する恐れがある。一方、ＰＮＤは拡散電位が高いために低耐圧領域では定格電流通電時の順電圧が高くなってしまうが、バイポーラデバイスであるためドリフト層の厚さによる電圧増加分が少ない。従って、高耐圧領域ではＳＢＤに比べ定格電流通電時の順電圧が小さくなる。又、大電流を流すことができるためサージに対する耐量も高い。このように、ＳＢＤとＰＮＤはそれぞれ長所短所があり、用途に応じて使い分けることが求められる。 On the other hand, power elements based on silicon carbide (SiC) are expected to outperform Si power elements because of the excellent physical properties of SiC. Since SiC has a high breakdown electric field strength, the element can be made much thinner than Si. Therefore, even with a unipolar device, high breakdown voltage and low resistance during energization can be achieved at the same time. Further, even in a bipolar device, since the element can be made thin, there is a feature that the number of carriers accumulated in the device is reduced and the switching characteristics can be improved. Among SiC devices, diodes have a lower on-resistance and larger capacity than switching elements. For this reason, attempts have been made to achieve low loss by combining Si-IGBT and SiC diodes. An example in which Si-IGBT and SiC diodes are combined is shown in Japanese Patent Laid-Open No. 2006-149195 (Patent Document 2).
A SiC diode, unlike Si, can provide a high breakdown voltage of 3 kV or higher even with a Schottky barrier diode (hereinafter referred to as SBD), so that SBD and PND can be used properly according to the breakdown voltage class. SBD is used in a low withstand voltage region because it has a smaller diffusion potential than PND and can suppress the forward voltage when a rated current is applied. Moreover, since it is a unipolar device, the recovery current at the time of IGBT turn-on can be made very small. However, since the recovery current becomes almost zero, the current changes sharply and switching noise is generated due to resonance between the capacitance and the inductance component in the circuit. Noise not only destroys the device, but can also damage the entire system. Furthermore, since SBD cannot flow a large current compared to PND, there is a possibility that the element is destroyed by an instantaneous large current called a surge. On the other hand, since the PND has a high diffusion potential, the forward voltage when the rated current is applied becomes high in the low withstand voltage region. Therefore, in the high withstand voltage region, the forward voltage when the rated current is applied is smaller than that of the SBD. In addition, since a large current can flow, the withstand against surge is high. As described above, SBD and PND each have advantages and disadvantages, and it is required to use them according to applications.

一方で、近年、これら２種類のダイオードを組み合わせた素子としてＭＰＳ(Merged ＰｉＮ Schottky)という構造も提案されている。これは、アノード側にＰＮ接合領域とショットキー接合領域を併せ持つ構造である。そして、通常動作領域では主にショットキー接合領域が働き、サージ電流が流れる際はPN接合領域が動作し素子を守る構造となっている。又、逆バイアス時はＰＮ接合領域から空乏層が伸びショットキー接合領域が高電界にさらされないため、ショットキー接合からのリーク電流を抑制できるという特徴もある。尚、ＭＰＳの一例がProceedings of ISPSD２００６, ３０５, “2nd Generation SiC Schottky Diode: A new benchmark in SiC device ruggedness”（非特許文献１）に示されている。   On the other hand, in recent years, a structure called MPS (Merged PiN Schottky) has been proposed as an element in which these two types of diodes are combined. This is a structure having both a PN junction region and a Schottky junction region on the anode side. In the normal operation region, the Schottky junction region mainly works, and when a surge current flows, the PN junction region operates to protect the element. In addition, at the time of reverse bias, the depletion layer extends from the PN junction region, and the Schottky junction region is not exposed to a high electric field, so that the leakage current from the Schottky junction can be suppressed. An example of MPS is shown in Proceedings of ISPSD 2006, 305, “2nd Generation SiC Schottky Diode: A new benchmark in SiC device ruggedness” (Non-patent Document 1).

特許第２５９０２８４号公報Japanese Patent No. 2590284 特開２００６-１４９１９５号公報JP 2006-149195 A

Proceedings of ISPSD２００６, ３０５, “２nd Generation SiC Schottky Diode: A new benchmark in SiC device ruggedness”.Proceedings of ISPSD 2006, 305, “2nd Generation SiC Schottky Diode: A new benchmark in SiC device ruggedness”.

しかしながら、ＭＰＳ構造を含め、通常動作でＳＢＤのみが動作するデバイスにおいては、先に述べた回路内の容量とインダクタンス成分の共振によるノイズが発生してしまう。ノイズを抑制するためには、少しリカバリ電流を流してスイッチングをソフトにすればよいが、上記のＭＰＳ構造では、通常動作領域でＰＮＤは動作せずリカバリ電流はほとんど流れないため、ノイズを抑制することはできない。このＭＰＳ構造は、図９に示す構造を持っている。アノード側にＰＮ接合領域とショットキー接合領域を併せ持つ構造である。高濃度Ｎ＋型層１４とＮ−型ドリフト層１３が積層されており、Ｎ−型ドリフト層１３内に複数のｐ型不純物層１２及びｐ型ターミネーション層１６が形成されている。ｐ型不純物層１２に対しては、コンタクトメタル層１１を介してアンード電極１０が形成されている。尚、図の符号１１と１３の界面がショットキー接合部、符号１２と１３の界面がｐｎ接合部である。又、高濃度Ｎ＋型層１４の裏面にはカソード電極１５が形成される。又、層１７は絶縁体層である。 However, in a device including only the MPS structure and in which only the SBD operates in normal operation, noise due to resonance of the capacitance and inductance components in the circuit described above is generated. In order to suppress the noise, it is only necessary to make the switching soft by supplying a little recovery current. However, in the above MPS structure, the PND does not operate in the normal operation region and the recovery current hardly flows, so the noise is suppressed. It is not possible. This MPS structure has the structure shown in FIG. This structure has both a PN junction region and a Schottky junction region on the anode side. A high concentration N + type layer 14 and an N − type drift layer 13 are stacked, and a plurality of p type impurity layers 12 and a p type termination layer 16 are formed in the N − type drift layer 13. For the p-type impurity layer 12, an und electrode 10 is formed through a contact metal layer 11. In the figure, the interface of reference numerals 11 and 13 is a Schottky junction, and the interface of reference numerals 12 and 13 is a pn junction. A cathode electrode 15 is formed on the back surface of the high concentration N + type layer 14. The layer 17 is an insulator layer.

一方、３ｋＶ以上の高耐圧用途では、ＭＰＳ構造でも通常動作領域でＰＮＤとＳＢＤの順電圧が同程度になることがあるため、２種類のダイオードが同時に動作しノイズを低減できる可能性がある。しかし、上記ＭＰＳ構造をそのまま高耐圧用途に適用しても、電位勾配はショットキー領域に集中し、ＰＮ接合領域近傍での電位勾配がほとんど生じなくなり、ＰＮ接合の拡散電位以上の電圧をかけてもＰＮＤが動作しないという難点があった。   On the other hand, in high withstand voltage applications of 3 kV or higher, even in the MPS structure, the forward voltages of PND and SBD may be approximately the same in the normal operation region, so that two types of diodes may operate simultaneously and noise can be reduced. However, even if the MPS structure is applied to a high breakdown voltage application as it is, the potential gradient is concentrated in the Schottky region, the potential gradient in the vicinity of the PN junction region hardly occurs, and a voltage higher than the diffusion potential of the PN junction is applied. However, there was a problem that PND did not work.

以上の技術的背景の下に、本願発明は、既存の変換回路におけるノイズを低減しつつ、当該回路の導通損失を低減せんとするものである。   Under the above technical background, the present invention is intended to reduce the conduction loss of the circuit while reducing the noise in the existing conversion circuit.

本発明は、パワーモジュール内のフリーホイールダイオードの構成を、ＳＢＤとＰＮＤとを別チップで並列に配置することに最も大きな特徴を有する。前記ＳＢＤとしては、シリコンより大きなバンドギャップを有する半導体材料を母材とするもの、前記ＰＮＤとしては、シリコン或いはシリコンより大きなバンドギャップを有する半導体材料を母材とするものが用いられる。以下の本願発明の主な形態を列挙する。
（１）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置である。
（２）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置である。
（３）前記シリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする前項（１）に記載の回路装置である。
（４）前記ショットキーバリアダイオードと前記ＰｉＮダイオードとを構成するシリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする前項（２）に記載の回路装置である。
（５）前記ショットキーバリアダイオードが複数個の並列したショットキーバリアダイオードのチップで構成され、前記ＰｉＮダイオードのチップ数が、前記ショットキーバリアダイオードのチップ数より少ないことを特徴とする前項（１）に記載の回路装置である。
（６）前記ＰｉＮダイオードの接合面積が、前記ショットキーバリアダイオードの接合面積より少ないことを特徴とする前項（１）に記載の回路装置である。
（７）前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする前項（１）に記載の回路装置である。
（８）前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする前項（２）に記載の回路装置である。
（９）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路モジュールである。
（１０）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路モジュールである。
（１１）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする電力変換装置である。
（１２）ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする電力変換装置である。
（１３）直流電力を交流電力に変換することを特徴とする前項（１１）または（１２）に記載の電力変換装置である。 The present invention has the greatest feature in the configuration of the freewheel diode in the power module in that SBD and PND are arranged in parallel on separate chips. As the SBD, a semiconductor material having a larger band gap than silicon is used as a base material, and as the PND, a material using a semiconductor material having a band gap larger than that of silicon or silicon is used. The main forms of the present invention are listed below.
(1) having an IGBT and a free wheel diode connected in parallel to the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a separate chip.
(2) An IGBT and a free wheel diode connected in parallel to the IGBT,
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
The PiN diode is a circuit device characterized in that a semiconductor material having a band gap larger than that of silicon is used as a base material, and the Schottky barrier diode and the PiN diode are formed as separate chips.
(3) The circuit device according to item (1), wherein the semiconductor material having a larger band gap than silicon is silicon carbide (SiC) or gallium nitride (GaN).
(4) In the above item (2), the semiconductor material having a larger band gap than silicon constituting the Schottky barrier diode and the PiN diode is silicon carbide (SiC) or gallium nitride (GaN). It is a circuit apparatus of description.
(5) The Schottky barrier diode is composed of a plurality of parallel Schottky barrier diode chips, and the number of chips of the PiN diode is smaller than the number of chips of the Schottky barrier diode. ).
(6) The circuit device according to item (1), wherein a junction area of the PiN diode is smaller than a junction area of the Schottky barrier diode.
(7) The circuit device according to (1), wherein the Schottky barrier diode is a junction barrier Schottky diode.
(8) The circuit device according to (2), wherein the Schottky barrier diode is a junction barrier Schottky diode.
(9) having an IGBT and a freewheel diode connected in parallel to the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a circuit module characterized by being a separate chip.
(10) An IGBT and a freewheel diode connected in parallel to the IGBT,
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
The PiN diode is a circuit module characterized in that a semiconductor material having a band gap larger than that of silicon is used as a base material, and the Schottky barrier diode and the PiN diode are formed as separate chips.
(11) having an IGBT and a freewheel diode connected in parallel to the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a separate chip.
(12) having an IGBT and a freewheeling diode connected in parallel to the IGBT;
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
The PiN diode is a power conversion device characterized in that a semiconductor material having a band gap larger than that of silicon is used as a base material, and the Schottky barrier diode and the PiN diode are formed as separate chips.
(13) The power converter according to (11) or (12), wherein the DC power is converted into AC power.

以上、本願発明の骨子を説明したが、本願発明によれば、基本的にＳＢＤとＰＮＤを別チップで並列に接続するため、各ダイオードに等しく電圧がかかり独立に動作する。又、ＳＢＤとＰＮＤの順電圧が等しくなる電流領域付近で使用するため、ＳＢＤの優れたリカバリ特性を維持しながらノイズを低減することができる。   Although the gist of the present invention has been described above, according to the present invention, SBD and PND are basically connected in parallel by different chips, so that each diode is equally applied with voltage and operates independently. Further, since it is used near the current region where the forward voltages of SBD and PND are equal, noise can be reduced while maintaining the excellent recovery characteristics of SBD.

本願発明によれば、既存の変換回路におけるノイズを低減できる。   According to the present invention, noise in an existing conversion circuit can be reduced.

本発明によるモジュールの第１の実施例の回路図である。1 is a circuit diagram of a first embodiment of a module according to the invention; 本発明によるモジュールの第１の実施例の斜視図である。1 is a perspective view of a first embodiment of a module according to the invention. 本発明によるモジュールの第１の実施例の電流電圧特性図である。It is a current-voltage characteristic figure of the 1st Example of the module by this invention. 本発明によるモジュールの第１の実施例の効果を示す説明図である。It is explanatory drawing which shows the effect of the 1st Example of the module by this invention. 本発明によるモジュールの他の実施例の回路図の一部である。FIG. 4 is a part of a circuit diagram of another embodiment of a module according to the invention. 本発明によるモジュールの他の実施例の斜視図である。FIG. 6 is a perspective view of another embodiment of a module according to the present invention. 本発明によるモジュールの第２の実施例の回路図の一部である。Figure 2 is a part of a circuit diagram of a second embodiment of a module according to the invention; 本発明によるモジュールの第２の実施例の電流電圧特性図である。It is a current-voltage characteristic figure of the 2nd Example of the module by this invention. これまでの代表的なＭＰＳ構造の断面図である。It is sectional drawing of the conventional typical MPS structure.

以下、本願発明の実施例を図面を用いて説明する。
実施例１を説明する。本例は、少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードとを有し、前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ、これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置の例である。尚、前記シリコンよりもバンドギャップが大きい半導体材料の代表的な例は炭化珪素（ＳｉＣ）である。又、この材料として、窒化ガリウム（ＧａＮ）をも用いることが出来る。尚、フリーホイールダイオードとは、スイッチング素子のスイッチングに基づく回路の突然の変化を平滑化して、特性の電圧を保持し、スイッチング素子のオフ時には負荷に必要な電流を流す役割の、当該スイッチング素子の保護の役割を担うものである。 Embodiments of the present invention will be described below with reference to the drawings.
Example 1 will be described. This example has at least one or more switching elements and a freewheel diode connected in parallel thereto, and the freewheel diode is based on a semiconductor material having a larger band gap than silicon. This is an example of a circuit device characterized in that a key barrier diode and a silicon PiN diode are connected in parallel, and the Schottky barrier diode and the silicon PiN diode are separate chips. A typical example of a semiconductor material having a band gap larger than that of silicon is silicon carbide (SiC). As this material, gallium nitride (GaN) can also be used. The free wheel diode smooths a sudden change in the circuit based on switching of the switching element, maintains a characteristic voltage, and flows a current necessary for the load when the switching element is turned off. It plays a protective role.

図１は本発明の第一の実施例で、パワーモジュールをインバータ回路に用いた際の回路図の主要部を示したものである。図２はパワーモジュールの一部の斜視図である。尚、図２では、前記スイッチング素子Ｓｉ−ＩＧＢＴ２とＳｉ−ＩＧＢＴ２’とで、図１におけるＩＧＢＴ２の相当する。そして、パワーモジュールの中にＳｉ-ＩＧＢＴ２に対して、ＳｉＣ-ＳＢＤ３及びＳｉ-ＰＮＤ４が並列に接続されている。Ｓｉ−ＩＧＢＴ２の両端が当該インバータ回路の電源に接続されている。こうしたインバータ回路の構成要素は、実装基板８上に、図２に例示するように配置されている。尚、図２は回路の一部を例示したもので、全回路を示すものではない。図２での各符号は図１のそれと同様である。尚、符号５はエミッター端子、符号６はゲート端子、符号７はコレクタ端子を示す。   FIG. 1 is a first embodiment of the present invention and shows a main part of a circuit diagram when a power module is used in an inverter circuit. FIG. 2 is a perspective view of a part of the power module. In FIG. 2, the switching elements Si-IGBT2 and Si-IGBT2 'correspond to the IGBT2 in FIG. In the power module, the SiC-SBD 3 and the Si-PND 4 are connected in parallel to the Si-IGBT 2. Both ends of the Si-IGBT 2 are connected to the power source of the inverter circuit. The components of such an inverter circuit are arranged on the mounting substrate 8 as illustrated in FIG. FIG. 2 illustrates a part of the circuit, and does not show the entire circuit. Reference numerals in FIG. 2 are the same as those in FIG. Reference numeral 5 denotes an emitter terminal, reference numeral 6 denotes a gate terminal, and reference numeral 7 denotes a collector terminal.

本実施例の動作を簡単に説明する。３相インバータ回路においては、直列に接続されたふたつのＩＧＢＴ（ＩＧＢＴ３およびＩＧＢＴ３'）が３相並列に接続されており、計6つのＩＧＢＴを順次オンオフさせることにより直流を任意の交流に変換することができる。ＩＧＢＴに並列に接続されたダイオード（ショットキーバリアダイオード３、３'およびＰｉＮダイオード４、４'）はＩＧＢＴがオフしている際に必要な電流を担う役割を果たしている。例えば、ＩＧＢＴ３をターンオフさせると、負荷に流れていた電流はＩＧＢＴ３'に並列に接続されたショットキーバリアダイオード３'およびＰｉＮダイオード４'に流れる。このとき、それぞれのダイオードに流れる電流比はダイオードの面積比および静特性で決まる。一方、この状態でＩＧＢＴ３'をターンオンさせるとショットキーバリアダイオード３'およびＰｉＮダイオード４'に流れていた電流は止まり、逆にダイオードに蓄積されていたキャリアが逆方向にリカバリ電流として流れる。このリカバリ電流はスイッチング損失を増大させる要因になるが、回路の共振によるノイズを抑制するダンパーの役割を担うという側面も持っている。   The operation of this embodiment will be briefly described. In a three-phase inverter circuit, two IGBTs (IGBT3 and IGBT3 ′) connected in series are connected in parallel in three phases, and a direct current can be converted into an arbitrary alternating current by sequentially turning on and off a total of six IGBTs. Can do. The diodes (Schottky barrier diodes 3, 3 ′ and PiN diodes 4, 4 ′) connected in parallel to the IGBT play a role of carrying a necessary current when the IGBT is turned off. For example, when the IGBT 3 is turned off, the current flowing through the load flows through the Schottky barrier diode 3 ′ and the PiN diode 4 ′ connected in parallel to the IGBT 3 ′. At this time, the ratio of the current flowing through each diode is determined by the area ratio and static characteristics of the diode. On the other hand, when the IGBT 3 ′ is turned on in this state, the current flowing through the Schottky barrier diode 3 ′ and the PiN diode 4 ′ stops, and the carriers accumulated in the diode flow as a recovery current in the reverse direction. Although this recovery current increases switching loss, it also has the aspect of acting as a damper that suppresses noise due to circuit resonance.

ＳｉＣ-ＳＢＤにＳｉのＰＮＤを組み合わせた事に起因して、次の利点が生ずる。Ｓｉ-ＰＮＤはＳｉＣ-ＰＮＤに比べてリカバリ電流が多いため、小面積のＳｉ-ＰＮＤを混載するだけでノイズを抑制することができる。図３にＳｉＣ-ＳＢＤとＳｉ-ＰＮＤの静特性の比較を示す。図には素子定格と通常使用する領域（斜線部）の例を示している。Ｓｉ-ＰＮＤを用いる際の特徴としては、図４に示すように、ＳｉＣ-ＳＢＤとＳｉ-ＰＮＤの静特性が似ているため、どの電流領域においてもＳｉＣ-ＳＢＤとＳｉ-ＰＮＤに流れる電流の比率をほぼ一定にすることができるという点である。そのため、ＳｉＣ-ＳＢＤとＳｉ-ＰＮＤに流れる電流の比率を常に最適に保つことができるため、ノイズとリカバリのトレードオフはより効果的に改善できる。また、本実施例ではどの耐圧クラスでもＳｉＣ-ＳＢＤとＳｉ-ＰＮＤの静特性は比較的近いため、耐圧に関係なく有効である。本実施例では、各デバイスの耐圧の例は４.５ｋＶである。   Due to the combination of SiC-SBD and PND of Si, the following advantages arise. Since Si-PND has a larger recovery current than SiC-PND, noise can be suppressed only by mounting Si-PND with a small area. FIG. 3 shows a comparison of the static characteristics of SiC-SBD and Si-PND. The figure shows an example of the element rating and the normal use area (shaded area). As shown in FIG. 4, since the static characteristics of SiC-SBD and Si-PND are similar as shown in FIG. 4, the current flowing through SiC-SBD and Si-PND in any current region is the feature of using Si-PND. The ratio can be made almost constant. Therefore, since the ratio of the current flowing through the SiC-SBD and the Si-PND can always be kept optimal, the trade-off between noise and recovery can be improved more effectively. Further, in this embodiment, the static characteristics of SiC-SBD and Si-PND are relatively close in any withstand voltage class, and thus are effective regardless of the withstand voltage. In this embodiment, an example of the breakdown voltage of each device is 4.5 kV.

次に具体的な特性例を説明する。図４に、ＳｉＣ-ＳＢＤのみでインバータ回路を構成した場合、Ｓｉ-ＰＮＤのみの場合、及び、ＳｉＣ-ＳＢＤとＳｉ-ＰＮＤとを混載した場合のリカバリ特性を、比較して示す。各々の場合を、図中に、ＳｉＣ-ＳＢＤ、Ｓｉ-ＰＮＤ、及び混載と記した。各図において、横軸が時間、縦軸が電流或いは電圧を示す。ＳＢＤのみの場合、リカバリ電流３１は非常に小さいが、回路内の容量とインダクタンス成分の共振によるノイズが発生（４１）してしまう。ＰＮＤのみの場合は、リカバリ電流３２は大きくなるがスイッチングがソフトになるためノイズは発生しない（４２）。一方、ＳｉＣ-ＳＢＤとＳｉ-ＰＮＤとを混載した場合は、リカバリ電流３３はＳＢＤとＰＮＤの中間となるが、ＰＮＤが動作するためノイズは発生しない（４３）。   Next, specific characteristic examples will be described. FIG. 4 shows a comparison of the recovery characteristics when the inverter circuit is configured with only SiC-SBD, when only Si-PND is used, and when SiC-SBD and Si-PND are mixedly mounted. Each case was described as SiC-SBD, Si-PND, and mixed loading in the figure. In each figure, the horizontal axis represents time, and the vertical axis represents current or voltage. In the case of only the SBD, the recovery current 31 is very small, but noise is generated due to resonance between the capacitance and the inductance component in the circuit (41). In the case of only PND, the recovery current 32 is increased, but noise is not generated because switching is soft (42). On the other hand, when SiC-SBD and Si-PND are mixedly mounted, the recovery current 33 is intermediate between SBD and PND, but no noise is generated because the PND operates (43).

ＳＢＤとＰＮＤの面積比はＳＢＤが多い方が望ましい。なぜなら、リカバリ電流はＳＢＤの方が小さいため、損失の観点では電流の大部分はＳＢＤに流した方が有利で、ＰＮＤはノイズを低減するために最低限の面積だけ混載すればよいからである。ノイズを低減するために必要なＰＮＤの比率に関しては回路のインダクタンス等により変化するが、概ねPNDに流れる電流が半分以下でノイズは低減できる。また、面積比を変える手段としては各チップの面積を変えるのではなく、図５および図６に示すようにそれぞれのチップ数を変えることが有効である。これにより面積比を簡単に変えることができる。   As for the area ratio of SBD and PND, it is desirable that there is much SBD. This is because the recovery current is smaller in the SBD, and it is advantageous to flow most of the current to the SBD from the viewpoint of loss, and the PND only needs to be mixed in a minimum area in order to reduce noise. . Although the PND ratio necessary for reducing the noise varies depending on the inductance of the circuit, the noise can be reduced when the current flowing through the PND is approximately half or less. Further, as means for changing the area ratio, it is effective not to change the area of each chip but to change the number of each chip as shown in FIGS. Thereby, the area ratio can be easily changed.

又、本実施例ではＳＢＤとＰＮＤを別チップで混載している。これは、先にも述べたとおり耐圧３.３ｋＶ以上ではＭＰＳ構造を作成してもＰＮＤが正常に動かないためである。同一チップ上にＳＢＤとＰＮＤを配置した場合でも、ＰＮ接合領域を十分広くとればＰＮＤの中心付近は正常に動作するが周辺部は動作しない。一方、別チップにすれば、すべてのアクティブ領域でダイオードが正常に動作するため面積的なロスがないだけでなく、プロセスの簡略化や歩留まりの向上も期待できる。現在、ＳｉＣの基板には、ＰＮ接合に悪影響を及ぼすといわれている基底面転位が数多く存在する。従って、ＰＮ接合を有するＰＮＤはＳＢＤに比べ歩留まりが低い。その為、ＳＢＤとＰＮＤを同一チップ上に形成するよりも、別チップにしてあとで組み合わせる方がトータルの歩留まりが向上し、コストを低減できる。基板品質が改善された場合でも、ＰＮＤは接合をイオン注入で形成することにより欠陥が入りやすいため、同様の効果がある。   In the present embodiment, SBD and PND are mixedly mounted on different chips. This is because, as described above, when the breakdown voltage is 3.3 kV or higher, the PND does not operate normally even if the MPS structure is created. Even when the SBD and the PND are arranged on the same chip, if the PN junction region is sufficiently wide, the vicinity of the center of the PND operates normally, but the peripheral portion does not operate. On the other hand, if a separate chip is used, not only there is no area loss because the diode operates normally in all active regions, but also simplification of the process and improvement in yield can be expected. Currently, there are many basal plane dislocations that are said to adversely affect PN junctions in SiC substrates. Therefore, the yield of the PND having the PN junction is lower than that of the SBD. Therefore, the total yield can be improved and the cost can be reduced by combining SBD and PND on different chips and combining them later, rather than forming them on the same chip. Even when the substrate quality is improved, the PND has the same effect because defects are easily introduced by forming the junction by ion implantation.

この第１の実施例は、ＳｉＣ-ＳＢＤとＳｉＣ-ＰＮＤの組み合わせであったが、ＳＢＤはジャンクションバリアショットキーダイオード(ＪＢＳ)に置き換えても良い。ＪＢＳとはＳＢＤの表面にＰ領域を持った構造で、逆バイアス時にＰＮ接合から空乏層が伸びショットキー界面を保護するタイプのデバイスである。ＭＰＳとの違いは、Ｐ領域にオーミックコンタクトをとっておらずＰＮ接合領域がダイオードとして働かない点である。そのため、ＪＢＳの順方向特性はＳＢＤと同様であり、本実施例にも適用可能である。   The first embodiment is a combination of SiC-SBD and SiC-PND, but the SBD may be replaced with a junction barrier Schottky diode (JBS). JBS has a structure having a P region on the surface of SBD, and is a type of device in which a depletion layer extends from a PN junction to protect a Schottky interface during reverse bias. The difference from MPS is that no ohmic contact is made in the P region and the PN junction region does not function as a diode. Therefore, the forward characteristics of JBS are the same as those of SBD, and can be applied to this embodiment.

次に、実施例２を説明する。本例は、少なくとも、一つ以上のスイッチング素子と、これに並列に接続されたフリーホイールダイオードを有し、前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードと、直列に接続された二つ以上のＰｉＮダイオードとが並列に接続して構成され、前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置の例である。   Next, Example 2 will be described. This example includes at least one switching element and a free wheel diode connected in parallel thereto, and the free wheel diode is based on a semiconductor material having a larger band gap than silicon. A barrier diode and two or more PiN diodes connected in series are connected in parallel, and the PiN diode is based on a semiconductor material having a larger band gap than silicon, and the Schottky barrier diode This is an example of a circuit device characterized in that the PiN diode is a separate chip.

図７は、実施例２で、パワーモジュールをインバータ回路に用いた際の回路の一部を示したものである。図１の例と異なる点は、（１）第１点は、シリコン半導体よりなるＰｉＮダイオードに変えて、シリコンよりもバンドギャップが大きい半導体材料になるＰｉＮダイオードを用いること、（２）第２点は、こうしたショットキーバリアダイオードを直列に接続されて用いられる点である。前記シリコンよりもバンドギャップが大きい半導体材料の代表的な例は炭化珪素（ＳｉＣ）である。又、この材料として、窒化ガリウム（ＧａＮ）をも用いることが出来る。図８に、本例の電圧電流特性を例示する。実線の曲線がＳｉＣのＰＮＤの特性、点線の曲線がＳｉＣのＳＢＤを二つ直列の接続したものの特性である。通常、ＳｉＣ−ＰＮＤとＳｉＣ−ＳＢＤは静特性が大きく異なり、通常動作領域でふたつのダイオードが同時に動作することはほとんどなかったが、ＳｉＣ−ＳＢＤを２直列にし電流が立ち上がる電圧を上げることによりふたつのダイオードが同時に動作する領域が生じている。これにより、実施例１と同様にＳｉＣ−ＰＮＤのリカバリ電流によりノイズを抑制しつつＳｉＣ−ＳＢＤの混載によりトータルのリカバリ電流を小さくすることで損失を抑制することができる。   FIG. 7 shows a part of a circuit when the power module is used in an inverter circuit in the second embodiment. 1 differs from the example of FIG. 1 in that (1) the first point is to use a PiN diode made of a semiconductor material having a larger band gap than silicon instead of the PiN diode made of silicon semiconductor, and (2) the second point. Is a point where such Schottky barrier diodes are connected in series. A typical example of a semiconductor material having a band gap larger than that of silicon is silicon carbide (SiC). As this material, gallium nitride (GaN) can also be used. FIG. 8 illustrates the voltage-current characteristics of this example. The solid line curve is the characteristic of SiC PND, and the dotted line curve is the characteristic of two SiC SBDs connected in series. Normally, the static characteristics of SiC-PND and SiC-SBD are greatly different, and two diodes rarely operate at the same time in the normal operating region. However, two diodes can be obtained by increasing the voltage at which current rises by connecting two SiC-SBDs in series. There is a region where the diodes simultaneously operate. As a result, the loss can be suppressed by reducing the total recovery current by the SiC-SBD mixed loading while suppressing the noise by the SiC-PND recovery current as in the first embodiment.

なお、上記の実施例において、スイッチングデバイスはＳｉ-ＩＧＢＴ以外のデバイス、例えばＳｉ-ＧＴＯ(Gate Turn On Thyristor), ＳｉＣ-ＭＯＳＦＥＴ(Metal-Oxide-Semiconductor Field Effect Transistor), ＳｉＣ-ＪＦＥＴ(Junction Field Effect Transistor)などでもよい。   In the above embodiment, the switching device is a device other than Si-IGBT, such as Si-GTO (Gate Turn On Thyristor), SiC-MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor), SiC-JFET (Junction Field Effect). Transistor) or the like.

本願発明は、少なくとも一つのスイッチング素子を有し、当該スイッチング素子がオフになると導通になり、スイッチング素子がオンになると逆方向にバイアスされるダイオードを有する回路装置、もしくは回路モジュールであるが、本願発明は、特に、直交変換に用いるインバータ、整流器、或いは直流変換器など、各種変換器に適用して、極めて有用である。   The present invention is a circuit device or circuit module having a diode that has at least one switching element and becomes conductive when the switching element is turned off and biased in the reverse direction when the switching element is turned on. The invention is extremely useful when applied to various converters such as an inverter, a rectifier, or a DC converter used for orthogonal transform.

１：インバータ回路の電源、２：Ｓｉ-ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、３：ＳｉＣ-ショットキーバリアダイオード（ＳＢＤ）、４：ＳｉＣ-ＰｉＮダイオード(ＰＮＤ)、５：エミッタ端子、６：ゲート端子、７：コレクタ端子、８：実装基板、９：Ｓｉ-ＰｉＮダイオード(ＰＮＤ)、１０：アノード電極、１１：コンタクトメタル、１２：P型不純物層、１３：Ｎ型ドリフト層、１４：高濃度N型層、１５：カソード電極、１６：Ｐ型ターミネーション層、１７絶縁体層。 1: power supply for inverter circuit, 2: Si-IGBT (insulated gate bipolar transistor), 3: SiC-Schottky barrier diode (SBD), 4: SiC-PiN diode (PND), 5: emitter terminal, 6: gate Terminal: 7: Collector terminal, 8: Mounting substrate, 9: Si-PiN diode (PND), 10: Anode electrode, 11: Contact metal, 12: P-type impurity layer, 13: N-type drift layer, 14: High concentration N-type layer, 15: cathode electrode, 16: P-type termination layer, 17 insulator layer.

Claims (13)

ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路装置。 An IGBT and a freewheeling diode connected in parallel with the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a separate chip. ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路装置。 An IGBT and a freewheeling diode connected in parallel to the IGBT;
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
The circuit device, wherein the PiN diode is based on a semiconductor material having a larger band gap than silicon, and the Schottky barrier diode and the PiN diode are separate chips. 前記シリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする請求項１に記載の回路装置。   2. The circuit device according to claim 1, wherein the semiconductor material having a larger band gap than silicon is silicon carbide (SiC) or gallium nitride (GaN). 前記ショットキーバリアダイオードと前記ＰｉＮダイオードとを構成するシリコンより大きいバンドギャップを有する半導体材料が、炭化珪素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）であることを特徴とする請求項２に記載の回路装置。   3. The circuit device according to claim 2, wherein the semiconductor material having a larger band gap than silicon constituting the Schottky barrier diode and the PiN diode is silicon carbide (SiC) or gallium nitride (GaN). . 前記ショットキーバリアダイオードが複数個の並列したショットキーバリアダイオードのチップで構成され、前記ＰｉＮダイオードのチップ数が、前記ショットキーバリアダイオードのチップ数より少ないことを特徴とする請求項１に記載の回路装置。   The Schottky barrier diode is formed of a plurality of parallel Schottky barrier diode chips, and the number of chips of the PiN diode is smaller than the number of chips of the Schottky barrier diode. Circuit device. 前記ＰｉＮダイオードの接合面積が、前記ショットキーバリアダイオードの接合面積より少ないことを特徴とする請求項１に記載の回路装置。   The circuit device according to claim 1, wherein a junction area of the PiN diode is smaller than a junction area of the Schottky barrier diode. 前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする請求項１に記載の回路装置。   The circuit device according to claim 1, wherein the Schottky barrier diode is a junction barrier Schottky diode. 前記ショットキーバリアダイオードが、ジャンクションバリアショットキーダイオードであることを特徴とする請求項２に記載の回路装置。   The circuit device according to claim 2, wherein the Schottky barrier diode is a junction barrier Schottky diode. ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする回路モジュール。 An IGBT and a freewheeling diode connected in parallel with the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a separate chip. ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする回路モジュール。 An IGBT and a freewheeling diode connected in parallel to the IGBT;
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
A circuit module, wherein the PiN diode is based on a semiconductor material having a bandgap larger than that of silicon, and the Schottky barrier diode and the PiN diode are separate chips. ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードとを有し、
前記フリーホイールダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とするショットキーバリアダイオードとシリコンＰｉＮダイオードとが並列に接続して構成され、且つ
これらのショットキーバリアダイオードとシリコンＰｉＮダイオードとが別体のチップなることを特徴とする電力変換装置。 An IGBT and a freewheeling diode connected in parallel with the IGBT;
The freewheel diode is configured by connecting a Schottky barrier diode and a silicon PiN diode, which are made of a semiconductor material having a larger band gap than silicon, in parallel, and these Schottky barrier diode and silicon PiN diode Is a separate chip. ＩＧＢＴと、これに並列に接続されたフリーホイールダイオードを有し、
前記フリーホイールダイオードが、ＰｉＮダイオードと、直列に接続された二つ以上のショットキーバリアダイオードとで構成され、
前記ショットキーバリアダイオードが、シリコンより大きいバンドギャップを有する半導体材料を母材とし、
前記ＰｉＮダイオードが、シリコンよりもバンドギャップが大きい半導体材料を母材とし、且つ
前記ショットキーバリアダイオードと前記ＰｉＮダイオードとが各々別体のチップなることを特徴とする電力変換装置。 An IGBT and a freewheeling diode connected in parallel to the IGBT;
The freewheeling diode is composed of a PiN diode and two or more Schottky barrier diodes connected in series;
The Schottky barrier diode is based on a semiconductor material having a larger band gap than silicon,
The PiN diode is based on a semiconductor material having a larger band gap than silicon, and the Schottky barrier diode and the PiN diode are separate chips, respectively. 直流電力を交流電力に変換することを特徴とする請求項１１または請求項１２に記載の電力変換装置。   The power converter according to claim 11 or 12, wherein DC power is converted into AC power.
JP2013239561A 2013-11-20 2013-11-20 CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE Expired - Fee Related JP5663075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013239561A JP5663075B2 (en) 2013-11-20 2013-11-20 CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013239561A JP5663075B2 (en) 2013-11-20 2013-11-20 CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012094432A Division JP5420711B2 (en) 2012-04-18 2012-04-18 Circuit device with freewheeling diode

Publications (2)

Publication Number Publication Date
JP2014090179A JP2014090179A (en) 2014-05-15
JP5663075B2 true JP5663075B2 (en) 2015-02-04

Family

ID=50791820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013239561A Expired - Fee Related JP5663075B2 (en) 2013-11-20 2013-11-20 CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE

Country Status (1)

Country Link
JP (1) JP5663075B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041989A (en) * 2015-08-20 2017-02-23 富士電機株式会社 Power conversion device
US9806635B2 (en) 2015-08-27 2017-10-31 Toyota Jidosha Kabushiki Kaisha Flyback diode and on-board power source device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665804B2 (en) * 2017-01-30 2020-03-13 トヨタ自動車株式会社 Semiconductor device
JP6827433B2 (en) * 2018-03-02 2021-02-10 株式会社東芝 Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4811065A (en) * 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPH04354156A (en) * 1991-05-31 1992-12-08 Fuji Electric Co Ltd Semiconductor switching device
SE9502249D0 (en) * 1995-06-21 1995-06-21 Abb Research Ltd Converter circuitry having at least one switching device and circuit module
DE69939832D1 (en) * 1998-08-31 2008-12-11 Cree Inc CIRCUIT ARRANGEMENT WITH SERIAL-OPERATED SEMICONDUCTOR SWITCHES
JP4594477B2 (en) * 2000-02-29 2010-12-08 三菱電機株式会社 Power semiconductor module
JP2003017701A (en) * 2001-07-04 2003-01-17 Denso Corp Semiconductor device
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041989A (en) * 2015-08-20 2017-02-23 富士電機株式会社 Power conversion device
US9806635B2 (en) 2015-08-27 2017-10-31 Toyota Jidosha Kabushiki Kaisha Flyback diode and on-board power source device

Also Published As

Publication number Publication date
JP2014090179A (en) 2014-05-15

Similar Documents

Publication Publication Date Title
JP4980126B2 (en) Circuit device having freewheeling diode
CN107342329B (en) Diode and power conversion device using same
JP2009159184A (en) Circuit device having freewheel diode, circuit device using diode, and electric power converter using the circuit device
WO2011105434A1 (en) Semiconductor device
US9142687B2 (en) Semiconductor diode device
JP5513112B2 (en) Avalanche protection for wide band gap devices
US8334581B2 (en) Semiconductor device exhibiting withstand voltages in the forward and reverse directions
JP2009123914A (en) Semiconductor device for switching having reverse breakdown strength
JP5420711B2 (en) Circuit device with freewheeling diode
WO2015008385A1 (en) Power module
JP5663075B2 (en) CIRCUIT DEVICE, CIRCUIT MODULE, AND POWER CONVERSION DEVICE HAVING FREEWHEEL DIODE
US20180047855A1 (en) Power semiconductor element and power semiconductor module using same
JP2979964B2 (en) Semiconductor device and inverter device using the same
US10283460B2 (en) Semiconductor device, manufacturing method thereof, and electric power conversion device
JP6540563B2 (en) Semiconductor device
JP6268038B2 (en) Semiconductor device and power conversion device using the same
JP2008539571A (en) Controllable semiconductor diodes, electronic components and intermediate voltage converters
US6388306B1 (en) Semiconductor device with rapid reverse recovery characteristic
US20150311334A1 (en) Semiconductor device
JP6002387B2 (en) Diode and power conversion system using the same
CN112216746A (en) Silicon carbide semiconductor device
CN114335146B (en) Semiconductor structure and preparation method thereof
JP6411695B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP6561496B2 (en) Semiconductor device
CN106033768A (en) Semiconductor device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141205

R150 Certificate of patent or registration of utility model

Ref document number: 5663075

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees