JP2004274381A - 移相回路とそれを用いた半導体素子及び無線通信装置 - Google Patents
移相回路とそれを用いた半導体素子及び無線通信装置 Download PDFInfo
- Publication number
- JP2004274381A JP2004274381A JP2003062205A JP2003062205A JP2004274381A JP 2004274381 A JP2004274381 A JP 2004274381A JP 2003062205 A JP2003062205 A JP 2003062205A JP 2003062205 A JP2003062205 A JP 2003062205A JP 2004274381 A JP2004274381 A JP 2004274381A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase shift
- line
- shift circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P9/00—Delay lines of the waveguide type
- H01P9/006—Meander lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/18—Phase-shifters
- H01P1/184—Strip line phase-shifters
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】精度の高い特性を簡単に実現できるものでありながら、搬送周波数が比較的低い場合であっても、占有面積を小さくすることができる、移相回路とそれを用いた半導体素子及び無線通信装置の提供。
【解決手段】第１の分布定数線路９９は、入力端子９６に入力された信号ＣＳ１を、線路長ＬＤに応じて移相させ、第１の出力端子９３から出力し、第２の分布定数線路９７は、入力端子９６に入力された信号ＣＳ１を実質的に移相させることなく、第２の出力端子９２から出力する。移相回路９ａ、９ｂは、位相を線路長ＬＤに応じて制御できるので、精度の高い特性を簡単に実現することができ、しかも、搬送周波数が比較的低い場合であっても、第１の分布定数線路９９と第２の分布定数線路９７だけで構成されているので、その占有面積を小さくすることができる。
【選択図】 図３
【解決手段】第１の分布定数線路９９は、入力端子９６に入力された信号ＣＳ１を、線路長ＬＤに応じて移相させ、第１の出力端子９３から出力し、第２の分布定数線路９７は、入力端子９６に入力された信号ＣＳ１を実質的に移相させることなく、第２の出力端子９２から出力する。移相回路９ａ、９ｂは、位相を線路長ＬＤに応じて制御できるので、精度の高い特性を簡単に実現することができ、しかも、搬送周波数が比較的低い場合であっても、第１の分布定数線路９９と第２の分布定数線路９７だけで構成されているので、その占有面積を小さくすることができる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、入力される信号を移相させることができる、移相回路とそれを用いた半導体素子及び無線通信装置に係り、特に、極超短波やマイクロ波などの無線信号を伝送することができる、移相回路とそれを用いた半導体素子及び無線通信装置に関する。
【０００２】
【従来の技術】
この種の移相回路として、ブランチライン型ハイブリッド回路の移相回路１００が提案され、マイクロ波やミリ波のＲＦ（無線周波数）回路などに使用されている（例えば、非特許文献１参照。）。該移相回路１００は、図９に示すように、入力ポート１０１と、３つの出力ポート１０２、１０３、１０４とを有している。これら入力ポート１０１と、３つの出力ポート１０２、１０３、１０４とは、線路長が、それぞれ信号の１／４波長（λ／４）である、４つの伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄで接続されており、伝送線路１０５ａ、１０５ｃの特性インピーダンスがＺ０／√２に、また、伝送線路１０５ｂ、１０５ｄの特性インピーダンスがＺ０に設定されている。このような移相回路１００により、入力ポート（入力１）１０１に入力される信号は、出力ポート１０２から９０°移相されて出力され、一方、出力ポート１０３から移相されることなく出力されて、電力が、出力ポート（出力２）１０２と出力ポート（出力３）１０３とで等分配されるようになっている。このような移相回路１００を用いることにより、搬送周波数が比較的高い場合には、各伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄの線路長が短くなるので、例えばチップキャパシタとチップ抵抗とで構成された移相回路より、その占有面積を小さくすることができ、しかも、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現することができる。
【０００３】
【非特許文献１】
相川正義他著、「モノシリックマイクロ波集積回路（ＭＭＩＣ）」、第２刷、（社）電子情報通信学会、１９９８年５月２０日、ｐ．５２−５４
【０００４】
【発明が解決しようとする課題】
ところで、近年、携帯電話や無線ＬＡＮなどの移動体通信の送受信回路として、上記ＲＦ回路だけでなく、デジタル信号処理回路などの複数の回路を１チップで構成する、ＡＳＩＣ（特定用途向集積回路）が用いられており、移動体通信端末の小型化やコスト低減を図る上で、上述した回路をさらに小型化することにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することが望まれている。
【０００５】
しかし、上述した従来の移相回路１００では、線路長を信号の１／４波長λ／４とする、伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄで構成されるため、搬送周波数が比較的低い場合、例えば、無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）では、上記移相回路１００をそのままＡＳＩＣ上に構成するには、大きな面積を占めるため、上述したＳｏＣが実現できない不都合があった。
【０００６】
そこで本発明は、精度の高い特性を簡単に実現できるものでありながら、搬送周波数が比較的低い場合であっても、占有面積を小さくすることができる、移相回路とそれを用いた半導体素子及び無線通信装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
請求項１に係る本発明は（例えば図１ないし図８参照）、入力された信号（ＣＳ１）を、誘電体基板（２０）に構成された分布定数線路を介して移相させ、出力することができる、移相回路（９ａ、９ｂ）において、
前記分布定数線路は、
前記信号（ＣＳ１）を入力することができる入力端子（９６）と、
第１の出力端子（９３）と、
第２の出力端子（９２）と、
前記入力端子（９６）と前記第１の出力端子（９３）とを接続し、前記入力端子（９６）に入力された信号（ＣＳ１）を、前記入力端子（９６）と前記第１の出力端子（９３）との間の線路長（ＬＤ）に応じて移相させ、前記第１の出力端子（９３）から出力する、第１の分布定数線路（９９）と、
前記入力端子（９６）と前記第２の出力端子（９２）とを接続し、前記入力端子（９６）と前記第２の出力端子（９２）との間の線路長（ＬＵＤ）が、前記入力端子（９６）に入力された信号（ＣＳ１）を実質的に移相させないように前記入力端子（９６）と前記第１の出力端子（９３）との間の線路長（ＬＤ）より短くされ、前記入力端子（９６）に入力された信号（ＣＳ１）を、実質的に移相させることなく前記第２の出力端子（９２）から出力する、第２の分布定数線路（９７）と、備えてなる、
ことを特徴とする移相回路（９ａ、９ｂ）にある。
【０００８】
請求項２に係る本発明は（例えば図１ないし図８参照）、前記第１の分布定数線路の線路長（ＬＤ）は、前記入力端子（９６）に入力された信号（ＣＳ１）の１／４波長（λ／４）である、
請求項１記載の移相回路（９ａ、９ｂ）にある。
【０００９】
請求項３に係る本発明は（例えば図１ないし図８参照）、前記第１の分布定数線路（９９）、及び前記第２の分布定数線路（９７）は、それぞれ、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成された接地導体（２２）と、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成され、前記接地導体（２２）との間に所定間隔（例えば図２に示すＧ）を介して介在する信号線（２１）と、により構成されてなる、
請求項１または２記載の移相回路（９ａ、９ｂ）にある。
【００１０】
請求項４に係る本発明は（例えば図５ないし図８参照）、前記第２の分布定数線路（９７）の信号線（２１）は、蛇行してなる、
請求項３記載の移相回路（９ａ、９ｂ）にある。
【００１１】
請求項５に係る本発明は（例えば図１ないし図８参照）、請求項１ないし４いずれか記載の移相回路（９ａ、９ｂ）を備えてなる、
半導体素子（２）にある。
【００１２】
請求項６に係る本発明は（例えば図１ないし図８参照）、請求項５記載の半導体素子（２）と、
アンテナ（３）と、を備えてなる、
無線通信装置（１）にある。
【００１３】
なお、上記カッコ内の符号は、図面と対照するためのものであるが、本願特許請求の範囲の構成に何等影響を与えるものではない。
【００１４】
【発明の効果】
請求項１の発明に係る本発明によると、第１の分布定数線路は、入力端子に入力された信号を、線路長に応じて移相させ、第１の出力端子から出力し、第２の分布定数線路は、入力端子に入力された信号を実質的に移相させることなく、第２の出力端子から出力するので、第１の出力端子と第２の出力端子とで、入力された信号の電力が半分に分配されると共に、位相の異なる信号として出力することができる。すなわち、本発明に係る移相回路は、ブランチライン型ハイブリッド回路（図９参照）と同様に、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現することができ、しかも、第１の分布定数線路と第２の分布定数線路だけで構成されているので、上記ブランチライン型ハイブリッド回路などの従来の移相回路より、その占有面積を小さくすることができる。また、搬送周波数が比較的低い場合、例えば無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）であっても、その占有面積を、例えばチップキャパシタとチップ抵抗とで構成された移相回路程度に、あるいはそれより小さくすることができるので、好都合である。さらに、上記ブランチライン型ハイブリッド回路に比べて、構造が簡単なので、製造コストの低減を図ることができる。
【００１５】
請求項２の発明に係る本発明によると、第１の分布定数線路の線路長は、入力端子に入力された信号の１／４波長であるので、第１の分布定数線路は、入力された信号の位相を９０°遅らせることができる。これにより、小型でありながら、精度の高いデジタル位相変調（ＰＳＫ）、例えば、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）を行うことができる。
【００１６】
請求項３の発明に係る本発明によると、第１の分布定数線路、及び第２の分布定数線路は、それぞれ、誘電体基板の一方の面に形成された接地導体と、誘電体基板の一方の面に形成され、該接地導体との間に所定間隔を介して介在する信号線とにより構成されている。すなわち、本発明に係る移相回路は、コプレーナ線路で構成されるので、マイクロストリップ線路と異なり、特性インピーダンスの変更や接地が容易であることから、製造コストのさらなる低減を図ることができる。
【００１７】
請求項４の発明に係る本発明によると、第２の分布定数線路の信号線は、蛇行するので、信号線に隣り合う接地導体の占める面積を少なくすることができ、移相回路を、コプレーナ線路で構成する場合であっても、その占有面積をさらに小さくすることができる。
【００１８】
請求項５の発明に係る本発明によると、半導体素子は、上述した、小型化された移相回路を備えているので、当該移相回路を、ＡＳＩＣ（特定用途向集積回路）などの半導体素子上に問題なく構成することができる。これにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することができ、上記半導体素子の製造コストの低減を図ることができる。
【００１９】
請求項６の発明に係る本発明によると、無線通信装置は、上述したＳｏＣを実現することができる、半導体素子を備えているので、無線通信装置の小型化と製造コストの低減を図ることができる。
【００２０】
【発明の実施の形態】
以下、図面に沿って、本発明の実施の形態について説明する。図１は、本発明が適用される無線通信装置１の一例を示すブロック図を示している。無線通信装置１は、半導体素子２と、ホイップアンテナなどのアンテナ３とを備えている。また、半導体素子２は、図示しないＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを介して、キーボードやマイクロフォンなどの送話手段（図示せず）と、ディスプレイやスピーカなどの受話手段（図示せず）とに接続されている。
【００２１】
この種の無線通信装置１としては、例えば、携帯電話、ＰＨＳ、ＰＤＡ（携帯情報端末）などの、移動体通信手段がある。また、無線ＬＡＮカードや無線ＬＡＮボードなど、例えばＰＣ（パーソナルコンピュータ）に移動体通信の機能を付加させる、通信機能付加手段であってもよい。さらに、無線通信が可能であれば固定電話でもよく、例えばコードレス電話も上記無線通信装置１に含まれる。また、アンテナ３は、特にホイップアンテナに限る必要はなく、例えば、受信専用の内蔵アンテナとして用いられる、板状逆Ｆアンテナや、半導体素子２上に構成されたスロットアンテナでもよい。
【００２２】
半導体素子２は、アンテナ３が接続されたＲＦ（無線周波数）回路（破線枠内）２ａ、Ａ／Ｄ変換回路（破線枠内）２ｂ、及びＤＳＰが接続された、デジタル信号処理回路（破線枠内）２ｃを有しており、ＡＳＩＣ（特定用途向集積回路）を構成している。これらＲＦ回路２ａ、Ａ／Ｄ変換回路２ｂ、及びデジタル信号処理回路２ｃは、例えば、ＣＭＯＳ（相補型金属酸化物半導体）などにより構成されている。なお、半導体素子２を構成する回路は、上述した回路２ａ、２ｂ、２ｃに限るものでなく、ＤＳＰなどの各種の回路を構成することが可能である。また、特に、ＣＭＯＳに限るものでなく、例えば、バイポーラとＣＭＯＳが混載するＢｉＣＭＯＳ、バイポーラ、ＧａＡｓＦＥＴ（ガリウムヒ素電界効果型トランジスタ）などにより構成してもよい。
【００２３】
ＲＦ回路２ａは、パワーアンプ（ＰＡ）５、ローノイズアンプ（ＬＮＡ）６、バンドパスフィルタとして機能する、インピーダンス整合回路（ＩＭＣ）７ａ、７ｂ、７ｃ、７ｄ、移相回路（９０°／０°）９ａ、９ｂ、図示しない電圧制御発振器などからなる位相同期ループ（ＰＬＬ）１０、ミキサ１１ａ、１１ｂ、１１ｃ、１１ｄ、及びスイッチ（ＳＷ）１２などを有している。なお、以下の説明では、特に区別の必要がないときは、移相回路９ａ、９ｂを、単に移相回路９と表現する。
【００２４】
Ａ／Ｄ変換回路２ｂは、ローパスフィルタ（ＬＰＦ）１３ａ、１３ｂ、１３ｃ、１３ｄ、可変ゲインアンプ（ＶＧＡ）１４ａ、１４ｂ、ＡＤコンバータ（ＡＤＣ）１５ａ、１５ｂ、及びＤＡコンバータ（ＤＡＣ）１６ａ、１６ｂなどを有している。また、デジタル信号処理回路２ｃは、デジタル復調器１７、及びデジタル変調器１８などを有している。
【００２５】
デジタル信号処理回路２ｃは、後述する入力信号ＳＩ１が入力自在であり、また、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである出力信号ＳＯ１が出力自在である。デジタル信号処理回路２ｃは、Ａ／Ｄ変換回路２ｂを介して、ＲＦ回路２ａに接続されて、入力信号ＳＩ１を出力信号ＳＯ１として出力する、伝送経路が構成されている。
【００２６】
具体的には、デジタル変調器１８は、ＤＡコンバータ１６ａ及びローパスフィルタ１３ｃを介して、ミキサ１１ｃに接続されており、また、ＤＡコンバータ１６ｂ及びローパスフィルタ１３ｄを介して、ミキサ１１ｄに接続されている。移相回路９ｂは、入力ポート９１と、出力ポートとして、非遅延出力ポート（第２の出力端子）９２及び遅延出力ポート（第１の出力端子）９３とを有しており、位相同期ループ１０は、移相回路９ｂの入力ポート９１に接続されている。移相回路９ｂの非遅延出力ポート９２は、ミキサ１１ｃに接続されており、また、移相回路９ｂの遅延出力ポート９３は、ミキサ１１ｄに接続されている。さらに、ミキサ１１ｃ、１１ｄは、インピーダンス整合回路７ｃ、パワーアンプ５、インピーダンス整合回路７ｄ、及びスイッチ１２を介して、アンテナ３に接続されている。
【００２７】
一方、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである入力信号ＳＩ２が入力自在であり、また、デジタル信号処理回路２ｃは、後述する出力信号ＳＯ２が出力自在である。ＲＦ回路２ａは、上述と同様に、Ａ／Ｄ変換回路２ｂを介して、デジタル信号処理回路２ｃに接続されて、入力信号ＳＩ２を出力信号ＳＯ２として出力する、伝送経路が構成されている。
【００２８】
具体的には、アンテナ３に接続されたスイッチ１２は、インピーダンス整合回路７ａ、ローノイズアンプ６、及びインピーダンス整合回路７ｂを介して、ミキサ１１ａ、１１ｂに接続されている。移相回路９ａは、上述した移相回路９ｂと同様に、入力ポート９１と、出力ポートとして、非遅延出力ポート９２及び遅延出力ポート９３とを有しており、位相同期ループ１０は、移相回路９ａの入力ポート９１に接続されている。移相回路９ａの非遅延出力ポート９２は、ミキサ１１ａに接続され、また、移相回路９ａの遅延出力ポート９３は、ミキサ１１ｂに接続されている。さらに、ミキサ１１ａは、ローパスフィルタ１３ａ、可変ゲインアンプ１４ａ、及びＡＤコンバータ１５ａを介して、デジタル復調器１７に接続されており、また、ミキサ１１ｂは、ローパスフィルタ１３ｂ、可変ゲインアンプ１４ｂ、及びＡＤコンバータ１５ｂを介して、同様にデジタル復調器１７に接続されている。
【００２９】
次いで、ＲＦ回路２ａの移相回路９を構成するコプレーナ線路について、図２に沿って説明する。図２は、移相回路９を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図を示している。移相回路９は、図２に示すように、２酸化シリコン（ＳｉＯ２）などの誘電体材料からなる、誘電体基板２０を備えている。該誘電体基板２０の表面（誘電体基板の一方の面）２０Ｆには、信号線２１が形成されており、該信号線２１の両側には、間隙Ｇのスリット２３、２３を介して、接地導体２２、２２が形成されている。これら信号線２１及び接地導体２２、２２は、アルミニウム（Ａｌ）などの導電性材料からなる。すなわち、移相回路１０の伝送線路は、コプレーナ線路（ＣＰＷ：ＣｏＰｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）で構成されている。
【００３０】
次いで、移相回路９の構成について説明する。図３は、移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００３１】
移相回路９は、入力信号伝送線路９５を有しており、その線路長はＬＩＳ（以下「入力信号線路長ＬＩＳ」という。）である。入力信号伝送線路９５は、図２で説明したように、信号線（ハッチング部）２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体（ハッチング部）２２、２２とを有している。
【００３２】
入力信号伝送線路９５には、一端に、位相同期ループ１０（図１参照）が接続された、入力ポート９１が設けられており、他端には、分岐部（入力端子）９６が設けられている。分岐部９６には、非遅延伝送線路９７の一端と、遅延伝送線路９９の一端とが接続されている。
【００３３】
非遅延伝送線路（第２の分布定数線路）９７は、線路長として、ＬＵＤ（以下「非遅延線路長ＬＵＤ」という。）を有しており、入力信号伝送線路９５と同様に、信号線２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体２２、２２とを有している。また、該非遅延伝送線路９７の他端には、非遅延出力ポート９２が設けられており、非遅延出力ポート９２は、上述したようにミキサ１１ａ、１１ｃ（図１参照）が接続されている。
【００３４】
一方、遅延伝送線路（第１の分布定数線路）９９は、線路長として、ＬＤ（以下「遅延線路長ＬＤ」という。）を有しており、上述した入力信号伝送線路９５及び非遅延伝送線路９７と同様に、信号線２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体２２、２２とを有している。また、該遅延伝送線路９９の他端には、遅延出力ポート９３が設けられており、遅延出力ポート９３は、上述したようにミキサ１１ｂ、１１ｄ（図１参照）に接続されている。
【００３５】
これら、入力信号伝送線路９５、非遅延伝送線路９７、及び遅延伝送線路９９は、伝送される信号の搬送周波数が、所定値以上の際、例えば、極超短波（３００［ＭＨｚ］〜３［ＧＨｚ］）、マイクロ波（３［ＧＨｚ］〜３０［ＧＨｚ］）、ミリ波（３０［ＧＨｚ］〜３００［ＧＨｚ］）などの高周波の際に、図２に示した誘電体基板２０と共に、分布定数線路として機能する。なお、本実施の形態においては、搬送周波数を、２．４５［ＧＨｚ］の極超短波とする。
【００３６】
上記遅延伝送線路９９の遅延線路長ＬＤ（入力端子と第１の出力端子との間の線路長）は、位相が９０［°］遅れるように、移相回路９ａ、９ｂを伝送する信号の波長λの１／４（波長λ／４）に設定されている。位相の変化量は、遅延線路長ＬＤのみで調整することができ、搬送周波数が、極超短波、マイクロ波、ミリ波などの周波数にあっては、遅延線路長ＬＤは、位相を制御する上で十分長いことから（例えば、２．４５［ＧＨｚ］にあっては、遅延線路長ＬＤはセンチメートルオーダなので）、位相を精度高く制御することが可能である。
【００３７】
なお、上記波長λは、管内波長を意味しており、信号が移相回路９ａ、９ｂを伝送する際、図２に示す誘電体基板２０が有する誘電率に応じて、上記搬送周波数が高くなり、波長λは、搬送周波数２．４５［ＧＨｚ］の１波長より小さくなっている。
【００３８】
一方、非遅延線路長ＬＵＤ（入力端子と第２の出力端子との間の線路長）と、入力信号線路長ＬＩＳとは、それぞれ、非遅延伝送線路９７、入力信号伝送線路９５を信号が伝送する際に、該信号を実質的に移相させないように遅延線路長ＬＤより短くされている。ここでは、ＬＵＤ≪ＬＤ、ＬＩＳ≪ＬＤの関係を満たしながら、入力ポート９１及び非遅延出力ポート９２を構成するために、非遅延線路長ＬＵＤと、入力信号線路長ＬＩＳとを、いずれも５０［μｍ］に設定している。
【００３９】
なお、「非遅延線路長ＬＵＤが伝送する信号を実質的に移相させないように遅延線路長ＬＤより短くされている」の「実質的に移相させないように」とは、非遅延伝送線路９７を介して出力される信号の位相の変化が、極めて小さく、遅延伝送線路９９を介して出力される信号の位相の変化に比べて実質的に変化していないに等しいこと、すなわち完全な「０」でないこと（いわゆるネグレクトスモール）を意味する。従って、「非遅延線路長ＬＵＤが伝送する信号を移相させないように遅延線路長ＬＤより短くされている」ものであるためには、上述したＬＵＤ≪ＬＤの関係が満たされていればよい。なお、上記ＬＵＤ≪ＬＤの関係には、例えば、ＬＵＤ：ＬＤ＝１：１００の場合（ＬＤ＝１８４５０［μｍ］とすると、ＬＵＤ＝１８４．５［μｍ］）も含まれることになるが、非遅延伝送線路９７を介して移相しない信号を出力する上で、非遅延線路長ＬＵＤはできるだけ短いことが好ましい。
【００４０】
従って、移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（５０［μｍ］）と遅延線路長ＬＤ（λ／４）との和（ＬＵＤ＋ＬＤ）で表され、１８５００［μｍ］となる。また、非遅延伝送線路９７及び遅延伝送線路９９に対して図中上方の、接地導体２２の縦幅ＬＥ１を、例えば１０［μｍ］とすると、移相回路９の縦幅Ｈは、接地導体２２の縦幅ＬＥ１（１０［μｍ］）と、入力信号線路長ＬＩＳ（５０［μｍ］）との和（ＬＥ１＋ＬＩＳ）で表され、６０［μｍ］となる。よって、移相回路９ａ、９ｂの占有面積Ｓは、１８．５［ｍｍ］×０．０６［ｍｍ］＝１．１１［ｍｍ２］となる。
【００４１】
図９に示す従来の移相回路１００で、同様に搬送周波数を２．４５［ＧＨｚ］とすると、その占有面積は、概略、１８．５［ｍｍ］×１８．５［ｍｍ］＝３４２［ｍｍ２］となり、本発明に係る移相回路９は、従来の移相回路１００に比べてその占有面積を小さくすることができる。
【００４２】
次いで、本発明に係る移相回路９と、それを用いた半導体素子２及び無線通信装置１の作用について説明する。なお、本実施の形態にあっては、上述した無線通信装置１を、マイクロフォンの送話手段と、スピーカの受話手段が設けられた、移動体通信手段として、当該無線通信装置１により音声通話を行う場合について説明する。
【００４３】
オペレータが、無線通信装置１を用いて例えば音声通話を行い際に、まず、無線通信装置１に設けられた起動手段（図示せず）を介して、起動指令を入力すると、これを受けて無線通信装置１が起動される。さらに、オペレータが、無線通信装置１に設けられた入力手段（図示せず）を介して、接続指令を入力すると、無線通信装置１は、公衆回線やネットワークなどを介して、音声信号の送受信が可能な形に、他の無線通信装置１’（図示せず）と接続する。
【００４４】
この状態で、オペレータが、音声信号を、マイクロフォン（図示せず）を介して無線通信装置１に入力すると、該音声信号は、ＤＳＰ（図示せず）に入力される。ＤＳＰは、入力された音声信号について、符号化などの所定のデジタル処理を行うと、入力信号ＳＩ１として、図１に示す半導体素子２のデジタル信号処理回路２ｃに出力する。
【００４５】
デジタル信号処理回路２ｃのデジタル変調器１８は、入力信号ＳＩ１について、所定のデジタル変調を行うと、入力信号ＳＩ１を１ビットずつに分割して、Ａ／Ｄ変換回路２ｂに出力する。Ａ／Ｄ変換回路２ｂのＤＡコンバータ１６ａ、１６ｂは、分割された信号をアナログ変換すると、それぞれ、ローパスフィルタ１３ｃ、１３ｄに出力する。ローパスフィルタ１３ｃ、１３ｄは、入力された信号の高調波成分を除去して、ベースバンド信号ＢＳ１、ＢＳ２として、それぞれ、ＲＦ回路２ａのミキサ１１ｃ、１１ｄに出力する。
【００４６】
一方、ＲＦ回路２ａの位相同期ループ１０は、移相回路９ｂの入力ポート９１に、搬送周波数（２．４５［ＧＨｚ］）の入力キャリア信号ＣＳを入力している。入力されたキャリア信号ＣＳは、波長λの伝送信号（信号）ＣＳ１として、図３に示す入力信号伝送線路９５に沿って伝送され、分岐部９６で、波長λの伝送信号ＣＳ１２と、波長λの伝送信号ＣＳ１３とに分岐される。伝送信号ＣＳ１２は、非遅延伝送線路９７に入力され、搬送周波数の出力キャリア信号ＣＳ２として、非遅延出力ポート９２から出力される。また、伝送信号ＣＳ１３は、遅延伝送線路９９に入力され、搬送周波数の出力キャリア信号ＣＳ３として、非遅延出力ポート９２から出力される。
【００４７】
ここで、入力キャリア信号ＣＳに対する出力キャリア信号ＣＳ２、ＣＳ３の位相と電力について、図４に沿って説明する。図４は、移相回路９の周波数特性を示す図で、（ａ）は位相特性、（ｂ）は電力特性を示している。
【００４８】
なお、同図（ａ）に示す、Ｓ（１、１）は反射位相、Ｓ（２、１）は入力ポート９１から非遅延出力ポート９２への挿入位相、Ｓ（３、１）は入力ポート９１から遅延出力ポート９３への挿入位相を示している。また、同図（ｂ）に示す、Ｓ（１、１）は反射損失、Ｓ（２、１）は入力ポート９１から非遅延出力ポート９２への挿入損失、Ｓ（３、１）は入力ポート９１から遅延出力ポート９３への挿入損失を示している。また、同図に示す周波数特性は、無線ＬＡＮの規格である、ＩＥＥＥ（米国電気電子学会）８０２．１１Ｂの条件における、電磁界シミュレーションに基づくものである。以下の説明における電磁界シミュレーションの条件についても同様である。
【００４９】
反射位相Ｓ（１、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約１８０［°］であるが、同図（ｂ）に示すように、反射損失Ｓ（１、１）は、約−１０［ｄＢ］を示していることから、入力キャリア信号ＣＳは、ほとんど反射されることなく、移相回路９ｂに入力されている。
【００５０】
また、挿入位相Ｓ（２、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］であり、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−３［ｄＢ］（５０％）を示している。すなわち、非遅延伝送線路９７の線路長は、上述したように、伝送信号ＣＳ２を移相させないように、ＬＵＤ≪ＬＤの関係を満たす、非遅延線路長ＬＵＤに設定されているので、入力キャリア信号ＣＳは、位相が遅れることなく、また電力が略々半分に分配されて、出力キャリア信号ＣＳ２として、非遅延出力ポート９２から出力されている。
【００５１】
一方、挿入位相Ｓ（３、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°であり、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。すなわち、入力キャリア信号ＣＳは、上記出力キャリア信号ＣＳ２と同様に、電力が略々半分に分配されるが、遅延伝送線路９７の線路長が上述したように遅延線路長ＬＤ（λ／４）に設定されているので、当該λ／４の長さに応じてその位相が変化することにより、位相が９０°遅れ、出力キャリア信号ＣＳ３として、遅延出力ポート９３から出力されている。
【００５２】
従って、非遅延出力ポート９２と、遅延出力ポート９３とから、９０°位相が異なる、出力キャリア信号ＣＳ２、ＣＳ３が出力され、図１に示すように、位相の遅れがない出力キャリア信号ＣＳ２は、ミキサ１１ｃに、また、出力キャリア信号ＣＳ２に対して９０°位相が遅れた出力キャリア信号ＣＳ３は、ミキサ１１ｄに入力される。ミキサ１１ｃ、１１ｄには、上述したようにベースバンド信号ＢＳ１、ＢＳ２が入力されており、従って、ミキサ１１ｃは、入力されたベースバンド信号ＢＳ１と出力キャリア信号ＣＳ２とを（乗算）合成して、Ｉ軸（実数軸）ベースバンド信号として出力する。一方、ミキサ１１ｄは、入力されたベースバンド信号ＢＳ２と出力キャリア信号ＣＳ３とを（乗算）合成して、Ｑ軸（虚数軸）ベースバンド信号として出力する。これらＩ軸ベースバンド信号とＱ軸ベースバンド信号は、（加算）合成され、直交変調された形で、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号として、インピーダンス整合回路７ｃを介して、パワーアンプ５に入力される。
【００５３】
パワーアンプ５は、入力されたＱＰＳＫ信号を、所定値に増幅すると、バンドパスフィルタとして機能するインピーダンス整合回路７ｃ、７ｄにより所定帯域に設定された形で、出力信号ＳＯ１としてスイッチ１２に出力する。この際、スイッチ１２は送信側に切り替えられており、出力信号ＳＯ１は、該スイッチを介して、アンテナに出力され、アンテナは、入力された出力信号ＳＯ１を電磁波として放射する。こうして、出力信号ＳＯ１は、公衆回線やネットワークなどを介して、他の無線通信装置１’（図示せず）に送信される。
【００５４】
また、アンテナ３が、他の無線通信装置１’から入力信号ＳＩ２を受信すると、スイッチ１２が受信側に切り替えられ、入力信号ＳＩ２は、該スイッチ１２及びインピーダンス整合回路７ａを介して、ローノイズアンプ６に入力される。ローノイズアンプ６は、入力信号ＳＩ２を、所定値に増幅すると、バンドパスフィルタとして機能するインピーダンス整合回路７ａ、７ｂにより所定帯域に設定された形で、ミキサ１１ａ、１１ｂに出力する。
【００５５】
一方、位相同期ループ１０は、上述と同様に、移相回路９ａにも搬送周波数の入力キャリア信号ＣＳを入力しており、移相回路９ａは、上述した移相回路９ｂと同様に、移相回路９ａの非遅延出力ポート９２と、移相回路９ａの遅延出力ポート９３とから、９０°位相が異なる、出力キャリア信号ＣＳ２、ＣＳ３を出力する。位相の遅れがない出力キャリア信号ＣＳ２は、ミキサ１１ａに入力され、また、出力キャリア信号ＣＳ２に対して９０°位相が遅れた出力キャリア信号ＣＳ３は、ミキサ１１ｂに入力される。従って、ミキサ１１ａは、入力信号ＳＩ２と出力キャリア信号ＣＳ２とを（乗算）合成し、ミキサ１１ｂは、入力信号ＳＩ２と出力キャリア信号ＣＳ３とを（乗算）合成して、入力信号ＳＩ２を直交復調する。ミキサ１１ａは、直交復調された入力信号ＳＩ２を、Ｉ軸ベースバンド信号として、ローパスフィルタ１３ａに出力し、ミキサ１１ｂは、直交復調された入力信号ＳＩ２を、Ｑ軸ベースバンド信号として、Ａ／Ｄ変換回路２ｂのローパスフィルタ１３ｂに出力する。
【００５６】
ローパスフィルタ１３ａ、１３ｂは、それぞれ、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号の高調波成分を除去し、可変ゲインアンプ１４ａ、１４ｂに出力する。可変ゲインアンプ１４ａ、１４ｂは、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号の減衰した信号レベルを上昇させて、ＡＤコンバータ１５ａ、１５ｂに出力する。ＡＤコンバータ１５ａ、１５ｂは、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号を、デジタル変換して、デジタル処理回路２ｃのデジタル復調器１７に出力する。デジタル復調器１７は、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号について、所定のデジタル復調を行い、出力信号ＳＯ２として、ＤＳＰ（図示せず）に出力する。ＤＳＰは、入力された出力信号ＳＯ２について、復号化などの所定のデジタル処理を行い、音声信号として、スピーカを介して出力する。
【００５７】
以上のように、本発明に係る移相回路９は、図９に示すブランチライン型ハイブリッド回路などの従来の移相回路１００と同様に、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現できるものでありながら、上記従来の移相回路１００のような大きな占有面積を必要としないので、該移相回路９を、問題なく半導体素子２上に構成することができる。また、搬送周波数が比較的低い場合、例えば無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）であっても、その占有面積を、例えばチップキャパシタとチップ抵抗とで構成された、従来の移相回路（図示せず）程度（約１［ｍｍ２］）に小さくすることができるので、好都合である。これにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することができ、無線通信装置１の小型化とコストの低減を図ることができる。
【００５８】
なお、移相回路９の遅延伝送線路９９は、図３に示すように直線状に構成されているが、必ずしも直線状である必要はなく、例えば蛇行（メアンダ）状に構成させてさらに小型させてもよい。
【００５９】
次いで、遅延伝送線路９９を蛇行させた移相回路９について、図５に沿って説明する。図５は、遅延伝送線路９９を蛇行させた移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００６０】
移相回路９の遅延伝送線路９９は、図５に示すように、屈曲部ＶＤが設けられており、該屈曲部ＶＤで遅延伝送線路９９の向きを変えながら、図中左右方向に蛇行している。すなわち、蛇行する遅延伝送線路９９の信号線２１は、線幅ｔとする接地導体２２を介して隣合っている。なお、図５においては、図３で説明した部分と同一の部分に同一の符号を付して、図５に関する説明は省略する。
【００６１】
このように構成された移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（例えば２０［μｍ］）と、蛇行する遅延伝送線路９９の横幅ＬＤＭ１と、接地導体２２の横幅ＬＥ２（例えば１０［μｍ］）との和（ＬＵＤ＋ＬＤＭ１＋ＬＥ２）で表され、３１３０［μｍ］となる。また、縦幅Ｈは、接地導体２２の縦幅ＬＥ３（例えば１０［μｍ］）と、蛇行する遅延伝送線路９９の縦幅ＬＤＭ２と、入力信号線路長ＬＩＳ（例えば２０［μｍ］）との和（ＬＥ３＋ＬＤＭ２＋ＬＩＳ）で表され、１１０［μｍ］となる。従って、図５に示す移相回路９の占有面積Ｓは、３．１３［ｍｍ］×０．１１［ｍｍ］＝０．３４［ｍｍ２］となり、占有面積Ｓを、図３で説明した移相回路９の占有面積Ｓ（１．１１［ｍｍ２］）より小さくすることができる。
【００６２】
遅延伝送線路９９を蛇行させて小型化された、移相回路９の位相及び電力の周波数特性について、図６に沿って説明する。図６は、遅延伝送線路９９を蛇行させた移相回路９の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性を示している。
【００６３】
挿入位相Ｓ（２、１）は、図６（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］（−１．６［°］）であり、また、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。一方、挿入位相Ｓ（３、１）は、同図（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°（−９１［°］）であり、また、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−３．５［ｄＢ］（約４５％）を示している。従って、遅延伝送線路９９を蛇行させた場合においても、図５に示す移相回路９は、図３で説明した移相回路９と同様に、入力キャリア信号ＣＳを、９０°位相が異なる出力キャリア信号ＣＳ２、ＣＳ３として、その電力を等分配して出力している。
【００６４】
このように、本発明に係る移相回路９は、誘電体基板２０の表面２０Ｆに接地導体２２の占有面積を必要とする、コプレーナ線路（図２参照）で構成される場合であっても、遅延伝送線路９９を蛇行させることにより、信号線２１に隣り合う接地導体２２の占める面積を少なくすることができるので、移相回路９をさらに小型化することができ、その占有面積を、上述したチップキャパシタとチップ抵抗とで構成された、従来の移相回路（占有面積が約１［ｍｍ２］）より小さくすることができる。これにより、コプレーナ線路の特徴である、特性インピーダンスの変更や接地が容易であることと相俟って、無線通信装置１について、製造コストの低減をさらに図ることができる。
【００６５】
また、図５に示す移相回路９における接地導体２２の線幅ｔを、さらに、スリット２３の間隙Ｇ（図示せず）にまで小さくしてしてもよい。すなわち、蛇行する遅延伝送線路９９における信号線２１、２１の間の接地導体２２が除去して、移相回路９を、当該信号線２１がスリット２３のみを介して隣り合うように、構成してもよい。図７は、遅延伝送線路９９における信号線２１、２１の間の接地導体２２を除去した移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００６６】
図７に示すように、隣り合う信号線２１の間の接地導体２２が存在しない分だけ、移相回路９において接地導体２２の占める面積を、さらに小さくすることができる。なお、図７においては、図３及び図５で説明した部分と同一の部分に同一の符号を付して、図７に関する説明は省略する。
【００６７】
このように構成された移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（例えば２０［μｍ］）と、蛇行する遅延伝送線路９９の横幅ＬＤＭ３と、接地導体２２の横幅ＬＥ４（例えば１０［μｍ］）との和（ＬＵＤ＋ＬＤＭ３＋ＬＥ４）で表され、３６００［μｍ］となる。一方、蛇行する遅延伝送線路９９の縦幅ＬＤＭ４は、縦幅ＬＤＭ２（図５参照）より小さくなることから、図７に示す移相回路９の縦幅Ｈは、接地導体２２の縦幅ＬＥ５（例えば１０［μｍ］）と、蛇行する遅延伝送線路９９の縦幅ＬＤＭ４と、入力信号線路長ＬＩＳ（例えば２０［μｍ］）との和（ＬＥ５＋ＬＤＭ４＋ＬＩＳ）で表され、５０［μｍ］となる。従って、図７に示す移相回路９の占有面積Ｓは、３．６［ｍｍ］×０．０５［ｍｍ］＝０．１８［ｍｍ２］となり、占有面積Ｓを、図５で説明した移相回路９の占有面積Ｓ（０．３６［ｍｍ２］）よりさらに小さくすることができる。
【００６８】
このように、小型化された移相回路９の位相及び電力の周波数特性について、図８に沿って説明する。図８は、遅延伝送線路９９における信号線２１、２１間の接地導体２２を除去した移相回路９の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性を示している。
【００６９】
挿入位相Ｓ（２、１）は、図８（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］（−３．０［°］）であり、また、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。一方、挿入位相Ｓ（３、１）は、同図（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°（−９２［°］）であり、また、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−３［ｄＢ］（約５０％）を示している。従って、蛇行する遅延伝送線路９９の信号線２１間の接地導体２２が除去された場合においても、図８に示す移相回路９は、移相回路９としての特性をほとんど低下させることなく、入力キャリア信号ＣＳを、９０°位相が異なる出力キャリア信号ＣＳ２、ＣＳ３として、その電力を等分配して出力している。
【００７０】
このように、本発明に係る移相回路９を、コプレーナ線路で構成することにより、マイクロストリップ線路などの伝送線路と異なり、接地導体２２の占有面積が必要となるが、遅延伝送線路９９を蛇行させて構成することにより、その特性をほとんど低下させることなく、その占有面積をさらに小さくすることができる。これにより、コプレーナ線路の特徴である、特性インピーダンスの変更や接地が容易であることと相俟って、さらに製造コストの低減を図ることができる。
【００７１】
また、本発明に係る移相回路９は、ＭＩＭキャパシタ（金属・容量絶縁膜・金属キャパシタ）とオンチップ抵抗（Ｐｏｌｙ抵抗）とで構成される、従来の移相回路（図示せず）と同様に、半導体素子２上に構成することができ、しかも、当該従来の移相回路に比べて、精度の高い特性を簡単に実現することができるので、好都合である。
【００７２】
なお、本実施の形態において、遅延線路長ＬＤをλ／４としたが、これに限らず、設定すべき挿入位相Ｓ（３、１）に応じて遅延線路長ＬＤを適宜調整してもよく、例えば、その線路長を３λ／４として位相を進めることも可能である。
【００７３】
また、本実施の形態において、位相変調の一例としてＱＰＳＫについて示したが、これに限らず、例えば、ＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ）、π／４ＱＰＳＫなどの位相変調でもよい。例えば、ＢＰＳＫの場合、遅延線路長ＬＤをλ／２と設定し、また、π／４ＱＰＳＫの場合、λ／８と設定すればよい。また、位相変調と振幅変調を組み合わせた、ＢＳデジタル放送に採用される８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調に適用することも可能である。
【００７４】
また、本実施の形態において、コプレーナ線路で構成された、移相回路９について説明したが、信号線と接地導体とが各々誘電体基板の表裏に形成される、マイクロストリップ線路や、信号線を誘電体基板内に構成する、ストリップ線路などの分布定数線路についても本発明を適用することができる。
【００７５】
また、本実施の形態において、無線通信について適用した移相回路９について説明したが、有線通信であっても、本発明を適用することが出来るのは勿論である。
【図面の簡単な説明】
【図１】本発明が適用される無線通信装置の一例を示すブロック図。
【図２】移相回路を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図。
【図３】移相回路を構成する伝送線路の（一部省略）上面図。
【図４】移相回路の周波数特性を示す図で、（ａ）は位相特性、（ｂ）は電力特性。
【図５】遅延伝送線路を蛇行させた移相回路を構成する伝送線路の（一部省略）上面図。
【図６】遅延伝送線路を蛇行させた移相回路の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性。
【図７】遅延伝送線路における信号線間の接地導体を除去した移相回路を構成する伝送線路の（一部省略）上面図。
【図８】遅延伝送線路における信号線間の接地導体を除去した移相回路の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性。
【図９】従来の移相回路を示す図。
【符号の説明】
１ 無線通信装置
２ 半導体素子
３ アンテナ
９ａ、９ｂ 移相回路
２０ 誘電体基板
２０Ｆ 誘電体基板の一方の面
２１ 信号線
２２ 接地導体
９２ 第２の出力端子
９３ 第１の出力端子
９６ 入力端子
９７ 第２の分布定数線路
ＣＳ１ 信号
ＬＤ 入力端子と第１の出力端子との間の線路長
ＬＵＤ 入力端子と第２の出力端子との間の線路長
λ／４ 信号の１／４波長
【発明の属する技術分野】
本発明は、入力される信号を移相させることができる、移相回路とそれを用いた半導体素子及び無線通信装置に係り、特に、極超短波やマイクロ波などの無線信号を伝送することができる、移相回路とそれを用いた半導体素子及び無線通信装置に関する。
【０００２】
【従来の技術】
この種の移相回路として、ブランチライン型ハイブリッド回路の移相回路１００が提案され、マイクロ波やミリ波のＲＦ（無線周波数）回路などに使用されている（例えば、非特許文献１参照。）。該移相回路１００は、図９に示すように、入力ポート１０１と、３つの出力ポート１０２、１０３、１０４とを有している。これら入力ポート１０１と、３つの出力ポート１０２、１０３、１０４とは、線路長が、それぞれ信号の１／４波長（λ／４）である、４つの伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄで接続されており、伝送線路１０５ａ、１０５ｃの特性インピーダンスがＺ０／√２に、また、伝送線路１０５ｂ、１０５ｄの特性インピーダンスがＺ０に設定されている。このような移相回路１００により、入力ポート（入力１）１０１に入力される信号は、出力ポート１０２から９０°移相されて出力され、一方、出力ポート１０３から移相されることなく出力されて、電力が、出力ポート（出力２）１０２と出力ポート（出力３）１０３とで等分配されるようになっている。このような移相回路１００を用いることにより、搬送周波数が比較的高い場合には、各伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄの線路長が短くなるので、例えばチップキャパシタとチップ抵抗とで構成された移相回路より、その占有面積を小さくすることができ、しかも、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現することができる。
【０００３】
【非特許文献１】
相川正義他著、「モノシリックマイクロ波集積回路（ＭＭＩＣ）」、第２刷、（社）電子情報通信学会、１９９８年５月２０日、ｐ．５２−５４
【０００４】
【発明が解決しようとする課題】
ところで、近年、携帯電話や無線ＬＡＮなどの移動体通信の送受信回路として、上記ＲＦ回路だけでなく、デジタル信号処理回路などの複数の回路を１チップで構成する、ＡＳＩＣ（特定用途向集積回路）が用いられており、移動体通信端末の小型化やコスト低減を図る上で、上述した回路をさらに小型化することにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することが望まれている。
【０００５】
しかし、上述した従来の移相回路１００では、線路長を信号の１／４波長λ／４とする、伝送線路１０５ａ、１０５ｂ、１０５ｃ、１０５ｄで構成されるため、搬送周波数が比較的低い場合、例えば、無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）では、上記移相回路１００をそのままＡＳＩＣ上に構成するには、大きな面積を占めるため、上述したＳｏＣが実現できない不都合があった。
【０００６】
そこで本発明は、精度の高い特性を簡単に実現できるものでありながら、搬送周波数が比較的低い場合であっても、占有面積を小さくすることができる、移相回路とそれを用いた半導体素子及び無線通信装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】
請求項１に係る本発明は（例えば図１ないし図８参照）、入力された信号（ＣＳ１）を、誘電体基板（２０）に構成された分布定数線路を介して移相させ、出力することができる、移相回路（９ａ、９ｂ）において、
前記分布定数線路は、
前記信号（ＣＳ１）を入力することができる入力端子（９６）と、
第１の出力端子（９３）と、
第２の出力端子（９２）と、
前記入力端子（９６）と前記第１の出力端子（９３）とを接続し、前記入力端子（９６）に入力された信号（ＣＳ１）を、前記入力端子（９６）と前記第１の出力端子（９３）との間の線路長（ＬＤ）に応じて移相させ、前記第１の出力端子（９３）から出力する、第１の分布定数線路（９９）と、
前記入力端子（９６）と前記第２の出力端子（９２）とを接続し、前記入力端子（９６）と前記第２の出力端子（９２）との間の線路長（ＬＵＤ）が、前記入力端子（９６）に入力された信号（ＣＳ１）を実質的に移相させないように前記入力端子（９６）と前記第１の出力端子（９３）との間の線路長（ＬＤ）より短くされ、前記入力端子（９６）に入力された信号（ＣＳ１）を、実質的に移相させることなく前記第２の出力端子（９２）から出力する、第２の分布定数線路（９７）と、備えてなる、
ことを特徴とする移相回路（９ａ、９ｂ）にある。
【０００８】
請求項２に係る本発明は（例えば図１ないし図８参照）、前記第１の分布定数線路の線路長（ＬＤ）は、前記入力端子（９６）に入力された信号（ＣＳ１）の１／４波長（λ／４）である、
請求項１記載の移相回路（９ａ、９ｂ）にある。
【０００９】
請求項３に係る本発明は（例えば図１ないし図８参照）、前記第１の分布定数線路（９９）、及び前記第２の分布定数線路（９７）は、それぞれ、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成された接地導体（２２）と、前記誘電体基板（２０）の一方の面（２０Ｆ）に形成され、前記接地導体（２２）との間に所定間隔（例えば図２に示すＧ）を介して介在する信号線（２１）と、により構成されてなる、
請求項１または２記載の移相回路（９ａ、９ｂ）にある。
【００１０】
請求項４に係る本発明は（例えば図５ないし図８参照）、前記第２の分布定数線路（９７）の信号線（２１）は、蛇行してなる、
請求項３記載の移相回路（９ａ、９ｂ）にある。
【００１１】
請求項５に係る本発明は（例えば図１ないし図８参照）、請求項１ないし４いずれか記載の移相回路（９ａ、９ｂ）を備えてなる、
半導体素子（２）にある。
【００１２】
請求項６に係る本発明は（例えば図１ないし図８参照）、請求項５記載の半導体素子（２）と、
アンテナ（３）と、を備えてなる、
無線通信装置（１）にある。
【００１３】
なお、上記カッコ内の符号は、図面と対照するためのものであるが、本願特許請求の範囲の構成に何等影響を与えるものではない。
【００１４】
【発明の効果】
請求項１の発明に係る本発明によると、第１の分布定数線路は、入力端子に入力された信号を、線路長に応じて移相させ、第１の出力端子から出力し、第２の分布定数線路は、入力端子に入力された信号を実質的に移相させることなく、第２の出力端子から出力するので、第１の出力端子と第２の出力端子とで、入力された信号の電力が半分に分配されると共に、位相の異なる信号として出力することができる。すなわち、本発明に係る移相回路は、ブランチライン型ハイブリッド回路（図９参照）と同様に、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現することができ、しかも、第１の分布定数線路と第２の分布定数線路だけで構成されているので、上記ブランチライン型ハイブリッド回路などの従来の移相回路より、その占有面積を小さくすることができる。また、搬送周波数が比較的低い場合、例えば無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）であっても、その占有面積を、例えばチップキャパシタとチップ抵抗とで構成された移相回路程度に、あるいはそれより小さくすることができるので、好都合である。さらに、上記ブランチライン型ハイブリッド回路に比べて、構造が簡単なので、製造コストの低減を図ることができる。
【００１５】
請求項２の発明に係る本発明によると、第１の分布定数線路の線路長は、入力端子に入力された信号の１／４波長であるので、第１の分布定数線路は、入力された信号の位相を９０°遅らせることができる。これにより、小型でありながら、精度の高いデジタル位相変調（ＰＳＫ）、例えば、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）を行うことができる。
【００１６】
請求項３の発明に係る本発明によると、第１の分布定数線路、及び第２の分布定数線路は、それぞれ、誘電体基板の一方の面に形成された接地導体と、誘電体基板の一方の面に形成され、該接地導体との間に所定間隔を介して介在する信号線とにより構成されている。すなわち、本発明に係る移相回路は、コプレーナ線路で構成されるので、マイクロストリップ線路と異なり、特性インピーダンスの変更や接地が容易であることから、製造コストのさらなる低減を図ることができる。
【００１７】
請求項４の発明に係る本発明によると、第２の分布定数線路の信号線は、蛇行するので、信号線に隣り合う接地導体の占める面積を少なくすることができ、移相回路を、コプレーナ線路で構成する場合であっても、その占有面積をさらに小さくすることができる。
【００１８】
請求項５の発明に係る本発明によると、半導体素子は、上述した、小型化された移相回路を備えているので、当該移相回路を、ＡＳＩＣ（特定用途向集積回路）などの半導体素子上に問題なく構成することができる。これにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することができ、上記半導体素子の製造コストの低減を図ることができる。
【００１９】
請求項６の発明に係る本発明によると、無線通信装置は、上述したＳｏＣを実現することができる、半導体素子を備えているので、無線通信装置の小型化と製造コストの低減を図ることができる。
【００２０】
【発明の実施の形態】
以下、図面に沿って、本発明の実施の形態について説明する。図１は、本発明が適用される無線通信装置１の一例を示すブロック図を示している。無線通信装置１は、半導体素子２と、ホイップアンテナなどのアンテナ３とを備えている。また、半導体素子２は、図示しないＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などを介して、キーボードやマイクロフォンなどの送話手段（図示せず）と、ディスプレイやスピーカなどの受話手段（図示せず）とに接続されている。
【００２１】
この種の無線通信装置１としては、例えば、携帯電話、ＰＨＳ、ＰＤＡ（携帯情報端末）などの、移動体通信手段がある。また、無線ＬＡＮカードや無線ＬＡＮボードなど、例えばＰＣ（パーソナルコンピュータ）に移動体通信の機能を付加させる、通信機能付加手段であってもよい。さらに、無線通信が可能であれば固定電話でもよく、例えばコードレス電話も上記無線通信装置１に含まれる。また、アンテナ３は、特にホイップアンテナに限る必要はなく、例えば、受信専用の内蔵アンテナとして用いられる、板状逆Ｆアンテナや、半導体素子２上に構成されたスロットアンテナでもよい。
【００２２】
半導体素子２は、アンテナ３が接続されたＲＦ（無線周波数）回路（破線枠内）２ａ、Ａ／Ｄ変換回路（破線枠内）２ｂ、及びＤＳＰが接続された、デジタル信号処理回路（破線枠内）２ｃを有しており、ＡＳＩＣ（特定用途向集積回路）を構成している。これらＲＦ回路２ａ、Ａ／Ｄ変換回路２ｂ、及びデジタル信号処理回路２ｃは、例えば、ＣＭＯＳ（相補型金属酸化物半導体）などにより構成されている。なお、半導体素子２を構成する回路は、上述した回路２ａ、２ｂ、２ｃに限るものでなく、ＤＳＰなどの各種の回路を構成することが可能である。また、特に、ＣＭＯＳに限るものでなく、例えば、バイポーラとＣＭＯＳが混載するＢｉＣＭＯＳ、バイポーラ、ＧａＡｓＦＥＴ（ガリウムヒ素電界効果型トランジスタ）などにより構成してもよい。
【００２３】
ＲＦ回路２ａは、パワーアンプ（ＰＡ）５、ローノイズアンプ（ＬＮＡ）６、バンドパスフィルタとして機能する、インピーダンス整合回路（ＩＭＣ）７ａ、７ｂ、７ｃ、７ｄ、移相回路（９０°／０°）９ａ、９ｂ、図示しない電圧制御発振器などからなる位相同期ループ（ＰＬＬ）１０、ミキサ１１ａ、１１ｂ、１１ｃ、１１ｄ、及びスイッチ（ＳＷ）１２などを有している。なお、以下の説明では、特に区別の必要がないときは、移相回路９ａ、９ｂを、単に移相回路９と表現する。
【００２４】
Ａ／Ｄ変換回路２ｂは、ローパスフィルタ（ＬＰＦ）１３ａ、１３ｂ、１３ｃ、１３ｄ、可変ゲインアンプ（ＶＧＡ）１４ａ、１４ｂ、ＡＤコンバータ（ＡＤＣ）１５ａ、１５ｂ、及びＤＡコンバータ（ＤＡＣ）１６ａ、１６ｂなどを有している。また、デジタル信号処理回路２ｃは、デジタル復調器１７、及びデジタル変調器１８などを有している。
【００２５】
デジタル信号処理回路２ｃは、後述する入力信号ＳＩ１が入力自在であり、また、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである出力信号ＳＯ１が出力自在である。デジタル信号処理回路２ｃは、Ａ／Ｄ変換回路２ｂを介して、ＲＦ回路２ａに接続されて、入力信号ＳＩ１を出力信号ＳＯ１として出力する、伝送経路が構成されている。
【００２６】
具体的には、デジタル変調器１８は、ＤＡコンバータ１６ａ及びローパスフィルタ１３ｃを介して、ミキサ１１ｃに接続されており、また、ＤＡコンバータ１６ｂ及びローパスフィルタ１３ｄを介して、ミキサ１１ｄに接続されている。移相回路９ｂは、入力ポート９１と、出力ポートとして、非遅延出力ポート（第２の出力端子）９２及び遅延出力ポート（第１の出力端子）９３とを有しており、位相同期ループ１０は、移相回路９ｂの入力ポート９１に接続されている。移相回路９ｂの非遅延出力ポート９２は、ミキサ１１ｃに接続されており、また、移相回路９ｂの遅延出力ポート９３は、ミキサ１１ｄに接続されている。さらに、ミキサ１１ｃ、１１ｄは、インピーダンス整合回路７ｃ、パワーアンプ５、インピーダンス整合回路７ｄ、及びスイッチ１２を介して、アンテナ３に接続されている。
【００２７】
一方、ＲＦ回路２ａは、搬送周波数が極超短波やマイクロ波などである入力信号ＳＩ２が入力自在であり、また、デジタル信号処理回路２ｃは、後述する出力信号ＳＯ２が出力自在である。ＲＦ回路２ａは、上述と同様に、Ａ／Ｄ変換回路２ｂを介して、デジタル信号処理回路２ｃに接続されて、入力信号ＳＩ２を出力信号ＳＯ２として出力する、伝送経路が構成されている。
【００２８】
具体的には、アンテナ３に接続されたスイッチ１２は、インピーダンス整合回路７ａ、ローノイズアンプ６、及びインピーダンス整合回路７ｂを介して、ミキサ１１ａ、１１ｂに接続されている。移相回路９ａは、上述した移相回路９ｂと同様に、入力ポート９１と、出力ポートとして、非遅延出力ポート９２及び遅延出力ポート９３とを有しており、位相同期ループ１０は、移相回路９ａの入力ポート９１に接続されている。移相回路９ａの非遅延出力ポート９２は、ミキサ１１ａに接続され、また、移相回路９ａの遅延出力ポート９３は、ミキサ１１ｂに接続されている。さらに、ミキサ１１ａは、ローパスフィルタ１３ａ、可変ゲインアンプ１４ａ、及びＡＤコンバータ１５ａを介して、デジタル復調器１７に接続されており、また、ミキサ１１ｂは、ローパスフィルタ１３ｂ、可変ゲインアンプ１４ｂ、及びＡＤコンバータ１５ｂを介して、同様にデジタル復調器１７に接続されている。
【００２９】
次いで、ＲＦ回路２ａの移相回路９を構成するコプレーナ線路について、図２に沿って説明する。図２は、移相回路９を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図を示している。移相回路９は、図２に示すように、２酸化シリコン（ＳｉＯ２）などの誘電体材料からなる、誘電体基板２０を備えている。該誘電体基板２０の表面（誘電体基板の一方の面）２０Ｆには、信号線２１が形成されており、該信号線２１の両側には、間隙Ｇのスリット２３、２３を介して、接地導体２２、２２が形成されている。これら信号線２１及び接地導体２２、２２は、アルミニウム（Ａｌ）などの導電性材料からなる。すなわち、移相回路１０の伝送線路は、コプレーナ線路（ＣＰＷ：ＣｏＰｌａｎａｒ Ｗａｖｅｇｕｉｄｅ）で構成されている。
【００３０】
次いで、移相回路９の構成について説明する。図３は、移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００３１】
移相回路９は、入力信号伝送線路９５を有しており、その線路長はＬＩＳ（以下「入力信号線路長ＬＩＳ」という。）である。入力信号伝送線路９５は、図２で説明したように、信号線（ハッチング部）２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体（ハッチング部）２２、２２とを有している。
【００３２】
入力信号伝送線路９５には、一端に、位相同期ループ１０（図１参照）が接続された、入力ポート９１が設けられており、他端には、分岐部（入力端子）９６が設けられている。分岐部９６には、非遅延伝送線路９７の一端と、遅延伝送線路９９の一端とが接続されている。
【００３３】
非遅延伝送線路（第２の分布定数線路）９７は、線路長として、ＬＵＤ（以下「非遅延線路長ＬＵＤ」という。）を有しており、入力信号伝送線路９５と同様に、信号線２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体２２、２２とを有している。また、該非遅延伝送線路９７の他端には、非遅延出力ポート９２が設けられており、非遅延出力ポート９２は、上述したようにミキサ１１ａ、１１ｃ（図１参照）が接続されている。
【００３４】
一方、遅延伝送線路（第１の分布定数線路）９９は、線路長として、ＬＤ（以下「遅延線路長ＬＤ」という。）を有しており、上述した入力信号伝送線路９５及び非遅延伝送線路９７と同様に、信号線２１と、該信号線２１の両側に、間隙Ｇ（図示せず）のスリット２３、２３を介した、接地導体２２、２２とを有している。また、該遅延伝送線路９９の他端には、遅延出力ポート９３が設けられており、遅延出力ポート９３は、上述したようにミキサ１１ｂ、１１ｄ（図１参照）に接続されている。
【００３５】
これら、入力信号伝送線路９５、非遅延伝送線路９７、及び遅延伝送線路９９は、伝送される信号の搬送周波数が、所定値以上の際、例えば、極超短波（３００［ＭＨｚ］〜３［ＧＨｚ］）、マイクロ波（３［ＧＨｚ］〜３０［ＧＨｚ］）、ミリ波（３０［ＧＨｚ］〜３００［ＧＨｚ］）などの高周波の際に、図２に示した誘電体基板２０と共に、分布定数線路として機能する。なお、本実施の形態においては、搬送周波数を、２．４５［ＧＨｚ］の極超短波とする。
【００３６】
上記遅延伝送線路９９の遅延線路長ＬＤ（入力端子と第１の出力端子との間の線路長）は、位相が９０［°］遅れるように、移相回路９ａ、９ｂを伝送する信号の波長λの１／４（波長λ／４）に設定されている。位相の変化量は、遅延線路長ＬＤのみで調整することができ、搬送周波数が、極超短波、マイクロ波、ミリ波などの周波数にあっては、遅延線路長ＬＤは、位相を制御する上で十分長いことから（例えば、２．４５［ＧＨｚ］にあっては、遅延線路長ＬＤはセンチメートルオーダなので）、位相を精度高く制御することが可能である。
【００３７】
なお、上記波長λは、管内波長を意味しており、信号が移相回路９ａ、９ｂを伝送する際、図２に示す誘電体基板２０が有する誘電率に応じて、上記搬送周波数が高くなり、波長λは、搬送周波数２．４５［ＧＨｚ］の１波長より小さくなっている。
【００３８】
一方、非遅延線路長ＬＵＤ（入力端子と第２の出力端子との間の線路長）と、入力信号線路長ＬＩＳとは、それぞれ、非遅延伝送線路９７、入力信号伝送線路９５を信号が伝送する際に、該信号を実質的に移相させないように遅延線路長ＬＤより短くされている。ここでは、ＬＵＤ≪ＬＤ、ＬＩＳ≪ＬＤの関係を満たしながら、入力ポート９１及び非遅延出力ポート９２を構成するために、非遅延線路長ＬＵＤと、入力信号線路長ＬＩＳとを、いずれも５０［μｍ］に設定している。
【００３９】
なお、「非遅延線路長ＬＵＤが伝送する信号を実質的に移相させないように遅延線路長ＬＤより短くされている」の「実質的に移相させないように」とは、非遅延伝送線路９７を介して出力される信号の位相の変化が、極めて小さく、遅延伝送線路９９を介して出力される信号の位相の変化に比べて実質的に変化していないに等しいこと、すなわち完全な「０」でないこと（いわゆるネグレクトスモール）を意味する。従って、「非遅延線路長ＬＵＤが伝送する信号を移相させないように遅延線路長ＬＤより短くされている」ものであるためには、上述したＬＵＤ≪ＬＤの関係が満たされていればよい。なお、上記ＬＵＤ≪ＬＤの関係には、例えば、ＬＵＤ：ＬＤ＝１：１００の場合（ＬＤ＝１８４５０［μｍ］とすると、ＬＵＤ＝１８４．５［μｍ］）も含まれることになるが、非遅延伝送線路９７を介して移相しない信号を出力する上で、非遅延線路長ＬＵＤはできるだけ短いことが好ましい。
【００４０】
従って、移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（５０［μｍ］）と遅延線路長ＬＤ（λ／４）との和（ＬＵＤ＋ＬＤ）で表され、１８５００［μｍ］となる。また、非遅延伝送線路９７及び遅延伝送線路９９に対して図中上方の、接地導体２２の縦幅ＬＥ１を、例えば１０［μｍ］とすると、移相回路９の縦幅Ｈは、接地導体２２の縦幅ＬＥ１（１０［μｍ］）と、入力信号線路長ＬＩＳ（５０［μｍ］）との和（ＬＥ１＋ＬＩＳ）で表され、６０［μｍ］となる。よって、移相回路９ａ、９ｂの占有面積Ｓは、１８．５［ｍｍ］×０．０６［ｍｍ］＝１．１１［ｍｍ２］となる。
【００４１】
図９に示す従来の移相回路１００で、同様に搬送周波数を２．４５［ＧＨｚ］とすると、その占有面積は、概略、１８．５［ｍｍ］×１８．５［ｍｍ］＝３４２［ｍｍ２］となり、本発明に係る移相回路９は、従来の移相回路１００に比べてその占有面積を小さくすることができる。
【００４２】
次いで、本発明に係る移相回路９と、それを用いた半導体素子２及び無線通信装置１の作用について説明する。なお、本実施の形態にあっては、上述した無線通信装置１を、マイクロフォンの送話手段と、スピーカの受話手段が設けられた、移動体通信手段として、当該無線通信装置１により音声通話を行う場合について説明する。
【００４３】
オペレータが、無線通信装置１を用いて例えば音声通話を行い際に、まず、無線通信装置１に設けられた起動手段（図示せず）を介して、起動指令を入力すると、これを受けて無線通信装置１が起動される。さらに、オペレータが、無線通信装置１に設けられた入力手段（図示せず）を介して、接続指令を入力すると、無線通信装置１は、公衆回線やネットワークなどを介して、音声信号の送受信が可能な形に、他の無線通信装置１’（図示せず）と接続する。
【００４４】
この状態で、オペレータが、音声信号を、マイクロフォン（図示せず）を介して無線通信装置１に入力すると、該音声信号は、ＤＳＰ（図示せず）に入力される。ＤＳＰは、入力された音声信号について、符号化などの所定のデジタル処理を行うと、入力信号ＳＩ１として、図１に示す半導体素子２のデジタル信号処理回路２ｃに出力する。
【００４５】
デジタル信号処理回路２ｃのデジタル変調器１８は、入力信号ＳＩ１について、所定のデジタル変調を行うと、入力信号ＳＩ１を１ビットずつに分割して、Ａ／Ｄ変換回路２ｂに出力する。Ａ／Ｄ変換回路２ｂのＤＡコンバータ１６ａ、１６ｂは、分割された信号をアナログ変換すると、それぞれ、ローパスフィルタ１３ｃ、１３ｄに出力する。ローパスフィルタ１３ｃ、１３ｄは、入力された信号の高調波成分を除去して、ベースバンド信号ＢＳ１、ＢＳ２として、それぞれ、ＲＦ回路２ａのミキサ１１ｃ、１１ｄに出力する。
【００４６】
一方、ＲＦ回路２ａの位相同期ループ１０は、移相回路９ｂの入力ポート９１に、搬送周波数（２．４５［ＧＨｚ］）の入力キャリア信号ＣＳを入力している。入力されたキャリア信号ＣＳは、波長λの伝送信号（信号）ＣＳ１として、図３に示す入力信号伝送線路９５に沿って伝送され、分岐部９６で、波長λの伝送信号ＣＳ１２と、波長λの伝送信号ＣＳ１３とに分岐される。伝送信号ＣＳ１２は、非遅延伝送線路９７に入力され、搬送周波数の出力キャリア信号ＣＳ２として、非遅延出力ポート９２から出力される。また、伝送信号ＣＳ１３は、遅延伝送線路９９に入力され、搬送周波数の出力キャリア信号ＣＳ３として、非遅延出力ポート９２から出力される。
【００４７】
ここで、入力キャリア信号ＣＳに対する出力キャリア信号ＣＳ２、ＣＳ３の位相と電力について、図４に沿って説明する。図４は、移相回路９の周波数特性を示す図で、（ａ）は位相特性、（ｂ）は電力特性を示している。
【００４８】
なお、同図（ａ）に示す、Ｓ（１、１）は反射位相、Ｓ（２、１）は入力ポート９１から非遅延出力ポート９２への挿入位相、Ｓ（３、１）は入力ポート９１から遅延出力ポート９３への挿入位相を示している。また、同図（ｂ）に示す、Ｓ（１、１）は反射損失、Ｓ（２、１）は入力ポート９１から非遅延出力ポート９２への挿入損失、Ｓ（３、１）は入力ポート９１から遅延出力ポート９３への挿入損失を示している。また、同図に示す周波数特性は、無線ＬＡＮの規格である、ＩＥＥＥ（米国電気電子学会）８０２．１１Ｂの条件における、電磁界シミュレーションに基づくものである。以下の説明における電磁界シミュレーションの条件についても同様である。
【００４９】
反射位相Ｓ（１、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約１８０［°］であるが、同図（ｂ）に示すように、反射損失Ｓ（１、１）は、約−１０［ｄＢ］を示していることから、入力キャリア信号ＣＳは、ほとんど反射されることなく、移相回路９ｂに入力されている。
【００５０】
また、挿入位相Ｓ（２、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］であり、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−３［ｄＢ］（５０％）を示している。すなわち、非遅延伝送線路９７の線路長は、上述したように、伝送信号ＣＳ２を移相させないように、ＬＵＤ≪ＬＤの関係を満たす、非遅延線路長ＬＵＤに設定されているので、入力キャリア信号ＣＳは、位相が遅れることなく、また電力が略々半分に分配されて、出力キャリア信号ＣＳ２として、非遅延出力ポート９２から出力されている。
【００５１】
一方、挿入位相Ｓ（３、１）は、図４（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°であり、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。すなわち、入力キャリア信号ＣＳは、上記出力キャリア信号ＣＳ２と同様に、電力が略々半分に分配されるが、遅延伝送線路９７の線路長が上述したように遅延線路長ＬＤ（λ／４）に設定されているので、当該λ／４の長さに応じてその位相が変化することにより、位相が９０°遅れ、出力キャリア信号ＣＳ３として、遅延出力ポート９３から出力されている。
【００５２】
従って、非遅延出力ポート９２と、遅延出力ポート９３とから、９０°位相が異なる、出力キャリア信号ＣＳ２、ＣＳ３が出力され、図１に示すように、位相の遅れがない出力キャリア信号ＣＳ２は、ミキサ１１ｃに、また、出力キャリア信号ＣＳ２に対して９０°位相が遅れた出力キャリア信号ＣＳ３は、ミキサ１１ｄに入力される。ミキサ１１ｃ、１１ｄには、上述したようにベースバンド信号ＢＳ１、ＢＳ２が入力されており、従って、ミキサ１１ｃは、入力されたベースバンド信号ＢＳ１と出力キャリア信号ＣＳ２とを（乗算）合成して、Ｉ軸（実数軸）ベースバンド信号として出力する。一方、ミキサ１１ｄは、入力されたベースバンド信号ＢＳ２と出力キャリア信号ＣＳ３とを（乗算）合成して、Ｑ軸（虚数軸）ベースバンド信号として出力する。これらＩ軸ベースバンド信号とＱ軸ベースバンド信号は、（加算）合成され、直交変調された形で、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）信号として、インピーダンス整合回路７ｃを介して、パワーアンプ５に入力される。
【００５３】
パワーアンプ５は、入力されたＱＰＳＫ信号を、所定値に増幅すると、バンドパスフィルタとして機能するインピーダンス整合回路７ｃ、７ｄにより所定帯域に設定された形で、出力信号ＳＯ１としてスイッチ１２に出力する。この際、スイッチ１２は送信側に切り替えられており、出力信号ＳＯ１は、該スイッチを介して、アンテナに出力され、アンテナは、入力された出力信号ＳＯ１を電磁波として放射する。こうして、出力信号ＳＯ１は、公衆回線やネットワークなどを介して、他の無線通信装置１’（図示せず）に送信される。
【００５４】
また、アンテナ３が、他の無線通信装置１’から入力信号ＳＩ２を受信すると、スイッチ１２が受信側に切り替えられ、入力信号ＳＩ２は、該スイッチ１２及びインピーダンス整合回路７ａを介して、ローノイズアンプ６に入力される。ローノイズアンプ６は、入力信号ＳＩ２を、所定値に増幅すると、バンドパスフィルタとして機能するインピーダンス整合回路７ａ、７ｂにより所定帯域に設定された形で、ミキサ１１ａ、１１ｂに出力する。
【００５５】
一方、位相同期ループ１０は、上述と同様に、移相回路９ａにも搬送周波数の入力キャリア信号ＣＳを入力しており、移相回路９ａは、上述した移相回路９ｂと同様に、移相回路９ａの非遅延出力ポート９２と、移相回路９ａの遅延出力ポート９３とから、９０°位相が異なる、出力キャリア信号ＣＳ２、ＣＳ３を出力する。位相の遅れがない出力キャリア信号ＣＳ２は、ミキサ１１ａに入力され、また、出力キャリア信号ＣＳ２に対して９０°位相が遅れた出力キャリア信号ＣＳ３は、ミキサ１１ｂに入力される。従って、ミキサ１１ａは、入力信号ＳＩ２と出力キャリア信号ＣＳ２とを（乗算）合成し、ミキサ１１ｂは、入力信号ＳＩ２と出力キャリア信号ＣＳ３とを（乗算）合成して、入力信号ＳＩ２を直交復調する。ミキサ１１ａは、直交復調された入力信号ＳＩ２を、Ｉ軸ベースバンド信号として、ローパスフィルタ１３ａに出力し、ミキサ１１ｂは、直交復調された入力信号ＳＩ２を、Ｑ軸ベースバンド信号として、Ａ／Ｄ変換回路２ｂのローパスフィルタ１３ｂに出力する。
【００５６】
ローパスフィルタ１３ａ、１３ｂは、それぞれ、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号の高調波成分を除去し、可変ゲインアンプ１４ａ、１４ｂに出力する。可変ゲインアンプ１４ａ、１４ｂは、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号の減衰した信号レベルを上昇させて、ＡＤコンバータ１５ａ、１５ｂに出力する。ＡＤコンバータ１５ａ、１５ｂは、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号を、デジタル変換して、デジタル処理回路２ｃのデジタル復調器１７に出力する。デジタル復調器１７は、入力されたＩ軸ベースバンド信号、及びＱ軸ベースバンド信号について、所定のデジタル復調を行い、出力信号ＳＯ２として、ＤＳＰ（図示せず）に出力する。ＤＳＰは、入力された出力信号ＳＯ２について、復号化などの所定のデジタル処理を行い、音声信号として、スピーカを介して出力する。
【００５７】
以上のように、本発明に係る移相回路９は、図９に示すブランチライン型ハイブリッド回路などの従来の移相回路１００と同様に、線路長に応じて位相を制御できるので、精度の高い特性を簡単に実現できるものでありながら、上記従来の移相回路１００のような大きな占有面積を必要としないので、該移相回路９を、問題なく半導体素子２上に構成することができる。また、搬送周波数が比較的低い場合、例えば無線ＬＡＮに用いられる搬送周波数（例えば２．４５［ＧＨｚ］）であっても、その占有面積を、例えばチップキャパシタとチップ抵抗とで構成された、従来の移相回路（図示せず）程度（約１［ｍｍ２］）に小さくすることができるので、好都合である。これにより、システム全体を１チップで構成する、ＳｏＣ（Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）を実現することができ、無線通信装置１の小型化とコストの低減を図ることができる。
【００５８】
なお、移相回路９の遅延伝送線路９９は、図３に示すように直線状に構成されているが、必ずしも直線状である必要はなく、例えば蛇行（メアンダ）状に構成させてさらに小型させてもよい。
【００５９】
次いで、遅延伝送線路９９を蛇行させた移相回路９について、図５に沿って説明する。図５は、遅延伝送線路９９を蛇行させた移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００６０】
移相回路９の遅延伝送線路９９は、図５に示すように、屈曲部ＶＤが設けられており、該屈曲部ＶＤで遅延伝送線路９９の向きを変えながら、図中左右方向に蛇行している。すなわち、蛇行する遅延伝送線路９９の信号線２１は、線幅ｔとする接地導体２２を介して隣合っている。なお、図５においては、図３で説明した部分と同一の部分に同一の符号を付して、図５に関する説明は省略する。
【００６１】
このように構成された移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（例えば２０［μｍ］）と、蛇行する遅延伝送線路９９の横幅ＬＤＭ１と、接地導体２２の横幅ＬＥ２（例えば１０［μｍ］）との和（ＬＵＤ＋ＬＤＭ１＋ＬＥ２）で表され、３１３０［μｍ］となる。また、縦幅Ｈは、接地導体２２の縦幅ＬＥ３（例えば１０［μｍ］）と、蛇行する遅延伝送線路９９の縦幅ＬＤＭ２と、入力信号線路長ＬＩＳ（例えば２０［μｍ］）との和（ＬＥ３＋ＬＤＭ２＋ＬＩＳ）で表され、１１０［μｍ］となる。従って、図５に示す移相回路９の占有面積Ｓは、３．１３［ｍｍ］×０．１１［ｍｍ］＝０．３４［ｍｍ２］となり、占有面積Ｓを、図３で説明した移相回路９の占有面積Ｓ（１．１１［ｍｍ２］）より小さくすることができる。
【００６２】
遅延伝送線路９９を蛇行させて小型化された、移相回路９の位相及び電力の周波数特性について、図６に沿って説明する。図６は、遅延伝送線路９９を蛇行させた移相回路９の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性を示している。
【００６３】
挿入位相Ｓ（２、１）は、図６（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］（−１．６［°］）であり、また、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。一方、挿入位相Ｓ（３、１）は、同図（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°（−９１［°］）であり、また、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−３．５［ｄＢ］（約４５％）を示している。従って、遅延伝送線路９９を蛇行させた場合においても、図５に示す移相回路９は、図３で説明した移相回路９と同様に、入力キャリア信号ＣＳを、９０°位相が異なる出力キャリア信号ＣＳ２、ＣＳ３として、その電力を等分配して出力している。
【００６４】
このように、本発明に係る移相回路９は、誘電体基板２０の表面２０Ｆに接地導体２２の占有面積を必要とする、コプレーナ線路（図２参照）で構成される場合であっても、遅延伝送線路９９を蛇行させることにより、信号線２１に隣り合う接地導体２２の占める面積を少なくすることができるので、移相回路９をさらに小型化することができ、その占有面積を、上述したチップキャパシタとチップ抵抗とで構成された、従来の移相回路（占有面積が約１［ｍｍ２］）より小さくすることができる。これにより、コプレーナ線路の特徴である、特性インピーダンスの変更や接地が容易であることと相俟って、無線通信装置１について、製造コストの低減をさらに図ることができる。
【００６５】
また、図５に示す移相回路９における接地導体２２の線幅ｔを、さらに、スリット２３の間隙Ｇ（図示せず）にまで小さくしてしてもよい。すなわち、蛇行する遅延伝送線路９９における信号線２１、２１の間の接地導体２２が除去して、移相回路９を、当該信号線２１がスリット２３のみを介して隣り合うように、構成してもよい。図７は、遅延伝送線路９９における信号線２１、２１の間の接地導体２２を除去した移相回路９を構成する伝送線路の（一部省略）上面図を示している。
【００６６】
図７に示すように、隣り合う信号線２１の間の接地導体２２が存在しない分だけ、移相回路９において接地導体２２の占める面積を、さらに小さくすることができる。なお、図７においては、図３及び図５で説明した部分と同一の部分に同一の符号を付して、図７に関する説明は省略する。
【００６７】
このように構成された移相回路９の横幅Ｗは、非遅延線路長ＬＵＤ（例えば２０［μｍ］）と、蛇行する遅延伝送線路９９の横幅ＬＤＭ３と、接地導体２２の横幅ＬＥ４（例えば１０［μｍ］）との和（ＬＵＤ＋ＬＤＭ３＋ＬＥ４）で表され、３６００［μｍ］となる。一方、蛇行する遅延伝送線路９９の縦幅ＬＤＭ４は、縦幅ＬＤＭ２（図５参照）より小さくなることから、図７に示す移相回路９の縦幅Ｈは、接地導体２２の縦幅ＬＥ５（例えば１０［μｍ］）と、蛇行する遅延伝送線路９９の縦幅ＬＤＭ４と、入力信号線路長ＬＩＳ（例えば２０［μｍ］）との和（ＬＥ５＋ＬＤＭ４＋ＬＩＳ）で表され、５０［μｍ］となる。従って、図７に示す移相回路９の占有面積Ｓは、３．６［ｍｍ］×０．０５［ｍｍ］＝０．１８［ｍｍ２］となり、占有面積Ｓを、図５で説明した移相回路９の占有面積Ｓ（０．３６［ｍｍ２］）よりさらに小さくすることができる。
【００６８】
このように、小型化された移相回路９の位相及び電力の周波数特性について、図８に沿って説明する。図８は、遅延伝送線路９９における信号線２１、２１間の接地導体２２を除去した移相回路９の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性を示している。
【００６９】
挿入位相Ｓ（２、１）は、図８（ａ）に示すように、２．４５［ＧＨｚ］において約０［°］（−３．０［°］）であり、また、挿入損失Ｓ（２、１）は、同図（ｂ）に示すように約−４［ｄＢ］（約４０％）を示している。一方、挿入位相Ｓ（３、１）は、同図（ａ）に示すように、２．４５［ＧＨｚ］において約−９０°（−９２［°］）であり、また、挿入損失Ｓ（３、１）は、同図（ｂ）に示すように約−３［ｄＢ］（約５０％）を示している。従って、蛇行する遅延伝送線路９９の信号線２１間の接地導体２２が除去された場合においても、図８に示す移相回路９は、移相回路９としての特性をほとんど低下させることなく、入力キャリア信号ＣＳを、９０°位相が異なる出力キャリア信号ＣＳ２、ＣＳ３として、その電力を等分配して出力している。
【００７０】
このように、本発明に係る移相回路９を、コプレーナ線路で構成することにより、マイクロストリップ線路などの伝送線路と異なり、接地導体２２の占有面積が必要となるが、遅延伝送線路９９を蛇行させて構成することにより、その特性をほとんど低下させることなく、その占有面積をさらに小さくすることができる。これにより、コプレーナ線路の特徴である、特性インピーダンスの変更や接地が容易であることと相俟って、さらに製造コストの低減を図ることができる。
【００７１】
また、本発明に係る移相回路９は、ＭＩＭキャパシタ（金属・容量絶縁膜・金属キャパシタ）とオンチップ抵抗（Ｐｏｌｙ抵抗）とで構成される、従来の移相回路（図示せず）と同様に、半導体素子２上に構成することができ、しかも、当該従来の移相回路に比べて、精度の高い特性を簡単に実現することができるので、好都合である。
【００７２】
なお、本実施の形態において、遅延線路長ＬＤをλ／４としたが、これに限らず、設定すべき挿入位相Ｓ（３、１）に応じて遅延線路長ＬＤを適宜調整してもよく、例えば、その線路長を３λ／４として位相を進めることも可能である。
【００７３】
また、本実施の形態において、位相変調の一例としてＱＰＳＫについて示したが、これに限らず、例えば、ＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ ＳｈｉｆｔＫｅｙｉｎｇ）、π／４ＱＰＳＫなどの位相変調でもよい。例えば、ＢＰＳＫの場合、遅延線路長ＬＤをλ／２と設定し、また、π／４ＱＰＳＫの場合、λ／８と設定すればよい。また、位相変調と振幅変調を組み合わせた、ＢＳデジタル放送に採用される８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）などの変調に適用することも可能である。
【００７４】
また、本実施の形態において、コプレーナ線路で構成された、移相回路９について説明したが、信号線と接地導体とが各々誘電体基板の表裏に形成される、マイクロストリップ線路や、信号線を誘電体基板内に構成する、ストリップ線路などの分布定数線路についても本発明を適用することができる。
【００７５】
また、本実施の形態において、無線通信について適用した移相回路９について説明したが、有線通信であっても、本発明を適用することが出来るのは勿論である。
【図面の簡単な説明】
【図１】本発明が適用される無線通信装置の一例を示すブロック図。
【図２】移相回路を構成するコプレーナ線路の構造の一例を示す（一部断面）斜視図。
【図３】移相回路を構成する伝送線路の（一部省略）上面図。
【図４】移相回路の周波数特性を示す図で、（ａ）は位相特性、（ｂ）は電力特性。
【図５】遅延伝送線路を蛇行させた移相回路を構成する伝送線路の（一部省略）上面図。
【図６】遅延伝送線路を蛇行させた移相回路の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性。
【図７】遅延伝送線路における信号線間の接地導体を除去した移相回路を構成する伝送線路の（一部省略）上面図。
【図８】遅延伝送線路における信号線間の接地導体を除去した移相回路の周波数特性を示す図で、（ａ）は挿入位相Ｓ（２、１）の位相特性、（ｂ）は挿入位相Ｓ（３、１）の位相特性、（ｃ）は電力特性。
【図９】従来の移相回路を示す図。
【符号の説明】
１ 無線通信装置
２ 半導体素子
３ アンテナ
９ａ、９ｂ 移相回路
２０ 誘電体基板
２０Ｆ 誘電体基板の一方の面
２１ 信号線
２２ 接地導体
９２ 第２の出力端子
９３ 第１の出力端子
９６ 入力端子
９７ 第２の分布定数線路
ＣＳ１ 信号
ＬＤ 入力端子と第１の出力端子との間の線路長
ＬＵＤ 入力端子と第２の出力端子との間の線路長
λ／４ 信号の１／４波長
Claims (6)
- 入力された信号を、誘電体基板に構成された分布定数線路を介して移相させ、出力することができる、移相回路において、
前記分布定数線路は、
前記信号を入力することができる入力端子と、
第１の出力端子と、
第２の出力端子と、
前記入力端子と前記第１の出力端子とを接続し、前記入力端子に入力された信号を、前記入力端子と前記第１の出力端子との間の線路長に応じて移相させ、前記第１の出力端子から出力する、第１の分布定数線路と、
前記入力端子と前記第２の出力端子とを接続し、前記入力端子と前記第２の出力端子との間の線路長が、前記入力端子に入力された信号を実質的に移相させないように前記入力端子と前記第１の出力端子との間の線路長より短くされ、前記入力端子に入力された信号を、実質的に移相させることなく前記第２の出力端子から出力する、第２の分布定数線路と、備えてなる、
ことを特徴とする移相回路。 - 前記第１の分布定数線路の線路長は、前記入力端子に入力された信号の１／４波長である、
請求項１記載の移相回路。 - 前記第１の分布定数線路、及び前記第２の分布定数線路は、それぞれ、前記誘電体基板の一方の面に形成された接地導体と、前記誘電体基板の一方の面に形成され、前記接地導体との間に所定間隔を介して介在する信号線と、により構成されてなる、
請求項１または２記載の移相回路。 - 前記第２の分布定数線路の信号線は、蛇行してなる、
請求項３記載の移相回路。 - 請求項１ないし４いずれか記載の移相回路を備えてなる、
半導体素子。 - 請求項５記載の半導体素子と、
アンテナと、を備えてなる、
無線通信装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062205A JP2004274381A (ja) | 2003-03-07 | 2003-03-07 | 移相回路とそれを用いた半導体素子及び無線通信装置 |
| TW093101942A TW200503320A (en) | 2003-03-07 | 2004-01-29 | Phase shift circuit, semiconductor device and wireless communication apparatus using the same circuit |
| PCT/JP2004/002710 WO2004079854A1 (ja) | 2003-03-07 | 2004-03-04 | 移相回路とそれを用いた半導体素子及び無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062205A JP2004274381A (ja) | 2003-03-07 | 2003-03-07 | 移相回路とそれを用いた半導体素子及び無線通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004274381A true JP2004274381A (ja) | 2004-09-30 |
| JP2004274381A5 JP2004274381A5 (ja) | 2006-04-13 |
Family
ID=32958996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062205A Pending JP2004274381A (ja) | 2003-03-07 | 2003-03-07 | 移相回路とそれを用いた半導体素子及び無線通信装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004274381A (ja) |
| TW (1) | TW200503320A (ja) |
| WO (1) | WO2004079854A1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5142743Y1 (ja) * | 1969-11-25 | 1976-10-18 | ||
| JPH0384615U (ja) * | 1989-09-13 | 1991-08-28 | ||
| JPH09246817A (ja) * | 1996-03-08 | 1997-09-19 | Nippon Telegr & Teleph Corp <Ntt> | 高周波電力分配合成器 |
| JP3542505B2 (ja) * | 1998-09-28 | 2004-07-14 | 三菱電機株式会社 | アンテナ給電回路 |
| FR2811141B1 (fr) * | 2000-06-29 | 2002-09-20 | Thomson Multimedia Sa | Circuit en t realise en technologie microruban avec element dephaseur |
-
2003
- 2003-03-07 JP JP2003062205A patent/JP2004274381A/ja active Pending
-
2004
- 2004-01-29 TW TW093101942A patent/TW200503320A/zh unknown
- 2004-03-04 WO PCT/JP2004/002710 patent/WO2004079854A1/ja active Search and Examination
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004079854A1 (ja) | 2004-09-16 |
| TW200503320A (en) | 2005-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014144919A1 (en) | Power combiner and fixed/adjustable cpl antennas | |
| Deng et al. | A 320-GHz 1$\times $4 Fully Integrated Phased Array Transmitter Using 0.13-$\mu $ m SiGe BiCMOS Technology | |
| JP4097138B2 (ja) | インピーダンス整合回路とそれを用いた半導体素子及び無線通信装置 | |
| JP3851900B2 (ja) | 平面フィルタ、半導体装置、および無線装置 | |
| JP2008042609A (ja) | 分波器および無線受信機 | |
| Hussaini et al. | Green flexible RF for 5G | |
| KR102435461B1 (ko) | Rf 통신들을 위한 오른쪽 및 왼쪽 송신 라인 스위치들을 활용하는 광대역 360 도 위상 시프터 | |
| JP4930374B2 (ja) | バラン回路及び集積回路装置 | |
| US20080051054A1 (en) | Integrated millimeter-wave quadrature generator | |
| Lin et al. | A 60-GHz sub-harmonic IQ modulator and demodulator using drain-body feedback technique | |
| Tang et al. | A 28GHz area-efficient CMOS vector-summing phase shifter utilizing phase-inverting type-i poly-phase filter for 5G new radio | |
| Yishay et al. | High power SiGe E-band transmitter for broadband communication | |
| JP2004274381A (ja) | 移相回路とそれを用いた半導体素子及び無線通信装置 | |
| Steinweg et al. | A 5 dBm BiCMOS 90° phase shifter with single-voltage tuning for mm-wave beam steering | |
| US6614329B1 (en) | Radio frequency/microwave/millimeterwave filter | |
| Li et al. | A 24-49-GHz CMOS Area-Efficient Phase-Invariant Mixed-Type Attenuator With Capacitive Compensation for 5G New Radio | |
| US11791860B2 (en) | Ultra compact and wide band folded Marchand Balun for millimeter-wave and beyond wireless communication | |
| de la Morena-Alvarez-Palencia et al. | Miniaturized 0.3-6 GHz LTCC six-port receiver for software defined radio | |
| JP3481459B2 (ja) | ミクサ、送信装置および受信装置 | |
| US20230238937A1 (en) | Transformer-based marchand balun amplifier for wireless communication | |
| Talebzadeh et al. | Miniaturized six-port receiver for 60 GHz communication | |
| Hajimiri | Fully integrated millimeter-wave CMOS phased arrays | |
| Huang et al. | A 34–42GHz single-side-band transmitter with switchable VCO/PLL in 90nm-CMOS process | |
| CN117713864A (zh) | 具有用于低损耗阻抗匹配的可成形差分耦合线的射频电路 | |
| CN117044115A (zh) | 具有回环路径全通滤波器的无线电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Effective date: 20071107 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080226 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |