JP2004273825A - Thin film capacitor element, manufacturing method thereof, and electronic device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To suppress the penetration of hydrogen into an electrode layer in a thin film capacitor to eliminate a damage to an oxygen dielectrics thin film, such as an oxygen omission of the thin film caused by the hydrogen generated from water that is produced as a result of resin curing. <P>SOLUTION: According to the thin film capacitor to be provided, the upper surface of a capacitor structure is coated with at least one insulating protective film made of a curing resin. The curing resin is composed of at least one kind of a resin precursor selected from a group consisting of thermosetting resins, photosetting resins, and thermoplastic resins. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【００１０】
また、ポリイミド前駆体は、通常、溶剤に溶解させた液体の状態（ワニス）で市販されている。保護膜の形成のため、このワニスを基板の上にスピンコート法などにより塗布し、成膜する。次いで、ポリイミド前駆体の塗膜を例えば３５０〜４００℃の温度に加熱して熱硬化させる。この熱硬化反応によって、酸無水物とジアミンの間で脱水縮重合反応が発生し、閉環反応及び水（Ｈ_２Ｏ）の放出を伴って、次式によって表される熱硬化したポリイミドが生成する。
【００１１】
【化２】

【００１２】
しかし、このような保護膜形成反応で発生する水は、得られる薄膜キャパシタ素子の特性を劣化させるという重要な問題を抱えている。すなわち、保護膜形成中に放出された水が、その保護膜に隣接して形成された電極層（例えばＰｔ）と接触することが可能であるからである。水が電極層に接触した場合、Ｐｔの触媒作用により水の水素原子が電極層中に進入し、誘電体層と電極層との界面において誘電体酸化物に酸素欠損が生じる。酸素欠損は、得られる薄膜キャパシタ素子の誘電特性及びリーク（漏洩）電流特性に大きな影響を与えることが可能である。図１及び図２は、感光性ポリイミド樹脂を薄膜キャパシタの保護膜として使用した場合のこれらの問題点を説明するためのものであり、それぞれ、感光性ポリイミド樹脂で保護膜を成膜した前後のＣ−Ｖ（静電容量−印加電圧）特性及びＤ−Ｖ（誘電損失−印加電圧）特性をプロットしている。図中、曲線Ｉは、ポリイミド樹脂からなる保護膜を形成する前の特性曲線であり、曲線ＩＩは、ポリイミド樹脂からなる保護膜を形成した後の特性曲線である。なお、ここで特性評価のために作製した薄膜キャパシタ素子の場合、シリコン基板上に常法に従って白金（Ｐｔ）から下部電極層及び上部電極層を形成し、また、誘電体酸化物 （Ｂａ，Ｓｒ）ＴｉＯ_３（以下、ＢＳＴともいう）から誘電体層を形成した。ポリイミド保護膜は、感光性ポリイミド樹脂のワニスを、例えば３０００ｒｐｍ で３０秒間スピンコートを行ない、４μｍの膜厚で成膜することによって形成した。次いで、ポリイミド樹脂の塗膜を６０℃の温度で１０分間にわたって加熱（プリベーク）し、その後、露光、現像工程を経て、４００℃の温度で２時間にわたって加熱（本ベーク）を行なった。２μｍ厚のポリイミド樹脂からなる絶縁保護膜が得られた。図１及び図２から理解されるように、ポリイミド樹脂の成膜により保護膜を形成した後では、誘電体酸化物の変化に伴う明らかな特性異常が観察され、誘電損失が増加している。
【００１３】
【特許文献１】
特開平７−１１１３１８号公報（特許請求の範囲）
【特許文献２】
特開平７−２７３２９７号公報（特許請求の範囲）
【特許文献３】
特開２００２−２８０２６１号公報（特許請求の範囲）
【００１４】
【発明が解決しようとする課題】
本発明は、上記のような従来の技術の問題点を解決することを目的とする。
【００１５】
本発明の目的は、保護膜形成のための樹脂硬化中に発生する水による特性劣化がなく、また、したがってバリア層の存在も必要としない薄膜キャパシタ素子を提供することにある。
【００１６】
また、本発明の目的は、外部環境からの吸水や吸湿を防止できるとともに、電気特性の劣化や電極間のショートも防止できる薄膜キャパシタ素子を提供することにある。
【００１７】
さらに、本発明の目的は、素子の吸水や吸湿を防止でき、特性劣化やショートの問題を有しない薄膜キャパシタ素子を高信頼性及び高歩留まりで製造できる方法を提供することにある。
【００１８】
さらにまた、本発明の目的は、素子の吸水や吸湿の問題、そして特性劣化やショートの問題がない薄膜キャパシタ素子を備えた高性能な電子装置を提供することにある。
【００１９】
本発明の上記したような目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００２０】
【課題を解決するための手段】
本発明は、その１つの面において、基板と，その基板の上に形成された、誘電体層を下部電極層及び上部電極層で挟んで構成されたキャパシタ構造体とを含む薄膜キャパシタ素子であって、
前記キャパシタ構造体の上部が硬化樹脂からなる少なくとも１層の絶縁保護膜で被覆されているとともに、前記硬化樹脂が、熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体から形成されたものであることを特徴とする薄膜キャパシタ素子にある。
【００２１】
また、本発明は、そのもう１つの面において、基板と，その基板の上に形成された、誘電体層を下部電極層及び上部電極層で挟んで構成されたキャパシタ構造体とを含む薄膜キャパシタ素子を製造する方法であって、
基板上に前記キャパシタ構造体を形成した後、前記上部電極層の上に熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体を塗布し、さらにそれを硬化させて少なくとも１層の絶縁保護膜を形成することを特徴とする薄膜キャパシタ素子の製造方法にある。
【００２２】
さらに、本発明は、そのもう１つの面において、少なくとも１個の電子素子及び少なくとも１個の、本発明による薄膜キャパシタ素子を含んでなることを特徴とする電子装置にある。
【００２３】
上記説明及び以下において詳細に説明するように、本発明では、薄膜キャパシタ素子の中心をなすキャパシタ構造体の上に、吸水性及び吸湿性の面で問題をかかえたポリイミド樹脂やその他の被膜に代えて、特定の硬化樹脂を積層して絶縁保護膜を形成すること及び、その際、バリア層のような耐水性の被膜をキャパシタ構造体と絶縁保護膜の間に介在させないで、絶縁保護膜を直にキャパシタ構造体に積層すること、を特徴としている。本発明で絶縁保護膜の形成に使用する特定の硬化樹脂は、その硬化及び乾燥中に水を放出しないため、もしくは水発生量がきわめて少ないために、誘電体層を形成するＢＳＴなどのような誘電体酸化物の水素による還元劣化（酸素欠損の発生）を防止することができる。
【００２４】
図３は、先に参照した図１及び図２の特性曲線にならって、本発明の薄膜キャパシタ素子において特定のエポキシ樹脂を保護膜に使用した場合の、Ｃ−Ｖ（静電容量−印加電圧）特性及びＤ−Ｖ（誘電損失−印加電圧）特性をあわせてプロットしたグラフである。このグラフは、下記の実施例１の特性評価試験で得られた結果であり、図中、曲線Ｉ（Ｃ）及びＩＩ（Ｃ）は、それぞれ、エポキシ樹脂からなる保護膜を形成する前と後のＣ−Ｖ特性を表し、また、曲線Ｉ（Ｄ）及びＩＩ（Ｄ）は、それぞれ、エポキシ樹脂からなる保護膜を形成する前と後のＤ−Ｖ特性を表す。図３の４種類の曲線から理解するように、図１及び図２の場合とは対照的に、エポキシ樹脂を塗布した前後で、素子特性における変化がほとんど認められない。このような注目すべき結果から、次のようなことが考察される：エポキシ環は、高い歪みをもつため高反応性であり、求核種と容易に開環付加反応を起こし硬化（高分子量化と架橋の生成）する。この時、エポキシ樹脂は硬化中に水を発生しないので、水によるＰｔ電極での水素発生を抑制することができる。
【００２５】
本発明に従いこのような絶縁保護膜を薄膜キャパシタ素子で使用することで、電極／誘電体界面への水素の進入を防ぐことにより、誘電体材料の特性劣化を抑制し、薄膜キャパシタ素子の耐還元性及び耐湿性の向上に寄与することができる。
【００２６】
【発明の実施の形態】
以下、添付の図面を参照しながら、本発明をその好ましい実施の形態について説明する。なお。本発明は、下記の実施の形態に限定されるものではなく、本発明の範囲内でいろいろに改良もしくは変更することができる。
【００２７】
本発明によるキャパシタ素子は、薄膜タイプのキャパシタ素子であり、好ましくは、２つもしくはそれ以上のキャパシタ（キャパシタ素子）を一体化した製品の形で使用される。基本的に、本発明のキャパシタ素子は、基板と、その基板の上に形成されたキャパシタ構造体とを含んで構成され、また、キャパシタ構造体は、下部電極（下部電極層）、下部電極層上に形成された誘電体層及び誘電体層上に形成された上部電極（上部電極層）から構成される。本発明のキャパシタ素子は、そのキャパシタ構造体の上面をエポキシ樹脂等からなる絶縁保護膜で被覆したことを特徴とする。
【００２８】
本発明の好ましい１実施形態による薄膜キャパシタ素子の簡単な構成例は、図４に示す通りである。図示されるように、キャパシタ素子１０は、例えばシリコン基板のような基板１を有し、また、この基板１の上には、キャパシタ構造体１１が作り込まれている。キャパシタ構造体１１は、基板の側から順に、例えばＰｔ電極のような下部電極層２、例えば（Ｂａ，Ｓｒ）ＴｉＯ_３層のような誘電体層３、そしてＰｔ電極のような上部電極層４を有している。
【００２９】
また、キャパシタ構造体１１の上面は、例えばエポキシ樹脂のような本発明による絶縁性硬化樹脂から形成された絶縁保護膜５で保護されている。絶縁保護膜５は、その成膜中、すなわち、硬化及び乾燥工程において水分を放出することが実質的になく、もしもあったとしても、高々０．０１重量％もしくはそれ以下のレベルである。したがって、図示のキャパシタ素子１０の場合、絶縁保護膜５とキャパシタ構造体１１の間に従来の技術で慣用の防湿性あるいは耐湿性のバリア層を設けることは不要である。すなわち、好ましいことに、本発明のキャパシタ素子の場合、キャパシタ構造体の上に絶縁保護膜を直に被覆することができる。
【００３０】
さらに、絶縁保護膜５にはコンタクトホール６及び１６が開口されており、それぞれのコンタクトホールには導体金属、例えば銅（Ｃｕ）が充填されている。
コンタクトホール６及び１６の最上面は、それぞれ、電極パッド６ａ及び１６ａを有している。電極パッド６ａ及び１６ａには、それぞれ、半導体素子（例えば、ＬＳＩチップ）２０のフリップチップ接続のためのはんだバンプ７及び１７が形成されている。また、ここでは図示しないけれども、キャパシタ素子は、もしも必要ならば、１層もしくはそれ以上の追加の層を任意の適当な位置に有していてもよい。
【００３１】
本発明の薄膜キャパシタ素子において、キャパシタ構造体の上には１層もしくは２層以上の絶縁保護膜が本発明に従い積層される。絶縁保護膜の形成に使用される硬化樹脂は、従来の薄膜キャパシタ素子のようにいずれであってもよいというわけではなく、
（１）熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体から形成されたものであること（熱可塑性樹脂の場合、通常、感光剤が併用されるであろう）、及び
（２）樹脂前駆体の硬化時、その樹脂前駆体から放出せしめられた水分の量が、実質的に測定されない程度にネグリジブルであるか、もしも放出されたとしても、当該樹脂前駆体の０．０１重量％以下の微量であること、が必要である。
【００３２】
また、本発明の薄膜キャパシタ素子をフリップチップ構造をもった半導体装置などの製造に利用することを考慮した場合、硬化樹脂は、はんだバンプからの応力を緩和できる機能をそなえていることが好ましい。
【００３３】
本発明の実施において、絶縁保護膜の形成に有用な硬化樹脂は、以下に列挙するものに限定されるわけではないけれども、エポキシ樹脂、ビスマレイミド・トリアジン（ＢＴ）樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂、アクリル樹脂、ジアリルフタレート樹脂などを包含する。これらの樹脂は、単独で使用してもよく、２種以上を混合もしくは組み合わせて使用してもよい。
【００３４】
絶縁保護膜は、単層の形で使用してもよく、さもなければ、２層以上の多層構造体の形で使用してもよい。いずれの場合にも、絶縁保護膜の厚さは広い範囲で変更することができ、好ましくは、約０．０１〜１，０００μｍの範囲であり、さらに好ましくは、約０．０１〜１００μｍの範囲である。
【００３５】
キャパシタ構造体は、誘電体層を必須の構成要素として有する。本発明の実施において、誘電体層は、特に限定されるものではなく、公知の誘電体材料、好ましくは例えばＡＢＯ_３型の複合金属酸化物から形成することができる。ここで使用する複合金属酸化物は、好ましくは、約１０〜１，０００のオーダーの誘電率を有している。また、誘電体層の形成に好適な複合金属酸化物は、Ｓｒ，Ｂａ，Ｐｂ，Ｚｒ，Ｂｉ，Ｔａ，Ｔｉ，Ｍｇ及びＮｂからなる群から選ばれた少なくとも１種類の金属を含む複合金属酸化物である。
【００３６】
誘電体層は、例えば、次式により表される複合金属酸化物：
Ｂａ_ｘＳｒ_１−ｘＴｉＯ_３
（式中、０＜ｘ＜１である）から有利に形成することができる。
【００３７】
また、誘電体層は、次式により表される複合金属酸化物からも有利に形成することができる。
【００３８】
（Ｂａ_{（１−ｙ）（１−ｘ）}Ｓｒ_{（１−ｙ）ｘ}Ｙ_ｙ）Ｔｉ_１＋ｚＯ_{３＋ δ}
上式において、０＜ｘ＜１であり、０．００７＜ｙ＜０．０２であり、−１＜δ＜０．５であり、そして （Ｂａ_{（１−ｙ）（１−ｘ）}＋ Ｓｒ_{（１−ｙ）ｘ}）／Ｔｉ_１＋ｚ ＜ １である。
【００３９】
さらに好ましくは、上式により表される複合金属酸化物は、次式：
（Ｂａ _{０．６８９}Ｓｒ _{０．２９６}Ｙ_{０．０１５}） Ｔｉ_１＋ｚＯ_{３＋ δ}
（式中、 ０．０２＜ｚ＜０．０５ 及び −０．３＜δ＜０．３である）あるいは次式：
（Ｂａ _{０．４９３}Ｓｒ _{０．４９３}Ｙ_{０．０１４}）Ｔｉ_１＋ｚＯ_{３＋ δ}
（式中、 ０．０２＜ｚ＜０．０５ 及び −０．３＜δ＜０．３である）によって表すことができる。
【００４０】
誘電体層は、キャパシタ素子、電子装置などの構成やその他のファクタに応じていろいろな厚さを有することができる。誘電体層の厚さは、一般的には約１〜３，０００ｎｍの範囲であり、好ましくは約１０〜３００ｎｍの範囲である。
【００４１】
本発明のキャパシタ素子において、基板は、任意の適当な材料から形成することができる。基板は、電気絶縁性の材料から形成することが好ましい。適当な絶縁性の材料は、以下に列挙するものの限定されるわけではないけれども、ガラス、半導体材料、樹脂材料などを包含する。また、基板の厚さは、広い範囲で変更することができるけれども、好ましくは、約１〜１，０００μｍの範囲であり、さらに好ましくは、約１００〜５００μｍの範囲である。
【００４２】
本発明の実施に当たっては、特に半導体材料もしくはウエハを絶縁性の基板として有利に使用することができる。ここで、半導体材料もしくはウエハは、いろいろな材料から形成することができるが、Ｓｉ， Ｇｅ， ＳｉＧｅ， ＧａＡｓ， ＩｎＡｓ， ＩｎＰ 及び周期律表の第ＩＩＩ族及び第Ｖ族の元素から誘導されたその他の化合物からなる群から選ばれる少なくとも１種類の材料を含むことが好ましい。
【００４３】
さらに、キャパシタ素子は、基板とキャパシタ構造体の間に密着層（接着層ともいう）をさらに含んでいてもよい。密着層には、基板とキャパシタ構造体の間の結合強度を増加させるなどの働きがある。密着層は、いろいろな材料から形成することができるけれども、貴金属、貴金属の合金、貴金属と非貴金属の合金、貴金属の導電性酸化物、絶縁性の金属酸化物、絶縁性の金属窒化物、導電性の金属窒化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の材料から形成するのが好ましい。密着層形成材料の適当な例は、以下に列挙するものに限定されるわけではないけれども、Ｐｔ， Ｉｒ， Ｚｒ， Ｔｉ， ＴｉＯｘ， ＩｒＯｘ， ＰｔＯｘ， ＺｒＯｘ， ＴｉＮ， ＴｉＡｌＮ， ＴａＮ， ＴａＳｉＮなどを包含する。密着層は、単層の形で使用してもよく、さもなければ、２層以上の多層構造体の形で使用してもよい。いずれの場合にも、密着層の厚さは広い範囲で変更することができ、好ましくは、約１〜１，０００ｎｍの範囲であり、さらに好ましくは、約１〜１００ｎｍの範囲である。
【００４４】
キャパシタ素子において、下部電極層は、いろいろな導電性材料から形成することができるけれども、遷移金属、貴金属、貴金属の合金、貴金属と非貴金属の合金、導電性酸化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の導電性材料から形成することが好ましい。下部電極層形成材料の適当な例は、以下に列挙するものに限定されるわけではないけれども、Ｐｔ， Ｐｄ， Ｉｒ， Ｒｕ， Ｒｈ， Ｒｅ， Ｏｓ， Ａｕ， Ａｇ， Ｃｕ， Ｃｒ， ＰｔＯｘ， ＩｒＯｘ 及び ＲｕＯｘ （式中、ｘは、正の整数である）からなる群から選ばれた少なくとも１種類の材料を包含する。下部電極層は、単層の形で使用してもよく、さもなければ、２層以上の多層構造体の形で使用してもよい。いずれの場合にも、下部電極層の厚さは広い範囲で変更することができ、好ましくは、約１〜１，０００ｎｍの範囲であり、さらに好ましくは、約１〜１００ｎｍの範囲である。
【００４５】
また、上部電極層は、いろいろな導電性材料から形成することができるけれども、遷移金属、貴金属、貴金属の合金、貴金属と非貴金属の合金、導電性酸化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の導電性材料から形成することが好ましい。上部電極層形成材料の適当な例は、以下に列挙するものに限定されるわけではないけれども、Ｐｔ， Ｐｄ， Ｉｒ， Ｒｕ， Ｒｈ， Ｒｅ， Ｏｓ， Ａｕ， Ａｇ， Ｃｕ， Ｃｒ， ＰｔＯｘ， ＩｒＯｘ， ＲｕＯｘ， ＳｒＲｕＯ_３ 及び ＬａＮｉＯ_３ （式中、ｘは、正の整数である）からなる群から選ばれた少なくとも１種類の材料を包含する。上部電極層は、単層の形で使用してもよく、さもなければ、２層以上の多層構造体の形で使用してもよい。いずれの場合にも、上部電極層の厚さは広い範囲で変更することができ、好ましくは、約１〜１，０００ｎｍの範囲であり、さらに好ましくは、約１〜１００ｎｍの範囲である。
【００４６】
以上の層の他に、キャパシタ素子は、もしも許容し得るのであるならば、その上部電極層の上にパッシベーション膜をさらに含むこともできる。パッシベーション膜の適当な例は、以下に列挙するものに限定されるわけではないけれども、窒化シリコン層、酸化シリコン（ＳｉＯ_２）層、酸化アルミニウム（アルミナ）層などを包含する。窒化シリコン層を使用するのが好ましい。パッシベーション膜の厚さは広い範囲で変更することができるというものの、好ましくは、約１〜１，０００ｎｍの範囲であり、さらに好ましくは、約１〜１００ｎｍの範囲である。
【００４７】
本発明のキャパシタ素子において、キャパシタ構造体は、キャパシタ素子の表面もしくは裏面の部分あるいはキャパシタ素子の内部に単独もしくは２個以上を組み合わせて作り込むことができる。キャパシタ構造体の作り込みの方法及び手段は特に限定されるものではなく、常用の方法及び手段を使用することができる。処理の高速化などに対応するため、２個以上のキャパシタ構造体を組み合わせて作り込むことが有利である。また、このような場合、複数個のキャパシタ構造体は、デバイスのデザインや所望とする効果などに応じて、直列に接続してもよく、さもなければ、並列に接続してもよい。もちろん、必要ならば、直列接続と並列接続を併用してもよい。
【００４８】
本発明は、上記した薄膜キャパシタ素子の他に、本発明による薄膜キャパシタ素子の製造方法にある。本発明による薄膜キャパシタ素子の製造方法は、「課題を解決するための手段」の項に記載したように、基板と，その基板の上に形成された、誘電体層を下部電極層及び上部電極層で挟んで構成されたキャパシタ構造体とを含む薄膜キャパシタ素子を製造する方法であって、
基板上に前記キャパシタ構造体を形成した後、前記上部電極層の上に熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体を塗布し、さらにそれを硬化させて少なくとも１層の絶縁保護膜を形成することを特徴とする。
【００４９】
本発明による薄膜キャパシタ素子の製造方法は、上記した特定の絶縁保護膜の形成工程を除いて、キャパシタ素子及びその他のデバイスの製造においてよく知られ、一般的に使用されている方法をそのまま使用して、あるいは適宜変更した後、有利に実施することができる。適当な方法には、例えば、フォトリソグラフィ法、スパッタリング法、真空蒸着法、エッチング法などがある。よって、本発明方法の実施に用いられる各工程について、ここで詳細に説明することを省略し、成書や特許文献の参照に委ねることとする。
【００５０】
参考のために一例を示すと、図４に模式的に示した本発明の薄膜キャパシタ素子は、例えば図５及び図６に順を追って示す一連の工程（Ａ）〜（Ｈ）で有利に製造することができる。
【００５１】
まず、図５（Ａ）に示すように、支持基板としてのシリコン基板１を用意する。次いで、図４に参照番号１１で示すキャパシタ構造体を形成するため、図５（Ｂ）に示す白金からなる下部電極層２、図５（Ｃ）に示す複合酸化物からなる誘電体層３、図５（Ｄ）に示す白金Ｐｔからなる上部電極層４を順次形成する。ここで、誘電体層３の材料としては、小型でかつ大容量を実現するために、高い比誘電率をもつ金属酸化物が有利に使用される。本発明の実施に好適な金属酸化物は、前記した通りである。また、キャパシタ構造体１１の電極（下部電極層２及び上部電極層４）の材料としては、高温環境下における耐酸化性に優れ、かつ誘電体層３の形成時における良好な結晶配向制御が可能な、白金ＰｔやイリジウムＩｒ等の貴金属が有利に使用される。
【００５２】
これらの一連の製造工程は、具体的には以下のように行なうことができる。
【００５３】
図５（Ｂ）に示した下部電極層２の形成工程としては、先ず、シリコン基板１としてシリコンウェハを使用し、該シリコンウェハ上に、スパッタリング法を使用して、酸化チタンＴｉＯ_２ （２０ｎｍ）及び白金Ｐｔ（１００ｎｍ）を順次成膜させる。酸化チタンＴｉＯ_２ （２０ｎｍ）は、シリコンＳｉと白金Ｐｔとの密着層（接着層）としての役割を果たすことができる。
【００５４】
この時、酸化チタンＴｉＯ_２ のスパッタ条件は、例えば、基板温度５００℃、ＲＦパワー２００Ｗ、誘導コイルパワー３０Ｗ、ガス圧力０．１Ｐａ、及びＡｒ／Ｏ_２ 比７／１である。
【００５５】
また、白金Ｐｔのスパッタ条件は、例えば、基板温度４００℃、ＤＣパワー１００Ｗ、誘導コイルパワー３０Ｗ、ガス圧力０．１Ｐａである。
【００５６】
図５（Ｃ）に示した誘電体層３の形成工程では、誘電材料としてバリウムＢａ、ストロンチウムＳｒ、イットリウムＹ及びチタンＴｉから構成される金属酸化物、Ｂａ_{（１−ｙ）（１−ｘ）}Ｓｒ_{（１−ｙ）ｘ}Ｙ_ｙ）Ｔｉ_１＋ｚＯ_{３＋ δ}を使用し、ゾル・ゲル法により誘電体層３を形成する。
【００５７】
具体的には、先ず、アルコキシドからなる出発溶液をスピンコート法（例えば、２０００ｒｐｍ ／３０秒）により成膜する。なお、このスピンコート条件では、１回のスピンコートにつき約１００ｎｍの膜厚が得られる。その後、例えば４００℃の温度で１０分間の仮焼成（プリベーク）、及び例えば７００℃の温度で１０分間の本焼成（本ベーク）を行なうことにより金属酸化物を結晶化させ、膜厚１００ｎｍ、比誘電率３００、及び誘電損失２％以下の誘電体層３を形成する。
【００５８】
図５（Ｄ）に示した上部電極層４の形成工程では、誘電体層３上に、下部電極層２の形成と同様にスパッタリング法を使用して、上部電極層４としての白金Ｐｔ層を膜厚１００ｎｍで成膜する。
【００５９】
再び図４を参照すると、キャパシタ構造体１１の側面は、図示されるように、下の層の端部が、上の層の端部よりも外側に張り出した、階段状に形成される。キャパシタ構造体１１にこのような階段状の張り出し部を設けると、製造過程で白金材の断片（パーティクル）が発生した場合、その張り出し部で断片を受け止め、断片が誘電体層の側面に付着し、電極間のショートを引き起こすことを防止できる。
【００６０】
次いで、図５（Ｅ）に示すように、下部電極層２からの電極引き出し用穴２１を形成する。具体的には、フォトリソグラフィ法によりレジストマスクを形成した後、アルゴンＡｒイオンミリング法により、上部電極層４を構成するＰｔ膜とその下の誘電体層３を順次ドライエッチングする。なお、従来の方法では、上記のようにして電極引き出し用穴２１を形成した後、キャパシタ構造体１１の上面及び側面を覆うように、窒化シリコンＳｉ_３ Ｎ_４ のスパッタリングなどによってバリア層を形成するのが一般的であるが、本発明では、そのような工数を増加させる処理工程は不要である。
【００６１】
引き続いて、図６（Ｆ）に示すように、キャパシタ構造体１１の上に、それを覆うようにして、本発明に従いエポキシ樹脂などからなる絶縁保護膜５を形成する。
【００６２】
具体的には、まず、感光性エポキシ樹脂のワニスを、例えば３０００ｒｐｍ で３０秒間スピンコートを行ない、４μｍの膜厚で成膜する。次いで、６０℃の温度で１０分間、加熱（プリベーク）し、その後、露光、現像工程を経て、２００℃の温度で１時間、加熱（本ベーク）を行なう。２μｍ厚のエポキシ樹脂膜からなる絶縁保護膜５が得られる。
【００６３】
次いで、絶縁保護膜５の所定の部位に、図示されるようなコンタクトホール２２を選択的に形成する。具体的には、フォトリソグラフィ法により図示しないレジストマスクを形成した後、アルゴンＡｒイオンミリング法によりドライエッチングすることにより、絶縁保護膜５の不要部分を選択的に除去し、下部電極層２を露出させる。
【００６４】
引き続いて、電極パッド及びバンプの形成工程に移行する。
【００６５】
図６（Ｇ）に示すように、コンタクトホール２２に銅（Ｃｕ）をめっきにより埋め込み、Ｃｕ埋め込み配線層６及び１６を形成する。さらに、Ｃｕ埋め込み配線層６及び１６の上に、キャパシタ構造体１１の各電極層とバンプとを接続するアンダーバンプメタル（ＵＢＭ）として電極パッド６ａ及び１６ａを、それぞれスパッタリング法及びめっきにより形成する。
【００６６】
最後に、図６（Ｈ）に示すように、形成した電極パッド６及び１６の上に、それぞれ、回路基板と電気的な接続を行なう端子としてのバンプ７及び１７を形成する。なお、バンプ７及び１７の材料としては、一般にはんだが使用されるが、はんだ材料が電極パッド中に拡散して、電極層を構成する白金Ｐｔと反応し、該白金の抵抗値を変えてしまう等の問題が起こり得る。そのため、電極パッドの材料としては、上記のようなはんだ侵食の回避、はんだ濡れ性の向上等を考慮して、クロムＣｒ、チタンＴｉ、銅Ｃｕ、ニッケルＮｉ等を使用することが望ましい。
【００６７】
以上の製造工程により、図４に示した薄膜キャパシタ素子１０を製造することができる。この薄膜キャパシタ素子１０の場合、絶縁保護膜５が吸水性、吸湿性を有しないので、ポリイミド樹脂を絶縁保護膜に使用した場合の問題点（ポリイミド樹脂から放出された水分がイオン化されていない状態で、触媒作用を有するＰｔ電極部に到達し、上部電極層４と誘電体層３との界面で、誘電体層３を構成する金属酸化物が還元され、素子の特性が劣化するという問題点）を解決することができる。このような構成を採用すると、優れた高周波追随特性が得られるとともに、特性劣化の少ない薄膜キャパシタ素子１０を提供することが可能となる。
【００６８】
さらに加えて、本発明は、上述のような本発明による薄膜キャパシタ素子を搭載した電子装置にある。ここで、薄膜キャパシタ素子の搭載方法や搭載部位は特に限定されるものではなく、例えば、本発明のキャパシタ素子をデバイスの上部及び（又は）内部に搭載することができる。すなわち、本発明の電子装置は、少なくとも１個の電子素子及び少なくとも１個の本発明の薄膜キャパシタ素子を含んでなることを特徴とする。
【００６９】
本発明による電子装置において、それに搭載されるべき電子素子は、特に限定されるものではない。本発明の実施に好適な電子素子の例は、以下に列挙するものに限定されるわけではないけれども、電子装置で常用の素子、例えばキャパシタ、レジスタ、インダクタ、半導体素子、例えばＬＳＩチップ、ＶＬＳＩチップ等、配線、電極などを包含する。また、したがって、本発明の電子装置は、広範囲の電子装置、例えば半導体装置などを包含する。電子装置の典型的な例は、以下に列挙するものに限定されるわけではないけれども、マイクロ波及びＲＦデバイス、デカップリングキャパシタ用の電荷蓄積デバイス、ＤＲＡＭデバイス、その他を包含する。
【００７０】
前記した通り、本発明の薄膜キャパシタ素子は、複数個を組み合わせて電子装置に搭載する場合、直列もしくは並列のいずれにも接続することができる。
【００７１】
【実施例】
引き続いて、本発明をその実施例を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
実施例１
本例では、先に図４を参照して説明した層構成をもった薄膜キャパシタ素子を製造した。すなわち、本例の薄膜キャパシタ素子は、シリコンウエハの加工によって形成されたシリコン基板の上に、下部電極層、誘電体層及び上部電極層からなるキャパシタ構造体を備え、そのキャパシタ構造体の上面を本発明による絶縁保護膜が被覆している。
【００７２】
シリコン基板を熱酸化してその表面にシリコン酸化膜（ＳｉＯ_２）を形成した後、そのＳｉＯ_２膜の上にＲＦマグネトロンスパッタ法を使用してＴｉＯ_２からなる密着層を膜厚２０ｎｍで形成した。このとき、ＴｉＯ_２膜のスパッタリング条件は、基板温度：５００℃、ＲＦパワー：２００Ｗ、ガス圧力：０．１Ｐａ、Ａｒ／Ｏ_２比：７／２であった。
【００７３】
次いで、下部電極層を形成するため、白金（Ｐｔ）をＤＣマグネトロンスパッタ法で成膜した。膜厚１００ｎｍの下部電極層が得られた。なお、Ｐｔ膜のスパッタリング条件は、基板温度：４００℃、ＤＣパワー：１００Ｗ、Ａｒガス圧力：０．１Ｐａであった。
【００７４】
下部電極層の形成後、バリウムストロンチウムチタネート（Ｂａ_０．７Ｓｒ_０．３）ＴｉＯ_３（ＢＳＴ）を出発物質として使用して、ゾル−ゲル法によって誘電体層を成膜した。本例で使用したＢＳＴは、比較的大きな比誘電率（バルクでは約１，５００）を持ち，小型で大容量のキャパシタ素子を実現するのに有効な材料である。具体的には、アルコキシドからなる出発溶液をスピンコート法（２，０００ｒｐｍ／３０秒）で成膜した。１回のスピンコートで、約１００ｎｍの膜厚が得られた。次いで、仮焼成（４００℃／１０分）及び本焼成（７００℃／１０分）を順次実施し、ＢＳＴを結晶化させた。膜厚１００ｎｍ、比誘電率３００及び誘電損失２％以下のＢＳＴ薄膜からなる誘電体層が得られた。
【００７５】
その後、下部電極層の形成の場合と同様な手法に従って、白金（Ｐｔ）をＤＣマグネトロンスパッタ法で成膜して膜厚１００ｎｍの上部電極層を形成した。
【００７６】
さらに続けて、上部電極層、誘電体層（ＢＳＴ薄膜）及び下部電極層を順次エッチングしてコンタクトホールを選択的に形成した。
【００７７】
コンタクトホールの形成のため、上部電極層の上にフォトレジスト（商品名「ＡＺＰ４６２０」、クラリアントジャパン社製）を塗布して硬化させ、さらにそのレジスト膜をパターニングしてレジストマスクを形成した。次いで、レジストマスクの存在下、下地の上部電極層及び誘電体層をＡｒイオンミリング法により順次ドライエッチングした。所望のコンタクトホールが形成され、下部電極層が露出した。
【００７８】
次いで、エポキシ樹脂を使用して絶縁保護膜を形成した。感光性エポキシ樹脂のワニス（商品名「ＷＰＲ−１０」、ＪＳＲ社製）をスピンコート法（３，０００ｒｐｍ／３０秒）で４μｍの厚さで成膜した。次いで、プリベーク（６０℃／１０分）後に露光・現像工程を経て本ベーク（２００℃／１時間）を行った。膜厚２μｍのエポキシ樹脂膜からなる絶縁保護膜が得られた。
【００７９】
上記のようにして絶縁保護膜を形成した後、コンタクトホールの部分に銅（Ｃｕ）をめっきにより充填してＣｕ埋め込み配線層を形成し、さらにそのＣｕ埋め込み配線層の上面にアンダーバンプメタル（ＵＢＭ）としての電極パッドをＣｕめっきによって形成した。
【００８０】
最後に、形成した電極パッドの上に回路基板と電気的な接続を行なう端子としてのはんだバンプを形成した。図４に示したような薄膜キャパシタ素子が完成した。
【００８１】
得られた薄膜キャパシタ素子について、その静電容量及び誘電損失の電圧追従性を測定したところ、図３にプロットしたようなグラフが得られた。図中、曲線Ｉ（Ｃ）及びＩＩ（Ｃ）は、それぞれ、エポキシ樹脂からなる保護膜を形成する前と後のＣ−Ｖ特性を表し、また、曲線Ｉ（Ｄ）及びＩＩ（Ｄ）は、それぞれ、エポキシ樹脂からなる保護膜を形成する前と後のＤ−Ｖ特性を表す。図３のグラフから理解されるように、本発明に従って薄膜キャパシタ素子の絶縁保護膜を形成した場合、誘電体層に対する水分の悪影響を阻止できる結果、静電容量及び誘電損失の両方を安定に保持することができ、素子特性の劣化を防止できる。
実施例２
前記実施例１に記載の手法を繰り返したが、本例では、絶縁保護膜の材料として、エポキシ樹脂に代えてベンゾシクロブテン（ＢＣＢ）樹脂を使用した。
【００８２】
シリコン基板上に形成したＳｉＯ_２膜の上にＲＦマグネトロンスパッタ法を使用してＴｉＯ_２からなる密着層を膜厚２０ｎｍで形成した。
【００８３】
次いで、白金（Ｐｔ）をＤＣマグネトロンスパッタ法で成膜して下部電極層を膜厚１００ｎｍで形成した。また、本例の場合、参考のために、Ｐｔ膜に代えてイリジウム（Ｉｒ）膜からも下部電極層及び以下に説明する上部電極層を形成したが、得られた薄膜キャパシタ素子の特性は、比較可能に良好であった。
【００８４】
下部電極層の形成後、バリウムストロンチウムチタネート（Ｂａ_０．７Ｓｒ_０．３）ＴｉＯ_３（ＢＳＴ）を出発物質として使用して、ＲＦマグネトロンスパッタ法を使用して誘電体層を形成した。このとき、ＢＳＴ膜のスパッタリング条件は、基板温度：６００℃、ＲＦパワー：８００Ｗ、ガス圧力：０．４Ｐａ、Ａｒ／Ｏ_２比：８／１であった。膜厚１００ｎｍ、比誘電率４００及び誘電損失１％以下のＢＳＴ薄膜からなる誘電体層が得られた。
【００８５】
その後、下部電極層の形成の場合と同様な手法に従って、白金（Ｐｔ）又はイリジウム（Ｉｒ）をＤＣマグネトロンスパッタ法で成膜して膜厚１００ｎｍの上部電極層を形成した。
【００８６】
さらに続けて、上部電極層、誘電体層（ＢＳＴ薄膜）及び下部電極層を順次エッチングしてコンタクトホールを選択的に形成した。
【００８７】
コンタクトホールの形成のため、上部電極層の上にフォトレジスト（商品名「ＡＺＰ４６２０」、クラリアントジャパン社製）を塗布して硬化させ、さらにそのレジスト膜をパターニングしてレジストマスクを形成した。次いで、レジストマスクの存在下、下地の上部電極層及び誘電体層をＡｒイオンミリング法により順次ドライエッチングした。所望のコンタクトホールが形成され、下部電極層が露出した。
【００８８】
次いで、ＢＣＢ樹脂を使用して絶縁保護膜を形成した。ＢＣＢ樹脂のワニス（商品名「ＣＹＣＬＯＴＥＮＥ４０２４」、ダウケミカル（日本）社製）をスピンコート法（２，０００ｒｐｍ／３０秒）で４。５μｍの厚さで成膜した。次いで、プリベーク（７０℃／２０分）後に露光・現像工程を経て本ベーク（２５０℃／１時間）を行った。膜厚３μｍのＢＣＢ樹脂膜からなる絶縁保護膜が得られた。
【００８９】
上記のようにして絶縁保護膜を形成した後、コンタクトホールの部分に銅（Ｃｕ）をめっきにより充填してＣｕ埋め込み配線層を形成し、さらにそのＣｕ埋め込み配線層の上面にアンダーバンプメタル（ＵＢＭ）としての電極パッドをＣｕめっきによって形成した。最後に、形成した電極パッドの上に回路基板と電気的な接続を行なう端子としてのはんだバンプを形成した。
【００９０】
得られた薄膜キャパシタ素子について、その静電容量及び誘電損失の電圧追従性を測定したところ、前記実施例１の場合と同様、両特性とも安定に保持でき、素子特性に劣化がないことが確認された。
【００９１】
以上、本発明をその実施の形態及び実施例について詳細に説明した。最後に、本発明の好ましい態様を整理すると、以下に付記する通りである。
【００９２】
（付記１） 基板と，その基板の上に形成された、誘電体層を下部電極層及び上部電極層で挟んで構成されたキャパシタ構造体とを含む薄膜キャパシタ素子であって、
前記キャパシタ構造体の上部が硬化樹脂からなる少なくとも１層の絶縁保護膜で被覆されているとともに、前記硬化樹脂が、熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体から形成されたものであることを特徴とする薄膜キャパシタ素子。
【００９３】
（付記２） 前記樹脂前駆体の硬化時、その樹脂前駆体から放出せしめられた水分の量が、当該樹脂前駆体の０．０１重量％以下であることを特徴とする付記１に記載の薄膜キャパシタ素子。
【００９４】
（付記３） 前記硬化樹脂が、エポキシ樹脂、ビスマレイミド・トリアジン（ＢＴ）樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂、アクリル樹脂及びジアリルフタレート樹脂からなる群から選ばれた少なくとも１種類の樹脂であることを特徴とする付記１又は２に記載の薄膜キャパシタ素子。
【００９５】
（付記４） 前記絶縁保護膜が多層構造を有していることを特徴とする付記１〜３のいずれか１項に記載の薄膜キャパシタ素子。
【００９６】
（付記５） 前記キャパシタ構造体の上部に前記絶縁保護膜が直に被覆されていることを特徴とする付記１〜４のいずれか１項に記載の薄膜キャパシタ素子。
【００９７】
（付記６） 前記キャパシタ構造体において、前記誘電体層が、Ｓｒ，Ｂａ，Ｐｂ，Ｚｒ，Ｂｉ，Ｔａ，Ｔｉ，Ｍｇ及びＮｂからなる群から選ばれた少なくとも１種類の金属を含む複合金属酸化物からなることを特徴とする付記１〜５のいずれか１項に記載の薄膜キャパシタ素子。
【００９８】
（付記７） 前記キャパシタ構造体において、前記誘電体層が、次式により表される複合金属酸化物：
Ｂａ_ｘＳｒ_１−ｘＴｉＯ_３
（式中、ｘは、正の整数である）からなることを特徴とする付記１〜５のいずれか１項に記載の薄膜キャパシタ素子。
【００９９】
（付記８） 前記キャパシタ構造体において、前記誘電体層が、次式により表される複合金属酸化物：
（Ｂａ_{（１−ｙ）（１−ｘ）}Ｓｒ_{（１−ｙ）ｘ}Ｙ_ｙ）Ｔｉ_１＋ｚＯ_{３＋ δ}
（上式において、０＜ｘ＜１であり、０．００７＜ｙ＜０．０２であり、−１＜δ＜０．５であり、そして （Ｂａ_{（１−ｙ）（１−ｘ）}＋ Ｓｒ_{（１−ｙ）ｘ}）／Ｔｉ_１＋ｚ ＜ １である）からなることを特徴とする付記１〜５のいずれか１項に記載の薄膜キャパシタ素子。
【０１００】
（付記９） 前記複合金属酸化物が、次式：
（Ｂａ _{０．６８９}Ｓｒ _{０．２９６}Ｙ_{０．０１５}） Ｔｉ_１＋ｚＯ_{３＋ δ}
によって表され、式中、 ０．０２＜ｚ＜０．０５ 及び −０．３＜δ＜０．３であることを特徴とする付記８に記載の薄膜キャパシタ素子。
【０１０１】
（付記１０） 前記複合金属酸化物が、次式：
（Ｂａ _{０．４９３}Ｓｒ _{０．４９３}Ｙ_{０．０１４}）Ｔｉ_１＋ｚＯ_{３＋ δ}
によって表され、式中、 ０．０２＜ｚ＜０．０５ 及び −０．３＜δ＜０．３であることを特徴とする付記８に記載の薄膜キャパシタ素子。
【０１０２】
（付記１１） 前記誘電体層が、１〜３，０００ｎｍの厚さを有することを特徴とする付記１〜１０のいずれか１項に記載の薄膜キャパシタ素子。
【０１０３】
（付記１２） 前記基板が、ガラス、半導体材料及び樹脂材料からなる群から選ばれた絶縁材料からなることを特徴とする付記１〜１１のいずれか１項に記載の薄膜キャパシタ素子。
【０１０４】
（付記１３） 前記基板が、半導体材料もしくはウエハからなることを特徴とする付記１〜１２のいずれか１項に記載の薄膜キャパシタ素子。
【０１０５】
（付記１４） 前記半導体材料もしくはウエハが、Ｓｉ， Ｇｅ， ＳｉＧｅ， ＧａＡｓ， ＩｎＡｓ， ＩｎＰ 及び周期律表の第ＩＩＩ族及び第Ｖ族の元素から誘導されたその他の化合物からなることを特徴とする付記１３に記載の薄膜キャパシタ素子。
【０１０６】
（付記１５） 前記基板と前記キャパシタ構造体の間に密着層をさらに含むことを特徴とする付記１〜１４のいずれか１項に記載の薄膜キャパシタ素子。
【０１０７】
（付記１６） 前記密着層が、貴金属、貴金属の合金、貴金属と非貴金属の合金、貴金属の導電性酸化物、絶縁性の金属酸化物、絶縁性の金属窒化物、導電性の金属窒化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１５に記載の薄膜キャパシタ素子。
【０１０８】
（付記１７） 前記密着層が、Ｐｔ， Ｉｒ， Ｚｒ， Ｔｉ， ＴｉＯｘ， ＩｒＯｘ， ＰｔＯｘ， ＺｒＯｘ， ＴｉＮ， ＴｉＡｌＮ， ＴａＮ 及び ＴａＳｉＮからなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１５又は１６に記載の薄膜キャパシタ素子。
【０１０９】
（付記１８） 前記密着層が多層構造を有していることを特徴とする付記１５〜１７のいずれか１項に記載の薄膜キャパシタ素子。
【０１１０】
（付記１９） 前記下部電極層が、遷移金属、貴金属、貴金属の合金、貴金属と非貴金属の合金、導電性酸化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１〜１８のいずれか１項に記載の薄膜キャパシタ素子。
【０１１１】
（付記２０） 前記下部電極層が、Ｐｔ， Ｐｄ， Ｉｒ， Ｒｕ， Ｒｈ， Ｒｅ， Ｏｓ， Ａｕ， Ａｇ， Ｃｕ， Ｃｒ， ＰｔＯｘ， ＩｒＯｘ 及び ＲｕＯｘ （式中、ｘは、正の整数である）からなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１〜１９のいずれか１項に記載の薄膜キャパシタ素子。
【０１１２】
（付記２１） 前記下部電極層が多層構造を有していることを特徴とする付記１〜２０のいずれか１項に記載の薄膜キャパシタ素子。
【０１１３】
（付記２２） 前記上部電極層が、遷移金属、貴金属、貴金属の合金、貴金属と非貴金属の合金、導電性酸化物及びその組み合わせもしくは混合物からなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１〜２１のいずれか１項に記載の薄膜キャパシタ素子。
【０１１４】
（付記２３） 前記上部電極層が、Ｐｔ， Ｐｄ， Ｉｒ， Ｒｕ， Ｒｈ， Ｒｅ， Ｏｓ， Ａｕ， Ａｇ， Ｃｕ， Ｃｒ， ＰｔＯｘ， ＩｒＯｘ， ＲｕＯｘ， ＳｒＲｕＯ_３ 及び ＬａＮｉＯ_３ （式中、ｘは、正の整数である）からなる群から選ばれた少なくとも１種類の材料を含むことを特徴とする付記１〜２２のいずれか１項に記載の薄膜キャパシタ素子。
【０１１５】
（付記２４） 前記上部電極層が多層構造を有していることを特徴とする付記１〜２３のいずれか１項に記載の薄膜キャパシタ素子。
【０１１６】
（付記２５） 前記上部電極層の上に、パッシベーション膜をさらに含むことを特徴とする付記１〜２４のいずれか１項に記載の薄膜キャパシタ素子。
【０１１７】
（付記２６） 前記パッシベーション膜が、窒化シリコン層を含むことを特徴とする付記２５に記載の薄膜キャパシタ素子。
【０１１８】
（付記２７） 基板と，その基板の上に形成された、誘電体層を下部電極層及び上部電極層で挟んで構成されたキャパシタ構造体とを含む薄膜キャパシタ素子を製造する方法であって、
基板上に前記キャパシタ構造体を形成した後、前記上部電極層の上に熱硬化性樹脂、光硬化性樹脂及び熱可塑性樹脂からなる群から選ばれた少なくとも１種類の樹脂前駆体を塗布し、さらにそれを硬化させて少なくとも１層の絶縁保護膜を形成することを特徴とする薄膜キャパシタ素子の製造方法。
【０１１９】
（付記２８） 前記樹脂前駆体の硬化時、その樹脂前駆体から放出せしめられる水分の量を当該樹脂前駆体の０．０１重量％以下に抑えることを特徴とする付記２７に記載の薄膜キャパシタ素子の製造方法。
【０１２０】
（付記２９） 前記絶縁保護膜を、エポキシ樹脂、ビスマレイミド・トリアジン（ＢＴ）樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂、ベンゾシクロブテン（ＢＣＢ）樹脂、アクリル樹脂及びジアリルフタレート樹脂からなる群から選ばれた少なくとも１種類の硬化樹脂から形成することを特徴とする付記２７又は２８に記載の薄膜キャパシタ素子の製造方法。
【０１２１】
（付記３０） 前記キャパシタ構造体の上に前記絶縁保護膜を直に形成することを特徴とする付記２７〜２９のいずれか１項に記載の薄膜キャパシタ素子の製造方法。
【０１２２】
（付記３１） 前記基板と前記キャパシタ構造体の下部電極層の間に密着層を形成する工程をさらに含むことを特徴とする付記２７〜３０のいずれか１項に記載の薄膜キャパシタ素子の製造方法。
【０１２３】
（付記３２） 少なくとも１個の電子素子及び少なくとも１個の、付記１〜２６のいずれか１項に記載の薄膜キャパシタ素子を含んでなることを特徴とする電子装置。
【０１２４】
（付記３３） 前記電子素子が、常用タイプのキャパシタ、レジスタ、インダクタ、半導体素子、配線層及び電極層からなる群から選ばれることを特徴とする付記３２に記載の電子装置。
【０１２５】
【発明の効果】
以上に詳細に説明したように、本発明によれば、薄膜キャパシタ素子のキャパシタ構造体の上に特定の絶縁保護膜を被覆したので、電極層中への水素の進入を抑止することができるようになり、従来の方法において樹脂硬化時において生じていた水→水素による酸化物誘電体薄膜の酸素欠損などの膜へのダメージをなくすことができ、よって、薄膜キャパシタ素子及びひいては電子装置の信頼性の向上及び特性寿命を延伸させることが可能となる。
【図面の簡単な説明】
【図１】
従来の薄膜キャパシタ素子においてポリイミド樹脂を保護膜に使用した場合のＣ−Ｖ（静電容量−印加電圧）特性をプロットしたグラフである。
【図２】
従来の薄膜キャパシタ素子においてポリイミド樹脂を保護膜に使用した場合のＤ−Ｖ（誘電損失−印加電圧）特性をプロットしたグラフである。
【図３】
本発明の薄膜キャパシタ素子において特定の硬化樹脂を保護膜に使用した場合の、Ｃ−Ｖ（静電容量−印加電圧）特性及びＤ−Ｖ（誘電損失−印加電圧）特性をあわせてプロットしたグラフである。
【図４】
本発明による薄膜キャパシタ素子の好ましい１実施形態を模式的に示した断面図である。
【図５】
図４に示した薄膜キャパシタ素子の製造方法の前半を順に示した断面図である。
【図６】
図４に示した薄膜キャパシタ素子の製造方法の後半を順に示した断面図である。
【符号の説明】
１…基板
２…下部電極層
３…誘電体層
４…上部電極層
５…絶縁保護膜
６…銅埋め込み配線層
６ａ…電極パッド
７…はんだバンプ
１０…薄膜キャパシタ素子
１１…キャパシタ構造体
２０…半導体素子[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a capacitor element, and more specifically, to a thin film capacitor capable of preventing water absorption and moisture absorption from the external environment, and also preventing deterioration of electric characteristics and short circuit between electrodes through improvement of an insulating protective film. The present invention relates to an element and a method for manufacturing the element. The present invention also relates to an electronic device equipped with the thin-film capacitor element of the present invention.
[0002]
[Prior art]
With the recent increase in the speed of LSIs, it has been desired to improve the high-frequency tracking performance of decoupling capacitors. This facilitates fine workability for reducing the inductance of the capacitor element, and increases the thickness of the dielectric layer to increase the capacitance. A thin film capacitor element incorporating a technique for reducing the thickness has been proposed. Thin film capacitor elements are manufactured by a thin film process for depositing a metal and a metal oxide on a supporting substrate such as a silicon substrate. Here, in order to realize a large-capacity capacitor element, a dielectric layer is formed using a composite oxide dielectric material having a high relative dielectric constant. Further, noble metals such as platinum (Pt) and iridium (Ir) are used as electrode materials for forming an electrode layer. This is because these electrode materials have excellent oxidation resistance to such an extent that they can cope with a relatively high-temperature environment during the formation of the dielectric layer, and can control the crystal orientation of the dielectric material.
[0003]
In the case of the conventional method, as is well known, a thin film capacitor element is manufactured by sequentially forming a lower electrode layer, a dielectric layer, and an upper electrode layer on a silicon substrate. Also, assuming flip-chip connection by solder bumps, after forming a capacitor structure composed of a lower electrode layer, a dielectric layer and an upper electrode layer, solder bumps for electrical connection with the upper electrode layer and the lower electrode layer are formed. Is generally performed. Further, before the bump forming step, an insulating protective film for a capacitor structure is generally formed by using an organic resin material such as photosensitive polyimide.
[0004]
In the bump formation step, after a contact hole is formed in a predetermined pattern in the insulating protective film, the solder wettability is improved, and in this step, solder diffusion to the underlying metal (capacitor electrode) due to heat and a reaction due to the diffusion. In order to prevent the occurrence of cracks, a barrier metal such as Cr, Ti, Cu, or Ni is coated on the inner wall of the contact hole. After that, a metal material (for example, Cu) serving as a lead plug of the upper electrode layer and the lower electrode layer is formed by plating or the like. Finally, a solder is formed by plating to form a desired solder bump. At this time, the resin material of the insulating protective film also functions as a buffer layer for the electrode in order to reduce the stress of the barrier metal that propagates to the capacitor electrode.
[0005]
However, thin-film capacitor elements manufactured in this manner are often exposed to a reducing atmosphere during the solder reflow process, or are often accompanied by water and moisture absorption from the external environment. Causing a short circuit between the upper electrode layer and the lower electrode layer. In particular, when platinum (Pt) is used as an electrode material, this problem is remarkable because Pt easily transmits hydrogen and generates hydrogen by a catalytic action on water.
[0006]
Methods for avoiding the above-mentioned problems have already been proposed. For example, in the case of an FRAM (ferroelectric memory), it has been proposed to cover the capacitor surface with a nitride thin film of aluminum, silicon or titanium as a protective film in order to prevent permeation and diffusion of a reducing gas such as hydrogen. (Patent Document 1). In addition, it has been proposed to use a metal organic compound (silicon alkoxide) which reacts with water and hardens as a protective film for preventing deterioration of characteristics due to water absorption (Patent Document 2).
[0007]
The conventional protective film as described above is effective when a capacitor element is incorporated in a semiconductor device such as an FRAM. However, when it is assumed that flip-chip connection using solder bumps is performed as a capacitor alone, It is not possible to expect the relaxation of the stress from the bump, and the problem that the characteristics are deteriorated cannot be avoided.
[0008]
On the other hand, it has been proposed to use an organic resin material such as a photosensitive polyimide resin as a protective film in a thin film capacitor element having a structure capable of performing flip chip connection (Patent Document 3). However, in the case of a photosensitive polyimide resin, the acid anhydride and the diamine undergo a dehydration-condensation polymerization reaction during the thermal curing to release water. That is, in the polyimide precursor used as a starting material, an acid anhydride and a diamine are polyamic acids, for example, as represented by the following formula.
[0009]
Embedded image

[0010]
Further, the polyimide precursor is usually commercially available in a liquid state (varnish) dissolved in a solvent. In order to form a protective film, this varnish is applied on a substrate by spin coating or the like to form a film. Next, the coating film of the polyimide precursor is heated to a temperature of, for example, 350 to 400 ° C. and thermally cured. By this thermosetting reaction, a dehydration polycondensation reaction occurs between the acid anhydride and the diamine, and the ring closure reaction and water (H₂With the release of O), a thermoset polyimide represented by the following formula is formed.
[0011]
Embedded image

[0012]
However, water generated by such a protective film forming reaction has an important problem of deteriorating the characteristics of the obtained thin film capacitor element. That is, water released during the formation of the protective film can come into contact with an electrode layer (for example, Pt) formed adjacent to the protective film. When water comes into contact with the electrode layer, hydrogen atoms of water enter the electrode layer due to the catalytic action of Pt, and oxygen deficiency occurs in the dielectric oxide at the interface between the dielectric layer and the electrode layer. Oxygen deficiency can greatly affect the dielectric properties and leakage (leakage) current properties of the obtained thin film capacitor element. FIG. 1 and FIG. 2 are for explaining these problems when a photosensitive polyimide resin is used as a protective film of a thin film capacitor, and before and after forming a protective film with a photosensitive polyimide resin, respectively. CV (capacitance-applied voltage) characteristics and DV (dielectric loss-applied voltage) characteristics are plotted. In the drawing, a curve I is a characteristic curve before forming a protective film made of a polyimide resin, and a curve II is a characteristic curve after forming a protective film made of a polyimide resin. Here, in the case of the thin film capacitor element manufactured for the characteristic evaluation, a lower electrode layer and an upper electrode layer are formed from platinum (Pt) on a silicon substrate according to a conventional method, and a dielectric oxide (Ba, Sr ) TiO₃(Hereinafter, also referred to as BST), a dielectric layer was formed. The polyimide protective film was formed by spin-coating a varnish of a photosensitive polyimide resin at, for example, 3000 rpm for 30 seconds to form a film having a thickness of 4 μm. Next, the coating film of the polyimide resin was heated (prebaked) at a temperature of 60 ° C. for 10 minutes, and thereafter, heated (main bake) at a temperature of 400 ° C. for 2 hours through exposure and development steps. An insulating protective film made of a polyimide resin having a thickness of 2 μm was obtained. As can be understood from FIGS. 1 and 2, after forming the protective film by forming a polyimide resin, a clear characteristic abnormality accompanying a change in the dielectric oxide is observed, and the dielectric loss increases.
[0013]
[Patent Document 1]
JP-A-7-111318 (Claims)
[Patent Document 2]
JP-A-7-273297 (Claims)
[Patent Document 3]
JP-A-2002-280261 (Claims)
[0014]
[Problems to be solved by the invention]
An object of the present invention is to solve the above-mentioned problems of the conventional technology.
[0015]
SUMMARY OF THE INVENTION An object of the present invention is to provide a thin film capacitor element which is free from characteristic deterioration due to water generated during curing of a resin for forming a protective film, and which does not require the presence of a barrier layer.
[0016]
Another object of the present invention is to provide a thin film capacitor element that can prevent water absorption and moisture absorption from an external environment, and also prevent deterioration of electric characteristics and short-circuit between electrodes.
[0017]
It is a further object of the present invention to provide a method for manufacturing a thin film capacitor element with high reliability and high yield, which can prevent water absorption and moisture absorption of the element and has no problem of characteristic deterioration or short circuit.
[0018]
Still another object of the present invention is to provide a high-performance electronic device provided with a thin-film capacitor element free from problems of water absorption and moisture absorption of the element, deterioration of characteristics and short circuit.
[0019]
The above and other objects of the present invention can be easily understood from the following detailed description.
[0020]
[Means for Solving the Problems]
The present invention relates to a thin-film capacitor element including, on one side thereof, a substrate and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer. hand,
The upper portion of the capacitor structure is covered with at least one insulating protective film made of a cured resin, and the cured resin is selected from the group consisting of a thermosetting resin, a photocurable resin, and a thermoplastic resin. The thin film capacitor element is formed from at least one kind of resin precursor.
[0021]
In another aspect, the present invention provides a thin film capacitor including a substrate, and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer. A method for manufacturing a device, comprising:
After forming the capacitor structure on a substrate, a thermosetting resin, a photocurable resin and at least one resin precursor selected from the group consisting of a thermoplastic resin is applied on the upper electrode layer, The method further comprises curing the film to form at least one insulating protective film.
[0022]
Furthermore, in another aspect, the present invention resides in an electronic device comprising at least one electronic element and at least one thin-film capacitor element according to the present invention.
[0023]
As described above and in detail below, in the present invention, a polyimide resin or other coating having a problem in terms of water absorption and hygroscopicity is replaced on the capacitor structure which is the center of the thin film capacitor element. Forming an insulating protective film by laminating a specific cured resin, and at this time, forming an insulating protective film without interposing a water-resistant coating such as a barrier layer between the capacitor structure and the insulating protective film. It is characterized by being directly laminated on a capacitor structure. The specific cured resin used for forming the insulating protective film in the present invention does not release water during its curing and drying, or because the amount of generated water is extremely small, such as BST for forming a dielectric layer. It is possible to prevent reduction deterioration (generation of oxygen deficiency) of the dielectric oxide due to hydrogen.
[0024]
FIG. 3 shows CV (capacitance-applied voltage) when a specific epoxy resin is used for the protective film in the thin film capacitor element of the present invention, following the characteristic curves of FIGS. 1 and 2 referred to above. 6) is a graph in which characteristics and DV (dielectric loss-applied voltage) characteristics are plotted together. This graph shows the results obtained in the following characteristic evaluation test of Example 1. In the figure, curves I (C) and II (C) indicate before and after formation of a protective film made of an epoxy resin, respectively. , And curves I (D) and II (D) represent the DV characteristics before and after the formation of the protective film made of the epoxy resin, respectively. As understood from the four types of curves in FIG. 3, in contrast to the cases of FIGS. 1 and 2, little change in the device characteristics is observed before and after the application of the epoxy resin. From these remarkable results, the following is considered: The epoxy ring is highly reactive due to its high strain, and easily undergoes a ring-opening addition reaction with a nucleophile to cure (to increase the molecular weight). And cross-linking). At this time, since the epoxy resin does not generate water during curing, generation of hydrogen at the Pt electrode due to water can be suppressed.
[0025]
By using such an insulating protective film in a thin film capacitor element according to the present invention, it is possible to prevent hydrogen from entering the electrode / dielectric interface, thereby suppressing deterioration in the characteristics of the dielectric material and reducing the reduction resistance of the thin film capacitor element. It can contribute to the improvement of water resistance and moisture resistance.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings. In addition. The present invention is not limited to the following embodiments, and various improvements or changes can be made within the scope of the present invention.
[0027]
The capacitor element according to the present invention is a thin film type capacitor element, and is preferably used in the form of a product in which two or more capacitors (capacitor elements) are integrated. Basically, the capacitor element of the present invention includes a substrate and a capacitor structure formed on the substrate, and the capacitor structure includes a lower electrode (lower electrode layer) and a lower electrode layer. It comprises a dielectric layer formed thereon and an upper electrode (upper electrode layer) formed on the dielectric layer. The capacitor element of the present invention is characterized in that the upper surface of the capacitor structure is covered with an insulating protective film made of epoxy resin or the like.
[0028]
A simple configuration example of a thin film capacitor element according to a preferred embodiment of the present invention is as shown in FIG. As shown, the capacitor element 10 has a substrate 1 such as a silicon substrate, and a capacitor structure 11 is formed on the substrate 1. The capacitor structure 11 includes, in order from the substrate side, a lower electrode layer 2 such as a Pt electrode, for example, (Ba, Sr) TiO 2.₃It has a dielectric layer 3 such as a layer, and an upper electrode layer 4 such as a Pt electrode.
[0029]
Further, the upper surface of the capacitor structure 11 is protected by an insulating protective film 5 formed of an insulating cured resin according to the present invention such as an epoxy resin. The insulating protective film 5 does not substantially release moisture during the film formation, that is, during the curing and drying steps, and is at most 0.01% by weight or less, if any. Therefore, in the case of the illustrated capacitor element 10, it is unnecessary to provide a moisture-proof or moisture-resistant barrier layer conventionally used between the insulating protective film 5 and the capacitor structure 11. That is, preferably, in the case of the capacitor element of the present invention, the insulating protective film can be directly coated on the capacitor structure.
[0030]
Further, contact holes 6 and 16 are opened in the insulating protective film 5, and each contact hole is filled with a conductive metal, for example, copper (Cu).
The top surfaces of the contact holes 6 and 16 have electrode pads 6a and 16a, respectively. On the electrode pads 6a and 16a, solder bumps 7 and 17 for flip-chip connection of a semiconductor element (for example, an LSI chip) 20 are formed. Also, although not shown here, the capacitor element may have one or more additional layers at any suitable location, if desired.
[0031]
In the thin film capacitor element of the present invention, one or more insulating protective films are laminated on the capacitor structure according to the present invention. The cured resin used to form the insulating protective film is not necessarily any of the conventional thin film capacitor elements,
(1) It is formed from at least one kind of resin precursor selected from the group consisting of a thermosetting resin, a photocurable resin and a thermoplastic resin. Will be used together), and
(2) When the resin precursor is cured, the amount of water released from the resin precursor is negligible to such an extent that it is not substantially measured, or even if released, the amount of water contained in the resin precursor is 0.1 g. It is necessary that the amount is as small as 01% by weight or less.
[0032]
Also, in consideration of using the thin film capacitor element of the present invention for manufacturing a semiconductor device having a flip chip structure, the cured resin preferably has a function of relieving stress from solder bumps.
[0033]
In the practice of the present invention, cured resins useful for forming an insulating protective film are not limited to those listed below, but may be epoxy resins, bismaleimide triazine (BT) resins, polytetrafluoroethylene (PTFE). ) Resins, benzocyclobutene (BCB) resins, acrylic resins, diallyl phthalate resins, and the like. These resins may be used alone or in combination of two or more.
[0034]
The insulating protective film may be used in the form of a single layer, or may be used in the form of a multilayer structure having two or more layers. In any case, the thickness of the insulating protective film can be changed in a wide range, preferably in the range of about 0.01 to 1,000 μm, and more preferably in the range of about 0.01 to 100 μm. It is.
[0035]
The capacitor structure has a dielectric layer as an essential component. In the practice of the present invention, the dielectric layer is not particularly limited, and is a known dielectric material, preferably, for example, ABO.₃Can be formed from the composite metal oxide. The composite metal oxide used herein preferably has a dielectric constant on the order of about 10 to 1,000. The composite metal oxide suitable for forming the dielectric layer is a composite metal oxide containing at least one metal selected from the group consisting of Sr, Ba, Pb, Zr, Bi, Ta, Ti, Mg and Nb. Things.
[0036]
The dielectric layer is made of, for example, a composite metal oxide represented by the following formula:
Ba_xSr_1-xTiO₃
(Where 0 <x <1).
[0037]
Also, the dielectric layer can be advantageously formed from a composite metal oxide represented by the following formula.
[0038]
(Ba_{(1-y) (1-x)}Sr_{(1-y) x}Y_y) Ti_{1 + z}O_{3+ δ}
In the above formula, 0 <x <1, 0.007 <y <0.02, −1 <δ <0.5, and (Ba_{(1-y) (1-x)}+ Sr_{(1-y) x}) / Ti_{1 + z}  <1.
[0039]
More preferably, the composite metal oxide represented by the above formula has the following formula:
(Ba_0.689Sr_0.296Y_0.015) Ti_{1 + z}O_{3+ δ}
(Where 0.02 <z <0.05 and −0.3 <δ <0.3) or the following formula:
(Ba_0.493Sr_0.493Y_0.014) Ti_{1 + z}O_{3+ δ}
Where 0.02 <z <0.05 and −0.3 <δ <0.3.
[0040]
The dielectric layer can have various thicknesses depending on the configuration of the capacitor element, the electronic device, and the like, and other factors. The thickness of the dielectric layer is generally in the range of about 1 to 3000 nm, preferably in the range of about 10 to 300 nm.
[0041]
In the capacitor element of the present invention, the substrate can be formed from any appropriate material. The substrate is preferably formed from an electrically insulating material. Suitable insulating materials include, but are not limited to, glass, semiconductor materials, resin materials, etc., as listed below. Further, the thickness of the substrate can be varied in a wide range, but is preferably in a range of about 1 to 1,000 μm, and more preferably in a range of about 100 to 500 μm.
[0042]
In carrying out the present invention, a semiconductor material or a wafer can be advantageously used as an insulating substrate. Here, the semiconductor material or wafer can be formed from various materials, but is derived from Si, Ge, SiGe, GaAs, InAs, InP and other elements derived from Group III and V elements of the periodic table. It is preferable to include at least one material selected from the group consisting of
[0043]
Further, the capacitor element may further include an adhesion layer (also referred to as an adhesion layer) between the substrate and the capacitor structure. The adhesion layer has a function of increasing the bonding strength between the substrate and the capacitor structure. Although the adhesion layer can be formed from various materials, noble metal, alloy of noble metal, alloy of noble metal and non-noble metal, conductive oxide of noble metal, insulating metal oxide, insulating metal nitride, conductive metal It is preferably formed from at least one material selected from the group consisting of a metallic nitride and a combination or mixture thereof. Suitable examples of the adhesion layer forming material include, but are not limited to, those listed below, including Pt, Ir, Zr, Ti, TiOx, IrOx, PtOx, ZrOx, TiN, TiAlN, TaN, TaSiN, and the like. I do. The adhesion layer may be used in the form of a single layer, or may be used in the form of a multilayer structure of two or more layers. In any case, the thickness of the adhesion layer can be varied in a wide range, preferably in the range of about 1 to 1,000 nm, and more preferably in the range of about 1 to 100 nm.
[0044]
In the capacitor element, although the lower electrode layer can be formed from various conductive materials, the lower electrode layer includes a transition metal, a noble metal, an alloy of a noble metal, an alloy of a noble metal and a non-noble metal, a conductive oxide, and a combination or a mixture thereof. It is preferable to form from at least one kind of conductive material selected from the following. Suitable examples of the lower electrode layer forming material are not limited to those listed below, but include Pt, Pd, Ir, Ru, Rh, Re, Os, Au, Ag, Cu, Cr, PtOx, and IrOx. And at least one material selected from the group consisting of: and RuOx (where x is a positive integer). The lower electrode layer may be used in the form of a single layer, or may be used in the form of a multilayer structure having two or more layers. In any case, the thickness of the lower electrode layer can be varied in a wide range, preferably in the range of about 1 to 1,000 nm, and more preferably in the range of about 1 to 100 nm.
[0045]
Although the upper electrode layer can be formed from various conductive materials, it is selected from the group consisting of transition metals, noble metals, noble metal alloys, noble metal and non-noble metal alloys, conductive oxides, and combinations or mixtures thereof. It is preferable to form from at least one kind of conductive material. Suitable examples of the upper electrode layer forming material are not limited to those listed below, but include Pt, Pd, Ir, Ru, Rh, Re, Os, Au, Ag, Cu, Cr, PtOx, IrOx. , RuOx, SrRuO₃  And LaNiO₃  Wherein x is a positive integer, at least one material selected from the group consisting of: The upper electrode layer may be used in the form of a single layer, or may be used in the form of a multilayer structure having two or more layers. In any case, the thickness of the upper electrode layer can be varied over a wide range, preferably in the range of about 1 to 1,000 nm, and more preferably in the range of about 1 to 100 nm.
[0046]
In addition to the above layers, the capacitor element can further include a passivation film on its upper electrode layer, if acceptable. Suitable examples of passivation films include, but are not limited to, those listed below, silicon nitride layers, silicon oxide (SiO 2₂) Layer, aluminum oxide (alumina) layer and the like. Preferably, a silicon nitride layer is used. Although the thickness of the passivation film can be changed in a wide range, it is preferably in the range of about 1 to 1,000 nm, and more preferably in the range of about 1 to 100 nm.
[0047]
In the capacitor element of the present invention, the capacitor structure can be formed singly or in combination of two or more in the front or rear surface portion of the capacitor element or inside the capacitor element. The method and means for forming the capacitor structure are not particularly limited, and a common method and means can be used. In order to cope with an increase in processing speed, it is advantageous to form two or more capacitor structures in combination. In such a case, the plurality of capacitor structures may be connected in series, or may be connected in parallel, depending on the design of the device and the desired effect. Of course, if necessary, series connection and parallel connection may be used together.
[0048]
The present invention resides in a method of manufacturing a thin film capacitor element according to the present invention, in addition to the above-described thin film capacitor element. As described in the section of "Means for Solving the Problems", the method for manufacturing a thin film capacitor element according to the present invention comprises a substrate and a dielectric layer formed on the substrate, the lower electrode layer and the upper electrode. A method of manufacturing a thin film capacitor element including a capacitor structure sandwiched between layers,
After forming the capacitor structure on a substrate, a thermosetting resin, a photocurable resin and at least one resin precursor selected from the group consisting of a thermoplastic resin is applied on the upper electrode layer, Further, it is characterized in that it is cured to form at least one insulating protective film.
[0049]
The method of manufacturing a thin film capacitor element according to the present invention uses a well-known and commonly used method in the manufacture of capacitor elements and other devices, except for the above-described step of forming the specific insulating protective film. Or after being appropriately modified, it can be advantageously implemented. Suitable methods include, for example, photolithography, sputtering, vacuum deposition, etching, and the like. Therefore, each step used for carrying out the method of the present invention will not be described in detail here, and will be referred to a written document or a patent document.
[0050]
As an example for reference, the thin film capacitor element of the present invention schematically shown in FIG. 4 is advantageously manufactured by a series of steps (A) to (H) shown in FIG. 5 and FIG. 6, for example. can do.
[0051]
First, as shown in FIG. 5A, a silicon substrate 1 as a support substrate is prepared. Next, to form a capacitor structure indicated by reference numeral 11 in FIG. 4, a lower electrode layer 2 made of platinum shown in FIG. 5B, a dielectric layer 3 made of a composite oxide shown in FIG. The upper electrode layer 4 made of platinum Pt shown in FIG. Here, as a material of the dielectric layer 3, a metal oxide having a high relative dielectric constant is advantageously used in order to realize a small size and a large capacity. Metal oxides suitable for the practice of the present invention are as described above. In addition, the material of the electrodes (the lower electrode layer 2 and the upper electrode layer 4) of the capacitor structure 11 is excellent in oxidation resistance in a high-temperature environment, and enables good crystal orientation control when the dielectric layer 3 is formed. A noble metal such as platinum Pt or iridium Ir is advantageously used.
[0052]
These series of manufacturing steps can be specifically performed as follows.
[0053]
In the step of forming the lower electrode layer 2 shown in FIG. 5B, first, a silicon wafer is used as the silicon substrate 1 and titanium oxide TiO is formed on the silicon wafer by sputtering.₂  (20 nm) and platinum Pt (100 nm) are sequentially formed. Titanium oxide TiO₂  (20 nm) can serve as an adhesion layer (adhesion layer) between silicon Si and platinum Pt.
[0054]
At this time, titanium oxide TiO₂  Are, for example, a substrate temperature of 500 ° C., RF power of 200 W, induction coil power of 30 W, gas pressure of 0.1 Pa, and Ar / O₂  The ratio is 7/1.
[0055]
The sputtering conditions for platinum Pt are, for example, a substrate temperature of 400 ° C., a DC power of 100 W, an induction coil power of 30 W, and a gas pressure of 0.1 Pa.
[0056]
In the step of forming the dielectric layer 3 shown in FIG. 5C, a metal oxide composed of barium Ba, strontium Sr, yttrium Y and titanium Ti as a dielectric material, Ba_{(1-y) (1-x)}Sr_{(1-y) x}Y_y) Ti_{1 + z}O_{3+ δ}And the dielectric layer 3 is formed by a sol-gel method.
[0057]
Specifically, first, a starting solution composed of an alkoxide is formed into a film by a spin coating method (for example, 2000 rpm / 30 seconds). Note that under these spin coating conditions, a film thickness of about 100 nm can be obtained per spin coating. After that, the metal oxide is crystallized by performing preliminary baking (pre-bake) at a temperature of, for example, 400 ° C. for 10 minutes and main baking (main bake) at a temperature of, for example, 700 ° C. for 10 minutes. The dielectric layer 3 having a dielectric constant of 300 and a dielectric loss of 2% or less is formed.
[0058]
In the step of forming the upper electrode layer 4 shown in FIG. 5D, a platinum Pt layer as the upper electrode layer 4 is formed on the dielectric layer 3 by using a sputtering method in the same manner as the formation of the lower electrode layer 2. The film is formed with a thickness of 100 nm.
[0059]
Referring again to FIG. 4, the side surface of the capacitor structure 11 is formed in a stepped shape, as shown, in which the edge of the lower layer projects outward beyond the edge of the upper layer. When such a step-like overhang is provided in the capacitor structure 11, if fragments (particles) of platinum material are generated during the manufacturing process, the overhang will receive the fragment, and the fragments will adhere to the side surfaces of the dielectric layer. In addition, a short circuit between the electrodes can be prevented.
[0060]
Next, as shown in FIG. 5E, an electrode lead-out hole 21 from the lower electrode layer 2 is formed. Specifically, after a resist mask is formed by photolithography, the Pt film constituting the upper electrode layer 4 and the dielectric layer 3 thereunder are sequentially dry-etched by argon Ar ion milling. In the conventional method, after forming the electrode lead-out hole 21 as described above, the silicon nitride Si is formed so as to cover the upper surface and side surfaces of the capacitor structure 11.₃  N₄  It is common to form a barrier layer by sputtering or the like, but in the present invention, such a processing step for increasing the number of steps is unnecessary.
[0061]
Subsequently, as shown in FIG. 6F, an insulating protective film 5 made of an epoxy resin or the like is formed on the capacitor structure 11 so as to cover the capacitor structure 11 according to the present invention.
[0062]
Specifically, first, a varnish of a photosensitive epoxy resin is spin-coated at, for example, 3000 rpm for 30 seconds to form a film having a thickness of 4 μm. Next, heating (prebaking) is performed at a temperature of 60 ° C. for 10 minutes, and then heating (main baking) is performed at a temperature of 200 ° C. for 1 hour after exposure and development steps. An insulating protective film 5 made of an epoxy resin film having a thickness of 2 μm is obtained.
[0063]
Next, a contact hole 22 as shown in the figure is selectively formed in a predetermined portion of the insulating protective film 5. Specifically, after forming a resist mask (not shown) by a photolithography method, dry etching is performed by an argon Ar ion milling method to selectively remove unnecessary portions of the insulating protective film 5 and expose the lower electrode layer 2. Let it.
[0064]
Subsequently, the process proceeds to a process of forming electrode pads and bumps.
[0065]
As shown in FIG. 6G, copper (Cu) is buried in the contact hole 22 by plating to form Cu buried wiring layers 6 and 16. Further, electrode pads 6a and 16a are formed on the Cu embedded wiring layers 6 and 16 as under bump metals (UBM) for connecting the respective electrode layers of the capacitor structure 11 and the bumps by a sputtering method and plating, respectively.
[0066]
Finally, as shown in FIG. 6H, bumps 7 and 17 are formed on the formed electrode pads 6 and 16 as terminals for making electrical connection with the circuit board, respectively. In addition, solder is generally used as a material for the bumps 7 and 17, but the solder material diffuses into the electrode pad and reacts with platinum Pt constituting the electrode layer to change the resistance value of the platinum. Etc. can occur. Therefore, it is desirable to use chromium Cr, titanium Ti, copper Cu, nickel Ni, or the like as a material of the electrode pad in consideration of the above-described avoidance of solder erosion and improvement of solder wettability.
[0067]
Through the above manufacturing steps, the thin film capacitor element 10 shown in FIG. 4 can be manufactured. In the case of this thin film capacitor element 10, since the insulating protective film 5 has neither water absorption nor moisture absorption, there is a problem when the polyimide resin is used for the insulating protective film (the state in which the water released from the polyimide resin is not ionized). Then, the metal oxide constituting the dielectric layer 3 is reduced at the interface between the upper electrode layer 4 and the dielectric layer 3 at the Pt electrode portion having a catalytic action, and the characteristics of the element are deteriorated. ) Can be solved. When such a configuration is employed, excellent high-frequency tracking characteristics can be obtained, and the thin-film capacitor element 10 with less characteristic deterioration can be provided.
[0068]
Furthermore, the present invention resides in an electronic device equipped with the above-described thin film capacitor element according to the present invention. Here, the mounting method and mounting portion of the thin film capacitor element are not particularly limited, and for example, the capacitor element of the present invention can be mounted on the upper part and / or inside the device. That is, an electronic device according to the present invention includes at least one electronic element and at least one thin film capacitor element according to the present invention.
[0069]
In the electronic device according to the present invention, the electronic element to be mounted on the electronic device is not particularly limited. Examples of electronic devices suitable for practicing the present invention are not limited to those listed below, but are devices commonly used in electronic devices, such as capacitors, resistors, inductors, and semiconductor devices, such as LSI chips and VLSI chips. Etc., including wiring, electrodes and the like. Accordingly, the electronic device of the present invention includes a wide range of electronic devices, for example, a semiconductor device. Typical examples of electronic devices include, but are not limited to, microwave and RF devices, charge storage devices for decoupling capacitors, DRAM devices, and the like.
[0070]
As described above, when a plurality of thin film capacitor elements of the present invention are combined and mounted on an electronic device, they can be connected in series or in parallel.
[0071]
【Example】
Subsequently, the present invention will be described with reference to examples thereof. It goes without saying that the present invention is not limited by these examples.
Example 1
In this example, a thin-film capacitor element having the layer configuration described above with reference to FIG. 4 was manufactured. That is, the thin-film capacitor element of the present example includes a capacitor structure including a lower electrode layer, a dielectric layer, and an upper electrode layer on a silicon substrate formed by processing a silicon wafer. The insulating protective film according to the present invention is coated.
[0072]
A silicon substrate is thermally oxidized to form a silicon oxide film (SiO 2) on its surface.₂), And then the SiO₂TiO on the film using RF magnetron sputtering₂Was formed to a thickness of 20 nm. At this time, TiO₂The sputtering conditions for the film are as follows: substrate temperature: 500 ° C., RF power: 200 W, gas pressure: 0.1 Pa, Ar / O₂Ratio: 7/2.
[0073]
Next, in order to form a lower electrode layer, platinum (Pt) was formed by DC magnetron sputtering. A lower electrode layer having a thickness of 100 nm was obtained. The sputtering conditions for the Pt film were as follows: substrate temperature: 400 ° C., DC power: 100 W, Ar gas pressure: 0.1 Pa.
[0074]
After forming the lower electrode layer, barium strontium titanate (Ba)_0.7Sr_0.3) TiO₃Using (BST) as a starting material, a dielectric layer was formed by a sol-gel method. BST used in this example has a relatively large relative dielectric constant (about 1,500 in bulk) and is an effective material for realizing a small and large-capacity capacitor element. Specifically, a starting solution composed of an alkoxide was formed into a film by a spin coating method (2,000 rpm / 30 seconds). With a single spin coating, a film thickness of about 100 nm was obtained. Next, temporary baking (400 ° C./10 minutes) and main baking (700 ° C./10 minutes) were sequentially performed to crystallize BST. A dielectric layer composed of a BST thin film having a thickness of 100 nm, a relative dielectric constant of 300 and a dielectric loss of 2% or less was obtained.
[0075]
Thereafter, platinum (Pt) was formed by DC magnetron sputtering according to the same method as that for forming the lower electrode layer to form an upper electrode layer having a thickness of 100 nm.
[0076]
Subsequently, the upper electrode layer, the dielectric layer (BST thin film) and the lower electrode layer were sequentially etched to selectively form contact holes.
[0077]
In order to form a contact hole, a photoresist (trade name “AZP4620”, manufactured by Clariant Japan KK) was applied and cured on the upper electrode layer, and the resist film was patterned to form a resist mask. Next, in the presence of a resist mask, the underlying upper electrode layer and dielectric layer were sequentially dry-etched by Ar ion milling. A desired contact hole was formed, exposing the lower electrode layer.
[0078]
Next, an insulating protective film was formed using an epoxy resin. A varnish (trade name “WPR-10”, manufactured by JSR Corporation) of a photosensitive epoxy resin was formed into a film having a thickness of 4 μm by a spin coating method (3,000 rpm / 30 seconds). Next, after pre-baking (60 ° C./10 minutes), main baking (200 ° C./1 hour) was performed through an exposure / development step. An insulating protective film made of an epoxy resin film having a thickness of 2 μm was obtained.
[0079]
After the insulating protective film is formed as described above, the contact hole is filled with copper (Cu) by plating to form a Cu embedded wiring layer, and an under bump metal (UBM) is formed on the upper surface of the Cu embedded wiring layer. ) Was formed by Cu plating.
[0080]
Finally, solder bumps were formed on the formed electrode pads as terminals for making electrical connection with the circuit board. The thin film capacitor element as shown in FIG. 4 was completed.
[0081]
The voltage followability of the capacitance and the dielectric loss of the obtained thin film capacitor element was measured, and a graph as plotted in FIG. 3 was obtained. In the figure, curves I (C) and II (C) show CV characteristics before and after forming a protective film made of an epoxy resin, respectively, and curves I (D) and II (D) show And DV characteristics before and after forming a protective film made of an epoxy resin, respectively. As can be understood from the graph of FIG. 3, when the insulating protective film of the thin film capacitor element is formed according to the present invention, the adverse effect of moisture on the dielectric layer can be prevented, so that both the capacitance and the dielectric loss are stably maintained. And deterioration of device characteristics can be prevented.
Example 2
The method described in Example 1 was repeated, but in this example, a benzocyclobutene (BCB) resin was used as the material of the insulating protective film instead of the epoxy resin.
[0082]
SiO formed on silicon substrate₂TiO on the film using RF magnetron sputtering₂Was formed to a thickness of 20 nm.
[0083]
Next, platinum (Pt) was formed by DC magnetron sputtering to form a lower electrode layer with a thickness of 100 nm. Further, in the case of this example, the lower electrode layer and the upper electrode layer described below were also formed from an iridium (Ir) film instead of the Pt film for reference. However, the characteristics of the obtained thin film capacitor element are as follows. It was comparable and good.
[0084]
After forming the lower electrode layer, barium strontium titanate (Ba)_0.7Sr_0.3) TiO₃Using (BST) as a starting material, a dielectric layer was formed using RF magnetron sputtering. At this time, the sputtering conditions for the BST film were as follows: substrate temperature: 600 ° C., RF power: 800 W, gas pressure: 0.4 Pa, Ar / O₂Ratio: 8/1. A dielectric layer composed of a BST thin film having a thickness of 100 nm, a relative dielectric constant of 400 and a dielectric loss of 1% or less was obtained.
[0085]
Thereafter, platinum (Pt) or iridium (Ir) was formed by DC magnetron sputtering according to the same method as that for forming the lower electrode layer to form an upper electrode layer having a thickness of 100 nm.
[0086]
Subsequently, the upper electrode layer, the dielectric layer (BST thin film) and the lower electrode layer were sequentially etched to selectively form contact holes.
[0087]
In order to form a contact hole, a photoresist (trade name “AZP4620”, manufactured by Clariant Japan KK) was applied and cured on the upper electrode layer, and the resist film was patterned to form a resist mask. Next, in the presence of a resist mask, the underlying upper electrode layer and dielectric layer were sequentially dry-etched by Ar ion milling. A desired contact hole was formed, exposing the lower electrode layer.
[0088]
Next, an insulating protective film was formed using a BCB resin. A varnish of BCB resin (trade name “CYCLOTENE4024”, manufactured by Dow Chemical (Japan)) was formed into a film having a thickness of 4.5 μm by spin coating (2,000 rpm / 30 seconds). Next, after pre-baking (70 ° C./20 minutes), the main baking (250 ° C./1 hour) was performed through an exposure / development step. An insulating protective film made of a 3 μm-thick BCB resin film was obtained.
[0089]
After the insulating protective film is formed as described above, the contact hole is filled with copper (Cu) by plating to form a Cu embedded wiring layer, and an under bump metal (UBM) is formed on the upper surface of the Cu embedded wiring layer. ) Was formed by Cu plating. Finally, solder bumps were formed on the formed electrode pads as terminals for making electrical connection with the circuit board.
[0090]
For the obtained thin film capacitor element, the voltage followability of the capacitance and the dielectric loss was measured. As in the case of Example 1, it was confirmed that both characteristics could be stably maintained and the element characteristics did not deteriorate. Was done.
[0091]
The present invention has been described in detail with reference to the embodiments and examples. Finally, the preferred embodiments of the present invention are summarized as follows.
[0092]
(Supplementary Note 1) A thin-film capacitor element including a substrate and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer,
The upper portion of the capacitor structure is covered with at least one insulating protective film made of a cured resin, and the cured resin is selected from the group consisting of a thermosetting resin, a photocurable resin, and a thermoplastic resin. A thin film capacitor element formed from at least one kind of resin precursor.
[0093]
(Supplementary Note 2) The thin film according to Supplementary Note 1, wherein the amount of water released from the resin precursor when the resin precursor is cured is 0.01% by weight or less of the resin precursor. Capacitor element.
[0094]
(Supplementary Note 3) The cured resin is selected from the group consisting of an epoxy resin, a bismaleimide triazine (BT) resin, a polytetrafluoroethylene (PTFE) resin, a benzocyclobutene (BCB) resin, an acrylic resin, and a diallyl phthalate resin. 3. The thin-film capacitor element according to claim 1 or 2, wherein the thin-film capacitor element is at least one kind of resin.
[0095]
(Supplementary Note 4) The thin film capacitor element according to any one of Supplementary Notes 1 to 3, wherein the insulating protective film has a multilayer structure.
[0096]
(Supplementary note 5) The thin film capacitor element according to any one of Supplementary notes 1 to 4, wherein the insulating protective film is directly covered on the upper part of the capacitor structure.
[0097]
(Supplementary Note 6) In the capacitor structure, the dielectric layer may include a composite metal oxide containing at least one metal selected from the group consisting of Sr, Ba, Pb, Zr, Bi, Ta, Ti, Mg, and Nb. 6. The thin-film capacitor element according to any one of supplementary notes 1 to 5, wherein the thin-film capacitor element is made of a material.
[0098]
(Supplementary Note 7) In the capacitor structure, the dielectric layer may be a composite metal oxide represented by the following formula:
Ba_xSr_1-xTiO₃
(Where x is a positive integer). The thin-film capacitor element according to any one of supplementary notes 1 to 5, wherein x is a positive integer.
[0099]
(Supplementary Note 8) In the capacitor structure, the dielectric layer may be a composite metal oxide represented by the following formula:
(Ba_{(1-y) (1-x)}Sr_{(1-y) x}Y_y) Ti_{1 + z}O_{3+ δ}
(Where 0 <x <1, 0.007 <y <0.02, −1 <δ <0.5, and (Ba_{(1-y) (1-x)}+ Sr_{(1-y) x}) / Ti_{1 + z}  <1>. The thin-film capacitor element according to any one of supplementary notes 1 to 5, wherein
[0100]
(Supplementary Note 9) The composite metal oxide has the following formula:
(Ba_0.689Sr_0.296Y_0.015) Ti_{1 + z}O_{3+ δ}
Wherein the satisfies 0.02 <z <0.05 and −0.3 <δ <0.3.
[0101]
(Supplementary Note 10) The composite metal oxide has the following formula:
(Ba_0.493Sr_0.493Y_0.014) Ti_{1 + z}O_{3+ δ}
Wherein the satisfies 0.02 <z <0.05 and −0.3 <δ <0.3.
[0102]
(Supplementary Note 11) The thin film capacitor element according to any one of Supplementary Notes 1 to 10, wherein the dielectric layer has a thickness of 1 to 3000 nm.
[0103]
(Supplementary note 12) The thin-film capacitor element according to any one of Supplementary notes 1 to 11, wherein the substrate is made of an insulating material selected from the group consisting of glass, a semiconductor material, and a resin material.
[0104]
(Supplementary Note 13) The thin-film capacitor element according to any one of Supplementary Notes 1 to 12, wherein the substrate is made of a semiconductor material or a wafer.
[0105]
(Supplementary Note 14) The semiconductor material or the wafer is made of Si, Ge, SiGe, GaAs, InAs, InP, and other compounds derived from elements of Groups III and V of the periodic table. 14. The thin film capacitor element according to attachment 13.
[0106]
(Supplementary note 15) The thin film capacitor element according to any one of Supplementary notes 1 to 14, further comprising an adhesion layer between the substrate and the capacitor structure.
[0107]
(Supplementary Note 16) The adhesion layer is formed of a noble metal, an alloy of a noble metal, an alloy of a noble metal and a non-noble metal, a conductive oxide of a noble metal, an insulating metal oxide, an insulating metal nitride, a conductive metal nitride, 16. The thin-film capacitor element according to claim 15, comprising at least one material selected from the group consisting of a combination or a mixture thereof.
[0108]
(Supplementary Note 17) The adhesion layer includes at least one material selected from the group consisting of Pt, Ir, Zr, Ti, TiOx, IrOx, PtOx, ZrOx, TiN, TiAlN, TaN, and TaSiN. 17. The thin-film capacitor element according to claim 15 or 16, wherein
[0109]
(Supplementary note 18) The thin film capacitor element according to any one of Supplementary notes 15 to 17, wherein the adhesion layer has a multilayer structure.
[0110]
(Supplementary Note 19) The lower electrode layer contains at least one material selected from the group consisting of transition metals, noble metals, alloys of noble metals, alloys of noble metals and non-noble metals, conductive oxides, and combinations or mixtures thereof. 19. The thin-film capacitor element according to any one of supplementary notes 1 to 18, wherein
[0111]
(Supplementary Note 20) The lower electrode layer is made of Pt, Pd, Ir, Ru, Rh, Re, Os, Au, Ag, Cu, Cr, PtOx, IrOx, and RuOx (where x is a positive integer). 20. The thin film capacitor element according to any one of supplementary notes 1 to 19, comprising at least one kind of material selected from the group consisting of:
[0112]
(Supplementary note 21) The thin film capacitor element according to any one of Supplementary notes 1 to 20, wherein the lower electrode layer has a multilayer structure.
[0113]
(Supplementary Note 22) The upper electrode layer includes at least one material selected from the group consisting of a transition metal, a noble metal, an alloy of a noble metal, an alloy of a noble metal and a non-noble metal, a conductive oxide, and a combination or mixture thereof. 22. The thin film capacitor element according to any one of supplementary notes 1 to 21, characterized in that:
[0114]
(Supplementary Note 23) The upper electrode layer is made of Pt, Pd, Ir, Ru, Rh, Re, Os, Au, Ag, Cu, Cr, PtOx, IrOx, RuOx, SrRuO.₃  And LaNiO₃  23. The thin film capacitor element according to any one of supplementary notes 1 to 22, comprising at least one material selected from the group consisting of: (where x is a positive integer).
[0115]
(Supplementary note 24) The thin-film capacitor element according to any one of supplementary notes 1 to 23, wherein the upper electrode layer has a multilayer structure.
[0116]
(Supplementary note 25) The thin-film capacitor element according to any one of Supplementary notes 1 to 24, further comprising a passivation film on the upper electrode layer.
[0117]
(Supplementary note 26) The thin film capacitor element according to supplementary note 25, wherein the passivation film includes a silicon nitride layer.
[0118]
(Supplementary Note 27) A method of manufacturing a thin film capacitor element including a substrate and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer,
After forming the capacitor structure on a substrate, a thermosetting resin, a photocurable resin and at least one resin precursor selected from the group consisting of a thermoplastic resin is applied on the upper electrode layer, A method for manufacturing a thin film capacitor element, further comprising curing the film to form at least one insulating protective film.
[0119]
(Supplementary note 28) The thin film capacitor element according to Supplementary note 27, wherein the amount of water released from the resin precursor during curing of the resin precursor is suppressed to 0.01% by weight or less of the resin precursor. Manufacturing method.
[0120]
(Supplementary Note 29) The insulating protective film is selected from the group consisting of an epoxy resin, a bismaleimide triazine (BT) resin, a polytetrafluoroethylene (PTFE) resin, a benzocyclobutene (BCB) resin, an acrylic resin, and a diallyl phthalate resin. 29. The method for manufacturing a thin film capacitor element according to attachment 27 or 28, wherein the method is formed from at least one type of cured resin.
[0121]
(Supplementary note 30) The method for manufacturing a thin film capacitor element according to any one of Supplementary notes 27 to 29, wherein the insulating protective film is formed directly on the capacitor structure.
[0122]
(Supplementary note 31) The method for manufacturing a thin film capacitor element according to any one of Supplementary notes 27 to 30, further comprising a step of forming an adhesion layer between the substrate and a lower electrode layer of the capacitor structure. .
[0123]
(Supplementary Note 32) An electronic device comprising at least one electronic element and at least one thin film capacitor element according to any one of Supplementary Notes 1 to 26.
[0124]
(Supplementary note 33) The electronic device according to supplementary note 32, wherein the electronic element is selected from the group consisting of a common-type capacitor, a resistor, an inductor, a semiconductor element, a wiring layer, and an electrode layer.
[0125]
【The invention's effect】
As described in detail above, according to the present invention, since the specific insulating protective film is coated on the capacitor structure of the thin film capacitor element, it is possible to suppress the entry of hydrogen into the electrode layer. In the conventional method, damage to the film such as oxygen deficiency of the oxide dielectric thin film due to water → hydrogen which occurs during curing of the resin in the conventional method can be eliminated, and therefore, the reliability of the thin film capacitor element and the electronic device can be reduced. And the characteristic life can be extended.
[Brief description of the drawings]
FIG.
6 is a graph plotting CV (capacitance-applied voltage) characteristics when a polyimide resin is used for a protective film in a conventional thin film capacitor element.
FIG. 2
6 is a graph plotting DV (dielectric loss-applied voltage) characteristics when a polyimide resin is used for a protective film in a conventional thin film capacitor element.
FIG. 3
A graph plotting together CV (capacitance-applied voltage) characteristics and DV (dielectric loss-applied voltage) characteristics when a specific cured resin is used for a protective film in the thin film capacitor element of the present invention. It is.
FIG. 4
1 is a cross-sectional view schematically showing a preferred embodiment of a thin film capacitor element according to the present invention.
FIG. 5
FIG. 5 is a sectional view sequentially illustrating the first half of the method of manufacturing the thin film capacitor element illustrated in FIG. 4.
FIG. 6
FIG. 5 is a sectional view sequentially illustrating the latter half of the method of manufacturing the thin film capacitor element illustrated in FIG. 4.
[Explanation of symbols]
1 ... substrate
2 ... Lower electrode layer
3. Dielectric layer
4: Upper electrode layer
5. Insulating protective film
6 ... Copper embedded wiring layer
6a ... Electrode pad
7 ... Solder bump
10. Thin film capacitor element
11 ... Capacitor structure
20 ... Semiconductor element

Claims (10)

A thin-film capacitor element comprising: a substrate; and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer,
The upper portion of the capacitor structure is covered with at least one insulating protective film made of a cured resin, and the cured resin is selected from the group consisting of a thermosetting resin, a photocurable resin, and a thermoplastic resin. A thin film capacitor element formed from at least one kind of resin precursor. 2. The thin film capacitor element according to claim 1, wherein the amount of water released from the resin precursor when the resin precursor is cured is 0.01% by weight or less of the resin precursor. The cured resin is at least one resin selected from the group consisting of an epoxy resin, a bismaleimide triazine resin, a polytetrafluoroethylene resin, a benzocyclobutene resin, an acrylic resin, and a diallyl phthalate resin. The thin-film capacitor element according to claim 1. In the capacitor structure, the dielectric layer is made of a composite metal oxide containing at least one metal selected from the group consisting of Sr, Ba, Pb, Zr, Bi, Ta, Ti, Mg, and Nb. The thin-film capacitor element according to claim 1, wherein: The lower electrode layer includes at least one material selected from the group consisting of a transition metal, a noble metal, an alloy of a noble metal, an alloy of a noble metal and a non-noble metal, a conductive oxide, and a combination or mixture thereof. The thin-film capacitor element according to claim 1. The upper electrode layer includes a transition metal, a noble metal, an alloy of a noble metal, an alloy of a noble metal and a non-noble metal, at least one material selected from the group consisting of a conductive oxide and a combination or mixture thereof. The thin-film capacitor element according to claim 1. A method for manufacturing a thin-film capacitor element including a substrate and a capacitor structure formed on the substrate and having a dielectric layer sandwiched between a lower electrode layer and an upper electrode layer, the method comprising:
After forming the capacitor structure on a substrate, a thermosetting resin, a photocurable resin and at least one resin precursor selected from the group consisting of a thermoplastic resin is applied on the upper electrode layer, A method for manufacturing a thin film capacitor element, further comprising curing the film to form at least one insulating protective film. 8. The method according to claim 7, wherein the amount of water released from the resin precursor during curing of the resin precursor is suppressed to 0.01% by weight or less of the resin precursor. . The insulating protective film may be formed of at least one type of cured resin selected from the group consisting of epoxy resin, bismaleimide / triazine resin, polytetrafluoroethylene resin, benzocyclobutene resin, acrylic resin, and diallyl phthalate resin. The method for manufacturing a thin film capacitor element according to claim 7 or 8, wherein: An electronic device comprising at least one electronic element and at least one thin-film capacitor element according to any one of claims 1 to 6.

Images