JP3967964B2 - Thin film electronic components - Google Patents

Thin film electronic components Download PDF

Info

Publication number
JP3967964B2
JP3967964B2 JP2002158225A JP2002158225A JP3967964B2 JP 3967964 B2 JP3967964 B2 JP 3967964B2 JP 2002158225 A JP2002158225 A JP 2002158225A JP 2002158225 A JP2002158225 A JP 2002158225A JP 3967964 B2 JP3967964 B2 JP 3967964B2
Authority
JP
Japan
Prior art keywords
protective layer
layer
thin film
solder
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002158225A
Other languages
Japanese (ja)
Other versions
JP2003347157A (en
Inventor
潤哉 高藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002158225A priority Critical patent/JP3967964B2/en
Publication of JP2003347157A publication Critical patent/JP2003347157A/en
Application granted granted Critical
Publication of JP3967964B2 publication Critical patent/JP3967964B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜電子部品に関し、例えば、薄膜コンデンサ、薄膜フィルタ等に好適に用いられる高周波用途の薄膜電子部品に関するものである。
【0002】
【従来技術】
近年、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【0003】
例えば、大量の情報を高速に処理するコンピュータでは、CPUチップをドライブするクロック周波数が1GHzを超え、チップ間バスのクロック周波数も133MHzから更なる高速化が追求されている。
【0004】
また、LSIの集積度が高まるとともにチップからの発熱を抑えるために電源電圧を低くし、消費電力の低減を図る傾向にある。これら集積回路の高速化、高密度化、低電圧化に伴い、コンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すものが要求されてきている。
【0005】
動作周波数が高くなるにつれ、素子の持つ抵抗やインダクタンスがロジック回路側の電源電圧の瞬時低下や新たな電圧ノイズを発生させ、このノイズはロジック回路にエラーを引き起こす原因となる。加えて、最近のLSIは総素子数の増大による消費電力増大を低減し、発熱を抑えるために電源電圧を低くしているので、電源電圧の許容変動幅も小さくなっている。今後、さらに素子数の増大と動作周波数の増加を行うためには、実装部分の抵抗、インダクタンス成分の影響を少なくする対策が必要となる。
【0006】
また、素子数の増大に伴う実装精度の向上や、部品実装に伴うリフロー耐性の向上等、前述した受動素子自身の電気的な特性だけではなく、実装に関する特性(実装精度、実装信頼性)や耐湿信頼性など高いレベルで要求されるようになってきている。
【0007】
このような要求に対して、USP4,439,813には、支持基板上に、下部電極、誘電体層、上部電極及び保護層を順次設け、Ti/W、TaまたはAl、Cuからなる下部電極からの電気信号を最短距離で得るため、誘電体層、上部電極及び保護層に貫通孔を設け、この貫通孔内壁にCr/Cu/AuからなるBLM層を形成した後、このBLM層上に半田バンプを形成してなる薄膜デカップリングコンデンサが開示されている。
【0008】
この薄膜デカップリングコンデンサは、実装基体の表面に形成された所定配線に薄膜デカップリングコンデンサの半田バンプを位置合わせし、リフロー(加熱)処理することにより実装される。
【0009】
また、この薄膜デカップリングコンデンサは低インダクタンス構造としており、配置もLSIチップ近辺に配置できるようにし、全体のインダクタンスを低くしてLSIチップの高周波動作に伴う問題を解決しようとするものである。
【0010】
【発明が解決しようとする課題】
しかしながら、上記従来技術の薄膜コンデンサでは、保護層に設けられた貫通孔内に半田バンプが形成されているため、半田バンプ形成時または実装基板への実装時に熱の印加により、半田バンプが収縮して、半田バンプが形成される貫通孔を持つ保護層に負荷がかかる。そのため、保護層と保護層と接する薄膜コンデンサの層の界面(上部電極層)が剥離したり、保護層自体にクラックが入り、耐湿性を劣化してしまうという問題があった。
本発明は、上述の問題点に鑑み案出されたものであり、その目的は保護膜がもつ耐湿性を十分に発揮することができる薄膜電子部品を提供することである。
【0011】
【課題を解決するための手段】
本発明の薄膜電子部品は、支持基板上に、下部電極層、誘電体層及び上部電極層を順次積層した薄膜素子と、前記電極層と電気的に接続する端子電極と、前記薄膜素子を被覆するとともに前記端子電極を露出する貫通孔を有する第1保護層と、前記端子電極を露出させた状態で前記貫通孔の内壁を覆うように前記第1保護層を被覆する第2保護層とから成る薄膜電子部品であって、前記第2保護層の熱膨張係数が前記第1保護層の熱膨張係数よりも大きくなるように設定したものである。特に、第1保護層の熱膨張係数が1.0×10−7−1以上 1.0×10−5−1未満であり、第2保護層の熱膨張係数が1.0×10−5−1以上 1.0×10−3−1未満に設定したものである。
【0012】
このような構成を採用することにより、端子電極上に半田バンプなどの外部端子を形成する際、若しくは薄膜電子部品を実装基板に実装したときのように外部端子を介して端子電極に熱が加わった場合、仮に外部端子電極に熱収縮が起きても、第2保護層の方が第1保護層よりも熱膨張係数が大きいため、外部端子または端子電極の熱収縮の影響は第2保護層に留まり、第1保護層は外部端子の熱収縮の影響を受けにくく、第1保護層と第1保護層と接する薄膜素子との界面が剥離したり、第1保護層にクラックが入ったりすることが無く、第1保護層は本来の機能すなわち耐湿性向上の機能を果たすことができ、もって薄膜電子部品の耐湿性を向上させることができる。
【0013】
さらに、端子電極の周囲には10μm以上の間隙をもって第1保護層が形成されている。前記第2保護層は、前記貫通孔の前記内壁の周囲に、前記貫通孔の径方向に10μm以上の幅で形成されている。これによって外部端子の熱収縮の影響による、第1保護層への影響を少なくでき、第1保護層の本来の機能を果たすことができる。
【0014】
【発明の実施の形態】
以下本発明の薄膜電子部品を図面に基づいて詳説する。
【0015】
図1は、薄膜電子部品の一例である薄膜コンデンサの断面図である。図1に示す薄膜コンデンサは、支持基板1上に下部電極層5aおよびその延出部5bからなる下側電極層5と、前記下部電極層5a上に形成された誘電体層3と、該誘電体層3上に形成された上部電極層7aおよびその延出部7bからなる上側電極層7とが順次被着形成されている。尚、下部電極層5a、誘電体層3、上部電極層7aで所定容量が発生する薄膜素子Aが構成されている。また、必要に応じて支持基板1上に複数の薄膜素子Aを併設しても良い。
【0016】
下側電極層5は、上部電極層7aの延出部7bが形成される領域に応じて環状にエッチングされている。また、下部電極層5は、容量を形成する下部電極層5aと容量を形成しない延出部5b(端子電極が形成される領域)とに区分されている。
【0017】
また、上側電極層7は、下部電極層5aを露出するようにエッチングされ、容量を形成する上部電極層7aと容量を形成しないその延出部7bとに区分されている。
【0018】
また少なくとも上部電極層7aの延出部7bおよび下部電極層5aの延出部5bには、半田拡散防止層17が形成されており、この半田拡散防止層17上には、端子電極となる半田密着層18が形成されている。この半田密着層18を介して半田ボールなどの外部端子11a、11bが設けられている。
【0019】
支持基板1としては、アルミナ、サファイア、窒化アルミ、酸化マグネシウム単結晶、チタン酸ストロンチウム単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
電極層5、7の材質は、薄膜電子部品の用途、及び各部位の使用目的によって限定され、例えば高速信号回路に用いられる場合は、電気抵抗の低いものが良く、Cu、Au、Ag、Ptなどが例示できる。
【0020】
誘電体層3の材料には、チタン酸ベリリウム、チタン酸ストロンチウム、チタン酸ストロンチウムベリリウムなどが用いられるが、比誘電率がある程度高く、電荷を大量に蓄積できる、具体的には比誘電率が70以上の材料で構成される。
【0021】
半田拡散防止層17は、Ti、Cr、Ni、Cu、Pd、Pt、またはこれらの金属から選ばれる2種以上からなる合金のうちいずれかからなり、スパッタ、蒸着、メッキ等で形成可能であれば良い。半田拡散防止層17の厚みは、半田バリアとしての機能を発現するためには0.3μm以上の厚みであれば良い。
【0022】
また、半田密着層18は半田濡れ性の良好な材料であることが望ましく、前記材料として、Ni−Cr、Au等があり、特にAuが望ましい。更に、半田拡散防止層17と例えばからなる電極層5、7との密着性を向上させるため、これらの間に公知の密着材料であるTiやCrを介在させても良い。
【0023】
そして、本発明の薄膜コンデンサは、第1保護層13により少なくとも薄膜素子Aが被覆され、誘電体層非形成領域Bにおける第1保護層13には貫通孔23a、23bが形成され、貫通孔23a、23bの底面には半田密着層18が露出している。また、第1保護層13および貫通孔23a、23bの内壁を覆うように第2保護層14が形成されている。すなわち誘電体層非形成領域Bにおける第2保護層14には、第1保護層13に形成した貫通孔23a、23bよりも小さな貫通孔25a、25bが形成され、貫通孔25a、25bの底面には半田密着層18が露出して端子電極となる。つまり、第1保護層13の形成領域よりも第2保護層14の方が広く形成されている。
【0024】
図2は、第1保護層13の形成領域と第2保護層14の形成領域の関係を示した平面図である。実線は第1保護層13の形成領域を示しており、点線は第2保護層14の形成領域を示している。貫通孔23、25においては、第1保護層13の貫通孔23a、23bよりも、第2保護層14の貫通孔25a、25bを小さくすることで、第1保護層13の形成領域よりも第2保護層14の形成領域を広くしている。更に言えば、この貫通孔25a、25bの周囲には10μm以上の第1保護層の非形成領域(間隙d)が形成され、この間隙dが第2保護層14によって被覆されている。尚、図2に示すように、外周部においても第1保護層13よりも第2保護層14の方を広く形成しても良い。
【0025】
第1保護層13は耐湿性の高い材料からなることが望ましく、例えば、窒化珪素やシリカなどの無機材料が特に望ましい。また、これらの材料を2種以上用いた積層構造であっても良い。これらの無機材料で構成した第1保護層13は、その熱膨張係数は1.0×10-7 1以上 1.0×10-5 1未満となる。
【0026】
また、第2保護層14の材料は特に限定されるものではなく、前記に述べたような無機材料であっても良いし、ポリイミドやベンゾシクロブテン(BCB)などの有機材料であっても良い。また、これらの材料を2種以上用いた積層構造であっても良い。これら材料はその熱膨張係数が第1保護層の熱膨張係数よりも大きく、例えば1.0×10-5 1以上 1.0×10-3 1未満としている。
【0027】
従って、保護層全体でみると、保護層の外部側から第2および第1保護層14、13の熱膨張係数が、薄膜素子に向かって暫時小さくなるように設定されている。
【0028】
そして、第2保護層14の貫通孔25a、25b内には、外部端子11a、11bが形成される。
【0029】
外部端子11a、11bは、形状的には、ボール状、バンプ状、箔状、板状、線状、ペースト状などがあり、特に限定されるものではなく、複数の形状を組み合わせても良い。また、材質はPb、Sn、Au、Pt、Pd、Al、Ni、Ag、In、Cu、Bi、SbおよびZnなどがあり、導電性のものであれば良く、複数の材料を組み合わせても良い。
【0030】
上記のような薄膜コンデンサ43は、図3に示すように、実装基板40の表面に形成された所定配線41a、41bに、外部端子11a、11bを位置決めした後、リフロー処理することにより接合して実装される。
【0031】
図1に示す薄膜電子部品の場合には、例えば、外部端子11a、11bを半田ボールより構成する場合、公知の技術であるスクリーン印刷やボールマウンターを用いて、半田密着層18上に外部端子11a、11bを設けた後、リフロー処理することにより実装基板40の所定配線41a、41bに接合され、実装される。
【0032】
以上のように構成された薄膜コンデンサでは、第1保護層13の形成領域よりも、第2保護層14の形成領域のほうが広いため、第2保護層14の貫通孔25a、25b内に外部端子11a、11bを形成したり、薄膜コンデンサを実装基板40に実装する際の、外部端子11a、11bの熱収縮の影響、具体的には外部端子11a、11bから直接または間接的に半田密着層18である端子電極に熱応力の影響がかかろうとしても、第2保護層14の熱膨張係数が、第1保護層13の熱膨張係数よりも大きいため、その応力を第2保護層14で吸収しやすくなる。これにより、第1保護層13と第1保護層13と接する層の界面や第1保護層13と上部電極層7aとの界面が剥離したり、第1保護層13にクラックが入ることが無く、第1保護層13の持つ本来の機能を果たすことができる。そのため、薄膜コンデンサの耐湿性を向上させることができる。
【0033】
尚、本発明の薄膜電子部品として薄膜コンデンサを例に説明したが、本発明では上記例に限定されるものではなく、例えば、薄膜LCフィルタ、あるいは薄膜RC部品などの薄膜複合部品に本発明を適用しても良いことは勿論である。
【0034】
【実施例】
下側電極層5、上側電極層7および半田拡散防止層17および半田密着層18の形成はDCスパッタ法を、誘電体層3(誘電体薄膜)はRFスパッタ法にて作製した。
【0035】
先ず、サファイアからなる支持基板1上にTiO2からなる30nmの密着層を形成し、この密着層の上面に、30nmのAu層を形成し、下側電極層5とした。
【0036】
フォトリソグラフィ技術を用いて、下側電極層5をパターン加工した。加工された下側電極層5に、RFスパッタ法にて膜厚0.5μmのBa(Sr1/3Ti2/3)O3からなる誘電体層3を形成した。その後フォトリソグラフィ技術を用いて、誘電体層3をパターン加工した。
【0037】
次に、誘電体層3および誘電体層3から露出する下側電極層5上に、膜厚30nmのAuからなる上側電極層と、膜厚1.0μmのNiからなる半田拡散防止層17と、膜厚0.1umのAuからなる半田密着層18を順次形成した。その後、フォトリソグラフィ技術を用いて、先ず、半田密着層18を直径100μmの形状に加工し、その後半田拡散防止層17を直径200μmの形状に加工し、その後、上側電極7をパターン加工した。
【0038】
この後、CVD法を用いて、厚さ5.0μmのSiO2を形成し、Auからなる半田密着層18が露出するように、直径120μm、深さ5.0μmの貫通孔23a、23bを有する第1保護層を形成した。このとき、SiO2からなる第1保護層の形成領域は、縦2.0mm横1.8mmであり、その熱膨張係数は1.0×10-6 1であった。
【0039】
この後、光感光性BCBを塗布し、露光、現像を行い、Auからなる半田密着層18が露出するように、直径80μm、深さ1μmの貫通孔25a、25bを有する第2保護層14を形成した。このときのBCBからなる第2保護層14の形成領域は、縦2.04mm横2.02mmであった。この時、第2保護層14の熱膨張係数は1.0×10-6 1よりも下回るように樹脂成分を調整して1.0×10-4 1とした。
【0040】
また、第1保護層の貫通孔と、第2保護層の貫通孔の差、即ち、間隙(以下、貫通孔の差Dと言う)を、20μmとした。
【0041】
最後に、スクリーン印刷を用いて、貫通孔内25a、25bの半田密着層18の上にPbが63重量%、Snが37重量%からなる共晶半田ペーストを転写し、リフローを行い、半田バンプを形成し、図1に示したような薄膜コンデンサを得た。
【0042】
得られた薄膜コンデンサの有効電極面積は1.8mm2であり、周波数1MHzでの静電容量は約30nFであり、実装基板40に実装しても一切、第1保護層13の剥離および第1保護層13のクラックが皆無となった。
【0043】
また、第1保護層13の形成領域のみを変更することで、上述の貫通孔の差Dのみを変更し、その他は上記と同様に作製した数種の薄膜コンデンサを得た。そしてこれらの薄膜コンデンサを槽内温度85℃、槽内相対湿度85%R.H.の試験槽内にて、印加電圧2.0Vを連続負荷したときの絶縁抵抗値の時間変化を観測した。図4にその結果を示す。図4をみると、上述の貫通孔の差Dが10μm以上では、500時間以上経過しても絶縁抵抗値が初期値に対して変化していない。一方で、貫通孔の差Dが10μmを下回ると、時間経過とともに絶縁抵抗値が初期値に対して劣化しており、その差Dが小さいほど劣化するのが早くなっているのが分かる。
【0044】
尚、本発明者は、第1保護層13の材料を種々変更して、その熱膨張係数を1.0×10-7-1以上 1.0×10-5-1未満に設定し、第2保護層の材料を種々変更して、その熱膨張係数を、第1の熱膨張係数よりも下回るように1.0×10-5-1以上 1.0×10-3-1未満の範囲に設定しても、同様の効果を確認した。逆、熱膨張係数を第1保護層と第2保護層とで逆転させると、第1保護層と第2保護層との界面に熱処理による応力が集中し、界面での隔離や第1保護層、第2保護層にクラックが発生してしまい、保護層本来の機能を発揮できなくなり、薄膜コンデンサの耐湿性が大きく劣化してしまう。
【0045】
【発明の効果】
以上に詳述したように、本発明によれば、薄膜電子部品を実装する際若しくは薄膜電子部品の外部端子を形成する際に生じる外部端子の熱収縮の影響、応力が、第2保護層に留まり、第1保護層自体にクラックが入ったり、第1保護層と、第1保護層と接する薄膜電子部品の層の界面が剥離することが無いため、第1保護層の持つ本来の機能を十分に果たすことができ、薄膜電子部品の耐湿性が向上する。
【図面の簡単な説明】
【図1】本発明の薄膜電子部品の一例である薄膜コンデンサの断面図である。
【図2】第1保護層と第2保護層の形成領域の関係を示す平面図である。
【図3】本発明の薄膜電子部品の一例である薄膜コンデンサの実装状態を示す断面図である。
【図4】試験槽温度85℃、槽内相対湿度85%R.H.の試験環境における2.0V連続負荷したときの、初期値に対する絶縁抵抗値の時間変化を示した特性図である。
【符号の説明】
1・・・支持基板
3・・・絶縁体層
5 ・・・下側電極層
5a・・・下部電極層
7 ・・・上側電極層
7a・・・上部電極層
11a、11b・・・外部端子
18・・・半田密着層(端子電極)
13・・・第1保護層
14・・・第2保護層
23a、23b・・・第1保護層に形成した貫通孔
25a、25b・・・第2保護層に形成した貫通孔
A・・・薄膜素子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film electronic component, for example, a high frequency thin film electronic component suitably used for a thin film capacitor, a thin film filter and the like.
[0002]
[Prior art]
In recent years, with the downsizing and high functionality of electronic devices, there has been an increasing demand for downsizing, thinning, and high frequency compatibility for electronic components installed in electronic devices.
[0003]
For example, in a computer that processes a large amount of information at high speed, the clock frequency for driving the CPU chip exceeds 1 GHz, and the clock frequency of the inter-chip bus is further pursued from 133 MHz.
[0004]
In addition, as the degree of integration of LSI increases, power supply voltage tends to be lowered to reduce power consumption in order to suppress heat generation from the chip. As these integrated circuits increase in speed, density, and voltage, passive components such as capacitors are required to have excellent characteristics with respect to high-frequency or high-speed pulses in conjunction with downsizing and large capacity. .
[0005]
As the operating frequency increases, the resistance and inductance of the element cause an instantaneous drop in the power supply voltage on the logic circuit side and new voltage noise, which causes an error in the logic circuit. In addition, recent LSIs reduce the increase in power consumption due to the increase in the total number of elements, and the power supply voltage is lowered to suppress heat generation, so the allowable fluctuation range of the power supply voltage is also reduced. In the future, in order to further increase the number of elements and increase the operating frequency, it is necessary to take measures to reduce the influence of the resistance and inductance components of the mounting portion.
[0006]
Moreover, not only the electrical characteristics of the passive element itself as described above, such as improvement in mounting accuracy with the increase in the number of elements and improvement in reflow resistance with component mounting, but also characteristics related to mounting (mounting accuracy, mounting reliability) There is a growing demand for high reliability such as moisture resistance reliability.
[0007]
In response to such requirements, USP 4,439,813 sequentially provides a lower electrode, a dielectric layer, an upper electrode, and a protective layer on a support substrate, and a lower electrode made of Ti / W, Ta, Al, or Cu. In order to obtain an electrical signal from the shortest distance, a through hole is provided in the dielectric layer, the upper electrode and the protective layer, and a BLM layer made of Cr / Cu / Au is formed on the inner wall of the through hole. A thin film decoupling capacitor formed by forming solder bumps is disclosed.
[0008]
This thin film decoupling capacitor is mounted by aligning the solder bumps of the thin film decoupling capacitor with a predetermined wiring formed on the surface of the mounting substrate and performing a reflow (heating) treatment.
[0009]
Further, this thin film decoupling capacitor has a low inductance structure, and it is intended to solve the problem associated with the high frequency operation of the LSI chip by making it possible to arrange the thin film decoupling capacitor in the vicinity of the LSI chip and reducing the overall inductance.
[0010]
[Problems to be solved by the invention]
However, in the above-described conventional thin film capacitor, solder bumps are formed in the through-holes provided in the protective layer. Therefore, the solder bumps shrink due to the application of heat when the solder bumps are formed or mounted on the mounting board. Thus, a load is applied to the protective layer having a through hole in which the solder bump is formed. Therefore, there has been a problem that the interface (upper electrode layer) between the protective layer and the layer of the thin film capacitor in contact with the protective layer is peeled off, or the protective layer itself is cracked to deteriorate the moisture resistance.
The present invention has been devised in view of the above-described problems, and an object thereof is to provide a thin-film electronic component that can sufficiently exhibit the moisture resistance of a protective film.
[0011]
[Means for Solving the Problems]
Thin-film electronic components of the present invention comprises a support substrate, a lower electrode layer, a thin film element sequentially laminated dielectric layers, and an upper electrode layer, and a terminal electrode electrically connected with the electrode layer, the thin film element A first protective layer that has a through hole that covers and exposes the terminal electrode; and a second protective layer that covers the first protective layer so as to cover an inner wall of the through hole in a state where the terminal electrode is exposed. a thin film electronic component consisting, in which the thermal expansion coefficient of the second protective layer is set to be larger than the thermal expansion coefficient of the first protective layer. In particular, the thermal expansion coefficient of the first protective layer is 1.0 × 10 −7 ° C.− 1 or more and less than 1.0 × 10 −5 ° C.− 1 , and the thermal expansion coefficient of the second protective layer is 1.0 × 10 6. It is set to −5 ° C. −1 or more and less than 1.0 × 10 −3 ° C. −1 .
[0012]
By adopting such a configuration, heat is applied to the terminal electrode via the external terminal when an external terminal such as a solder bump is formed on the terminal electrode or when a thin film electronic component is mounted on a mounting board. In this case, even if thermal contraction occurs in the external terminal electrode, the thermal expansion coefficient of the second protective layer is larger than that of the first protective layer. The first protective layer is hardly affected by the thermal contraction of the external terminal, the interface between the first protective layer and the thin film element in contact with the first protective layer is peeled off, or the first protective layer is cracked. In addition, the first protective layer can fulfill its original function, that is, the function of improving the moisture resistance, thereby improving the moisture resistance of the thin film electronic component.
[0013]
Further, a first protective layer is formed around the terminal electrode with a gap of 10 μm or more. The second protective layer is formed around the inner wall of the through hole with a width of 10 μm or more in the radial direction of the through hole. Thereby, the influence on the first protective layer due to the thermal shrinkage of the external terminal can be reduced, and the original function of the first protective layer can be achieved.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
The thin film electronic component of the present invention will be described in detail below with reference to the drawings.
[0015]
FIG. 1 is a cross-sectional view of a thin film capacitor which is an example of a thin film electronic component. The thin film capacitor shown in FIG. 1 includes a lower electrode layer 5 comprising a lower electrode layer 5a and its extension 5b on a support substrate 1, a dielectric layer 3 formed on the lower electrode layer 5a, and the dielectric An upper electrode layer 7a formed on the body layer 3 and an upper electrode layer 7 composed of an extension portion 7b are sequentially deposited. The lower electrode layer 5a, the dielectric layer 3, and the upper electrode layer 7a constitute a thin film element A that generates a predetermined capacity. Further, a plurality of thin film elements A may be provided on the support substrate 1 as necessary.
[0016]
The lower electrode layer 5 is annularly etched in accordance with the region where the extended portion 7b of the upper electrode layer 7a is formed. The lower electrode layer 5 is divided into a lower electrode layer 5a that forms a capacitor and an extended portion 5b (region where a terminal electrode is formed) that does not form a capacitor.
[0017]
The upper electrode layer 7 is etched so as to expose the lower electrode layer 5a, and is divided into an upper electrode layer 7a that forms a capacitor and an extension portion 7b that does not form a capacitor.
[0018]
Further, a solder diffusion prevention layer 17 is formed at least on the extension part 7b of the upper electrode layer 7a and the extension part 5b of the lower electrode layer 5a, and on this solder diffusion prevention layer 17, a solder serving as a terminal electrode is formed. An adhesion layer 18 is formed. External terminals 11 a and 11 b such as solder balls are provided via the solder adhesion layer 18.
[0019]
The support substrate 1 is not particularly limited as it is selected from alumina, sapphire, aluminum nitride, magnesium oxide single crystal, strontium titanate single crystal, surface silicon oxide, glass, quartz and the like.
The material of the electrode layers 5 and 7 is limited depending on the use of the thin film electronic component and the purpose of use of each part. For example, when used in a high-speed signal circuit, a material having a low electric resistance is preferable. Etc. can be exemplified.
[0020]
As the material of the dielectric layer 3, beryllium titanate, strontium titanate, strontium beryllium titanate, or the like is used. However, the relative permittivity is high to some extent, and a large amount of charge can be accumulated. Consists of the above materials.
[0021]
The solder diffusion preventing layer 17 is made of any one of Ti, Cr, Ni, Cu, Pd, Pt, or an alloy composed of two or more selected from these metals, and can be formed by sputtering, vapor deposition, plating, or the like. It ’s fine. The thickness of the solder diffusion preventing layer 17 may be 0.3 μm or more in order to exhibit a function as a solder barrier.
[0022]
The solder adhesion layer 18 is desirably a material having good solder wettability, and examples of the material include Ni—Cr and Au, and Au is particularly desirable. Further, in order to improve the adhesion between the solder diffusion preventing layer 17 and the electrode layers 5 and 7 made of, for example, Ti or Cr which are known adhesion materials may be interposed therebetween.
[0023]
In the thin film capacitor of the present invention, at least the thin film element A is covered with the first protective layer 13, and the first protective layer 13 in the dielectric layer non-formation region B is formed with through holes 23a and 23b. , 23b, the solder adhesion layer 18 is exposed. Moreover, the 2nd protective layer 14 is formed so that the inner wall of the 1st protective layer 13 and the through-holes 23a and 23b may be covered. That is, through holes 25a and 25b smaller than the through holes 23a and 23b formed in the first protective layer 13 are formed in the second protective layer 14 in the dielectric layer non-forming region B, and are formed on the bottom surfaces of the through holes 25a and 25b. The solder adhesion layer 18 is exposed and becomes a terminal electrode. That is, the second protective layer 14 is formed wider than the formation region of the first protective layer 13.
[0024]
FIG. 2 is a plan view showing the relationship between the formation region of the first protective layer 13 and the formation region of the second protective layer 14. A solid line indicates a region where the first protective layer 13 is formed, and a dotted line indicates a region where the second protective layer 14 is formed. In the through holes 23 and 25, the through holes 25 a and 25 b of the second protective layer 14 are made smaller than the through holes 23 a and 23 b of the first protective layer 13, so that 2 The area where the protective layer 14 is formed is widened. More specifically, a non-formation region (gap d) of the first protective layer of 10 μm or more is formed around the through holes 25 a and 25 b, and the gap d is covered with the second protective layer 14. As shown in FIG. 2, the second protective layer 14 may be formed wider than the first protective layer 13 in the outer peripheral portion.
[0025]
The first protective layer 13 is preferably made of a material having high moisture resistance, and for example, an inorganic material such as silicon nitride or silica is particularly desirable. Further, a laminated structure using two or more of these materials may be used. The first protective layer 13 made of these inorganic materials has a thermal expansion coefficient of 1.0 × 10 −7 ° C. 1 or more and less than 1.0 × 10 −5 ° C. 1 .
[0026]
The material of the second protective layer 14 is not particularly limited, and may be an inorganic material as described above, or an organic material such as polyimide or benzocyclobutene (BCB). . Further, a laminated structure using two or more of these materials may be used. Is less than 1 - These materials are the thermal expansion coefficient greater than the thermal expansion coefficient of the first protective layer, for example, 1.0 × 10 -5 ° C. - 1 or 1.0 × 10 -3 ℃.
[0027]
Accordingly, when viewed as a whole of the protective layer, the thermal expansion coefficients of the second and first protective layers 14 and 13 from the outside of the protective layer are set so as to decrease gradually toward the thin film element.
[0028]
External terminals 11 a and 11 b are formed in the through holes 25 a and 25 b of the second protective layer 14.
[0029]
The external terminals 11a and 11b have a ball shape, a bump shape, a foil shape, a plate shape, a line shape, a paste shape, and the like, and are not particularly limited, and a plurality of shapes may be combined. Moreover, there are Pb, Sn, Au, Pt, Pd, Al, Ni, Ag, In, Cu, Bi, Sb, Zn, and the like as long as they are conductive, and a plurality of materials may be combined. .
[0030]
As shown in FIG. 3, the thin film capacitor 43 as described above is joined to the predetermined wirings 41a and 41b formed on the surface of the mounting substrate 40 by positioning the external terminals 11a and 11b and then performing a reflow process. Implemented.
[0031]
In the case of the thin-film electronic component shown in FIG. 1, for example, when the external terminals 11a and 11b are constituted by solder balls, the external terminals 11a are formed on the solder adhesion layer 18 by using screen printing or ball mounter, which are known techniques. , 11b are provided, and then reflow processing is performed to join and mount to the predetermined wirings 41a and 41b of the mounting substrate 40.
[0032]
In the thin film capacitor configured as described above, since the formation region of the second protection layer 14 is larger than the formation region of the first protection layer 13, external terminals are provided in the through holes 25a and 25b of the second protection layer 14. The effects of thermal contraction of the external terminals 11a and 11b when the thin film capacitors are mounted on the mounting substrate 40, specifically, the solder adhesion layer 18 directly or indirectly from the external terminals 11a and 11b. Even if the terminal electrode is affected by thermal stress, since the thermal expansion coefficient of the second protective layer 14 is larger than the thermal expansion coefficient of the first protective layer 13, the stress is applied to the second protective layer 14. Easy to absorb. As a result, the interface between the first protective layer 13 and the layer in contact with the first protective layer 13 and the interface between the first protective layer 13 and the upper electrode layer 7a are not peeled off, and the first protective layer 13 is not cracked. The primary function of the first protective layer 13 can be achieved. Therefore, the moisture resistance of the thin film capacitor can be improved.
[0033]
Although the thin film capacitor has been described as an example of the thin film electronic component of the present invention, the present invention is not limited to the above example. For example, the present invention is applied to a thin film composite component such as a thin film LC filter or a thin film RC component. Of course, it may be applied.
[0034]
【Example】
The lower electrode layer 5, the upper electrode layer 7, the solder diffusion prevention layer 17 and the solder adhesion layer 18 were formed by DC sputtering, and the dielectric layer 3 (dielectric thin film) was prepared by RF sputtering.
[0035]
First, a 30 nm adhesion layer made of TiO 2 was formed on the support substrate 1 made of sapphire, and a 30 nm Au layer was formed on the upper surface of this adhesion layer to form the lower electrode layer 5.
[0036]
The lower electrode layer 5 was patterned using a photolithographic technique. A dielectric layer 3 made of Ba (Sr 1/3 Ti 2/3 ) O 3 having a film thickness of 0.5 μm was formed on the processed lower electrode layer 5 by RF sputtering. Thereafter, the dielectric layer 3 was patterned using a photolithography technique.
[0037]
Next, on the dielectric layer 3 and the lower electrode layer 5 exposed from the dielectric layer 3, an upper electrode layer made of Au with a thickness of 30 nm, and a solder diffusion prevention layer 17 made of Ni with a thickness of 1.0 μm, Then, a solder adhesion layer 18 made of Au having a thickness of 0.1 μm was sequentially formed. Thereafter, using the photolithography technique, first, the solder adhesion layer 18 was processed into a shape having a diameter of 100 μm, the solder diffusion preventing layer 17 was processed into a shape having a diameter of 200 μm, and then the upper electrode 7 was patterned.
[0038]
Thereafter, SiO 2 having a thickness of 5.0 μm is formed by CVD, and through holes 23a and 23b having a diameter of 120 μm and a depth of 5.0 μm are provided so that the solder adhesion layer 18 made of Au is exposed. A first protective layer was formed. In this case, forming regions of the first protective layer of SiO 2 is a vertical 2.0mm lateral 1.8 mm, the thermal expansion coefficient of 1.0 × 10 -6- 1.
[0039]
Thereafter, a photosensitive BCB is applied, exposed and developed, and a second protective layer 14 having through holes 25a and 25b with a diameter of 80 μm and a depth of 1 μm is exposed so that the solder adhesion layer 18 made of Au is exposed. Formed. At this time, the formation region of the second protective layer 14 made of BCB was 2.04 mm long and 2.02 mm wide. At this time, the resin component was adjusted to 1.0 × 10 −4 ° C. - 1 so that the thermal expansion coefficient of the second protective layer 14 was lower than 1.0 × 10 −6 ° C. 1 .
[0040]
The difference between the through hole of the first protective layer and the through hole of the second protective layer, that is, the gap (hereinafter referred to as the through hole difference D) was 20 μm.
[0041]
Finally, eutectic solder paste composed of 63% by weight of Pb and 37% by weight of Sn is transferred onto the solder adhesion layer 18 in the through-holes 25a and 25b by screen printing, reflowed, and solder bumps. And a thin film capacitor as shown in FIG. 1 was obtained.
[0042]
The effective electrode area of the obtained thin film capacitor is 1.8 mm 2 , and the capacitance at a frequency of 1 MHz is about 30 nF. Even when mounted on the mounting substrate 40, the first protective layer 13 is peeled off and the first There were no cracks in the protective layer 13.
[0043]
Moreover, only the difference D of the above-mentioned through-hole was changed by changing only the formation area of the 1st protective layer 13, and others obtained several types of thin film capacitors produced similarly to the above. And these thin film capacitors were subjected to a bath temperature of 85 ° C. and a bath relative humidity of 85% R.D. H. In the test tank, the time change of the insulation resistance value when the applied voltage of 2.0 V was continuously loaded was observed. FIG. 4 shows the result. Referring to FIG. 4, when the through-hole difference D is 10 μm or more, the insulation resistance value does not change from the initial value even after 500 hours or more have elapsed. On the other hand, when the difference D of the through holes is less than 10 μm, it can be seen that the insulation resistance value is deteriorated with respect to the initial value as time passes, and the deterioration is faster as the difference D is smaller.
[0044]
Incidentally, the present inventor has a material of the first protective layer 13 with various changes and sets the coefficient of thermal expansion less than 1.0 × 10 -7-1 or 1.0 × 10 -5-1 The material of the second protective layer is changed variously, and its thermal expansion coefficient is 1.0 × 10 −5 ° C. −1 or more and 1.0 × 10 −3 ° C. so as to be lower than the first thermal expansion coefficient. The same effect was confirmed even when the range was set to less than 1 . Conversely, when the thermal expansion coefficient is reversed between the first protective layer and the second protective layer, the stress due to the heat treatment concentrates on the interface between the first protective layer and the second protective layer, and isolation at the interface and the first protective layer Cracks are generated in the second protective layer, so that the original function of the protective layer cannot be exhibited, and the moisture resistance of the thin film capacitor is greatly deteriorated.
[0045]
【The invention's effect】
As described in detail above, according to the present invention, the effect of thermal contraction and stress of the external terminals generated when the thin film electronic component is mounted or the external terminal of the thin film electronic component is formed on the second protective layer. Since the first protective layer itself does not crack or the interface between the first protective layer and the thin film electronic component layer in contact with the first protective layer does not peel off, the original function of the first protective layer can be obtained. This can be achieved sufficiently and the moisture resistance of the thin film electronic component is improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a thin film capacitor which is an example of a thin film electronic component of the present invention.
FIG. 2 is a plan view showing a relationship between formation regions of a first protective layer and a second protective layer.
FIG. 3 is a cross-sectional view showing a mounted state of a thin film capacitor as an example of the thin film electronic component of the present invention.
4 is a test bath temperature of 85 ° C. and a relative humidity of 85% in the bath. H. It is the characteristic view which showed the time change of the insulation resistance value with respect to an initial value when 2.0V continuous load is carried out in this test environment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Support substrate 3 ... Insulator layer 5 ... Lower electrode layer 5a ... Lower electrode layer 7 ... Upper electrode layer 7a ... Upper electrode layer 11a, 11b ... External terminal 18 ... Solder adhesion layer (terminal electrode)
13 ... 1st protective layer 14 ... 2nd protective layer 23a, 23b ... Through-hole 25a, 25b formed in 1st protective layer ... Through-hole A formed in 2nd protective layer ... Thin film element

Claims (2)

支持基板上に、下部電極層、誘電体層及び上部電極層を順次積層した薄膜素子と、前記電極層と電気的に接続する端子電極と、前記薄膜素子を被覆するとともに前記端子電極を露出する貫通孔を有する第1保護層と、前記端子電極を露出させた状態で前記貫通孔の内壁を覆うように前記第1保護層を被覆する第2保護層とから成る薄膜電子部品であって、
前記第2保護層の熱膨張係数が前記第1保護層の熱膨張係数よりも大きいことを特徴とする薄膜電子部品。
Exposed on a supporting substrate, a lower electrode layer, a thin film element sequentially laminated dielectric layers, and an upper electrode layer, and the terminal electrodes to be connected to the electrode layer electrically, the terminal electrodes while covering the thin film element A thin-film electronic component comprising: a first protective layer having a through-hole, and a second protective layer covering the first protective layer so as to cover an inner wall of the through-hole with the terminal electrode exposed. ,
Thin film electronic component thermal expansion coefficient of the second protective layer is equal to or larger than the thermal expansion coefficient of the first protective layer.
前記第2保護層は、前記貫通孔の前記内壁の周囲に、前記貫通孔の径方向に10μm以上の幅で形成されていることを特徴とする請求項1記載の薄膜電子部品。 2. The thin film electronic component according to claim 1, wherein the second protective layer is formed around the inner wall of the through hole with a width of 10 μm or more in a radial direction of the through hole .
JP2002158225A 2002-05-30 2002-05-30 Thin film electronic components Expired - Fee Related JP3967964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002158225A JP3967964B2 (en) 2002-05-30 2002-05-30 Thin film electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002158225A JP3967964B2 (en) 2002-05-30 2002-05-30 Thin film electronic components

Publications (2)

Publication Number Publication Date
JP2003347157A JP2003347157A (en) 2003-12-05
JP3967964B2 true JP3967964B2 (en) 2007-08-29

Family

ID=29773652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002158225A Expired - Fee Related JP3967964B2 (en) 2002-05-30 2002-05-30 Thin film electronic components

Country Status (1)

Country Link
JP (1) JP3967964B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4154220B2 (en) 2002-12-06 2008-09-24 株式会社日立グローバルストレージテクノロジーズ Magnetic head and magnetic recording / reproducing apparatus using the same
JP5070674B2 (en) * 2004-06-14 2012-11-14 富士ゼロックス株式会社 Ink jet recording head and ink jet recording apparatus
JP4956947B2 (en) * 2005-09-16 2012-06-20 株式会社村田製作所 Thin film capacitor
JP5299158B2 (en) * 2009-08-11 2013-09-25 株式会社村田製作所 Dielectric thin film element
JP6003271B2 (en) * 2012-06-14 2016-10-05 三菱電機株式会社 Semiconductor device
JP6357856B2 (en) 2014-05-12 2018-07-18 Tdk株式会社 Thin film capacitor
JP6520085B2 (en) 2014-12-05 2019-05-29 Tdk株式会社 Thin film capacitor

Also Published As

Publication number Publication date
JP2003347157A (en) 2003-12-05

Similar Documents

Publication Publication Date Title
US6624501B2 (en) Capacitor and semiconductor device
US7898792B2 (en) Thin-film capacitor
US20100044089A1 (en) Interposer integrated with capacitors and method for manufacturing the same
US6624500B2 (en) Thin-film electronic component and motherboard
WO2009110288A1 (en) Capacitor having through electrode, method for manufacturing the capacitor, and semiconductor device
JP2002008942A (en) Capacitor device, method of manufacturing the same, and module mounted with the device
US7473981B2 (en) Electronic component
JP4034477B2 (en) Interposer, manufacturing method thereof, and circuit module using the same
JPWO2009028596A1 (en) Passive element embedded substrate, manufacturing method, and semiconductor device
JP3967964B2 (en) Thin film electronic components
JP4447881B2 (en) Manufacturing method of interposer
US20040075127A1 (en) Thin-film capacitor device, mounting module for the same, and method for fabricating the same
JP4009078B2 (en) Thin film electronic components
JP3709117B2 (en) Thin film electronic components and substrates
US11800635B2 (en) Integrated passive component
JP2001358248A (en) Circuit board incorporating capacitor, and method of manufacturing the same
JP2001185444A (en) Thin film electronic component
JP2001284168A (en) Thin-film electronic component and substrate
JPH08241830A (en) Thin film capacitor
JP3652281B2 (en) Thin film electronic components and substrates
JP2002217337A (en) Packaging member, and its manufacturing method
JP2001345234A (en) Thin film electronic part, laminated thin film electronic part, and substrate
JP3645808B2 (en) Thin-film electronic component, its manufacturing method and substrate
JP3681951B2 (en) Thin film electronic components and substrates
JP2001345232A (en) Thin film electronic part and substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110608

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120608

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130608

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees