JP3709117B2 - Thin film electronic components and substrates - Google Patents

Thin film electronic components and substrates Download PDF

Info

Publication number
JP3709117B2
JP3709117B2 JP2000092472A JP2000092472A JP3709117B2 JP 3709117 B2 JP3709117 B2 JP 3709117B2 JP 2000092472 A JP2000092472 A JP 2000092472A JP 2000092472 A JP2000092472 A JP 2000092472A JP 3709117 B2 JP3709117 B2 JP 3709117B2
Authority
JP
Japan
Prior art keywords
layer
thin film
solder
same material
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000092472A
Other languages
Japanese (ja)
Other versions
JP2001284485A (en
Inventor
潤哉 高藤
俊一 久和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000092472A priority Critical patent/JP3709117B2/en
Publication of JP2001284485A publication Critical patent/JP2001284485A/en
Application granted granted Critical
Publication of JP3709117B2 publication Critical patent/JP3709117B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Description

【0001】
【発明の属する技術分野】
本発明は薄膜電子部品および基板に関し、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜フィルタ等に好適に用いられる高周波用途の薄膜電子部品および基板に関するものである。
【0002】
【従来技術】
近年、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。特に、大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、CPUチップ内のクロック周波数は200MHzから1GHz、チップ間バスのクロック周波数も75MHzから133MHzという具合に高速化が顕著である。
【0003】
また、LSIの集積度が高まりチップ内の素子数の増大につれ、消費電力を抑えるために電源電圧は低下の傾向にある。これらIC回路の高速化、高密度化、低電圧化に伴い、コンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すことが必須になってきている。
【0004】
また、素子数の増大に伴う実装精度の向上や、部品実装に伴うリフロー耐性の向上等、前述した受動素子自身の電気的な特性だけではなく、実装に関する特性(実装精度、実装信頼性)も高いレベルで要求されるようになってきている。
【0005】
コンデンサの接続部のインダクタンスを低減させる手法に関して、USP4,439,813に、TiW、Ta、Al、Cuからなる下側電極からの電気信号を最短距離で得るため、絶縁層、上側電極および保護層に貫通孔を設け、この貫通孔の内面にCr/Cu/AuからなるBLM層を形成した後、このBLM層上に半田バンプを形成した薄膜コンデンサが開示されている。
【0006】
【発明が解決しようとする課題】
受動部品の高周波用途を考慮する場合、高周波での損失の小さい材料が電極および導体として用いられる。低抵抗な電極材料として、Cu、Ni、AgおよびAuが考えられるが、Cu、Niは耐酸化性に問題があり、誘電体薄膜形成時、磁性体薄膜形成時等、高温での処理が必要な薄膜コンデンサや薄膜インダクタにおいては電極として使用するのが困難であった。
【0007】
また、Agは耐酸化性の点ではCu、Niに比較して優れているものの、マイグレーションおよび絶縁層との反応の問題があり、絶縁層の薄い薄膜部品の電極として使用するのは困難であった。
【0008】
一方、Auは低抵抗でかつ耐酸化性が良好であり、絶縁体および磁性体との反応もないため、高周波用途の薄膜コンデンサや薄膜インダクタの電極として十分使用可能である。
【0009】
しかしながら、受動部品の抵抗を下げるためにAu電極を用いた場合、接続強度やリフロー耐性に関して問題があった。即ち、Auは、通常、半田との密着層として用いられるほど、半田と反応しやすく、すぐにAu−Sn合金を形成する。このAu−Sn合金は固くて脆い金属であり、半田と電極との界面に厚い合金層が形成されると、半田からなる外部端子の密着強度が劣化するという問題があった。
【0010】
そこで、Au電極と半田からなる外部端子との間に半田拡散防止層を形成することが考えられるが、従来、スパッタ法等の薄膜形成法では、コストの点や残留応力等の点により薄い半田拡散防止層しか形成できなかったため、半田拡散防止層の欠陥からAu電極に半田が拡散し、半田拡散防止層直下のAu電極と反応するという問題があった。即ち、スパッタ法等の薄膜形成法により形成された膜は、結晶粒が膜厚み方向に成長するため、結晶粒の粒界から半田が拡散し、Au電極と反応し、電極間でショートしたり、Au電極消失による特性劣化などのリフロー耐性に問題が生じてしまう。
【0011】
このような問題に対して、半田拡散防止層の厚みを厚くすることで対応可能であるものの、上記したように、高コストになったり、あるいは膜の残留応力により変形等が生じ、薄膜電子部品を作製することが困難であった。
【0012】
本発明は、薄い半田拡散防止層により半田の拡散を防止できる薄膜電子部品および基板を提供することを目的とする。
【0013】
【課題を解決するための手段】
本発明の薄膜電子部品は、支持基板と、該支持基板上に設けられ、絶縁体層および電極層を有する薄膜素子と、前記電極層に半田拡散防止層を介して接続され、半田からなる外部端子とを具備するとともに、前記半田拡散防止層が、薄膜形成法により形成された同一材料層を2層以上積層してなるものである。
【0014】
このような半田拡散防止層はスパッタリング法で形成され、電極層としてAuからなることが効果的である。
【0015】
このようにスパッタリング法により形成された層は、結晶粒が層厚み方向に成長するため、その結晶粒の間に粒界が存在する。本発明では、同一材料層を2層以上積層して半田拡散防止層を構成することにより、1層目の同一材料層とその上層の同一材料層では、結晶粒の形成位置が異なる(不連続)ことに起因して、同一材料層の結晶粒の粒界が厚み方向に直線的に形成されず、一旦界面で不連続となり、1層目の同一材料層の粒界がその上層の同一材料層の結晶粒により閉塞されたり、あるいは1層目の同一材料層と上層の同一材料層の粒界が接続されるとしても迂回して接続され、半田の拡散経路を途絶あるいは長くでき、薄い半田拡散防止層であっても、Auからなる電極層への半田の拡散を抑制でき、リフロー工程における薄膜電子部品の耐リフロー性を向上できる。
【0016】
また、本発明では、半田拡散防止層の厚みが3μm以下であることが望ましい。このように半田拡散防止層の厚みを3μm以下とすることにより、薄膜形成法により作製する場合でも低コスト化できるとともに、残留応力による破損を防止できる。
【0017】
また、本発明の基板は、上記薄膜電子部品を、その外部端子を介して基体の表面に設けてなるものである。
【0018】
【発明の実施の形態】
図1は、本発明の薄膜コンデンサからなる薄膜電子部品を示すもので、この薄膜コンデンサは、支持基板1上に、絶縁体層3(誘電体薄膜)と電極層5、7を有する薄膜素子Aが複数設けられて構成されている。電極層5、7はAuから構成され、絶縁体層3は電極層5、7により挟持されて、薄膜素子A(容量素子)が構成されている。
【0019】
薄膜コンデンサの誘電体薄膜を構成する絶縁体層3は、高周波領域において高い比誘電率を有するペロブスカイト型酸化物結晶からなる誘電体でよく、例えばPb(Mg,Nb)O3系、Pb(Mg,Nb)O3−PbTiO3系、Pb(Zr,Ti)O3系、Pb(Mg,Nb)O3−Pb(Zr,Ti)O3系、(Pb,La)ZrTiO3系、BaTiO3系、(Sr,Ba)TiO3系、あるいはこれに他の添加物を添加したり、置換した化合物であってもよく、特に限定されるものではない。
【0020】
また、絶縁体層3の膜厚は、高容量と絶縁性を確保するため0.3〜1.0μmが望ましい。これは0.3μmよりも薄い場合には被覆性が良好でなく、絶縁性が低下する場合があり、1.0μmよりも厚い場合には、容量が小さくなる傾向があるからである。絶縁体層3の膜厚は0.4〜0.8μmが望ましい。
【0021】
Auからなる電極層5、7の膜厚は、高周波領域でのインピーダンスと膜の被覆性を考慮すると0.3〜0.5μmが望ましい。電極層5、7の膜厚が0.3μmよりも薄い場合には、一部に被覆されない部分が発生する虞があるからであり、また0.5μmよりも厚い場合は、高周波領域における導体の表皮効果を考慮すると導体層の抵抗は殆ど変化しないからである。
【0022】
保護層9は、薄膜コンデンサの表面を保護するためのものであり、例えば、Si34、SiO2、ポリイミド樹脂およびBCB(ベンゾシクロブテン)等から構成されている。
【0023】
ここで、支持基板1としては、アルミナ、サファイア、窒化アルミ、MgO単結晶、SrTiO3単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
【0024】
薄膜素子A、および絶縁体層3が形成されていない絶縁体層非形成領域Bは保護層9により被覆され、この保護層9には、半田バンプからなる異なる極性の一対の外部端子11a、11bが突出して設けられている。これらの外部端子11a、11bは、絶縁体層非形成領域Bにおける保護層9に形成された貫通孔13a、13b内に形成されている。外部端子11aは下側の電極層5に電気的に接続され、外部端子11bは上側の電極層7に電気的に接続されている。
【0025】
外部端子11a、11bは、Pb、Sn、Ag、In、Cu、Bi、SbおよびZnのうち少なくとも2種以上の金属からなることが望ましく、薄膜電子部品の用途に応じて、融点及び共晶温度の異なる材料を選択すればよい。また、外部端子11a、11bはスクリーン印刷、ボールマウンター等の公知の技術を用いて形成される。
【0026】
下側電極層5は、外部端子11bを取り囲むように環状にエッチングされ、容量を形成する下側電極層5aと容量を形成しない下側電極層5bとに分離されている。
【0027】
また、上側電極層7は、絶縁体層3上において外部端子11aを取り囲むように環状にエッチングされ、容量を形成する上側電極層7aと容量を形成しない上側電極層7bとに分離されている。
【0028】
そして、上側電極層7上には半田拡散防止層21が形成されており、その形成範囲は上側電極層7と同一領域とされ、この半田拡散防止層21は、スパッタリング法により同一材料層を2層以上積層して構成されている。
【0029】
このようにスパッタリング法により2回に分けて同一材料層を形成することにより、図2に示すように、下側の同一材料層21aと上側の同一材料層21bとが形成され、それぞれの同一材料層21a、21bにおいて厚み方向に結晶粒が成長しており、それぞれの結晶粒は形成位置が異なり、不連続とされ、その粒界については同一材料層21aの粒界が同一材料層21bの結晶粒により閉塞されたり、あるいは結晶粒の粒界が厚み方向に直線的に形成されず、一旦界面で不連続となっている。尚、図2(b)は半田拡散防止層21近傍の断面図であり、図2(a)は(b)の一部拡大図であり、この(a)において白地の部分が結晶粒であり、黒地の部分が粒界であり、ここでスパッタリング法により2回分けて同一材料層を形成するとは、一層目の同一材料層を作製した後、一旦スパッタ放電を停止したり、あるいは蒸着物と被蒸着物との間にシャッタを入れた後、再度同一材料層をスパッタリング法により作製することにより、同一材料層が2層積層された半田拡散防止層21が作製される。
【0030】
半田拡散防止層21は、Ti、Cr、Ni、Cu、Pd、Ptから選ばれる1種の金属からなり、半田拡散防止層21の膜厚は、半田バリアの機能を発現するためには3μm以下、特には1〜3μmの厚みが望ましい。半田拡散防止層21とAuからなる上側電極層7との密着性を向上させるために、これらの間に公知の密着材料であるTiやCrを介在させても良い。尚、半田拡散防止層21は同一材料層を2層以上積層して構成しても良いことは勿論である。
【0031】
そして、図1に示すように、半田拡散防止層21の上面であって、且つ絶縁体層3が形成されていない絶縁体層非形成領域Bには、半田濡れ性の良好な半田密着層22が形成されている。半田濡れ性の良好な材料として、Ni−Cr、Au等があり、特にAuが望ましい。半田密着層22の膜厚は、その機能を発現するためには0.01〜0.05μmの厚みであれば良い。また、図1に示したように、半田密着層22は、半田拡散防止層21よりも狭い面積で形成されることが、半田の上側電極層7への拡散を防止するという点から望ましい。
【0032】
外部端子11aは、下側電極5a、上側電極7b、半田拡散防止層21、半田密着層22を介して支持基板1に接合されており、外部端子11bは、下側電極5b、上側電極7a、半田拡散防止層21、半田密着層22を介して支持基板1に接合されている。
【0033】
上記のようにして構成された薄膜電子部品は、外部端子11a、11bを、基体(母基板)の表面の電極に接続して用いられる。
【0034】
以上のように構成された薄膜電子部品では、薄膜素子Aの電極層5、7として、抵抗の小さいAuからなる電極層5、7を用いたため、高周波での抵抗を低下でき、薄膜素子Aの高周波化を促進できる。さらに、高誘電率のペロブスカイト型酸化物を絶縁体層3として使用できるため、高容量の薄膜コンデンサを形成でき、高周波でのインピーダンスを低下することができる。
【0035】
また、Auからなる電極層5、7を用いたとしても、外部端子11a、11bが、半田拡散防止層21を介して電極層5、7に電気的に接続されており、半田と電極層5、7との界面における合金層の形成が防止され、外部端子11の密着強度の劣化を抑制できるとともに、リフロー時に半田成分がAuからなる電極層5、7を介して拡散することを防止でき、電極層5、7間のショートや、Auからなる電極層5、7の消失による特性劣化を抑制でき、リフロー耐性を向上できる。
【0036】
そして、本発明では、半田拡散防止層21を、スパッタリング法により2回に分けて、下側の同一材料層21aと上側の同一材料層21bとから構成したので、それぞれの同一材料層21a、21bにおいて厚み方向に結晶粒が成長しており、それぞれの結晶粒は形成位置が異なり、不連続とされ、その粒界については同一材料層21aの粒界が同一材料層21bの結晶粒により閉塞されたり、あるいは結晶粒の粒界が厚み方向に直線的に形成されず、一旦界面で不連続となっており、半田の拡散経路を途絶あるいは長くでき、薄い半田拡散防止層21であっても、Auからなる電極層5、7への半田の拡散を抑制でき、リフロー工程における薄膜電子部品の耐リフロー性を向上できる。
【0037】
尚、本発明での電極層5、7の材料は低抵抗であり、かつ高温での耐酸化性及び誘電体材料との反応の小さいAuからなる材料であるが、支持基板1との密着性を上げるために、電極層5、7と支持基板1との間にTiやCrに代表される密着層を介在しても良い。
【0038】
また、上記例では、本発明を薄膜コンデンサに適用した例について説明したが、本発明では上記例に限定されるものではなく、例えば、薄膜インダクタ、薄膜LCフィルタ、あるいはこれらを複合した薄膜複合部品に適用しても良い。
【0039】
また、上記例では、一層の絶縁体層を電極層で挟持した単板型を示したが、複数の絶縁体層と電極層とを交互に積層した薄膜コンデンサであっても良い。
【0040】
尚、上記例では、Auからなる半田密着層22を形成した例について説明したが、外部端子の材質によっては、例えばPb、Snの金属からなる外部端子については、半田密着層を介在せずとも半田拡散防止層に密着するため、外部端子の密着強度の劣化を抑制できる。
【0041】
【実施例】
電極層ならびに半田拡散防止層、半田密着層の形成はDCスパッタ法を、絶縁体層はゾルゲル法にて作製した。
【0042】
先ず、アルミナからなる支持基板上にTiからなる10nmの密着層を形成し、この密着層の上面に、0.3μmのAu層を形成し、下側電極層とした。フォトリソグラフィ技術を用いて、下側電極層をパターン加工した。
【0043】
加工された下側電極層に、ゾルゲル法にて合成したPb(Mg1/3Nb2/3)O3−PbTiO3−PbZrO3塗布溶液を、スピンコート法を用いて塗布し、乾燥させた後、380℃で熱処理、810℃で焼成を行い、膜厚0.8μmのPb(Mg1/3Nb2/3)O3−PbTiO3−PbZrO3からなる絶縁体層を形成した。その後フォトリソグラフィ技術を用いて、絶縁体層に貫通孔を形成した。
【0044】
次に、絶縁体層の上面に、膜厚30nmのTi層を形成して密着層を形成し、この密着層の上面に膜厚0.3μmのAu層を形成し、上側電極層とし、この上側電極層上に、先ず膜厚1.5μmのNi層からなる同一材料層を形成した後、蒸着を一旦停止し、この後再度Niからなる同一材料層を形成することにより、膜厚3μmのNi層を形成し、半田拡散防止層とし、この半田拡散防止層上に、膜厚0.01μmのAuからなる半田密着層を形成した。このあと、フォトリソグラフィ技術を用いて、半田密着層を加工後、上側電極層及び半田拡散防止層を加工した。
【0045】
この後、光感光性BCBを塗布し、露光、現像を行い、半田密着層が露出するように、直径約100μm、深さ4.0μmの貫通孔を有する保護層を形成した。
【0046】
最後に、スクリーン印刷を用いて、加工された半田拡散防止層の上にPbが95重量%、Snが5重量%からなる高温半田ペーストを転写し、リフローを行い、外部端子を形成し、図1に示したような薄膜コンデンサを得た。
【0047】
得られた薄膜コンデンサの有効電極面積は1.4mm2 であり、周波数1kHzでの静電容量は約40nFであった。
【0048】
DCスパッタ法により、膜厚3μmのNi層(同一材料層)を一度に形成して半田拡散防止層とする以外は、上記と同様にして比較例の薄膜コンデンサを作製した。
【0049】
得られた薄膜コンデンサについて、外部端子のボールシェア強度を、シェア強度テスターを用いて各リフロー後に測定し、その結果を図3に示した。また、薄膜コンデンサの容量値を各リフロー後に測定し、その結果を図4に示した。
【0050】
図3から、繰り返しリフロー処理後のボールシェア強度を測定した結果、膜厚3μmの半田拡散防止層を一挙に作製した比較例では、リフロー1回目ですでに10%強度が低下し、2回目ではイニシャルの約70%の強度しかないのに対して、本発明の薄膜コンデンサでは、リフロー10回目でもイニシャルの約5%程度しか低下しておらず、外部端子の強度劣化が改善されていることが判る。
【0051】
図4から、比較例の試料では、リフロー3回目から、静電容量が急激に低下し、7回目でショートが発生した。この静電容量の低下は半田のAu電極層への拡散により、容量を形成する電極層の有効面積が低下したためである。また7回目では極性の異なる電極層間が半田の拡散により短絡したため、導通が生じていることが判る。
【0052】
これに対し、本発明の薄膜コンデンサでは、リフロー10回目においても、容量の変化はほとんど生じていないことから、半田の拡散及び外部端子の熱収縮に伴う応力は絶縁体層にはほとんど影響されず、絶縁が確保されていることがわかる。
【0053】
また、膜厚1μmからなるNi層(同一材料層)を2回に分けて形成することにより、膜厚2μmのNi層からなる半田拡散防止層を形成したところ、上記した半田拡散防止層の厚みが3μmの場合と同様の効果を示すことを確認した。
【0054】
また、半田バンプの組成以外のプロセスは同様にして、Pb95Sn5半田、Sn−3.5Ag半田、Sn−3Ag−0.7Cu半田の半田バンプを有する薄膜コンデンサを作製し、同様の評価を行った。リフロー温度こそ半田バンプ組成によって異なるものの、密着強度の劣化、および静電容量の挙動は共晶半田バンプでの結果と同様であり、本発明の構造がリフロー耐性に対して大きな効果があることを確認した。
【0055】
【発明の効果】
本発明の薄膜電子部品は、同一材料層を2層以上積層して半田拡散防止層を構成することにより、1層目の同一材料層とその上層の同一材料層では、結晶粒の形成位置が異なる(不連続)ことに起因して、同一材料層の結晶粒の粒界が厚み方向に直線的に形成されず、一旦界面で不連続となり、1層目の同一材料層の粒界がその上層の同一材料層の結晶粒により閉塞されたり、あるいは1層目の同一材料層と上層の同一材料層の粒界が接続されるとしても迂回して接続され、半田の拡散経路を途絶あるいは長くでき、薄い半田拡散防止層であっても、Auからなる電極層への半田の拡散を抑制でき、リフロー工程における薄膜電子部品の耐リフロー性を向上できる。
【0056】
また、半田拡散防止層の材質をNiに選択した際、半田拡散防止層と外部端子間に、通常外部端子の密着層として用いられるAuを使用せずとも外部端子の密着は確保でき、その結果、半田拡散防止層直下のAuと半田の材質の1つであるSnとが合金が生成されることも無く、外部端子の密着強度の劣化をさらに抑制することができる。
【図面の簡単な説明】
【図1】本発明の薄膜電子部品を示す断面図である。
【図2】半田拡散防止層を示すもので、(a)は(b)の断面図である。
【図3】リフロー回数とボールシェア強度の関係を示すグラフである。
【図4】リフロー回数と静電容量の関係を示したグラフである。
【符号の説明】
1・・・支持基板
3・・・絶縁体層
5・・・下側電極層
7・・・上側電極層
11a、11b・・・外部端子
21a、21b・・・半田拡散防止層
A・・・薄膜素子
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a thin film electronic component and a substrate, and more particularly to a thin film electronic component and a substrate for high frequency use suitably used for a thin film capacitor, a thin film inductor, a thin film filter, and the like.
[0002]
[Prior art]
In recent years, with the downsizing and high functionality of electronic devices, there has been an increasing demand for downsizing, thinning, and high frequency compatibility for electronic components installed in electronic devices. In particular, in a high-speed digital circuit of a computer that needs to process a large amount of information at high speed, even at the personal computer level, the clock frequency in the CPU chip is 200 MHz to 1 GHz, the clock frequency of the inter-chip bus is 75 MHz to 133 MHz, and so on. The speedup is remarkable.
[0003]
As the degree of integration of LSIs increases and the number of elements in a chip increases, the power supply voltage tends to decrease in order to reduce power consumption. As these IC circuits increase in speed, density, and voltage, passive components such as capacitors have become essential to exhibit excellent characteristics for high-frequency or high-speed pulses in conjunction with downsizing and large capacity. Yes.
[0004]
In addition to the electrical characteristics of the passive element itself, such as improvements in mounting accuracy due to the increase in the number of elements and reflow resistance due to component mounting, characteristics related to mounting (mounting accuracy, mounting reliability) It has been demanded at a high level.
[0005]
US Pat. No. 4,439,813 relates to a technique for reducing the inductance of a capacitor connection portion. In order to obtain an electrical signal from a lower electrode made of TiW, Ta, Al, Cu at the shortest distance, an insulating layer, an upper electrode, and a protective layer A thin film capacitor is disclosed in which a through hole is provided in a through hole, a BLM layer made of Cr / Cu / Au is formed on the inner surface of the through hole, and then a solder bump is formed on the BLM layer.
[0006]
[Problems to be solved by the invention]
When considering high frequency applications of passive components, materials with low loss at high frequencies are used as electrodes and conductors. Cu, Ni, Ag and Au can be considered as low-resistance electrode materials. However, Cu and Ni have problems with oxidation resistance, and it is necessary to process at a high temperature when forming a dielectric thin film or magnetic thin film. Such thin film capacitors and thin film inductors are difficult to use as electrodes.
[0007]
In addition, Ag is superior to Cu and Ni in terms of oxidation resistance, but there are problems of migration and reaction with the insulating layer, making it difficult to use as an electrode for thin film components with a thin insulating layer. It was.
[0008]
On the other hand, since Au has low resistance and good oxidation resistance and does not react with insulators and magnetic substances, it can be sufficiently used as an electrode for thin film capacitors and thin film inductors for high frequency applications.
[0009]
However, when Au electrodes are used to reduce the resistance of passive components, there are problems with connection strength and reflow resistance. That is, Au is usually more likely to react with solder as it is used as an adhesive layer with solder, and immediately forms an Au—Sn alloy. This Au—Sn alloy is a hard and brittle metal, and when a thick alloy layer is formed at the interface between the solder and the electrode, there is a problem that the adhesion strength of the external terminal made of solder deteriorates.
[0010]
Therefore, it is conceivable to form a solder diffusion prevention layer between the Au electrode and the external terminal made of solder. Conventionally, in the thin film formation method such as the sputtering method, a thin solder is required due to cost and residual stress. Since only the diffusion preventing layer could be formed, there was a problem that the solder diffused into the Au electrode due to a defect in the solder diffusion preventing layer and reacted with the Au electrode immediately below the solder diffusion preventing layer. That is, in a film formed by a thin film formation method such as sputtering, the crystal grains grow in the film thickness direction, so that the solder diffuses from the grain boundaries of the crystal grains, reacts with the Au electrodes, and shorts between the electrodes. Therefore, there arises a problem in reflow resistance such as characteristic deterioration due to disappearance of the Au electrode.
[0011]
Although it is possible to cope with such problems by increasing the thickness of the solder diffusion prevention layer, as described above, the cost becomes high, or deformation or the like occurs due to the residual stress of the film, and the thin film electronic component It was difficult to produce.
[0012]
It is an object of the present invention to provide a thin film electronic component and a substrate that can prevent the diffusion of solder by a thin solder diffusion preventing layer.
[0013]
[Means for Solving the Problems]
The thin film electronic component of the present invention includes a support substrate, a thin film element provided on the support substrate, having an insulator layer and an electrode layer, and connected to the electrode layer via a solder diffusion prevention layer, and is made of external solder. The solder diffusion preventing layer is formed by laminating two or more layers of the same material formed by a thin film forming method .
[0014]
Such a solder diffusion preventing layer is formed by sputtering, and it is effective that the electrode layer is made of Au.
[0015]
In the layer formed by the sputtering method in this manner, crystal grains grow in the layer thickness direction, and therefore a grain boundary exists between the crystal grains. In the present invention, by forming a solder diffusion prevention layer by laminating two or more of the same material layers, crystal grain formation positions are different between the same material layer in the first layer and the same material layer above it (discontinuous). ), The grain boundaries of crystal grains in the same material layer are not formed linearly in the thickness direction, but once become discontinuous at the interface, the grain boundaries of the first same material layer are the same material in the upper layer. Even if the first layer of the same material layer and the upper layer of the same material layer are connected to each other, they are connected by detours, and the diffusion path of the solder can be interrupted or lengthened. Even if it is a diffusion prevention layer, the diffusion of solder to the electrode layer made of Au can be suppressed, and the reflow resistance of the thin film electronic component in the reflow process can be improved.
[0016]
In the present invention, the thickness of the solder diffusion preventing layer is desirably 3 μm or less. Thus, by setting the thickness of the solder diffusion preventing layer to 3 μm or less, the cost can be reduced even when the thin film forming method is used, and damage due to residual stress can be prevented.
[0017]
Further, the substrate of the present invention is obtained by providing the above-described thin film electronic component on the surface of a base via its external terminal.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a thin film electronic component comprising the thin film capacitor of the present invention. This thin film capacitor has a thin film element A having an insulating layer 3 (dielectric thin film) and electrode layers 5 and 7 on a support substrate 1. Are provided. The electrode layers 5 and 7 are made of Au, and the insulator layer 3 is sandwiched between the electrode layers 5 and 7 to form a thin film element A (capacitive element).
[0019]
The insulator layer 3 constituting the dielectric thin film of the thin film capacitor may be a dielectric made of a perovskite type oxide crystal having a high relative dielectric constant in a high frequency region. For example, Pb (Mg, Nb) O 3 type, Pb (Mg) , Nb) O 3 —PbTiO 3 system, Pb (Zr, Ti) O 3 system, Pb (Mg, Nb) O 3 —Pb (Zr, Ti) O 3 system, (Pb, La) ZrTiO 3 system, BaTiO 3 It may be a system, (Sr, Ba) TiO 3 system, or a compound in which other additives are added or substituted thereto, and is not particularly limited.
[0020]
The film thickness of the insulator layer 3 is preferably 0.3 to 1.0 μm in order to ensure high capacity and insulation. This is because when the thickness is smaller than 0.3 μm, the covering property is not good and the insulating property may be lowered, and when the thickness is larger than 1.0 μm, the capacity tends to be small. The film thickness of the insulator layer 3 is preferably 0.4 to 0.8 μm.
[0021]
The film thickness of the electrode layers 5 and 7 made of Au is preferably 0.3 to 0.5 μm in consideration of impedance in the high frequency region and film coverage. This is because when the electrode layers 5 and 7 are thinner than 0.3 μm, there is a possibility that a portion that is not partially covered may occur, and when thicker than 0.5 μm, the conductor layer in the high frequency region This is because the resistance of the conductor layer hardly changes in consideration of the skin effect.
[0022]
The protective layer 9 is for protecting the surface of the thin film capacitor, and is made of, for example, Si 3 N 4 , SiO 2 , polyimide resin, BCB (benzocyclobutene), or the like.
[0023]
Here, the support substrate 1 is not particularly limited as it is selected from alumina, sapphire, aluminum nitride, MgO single crystal, SrTiO 3 single crystal, surface silicon oxide, glass, quartz and the like.
[0024]
The thin film element A and the insulating layer non-formation region B where the insulating layer 3 is not formed are covered with a protective layer 9, and the protective layer 9 has a pair of external terminals 11a and 11b having different polarities made of solder bumps. Is provided protruding. These external terminals 11a and 11b are formed in through holes 13a and 13b formed in the protective layer 9 in the insulator layer non-forming region B. The external terminal 11 a is electrically connected to the lower electrode layer 5, and the external terminal 11 b is electrically connected to the upper electrode layer 7.
[0025]
The external terminals 11a and 11b are preferably made of at least two kinds of metals among Pb, Sn, Ag, In, Cu, Bi, Sb and Zn, and have a melting point and a eutectic temperature depending on the use of the thin film electronic component. Different materials may be selected. The external terminals 11a and 11b are formed using a known technique such as screen printing or ball mounter.
[0026]
The lower electrode layer 5 is annularly etched so as to surround the external terminal 11b, and is separated into a lower electrode layer 5a that forms a capacitor and a lower electrode layer 5b that does not form a capacitor.
[0027]
The upper electrode layer 7 is annularly etched on the insulator layer 3 so as to surround the external terminal 11a, and is separated into an upper electrode layer 7a that forms a capacitor and an upper electrode layer 7b that does not form a capacitor.
[0028]
A solder diffusion prevention layer 21 is formed on the upper electrode layer 7, and the formation range thereof is the same as that of the upper electrode layer 7. This solder diffusion prevention layer 21 is formed of two layers of the same material by sputtering. It is configured by stacking more than one layer.
[0029]
In this way, by forming the same material layer in two by sputtering, as shown in FIG. 2, the lower same material layer 21a and the upper same material layer 21b are formed, and the same material layers are formed. Crystal grains grow in the thickness direction in the layers 21a and 21b. The formation positions of the crystal grains are different and are discontinuous, and the grain boundary of the same material layer 21a is the crystal of the same material layer 21b. It is blocked by grains, or grain boundaries of crystal grains are not formed linearly in the thickness direction, and are once discontinuous at the interface. 2B is a cross-sectional view of the vicinity of the solder diffusion preventing layer 21. FIG. 2A is a partially enlarged view of FIG. 2B. In FIG. 2A, the white background is a crystal grain. The black part is the grain boundary, and here, the same material layer is formed twice by sputtering. After the first material layer is formed, the sputter discharge is stopped once or After putting the shutter between the deposition object and the same material layer by sputtering again, the solder diffusion preventing layer 21 in which two identical material layers are laminated is produced.
[0030]
The solder diffusion preventing layer 21 is made of one kind of metal selected from Ti, Cr, Ni, Cu, Pd, and Pt. The thickness of the solder diffusion preventing layer 21 is 3 μm or less in order to exhibit the function of the solder barrier. In particular, a thickness of 1 to 3 μm is desirable. In order to improve the adhesion between the solder diffusion preventing layer 21 and the upper electrode layer 7 made of Au, a known adhesion material such as Ti or Cr may be interposed therebetween. Needless to say, the solder diffusion preventing layer 21 may be formed by laminating two or more layers of the same material.
[0031]
As shown in FIG. 1, the solder adhesion layer 22 having good solder wettability is formed on the upper surface of the solder diffusion preventing layer 21 and in the insulating layer non-forming region B where the insulating layer 3 is not formed. Is formed. Examples of materials having good solder wettability include Ni—Cr and Au, and Au is particularly desirable. The film thickness of the solder adhesion layer 22 may be 0.01 to 0.05 μm in order to exhibit its function. Further, as shown in FIG. 1, it is desirable that the solder adhesion layer 22 be formed with a smaller area than the solder diffusion preventing layer 21 from the viewpoint of preventing the diffusion of solder to the upper electrode layer 7.
[0032]
The external terminal 11a is joined to the support substrate 1 through the lower electrode 5a, the upper electrode 7b, the solder diffusion preventing layer 21, and the solder adhesion layer 22, and the external terminal 11b is connected to the lower electrode 5b, the upper electrode 7a, The support substrate 1 is bonded via the solder diffusion preventing layer 21 and the solder adhesion layer 22.
[0033]
The thin-film electronic component configured as described above is used by connecting the external terminals 11a and 11b to the electrodes on the surface of the base (mother substrate).
[0034]
In the thin film electronic component configured as described above, since the electrode layers 5 and 7 made of Au having a small resistance are used as the electrode layers 5 and 7 of the thin film element A, the resistance at a high frequency can be reduced. High frequency can be promoted. Furthermore, since a high-permittivity perovskite oxide can be used as the insulator layer 3, a high-capacity thin film capacitor can be formed and impedance at high frequencies can be reduced.
[0035]
Even if the electrode layers 5 and 7 made of Au are used, the external terminals 11 a and 11 b are electrically connected to the electrode layers 5 and 7 through the solder diffusion prevention layer 21. , 7 can be prevented from forming an alloy layer, the deterioration of the adhesion strength of the external terminal 11 can be suppressed, and the solder component can be prevented from diffusing through the electrode layers 5 and 7 made of Au during reflow, Characteristic deterioration due to short-circuit between the electrode layers 5 and 7 and disappearance of the electrode layers 5 and 7 made of Au can be suppressed, and reflow resistance can be improved.
[0036]
In the present invention, the solder diffusion preventing layer 21 is divided into two portions by the sputtering method, and is composed of the same material layer 21a on the lower side and the same material layer 21b on the upper side. The crystal grains grow in the thickness direction, and the formation positions of the crystal grains are different and are discontinuous, and the grain boundaries of the same material layer 21a are blocked by the crystal grains of the same material layer 21b. Or the grain boundaries of the crystal grains are not formed linearly in the thickness direction, but are once discontinuous at the interface, and the solder diffusion path can be interrupted or lengthened. The diffusion of solder to the electrode layers 5 and 7 made of Au can be suppressed, and the reflow resistance of the thin film electronic component in the reflow process can be improved.
[0037]
In addition, the material of the electrode layers 5 and 7 in the present invention is a material made of Au that has low resistance, oxidation resistance at high temperature, and small reaction with the dielectric material. In order to increase the adhesion, an adhesion layer typified by Ti or Cr may be interposed between the electrode layers 5 and 7 and the support substrate 1.
[0038]
In the above example, the example in which the present invention is applied to a thin film capacitor has been described. However, the present invention is not limited to the above example. For example, a thin film inductor, a thin film LC filter, or a thin film composite component obtained by combining these components. You may apply to.
[0039]
In the above example, a single plate type in which one insulator layer is sandwiched between electrode layers is shown, but a thin film capacitor in which a plurality of insulator layers and electrode layers are alternately stacked may be used.
[0040]
In the above example, the example in which the solder adhesion layer 22 made of Au is formed has been described. However, depending on the material of the external terminal, for example, the external terminal made of a metal of Pb or Sn does not need to interpose the solder adhesion layer. Since it adheres to the solder diffusion preventing layer, it is possible to suppress deterioration of the adhesion strength of the external terminal.
[0041]
【Example】
The electrode layer, the solder diffusion preventing layer, and the solder adhesion layer were formed by DC sputtering, and the insulator layer was prepared by sol-gel method.
[0042]
First, a 10 nm adhesion layer made of Ti was formed on a support substrate made of alumina, and a 0.3 μm Au layer was formed on the upper surface of the adhesion layer to form a lower electrode layer. The lower electrode layer was patterned using photolithography technology.
[0043]
After the Pb (Mg 1/3 Nb 2/3 ) O 3 -PbTiO 3 —PbZrO 3 coating solution synthesized by the sol-gel method is applied to the processed lower electrode layer using the spin coating method and dried. Heat treatment was performed at 380 ° C. and firing was performed at 810 ° C. to form an insulator layer made of Pb (Mg 1/3 Nb 2/3 ) O 3 —PbTiO 3 —PbZrO 3 with a film thickness of 0.8 μm. Thereafter, through holes were formed in the insulator layer using a photolithography technique.
[0044]
Next, a 30 nm-thickness Ti layer is formed on the top surface of the insulator layer to form an adhesion layer, and a 0.3 μm-thickness Au layer is formed on the top surface of this adhesion layer to form an upper electrode layer. On the upper electrode layer, first, the same material layer composed of a Ni layer having a thickness of 1.5 μm is formed, and then the deposition is temporarily stopped, and then the same material layer composed of Ni is formed again, thereby forming a film having a thickness of 3 μm. A Ni layer was formed as a solder diffusion preventing layer, and a solder adhesion layer made of Au having a thickness of 0.01 μm was formed on the solder diffusion preventing layer. Thereafter, the upper electrode layer and the solder diffusion prevention layer were processed after processing the solder adhesion layer by using a photolithography technique.
[0045]
Thereafter, a photosensitive BCB was applied, exposed and developed to form a protective layer having a through hole having a diameter of about 100 μm and a depth of 4.0 μm so that the solder adhesion layer was exposed.
[0046]
Finally, by using screen printing, a high-temperature solder paste composed of 95% by weight of Pb and 5% by weight of Sn is transferred onto the processed solder diffusion prevention layer, reflowed, and external terminals are formed. A thin film capacitor as shown in 1 was obtained.
[0047]
The effective electrode area of the obtained thin film capacitor was 1.4 mm 2 , and the capacitance at a frequency of 1 kHz was about 40 nF.
[0048]
A thin film capacitor of a comparative example was produced in the same manner as described above except that a 3 μm thick Ni layer (same material layer) was formed at a time to form a solder diffusion preventing layer by DC sputtering.
[0049]
About the obtained thin film capacitor, the ball shear strength of the external terminal was measured after each reflow using a shear strength tester, and the result is shown in FIG. The capacitance value of the thin film capacitor was measured after each reflow, and the result is shown in FIG.
[0050]
From FIG. 3, as a result of measuring the ball shear strength after repeated reflow treatment, in the comparative example in which a solder diffusion prevention layer having a film thickness of 3 μm was produced at once, the strength decreased by 10% in the first reflow, and in the second time In contrast to the initial strength of only about 70%, the thin film capacitor of the present invention is only about 5% lower than the initial even after the 10th reflow, and the strength deterioration of the external terminal is improved. I understand.
[0051]
From FIG. 4, in the sample of the comparative example, the electrostatic capacitance suddenly decreased from the third reflow, and a short circuit occurred at the seventh. This decrease in capacitance is due to a decrease in effective area of the electrode layer forming the capacitance due to diffusion of solder into the Au electrode layer. In addition, in the seventh time, it can be seen that conduction occurs because the electrode layers having different polarities are short-circuited by the diffusion of the solder.
[0052]
On the other hand, in the thin film capacitor of the present invention, since the capacitance hardly changed even after the 10th reflow, the stress due to the diffusion of the solder and the thermal contraction of the external terminal is hardly affected by the insulator layer. It can be seen that insulation is secured.
[0053]
Further, when a solder diffusion prevention layer made of a Ni layer having a thickness of 2 μm was formed by forming a Ni layer (same material layer) having a thickness of 1 μm in two steps, the thickness of the solder diffusion prevention layer described above was formed. It was confirmed that the same effect as in the case of 3 μm was exhibited.
[0054]
In addition, processes other than the composition of the solder bumps were similarly performed, and thin film capacitors having solder bumps of Pb95Sn5 solder, Sn-3.5Ag solder, and Sn-3Ag-0.7Cu solder were produced and evaluated in the same manner. Although the reflow temperature varies depending on the solder bump composition, the deterioration of adhesion strength and the behavior of capacitance are the same as the results for eutectic solder bumps, and the structure of the present invention has a great effect on reflow resistance. confirmed.
[0055]
【The invention's effect】
In the thin film electronic component of the present invention, by forming two or more of the same material layers to form a solder diffusion prevention layer, the formation positions of crystal grains are the same in the first material layer and the same material layer above it. Due to the difference (discontinuity), the grain boundaries of the crystal grains of the same material layer are not formed linearly in the thickness direction, but once become discontinuous at the interface, the grain boundaries of the first material layer of the same material layer Even if the upper same material layer is blocked by crystal grains, or the same material layer in the first layer and the upper material layer are connected, the solder diffusion path is interrupted or lengthened. Even if it is a thin solder diffusion prevention layer, the diffusion of solder to the electrode layer made of Au can be suppressed, and the reflow resistance of the thin film electronic component in the reflow process can be improved.
[0056]
In addition, when Ni is selected as the material for the solder diffusion prevention layer, the adhesion of the external terminals can be secured between the solder diffusion prevention layer and the external terminals without using Au, which is usually used as the adhesion layer of the external terminals, and as a result Further, there is no formation of an alloy between Au just below the solder diffusion preventing layer and Sn, which is one of solder materials, and it is possible to further suppress the deterioration of the adhesion strength of the external terminals.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a thin film electronic component of the present invention.
FIG. 2 shows a solder diffusion preventing layer, wherein (a) is a cross-sectional view of (b).
FIG. 3 is a graph showing the relationship between the number of reflows and the ball share strength.
FIG. 4 is a graph showing the relationship between the number of reflows and the capacitance.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Support substrate 3 ... Insulator layer 5 ... Lower electrode layer 7 ... Upper electrode layer 11a, 11b ... External terminal 21a, 21b ... Solder diffusion prevention layer A ... Thin film element

Claims (5)

支持基板と、該支持基板上に設けられ、絶縁体層および電極層を有する薄膜素子と、前記電極層に半田拡散防止層を介して接続され、半田からなる外部端子とを具備するとともに、前記半田拡散防止層が、薄膜形成法により形成された同一材料層を2層以上積層してなることを特徴とする薄膜電子部品。A support substrate, a thin film element provided on the support substrate, having an insulator layer and an electrode layer, and connected to the electrode layer via a solder diffusion prevention layer, and having external terminals made of solder, and A thin film electronic component, wherein the solder diffusion preventing layer is formed by laminating two or more layers of the same material formed by a thin film forming method . 同一材料層はスパッタリング法で形成されていることを特徴とする請求項1記載の薄膜電子部品。The thin film electronic component according to claim 1, wherein the same material layer is formed by a sputtering method. 電極層がAuからなることを特徴とする請求項1または2記載の薄膜電子部品。3. The thin film electronic component according to claim 1, wherein the electrode layer is made of Au. 半田拡散防止層の厚みが3μm以下であることを特徴とする請求項1乃至3のうちいずれかに記載の薄膜電子部品。4. The thin film electronic component according to claim 1, wherein the solder diffusion preventing layer has a thickness of 3 [mu] m or less. 請求項1乃至4のうちいずれかに記載の薄膜電子部品を、その外部端子を介して基体の表面に設けてなることを特徴とする基板。5. A substrate comprising the thin film electronic component according to claim 1 provided on a surface of a base via an external terminal.
JP2000092472A 2000-03-29 2000-03-29 Thin film electronic components and substrates Expired - Fee Related JP3709117B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000092472A JP3709117B2 (en) 2000-03-29 2000-03-29 Thin film electronic components and substrates

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000092472A JP3709117B2 (en) 2000-03-29 2000-03-29 Thin film electronic components and substrates

Publications (2)

Publication Number Publication Date
JP2001284485A JP2001284485A (en) 2001-10-12
JP3709117B2 true JP3709117B2 (en) 2005-10-19

Family

ID=18607800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000092472A Expired - Fee Related JP3709117B2 (en) 2000-03-29 2000-03-29 Thin film electronic components and substrates

Country Status (1)

Country Link
JP (1) JP3709117B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2287899A1 (en) * 2009-08-18 2011-02-23 SEMIKRON Elektronik GmbH & Co. KG Solder connection with a multilayered solderable layer

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4140375B2 (en) 2002-12-19 2008-08-27 富士ゼロックス株式会社 Service search device, service search system, and service search program
JP4185499B2 (en) 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 Semiconductor device
JP2006344850A (en) * 2005-06-10 2006-12-21 Murata Mfg Co Ltd Electronic component
JP6795327B2 (en) * 2016-04-22 2020-12-02 ローム株式会社 Chip capacitor
US10607779B2 (en) 2016-04-22 2020-03-31 Rohm Co., Ltd. Chip capacitor having capacitor region directly below external electrode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2287899A1 (en) * 2009-08-18 2011-02-23 SEMIKRON Elektronik GmbH & Co. KG Solder connection with a multilayered solderable layer
US20110042831A1 (en) * 2009-08-18 2011-02-24 Semikron Elektronik Gmbh & Co., Kg Layered Chip For Use In Soldering
US8354754B2 (en) * 2009-08-18 2013-01-15 Semikron Elektronik Gmbh & Co., Kg Layered chip for use in soldering

Also Published As

Publication number Publication date
JP2001284485A (en) 2001-10-12

Similar Documents

Publication Publication Date Title
US6573584B1 (en) Thin film electronic device and circuit board mounting the same
JP3843708B2 (en) Semiconductor device, manufacturing method thereof, and thin film capacitor
US6624501B2 (en) Capacitor and semiconductor device
US6624500B2 (en) Thin-film electronic component and motherboard
JP2002008942A (en) Capacitor device, method of manufacturing the same, and module mounted with the device
JP3709117B2 (en) Thin film electronic components and substrates
JPWO2009028596A1 (en) Passive element embedded substrate, manufacturing method, and semiconductor device
JPH0547586A (en) Capacitor
JP3967964B2 (en) Thin film electronic components
JP2018133363A (en) Electronic component built-in substrate and substrate mounting structure
JP2001185444A (en) Thin film electronic component
JP2001284168A (en) Thin-film electronic component and substrate
JP4009078B2 (en) Thin film electronic components
JP3652281B2 (en) Thin film electronic components and substrates
JP3860675B2 (en) Capacitor
JP3681951B2 (en) Thin film electronic components and substrates
JP2002075782A (en) Thin-film capacitor
JP3572228B2 (en) Thin film electronic components
JP2001345234A (en) Thin film electronic part, laminated thin film electronic part, and substrate
JPH0888318A (en) Thin-film capacitor and board with built-u//in thin-film capacitor
JP2001345232A (en) Thin film electronic part and substrate
JP3645808B2 (en) Thin-film electronic component, its manufacturing method and substrate
JP2006005309A (en) Capacitor device
JP2001185445A (en) Thin film electronic component
JP2002110453A (en) Thin-film electronic part and substrate

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees