JP2004273640A - Solid-state imaging device and its manufacturing method - Google Patents

Solid-state imaging device and its manufacturing method Download PDF

Info

Publication number
JP2004273640A
JP2004273640A JP2003060328A JP2003060328A JP2004273640A JP 2004273640 A JP2004273640 A JP 2004273640A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2004273640 A JP2004273640 A JP 2004273640A
Authority
JP
Japan
Prior art keywords
region
conductivity type
semiconductor region
electrode
receiving sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003060328A
Other languages
Japanese (ja)
Inventor
Yoshiaki Kitano
良昭 北野
Hideji Abe
秀司 阿部
Atsushi Kuroiwa
淳 黒岩
Kiyoshi Hirata
清 平田
Hiroaki Oki
洋昭 大木
Nobuhiro Karasawa
信浩 唐澤
Ritsuo Takizawa
律夫 滝澤
Mitsuru Yamashita
満 山下
Mitsuru Sato
充 佐藤
Katsunori Kokubu
勝則 國分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003060328A priority Critical patent/JP2004273640A/en
Application filed by Sony Corp filed Critical Sony Corp
Priority to US10/548,182 priority patent/US7473977B2/en
Priority to PCT/JP2004/002817 priority patent/WO2004079825A1/en
Priority to TW093105886A priority patent/TWI241711B/en
Priority to EP04717820A priority patent/EP1608023B1/en
Priority to KR1020057016554A priority patent/KR20050106495A/en
Priority to CNB2004800118169A priority patent/CN100481482C/en
Publication of JP2004273640A publication Critical patent/JP2004273640A/en
Priority to US12/200,424 priority patent/US7928487B2/en
Priority to US12/323,006 priority patent/US8017984B2/en
Priority to US12/323,019 priority patent/US7935563B2/en
Priority to US12/277,982 priority patent/US7791118B2/en
Priority to US12/277,958 priority patent/US7821093B2/en
Priority to US13/211,362 priority patent/US8598640B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging device having satisfactory noise and read characteristics by improving the noise and read characteristics with enhanced balance. <P>SOLUTION: In the solid-state imaging device, an electrode 8 for reading signal charges is provided at one side of a light reception sensor 11 for composing pixels, a specific voltage signal V is applied to a shielding film 9 that is formed while covering portions other than the light reception sensor section 11 in an imaging region, a second-conductivity-type semiconductor region 6 is formed at the center on the surface of a first-conductivity-type semiconductor region 2 for composing the photoelectric conversion region of the light reception sensor 11, and regions 10 (10A, 10B) whose impurity concentration is lower than the second-conductivity-type semiconductor region 6 are formed at the end of the side of the electrode 8 on the surface of the first-conductivity-type semiconductor region 2 and the end of the side of a pixel separation region 3 at the opposite side. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に係わる。
【０００２】
【従来の技術】
ＣＣＤ固体撮像素子やＣＭＯＳ型固体撮像素子等において、Ｎ型不純物領域が形成された受光センサ部の表面に、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域が形成されている構成、即ちいわゆるＨＡＤ（Ｈｏｌｅ Ａｃｃｕｍｕｌａｔｅｄ Ｄｉｏｄｅ）センサが用いられている。
【０００３】
このＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の概略断面図を図１６に示す。
このＣＣＤ固体撮像素子は、シリコン基板等の半導体基体５１に、光電変換領域となるＮ型半導体領域５２、Ｐ型のチャネルストップ領域（画素分離領域）５３、Ｐ型半導体ウエル領域５４、Ｎ型の転送チャネル領域５５、Ｐ型の読み出しゲート部６２が形成され、さらに光電変換領域のＮ型半導体領域５２の表面にＰＰ＋（Ｐ型の高不純物濃度）の正電荷蓄積領域（ホールアキュムレート層）５６が形成されてなる。これらＮ型半導体領域５２及び正電荷蓄積領域（ホールアキュムレート層）５６ことにより受光センサ部６１が構成される。
半導体基体５１上には、ゲート絶縁膜を介して電荷転送電極５８が形成されている。
さらに、電荷転送電極５８の上方には、層間絶縁膜を介して電荷転送電極５８を覆うように遮光膜５９が形成され、垂直転送レジスタ６３に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜５９は、受光センサ部６１に光が入射するように、受光センサ部６１上に開口を有している。
そして、Ｐ型半導体ウエル領域５４及びＮ型の転送チャネル領域５５とその上方の電荷転送電極５８により垂直転送レジスタ６３が構成される。電荷転送電極５８は、この垂直転送レジスタ６３から読み出しゲート部６２にわたって形成されている。
【０００４】
垂直転送レジスタ６３は、垂直方向（図１６中紙面に垂直な方向）に並んだ受光センサ部６１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ６３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部６１間にもチャネルストップ領域（画素分離領域）５３が同様に形成されることによって各画素の受光センサ部６１が分離される。
そして、多数の受光センサ部６１がマトリックス状に配列されて、ＣＣＤ固体撮像素子が構成される（例えば特許文献１参照）。
【０００５】
このような固体撮像素子では、通常、読み出しゲート部６２及び垂直転送レジスタ６３に、多結晶シリコン等により成る電荷転送電極５８を、１層又は複数層形成している。
そして、読み出しゲート部６２のポテンシャルと垂直転送レジスタ６３のポテンシャルとを制御して、受光センサ部６１（特にその光電変換領域５２）から垂直転送レジスタ６３への信号電荷の読み出し及び垂直転送レジスタ６３における信号電荷の転送をそれぞれ行っている。
このとき、水平方向即ち図中左右方向に隣り合う画素に電荷が読み出されないように、チャネルストップ領域（画素分離領域）５３のポテンシャルが制御される。
入射光は、光電変換領域（Ｎ型半導体領域）５２において、信号電荷に変換されて蓄積される。
【０００６】
しかしながら、近年画素サイズの縮小化に伴って、チャネルストップ領域（画素分離領域）５３、垂直転送レジスタ６３、読み出しゲート部６２、光電変換領域（Ｎ型半導体領域）５２のそれぞれのポテンシャルが、相互に２次元モジュレーションの影響を受けて、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性の全てを従来と同等のレベルで保持することが困難になってきている。
【０００７】
例えば読み出しゲート部６２の幅が狭くなると、垂直転送レジスタ６３、光電変換領域５２の影響を受けて読み出しゲート部６２のポテンシャルが低くなる。そのためブルーミング特性の悪化を招く。これを防ぐために、光電変換領域５２のポテンシャルを深くすると読み出し電圧が高くなってしまい、電荷読み出し特性が悪化してしまう。
また、例えばチャネルストップ領域（画素分離領域）５３が狭くなると、読み出しゲート部６２のポテンシャルと同様に、２次元モジュレーションの影響でポテンシャルが低くなり、その結果として画素分離特性が悪化してしまう。
【０００８】
さらに、光電変換領域５２のサイズ縮小に伴い、飽和信号量の特性の確保が困難になるため、より浅く光電変換領域５２を作製する必要があるが、その場合光電変換領域５２の表面にある正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルが低くなり、ホールに対するノイズ成分であるエレクトロンのトラップ確率が下がり、ノイズ成分の増加を招く。
これを防ぐために、正電荷蓄積領域（ホールアキュムレート層）４のＰ型不純物の濃度を大きくすると、隣の読み出しゲート部６２のポテンシャルが高くなってしまい、読み出し特性が悪化する。また同時にチャネルストップ領域（画素分離領域）５３のポテンシャルも高くなってしまい、電荷読み出し時においてチャネルストップ領域（画素分離領域）５３と垂直転送レジスタ６３間の電界が強くなり、アバランシェブレークダウン等によりノイズ成分が増加することが考えられる。
【０００９】
上述の問題に対して、例えば、遮光膜５９に所定の電圧信号を印加することによって、チャネルストップ領域（画素分離領域）５３、読み出しゲート部６２、正電荷蓄積領域（ホールアキュムレート層）５６のそれぞれのポテンシャルの深さを可変し得るように構成し、例えばブルーミング特性、画素分離特性、ノイズ特性が悪化している際には遮光膜５９にマイナスの電圧信号を印加し、読み出し特性が悪化している際には遮光膜５９にプラスの電圧信号を印加することにより、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保できる方法が考え出されている（例えば特許文献２参照）。
【００１０】
【特許文献１】
特開２００２−２５２３４２号公報（段落番号［００２１］、図３）
【特許文献２】
特開２００２−５１２６７号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、図１６に示したＣＣＤ固体撮像素子において、遮光膜５９に電圧信号を印加する構成とした場合に、各部分の設計条件（幅・深さ・不純物濃度等）によっては、ノイズ特性と読み出し特性とを共に満足させることが難しくなることがある。
【００１２】
これは、前述したように垂直転送レジスタ６３への光の入射を防ぐ目的で、遮光膜５９が受光センサ部６１の表面のＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６上に張り出して形成されているからである。
これにより、例えば遮光膜５９にマイナスの電圧信号を印加することにより正電荷蓄積領域（ホールアキュムレート層）５６のポテンシャルを高くして、ホールに対するノイズ成分であるエレクトロンのトラップ確率を上げることによってノイズ特性の改善を図った場合において、チャネルストップ領域（画素分離領域）５３側でＮ型の転送チャネル領域５５とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間、もしくはＮ型半導体領域５２とＰ＋の正電荷蓄積領域（ホールアキュムレート層）５６との間に大きな電界が生じることにより、アバランシェブレークダウン等によるノイズ成分が多く発生して、充分なノイズ特性が得られないことが有りうる。
一方、読み出しゲート部６２側においても、遮光膜５９にマイナスの電圧信号を印加することにより読み出しゲート部６２のポテンシャルが上がってしまい、読み出し電圧が大きくなって、充分な読み出し特性が得られないことが懸念される。
【００１３】
また、例えば正電荷蓄積領域（ホールアキュムレート層）５６のＰ型不純物濃度を薄くすると、読み出し特性は向上するがノイズ特性は悪化してしまう。
【００１４】
上述した問題の解決のために、本発明においては、ノイズ特性及び読み出し特性をバランスよく向上することにより、充分なノイズ特性及び読み出し特性を有する固体撮像素子及びその製造方法を提供するものである。
【００１５】
【課題を解決するための手段】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１６】
上述の本発明の固体撮像素子の構成によれば、遮光膜に所定の電圧信号を印加するように構成していることにより、遮光膜から補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１７】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【００１８】
上述の本発明の固体撮像素子の構成によれば、第１の電極の受光センサ部側に設けられた他の電極に所定の電圧信号を印加するように構成していることにより、この他の電極から、第１の電極と受光センサ部との間に補助的な電界を生じさせて、受光センサ部から及ぶ２次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【００１９】
本発明の固体撮像素子の製造方法は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成するものである。
【００２０】
上述の本発明の固体撮像素子の製造方法によれば、遮光膜に所定の電圧信号を印加するように構成され、上述のように各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能である固体撮像素子を製造するときに、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成することにより、前述したように受光センサ部の表面の端部のポテンシャル深さを補正することができ、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することが可能な構成の固体撮像素子を製造することができる。
【００２１】
【発明の実施の形態】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２２】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２３】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、電極が電荷転送部における電荷転送電極を兼ねる構成とする。
【００２４】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、受光センサ部上の遮光膜の開口と自己整合して形成されている構成とする。
【００２５】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、電極の受光センサ部側に、第１の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成され、第１導電型の半導体領域の表面の第１の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【００２６】
また本発明は、上記固体撮像素子において、電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【００２７】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、第１の電極が電荷転送部における電荷転送電極である構成とする。
【００２８】
また本発明は、上記固体撮像素子において、受光センサ部の第２導電型の半導体領域が、他の電極の端縁と自己整合して形成されている構成とする。
【００２９】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域が形成された固体撮像素子を製造する際に、第１導電型の半導体領域を形成した後に、この第１導電型の半導体領域の表面の中央部に第２導電型の半導体領域を、この第１導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する固体撮像素子の製造方法である。
【００３０】
また本発明は、上記固体撮像素子の製造方法において、第２導電型の半導体領域及びこの第２導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行う。
【００３１】
また本発明は、上記固体撮像素子の製造方法において、第１導電型の半導体領域を形成した後に遮光膜を形成し、受光センサ部上の遮光膜に開口部を形成し、遮光膜をマスクとして用いてイオン注入を行って第２導電型の半導体領域を形成する。
【００３２】
図１は、本発明の一実施の形態として、固体撮像素子の概略構成図（断面図）を示す。本実施の形態は、本発明をＣＣＤ固体撮像素子に適用したものである。
この固体撮像素子は、シリコン基板等の半導体基体１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域２、第２導電型即ち例えばＰ型のチャネルストップ領域（画素分離領域）３、Ｐ型半導体ウエル領域４、第１導電型即ち例えばＮ型の転送チャネル領域５、第２導電型即ち例えばＰ型の読み出しゲート部１２が形成され、さらに光電変換領域のＮ型半導体領域２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１が構成される。
半導体基体１上には、ゲート絶縁膜を介して電荷転送電極８が形成されている。さらに、この電荷転送電極８の上方には、層間絶縁膜を介して電荷転送電極８を覆うように遮光膜９が形成され、転送チャネル領域５等に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜９は、受光センサ部１１に光が入射するように、受光センサ部１１上に開口を有している。
そして、Ｐ型半導体ウエル領域４及びＮ型の転送チャネル領域５とその上方の電荷転送電極８により垂直転送レジスタ１３が構成される。電荷転送電極８は、この垂直転送レジスタ１３から読み出しゲート部１２にわたって形成されている。
【００３３】
垂直転送レジスタ１３は、垂直方向（図１中紙面に垂直な方向）に並んだ受光センサ部１１の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ１３の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部１１間にもチャネルストップ領域（画素分離領域）３が同様に形成されることによって各画素の受光センサ部１１が分離される。
そして、多数の受光センサ部１１がマトリックス状に配列されて、固体撮像素子が構成される。
【００３４】
また、必要に応じて、遮光膜９の上方に、カラーフィルタやオンチップマイクロレンズ等が形成される。
【００３５】
本実施の形態では、遮光膜９に電圧Ｖを印加することが可能な構成とする。
この遮光膜９に印加する電圧Ｖとしては、例えばパルス電圧や一定のバイアス電圧等が考えられ、必要とされる特性に応じて、正電位、接地電位、もしくは負電位が印加される。
なお、図１では模式的に各遮光膜９に電圧Ｖを印加するように示しているが、実際には各遮光膜９はつながって形成されているため、撮像領域の周辺部で配線を接続すればよい。
【００３６】
さらに、本実施の形態の固体撮像素子においては、特に受光センサ部１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）４と、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０とにより構成する。
【００３７】
正電荷蓄積領域全体のＰ型不純物濃度を単純に薄くすると、前述したように読み出し特性は向上するがノイズ特性は悪化してしまう。
これに対して、本実施の形態のように、読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０とすることにより、読み出し特性及びノイズ特性を共に向上することが可能になる。
【００３８】
読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度は、読み出し電圧の低減効果が得られる程度まで薄くする。
これにより、読み出しゲート部１２のポテンシャルが、正電荷蓄積領域６，１０（１０Ａ）の影響を受けにくくなり、読み出し特性が向上する。
また、ノイズ特性も、遮光膜９に電圧Ｖを印加することにより、ごく表面の正電荷蓄積領域１０（１０Ａ）のポテンシャルを固定するので、ノイズ特性の悪化は生じない。
【００３９】
また、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域のＰ型不純物濃度を薄くして、低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ｂ）とすることにより、信号電荷の読み出し時においてチャネルストップ領域（画素分離領域）３から垂直転送レジスタ８への電界が弱くなり、アバランシェブレークダウン等によるノイズ成分の発生が抑えられる。
【００４０】
なお、図示しない垂直方向に隣接する画素間（図１の手前側及び奥側）にも、電荷転送電極８及びチャネルストップ領域（画素分離領域）３があるが、この部分には電荷転送部（垂直転送レジスタ１３）が設けられていないため、２次元モジュレーションの影響によるポテンシャル変動による特性の悪化が少ない。このことから、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）３側には、必ずしも低不純物濃度の正電荷蓄積領域（ホールアキュムレート層）１０を形成しなくても良い。
【００４１】
遮光膜９に印加する電圧Ｖとしては、前述したように、一定のバイアス電圧やパルス電圧が挙げられる。
【００４２】
この遮光膜９に実際に印加する電圧Ｖとして、一定のバイアス電圧を印加するときには、常に接地電位（グラウンドレベル）で固定する場合、常に＋電位（正電位）に固定する場合、常に−電位（負電位）に固定する場合と、３つのパターンが可能である。
常に接地電位（グラウンドレベル）に固定する場合には、周辺のポテンシャル変動の影響を例えば正電荷蓄積領域６，１０が受ける場合に、遮光膜９を接地電位に固定しているため、このポテンシャル変動の影響を抑制して、ノイズの悪化を抑制することができる。
また、常に−電位に固定する場合は、ノイズの更なる低減が期待される。この場合には遮光膜９を−電位にすることによる読み出し電圧の悪化が懸念されるが、上述したように読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているため、読み出し電圧の悪化を防ぐことができる。さらに、チャネルストップ領域（画素分離領域）３からのノイズについても、チャネルストップ領域（画素分離領域）３近傍の正電荷蓄積領域１０（１０Ｂ）のＰ型不純物濃度が薄くなっているため、電界が緩和されてノイズの発生が抑制される。
また、常に＋電位に固定する場合は、読み出しゲート部１２近傍の正電荷蓄積領域１０（１０Ａ）のＰ型不純物濃度を薄くしているので、読み出し電圧の更なる向上が期待されるが、遮光膜９を＋電位にすることによるノイズの悪化が懸念されるため、逆に中央部の高濃度の正電荷蓄積領域６のＰ型不純物濃度を濃くしてノイズの悪化を防ぐ。この点は、ノイズ特性と読み出し特性とがトレードオフの関係にあるため、それぞれ良好な特性とするために高濃度の正電荷蓄積領域６のＰ型不純物濃度を最適化する。チャネルストップ領域（画素分離領域）３からのノイズと読み出し特性とについても同様の関係がある。
【００４３】
次に、遮光膜９に実際に印加する電圧Ｖとして、パルス電圧を印加するときには、例えば電荷蓄積時には−電位もしくは接地電位で固定しておいて、電荷を読み出す際にはそのレベルよりも＋電位側に変化させるパターンとすることにより、読み出し特性、ノイズ特性の向上を図ることが考えられる。
この際、正電荷蓄積領域６，１０のポテンシャルが変動するが、パルスの時間が非常に短いため、前述した要因によるノイズが発生する確率は非常に少ないと考えられる。
【００４４】
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。
半導体基体１に、Ｎ型半導体領域２、Ｐ型半導体ウエル領域４、Ｎ型の転送チャネル領域５、Ｐ−の読み出しゲート部１２、Ｐ＋のチャネルストップ領域（画素分離領域）３をそれぞれ形成する。
また、Ｎ型半導体領域２の表面付近に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成する。
次に、半導体基体１上に絶縁膜を介して電荷転送電極８となる電極層を形成し、この電極層を読出しゲート部１２及び転送チャネル領域５上に残るようにパターニングして電荷転送電極８を形成する（以上図２Ａ参照）。
【００４５】
続いて、レジスト等のマスク２１を用いて、Ｎ型半導体領域２の表面のＰ−の正電荷蓄積領域１０の中央部以外を覆い、その後この中央部を高不純物濃度（Ｐ＋）となるようにＰ型不純物のイオン注入２２を行って、Ｎ型半導体領域２の表面の中央部にＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６を形成する（以上図２Ｂ参照）。このとき、Ｎ型半導体領域２の表面の中央部以外（端部）はマスク２１により覆われているため、低不純物濃度の正電荷蓄積領域１０が残る。
次に、マスク２１を除去して、層間絶縁層を形成し、その上に遮光膜９を形成する。
その後は、必要に応じて、遮光膜９の上方に、絶縁層を形成し、表面を平坦化した後にカラーフィルタやオンチップマイクロレンズ等を形成する。
このようにして、図１に示した本実施の形態の固体撮像素子を製造することができる。
【００４６】
なお、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図３に示すように、遮光膜９を形成した後に、遮光膜９をマスクとしてイオン注入を行って形成してもよい。これにより、遮光膜９の開口９Ａに自己整合させてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成することができる。
この場合は、垂直方向に隣接する画素間のチャネルストップ領域（画素分離領域）側にも低不純物濃度（Ｐ−）の正電荷蓄積領域１０が残ることになる。
【００４７】
また、図２Ｂに示したように、マスク２１を用いてＰ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成する代わりに、例えば図４Ａ〜図４Ｃに示すように、Ｐ型のイオン注入の方向を、前記電極方向と、その反対側の画素分離領域側の端部に分けて注入することによっても、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６と低不純物濃度の正電荷蓄積領域１０を分けて形成することができる。
【００４８】
即ち図４Ａの状態（図２Ａの状態と同じ）から、図４Ｂに示すように、チャネルストップ領域（画素分離領域）３に向けて、斜めにＰ型不純物のイオン注入２５を行う。このとき、電荷転送電極８が、イオン注入のマスクの役割を果たす。
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部とチャネルストップ領域（画素分離領域）３側の端部とが、Ｐ型不純物の濃度が上がって、Ｐ−の領域１０からＰ型の領域２６に変わる。一方、電荷転送電極８側の端部は、Ｐ−の領域１０のままである。
さらに、図４Ｃに示すように、電荷転送電極８に向けて、斜めにＰ型不純物のイオン注入２７を行う。このときも、電荷転送電極８がイオン注入のマスクの役割を果たす。
【００４９】
これにより、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部と電荷転送電極８側の端部とにおいてＰ型不純物の濃度が上がるので、電荷転送電極８側の端部はＰ−の領域１０からＰ型の領域２８に変わり、中央部はＰ型の領域２６からＰ＋の領域２９に変わり、チャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２６のままである。
従って、Ｎ型半導体領域（光電変換領域）２の表面のうち、中央部はＰ＋の領域２９で高不純物濃度であり、電荷転送電極８側の端部及びチャネルストップ領域（画素分離領域）３側の端部はＰ型の領域２８でありＰ＋の領域２９よりも低不純物濃度となっている。
【００５０】
上述の本実施の形態によれば、遮光膜９に電圧Ｖを印加することにより、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０に補助的な電界が生じて、Ｎ型半導体領域（光電変換領域）２等から及ぶ二次元変調の影響を低減することができるので、チャネルストップ領域（画素分離領域）３、読み出しゲート部１２、正電荷蓄積領域６，１０におけるポテンシャル深さを可変とすることができる。
また、受光センサ部１１の表面の正電荷蓄積領域６，１０の水平方向の不純物濃度を変化させて、中央部に高不純物濃度（Ｐ＋）の正電荷蓄積領域６を形成し、読み出しゲート部１２側及びチャネルストップ領域（画素分離領域）３側の端部に低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）を形成したことにより、各部のポテンシャルの深さを適切に補正することが可能になる。
【００５１】
従って、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保することが可能になる。
これにより、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００５２】
なお、低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０と高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）６とは、Ｐ型不純物の濃度差が少しでもあれば、上述した作用効果が得られる。
【００５３】
なお、上述の実施の形態では、遮光膜９が１つにつながっていて、同一の電圧Ｖが印加される構成であるが、例えば互いに電気的に独立した複数の遮光膜により遮光膜を構成して、各遮光膜にそれぞれ異なる電圧を印加できるようにしてもよい。
【００５４】
上述の実施の形態では、遮光膜９に電圧Ｖを印加する構成としているが、その代わりに、電荷転送電極の横に導電性のサイドウォールを設け、このサイドウォールに電圧を印加する構成としても、同様の効果を得ることが可能である。
その場合の実施の形態を次に示す。
【００５５】
本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）を図５に示す。
本実施の形態の固体撮像素子は、特に、電荷転送電極８の横に導電性のサイドウォール１５（１５Ａ，１５Ｂ）が設けられ、このサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成となっている。電荷転送電極８の読出しゲート部１２側のサイドウォール１５Ａには電圧ＶＡが印加され、チャネルストップ領域３型のサイドウォール１５Ｂには電圧ＶＢが印加される。
これらサイドウォール１５Ａ，１５Ｂは、電荷転送電極８とは絶縁膜により絶縁されており、また互いに電気的に独立して異なる電圧ＶＡ，ＶＢを印加できるように構成されている。
遮光膜９は、電荷転送電極８と、その横のサイドウォール１５Ａ，１５Ｂとを覆って形成されている。
なお、本実施の形態では、遮光膜９には電圧を印加する構成とはしていない。
そして、サイドウォール１５Ａ，１５Ｂ近傍の、受光センサ部１１の表面の端部に、先の実施の形態と同様のＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１０（１０Ａ，１０Ｂ）が形成されている。
その他の構成は、図１に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
【００５６】
サイドウォール１５Ａ，１５Ｂにそれぞれ印加する電圧ＶＡ，ＶＢとしては、前述した遮光膜９に印加する電圧Ｖと同様に、例えば一定のバイアス電圧やパルス電圧を印加することが可能である。
【００５７】
そして、良好な読み出し特性及び良好なノイズ特性が得られるように、印加する電圧ＶＡ，ＶＢを設定する。
例えば、読み出しゲート部１２側のサイドウォール１５Ａに印加する電圧ＶＡを、接地電位（０電位）〜負電位の一定のバイアス電圧とすることにより、読み出し特性を良好にする。一方で、チャネルストップ領域３側のサイドウォール１５Ｂに印加する電圧ＶＢを、負電位の一定のバイアス電圧とすることにより、電界強度を緩和して周辺のポテンシャルをピンニングする。
【００５８】
上述の導電性のサイドウォール１５（１５Ａ，１５Ｂ）は、例えば次のようにして形成することができる。
まず、電荷転送電極８を形成した後、その表面に絶縁膜を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックしてサイドウォールを形成する。
さらに、図６Ａに平面図を示すように、受光センサ部１１の周囲に形成されたサイドウォール（図中斜線を付した部分）１５に対して、図６Ｂに示すようにパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。なお、図６Ａ及び図６Ｂにおいて、電荷転送電極８（８Ａ，８Ｂ）とサイドウォール１５Ａ，１５Ｂとの間の絶縁膜は、図示を省略しており、電荷転送電極８とサイドウォール１５Ａ，１５Ｂとの間を詰めて表示している。
このようにして、サイドウォール１５Ａ，１５Ｂを形成することができる。
【００５９】
さらに、サイドウォール１５Ａ，１５Ｂを形成した後に、表面を覆って絶縁膜を形成し、この絶縁膜にコンタクトホールを形成する。
そして、コンタクトホールを通じて、配線層とサイドウォール１５Ａ，１５Ｂとを接続することができる。
【００６０】
ここで、図６Ｂのサイドウォール１５Ａ，１５Ｂ上に、直接コンタクトホールを形成すると、サイドウォールの幅が狭いことから、コンタクトホールの形成が難しくなる。
そこで、エッチバックによりサイドウォールを形成する際に、電荷転送電極の上に導電膜が一部残るようにして、電荷転送電極上に残った導電膜に対してコンタクトホールを形成して、配線層との接続を行うことが考えられる。
【００６１】
即ち、例えば、図７Ａに示すように、エッチバックによりサイドウォール１５を形成する際に、電荷転送電極８の一部、この場合は下層の電荷転送電極８Ａの一部上に導電膜１５を残す。例えば導電膜１５の残す部分をマスクによって覆った状態でエッチバックを行えばよい。
その後、図７Ｂに示すように、サイドウォール１５をパターニングして、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとを電気的に分離する。
次に、サイドウォール１５Ａ，１５Ｂの上に図示しないが層間絶縁膜を成膜した後に、電荷転送電極８上のサイドウォール１５Ａ，１５Ｂの直上の層間絶縁膜にエッチングによりコンタクトホールを形成する。
そして、コンタクトホールに導電層を埋めてコンタクト部１６Ａ，１６Ｂを形成すると共に、これらコンタクト部１６Ａ，１６Ｂに接続して配線１７Ａ，１７Ｂを形成する。
このようにして、サイドウォール１５Ａ，１５Ｂを駆動させる電極を形成することができる。
【００６２】
なお、サイドウォール１５を、読出しゲート部１２側とチャネルストップ領域３側とで電気的に分離しない場合には、図７Ａの状態から、例えば図９に示すように、電荷転送電極８上に残した導電膜１５のほぼ中央に、コンタクト部１６を形成し、このコンタクト部１６に接続して配線１７を形成する。
【００６３】
本実施の形態の構成によれば、電荷転送電極８の横に設けられた導電性のサイドウォール１５（１５Ａ，１５Ｂ）に電圧ＶＡ，ＶＢを印加することが可能な構成とされ、さらにこのサイドウォール１５の近傍の受光センサ部１１の表面の端部に、Ｐ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０（１０Ａ，１０Ｂ）が形成されていることにより、先の実施の形態と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になる。
【００６４】
これにより、読み出し特性とノイズ特性を共に良好とすることができる。
そして、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【００６５】
なお、本実施の形態において、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることも可能である。
【００６６】
次に、本発明の固体撮像素子のさらに他の実施の形態として、図５に示した構成を変形した構成の固体撮像素子の概略構成図（断面図）を図１０に示す。
本実施の形態は、特に、読出しゲート部１２側のサイドウォール１５Ａが、読み出しゲート部１２にも亘って形成されている。電荷転送電極８は、その分垂直転送レジスタ１３の部分に形成されている。
その他の構成は、図５と同様であるので、同一符号を付して重複説明を省略する。
【００６７】
本実施の形態においても、図５に示した構成と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域３付近の電界によるノイズの発生を抑制することが可能になり、読み出し特性とノイズ特性を共に良好とすることができる。
なお、本実施の形態では、読み出しゲート部１２側のサイドウォール１５Ａが読み出しゲート部１２にも亘って形成されているため、このサイドウォール１５Ａに印加する電圧ＶＢの最適値は、図５に示した先の実施の形態における電圧ＶＢ最適値とは異なることも有りうる。
【００６８】
また、この場合も、さらにサイドウォール１５（１５Ａ，１５Ｂ）の先端部と、Ｐ型の高不純物濃度（Ｐ＋）の正電荷蓄積領域６とを自己整合させた構成とすることが可能である。
【００６９】
上述の図５又は図１０に示した各実施の形態では、電荷転送電極８の横に設けたサイドウォール１５（１５Ａ，１５Ｂ）が、読出しゲート部１２側のサイドウォール１５Ａとチャネルストップ領域３側のサイドウォール１５Ｂとで電気的に独立していて異なる電圧が印加される構成となっている。
本発明は、このような構成に限定されず、これらのサイドウォールが例えば図示しない手前側や奥側でつながっていて、電気的にも接続されている構成（例えば図６Ａに示した状態でパターニングしない場合）も可能である。この場合には、遮光膜に電圧を印加する構成と同様に、読出しゲート部側とチャネルストップ領域側に対して同一の電圧が印加される。
【００７０】
また、上述の図５又は図１０に示した各実施の形態の構成において、さらに遮光膜９に電圧Ｖを印加する構成としてもよい。この場合、それぞれの電圧ＶＡ，ＶＢ，Ｖを調節することにより、各部のポテンシャルの制御をより効果的に最適化することができる。
【００７１】
上述の各実施の形態では、受光センサ部１１表面の読み出しゲート部１２近傍及びチャネルストップ領域（画素分離領域）３近傍にＰ型の低不純物濃度（Ｐ−）の正電荷蓄積領域１０を形成しているが、本発明では、この受光センサ部表面の読み出しゲート部近傍及びチャネルストップ領域（画素分離領域）近傍に形成する半導体領域を、Ｐ− 即ち受光センサ部表面の中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域と同じ導電型に限定するものではない。
例えば真性に近い半導体領域や、中央部（Ｐ＋）とは反対導電型の低不純物濃度の領域（Ｎ−又はＮ）としてもよい。いずれにしても、中央部（Ｐ＋）よりも不純物濃度の低い半導体領域とする。
【００７２】
この領域をＮ型とする場合には、例えば図１１に示すように、Ｎ型半導体領域２を形成した後に、より開口の狭いマスク３１を用いて中央部の表面付近のみに高濃度のＰ型不純物（Ｐ＋）を注入する形成方法も考えられる。この形成方法を採る場合には、Ｐ＋がＮ側に拡散しやすいため、拡散する分を見越してマスク３１の開口を小さ目にしておくとよい。
【００７３】
上述の各実施の形態では、ＣＣＤ固体撮像素子に本発明を適用した場合を説明したが、その他の構成の固体撮像素子にも本発明を適用することができる。
例えばＣＣＤ型構造以外の電荷転送部を有する固体撮像素子にも本発明を適用することができる。
また、例えばＣＭＯＳ型固体撮像素子においても、受光センサ部の光電変換領域を構成するＮ型半導体領域の表面にＰ＋の正電荷蓄積領域を設けてＨＡＤセンサを構成することがある。
このＨＡＤセンサを採用したＣＭＯＳ型固体撮像素子に対しても、本発明を適用して、受光センサ部から信号線に電荷を読み出すゲートに対して、導電性のサイドウォールを設けて、このサイドウォールに電圧を印加する構成とすると共に、サイドウォール近傍の受光センサ部表面を、受光センサ部の表面の中央部よりも低不純物濃度の半導体領域とすることにより、ノイズ特性及び読み出し特性を向上する効果を得ることが可能になる。
その場合を次に示す。
【００７４】
図１２は、本発明の別の実施の形態として、固体撮像素子の概略構成図（平面図）を示す。本実施の形態は、本発明をＣＭＯＳ型固体撮像素子に適用したものである。また、図１２のＡ−Ａ´における断面図を図１３に、Ｂ−Ｂ´における断面図を図１４に、Ｃ−Ｃ´における断面図を図１５にそれぞれ示す。
この固体撮像素子は、Ｐ型半導体領域１０１に、光電変換領域となる第１導電型の半導体領域即ち例えばＮ型半導体領域１０２、第２導電型即ち例えばＰ型のチャネルストップ領域１０３、チャネルストップ領域１０３上にある厚い絶縁層から成る画素分離領域１０４、第１導電型の不純物領域即ち例えばＮ＋の領域によるＦＤ（フローティングディフュージョン）部１１２が形成され、さらに光電変換領域のＮ型半導体領域１０２の表面に第２導電型即ち例えばＰ型の正電荷蓄積領域（ホールアキュムレート層）が形成されてなる。これらＮ型半導体領域１０２及び正電荷蓄積領域（ホールアキュムレート層）とにより受光センサ部１１１が構成される。
Ｐ型半導体領域１０１上には、ゲート絶縁膜を介して、電荷読み出し電極１０５が形成されている。
また、電荷読み出し電極１０５の側壁には、薄い絶縁膜１０７を介して導電性のサイドウォール１０６が形成されている。なお、図１２の平面図では絶縁膜１０７の図示を省略している。この導電性のサイドウォール１０６は、電荷読み出し電極１０５に印加される読み出し電圧とは独立した電圧を印加することができるように構成する。
【００７５】
電荷読み出し電極１０５は、受光センサ部１１１とＦＤ部１１２の間に設けられ、また受光センサ部１１１及びＦＤ部１１２の外側の画素分離領域１０４上に亘って形成されている。そして、図１２の下方の画素分離領域１０４上の部分において、コンタクト部１０８が形成されている。
図中１１３は、サイドウォールコンタクト用バッファ層であり、例えば電荷読み出し電極１０５と同じ材料を使用して、電荷読み出し電極１０５と同時にパターニングにより形成することができる。図中１１４は、サイドウォール１０６と配線とのコンタクト部を示している。図中１２１は、電荷読み出し電極１０５用の配線を示している。図中１２２は、サイドウォール１０６用の配線を示している。
このように、電荷読み出し電極１０５と、サイドウォール１０６に、それぞれ別にコンタクト部及び配線を接続することにより、電荷読み出し電極１０５及びサイドウォール１０６を別々に駆動することが可能になる。
なお、図示しないが、受光センサ部１１１以外の部分上を覆って、遮光膜を形成することにより、電荷読み出し電極１０５下のチャネル領域やＦＤ部１１２等に光が入射することを防止することができる。
【００７６】
そして、本実施の形態においては、受光センサ部１１１を構成する表面の正電荷蓄積領域（ホールアキュムレート層）を、中央部の高不純物濃度（Ｐ＋）の正電荷蓄積領域（ホールアキュムレート層）１０９と、電荷読み出し電極１０５（及びサイドウォール１０６）側の端部の低不純物濃度（Ｐ−）の正電荷蓄積領域（ホールアキュムレート層）１１０とにより構成する。
これにより、先に示したＣＣＤ固体撮像素子に適用した場合と同様に、読み出し特性及びノイズ特性を共に向上することが可能になる。
なお、本実施の形態において、画素分離領域１０４側の端部を低不純物濃度（Ｐ−）の正電荷蓄積領域にしてもよい。
【００７７】
本実施の形態の固体撮像素子は、例えば次のように製造することができる。
画素分離領域１０４、チャネルストップ領域１０３、受光センサ部１１１、ＦＤ部１１２、電荷読み出し電極１０５、サイドウォールコンタクト用バッファ層１１３の各部をそれぞれ形成した後に、電荷読み出し電極１０５及びバッファ層１１３の表面に薄い絶縁膜１０７を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックして、電荷読み出し電極１０５及びバッファ層１１３の側壁に、サイドウォール１０６を形成する。
その後、電荷読み出し層１０５、バッファ層１１３、サイドウォール１０６の表面に絶縁膜１１５を形成し、さらに全体を厚い層間絶縁膜１１６で覆う。
続いて、電荷読み出し電極１０５上の層間絶縁膜１１６にコンタクトホールを開けた後、コンタクトホール内に導電層を形成して、コンタクト部１０８を形成する。そして、このコンタクト部１０８に接続して配線１２１を形成する。
さらに、表面を層間絶縁膜１１７で覆った後、電荷読み出し電極１０５と同時に形成しておいたサイドウォールコンタクト用バッファ層１１３と、その周囲に形成されたサイドウォール１０６との両方に跨る形で、上の層間絶縁膜１１７及び下の層間絶縁膜１１６にコンタクトホールを開ける。その後このコンタクトホール内に導電層を形成して、コンタクト部１１４を形成する。そして、このコンタクト部１１４に接続して配線１２２を形成する。
【００７８】
さらに、上述の各実施の形態では、Ｎ型半導体領域２の表面の中央部にＰ＋の正電荷蓄積領域６を形成しているが、本発明において光電変換領域の導電型は限定されるものではなく、Ｐ型半導体領域の表面の中央部にＮ型の高不純物濃度の領域を形成して受光センサ部を構成してもよい。
即ち、本発明においては、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の高不純物濃度の領域を形成し、一方表面の端部に中央部よりも低不純物濃度の領域を形成する。そして、遮光膜や導電性のサイドウォールに印加する電圧も受光センサ部の導電型に対応して、電圧の正負等を選定すればよい。
【００７９】
また、図５と図１０にそれぞれ示した各実施の形態では、電荷転送電極の両側に導電性のサイドウォールが形成されているが、本発明では、サイドウォールに限らず、第１の電極、例えば電荷転送電極やＣＭＯＳ型固体撮像素子の電荷読み出し用のゲート電極に対して、その両側に、電荷転送電極やゲート電極と同様の膜厚の導電膜から成る他の電極を設けて、この他の電極に電荷転送電極やゲート電極とは独立した電圧を印加できるように構成して、ポテンシャルを調整してもよい。
【００８０】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【００８１】
【発明の効果】
上述の本発明の固体撮像素子によれば、遮光膜や第１の電極に対して電気的に独立した他の電極に所定の電圧信号を印加することができる構成とすることにより、各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
これにより、ポテンシャルを補正して、ブルーミング特性、読み出し特性、画素分離特性やノイズ特性を改善することができる。
【００８２】
また、本発明の固体撮像素子及びその製造方法によれば、受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面において、その電極側の端部及び画素分離領域側の端部に、中央部の第２導電型の半導体領域よりも不純物濃度の低い領域を形成することにより、受光センサ部の表面の端部のポテンシャル深さを補正して、電極側で読み出し電圧を低減すると共に、画素分離領域側でのノイズの発生を抑制することができる。
これにより、より効果的に読み出し特性及びノイズ特性を向上することができる。
【００８３】
従って、本発明により、良好なノイズ特性及び読み出し特性を有する固体撮像素子を実現することができる。
また、本発明により、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本発明の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明の固体撮像素子の一実施の形態の概略構成図（断面図）である。
【図２】Ａ、Ｂ 図１の固体撮像素子の製造方法を説明する工程図である。
【図３】遮光膜と自己整合して正電荷蓄積領域を形成する方法を示す図である。
【図４】Ａ〜Ｃ 正電荷蓄積領域を形成する他の製造方法を示す図である。
【図５】本発明の固体撮像素子の他の実施の形態の概略構成図（断面図）である。
【図６】Ａ、Ｂ サイドウォールのパターニングを説明する図である。
【図７】Ａ、Ｂ サイドウォールに接続する配線の形成方法を示す図である。
【図８】サイドウォールに接続する配線の形成方法を示す図である。
【図９】サイドウォールに接続する配線の形成方法を示す図である。
【図１０】本発明の固体撮像素子のさらに他の実施の形態の概略構成図（断面図）である。
【図１１】正電荷蓄積領域を形成する他の方法を示す図である。
【図１２】本発明の固体撮像素子の別の実施の形態の概略構成図（平面図）である。
【図１３】図１２のＡ−Ａ´における断面図である。
【図１４】図１２のＢ−Ｂ´における断面図である。
【図１５】図１２のＣ−Ｃ´における断面図である。
【図１６】ＨＡＤセンサを採用した従来のＣＣＤ固体撮像素子の断面図である。
【符号の説明】
１ 半導体基体、２ Ｎ型半導体領域、３ チャネルストップ領域（画素分離領域）、５ 転送チャネル領域、６，１０９ 高不純物濃度の正電荷蓄積領域、８電荷転送電極、９ 遮光膜、１０，１０Ａ，１０Ｂ，１１０ 低不純物濃度の正電荷蓄積領域、１１，１１１ 受光センサ部、１２ 読み出しゲート部、１３垂直転送レジスタ、１５，１５Ａ，１５Ｂ，１０６ （導電性の）サイドウォール、１０５ 電荷読み出し電極、１１２ ＦＤ部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device and a method for manufacturing the same.
[0002]
[Prior art]
In a CCD solid-state image sensor, a CMOS solid-state image sensor, or the like, a P-type high impurity concentration (P + ), In which a so-called HAD (Hole Accumulated Diode) sensor is used.
[0003]
FIG. 16 is a schematic cross-sectional view of a conventional CCD solid-state imaging device employing the HAD sensor.
This CCD solid-state imaging device includes an N-type semiconductor region 52 serving as a photoelectric conversion region, a P-type channel stop region (pixel separation region) 53, a P-type semiconductor well region 54, and an N-type semiconductor substrate 51 such as a silicon substrate. A transfer channel region 55 and a P-type read gate portion 62 are formed, and PP is formed on the surface of the N-type semiconductor region 52 in the photoelectric conversion region. + (P-type high impurity concentration) positive charge accumulation region (hole accumulation layer) 56 is formed. The N-type semiconductor region 52 and the positive charge accumulation region (hole accumulation layer) 56 constitute a light receiving sensor unit 61.
On the semiconductor substrate 51, a charge transfer electrode 58 is formed via a gate insulating film.
Further, a light-shielding film 59 is formed above the charge transfer electrode 58 so as to cover the charge transfer electrode 58 with an interlayer insulating film interposed therebetween. Light is incident on the vertical transfer register 63 and noise is added to the signal charge being transferred. It prevents that from happening.
The light shielding film 59 has an opening on the light receiving sensor 61 so that light is incident on the light receiving sensor 61.
The P-type semiconductor well region 54, the N-type transfer channel region 55, and the charge transfer electrode 58 thereover constitute a vertical transfer register 63. The charge transfer electrode 58 is formed from the vertical transfer register 63 to the read gate unit 62.
[0004]
The vertical transfer register 63 is provided on one side of the light receiving sensor unit 61 arranged in the vertical direction (the direction perpendicular to the paper surface of FIG. 16), and has a band-like planar shape. A horizontal transfer register (not shown) is connected to one end of the vertical transfer register 63.
Also, the channel stop region (pixel separation region) 53 is similarly formed between the light receiving sensor portions 61 in the vertical direction, so that the light receiving sensor portions 61 of the respective pixels are separated.
Then, a large number of light receiving sensor units 61 are arranged in a matrix to constitute a CCD solid-state imaging device (for example, see Patent Document 1).
[0005]
In such a solid-state imaging device, usually, one or more layers of the charge transfer electrodes 58 made of polycrystalline silicon or the like are formed in the read gate unit 62 and the vertical transfer register 63.
Then, by controlling the potential of the read gate unit 62 and the potential of the vertical transfer register 63, the signal charge is read from the light receiving sensor unit 61 (particularly, the photoelectric conversion region 52) to the vertical transfer register 63, and the signal charge is read from the vertical transfer register 63. The transfer of the signal charge is performed.
At this time, the potential of the channel stop region (pixel separation region) 53 is controlled so that charges are not read out to pixels adjacent in the horizontal direction, that is, in the horizontal direction in the drawing.
The incident light is converted into signal charges and accumulated in the photoelectric conversion region (N-type semiconductor region) 52.
[0006]
However, with the recent reduction in the pixel size, the potentials of the channel stop region (pixel separation region) 53, the vertical transfer register 63, the read gate unit 62, and the photoelectric conversion region (N-type semiconductor region) 52 become mutually different. Under the influence of two-dimensional modulation, it is becoming difficult to maintain all of the blooming characteristics, readout characteristics, pixel separation characteristics, and noise characteristics at the same level as in the past.
[0007]
For example, when the width of the read gate unit 62 becomes narrow, the potential of the read gate unit 62 becomes low under the influence of the vertical transfer register 63 and the photoelectric conversion region 52. Therefore, the blooming characteristics are deteriorated. If the potential of the photoelectric conversion region 52 is increased in order to prevent this, the readout voltage increases, and the charge readout characteristics deteriorate.
Further, for example, when the channel stop region (pixel separation region) 53 becomes narrow, like the potential of the readout gate unit 62, the potential becomes lower due to the influence of the two-dimensional modulation, and as a result, the pixel separation characteristics deteriorate.
[0008]
Further, as the size of the photoelectric conversion region 52 is reduced, it becomes difficult to secure the characteristics of the saturation signal amount. Therefore, it is necessary to manufacture the photoelectric conversion region 52 more shallowly. The potential of the charge accumulation region (hole accumulation layer) 56 decreases, and the probability of trapping electrons, which are noise components for holes, decreases, causing an increase in noise components.
To prevent this, if the concentration of the P-type impurity in the positive charge accumulation region (hole accumulation layer) 4 is increased, the potential of the adjacent read gate portion 62 increases, and the read characteristics deteriorate. At the same time, the potential of the channel stop region (pixel separation region) 53 also increases, and the electric field between the channel stop region (pixel separation region) 53 and the vertical transfer register 63 at the time of reading out the electric charges becomes strong, causing noise due to avalanche breakdown or the like. It is conceivable that the components increase.
[0009]
With respect to the above-described problem, for example, by applying a predetermined voltage signal to the light-shielding film 59, the channel stop region (pixel separation region) 53, the readout gate unit 62, and the positive charge accumulation region (hole accumulation layer) 56 The depth of each potential is configured to be variable. For example, when the blooming characteristics, the pixel separation characteristics, and the noise characteristics are deteriorated, a negative voltage signal is applied to the light shielding film 59 to deteriorate the readout characteristics. In such a case, a method has been devised in which a positive voltage signal is applied to the light-shielding film 59 so that the blooming characteristic, the readout characteristic, the pixel separation characteristic, and the noise characteristic can be sufficiently ensured (for example, see Patent Document 2). .
[0010]
[Patent Document 1]
JP-A-2002-252342 (paragraph number [0021], FIG. 3)
[Patent Document 2]
JP-A-2002-51267
[0011]
[Problems to be solved by the invention]
However, in the CCD solid-state imaging device shown in FIG. 16, when a voltage signal is applied to the light-shielding film 59, noise characteristics and read-out may depend on the design conditions (width, depth, impurity concentration, etc.) of each part. It may be difficult to satisfy both the characteristics.
[0012]
This is for the purpose of preventing light from entering the vertical transfer register 63 as described above, and the light-shielding film 59 + Is formed so as to protrude above the positive charge accumulation region (hole accumulation layer) 56 of FIG.
Thus, for example, by applying a negative voltage signal to the light-shielding film 59, the potential of the positive charge accumulation region (hole accumulation layer) 56 is increased, and the probability of trapping electrons, which are noise components for holes, is increased. When the characteristics are improved, the N-type transfer channel region 55 and the P-type transfer channel region 55 on the channel stop region (pixel separation region) 53 side are used. + Between the positive charge accumulation region (hole accumulation layer) 56 or the N-type semiconductor region 52 and P + When a large electric field is generated between the positive charge accumulation region (hole accumulation layer) 56 and the positive charge accumulation region 56, a large amount of noise components due to avalanche breakdown or the like may occur, and sufficient noise characteristics may not be obtained.
On the other hand, also on the read gate portion 62 side, the potential of the read gate portion 62 is increased by applying a negative voltage signal to the light shielding film 59, so that the read voltage is increased and sufficient read characteristics cannot be obtained. Is concerned.
[0013]
Further, for example, when the P-type impurity concentration of the positive charge accumulation region (hole accumulation layer) 56 is reduced, the readout characteristics are improved, but the noise characteristics are deteriorated.
[0014]
In order to solve the above-described problems, the present invention provides a solid-state imaging device having sufficient noise characteristics and readout characteristics by improving noise characteristics and readout characteristics in a well-balanced manner, and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
In the solid-state imaging device of the present invention, an electrode for reading out signal charges from the light-receiving sensor unit is provided on one side of a light-receiving sensor unit that constitutes a pixel, and a light-shielding film is formed so as to cover the imaging region other than the light-receiving sensor unit. A predetermined voltage signal is applied to the light shielding film, and a second conductivity type semiconductor region is formed at the center of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end on the electrode side of the surface of the semiconductor region of the first conductivity type and at an end on the side of the pixel isolation region on the opposite side thereof; It is.
[0016]
According to the configuration of the solid-state imaging device of the present invention described above, since the predetermined voltage signal is applied to the light-shielding film, an auxiliary electric field is generated from the light-shielding film and extends from the light-receiving sensor unit. The effect of the two-dimensional modulation can be reduced, thereby making it possible to change the potential of each part and correct the potential by applying a voltage signal.
In the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit, an end on the electrode side and an end on the pixel isolation region side on the opposite side are provided with the second conductivity type in the center. Since the region having an impurity concentration lower than that of the semiconductor region is formed, the potential depth at the end of the surface of the light-receiving sensor can be corrected. The generation of noise due to avalanche breakdown or the like can be suppressed by weakening the electric field on the region side.
[0017]
In the solid-state imaging device of the present invention, a first electrode for reading out signal charges from the light receiving sensor unit or transferring the read out signal charges is arranged on one side of a light receiving sensor unit constituting a pixel. Another electrode that is electrically independent of the first electrode is provided on the sensor unit side, and is configured to apply a predetermined voltage signal to the other electrode, thereby forming a photoelectric conversion region of the light receiving sensor unit. A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type, and an end of the surface of the semiconductor region of the first conductivity type on the first electrode side and a pixel isolation region on the opposite side thereof. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at the end on the side.
[0018]
According to the configuration of the solid-state imaging device of the present invention described above, the configuration is such that the predetermined voltage signal is applied to the other electrode provided on the light receiving sensor unit side of the first electrode. From the electrodes, an auxiliary electric field can be generated between the first electrode and the light receiving sensor unit to reduce the effect of the two-dimensional modulation exerted from the light receiving sensor unit, thereby making the potential of each unit variable. The potential can be corrected by applying the voltage signal.
In the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit, an end on the electrode side and an end on the pixel isolation region side on the opposite side are provided with the second conductivity type in the center. Since the region having an impurity concentration lower than that of the semiconductor region is formed, the potential depth at the end of the surface of the light-receiving sensor can be corrected. The generation of noise due to avalanche breakdown or the like can be suppressed by weakening the electric field on the region side.
[0019]
In the method for manufacturing a solid-state imaging device according to the present invention, an electrode for reading out signal charges from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and light is shielded by covering an image pickup area other than the light receiving sensor unit. A film is formed, and a predetermined voltage signal is applied to the light-shielding film. A semiconductor of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit. When manufacturing a solid-state imaging device having a region formed thereon, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. Regions having a lower impurity concentration than the semiconductor region of the second conductivity type are formed at an end of the surface of the semiconductor region of the first conductivity type on the side of the electrode and an end of the surface of the semiconductor region of the first conductivity type opposite to the pixel separation region. .
[0020]
According to the above-described method for manufacturing a solid-state imaging device of the present invention, a predetermined voltage signal is applied to the light-shielding film, and the potential of each section is made variable as described above, and the potential is corrected by applying the voltage signal. When manufacturing a solid-state imaging device capable of performing this, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. By forming a region having a lower impurity concentration than the semiconductor region of the second conductivity type at an end on the electrode side of the surface of the semiconductor region of the first conductivity type and an end on the side of the pixel isolation region on the opposite side, respectively, As described above, the potential depth at the end of the surface of the light receiving sensor unit can be corrected, the readout voltage is reduced on the electrode side, and the avalanche break down is performed by weakening the electric field on the pixel isolation region side. It is possible to manufacture a solid-state image pickup device configured to be capable of suppressing the occurrence of noise due to equal.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, an electrode for reading a signal charge from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and a light shielding film is formed so as to cover an area other than the light receiving sensor unit in an imaging area. A second conductivity type semiconductor region is formed at a central portion of a surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit; A solid-state imaging device in which a region having a lower impurity concentration than a semiconductor region of the second conductivity type is formed at an end on the electrode side of the surface of the semiconductor region of the conductivity type and an end on the pixel separation region side opposite thereto. .
[0022]
According to the present invention, in the solid-state imaging device, one or both of a DC bias and a clock pulse are applied as a voltage signal.
[0023]
Further, according to the present invention, in the solid-state imaging device, a charge transfer unit for transferring the read signal charge is provided on one side of the light receiving sensor unit, and the electrode also serves as a charge transfer electrode in the charge transfer unit.
[0024]
Further, according to the present invention, in the solid-state imaging device, the semiconductor region of the second conductivity type of the light-receiving sensor unit is formed so as to be self-aligned with the opening of the light-shielding film on the light-receiving sensor unit.
[0025]
According to the present invention, a first electrode for reading signal charges from the light receiving sensor unit or transferring the read signal charges is disposed on one side of the light receiving sensor unit constituting the pixel, and is provided on the light receiving sensor unit side of the electrode. And another electrode electrically independent from the first electrode, configured to apply a predetermined voltage signal to the other electrode, and configured to be a first conductivity type forming a photoelectric conversion region of the light receiving sensor unit. A semiconductor region of the second conductivity type is formed in the center of the surface of the semiconductor region of the first conductivity type, and an end of the surface of the semiconductor region of the first conductivity type on the first electrode side and an end thereof on the pixel separation region side opposite thereto. A solid-state imaging device in which a region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed.
[0026]
According to the present invention, in the solid-state imaging device, one or both of a DC bias and a clock pulse are applied as a voltage signal.
[0027]
Further, according to the present invention, in the solid-state imaging device, a charge transfer unit that transfers the read signal charge is provided on one side of the light receiving sensor unit, and the first electrode is a charge transfer electrode in the charge transfer unit.
[0028]
Further, according to the present invention, in the solid-state imaging device, the semiconductor region of the second conductivity type of the light receiving sensor unit is formed so as to be self-aligned with the edge of another electrode.
[0029]
According to the present invention, an electrode for reading a signal charge from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and a light shielding film is formed so as to cover an area other than the light receiving sensor unit in an imaging area. A solid-state imaging device configured to apply a predetermined voltage signal to the film and having a second conductivity type semiconductor region formed at the center of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit; When manufacturing a device, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. A method for manufacturing a solid-state imaging device in which a region having a lower impurity concentration than a semiconductor region of the second conductivity type is formed at an end on the electrode side and an end on the pixel isolation region side on the opposite side of the surface.
[0030]
Further, according to the present invention, in the method for manufacturing a solid-state imaging device, when forming the second conductivity type semiconductor region and the region having a lower impurity concentration than the second conductivity type semiconductor region, The ion implantation is performed separately into the ion implantation directed toward and the ion implantation directed toward the end on the opposite side of the pixel isolation region.
[0031]
Further, according to the present invention, in the method for manufacturing a solid-state imaging device, a light-shielding film is formed after forming a semiconductor region of the first conductivity type, an opening is formed in the light-shielding film on the light-receiving sensor unit, and the light-shielding film is used as a mask Is used to form a second conductivity type semiconductor region.
[0032]
FIG. 1 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device as one embodiment of the present invention. In this embodiment, the present invention is applied to a CCD solid-state imaging device.
In this solid-state imaging device, a semiconductor substrate 1 such as a silicon substrate is provided with a semiconductor region of a first conductivity type, which is a photoelectric conversion region, for example, an N-type semiconductor region 2, and a second conductivity type, for example, a P-type channel stop region (pixel separation region). Region) 3, a P-type semiconductor well region 4, a first conductivity type, for example, an N-type transfer channel region 5, a second conductivity type, for example, a P-type read gate portion 12, and an N-type semiconductor in a photoelectric conversion region. On the surface of the region 2, a second conductivity type, for example, a P-type positive charge accumulation region (hole accumulation layer) is formed. The N-type semiconductor region 2 and the positive charge accumulation region (hole accumulation layer) form a light receiving sensor unit 11.
On the semiconductor substrate 1, a charge transfer electrode 8 is formed via a gate insulating film. Further, a light-shielding film 9 is formed above the charge transfer electrode 8 so as to cover the charge transfer electrode 8 with an interlayer insulating film interposed therebetween. The generation of noise is prevented.
The light shielding film 9 has an opening on the light receiving sensor unit 11 so that light is incident on the light receiving sensor unit 11.
The P-type semiconductor well region 4, the N-type transfer channel region 5, and the charge transfer electrode 8 thereover constitute a vertical transfer register 13. The charge transfer electrode 8 is formed from the vertical transfer register 13 to the read gate unit 12.
[0033]
The vertical transfer register 13 is provided on one side of the light receiving sensor unit 11 arranged in a vertical direction (a direction perpendicular to the paper surface of FIG. 1), and has a band-like planar shape. A horizontal transfer register (not shown) is connected to one end of the vertical transfer register 13.
In addition, the channel stop region (pixel separation region) 3 is similarly formed between the light receiving sensor units 11 in the vertical direction, so that the light receiving sensor units 11 of each pixel are separated.
Then, a large number of light receiving sensor units 11 are arranged in a matrix to form a solid-state imaging device.
[0034]
Further, a color filter, an on-chip micro lens, and the like are formed above the light shielding film 9 as necessary.
[0035]
In the present embodiment, a configuration is employed in which a voltage V can be applied to the light-shielding film 9.
As the voltage V applied to the light shielding film 9, for example, a pulse voltage, a constant bias voltage, or the like can be considered, and a positive potential, a ground potential, or a negative potential is applied according to required characteristics.
Although FIG. 1 schematically shows that the voltage V is applied to each light-shielding film 9, actually, since each light-shielding film 9 is formed to be connected, wiring is connected around the imaging region. do it.
[0036]
Furthermore, in the solid-state imaging device according to the present embodiment, the positive charge accumulation region (hole accumulation layer) on the surface of the light receiving sensor unit 11 is particularly replaced with the high impurity concentration (P + ) And a low impurity concentration (P) near the readout gate 12 and the channel stop region (pixel separation region) 3. − ) Positive charge accumulation region (hole accumulation layer) 10.
[0037]
If the P-type impurity concentration of the entire positive charge storage region is simply reduced, the readout characteristics are improved as described above, but the noise characteristics are deteriorated.
On the other hand, as in the present embodiment, the P-type impurity concentration in the positive charge accumulation region near the readout gate section 12 and the channel stop region (pixel separation region) 3 is reduced, and the low impurity concentration (P − With the positive charge storage region 10), both the readout characteristics and the noise characteristics can be improved.
[0038]
The P-type impurity concentration in the positive charge storage region 10 (10A) near the read gate section 12 is reduced to such an extent that the effect of reducing the read voltage can be obtained.
As a result, the potential of the read gate unit 12 is less likely to be affected by the positive charge accumulation regions 6, 10 (10A), and the read characteristics are improved.
In addition, since the potential of the positive charge accumulation region 10 (10A) on the very surface is fixed by applying the voltage V to the light shielding film 9, the noise characteristic does not deteriorate.
[0039]
Further, the P-type impurity concentration in the positive charge accumulation region near the channel stop region (pixel separation region) 3 is reduced to reduce the low impurity concentration (P − ), The electric field from the channel stop region (pixel separation region) 3 to the vertical transfer register 8 is weakened at the time of reading out signal charges, and noise components due to avalanche breakdown and the like are reduced. Generation is suppressed.
[0040]
A charge transfer electrode 8 and a channel stop region (pixel separation region) 3 are also provided between vertically adjacent pixels (not shown) (front side and back side in FIG. 1). Since the vertical transfer register 13) is not provided, deterioration in characteristics due to potential fluctuation due to the influence of two-dimensional modulation is small. Therefore, it is not always necessary to form the positive charge accumulation region (hole accumulation layer) 10 with a low impurity concentration on the channel stop region (pixel separation region) 3 side between the vertically adjacent pixels.
[0041]
As described above, the voltage V applied to the light-shielding film 9 includes a constant bias voltage and a pulse voltage.
[0042]
When a constant bias voltage is applied as the voltage V actually applied to the light-shielding film 9, the voltage is always fixed at the ground potential (ground level). (Negative potential) and three patterns are possible.
When the potential is constantly fixed to the ground potential (ground level), the light-shielding film 9 is fixed to the ground potential when the positive charge accumulation regions 6 and 10 are affected by potential fluctuations in the surroundings. And the deterioration of noise can be suppressed.
If the potential is always fixed to the negative potential, further reduction of noise is expected. In this case, there is a concern that the read voltage may be deteriorated by setting the light shielding film 9 to the negative potential. However, as described above, the P-type impurity concentration in the positive charge accumulation region 10 (10A) near the read gate unit 12 is reduced. Therefore, deterioration of the read voltage can be prevented. Further, with respect to the noise from the channel stop region (pixel separation region) 3, the electric field also decreases because the P-type impurity concentration in the positive charge accumulation region 10 (10 B) near the channel stop region (pixel separation region) 3 is low. This is alleviated, and the generation of noise is suppressed.
When the potential is always fixed to the positive potential, the P-type impurity concentration in the positive charge accumulation region 10 (10A) near the read gate section 12 is reduced, so that a further improvement in the read voltage is expected. Since there is a concern that the noise may be deteriorated by setting the film 9 to the positive potential, the P-type impurity concentration of the high-concentration positive charge storage region 6 at the center is increased to prevent the deterioration of the noise. In this regard, since the noise characteristic and the readout characteristic have a trade-off relationship, the P-type impurity concentration of the high-concentration positive charge accumulation region 6 is optimized in order to obtain good characteristics. A similar relationship exists between noise from the channel stop region (pixel separation region) 3 and readout characteristics.
[0043]
Next, when a pulse voltage is applied as the voltage V actually applied to the light-shielding film 9, for example, at the time of charge accumulation, the potential is fixed at −potential or the ground potential, and at the time of reading out the charges, the potential is higher than that level. It is conceivable to improve readout characteristics and noise characteristics by using a pattern that changes to the side.
At this time, although the potentials of the positive charge accumulation regions 6 and 10 fluctuate, the probability of noise due to the above-described factors is considered to be very small because the pulse time is very short.
[0044]
The solid-state imaging device according to the present embodiment can be manufactured, for example, as follows.
An N-type semiconductor region 2, a P-type semiconductor well region 4, an N-type transfer channel region 5, − Read gate unit 12, P + Channel stop regions (pixel separation regions) 3 are formed.
In the vicinity of the surface of the N-type semiconductor region 2, a P-type low impurity concentration (P − 3) is formed.
Next, an electrode layer serving as a charge transfer electrode 8 is formed on the semiconductor substrate 1 with an insulating film interposed therebetween, and this electrode layer is patterned so as to remain on the readout gate portion 12 and the transfer channel region 5, and the charge transfer electrode 8 is formed. (See FIG. 2A).
[0045]
Subsequently, using a mask 21 such as a resist or the like, the P − Of the positive charge accumulation region 10 except for the central portion, and then the central portion is covered with a high impurity concentration (P + ), A P-type high impurity concentration (P) is implanted in the center of the surface of the N-type semiconductor region 2. + ) To form a positive charge accumulation region (hole accumulation layer) 6 (see FIG. 2B). At this time, the portion other than the center portion (end portion) of the surface of the N-type semiconductor region 2 is covered with the mask 21, so that the positive charge accumulation region 10 with a low impurity concentration remains.
Next, the mask 21 is removed, an interlayer insulating layer is formed, and the light shielding film 9 is formed thereon.
After that, if necessary, an insulating layer is formed above the light-shielding film 9, and after flattening the surface, a color filter, an on-chip micro lens, and the like are formed.
Thus, the solid-state imaging device of the present embodiment shown in FIG. 1 can be manufactured.
[0046]
As shown in FIG. 2B, a P-type high impurity concentration (P + Instead of forming the positive charge accumulation region 6), for example, as shown in FIG. 3, a light shielding film 9 may be formed, and then ion implantation may be performed using the light shielding film 9 as a mask. As a result, the P-type high impurity concentration (P + ) Can be formed.
In this case, the low impurity concentration (P) is also applied to the channel stop region (pixel separation region) side between the vertically adjacent pixels. − 4), the positive charge storage region 10 remains.
[0047]
Further, as shown in FIG. 2B, a P-type high impurity concentration (P + Instead of forming the positive charge accumulation region 6), for example, as shown in FIGS. 4A to 4C, the direction of P-type ion implantation is set to the electrode direction and the end on the pixel separation region side opposite to the electrode direction. By separately implanting, a high P-type impurity concentration (P + 4) and the positive charge storage region 10 having a low impurity concentration can be formed separately.
[0048]
That is, the P-type impurity ion implantation 25 is performed obliquely from the state of FIG. 4A (same as the state of FIG. 2A) toward the channel stop region (pixel separation region) 3 as shown in FIG. 4B. At this time, the charge transfer electrode 8 serves as a mask for ion implantation.
As a result, in the surface of the N-type semiconductor region (photoelectric conversion region) 2, the central portion and the end portion on the channel stop region (pixel separation region) 3 side have an increased P-type impurity concentration, − From the region 10 to the P-type region 26. On the other hand, the end on the charge transfer electrode 8 side is P − Region 10 of FIG.
Further, as shown in FIG. 4C, ion implantation 27 of a P-type impurity is performed obliquely toward the charge transfer electrode 8. Also at this time, the charge transfer electrode 8 functions as a mask for ion implantation.
[0049]
As a result, the concentration of the P-type impurity in the center portion and the end portion on the charge transfer electrode 8 side of the surface of the N-type semiconductor region (photoelectric conversion region) 2 increases, so that the end portion on the charge transfer electrode 8 side becomes P-type. − From the P-type region 28 to the P-type region 28, + , The end on the channel stop region (pixel separation region) 3 side remains the P-type region 26.
Therefore, the center of the surface of the N-type semiconductor region (photoelectric conversion region) 2 is P + Region 29 has a high impurity concentration, and the end on the charge transfer electrode 8 side and the end on the channel stop region (pixel separation region) 3 side are a P-type region 28, + Region 29 has a lower impurity concentration than that of the region 29.
[0050]
According to the above-described embodiment, by applying the voltage V to the light-shielding film 9, an auxiliary electric field is applied to the channel stop region (pixel separation region) 3, the readout gate unit 12, and the positive charge accumulation regions 6 and 10. As a result, the influence of two-dimensional modulation from the N-type semiconductor region (photoelectric conversion region) 2 and the like can be reduced, so that the channel stop region (pixel separation region) 3, the read gate unit 12, the positive charge storage region 6 The potential depth at 10 can be made variable.
Further, by changing the impurity concentration in the horizontal direction of the positive charge accumulation regions 6 and 10 on the surface of the light receiving sensor unit 11, the high impurity concentration (P + ) Is formed, and the low impurity concentration (P − By forming the positive charge accumulation regions 10 (10A, 10B), it is possible to appropriately correct the potential depth of each part.
[0051]
Therefore, good blooming characteristics, readout characteristics, pixel separation characteristics, and noise characteristics can be ensured.
Accordingly, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. Therefore, by using the solid-state imaging device according to this embodiment, a camera or the like can be downsized. Higher resolution and higher image quality can be achieved.
[0052]
In addition, low impurity concentration (P − ) Positive charge accumulation region (hole accumulation layer) 10 and a high impurity concentration (P + The above-described effects can be obtained as long as the difference in the concentration of the P-type impurity from the positive charge accumulation region (hole accumulation layer) 6 is small.
[0053]
In the above-described embodiment, the light shielding film 9 is connected to one and the same voltage V is applied. However, for example, the light shielding film is configured by a plurality of light shielding films electrically independent from each other. Thus, different voltages may be applied to the respective light shielding films.
[0054]
In the above-described embodiment, the configuration is such that the voltage V is applied to the light-shielding film 9. Alternatively, a configuration in which a conductive sidewall is provided beside the charge transfer electrode and the voltage is applied to this sidewall may be employed. The same effect can be obtained.
An embodiment in that case will be described below.
[0055]
FIG. 5 shows a schematic configuration diagram (cross-sectional view) of another embodiment of the solid-state imaging device of the present invention.
In the solid-state imaging device according to the present embodiment, in particular, conductive sidewalls 15 (15A, 15B) are provided beside the charge transfer electrodes 8, and the voltages VA, VB are applied to the sidewalls 15 (15A, 15B). It is a configuration that can be performed. The voltage VA is applied to the side wall 15A of the charge transfer electrode 8 on the read gate unit 12 side, and the voltage VB is applied to the side wall 15B of the channel stop region 3 type.
These sidewalls 15A and 15B are insulated from the charge transfer electrode 8 by an insulating film, and are configured to be able to apply different voltages VA and VB electrically independently of each other.
The light-shielding film 9 is formed to cover the charge transfer electrode 8 and the side walls 15A and 15B beside the charge transfer electrode 8.
In the present embodiment, the configuration is not such that a voltage is applied to the light shielding film 9.
Then, at the end of the surface of the light receiving sensor unit 11 near the sidewalls 15A and 15B, a P-type low impurity concentration (P − ) Are formed (positive charge accumulation regions) 10 (10A, 10B).
Other configurations are the same as those of the solid-state imaging device according to the above-described embodiment shown in FIG.
[0056]
As the voltages VA and VB respectively applied to the side walls 15A and 15B, for example, a constant bias voltage or a pulse voltage can be applied similarly to the voltage V applied to the light shielding film 9 described above.
[0057]
Then, the voltages VA and VB to be applied are set so that good read characteristics and good noise characteristics are obtained.
For example, by setting the voltage VA applied to the sidewall 15A on the read gate unit 12 side to a constant bias voltage from the ground potential (zero potential) to a negative potential, the read characteristics are improved. On the other hand, by setting the voltage VB applied to the sidewall 15B on the channel stop region 3 side to a constant negative bias voltage, the electric field intensity is reduced and the peripheral potential is pinned.
[0058]
The above-described conductive side walls 15 (15A, 15B) can be formed, for example, as follows.
First, after forming the charge transfer electrode 8, an insulating film is formed on the surface thereof.
Next, a conductive film is entirely formed, and the conductive film is etched back to form a sidewall.
Further, as shown in the plan view of FIG. 6A, the readout gate is patterned by patterning the sidewalls (hatched portions in the figure) 15 formed around the light receiving sensor unit 11 as shown in FIG. 6B. The side wall 15A on the part 12 side and the side wall 15B on the channel stop region 3 side are electrically separated. 6A and 6B, the insulating film between the charge transfer electrode 8 (8A, 8B) and the side walls 15A, 15B is not shown, and the charge transfer electrode 8 and the side walls 15A, 15B are not illustrated. The space between is displayed.
Thus, the sidewalls 15A and 15B can be formed.
[0059]
Further, after forming the sidewalls 15A and 15B, an insulating film is formed to cover the surface, and a contact hole is formed in the insulating film.
Then, the wiring layer and the side walls 15A and 15B can be connected through the contact holes.
[0060]
Here, if a contact hole is formed directly on the sidewalls 15A and 15B in FIG. 6B, it is difficult to form the contact hole because the width of the sidewall is narrow.
Therefore, when the sidewall is formed by etch-back, a part of the conductive film remains on the charge transfer electrode, and a contact hole is formed in the conductive film remaining on the charge transfer electrode to form a wiring layer. It is conceivable to make a connection with
[0061]
That is, as shown in FIG. 7A, for example, when the sidewall 15 is formed by etch-back, the conductive film 15 is left on a part of the charge transfer electrode 8, in this case, a part of the lower charge transfer electrode 8A. . For example, the etch-back may be performed in a state where the remaining portion of the conductive film 15 is covered with the mask.
Thereafter, as shown in FIG. 7B, the side wall 15 is patterned to electrically separate the side wall 15A on the read gate unit 12 side and the side wall 15B on the channel stop region 3 side.
Next, after an interlayer insulating film (not shown) is formed on the sidewalls 15A and 15B, a contact hole is formed by etching in the interlayer insulating film on the charge transfer electrode 8 immediately above the sidewalls 15A and 15B.
Then, the conductive layers are buried in the contact holes to form the contact portions 16A and 16B, and the wirings 17A and 17B are formed by connecting to the contact portions 16A and 16B.
In this manner, electrodes for driving the side walls 15A and 15B can be formed.
[0062]
When the side wall 15 is not electrically separated between the read gate unit 12 and the channel stop region 3, the side wall 15 is left on the charge transfer electrode 8 from the state of FIG. 7A, for example, as shown in FIG. A contact portion 16 is formed substantially at the center of the conductive film 15 thus formed, and a wiring 17 is formed in connection with the contact portion 16.
[0063]
According to the configuration of the present embodiment, the voltages VA and VB can be applied to the conductive side walls 15 (15A, 15B) provided beside the charge transfer electrodes 8, and furthermore, the side walls 15 (15A, 15B) can be applied. An end of the surface of the light receiving sensor unit 11 near the wall 15 has a P-type low impurity concentration (P − Since the positive charge storage regions 10 (10A, 10B) are formed, the rise of the read voltage is suppressed and the generation of noise due to the electric field near the channel stop region 3 is suppressed as in the previous embodiment. It becomes possible to do.
[0064]
Thereby, both the read characteristics and the noise characteristics can be improved.
Further, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. Therefore, by using the solid-state imaging device according to this embodiment, a camera or the like can be reduced in size and height. It is possible to achieve higher resolution and higher image quality.
[0065]
In the present embodiment, the tip of the sidewall 15 (15A, 15B) and the P-type high impurity concentration (P + It is also possible to adopt a configuration in which the positive charge storage region 6) is self-aligned.
[0066]
Next, as still another embodiment of the solid-state imaging device of the present invention, FIG. 10 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device having a configuration modified from the configuration shown in FIG.
In this embodiment, in particular, the side wall 15A on the read gate unit 12 side is formed over the read gate unit 12 as well. The charge transfer electrode 8 is formed in the vertical transfer register 13 correspondingly.
Other configurations are the same as those in FIG. 5, and thus the same reference numerals are given and duplicate description is omitted.
[0067]
Also in the present embodiment, similarly to the configuration shown in FIG. 5, it is possible to suppress an increase in the read voltage and to suppress the generation of noise due to an electric field near the channel stop region 3, thereby achieving read characteristics and noise characteristics. Are both good.
In this embodiment, since the sidewall 15A on the read gate unit 12 side is formed over the read gate unit 12, the optimum value of the voltage VB applied to the sidewall 15A is shown in FIG. It may be different from the voltage VB optimum value in the previous embodiment.
[0068]
Also in this case, the tip of the sidewall 15 (15A, 15B) and the P-type high impurity concentration (P + ) Can be configured to be self-aligned with the positive charge storage region 6.
[0069]
In the above-described embodiments shown in FIG. 5 or FIG. 10, the sidewalls 15 (15A, 15B) provided beside the charge transfer electrodes 8 are connected to the sidewalls 15A on the read gate unit 12 side and the channel stop region 3 side. And a different voltage is applied to the side wall 15B.
The present invention is not limited to such a configuration. For example, a configuration in which these sidewalls are connected on the near side or the back side (not shown) and are also electrically connected (for example, patterning in the state shown in FIG. 6A). If not) is also possible. In this case, the same voltage is applied to the read gate unit side and the channel stop region side as in the configuration in which a voltage is applied to the light shielding film.
[0070]
Further, in the configuration of each embodiment shown in FIG. 5 or FIG. 10 described above, a configuration in which a voltage V is further applied to the light shielding film 9 may be adopted. In this case, by controlling the voltages VA, VB, and V, the control of the potential of each section can be more effectively optimized.
[0071]
In each of the above-described embodiments, the P-type low impurity concentration (P − In the present invention, the semiconductor region formed near the readout gate portion and near the channel stop region (pixel isolation region) on the surface of the light receiving sensor portion is P − That is, the high impurity concentration (P + However, the present invention is not limited to the same conductivity type as that of the positive charge storage region.
For example, a semi-intrinsic semiconductor region or a central portion (P + ) And a region with a low impurity concentration of the opposite conductivity type (N − Or N). In any case, the central part (P + The semiconductor region has a lower impurity concentration than that of the semiconductor region.
[0072]
When this region is made to be N-type, for example, as shown in FIG. 11, after forming the N-type semiconductor region 2, a high-concentration P-type Impurities (P + ) Is also conceivable. When this forming method is adopted, P + Is easily diffused toward the N side, so that the opening of the mask 31 is preferably made small in anticipation of the amount of diffusion.
[0073]
In each of the above embodiments, the case where the present invention is applied to the CCD solid-state imaging device has been described. However, the present invention can be applied to solid-state imaging devices having other configurations.
For example, the present invention can be applied to a solid-state imaging device having a charge transfer unit other than the CCD type structure.
Also, for example, in a CMOS solid-state imaging device, the surface of an N-type semiconductor region forming a photoelectric conversion region of a light-receiving sensor unit is + In some cases, the HAD sensor is configured by providing the positive charge accumulation region described above.
The present invention is also applied to a CMOS solid-state imaging device employing the HAD sensor, and a conductive sidewall is provided for a gate for reading out a charge from a light receiving sensor unit to a signal line. And the readout characteristics are improved by making the surface of the light receiving sensor portion near the sidewall a semiconductor region having a lower impurity concentration than the central portion of the surface of the light receiving sensor portion. Can be obtained.
The case is shown below.
[0074]
FIG. 12 shows a schematic configuration diagram (plan view) of a solid-state imaging device as another embodiment of the present invention. In this embodiment, the present invention is applied to a CMOS solid-state imaging device. 13 is a cross-sectional view taken along the line AA ′ of FIG. 12, FIG. 14 is a cross-sectional view taken along the line BB ′, and FIG. 15 is a cross-sectional view taken along the line CC ′.
In this solid-state imaging device, a P-type semiconductor region 101 has a first conductivity type semiconductor region serving as a photoelectric conversion region, for example, an N-type semiconductor region 102, a second conductivity type, for example, a P-type channel stop region 103, and a channel stop region. A pixel isolation region 104 made of a thick insulating layer overlying 103, a first conductivity type impurity region, for example, N + FD (floating diffusion) portion 112 is formed by the above-mentioned region, and a second conductivity type, for example, a P-type positive charge accumulation region (hole accumulation layer) is formed on the surface of the N-type semiconductor region 102 in the photoelectric conversion region. Become. The N-type semiconductor region 102 and the positive charge accumulation region (hole accumulation layer) constitute a light receiving sensor unit 111.
On the P-type semiconductor region 101, a charge readout electrode 105 is formed via a gate insulating film.
In addition, a conductive side wall 106 is formed on a side wall of the charge readout electrode 105 via a thin insulating film 107. Note that the illustration of the insulating film 107 is omitted in the plan view of FIG. The conductive side wall 106 is configured so that a voltage independent of a read voltage applied to the charge read electrode 105 can be applied.
[0075]
The charge readout electrode 105 is provided between the light receiving sensor unit 111 and the FD unit 112, and is formed over the pixel isolation region 104 outside the light receiving sensor unit 111 and the FD unit 112. Then, a contact portion 108 is formed in a portion on the pixel isolation region 104 below in FIG.
Reference numeral 113 in the figure denotes a side wall contact buffer layer, which can be formed by patterning simultaneously with the charge readout electrode 105 using, for example, the same material as the charge readout electrode 105. In the figure, reference numeral 114 denotes a contact portion between the sidewall 106 and the wiring. In the figure, reference numeral 121 denotes a wiring for the charge readout electrode 105. In the drawing, reference numeral 122 denotes a wiring for the sidewall 106.
As described above, by separately connecting the contact portion and the wiring to the charge readout electrode 105 and the side wall 106, the charge readout electrode 105 and the side wall 106 can be separately driven.
Although not shown, a light-shielding film is formed so as to cover portions other than the light-receiving sensor portion 111, thereby preventing light from entering the channel region below the charge readout electrode 105, the FD portion 112, and the like. it can.
[0076]
In the present embodiment, the positive charge accumulation region (hole accumulation layer) on the surface constituting the light receiving sensor unit 111 is replaced with a high impurity concentration (P + ) Of the positive charge accumulation region (hole accumulation layer) 109 and the low impurity concentration (P − ) Positive charge accumulation region (hole accumulated layer) 110.
This makes it possible to improve both readout characteristics and noise characteristics, as in the case where the present invention is applied to the CCD solid-state imaging device described above.
In this embodiment mode, the end portion on the pixel isolation region 104 side has a low impurity concentration (P − ) May be the positive charge storage region.
[0077]
The solid-state imaging device according to the present embodiment can be manufactured, for example, as follows.
After forming each of the pixel isolation region 104, the channel stop region 103, the light receiving sensor unit 111, the FD unit 112, the charge readout electrode 105, and the buffer layer 113 for the side wall contact, the surface of the charge readout electrode 105 and the buffer layer 113 is formed. A thin insulating film 107 is formed.
Next, a conductive film is entirely formed, and the conductive film is etched back to form a sidewall 106 on the side wall of the charge readout electrode 105 and the buffer layer 113.
After that, an insulating film 115 is formed on the surfaces of the charge readout layer 105, the buffer layer 113, and the sidewalls 106, and the whole is covered with a thick interlayer insulating film 116.
Subsequently, after forming a contact hole in the interlayer insulating film 116 on the charge readout electrode 105, a conductive layer is formed in the contact hole, and a contact portion 108 is formed. Then, a wiring 121 is formed by connecting to the contact portion 108.
Further, after the surface is covered with the interlayer insulating film 117, both the side wall contact buffer layer 113 formed at the same time as the charge readout electrode 105 and the side wall 106 formed therearound are straddled. Contact holes are formed in the upper interlayer insulating film 117 and the lower interlayer insulating film 116. Thereafter, a conductive layer is formed in the contact hole, and a contact portion 114 is formed. Then, a wiring 122 is formed in connection with the contact portion 114.
[0078]
Further, in each of the above-described embodiments, the central portion of the surface of N-type semiconductor region 2 has P + Is formed, but the conductivity type of the photoelectric conversion region is not limited in the present invention, and an N-type high impurity concentration region is formed at the center of the surface of the P-type semiconductor region. Alternatively, the light receiving sensor unit may be configured.
That is, in the present invention, a high-concentration region of the second conductivity type is formed in the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light-receiving sensor portion. Then, a region having a lower impurity concentration than the central portion is formed. The voltage applied to the light-shielding film or the conductive side wall may be selected to be positive or negative according to the conductivity type of the light receiving sensor unit.
[0079]
Further, in each of the embodiments shown in FIGS. 5 and 10, conductive sidewalls are formed on both sides of the charge transfer electrodes. However, the present invention is not limited to the sidewalls, and the first electrode, For example, with respect to a charge transfer electrode or a gate electrode for reading charges of a CMOS solid-state imaging device, another electrode made of a conductive film having a thickness similar to that of the charge transfer electrode or the gate electrode is provided on both sides thereof. The potential may be adjusted so that a voltage independent of the charge transfer electrode and the gate electrode can be applied to these electrodes.
[0080]
The present invention is not limited to the above-described embodiment, and may take various other configurations without departing from the gist of the present invention.
[0081]
【The invention's effect】
According to the above-described solid-state imaging device of the present invention, the potential of each unit is configured by applying a predetermined voltage signal to another electrode that is electrically independent of the light-shielding film and the first electrode. Is variable, and the potential can be corrected by applying a voltage signal.
This makes it possible to correct the potential and improve the blooming characteristics, readout characteristics, pixel separation characteristics, and noise characteristics.
[0082]
According to the solid-state imaging device and the method of manufacturing the same of the present invention, the end on the electrode side and the end on the pixel separation region side of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit. By forming a region having a lower impurity concentration than the central second conductivity type semiconductor region in the portion, the potential depth at the end of the surface of the light receiving sensor portion is corrected, and the read voltage is reduced on the electrode side. In addition, the generation of noise on the pixel separation region side can be suppressed.
Thereby, the readout characteristics and the noise characteristics can be more effectively improved.
[0083]
Therefore, according to the present invention, a solid-state imaging device having good noise characteristics and good read characteristics can be realized.
Further, according to the present invention, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. And higher resolution can be achieved.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram (cross-sectional view) of an embodiment of a solid-state imaging device according to the present invention.
FIGS. 2A and 2B are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG.
FIG. 3 is a diagram illustrating a method of forming a positive charge accumulation region by self-alignment with a light shielding film.
FIG. 4 is a view showing another manufacturing method for forming AC positive charge accumulation regions.
FIG. 5 is a schematic configuration diagram (cross-sectional view) of another embodiment of the solid-state imaging device of the present invention.
FIG. 6 is a diagram illustrating patterning of A and B sidewalls.
FIG. 7 is a diagram illustrating a method of forming a wiring connected to A and B sidewalls.
FIG. 8 is a diagram showing a method of forming a wiring connected to a sidewall.
FIG. 9 is a diagram illustrating a method of forming a wiring connected to a sidewall.
FIG. 10 is a schematic configuration diagram (cross-sectional view) of still another embodiment of the solid-state imaging device of the present invention.
FIG. 11 is a diagram showing another method of forming a positive charge accumulation region.
FIG. 12 is a schematic configuration diagram (plan view) of another embodiment of the solid-state imaging device of the present invention.
FIG. 13 is a sectional view taken along line AA ′ of FIG.
FIG. 14 is a sectional view taken along line BB ′ of FIG.
FIG. 15 is a sectional view taken along the line CC ′ of FIG. 12;
FIG. 16 is a cross-sectional view of a conventional CCD solid-state imaging device employing a HAD sensor.
[Explanation of symbols]
REFERENCE SIGNS LIST 1 semiconductor substrate, 2 N-type semiconductor region, 3 channel stop region (pixel separation region), 5 transfer channel region, 6,109 high impurity concentration positive charge accumulation region, 8 charge transfer electrode, 9 light shielding film, 10, 10A, 10B, 110 Positive charge accumulation region with low impurity concentration, 11, 111 light receiving sensor section, 12 readout gate section, 13 vertical transfer register, 15, 15A, 15B, 106 (conductive) sidewall, 105 charge readout electrode, 112 FD section

Claims (11)

画素を構成する受光センサ部の一側に、前記受光センサ部から信号電荷を読み出すための電極が設けられ、
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成され、
前記第１導電型の半導体領域の表面の、前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域が形成されていることを特徴とする固体撮像素子。An electrode for reading out signal charges from the light receiving sensor unit is provided on one side of the light receiving sensor unit forming the pixel,
A light-shielding film is formed so as to cover the imaging region other than the light receiving sensor unit,
Is configured to apply a predetermined voltage signal to the light shielding film,
A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit,
A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end of the surface of the first conductivity type semiconductor region on the electrode side and an end of the surface opposite to the pixel isolation region on the electrode side. A solid-state image sensor. 前記電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加することを特徴とする請求項１に記載の固体撮像素子。The solid-state imaging device according to claim 1, wherein one or both of a DC bias and a clock pulse are applied as the voltage signal. 前記受光センサ部の一側に読み出した前記信号電荷を転送する電荷転送部が設けられ、前記電極が前記電荷転送部における電荷転送電極を兼ねることを特徴とする請求項１に記載の固体撮像素子。The solid-state imaging device according to claim 1, wherein a charge transfer unit that transfers the read signal charge is provided on one side of the light receiving sensor unit, and the electrode also serves as a charge transfer electrode in the charge transfer unit. . 前記受光センサ部の前記第２導電型の半導体領域が、前記受光センサ部上の遮光膜の開口と自己整合して形成されていることを特徴とする請求項１に記載の固体撮像素子。2. The solid-state imaging device according to claim 1, wherein the semiconductor region of the second conductivity type of the light receiving sensor unit is formed so as to be self-aligned with an opening of a light shielding film on the light receiving sensor unit. 3. 画素を構成する受光センサ部の一側に、前記受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第１の電極が配置され、
前記電極の前記受光センサ部側に、前記第１の電極とは電気的に独立した他の電極が設けられ、
前記他の電極に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成され、
前記第１導電型の半導体領域の表面の、前記第１の電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域が形成されている
ことを特徴とする固体撮像素子。On one side of a light-receiving sensor unit constituting a pixel, a first electrode for reading out signal charges from the light-receiving sensor unit or transferring the read-out signal charges is arranged,
On the light-receiving sensor side of the electrode, another electrode that is electrically independent of the first electrode is provided,
Configured to apply a predetermined voltage signal to the other electrode,
A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit,
A region having a lower impurity concentration than the semiconductor region of the second conductivity type is provided at the end of the surface of the semiconductor region of the first conductivity type at the end on the first electrode side and at the end on the pixel separation region side opposite thereto. A solid-state imaging device, characterized by forming: 前記電圧信号としてＤＣバイアスとクロックパルスのいずれか一方又は両方を印加することを特徴とする請求項５に記載の固体撮像素子。The solid-state imaging device according to claim 5, wherein one or both of a DC bias and a clock pulse are applied as the voltage signal. 前記受光センサ部の一側に読み出した前記信号電荷を転送する電荷転送部が設けられ、前記第１の電極が前記電荷転送部における電荷転送電極であることを特徴とする請求項５に記載の固体撮像素子。The charge transfer section for transferring the read signal charges is provided on one side of the light receiving sensor section, and the first electrode is a charge transfer electrode in the charge transfer section. Solid-state imaging device. 前記受光センサ部の前記第２導電型の半導体領域が、前記他の電極の端縁と自己整合して形成されていることを特徴とする請求項５に記載の固体撮像素子。The solid-state imaging device according to claim 5, wherein the semiconductor region of the second conductivity type of the light receiving sensor unit is formed in self-alignment with an edge of the another electrode. 画素を構成する受光センサ部の一側に、前記受光センサ部から信号電荷を読み出すための電極が設けられ、
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第１導電型の半導体領域の表面の中央部に、第２導電型の半導体領域が形成された固体撮像素子を製造する方法であって、
前記第１導電型の半導体領域を形成した後に、前記第１導電型の半導体領域の表面の中央部に前記第２導電型の半導体領域を、前記第１導電型の半導体領域の表面の前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第２導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する
ことを特徴とする固体撮像素子の製造方法。An electrode for reading out signal charges from the light receiving sensor unit is provided on one side of the light receiving sensor unit forming the pixel,
A light-shielding film is formed so as to cover the imaging region other than the light receiving sensor unit,
Is configured to apply a predetermined voltage signal to the light shielding film,
A method for manufacturing a solid-state imaging device in which a semiconductor region of a second conductivity type is formed at a central portion of a surface of a semiconductor region of a first conductivity type that forms a photoelectric conversion region of the light receiving sensor unit,
After forming the semiconductor region of the first conductivity type, the semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type, and the electrode on the surface of the semiconductor region of the first conductivity type is formed. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end on the side of the pixel isolation region and an end on the side of the pixel isolation region on the opposite side. 前記第２導電型の半導体領域及び前記第２導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、前記電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行うことを特徴とする請求項９に記載の固体撮像素子の製造方法。When forming the semiconductor region of the second conductivity type and a region having a lower impurity concentration than the semiconductor region of the second conductivity type, respectively, ion implantation toward the end on the electrode side and pixel separation on the opposite side are performed. The method for manufacturing a solid-state imaging device according to claim 9, wherein ion implantation is performed separately from ion implantation toward an end on the region side. 前記第１導電型の半導体領域を形成した後に、前記遮光膜を形成し、前記受光センサ部上の前記遮光膜に開口部を形成し、前記遮光膜をマスクとして用いてイオン注入を行って前記第２導電型の半導体領域を形成することを特徴とする請求項９に記載の固体撮像素子の製造方法。After forming the first conductivity type semiconductor region, the light shielding film is formed, an opening is formed in the light shielding film on the light receiving sensor unit, and ion implantation is performed using the light shielding film as a mask. 10. The method according to claim 9, wherein a semiconductor region of the second conductivity type is formed.
JP2003060328A 2003-03-06 2003-03-06 Solid-state imaging device and its manufacturing method Pending JP2004273640A (en)

Priority Applications (13)

Application Number Priority Date Filing Date Title
JP2003060328A JP2004273640A (en) 2003-03-06 2003-03-06 Solid-state imaging device and its manufacturing method
US10/548,182 US7473977B2 (en) 2003-03-06 2004-03-05 Method of driving solid state image sensing device
PCT/JP2004/002817 WO2004079825A1 (en) 2003-03-06 2004-03-05 Solid state image sensing device and production method therefor, and method of driving solid state image sensing device
TW093105886A TWI241711B (en) 2003-03-06 2004-03-05 Solid state image sensing device, production method thereof, and method of driving solid state image sensing device
EP04717820A EP1608023B1 (en) 2003-03-06 2004-03-05 Solid state image sensing device and production method therefor
KR1020057016554A KR20050106495A (en) 2003-03-06 2004-03-05 Solid state image sensing device and production method therefor, and method of driving solid state image sensing device
CNB2004800118169A CN100481482C (en) 2003-03-06 2004-03-05 Solid-state imaging device, and manufacturing and driving method thereof
US12/200,424 US7928487B2 (en) 2003-03-06 2008-08-28 Solid-state imaging device and driving method of solid-state imaging device
US12/277,958 US7821093B2 (en) 2003-03-06 2008-11-25 Solid-state imaging device with biased light shielding film
US12/323,006 US8017984B2 (en) 2003-03-06 2008-11-25 Solid-state imaging device
US12/323,019 US7935563B2 (en) 2003-03-06 2008-11-25 Solid-state imaging device and method for manufacturing thereof as well as driving method of solid-state imaging device
US12/277,982 US7791118B2 (en) 2003-03-06 2008-11-25 Solid-state imaging device
US13/211,362 US8598640B2 (en) 2003-03-06 2011-08-17 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003060328A JP2004273640A (en) 2003-03-06 2003-03-06 Solid-state imaging device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2004273640A true JP2004273640A (en) 2004-09-30

Family

ID=33122903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003060328A Pending JP2004273640A (en) 2003-03-06 2003-03-06 Solid-state imaging device and its manufacturing method

Country Status (2)

Country Link
JP (1) JP2004273640A (en)
CN (1) CN100481482C (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221560A (en) * 2006-02-17 2007-08-30 Fujifilm Corp Solid-state imaging device, driving method thereof and imaging apparatus
JP2008072046A (en) * 2006-09-15 2008-03-27 Fujifilm Corp Solid state image sensing element and its driving method
JP2008166607A (en) * 2006-12-28 2008-07-17 Sony Corp Solid-state imaging apparatus, its manufacturing method, semiconductor device and its manufacturing method
JP2010010487A (en) * 2008-06-27 2010-01-14 Sony Corp Solid-state imaging device and electronic apparatus
JP2010067774A (en) * 2008-09-10 2010-03-25 Canon Inc Photoelectric conversion device and imaging system
JP2010219563A (en) * 2010-06-25 2010-09-30 Sony Corp Solid-state imaging device and electronic apparatus
JP2018088488A (en) * 2016-11-29 2018-06-07 ソニーセミコンダクタソリューションズ株式会社 Sensor chip and electronic apparatus

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5194419B2 (en) * 2006-10-04 2013-05-08 ソニー株式会社 Solid-state imaging device and manufacturing method thereof
JP4305516B2 (en) * 2007-01-30 2009-07-29 ソニー株式会社 Solid-state imaging device and solid-state imaging device
JP4759590B2 (en) * 2008-05-09 2011-08-31 キヤノン株式会社 Photoelectric conversion device and imaging system using the same
JP5493430B2 (en) * 2009-03-31 2014-05-14 ソニー株式会社 SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP5251736B2 (en) * 2009-06-05 2013-07-31 ソニー株式会社 Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus
JP5564874B2 (en) 2009-09-25 2014-08-06 ソニー株式会社 Solid-state imaging device and electronic apparatus
US9848142B2 (en) * 2015-07-10 2017-12-19 Semiconductor Components Industries, Llc Methods for clocking an image sensor
CN107046046B (en) * 2017-04-14 2019-08-16 中国电子科技集团公司第四十四研究所 CCD pixel structure
CN113066810B (en) * 2021-03-25 2022-09-06 中国科学院半导体研究所 Pixel device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007221560A (en) * 2006-02-17 2007-08-30 Fujifilm Corp Solid-state imaging device, driving method thereof and imaging apparatus
JP2008072046A (en) * 2006-09-15 2008-03-27 Fujifilm Corp Solid state image sensing element and its driving method
JP2008166607A (en) * 2006-12-28 2008-07-17 Sony Corp Solid-state imaging apparatus, its manufacturing method, semiconductor device and its manufacturing method
JP2010010487A (en) * 2008-06-27 2010-01-14 Sony Corp Solid-state imaging device and electronic apparatus
US8169523B2 (en) 2008-06-27 2012-05-01 Sony Corporation Solid-state imaging device and electronic apparatus
US8593553B2 (en) 2008-06-27 2013-11-26 Sony Corporation Solid-state imaging device and electronic apparatus
JP2010067774A (en) * 2008-09-10 2010-03-25 Canon Inc Photoelectric conversion device and imaging system
JP2010219563A (en) * 2010-06-25 2010-09-30 Sony Corp Solid-state imaging device and electronic apparatus
JP2018088488A (en) * 2016-11-29 2018-06-07 ソニーセミコンダクタソリューションズ株式会社 Sensor chip and electronic apparatus
JP7055544B2 (en) 2016-11-29 2022-04-18 ソニーセミコンダクタソリューションズ株式会社 Sensor chips and electronic devices
US11411032B2 (en) 2016-11-29 2022-08-09 Sony Semiconductor Solutions Corporation Sensor chip and electronic device

Also Published As

Publication number Publication date
CN100481482C (en) 2009-04-22
CN1781192A (en) 2006-05-31

Similar Documents

Publication Publication Date Title
US8598640B2 (en) Solid-state imaging device
US7382007B2 (en) Solid-state image pickup device and manufacturing method for the same
JP4976273B2 (en) Cimos image sensor and manufacturing method thereof
JP5537523B2 (en) Solid-state imaging device
US8593553B2 (en) Solid-state imaging device and electronic apparatus
TWI459549B (en) Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus
JP2006261411A (en) Image sensor having buried photodiode region, and manufacturing method thereof
JP2004273640A (en) Solid-state imaging device and its manufacturing method
JP2011082426A (en) Solid-state imaging device
US20140151753A1 (en) Solid-state imaging apparatus, manufacturing method thereof, and electronic information device
KR20110132514A (en) Manufacturing method for solid-state image pickup device, solid-state image pickup device and image pickup apparatus
TWI525801B (en) Image sensor with doped transfer gate
WO2004055896A1 (en) Solid-state imaging device and method for producing solid-state imaging device
KR20040042887A (en) Solid state pickup device and driving method thereof
KR20010106831A (en) Solid State Image Pickup Device Proper for Electronic Zooming
JP2003347537A (en) Solid-state image pickup element
JP4797302B2 (en) Solid-state imaging device and manufacturing method thereof
JP2007299806A (en) Solid-state image pickup device and manufacturing method thereof
JP2004207520A (en) Solid-state imaging device
JP2005093915A (en) Solid state imaging device
JP2004179473A (en) Solid-state imaging device and its manufacturing method
JP2005317768A (en) Solid-state image pickup element
JPH09307092A (en) Amplifying solid-state image pick up element
JPH07297378A (en) Solid-state image sensing device and manufacture thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311