JP2004273640A - Solid-state imaging device and its manufacturing method - Google Patents
Solid-state imaging device and its manufacturing method Download PDFInfo
- Publication number
- JP2004273640A JP2004273640A JP2003060328A JP2003060328A JP2004273640A JP 2004273640 A JP2004273640 A JP 2004273640A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2003060328 A JP2003060328 A JP 2003060328A JP 2004273640 A JP2004273640 A JP 2004273640A
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- semiconductor region
- electrode
- receiving sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims abstract description 80
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 118
- 239000012535 impurity Substances 0.000 claims abstract description 75
- 238000000926 separation method Methods 0.000 claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000009825 accumulation Methods 0.000 description 71
- 108091006146 Channels Proteins 0.000 description 49
- 239000010410 layer Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 15
- 230000005684 electric field Effects 0.000 description 13
- 238000003860 storage Methods 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、固体撮像素子及びその製造方法に係わる。
【0002】
【従来の技術】
CCD固体撮像素子やCMOS型固体撮像素子等において、N型不純物領域が形成された受光センサ部の表面に、P型の高不純物濃度(P+)の正電荷蓄積領域が形成されている構成、即ちいわゆるHAD(Hole Accumulated Diode)センサが用いられている。
【0003】
このHADセンサを採用した従来のCCD固体撮像素子の概略断面図を図16に示す。
このCCD固体撮像素子は、シリコン基板等の半導体基体51に、光電変換領域となるN型半導体領域52、P型のチャネルストップ領域(画素分離領域)53、P型半導体ウエル領域54、N型の転送チャネル領域55、P型の読み出しゲート部62が形成され、さらに光電変換領域のN型半導体領域52の表面にPP+(P型の高不純物濃度)の正電荷蓄積領域(ホールアキュムレート層)56が形成されてなる。これらN型半導体領域52及び正電荷蓄積領域(ホールアキュムレート層)56ことにより受光センサ部61が構成される。
半導体基体51上には、ゲート絶縁膜を介して電荷転送電極58が形成されている。
さらに、電荷転送電極58の上方には、層間絶縁膜を介して電荷転送電極58を覆うように遮光膜59が形成され、垂直転送レジスタ63に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜59は、受光センサ部61に光が入射するように、受光センサ部61上に開口を有している。
そして、P型半導体ウエル領域54及びN型の転送チャネル領域55とその上方の電荷転送電極58により垂直転送レジスタ63が構成される。電荷転送電極58は、この垂直転送レジスタ63から読み出しゲート部62にわたって形成されている。
【0004】
垂直転送レジスタ63は、垂直方向(図16中紙面に垂直な方向)に並んだ受光センサ部61の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ63の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部61間にもチャネルストップ領域(画素分離領域)53が同様に形成されることによって各画素の受光センサ部61が分離される。
そして、多数の受光センサ部61がマトリックス状に配列されて、CCD固体撮像素子が構成される(例えば特許文献1参照)。
【0005】
このような固体撮像素子では、通常、読み出しゲート部62及び垂直転送レジスタ63に、多結晶シリコン等により成る電荷転送電極58を、1層又は複数層形成している。
そして、読み出しゲート部62のポテンシャルと垂直転送レジスタ63のポテンシャルとを制御して、受光センサ部61(特にその光電変換領域52)から垂直転送レジスタ63への信号電荷の読み出し及び垂直転送レジスタ63における信号電荷の転送をそれぞれ行っている。
このとき、水平方向即ち図中左右方向に隣り合う画素に電荷が読み出されないように、チャネルストップ領域(画素分離領域)53のポテンシャルが制御される。
入射光は、光電変換領域(N型半導体領域)52において、信号電荷に変換されて蓄積される。
【0006】
しかしながら、近年画素サイズの縮小化に伴って、チャネルストップ領域(画素分離領域)53、垂直転送レジスタ63、読み出しゲート部62、光電変換領域(N型半導体領域)52のそれぞれのポテンシャルが、相互に2次元モジュレーションの影響を受けて、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性の全てを従来と同等のレベルで保持することが困難になってきている。
【0007】
例えば読み出しゲート部62の幅が狭くなると、垂直転送レジスタ63、光電変換領域52の影響を受けて読み出しゲート部62のポテンシャルが低くなる。そのためブルーミング特性の悪化を招く。これを防ぐために、光電変換領域52のポテンシャルを深くすると読み出し電圧が高くなってしまい、電荷読み出し特性が悪化してしまう。
また、例えばチャネルストップ領域(画素分離領域)53が狭くなると、読み出しゲート部62のポテンシャルと同様に、2次元モジュレーションの影響でポテンシャルが低くなり、その結果として画素分離特性が悪化してしまう。
【0008】
さらに、光電変換領域52のサイズ縮小に伴い、飽和信号量の特性の確保が困難になるため、より浅く光電変換領域52を作製する必要があるが、その場合光電変換領域52の表面にある正電荷蓄積領域(ホールアキュムレート層)56のポテンシャルが低くなり、ホールに対するノイズ成分であるエレクトロンのトラップ確率が下がり、ノイズ成分の増加を招く。
これを防ぐために、正電荷蓄積領域(ホールアキュムレート層)4のP型不純物の濃度を大きくすると、隣の読み出しゲート部62のポテンシャルが高くなってしまい、読み出し特性が悪化する。また同時にチャネルストップ領域(画素分離領域)53のポテンシャルも高くなってしまい、電荷読み出し時においてチャネルストップ領域(画素分離領域)53と垂直転送レジスタ63間の電界が強くなり、アバランシェブレークダウン等によりノイズ成分が増加することが考えられる。
【0009】
上述の問題に対して、例えば、遮光膜59に所定の電圧信号を印加することによって、チャネルストップ領域(画素分離領域)53、読み出しゲート部62、正電荷蓄積領域(ホールアキュムレート層)56のそれぞれのポテンシャルの深さを可変し得るように構成し、例えばブルーミング特性、画素分離特性、ノイズ特性が悪化している際には遮光膜59にマイナスの電圧信号を印加し、読み出し特性が悪化している際には遮光膜59にプラスの電圧信号を印加することにより、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保できる方法が考え出されている(例えば特許文献2参照)。
【0010】
【特許文献1】
特開2002−252342号公報(段落番号[0021]、図3)
【特許文献2】
特開2002−51267号公報
【0011】
【発明が解決しようとする課題】
しかしながら、図16に示したCCD固体撮像素子において、遮光膜59に電圧信号を印加する構成とした場合に、各部分の設計条件(幅・深さ・不純物濃度等)によっては、ノイズ特性と読み出し特性とを共に満足させることが難しくなることがある。
【0012】
これは、前述したように垂直転送レジスタ63への光の入射を防ぐ目的で、遮光膜59が受光センサ部61の表面のP+の正電荷蓄積領域(ホールアキュムレート層)56上に張り出して形成されているからである。
これにより、例えば遮光膜59にマイナスの電圧信号を印加することにより正電荷蓄積領域(ホールアキュムレート層)56のポテンシャルを高くして、ホールに対するノイズ成分であるエレクトロンのトラップ確率を上げることによってノイズ特性の改善を図った場合において、チャネルストップ領域(画素分離領域)53側でN型の転送チャネル領域55とP+の正電荷蓄積領域(ホールアキュムレート層)56との間、もしくはN型半導体領域52とP+の正電荷蓄積領域(ホールアキュムレート層)56との間に大きな電界が生じることにより、アバランシェブレークダウン等によるノイズ成分が多く発生して、充分なノイズ特性が得られないことが有りうる。
一方、読み出しゲート部62側においても、遮光膜59にマイナスの電圧信号を印加することにより読み出しゲート部62のポテンシャルが上がってしまい、読み出し電圧が大きくなって、充分な読み出し特性が得られないことが懸念される。
【0013】
また、例えば正電荷蓄積領域(ホールアキュムレート層)56のP型不純物濃度を薄くすると、読み出し特性は向上するがノイズ特性は悪化してしまう。
【0014】
上述した問題の解決のために、本発明においては、ノイズ特性及び読み出し特性をバランスよく向上することにより、充分なノイズ特性及び読み出し特性を有する固体撮像素子及びその製造方法を提供するものである。
【0015】
【課題を解決するための手段】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成され、第1導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【0016】
上述の本発明の固体撮像素子の構成によれば、遮光膜に所定の電圧信号を印加するように構成していることにより、遮光膜から補助的な電界を生じさせて、受光センサ部から及ぶ2次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第2導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【0017】
本発明の固体撮像素子は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第1の電極が配置され、電極の受光センサ部側に、第1の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成され、第1導電型の半導体領域の表面の第1の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域が形成されているものである。
【0018】
上述の本発明の固体撮像素子の構成によれば、第1の電極の受光センサ部側に設けられた他の電極に所定の電圧信号を印加するように構成していることにより、この他の電極から、第1の電極と受光センサ部との間に補助的な電界を生じさせて、受光センサ部から及ぶ2次元変調の影響を低減することができ、これにより各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
また、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面において、その電極側の端部及びその反対側の画素分離領域側の端部に、中央部の第2導電型の半導体領域よりも不純物濃度の低い領域が形成されていることにより、受光センサ部の表面の端部のポテンシャル深さを補正することができるため、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することができる。
【0019】
本発明の固体撮像素子の製造方法は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成された固体撮像素子を製造する際に、第1導電型の半導体領域を形成した後に、この第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域を、この第1導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成するものである。
【0020】
上述の本発明の固体撮像素子の製造方法によれば、遮光膜に所定の電圧信号を印加するように構成され、上述のように各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能である固体撮像素子を製造するときに、第1導電型の半導体領域を形成した後に、この第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域を、この第1導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成することにより、前述したように受光センサ部の表面の端部のポテンシャル深さを補正することができ、電極側で読み出し電圧を低減すると共に、画素分離領域側で電界を弱くしてアバランシェブレークダウン等によるノイズの発生を抑制することが可能な構成の固体撮像素子を製造することができる。
【0021】
【発明の実施の形態】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成され、第1導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【0022】
また本発明は、上記固体撮像素子において、電圧信号としてDCバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【0023】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、電極が電荷転送部における電荷転送電極を兼ねる構成とする。
【0024】
また本発明は、上記固体撮像素子において、受光センサ部の第2導電型の半導体領域が、受光センサ部上の遮光膜の開口と自己整合して形成されている構成とする。
【0025】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部からの信号電荷の読み出し又は読み出した信号電荷の転送を行う第1の電極が配置され、電極の受光センサ部側に、第1の電極とは電気的に独立した他の電極が設けられ、この他の電極に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成され、第1導電型の半導体領域の表面の第1の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域が形成されている固体撮像素子である。
【0026】
また本発明は、上記固体撮像素子において、電圧信号としてDCバイアスとクロックパルスのいずれか一方又は両方を印加する構成とする。
【0027】
また本発明は、上記固体撮像素子において、受光センサ部の一側に読み出した信号電荷を転送する電荷転送部が設けられ、第1の電極が電荷転送部における電荷転送電極である構成とする。
【0028】
また本発明は、上記固体撮像素子において、受光センサ部の第2導電型の半導体領域が、他の電極の端縁と自己整合して形成されている構成とする。
【0029】
本発明は、画素を構成する受光センサ部の一側に、この受光センサ部から信号電荷を読み出すための電極が設けられ、撮像領域の受光センサ部以外を覆って遮光膜が形成され、この遮光膜に所定の電圧信号を印加するように構成され、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域が形成された固体撮像素子を製造する際に、第1導電型の半導体領域を形成した後に、この第1導電型の半導体領域の表面の中央部に第2導電型の半導体領域を、この第1導電型の半導体領域の表面の電極側の端部及びその反対側の画素分離領域側の端部に第2導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する固体撮像素子の製造方法である。
【0030】
また本発明は、上記固体撮像素子の製造方法において、第2導電型の半導体領域及びこの第2導電型の半導体領域よりも不純物濃度の低い領域をそれぞれ形成する際に、電極側の端部に向けたイオン注入と、その反対側の画素分離領域側の端部に向けたイオン注入とに分けてイオン注入を行う。
【0031】
また本発明は、上記固体撮像素子の製造方法において、第1導電型の半導体領域を形成した後に遮光膜を形成し、受光センサ部上の遮光膜に開口部を形成し、遮光膜をマスクとして用いてイオン注入を行って第2導電型の半導体領域を形成する。
【0032】
図1は、本発明の一実施の形態として、固体撮像素子の概略構成図(断面図)を示す。本実施の形態は、本発明をCCD固体撮像素子に適用したものである。
この固体撮像素子は、シリコン基板等の半導体基体1に、光電変換領域となる第1導電型の半導体領域即ち例えばN型半導体領域2、第2導電型即ち例えばP型のチャネルストップ領域(画素分離領域)3、P型半導体ウエル領域4、第1導電型即ち例えばN型の転送チャネル領域5、第2導電型即ち例えばP型の読み出しゲート部12が形成され、さらに光電変換領域のN型半導体領域2の表面に第2導電型即ち例えばP型の正電荷蓄積領域(ホールアキュムレート層)が形成されてなる。これらN型半導体領域2及び正電荷蓄積領域(ホールアキュムレート層)とにより受光センサ部11が構成される。
半導体基体1上には、ゲート絶縁膜を介して電荷転送電極8が形成されている。さらに、この電荷転送電極8の上方には、層間絶縁膜を介して電荷転送電極8を覆うように遮光膜9が形成され、転送チャネル領域5等に光が入射して転送中の信号電荷にノイズが発生することを防止している。
この遮光膜9は、受光センサ部11に光が入射するように、受光センサ部11上に開口を有している。
そして、P型半導体ウエル領域4及びN型の転送チャネル領域5とその上方の電荷転送電極8により垂直転送レジスタ13が構成される。電荷転送電極8は、この垂直転送レジスタ13から読み出しゲート部12にわたって形成されている。
【0033】
垂直転送レジスタ13は、垂直方向(図1中紙面に垂直な方向)に並んだ受光センサ部11の一側に設けられ、帯状の平面形状とされる。垂直転送レジスタ13の一端には図示しないが水平転送レジスタが接続される。
また、垂直方向における受光センサ部11間にもチャネルストップ領域(画素分離領域)3が同様に形成されることによって各画素の受光センサ部11が分離される。
そして、多数の受光センサ部11がマトリックス状に配列されて、固体撮像素子が構成される。
【0034】
また、必要に応じて、遮光膜9の上方に、カラーフィルタやオンチップマイクロレンズ等が形成される。
【0035】
本実施の形態では、遮光膜9に電圧Vを印加することが可能な構成とする。
この遮光膜9に印加する電圧Vとしては、例えばパルス電圧や一定のバイアス電圧等が考えられ、必要とされる特性に応じて、正電位、接地電位、もしくは負電位が印加される。
なお、図1では模式的に各遮光膜9に電圧Vを印加するように示しているが、実際には各遮光膜9はつながって形成されているため、撮像領域の周辺部で配線を接続すればよい。
【0036】
さらに、本実施の形態の固体撮像素子においては、特に受光センサ部11を構成する表面の正電荷蓄積領域(ホールアキュムレート層)を、中央部の高不純物濃度(P+)の正電荷蓄積領域(ホールアキュムレート層)4と、読み出しゲート部12近傍及びチャネルストップ領域(画素分離領域)3近傍の低不純物濃度(P−)の正電荷蓄積領域(ホールアキュムレート層)10とにより構成する。
【0037】
正電荷蓄積領域全体のP型不純物濃度を単純に薄くすると、前述したように読み出し特性は向上するがノイズ特性は悪化してしまう。
これに対して、本実施の形態のように、読み出しゲート部12近傍及びチャネルストップ領域(画素分離領域)3近傍の正電荷蓄積領域のP型不純物濃度を薄くして、低不純物濃度(P−)の正電荷蓄積領域10とすることにより、読み出し特性及びノイズ特性を共に向上することが可能になる。
【0038】
読み出しゲート部12近傍の正電荷蓄積領域10(10A)のP型不純物濃度は、読み出し電圧の低減効果が得られる程度まで薄くする。
これにより、読み出しゲート部12のポテンシャルが、正電荷蓄積領域6,10(10A)の影響を受けにくくなり、読み出し特性が向上する。
また、ノイズ特性も、遮光膜9に電圧Vを印加することにより、ごく表面の正電荷蓄積領域10(10A)のポテンシャルを固定するので、ノイズ特性の悪化は生じない。
【0039】
また、チャネルストップ領域(画素分離領域)3近傍の正電荷蓄積領域のP型不純物濃度を薄くして、低不純物濃度(P−)の正電荷蓄積領域10(10B)とすることにより、信号電荷の読み出し時においてチャネルストップ領域(画素分離領域)3から垂直転送レジスタ8への電界が弱くなり、アバランシェブレークダウン等によるノイズ成分の発生が抑えられる。
【0040】
なお、図示しない垂直方向に隣接する画素間(図1の手前側及び奥側)にも、電荷転送電極8及びチャネルストップ領域(画素分離領域)3があるが、この部分には電荷転送部(垂直転送レジスタ13)が設けられていないため、2次元モジュレーションの影響によるポテンシャル変動による特性の悪化が少ない。このことから、垂直方向に隣接する画素間のチャネルストップ領域(画素分離領域)3側には、必ずしも低不純物濃度の正電荷蓄積領域(ホールアキュムレート層)10を形成しなくても良い。
【0041】
遮光膜9に印加する電圧Vとしては、前述したように、一定のバイアス電圧やパルス電圧が挙げられる。
【0042】
この遮光膜9に実際に印加する電圧Vとして、一定のバイアス電圧を印加するときには、常に接地電位(グラウンドレベル)で固定する場合、常に+電位(正電位)に固定する場合、常に−電位(負電位)に固定する場合と、3つのパターンが可能である。
常に接地電位(グラウンドレベル)に固定する場合には、周辺のポテンシャル変動の影響を例えば正電荷蓄積領域6,10が受ける場合に、遮光膜9を接地電位に固定しているため、このポテンシャル変動の影響を抑制して、ノイズの悪化を抑制することができる。
また、常に−電位に固定する場合は、ノイズの更なる低減が期待される。この場合には遮光膜9を−電位にすることによる読み出し電圧の悪化が懸念されるが、上述したように読み出しゲート部12近傍の正電荷蓄積領域10(10A)のP型不純物濃度を薄くしているため、読み出し電圧の悪化を防ぐことができる。さらに、チャネルストップ領域(画素分離領域)3からのノイズについても、チャネルストップ領域(画素分離領域)3近傍の正電荷蓄積領域10(10B)のP型不純物濃度が薄くなっているため、電界が緩和されてノイズの発生が抑制される。
また、常に+電位に固定する場合は、読み出しゲート部12近傍の正電荷蓄積領域10(10A)のP型不純物濃度を薄くしているので、読み出し電圧の更なる向上が期待されるが、遮光膜9を+電位にすることによるノイズの悪化が懸念されるため、逆に中央部の高濃度の正電荷蓄積領域6のP型不純物濃度を濃くしてノイズの悪化を防ぐ。この点は、ノイズ特性と読み出し特性とがトレードオフの関係にあるため、それぞれ良好な特性とするために高濃度の正電荷蓄積領域6のP型不純物濃度を最適化する。チャネルストップ領域(画素分離領域)3からのノイズと読み出し特性とについても同様の関係がある。
【0043】
次に、遮光膜9に実際に印加する電圧Vとして、パルス電圧を印加するときには、例えば電荷蓄積時には−電位もしくは接地電位で固定しておいて、電荷を読み出す際にはそのレベルよりも+電位側に変化させるパターンとすることにより、読み出し特性、ノイズ特性の向上を図ることが考えられる。
この際、正電荷蓄積領域6,10のポテンシャルが変動するが、パルスの時間が非常に短いため、前述した要因によるノイズが発生する確率は非常に少ないと考えられる。
【0044】
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。
半導体基体1に、N型半導体領域2、P型半導体ウエル領域4、N型の転送チャネル領域5、P−の読み出しゲート部12、P+のチャネルストップ領域(画素分離領域)3をそれぞれ形成する。
また、N型半導体領域2の表面付近に、P型の低不純物濃度(P−)の正電荷蓄積領域10を形成する。
次に、半導体基体1上に絶縁膜を介して電荷転送電極8となる電極層を形成し、この電極層を読出しゲート部12及び転送チャネル領域5上に残るようにパターニングして電荷転送電極8を形成する(以上図2A参照)。
【0045】
続いて、レジスト等のマスク21を用いて、N型半導体領域2の表面のP−の正電荷蓄積領域10の中央部以外を覆い、その後この中央部を高不純物濃度(P+)となるようにP型不純物のイオン注入22を行って、N型半導体領域2の表面の中央部にP型の高不純物濃度(P+)の正電荷蓄積領域(ホールアキュムレート層)6を形成する(以上図2B参照)。このとき、N型半導体領域2の表面の中央部以外(端部)はマスク21により覆われているため、低不純物濃度の正電荷蓄積領域10が残る。
次に、マスク21を除去して、層間絶縁層を形成し、その上に遮光膜9を形成する。
その後は、必要に応じて、遮光膜9の上方に、絶縁層を形成し、表面を平坦化した後にカラーフィルタやオンチップマイクロレンズ等を形成する。
このようにして、図1に示した本実施の形態の固体撮像素子を製造することができる。
【0046】
なお、図2Bに示したように、マスク21を用いてP型の高不純物濃度(P+)の正電荷蓄積領域6を形成する代わりに、例えば図3に示すように、遮光膜9を形成した後に、遮光膜9をマスクとしてイオン注入を行って形成してもよい。これにより、遮光膜9の開口9Aに自己整合させてP型の高不純物濃度(P+)の正電荷蓄積領域6を形成することができる。
この場合は、垂直方向に隣接する画素間のチャネルストップ領域(画素分離領域)側にも低不純物濃度(P−)の正電荷蓄積領域10が残ることになる。
【0047】
また、図2Bに示したように、マスク21を用いてP型の高不純物濃度(P+)の正電荷蓄積領域6を形成する代わりに、例えば図4A〜図4Cに示すように、P型のイオン注入の方向を、前記電極方向と、その反対側の画素分離領域側の端部に分けて注入することによっても、P型の高不純物濃度(P+)の正電荷蓄積領域(ホールアキュムレート層)6と低不純物濃度の正電荷蓄積領域10を分けて形成することができる。
【0048】
即ち図4Aの状態(図2Aの状態と同じ)から、図4Bに示すように、チャネルストップ領域(画素分離領域)3に向けて、斜めにP型不純物のイオン注入25を行う。このとき、電荷転送電極8が、イオン注入のマスクの役割を果たす。
これにより、N型半導体領域(光電変換領域)2の表面のうち、中央部とチャネルストップ領域(画素分離領域)3側の端部とが、P型不純物の濃度が上がって、P−の領域10からP型の領域26に変わる。一方、電荷転送電極8側の端部は、P−の領域10のままである。
さらに、図4Cに示すように、電荷転送電極8に向けて、斜めにP型不純物のイオン注入27を行う。このときも、電荷転送電極8がイオン注入のマスクの役割を果たす。
【0049】
これにより、N型半導体領域(光電変換領域)2の表面のうち、中央部と電荷転送電極8側の端部とにおいてP型不純物の濃度が上がるので、電荷転送電極8側の端部はP−の領域10からP型の領域28に変わり、中央部はP型の領域26からP+の領域29に変わり、チャネルストップ領域(画素分離領域)3側の端部はP型の領域26のままである。
従って、N型半導体領域(光電変換領域)2の表面のうち、中央部はP+の領域29で高不純物濃度であり、電荷転送電極8側の端部及びチャネルストップ領域(画素分離領域)3側の端部はP型の領域28でありP+の領域29よりも低不純物濃度となっている。
【0050】
上述の本実施の形態によれば、遮光膜9に電圧Vを印加することにより、チャネルストップ領域(画素分離領域)3、読み出しゲート部12、正電荷蓄積領域6,10に補助的な電界が生じて、N型半導体領域(光電変換領域)2等から及ぶ二次元変調の影響を低減することができるので、チャネルストップ領域(画素分離領域)3、読み出しゲート部12、正電荷蓄積領域6,10におけるポテンシャル深さを可変とすることができる。
また、受光センサ部11の表面の正電荷蓄積領域6,10の水平方向の不純物濃度を変化させて、中央部に高不純物濃度(P+)の正電荷蓄積領域6を形成し、読み出しゲート部12側及びチャネルストップ領域(画素分離領域)3側の端部に低不純物濃度(P−)の正電荷蓄積領域10(10A,10B)を形成したことにより、各部のポテンシャルの深さを適切に補正することが可能になる。
【0051】
従って、ブルーミング特性、読み出し特性、画素分離特性、ノイズ特性を良好に確保することが可能になる。
これにより、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【0052】
なお、低不純物濃度(P−)の正電荷蓄積領域(ホールアキュムレート層)10と高不純物濃度(P+)の正電荷蓄積領域(ホールアキュムレート層)6とは、P型不純物の濃度差が少しでもあれば、上述した作用効果が得られる。
【0053】
なお、上述の実施の形態では、遮光膜9が1つにつながっていて、同一の電圧Vが印加される構成であるが、例えば互いに電気的に独立した複数の遮光膜により遮光膜を構成して、各遮光膜にそれぞれ異なる電圧を印加できるようにしてもよい。
【0054】
上述の実施の形態では、遮光膜9に電圧Vを印加する構成としているが、その代わりに、電荷転送電極の横に導電性のサイドウォールを設け、このサイドウォールに電圧を印加する構成としても、同様の効果を得ることが可能である。
その場合の実施の形態を次に示す。
【0055】
本発明の固体撮像素子の他の実施の形態の概略構成図(断面図)を図5に示す。
本実施の形態の固体撮像素子は、特に、電荷転送電極8の横に導電性のサイドウォール15(15A,15B)が設けられ、このサイドウォール15(15A,15B)に電圧VA,VBを印加することが可能な構成となっている。電荷転送電極8の読出しゲート部12側のサイドウォール15Aには電圧VAが印加され、チャネルストップ領域3型のサイドウォール15Bには電圧VBが印加される。
これらサイドウォール15A,15Bは、電荷転送電極8とは絶縁膜により絶縁されており、また互いに電気的に独立して異なる電圧VA,VBを印加できるように構成されている。
遮光膜9は、電荷転送電極8と、その横のサイドウォール15A,15Bとを覆って形成されている。
なお、本実施の形態では、遮光膜9には電圧を印加する構成とはしていない。
そして、サイドウォール15A,15B近傍の、受光センサ部11の表面の端部に、先の実施の形態と同様のP型の低不純物濃度(P−)の正電荷蓄積領域(ホールアキュムレート層)10(10A,10B)が形成されている。
その他の構成は、図1に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
【0056】
サイドウォール15A,15Bにそれぞれ印加する電圧VA,VBとしては、前述した遮光膜9に印加する電圧Vと同様に、例えば一定のバイアス電圧やパルス電圧を印加することが可能である。
【0057】
そして、良好な読み出し特性及び良好なノイズ特性が得られるように、印加する電圧VA,VBを設定する。
例えば、読み出しゲート部12側のサイドウォール15Aに印加する電圧VAを、接地電位(0電位)〜負電位の一定のバイアス電圧とすることにより、読み出し特性を良好にする。一方で、チャネルストップ領域3側のサイドウォール15Bに印加する電圧VBを、負電位の一定のバイアス電圧とすることにより、電界強度を緩和して周辺のポテンシャルをピンニングする。
【0058】
上述の導電性のサイドウォール15(15A,15B)は、例えば次のようにして形成することができる。
まず、電荷転送電極8を形成した後、その表面に絶縁膜を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックしてサイドウォールを形成する。
さらに、図6Aに平面図を示すように、受光センサ部11の周囲に形成されたサイドウォール(図中斜線を付した部分)15に対して、図6Bに示すようにパターニングして、読出しゲート部12側のサイドウォール15Aとチャネルストップ領域3側のサイドウォール15Bとを電気的に分離する。なお、図6A及び図6Bにおいて、電荷転送電極8(8A,8B)とサイドウォール15A,15Bとの間の絶縁膜は、図示を省略しており、電荷転送電極8とサイドウォール15A,15Bとの間を詰めて表示している。
このようにして、サイドウォール15A,15Bを形成することができる。
【0059】
さらに、サイドウォール15A,15Bを形成した後に、表面を覆って絶縁膜を形成し、この絶縁膜にコンタクトホールを形成する。
そして、コンタクトホールを通じて、配線層とサイドウォール15A,15Bとを接続することができる。
【0060】
ここで、図6Bのサイドウォール15A,15B上に、直接コンタクトホールを形成すると、サイドウォールの幅が狭いことから、コンタクトホールの形成が難しくなる。
そこで、エッチバックによりサイドウォールを形成する際に、電荷転送電極の上に導電膜が一部残るようにして、電荷転送電極上に残った導電膜に対してコンタクトホールを形成して、配線層との接続を行うことが考えられる。
【0061】
即ち、例えば、図7Aに示すように、エッチバックによりサイドウォール15を形成する際に、電荷転送電極8の一部、この場合は下層の電荷転送電極8Aの一部上に導電膜15を残す。例えば導電膜15の残す部分をマスクによって覆った状態でエッチバックを行えばよい。
その後、図7Bに示すように、サイドウォール15をパターニングして、読出しゲート部12側のサイドウォール15Aとチャネルストップ領域3側のサイドウォール15Bとを電気的に分離する。
次に、サイドウォール15A,15Bの上に図示しないが層間絶縁膜を成膜した後に、電荷転送電極8上のサイドウォール15A,15Bの直上の層間絶縁膜にエッチングによりコンタクトホールを形成する。
そして、コンタクトホールに導電層を埋めてコンタクト部16A,16Bを形成すると共に、これらコンタクト部16A,16Bに接続して配線17A,17Bを形成する。
このようにして、サイドウォール15A,15Bを駆動させる電極を形成することができる。
【0062】
なお、サイドウォール15を、読出しゲート部12側とチャネルストップ領域3側とで電気的に分離しない場合には、図7Aの状態から、例えば図9に示すように、電荷転送電極8上に残した導電膜15のほぼ中央に、コンタクト部16を形成し、このコンタクト部16に接続して配線17を形成する。
【0063】
本実施の形態の構成によれば、電荷転送電極8の横に設けられた導電性のサイドウォール15(15A,15B)に電圧VA,VBを印加することが可能な構成とされ、さらにこのサイドウォール15の近傍の受光センサ部11の表面の端部に、P型の低不純物濃度(P−)の正電荷蓄積領域10(10A,10B)が形成されていることにより、先の実施の形態と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域3付近の電界によるノイズの発生を抑制することが可能になる。
【0064】
これにより、読み出し特性とノイズ特性を共に良好とすることができる。
そして、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本実施の形態の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化、高画質化を図ることが可能になる。
【0065】
なお、本実施の形態において、さらにサイドウォール15(15A,15B)の先端部と、P型の高不純物濃度(P+)の正電荷蓄積領域6とを自己整合させた構成とすることも可能である。
【0066】
次に、本発明の固体撮像素子のさらに他の実施の形態として、図5に示した構成を変形した構成の固体撮像素子の概略構成図(断面図)を図10に示す。
本実施の形態は、特に、読出しゲート部12側のサイドウォール15Aが、読み出しゲート部12にも亘って形成されている。電荷転送電極8は、その分垂直転送レジスタ13の部分に形成されている。
その他の構成は、図5と同様であるので、同一符号を付して重複説明を省略する。
【0067】
本実施の形態においても、図5に示した構成と同様に、読み出し電圧の上昇を抑制し、チャネルストップ領域3付近の電界によるノイズの発生を抑制することが可能になり、読み出し特性とノイズ特性を共に良好とすることができる。
なお、本実施の形態では、読み出しゲート部12側のサイドウォール15Aが読み出しゲート部12にも亘って形成されているため、このサイドウォール15Aに印加する電圧VBの最適値は、図5に示した先の実施の形態における電圧VB最適値とは異なることも有りうる。
【0068】
また、この場合も、さらにサイドウォール15(15A,15B)の先端部と、P型の高不純物濃度(P+)の正電荷蓄積領域6とを自己整合させた構成とすることが可能である。
【0069】
上述の図5又は図10に示した各実施の形態では、電荷転送電極8の横に設けたサイドウォール15(15A,15B)が、読出しゲート部12側のサイドウォール15Aとチャネルストップ領域3側のサイドウォール15Bとで電気的に独立していて異なる電圧が印加される構成となっている。
本発明は、このような構成に限定されず、これらのサイドウォールが例えば図示しない手前側や奥側でつながっていて、電気的にも接続されている構成(例えば図6Aに示した状態でパターニングしない場合)も可能である。この場合には、遮光膜に電圧を印加する構成と同様に、読出しゲート部側とチャネルストップ領域側に対して同一の電圧が印加される。
【0070】
また、上述の図5又は図10に示した各実施の形態の構成において、さらに遮光膜9に電圧Vを印加する構成としてもよい。この場合、それぞれの電圧VA,VB,Vを調節することにより、各部のポテンシャルの制御をより効果的に最適化することができる。
【0071】
上述の各実施の形態では、受光センサ部11表面の読み出しゲート部12近傍及びチャネルストップ領域(画素分離領域)3近傍にP型の低不純物濃度(P−)の正電荷蓄積領域10を形成しているが、本発明では、この受光センサ部表面の読み出しゲート部近傍及びチャネルストップ領域(画素分離領域)近傍に形成する半導体領域を、P− 即ち受光センサ部表面の中央部の高不純物濃度(P+)の正電荷蓄積領域と同じ導電型に限定するものではない。
例えば真性に近い半導体領域や、中央部(P+)とは反対導電型の低不純物濃度の領域(N−又はN)としてもよい。いずれにしても、中央部(P+)よりも不純物濃度の低い半導体領域とする。
【0072】
この領域をN型とする場合には、例えば図11に示すように、N型半導体領域2を形成した後に、より開口の狭いマスク31を用いて中央部の表面付近のみに高濃度のP型不純物(P+)を注入する形成方法も考えられる。この形成方法を採る場合には、P+がN側に拡散しやすいため、拡散する分を見越してマスク31の開口を小さ目にしておくとよい。
【0073】
上述の各実施の形態では、CCD固体撮像素子に本発明を適用した場合を説明したが、その他の構成の固体撮像素子にも本発明を適用することができる。
例えばCCD型構造以外の電荷転送部を有する固体撮像素子にも本発明を適用することができる。
また、例えばCMOS型固体撮像素子においても、受光センサ部の光電変換領域を構成するN型半導体領域の表面にP+の正電荷蓄積領域を設けてHADセンサを構成することがある。
このHADセンサを採用したCMOS型固体撮像素子に対しても、本発明を適用して、受光センサ部から信号線に電荷を読み出すゲートに対して、導電性のサイドウォールを設けて、このサイドウォールに電圧を印加する構成とすると共に、サイドウォール近傍の受光センサ部表面を、受光センサ部の表面の中央部よりも低不純物濃度の半導体領域とすることにより、ノイズ特性及び読み出し特性を向上する効果を得ることが可能になる。
その場合を次に示す。
【0074】
図12は、本発明の別の実施の形態として、固体撮像素子の概略構成図(平面図)を示す。本実施の形態は、本発明をCMOS型固体撮像素子に適用したものである。また、図12のA−A´における断面図を図13に、B−B´における断面図を図14に、C−C´における断面図を図15にそれぞれ示す。
この固体撮像素子は、P型半導体領域101に、光電変換領域となる第1導電型の半導体領域即ち例えばN型半導体領域102、第2導電型即ち例えばP型のチャネルストップ領域103、チャネルストップ領域103上にある厚い絶縁層から成る画素分離領域104、第1導電型の不純物領域即ち例えばN+の領域によるFD(フローティングディフュージョン)部112が形成され、さらに光電変換領域のN型半導体領域102の表面に第2導電型即ち例えばP型の正電荷蓄積領域(ホールアキュムレート層)が形成されてなる。これらN型半導体領域102及び正電荷蓄積領域(ホールアキュムレート層)とにより受光センサ部111が構成される。
P型半導体領域101上には、ゲート絶縁膜を介して、電荷読み出し電極105が形成されている。
また、電荷読み出し電極105の側壁には、薄い絶縁膜107を介して導電性のサイドウォール106が形成されている。なお、図12の平面図では絶縁膜107の図示を省略している。この導電性のサイドウォール106は、電荷読み出し電極105に印加される読み出し電圧とは独立した電圧を印加することができるように構成する。
【0075】
電荷読み出し電極105は、受光センサ部111とFD部112の間に設けられ、また受光センサ部111及びFD部112の外側の画素分離領域104上に亘って形成されている。そして、図12の下方の画素分離領域104上の部分において、コンタクト部108が形成されている。
図中113は、サイドウォールコンタクト用バッファ層であり、例えば電荷読み出し電極105と同じ材料を使用して、電荷読み出し電極105と同時にパターニングにより形成することができる。図中114は、サイドウォール106と配線とのコンタクト部を示している。図中121は、電荷読み出し電極105用の配線を示している。図中122は、サイドウォール106用の配線を示している。
このように、電荷読み出し電極105と、サイドウォール106に、それぞれ別にコンタクト部及び配線を接続することにより、電荷読み出し電極105及びサイドウォール106を別々に駆動することが可能になる。
なお、図示しないが、受光センサ部111以外の部分上を覆って、遮光膜を形成することにより、電荷読み出し電極105下のチャネル領域やFD部112等に光が入射することを防止することができる。
【0076】
そして、本実施の形態においては、受光センサ部111を構成する表面の正電荷蓄積領域(ホールアキュムレート層)を、中央部の高不純物濃度(P+)の正電荷蓄積領域(ホールアキュムレート層)109と、電荷読み出し電極105(及びサイドウォール106)側の端部の低不純物濃度(P−)の正電荷蓄積領域(ホールアキュムレート層)110とにより構成する。
これにより、先に示したCCD固体撮像素子に適用した場合と同様に、読み出し特性及びノイズ特性を共に向上することが可能になる。
なお、本実施の形態において、画素分離領域104側の端部を低不純物濃度(P−)の正電荷蓄積領域にしてもよい。
【0077】
本実施の形態の固体撮像素子は、例えば次のように製造することができる。
画素分離領域104、チャネルストップ領域103、受光センサ部111、FD部112、電荷読み出し電極105、サイドウォールコンタクト用バッファ層113の各部をそれぞれ形成した後に、電荷読み出し電極105及びバッファ層113の表面に薄い絶縁膜107を形成する。
次に、導電膜を全面的に成膜して、この導電膜をエッチバックして、電荷読み出し電極105及びバッファ層113の側壁に、サイドウォール106を形成する。
その後、電荷読み出し層105、バッファ層113、サイドウォール106の表面に絶縁膜115を形成し、さらに全体を厚い層間絶縁膜116で覆う。
続いて、電荷読み出し電極105上の層間絶縁膜116にコンタクトホールを開けた後、コンタクトホール内に導電層を形成して、コンタクト部108を形成する。そして、このコンタクト部108に接続して配線121を形成する。
さらに、表面を層間絶縁膜117で覆った後、電荷読み出し電極105と同時に形成しておいたサイドウォールコンタクト用バッファ層113と、その周囲に形成されたサイドウォール106との両方に跨る形で、上の層間絶縁膜117及び下の層間絶縁膜116にコンタクトホールを開ける。その後このコンタクトホール内に導電層を形成して、コンタクト部114を形成する。そして、このコンタクト部114に接続して配線122を形成する。
【0078】
さらに、上述の各実施の形態では、N型半導体領域2の表面の中央部にP+の正電荷蓄積領域6を形成しているが、本発明において光電変換領域の導電型は限定されるものではなく、P型半導体領域の表面の中央部にN型の高不純物濃度の領域を形成して受光センサ部を構成してもよい。
即ち、本発明においては、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に、第2導電型の高不純物濃度の領域を形成し、一方表面の端部に中央部よりも低不純物濃度の領域を形成する。そして、遮光膜や導電性のサイドウォールに印加する電圧も受光センサ部の導電型に対応して、電圧の正負等を選定すればよい。
【0079】
また、図5と図10にそれぞれ示した各実施の形態では、電荷転送電極の両側に導電性のサイドウォールが形成されているが、本発明では、サイドウォールに限らず、第1の電極、例えば電荷転送電極やCMOS型固体撮像素子の電荷読み出し用のゲート電極に対して、その両側に、電荷転送電極やゲート電極と同様の膜厚の導電膜から成る他の電極を設けて、この他の電極に電荷転送電極やゲート電極とは独立した電圧を印加できるように構成して、ポテンシャルを調整してもよい。
【0080】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【0081】
【発明の効果】
上述の本発明の固体撮像素子によれば、遮光膜や第1の電極に対して電気的に独立した他の電極に所定の電圧信号を印加することができる構成とすることにより、各部のポテンシャルを可変として、電圧信号の印加によりポテンシャルを補正することが可能になる。
これにより、ポテンシャルを補正して、ブルーミング特性、読み出し特性、画素分離特性やノイズ特性を改善することができる。
【0082】
また、本発明の固体撮像素子及びその製造方法によれば、受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面において、その電極側の端部及び画素分離領域側の端部に、中央部の第2導電型の半導体領域よりも不純物濃度の低い領域を形成することにより、受光センサ部の表面の端部のポテンシャル深さを補正して、電極側で読み出し電圧を低減すると共に、画素分離領域側でのノイズの発生を抑制することができる。
これにより、より効果的に読み出し特性及びノイズ特性を向上することができる。
【0083】
従って、本発明により、良好なノイズ特性及び読み出し特性を有する固体撮像素子を実現することができる。
また、本発明により、画素サイズを微細化したり多画素化したりした場合でも、良好なノイズ特性及び読み出し特性を得ることができるため、本発明の固体撮像素子を用いることにより、カメラ等の小型化や高解像度化を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の固体撮像素子の一実施の形態の概略構成図(断面図)である。
【図2】A、B 図1の固体撮像素子の製造方法を説明する工程図である。
【図3】遮光膜と自己整合して正電荷蓄積領域を形成する方法を示す図である。
【図4】A〜C 正電荷蓄積領域を形成する他の製造方法を示す図である。
【図5】本発明の固体撮像素子の他の実施の形態の概略構成図(断面図)である。
【図6】A、B サイドウォールのパターニングを説明する図である。
【図7】A、B サイドウォールに接続する配線の形成方法を示す図である。
【図8】サイドウォールに接続する配線の形成方法を示す図である。
【図9】サイドウォールに接続する配線の形成方法を示す図である。
【図10】本発明の固体撮像素子のさらに他の実施の形態の概略構成図(断面図)である。
【図11】正電荷蓄積領域を形成する他の方法を示す図である。
【図12】本発明の固体撮像素子の別の実施の形態の概略構成図(平面図)である。
【図13】図12のA−A´における断面図である。
【図14】図12のB−B´における断面図である。
【図15】図12のC−C´における断面図である。
【図16】HADセンサを採用した従来のCCD固体撮像素子の断面図である。
【符号の説明】
1 半導体基体、2 N型半導体領域、3 チャネルストップ領域(画素分離領域)、5 転送チャネル領域、6,109 高不純物濃度の正電荷蓄積領域、8電荷転送電極、9 遮光膜、10,10A,10B,110 低不純物濃度の正電荷蓄積領域、11,111 受光センサ部、12 読み出しゲート部、13垂直転送レジスタ、15,15A,15B,106 (導電性の)サイドウォール、105 電荷読み出し電極、112 FD部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device and a method for manufacturing the same.
[0002]
[Prior art]
In a CCD solid-state image sensor, a CMOS solid-state image sensor, or the like, a P-type high impurity concentration (P + ), In which a so-called HAD (Hole Accumulated Diode) sensor is used.
[0003]
FIG. 16 is a schematic cross-sectional view of a conventional CCD solid-state imaging device employing the HAD sensor.
This CCD solid-state imaging device includes an N-
On the
Further, a light-
The
The P-type
[0004]
The
Also, the channel stop region (pixel separation region) 53 is similarly formed between the light
Then, a large number of light
[0005]
In such a solid-state imaging device, usually, one or more layers of the
Then, by controlling the potential of the
At this time, the potential of the channel stop region (pixel separation region) 53 is controlled so that charges are not read out to pixels adjacent in the horizontal direction, that is, in the horizontal direction in the drawing.
The incident light is converted into signal charges and accumulated in the photoelectric conversion region (N-type semiconductor region) 52.
[0006]
However, with the recent reduction in the pixel size, the potentials of the channel stop region (pixel separation region) 53, the
[0007]
For example, when the width of the
Further, for example, when the channel stop region (pixel separation region) 53 becomes narrow, like the potential of the
[0008]
Further, as the size of the
To prevent this, if the concentration of the P-type impurity in the positive charge accumulation region (hole accumulation layer) 4 is increased, the potential of the adjacent
[0009]
With respect to the above-described problem, for example, by applying a predetermined voltage signal to the light-
[0010]
[Patent Document 1]
JP-A-2002-252342 (paragraph number [0021], FIG. 3)
[Patent Document 2]
JP-A-2002-51267
[0011]
[Problems to be solved by the invention]
However, in the CCD solid-state imaging device shown in FIG. 16, when a voltage signal is applied to the light-
[0012]
This is for the purpose of preventing light from entering the
Thus, for example, by applying a negative voltage signal to the light-
On the other hand, also on the
[0013]
Further, for example, when the P-type impurity concentration of the positive charge accumulation region (hole accumulation layer) 56 is reduced, the readout characteristics are improved, but the noise characteristics are deteriorated.
[0014]
In order to solve the above-described problems, the present invention provides a solid-state imaging device having sufficient noise characteristics and readout characteristics by improving noise characteristics and readout characteristics in a well-balanced manner, and a method for manufacturing the same.
[0015]
[Means for Solving the Problems]
In the solid-state imaging device of the present invention, an electrode for reading out signal charges from the light-receiving sensor unit is provided on one side of a light-receiving sensor unit that constitutes a pixel, and a light-shielding film is formed so as to cover the imaging region other than the light-receiving sensor unit. A predetermined voltage signal is applied to the light shielding film, and a second conductivity type semiconductor region is formed at the center of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end on the electrode side of the surface of the semiconductor region of the first conductivity type and at an end on the side of the pixel isolation region on the opposite side thereof; It is.
[0016]
According to the configuration of the solid-state imaging device of the present invention described above, since the predetermined voltage signal is applied to the light-shielding film, an auxiliary electric field is generated from the light-shielding film and extends from the light-receiving sensor unit. The effect of the two-dimensional modulation can be reduced, thereby making it possible to change the potential of each part and correct the potential by applying a voltage signal.
In the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit, an end on the electrode side and an end on the pixel isolation region side on the opposite side are provided with the second conductivity type in the center. Since the region having an impurity concentration lower than that of the semiconductor region is formed, the potential depth at the end of the surface of the light-receiving sensor can be corrected. The generation of noise due to avalanche breakdown or the like can be suppressed by weakening the electric field on the region side.
[0017]
In the solid-state imaging device of the present invention, a first electrode for reading out signal charges from the light receiving sensor unit or transferring the read out signal charges is arranged on one side of a light receiving sensor unit constituting a pixel. Another electrode that is electrically independent of the first electrode is provided on the sensor unit side, and is configured to apply a predetermined voltage signal to the other electrode, thereby forming a photoelectric conversion region of the light receiving sensor unit. A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type, and an end of the surface of the semiconductor region of the first conductivity type on the first electrode side and a pixel isolation region on the opposite side thereof. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at the end on the side.
[0018]
According to the configuration of the solid-state imaging device of the present invention described above, the configuration is such that the predetermined voltage signal is applied to the other electrode provided on the light receiving sensor unit side of the first electrode. From the electrodes, an auxiliary electric field can be generated between the first electrode and the light receiving sensor unit to reduce the effect of the two-dimensional modulation exerted from the light receiving sensor unit, thereby making the potential of each unit variable. The potential can be corrected by applying the voltage signal.
In the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit, an end on the electrode side and an end on the pixel isolation region side on the opposite side are provided with the second conductivity type in the center. Since the region having an impurity concentration lower than that of the semiconductor region is formed, the potential depth at the end of the surface of the light-receiving sensor can be corrected. The generation of noise due to avalanche breakdown or the like can be suppressed by weakening the electric field on the region side.
[0019]
In the method for manufacturing a solid-state imaging device according to the present invention, an electrode for reading out signal charges from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and light is shielded by covering an image pickup area other than the light receiving sensor unit. A film is formed, and a predetermined voltage signal is applied to the light-shielding film. A semiconductor of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit. When manufacturing a solid-state imaging device having a region formed thereon, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. Regions having a lower impurity concentration than the semiconductor region of the second conductivity type are formed at an end of the surface of the semiconductor region of the first conductivity type on the side of the electrode and an end of the surface of the semiconductor region of the first conductivity type opposite to the pixel separation region. .
[0020]
According to the above-described method for manufacturing a solid-state imaging device of the present invention, a predetermined voltage signal is applied to the light-shielding film, and the potential of each section is made variable as described above, and the potential is corrected by applying the voltage signal. When manufacturing a solid-state imaging device capable of performing this, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. By forming a region having a lower impurity concentration than the semiconductor region of the second conductivity type at an end on the electrode side of the surface of the semiconductor region of the first conductivity type and an end on the side of the pixel isolation region on the opposite side, respectively, As described above, the potential depth at the end of the surface of the light receiving sensor unit can be corrected, the readout voltage is reduced on the electrode side, and the avalanche break down is performed by weakening the electric field on the pixel isolation region side. It is possible to manufacture a solid-state image pickup device configured to be capable of suppressing the occurrence of noise due to equal.
[0021]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, an electrode for reading a signal charge from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and a light shielding film is formed so as to cover an area other than the light receiving sensor unit in an imaging area. A second conductivity type semiconductor region is formed at a central portion of a surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit; A solid-state imaging device in which a region having a lower impurity concentration than a semiconductor region of the second conductivity type is formed at an end on the electrode side of the surface of the semiconductor region of the conductivity type and an end on the pixel separation region side opposite thereto. .
[0022]
According to the present invention, in the solid-state imaging device, one or both of a DC bias and a clock pulse are applied as a voltage signal.
[0023]
Further, according to the present invention, in the solid-state imaging device, a charge transfer unit for transferring the read signal charge is provided on one side of the light receiving sensor unit, and the electrode also serves as a charge transfer electrode in the charge transfer unit.
[0024]
Further, according to the present invention, in the solid-state imaging device, the semiconductor region of the second conductivity type of the light-receiving sensor unit is formed so as to be self-aligned with the opening of the light-shielding film on the light-receiving sensor unit.
[0025]
According to the present invention, a first electrode for reading signal charges from the light receiving sensor unit or transferring the read signal charges is disposed on one side of the light receiving sensor unit constituting the pixel, and is provided on the light receiving sensor unit side of the electrode. And another electrode electrically independent from the first electrode, configured to apply a predetermined voltage signal to the other electrode, and configured to be a first conductivity type forming a photoelectric conversion region of the light receiving sensor unit. A semiconductor region of the second conductivity type is formed in the center of the surface of the semiconductor region of the first conductivity type, and an end of the surface of the semiconductor region of the first conductivity type on the first electrode side and an end thereof on the pixel separation region side opposite thereto. A solid-state imaging device in which a region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed.
[0026]
According to the present invention, in the solid-state imaging device, one or both of a DC bias and a clock pulse are applied as a voltage signal.
[0027]
Further, according to the present invention, in the solid-state imaging device, a charge transfer unit that transfers the read signal charge is provided on one side of the light receiving sensor unit, and the first electrode is a charge transfer electrode in the charge transfer unit.
[0028]
Further, according to the present invention, in the solid-state imaging device, the semiconductor region of the second conductivity type of the light receiving sensor unit is formed so as to be self-aligned with the edge of another electrode.
[0029]
According to the present invention, an electrode for reading a signal charge from the light receiving sensor unit is provided on one side of a light receiving sensor unit constituting a pixel, and a light shielding film is formed so as to cover an area other than the light receiving sensor unit in an imaging area. A solid-state imaging device configured to apply a predetermined voltage signal to the film and having a second conductivity type semiconductor region formed at the center of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit; When manufacturing a device, after forming a semiconductor region of the first conductivity type, a semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type. A method for manufacturing a solid-state imaging device in which a region having a lower impurity concentration than a semiconductor region of the second conductivity type is formed at an end on the electrode side and an end on the pixel isolation region side on the opposite side of the surface.
[0030]
Further, according to the present invention, in the method for manufacturing a solid-state imaging device, when forming the second conductivity type semiconductor region and the region having a lower impurity concentration than the second conductivity type semiconductor region, The ion implantation is performed separately into the ion implantation directed toward and the ion implantation directed toward the end on the opposite side of the pixel isolation region.
[0031]
Further, according to the present invention, in the method for manufacturing a solid-state imaging device, a light-shielding film is formed after forming a semiconductor region of the first conductivity type, an opening is formed in the light-shielding film on the light-receiving sensor unit, and the light-shielding film is used as a mask Is used to form a second conductivity type semiconductor region.
[0032]
FIG. 1 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device as one embodiment of the present invention. In this embodiment, the present invention is applied to a CCD solid-state imaging device.
In this solid-state imaging device, a
On the
The
The P-type
[0033]
The
In addition, the channel stop region (pixel separation region) 3 is similarly formed between the light
Then, a large number of light receiving
[0034]
Further, a color filter, an on-chip micro lens, and the like are formed above the
[0035]
In the present embodiment, a configuration is employed in which a voltage V can be applied to the light-shielding
As the voltage V applied to the
Although FIG. 1 schematically shows that the voltage V is applied to each light-shielding
[0036]
Furthermore, in the solid-state imaging device according to the present embodiment, the positive charge accumulation region (hole accumulation layer) on the surface of the light receiving
[0037]
If the P-type impurity concentration of the entire positive charge storage region is simply reduced, the readout characteristics are improved as described above, but the noise characteristics are deteriorated.
On the other hand, as in the present embodiment, the P-type impurity concentration in the positive charge accumulation region near the
[0038]
The P-type impurity concentration in the positive charge storage region 10 (10A) near the read
As a result, the potential of the read
In addition, since the potential of the positive charge accumulation region 10 (10A) on the very surface is fixed by applying the voltage V to the
[0039]
Further, the P-type impurity concentration in the positive charge accumulation region near the channel stop region (pixel separation region) 3 is reduced to reduce the low impurity concentration (P − ), The electric field from the channel stop region (pixel separation region) 3 to the
[0040]
A
[0041]
As described above, the voltage V applied to the light-shielding
[0042]
When a constant bias voltage is applied as the voltage V actually applied to the light-shielding
When the potential is constantly fixed to the ground potential (ground level), the light-shielding
If the potential is always fixed to the negative potential, further reduction of noise is expected. In this case, there is a concern that the read voltage may be deteriorated by setting the
When the potential is always fixed to the positive potential, the P-type impurity concentration in the positive charge accumulation region 10 (10A) near the read
[0043]
Next, when a pulse voltage is applied as the voltage V actually applied to the light-shielding
At this time, although the potentials of the positive
[0044]
The solid-state imaging device according to the present embodiment can be manufactured, for example, as follows.
An N-
In the vicinity of the surface of the N-
Next, an electrode layer serving as a
[0045]
Subsequently, using a
Next, the
After that, if necessary, an insulating layer is formed above the light-shielding
Thus, the solid-state imaging device of the present embodiment shown in FIG. 1 can be manufactured.
[0046]
As shown in FIG. 2B, a P-type high impurity concentration (P + Instead of forming the positive charge accumulation region 6), for example, as shown in FIG. 3, a
In this case, the low impurity concentration (P) is also applied to the channel stop region (pixel separation region) side between the vertically adjacent pixels. − 4), the positive
[0047]
Further, as shown in FIG. 2B, a P-type high impurity concentration (P + Instead of forming the positive charge accumulation region 6), for example, as shown in FIGS. 4A to 4C, the direction of P-type ion implantation is set to the electrode direction and the end on the pixel separation region side opposite to the electrode direction. By separately implanting, a high P-type impurity concentration (P + 4) and the positive
[0048]
That is, the P-type
As a result, in the surface of the N-type semiconductor region (photoelectric conversion region) 2, the central portion and the end portion on the channel stop region (pixel separation region) 3 side have an increased P-type impurity concentration, − From the
Further, as shown in FIG. 4C,
[0049]
As a result, the concentration of the P-type impurity in the center portion and the end portion on the
Therefore, the center of the surface of the N-type semiconductor region (photoelectric conversion region) 2 is P + Region 29 has a high impurity concentration, and the end on the
[0050]
According to the above-described embodiment, by applying the voltage V to the light-shielding
Further, by changing the impurity concentration in the horizontal direction of the positive
[0051]
Therefore, good blooming characteristics, readout characteristics, pixel separation characteristics, and noise characteristics can be ensured.
Accordingly, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. Therefore, by using the solid-state imaging device according to this embodiment, a camera or the like can be downsized. Higher resolution and higher image quality can be achieved.
[0052]
In addition, low impurity concentration (P − ) Positive charge accumulation region (hole accumulation layer) 10 and a high impurity concentration (P + The above-described effects can be obtained as long as the difference in the concentration of the P-type impurity from the positive charge accumulation region (hole accumulation layer) 6 is small.
[0053]
In the above-described embodiment, the
[0054]
In the above-described embodiment, the configuration is such that the voltage V is applied to the light-shielding
An embodiment in that case will be described below.
[0055]
FIG. 5 shows a schematic configuration diagram (cross-sectional view) of another embodiment of the solid-state imaging device of the present invention.
In the solid-state imaging device according to the present embodiment, in particular, conductive sidewalls 15 (15A, 15B) are provided beside the
These
The light-shielding
In the present embodiment, the configuration is not such that a voltage is applied to the
Then, at the end of the surface of the light receiving
Other configurations are the same as those of the solid-state imaging device according to the above-described embodiment shown in FIG.
[0056]
As the voltages VA and VB respectively applied to the
[0057]
Then, the voltages VA and VB to be applied are set so that good read characteristics and good noise characteristics are obtained.
For example, by setting the voltage VA applied to the
[0058]
The above-described conductive side walls 15 (15A, 15B) can be formed, for example, as follows.
First, after forming the
Next, a conductive film is entirely formed, and the conductive film is etched back to form a sidewall.
Further, as shown in the plan view of FIG. 6A, the readout gate is patterned by patterning the sidewalls (hatched portions in the figure) 15 formed around the light receiving
Thus, the
[0059]
Further, after forming the
Then, the wiring layer and the
[0060]
Here, if a contact hole is formed directly on the
Therefore, when the sidewall is formed by etch-back, a part of the conductive film remains on the charge transfer electrode, and a contact hole is formed in the conductive film remaining on the charge transfer electrode to form a wiring layer. It is conceivable to make a connection with
[0061]
That is, as shown in FIG. 7A, for example, when the
Thereafter, as shown in FIG. 7B, the
Next, after an interlayer insulating film (not shown) is formed on the
Then, the conductive layers are buried in the contact holes to form the
In this manner, electrodes for driving the
[0062]
When the
[0063]
According to the configuration of the present embodiment, the voltages VA and VB can be applied to the conductive side walls 15 (15A, 15B) provided beside the
[0064]
Thereby, both the read characteristics and the noise characteristics can be improved.
Further, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. Therefore, by using the solid-state imaging device according to this embodiment, a camera or the like can be reduced in size and height. It is possible to achieve higher resolution and higher image quality.
[0065]
In the present embodiment, the tip of the sidewall 15 (15A, 15B) and the P-type high impurity concentration (P + It is also possible to adopt a configuration in which the positive charge storage region 6) is self-aligned.
[0066]
Next, as still another embodiment of the solid-state imaging device of the present invention, FIG. 10 shows a schematic configuration diagram (cross-sectional view) of a solid-state imaging device having a configuration modified from the configuration shown in FIG.
In this embodiment, in particular, the
Other configurations are the same as those in FIG. 5, and thus the same reference numerals are given and duplicate description is omitted.
[0067]
Also in the present embodiment, similarly to the configuration shown in FIG. 5, it is possible to suppress an increase in the read voltage and to suppress the generation of noise due to an electric field near the
In this embodiment, since the
[0068]
Also in this case, the tip of the sidewall 15 (15A, 15B) and the P-type high impurity concentration (P + ) Can be configured to be self-aligned with the positive
[0069]
In the above-described embodiments shown in FIG. 5 or FIG. 10, the sidewalls 15 (15A, 15B) provided beside the
The present invention is not limited to such a configuration. For example, a configuration in which these sidewalls are connected on the near side or the back side (not shown) and are also electrically connected (for example, patterning in the state shown in FIG. 6A). If not) is also possible. In this case, the same voltage is applied to the read gate unit side and the channel stop region side as in the configuration in which a voltage is applied to the light shielding film.
[0070]
Further, in the configuration of each embodiment shown in FIG. 5 or FIG. 10 described above, a configuration in which a voltage V is further applied to the
[0071]
In each of the above-described embodiments, the P-type low impurity concentration (P − In the present invention, the semiconductor region formed near the readout gate portion and near the channel stop region (pixel isolation region) on the surface of the light receiving sensor portion is P − That is, the high impurity concentration (P + However, the present invention is not limited to the same conductivity type as that of the positive charge storage region.
For example, a semi-intrinsic semiconductor region or a central portion (P + ) And a region with a low impurity concentration of the opposite conductivity type (N − Or N). In any case, the central part (P + The semiconductor region has a lower impurity concentration than that of the semiconductor region.
[0072]
When this region is made to be N-type, for example, as shown in FIG. 11, after forming the N-
[0073]
In each of the above embodiments, the case where the present invention is applied to the CCD solid-state imaging device has been described. However, the present invention can be applied to solid-state imaging devices having other configurations.
For example, the present invention can be applied to a solid-state imaging device having a charge transfer unit other than the CCD type structure.
Also, for example, in a CMOS solid-state imaging device, the surface of an N-type semiconductor region forming a photoelectric conversion region of a light-receiving sensor unit is + In some cases, the HAD sensor is configured by providing the positive charge accumulation region described above.
The present invention is also applied to a CMOS solid-state imaging device employing the HAD sensor, and a conductive sidewall is provided for a gate for reading out a charge from a light receiving sensor unit to a signal line. And the readout characteristics are improved by making the surface of the light receiving sensor portion near the sidewall a semiconductor region having a lower impurity concentration than the central portion of the surface of the light receiving sensor portion. Can be obtained.
The case is shown below.
[0074]
FIG. 12 shows a schematic configuration diagram (plan view) of a solid-state imaging device as another embodiment of the present invention. In this embodiment, the present invention is applied to a CMOS solid-state imaging device. 13 is a cross-sectional view taken along the line AA ′ of FIG. 12, FIG. 14 is a cross-sectional view taken along the line BB ′, and FIG. 15 is a cross-sectional view taken along the line CC ′.
In this solid-state imaging device, a P-
On the P-
In addition, a
[0075]
The
As described above, by separately connecting the contact portion and the wiring to the
Although not shown, a light-shielding film is formed so as to cover portions other than the light-receiving
[0076]
In the present embodiment, the positive charge accumulation region (hole accumulation layer) on the surface constituting the light receiving
This makes it possible to improve both readout characteristics and noise characteristics, as in the case where the present invention is applied to the CCD solid-state imaging device described above.
In this embodiment mode, the end portion on the
[0077]
The solid-state imaging device according to the present embodiment can be manufactured, for example, as follows.
After forming each of the
Next, a conductive film is entirely formed, and the conductive film is etched back to form a
After that, an insulating
Subsequently, after forming a contact hole in the
Further, after the surface is covered with the
[0078]
Further, in each of the above-described embodiments, the central portion of the surface of N-
That is, in the present invention, a high-concentration region of the second conductivity type is formed in the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light-receiving sensor portion. Then, a region having a lower impurity concentration than the central portion is formed. The voltage applied to the light-shielding film or the conductive side wall may be selected to be positive or negative according to the conductivity type of the light receiving sensor unit.
[0079]
Further, in each of the embodiments shown in FIGS. 5 and 10, conductive sidewalls are formed on both sides of the charge transfer electrodes. However, the present invention is not limited to the sidewalls, and the first electrode, For example, with respect to a charge transfer electrode or a gate electrode for reading charges of a CMOS solid-state imaging device, another electrode made of a conductive film having a thickness similar to that of the charge transfer electrode or the gate electrode is provided on both sides thereof. The potential may be adjusted so that a voltage independent of the charge transfer electrode and the gate electrode can be applied to these electrodes.
[0080]
The present invention is not limited to the above-described embodiment, and may take various other configurations without departing from the gist of the present invention.
[0081]
【The invention's effect】
According to the above-described solid-state imaging device of the present invention, the potential of each unit is configured by applying a predetermined voltage signal to another electrode that is electrically independent of the light-shielding film and the first electrode. Is variable, and the potential can be corrected by applying a voltage signal.
This makes it possible to correct the potential and improve the blooming characteristics, readout characteristics, pixel separation characteristics, and noise characteristics.
[0082]
According to the solid-state imaging device and the method of manufacturing the same of the present invention, the end on the electrode side and the end on the pixel separation region side of the surface of the first conductivity type semiconductor region constituting the photoelectric conversion region of the light receiving sensor unit. By forming a region having a lower impurity concentration than the central second conductivity type semiconductor region in the portion, the potential depth at the end of the surface of the light receiving sensor portion is corrected, and the read voltage is reduced on the electrode side. In addition, the generation of noise on the pixel separation region side can be suppressed.
Thereby, the readout characteristics and the noise characteristics can be more effectively improved.
[0083]
Therefore, according to the present invention, a solid-state imaging device having good noise characteristics and good read characteristics can be realized.
Further, according to the present invention, even when the pixel size is reduced or the number of pixels is increased, favorable noise characteristics and readout characteristics can be obtained. And higher resolution can be achieved.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram (cross-sectional view) of an embodiment of a solid-state imaging device according to the present invention.
FIGS. 2A and 2B are process diagrams illustrating a method for manufacturing the solid-state imaging device of FIG.
FIG. 3 is a diagram illustrating a method of forming a positive charge accumulation region by self-alignment with a light shielding film.
FIG. 4 is a view showing another manufacturing method for forming AC positive charge accumulation regions.
FIG. 5 is a schematic configuration diagram (cross-sectional view) of another embodiment of the solid-state imaging device of the present invention.
FIG. 6 is a diagram illustrating patterning of A and B sidewalls.
FIG. 7 is a diagram illustrating a method of forming a wiring connected to A and B sidewalls.
FIG. 8 is a diagram showing a method of forming a wiring connected to a sidewall.
FIG. 9 is a diagram illustrating a method of forming a wiring connected to a sidewall.
FIG. 10 is a schematic configuration diagram (cross-sectional view) of still another embodiment of the solid-state imaging device of the present invention.
FIG. 11 is a diagram showing another method of forming a positive charge accumulation region.
FIG. 12 is a schematic configuration diagram (plan view) of another embodiment of the solid-state imaging device of the present invention.
FIG. 13 is a sectional view taken along line AA ′ of FIG.
FIG. 14 is a sectional view taken along line BB ′ of FIG.
FIG. 15 is a sectional view taken along the line CC ′ of FIG. 12;
FIG. 16 is a cross-sectional view of a conventional CCD solid-state imaging device employing a HAD sensor.
[Explanation of symbols]
REFERENCE SIGNS
Claims (11)
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に、第2導電型の半導体領域が形成され、
前記第1導電型の半導体領域の表面の、前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第2導電型の半導体領域よりも不純物濃度の低い領域が形成されていることを特徴とする固体撮像素子。An electrode for reading out signal charges from the light receiving sensor unit is provided on one side of the light receiving sensor unit forming the pixel,
A light-shielding film is formed so as to cover the imaging region other than the light receiving sensor unit,
Is configured to apply a predetermined voltage signal to the light shielding film,
A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit,
A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end of the surface of the first conductivity type semiconductor region on the electrode side and an end of the surface opposite to the pixel isolation region on the electrode side. A solid-state image sensor.
前記電極の前記受光センサ部側に、前記第1の電極とは電気的に独立した他の電極が設けられ、
前記他の電極に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に、第2導電型の半導体領域が形成され、
前記第1導電型の半導体領域の表面の、前記第1の電極側の端部及びその反対側の画素分離領域側の端部に、前記第2導電型の半導体領域よりも不純物濃度の低い領域が形成されている
ことを特徴とする固体撮像素子。On one side of a light-receiving sensor unit constituting a pixel, a first electrode for reading out signal charges from the light-receiving sensor unit or transferring the read-out signal charges is arranged,
On the light-receiving sensor side of the electrode, another electrode that is electrically independent of the first electrode is provided,
Configured to apply a predetermined voltage signal to the other electrode,
A semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type that constitutes the photoelectric conversion region of the light receiving sensor unit,
A region having a lower impurity concentration than the semiconductor region of the second conductivity type is provided at the end of the surface of the semiconductor region of the first conductivity type at the end on the first electrode side and at the end on the pixel separation region side opposite thereto. A solid-state imaging device, characterized by forming:
撮像領域の前記受光センサ部以外を覆って遮光膜が形成され、
前記遮光膜に所定の電圧信号を印加するように構成され、
前記受光センサ部の光電変換領域を構成する第1導電型の半導体領域の表面の中央部に、第2導電型の半導体領域が形成された固体撮像素子を製造する方法であって、
前記第1導電型の半導体領域を形成した後に、前記第1導電型の半導体領域の表面の中央部に前記第2導電型の半導体領域を、前記第1導電型の半導体領域の表面の前記電極側の端部及びその反対側の画素分離領域側の端部に、前記第2導電型の半導体領域よりも不純物濃度の低い領域を、それぞれ形成する
ことを特徴とする固体撮像素子の製造方法。An electrode for reading out signal charges from the light receiving sensor unit is provided on one side of the light receiving sensor unit forming the pixel,
A light-shielding film is formed so as to cover the imaging region other than the light receiving sensor unit,
Is configured to apply a predetermined voltage signal to the light shielding film,
A method for manufacturing a solid-state imaging device in which a semiconductor region of a second conductivity type is formed at a central portion of a surface of a semiconductor region of a first conductivity type that forms a photoelectric conversion region of the light receiving sensor unit,
After forming the semiconductor region of the first conductivity type, the semiconductor region of the second conductivity type is formed at the center of the surface of the semiconductor region of the first conductivity type, and the electrode on the surface of the semiconductor region of the first conductivity type is formed. A region having a lower impurity concentration than the semiconductor region of the second conductivity type is formed at an end on the side of the pixel isolation region and an end on the side of the pixel isolation region on the opposite side.
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003060328A JP2004273640A (en) | 2003-03-06 | 2003-03-06 | Solid-state imaging device and its manufacturing method |
US10/548,182 US7473977B2 (en) | 2003-03-06 | 2004-03-05 | Method of driving solid state image sensing device |
PCT/JP2004/002817 WO2004079825A1 (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device and production method therefor, and method of driving solid state image sensing device |
TW093105886A TWI241711B (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device, production method thereof, and method of driving solid state image sensing device |
EP04717820A EP1608023B1 (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device and production method therefor |
KR1020057016554A KR20050106495A (en) | 2003-03-06 | 2004-03-05 | Solid state image sensing device and production method therefor, and method of driving solid state image sensing device |
CNB2004800118169A CN100481482C (en) | 2003-03-06 | 2004-03-05 | Solid-state imaging device, and manufacturing and driving method thereof |
US12/200,424 US7928487B2 (en) | 2003-03-06 | 2008-08-28 | Solid-state imaging device and driving method of solid-state imaging device |
US12/277,958 US7821093B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device with biased light shielding film |
US12/323,006 US8017984B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device |
US12/323,019 US7935563B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device and method for manufacturing thereof as well as driving method of solid-state imaging device |
US12/277,982 US7791118B2 (en) | 2003-03-06 | 2008-11-25 | Solid-state imaging device |
US13/211,362 US8598640B2 (en) | 2003-03-06 | 2011-08-17 | Solid-state imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003060328A JP2004273640A (en) | 2003-03-06 | 2003-03-06 | Solid-state imaging device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273640A true JP2004273640A (en) | 2004-09-30 |
Family
ID=33122903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003060328A Pending JP2004273640A (en) | 2003-03-06 | 2003-03-06 | Solid-state imaging device and its manufacturing method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2004273640A (en) |
CN (1) | CN100481482C (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007221560A (en) * | 2006-02-17 | 2007-08-30 | Fujifilm Corp | Solid-state imaging device, driving method thereof and imaging apparatus |
JP2008072046A (en) * | 2006-09-15 | 2008-03-27 | Fujifilm Corp | Solid state image sensing element and its driving method |
JP2008166607A (en) * | 2006-12-28 | 2008-07-17 | Sony Corp | Solid-state imaging apparatus, its manufacturing method, semiconductor device and its manufacturing method |
JP2010010487A (en) * | 2008-06-27 | 2010-01-14 | Sony Corp | Solid-state imaging device and electronic apparatus |
JP2010067774A (en) * | 2008-09-10 | 2010-03-25 | Canon Inc | Photoelectric conversion device and imaging system |
JP2010219563A (en) * | 2010-06-25 | 2010-09-30 | Sony Corp | Solid-state imaging device and electronic apparatus |
JP2018088488A (en) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | Sensor chip and electronic apparatus |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5194419B2 (en) * | 2006-10-04 | 2013-05-08 | ソニー株式会社 | Solid-state imaging device and manufacturing method thereof |
JP4305516B2 (en) * | 2007-01-30 | 2009-07-29 | ソニー株式会社 | Solid-state imaging device and solid-state imaging device |
JP4759590B2 (en) * | 2008-05-09 | 2011-08-31 | キヤノン株式会社 | Photoelectric conversion device and imaging system using the same |
JP5493430B2 (en) * | 2009-03-31 | 2014-05-14 | ソニー株式会社 | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE |
JP5251736B2 (en) * | 2009-06-05 | 2013-07-31 | ソニー株式会社 | Solid-state imaging device, driving method of solid-state imaging device, and electronic apparatus |
JP5564874B2 (en) | 2009-09-25 | 2014-08-06 | ソニー株式会社 | Solid-state imaging device and electronic apparatus |
US9848142B2 (en) * | 2015-07-10 | 2017-12-19 | Semiconductor Components Industries, Llc | Methods for clocking an image sensor |
CN107046046B (en) * | 2017-04-14 | 2019-08-16 | 中国电子科技集团公司第四十四研究所 | CCD pixel structure |
CN113066810B (en) * | 2021-03-25 | 2022-09-06 | 中国科学院半导体研究所 | Pixel device |
-
2003
- 2003-03-06 JP JP2003060328A patent/JP2004273640A/en active Pending
-
2004
- 2004-03-05 CN CNB2004800118169A patent/CN100481482C/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007221560A (en) * | 2006-02-17 | 2007-08-30 | Fujifilm Corp | Solid-state imaging device, driving method thereof and imaging apparatus |
JP2008072046A (en) * | 2006-09-15 | 2008-03-27 | Fujifilm Corp | Solid state image sensing element and its driving method |
JP2008166607A (en) * | 2006-12-28 | 2008-07-17 | Sony Corp | Solid-state imaging apparatus, its manufacturing method, semiconductor device and its manufacturing method |
JP2010010487A (en) * | 2008-06-27 | 2010-01-14 | Sony Corp | Solid-state imaging device and electronic apparatus |
US8169523B2 (en) | 2008-06-27 | 2012-05-01 | Sony Corporation | Solid-state imaging device and electronic apparatus |
US8593553B2 (en) | 2008-06-27 | 2013-11-26 | Sony Corporation | Solid-state imaging device and electronic apparatus |
JP2010067774A (en) * | 2008-09-10 | 2010-03-25 | Canon Inc | Photoelectric conversion device and imaging system |
JP2010219563A (en) * | 2010-06-25 | 2010-09-30 | Sony Corp | Solid-state imaging device and electronic apparatus |
JP2018088488A (en) * | 2016-11-29 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | Sensor chip and electronic apparatus |
JP7055544B2 (en) | 2016-11-29 | 2022-04-18 | ソニーセミコンダクタソリューションズ株式会社 | Sensor chips and electronic devices |
US11411032B2 (en) | 2016-11-29 | 2022-08-09 | Sony Semiconductor Solutions Corporation | Sensor chip and electronic device |
Also Published As
Publication number | Publication date |
---|---|
CN100481482C (en) | 2009-04-22 |
CN1781192A (en) | 2006-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8598640B2 (en) | Solid-state imaging device | |
US7382007B2 (en) | Solid-state image pickup device and manufacturing method for the same | |
JP4976273B2 (en) | Cimos image sensor and manufacturing method thereof | |
JP5537523B2 (en) | Solid-state imaging device | |
US8593553B2 (en) | Solid-state imaging device and electronic apparatus | |
TWI459549B (en) | Method for production of solid-state imaging element, solid-state imaging element, and imaging apparatus | |
JP2006261411A (en) | Image sensor having buried photodiode region, and manufacturing method thereof | |
JP2004273640A (en) | Solid-state imaging device and its manufacturing method | |
JP2011082426A (en) | Solid-state imaging device | |
US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
KR20110132514A (en) | Manufacturing method for solid-state image pickup device, solid-state image pickup device and image pickup apparatus | |
TWI525801B (en) | Image sensor with doped transfer gate | |
WO2004055896A1 (en) | Solid-state imaging device and method for producing solid-state imaging device | |
KR20040042887A (en) | Solid state pickup device and driving method thereof | |
KR20010106831A (en) | Solid State Image Pickup Device Proper for Electronic Zooming | |
JP2003347537A (en) | Solid-state image pickup element | |
JP4797302B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP2007299806A (en) | Solid-state image pickup device and manufacturing method thereof | |
JP2004207520A (en) | Solid-state imaging device | |
JP2005093915A (en) | Solid state imaging device | |
JP2004179473A (en) | Solid-state imaging device and its manufacturing method | |
JP2005317768A (en) | Solid-state image pickup element | |
JPH09307092A (en) | Amplifying solid-state image pick up element | |
JPH07297378A (en) | Solid-state image sensing device and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080311 |