JP2005317768A - Solid-state image pickup element - Google Patents
Solid-state image pickup element Download PDFInfo
- Publication number
- JP2005317768A JP2005317768A JP2004134037A JP2004134037A JP2005317768A JP 2005317768 A JP2005317768 A JP 2005317768A JP 2004134037 A JP2004134037 A JP 2004134037A JP 2004134037 A JP2004134037 A JP 2004134037A JP 2005317768 A JP2005317768 A JP 2005317768A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light receiving
- receiving sensor
- solid
- dsr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、固体撮像素子に係わる。 The present invention relates to a solid-state imaging device.
CCD固体撮像素子等の固体撮像素子では、受光センサ部の下にオーバーフローバリア(以下OFBとする)を形成することにより、受光センサ部に電荷を蓄積できるようにしている。
例えば、受光センサ部のN型の電荷蓄積領域の下にあるP型半導体ウエル領域が、OFBとなる。
In a solid-state image pickup device such as a CCD solid-state image pickup device, an overflow barrier (hereinafter referred to as OFB) is formed under the light receiving sensor portion so that charges can be accumulated in the light receiving sensor portion.
For example, the P-type semiconductor well region under the N-type charge accumulation region of the light receiving sensor portion becomes the OFB.
ところで、画素セルのサイズが縮小すると、受光センサ部の面積が減るために、受光センサ部の電荷の蓄積量が減って、感度が低下してしまう。
そこで、OFBを深くして受光センサ部の電荷の蓄積量を増やすことを目的として、例えば半導体基板の比較的深い位置に、OFBとなるP型の不純物領域を形成することが考えられている。
By the way, when the size of the pixel cell is reduced, the area of the light receiving sensor portion is reduced, so that the amount of accumulated charge in the light receiving sensor portion is reduced and the sensitivity is lowered.
Therefore, for the purpose of deepening the OFB and increasing the amount of charge accumulated in the light receiving sensor unit, for example, it is considered to form a P-type impurity region that becomes the OFB at a relatively deep position in the semiconductor substrate.
しかしながら、OFBとなるP型の不純物領域を基板の奥深くに形成しても、画素セルのサイズの縮小に伴い、周囲からの変調を受けて、P型の不純物領域よりも基板の浅い位置にOFBが形成されてしまうことになる。そのため、受光センサ部の電荷の蓄積量を増やすことができず、受光センサ部の面積の減少により感度が低下してしまう、という問題がある。
これは、画素セル内の半導体基体の表面近傍にある、P型不純物の影響と考えられている。
However, even if the P-type impurity region to be the OFB is formed deep in the substrate, as the size of the pixel cell is reduced, modulation is applied from the surroundings, and the OFB is placed at a position shallower than the P-type impurity region. Will be formed. Therefore, there is a problem that the amount of accumulated charge in the light receiving sensor unit cannot be increased, and the sensitivity is lowered due to the decrease in the area of the light receiving sensor unit.
This is considered to be an influence of P-type impurities in the vicinity of the surface of the semiconductor substrate in the pixel cell.
この問題を解決するために、受光センサ部の比較的深い位置に、N型の不純物領域を形成する技術が提案されている(例えば、特許文献1又は特許文献2参照)。
In order to solve this problem, a technique for forming an N-type impurity region in a relatively deep position of the light receiving sensor portion has been proposed (see, for example,
即ち、例えば、CCD固体撮像素子の撮像領域の概略断面図を図6に示すように、受光センサ部60のN型の電荷蓄積領域54の下に、このN型の電荷蓄積領域54の位置に対応して、各画素毎にN型の不純物領域71,72,73を形成している。
このように、受光センサ部60のN型の電荷蓄積領域54の下にN型の不純物領域71,72,73を形成したことにより、受光センサ部60の電荷の蓄積量を増やして、感度を向上することが可能になる。
As described above, the N-
上述のように、受光センサ部の深い位置にN型の不純物領域を形成するためには、大きいエネルギーのイオン注入が必要となるため、イオン注入のマスクとなるレジストマスクを数μmと厚く形成する必要がある。 As described above, in order to form an N-type impurity region at a deep position in the light receiving sensor portion, ion implantation with a large energy is required. Therefore, a resist mask serving as a mask for ion implantation is formed as thick as several μm. There is a need.
しかしながら、画素セルのサイズのより一層の縮小化により、厚いレジストマスクのパターンを精度よく形成することが困難になるため、レジストマスクのパターン線幅がばらつく。これにより、N型の不純物領域が形成される位置がばらつくこととなり、固体撮像素子の各画素の特性に影響を与えるようになる。例えば、画素毎に、読み出し電圧や耐ブルーミング特性等が異なってしまう。
このことが、固体撮像素子の安定生産を阻害する要因の一つとなる。
However, as the size of the pixel cell is further reduced, it becomes difficult to form a thick resist mask pattern with high accuracy, so that the pattern line width of the resist mask varies. As a result, the position where the N-type impurity region is formed varies, which affects the characteristics of each pixel of the solid-state image sensor. For example, the read voltage, the anti-blooming characteristics, and the like are different for each pixel.
This is one of the factors that hinder the stable production of the solid-state imaging device.
また、より一層の感度の向上を図るために、N型の不純物領域を、基板のより奥深くに形成しようとすると、レジストマスクでは膜厚が足りなくなってしまうため、所望の場所へ不純物領域を形成できなくなる。 In addition, in order to further improve the sensitivity, if an N-type impurity region is formed deeper in the substrate, the resist mask becomes insufficient in film thickness, so that the impurity region is formed at a desired location. become unable.
上述した問題の解決のために、本発明においては、画素セルサイズの縮小化による感度の低下を抑制することができると共に、容易に安定して製造を行うことが可能な構造の固体撮像素子を提供するものである。 In order to solve the above-described problems, in the present invention, a solid-state imaging device having a structure that can suppress a decrease in sensitivity due to a reduction in pixel cell size and can be manufactured easily and stably. It is to provide.
本発明の固体撮像素子は、半導体基体内に受光センサ部が形成され、この受光センサ部の第1導電型の電荷蓄積領域の下に、第1導電型の不純物領域が形成され、この第1導電型の不純物領域は、その少なくとも最深部が、受光センサ部を含む撮像領域全体にわたって形成されているものである。 In the solid-state imaging device of the present invention, a light receiving sensor portion is formed in a semiconductor substrate, and a first conductivity type impurity region is formed below the first conductivity type charge storage region of the light receiving sensor portion. At least the deepest portion of the conductive impurity region is formed over the entire imaging region including the light receiving sensor portion.
上述の本発明の固体撮像素子の構成によれば、受光センサ部の第1導電型の電荷蓄積領域の下に形成された第1導電型の不純物領域により、受光センサ部のポテンシャルを深くして、受光センサ部の電荷の蓄積量を増やすことができる。これにより、固体撮像素子の画素サイズの縮小化により受光センサ部の面積が減少しても、受光センサ部の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。
さらに、第1導電型の不純物領域の少なくとも最深部が、受光センサ部を含む撮像領域全体にわたって形成されていることにより、この撮像領域全体にわたって形成されている第1導電型の不純物領域を形成する際には、微細な線幅のマスクパターンを形成する必要がなく、レジストの線幅や位置のばらつきをなくすことが可能になる。
従って、例えば深いイオン注入を行うために厚いレジストマスクを用いても、容易に位置精度よく第1導電型の不純物領域を形成することが可能になり、レジストの線幅や位置のばらつきに起因する画素毎の特性のバラツキを低減することができる。
According to the above-described configuration of the solid-state imaging device of the present invention, the potential of the light receiving sensor unit is increased by the first conductive type impurity region formed below the first conductive type charge storage region of the light receiving sensor unit. Therefore, the amount of charge accumulated in the light receiving sensor unit can be increased. As a result, even if the area of the light receiving sensor unit is reduced by reducing the pixel size of the solid-state imaging device, a sufficient amount of storage can be secured by compensating for the decrease in the amount of accumulated charge due to the reduction in the area of the light receiving sensor unit. Is possible.
Further, at least the deepest portion of the first conductivity type impurity region is formed over the entire imaging region including the light receiving sensor unit, thereby forming the first conductivity type impurity region formed over the entire imaging region. In this case, it is not necessary to form a mask pattern with a fine line width, and variations in resist line width and position can be eliminated.
Therefore, for example, even when a thick resist mask is used to perform deep ion implantation, the first conductivity type impurity region can be easily formed with high positional accuracy, which is caused by variations in resist line width and position. Variations in characteristics from pixel to pixel can be reduced.
上述の本発明の固体撮像素子において、第1導電型の不純物領域が、全て撮像領域全体にわたって形成されている構成とすることも可能である。
このように構成したときには、第1導電型の不純物領域を形成するために、微細な線幅のマスクパターンを形成する必要が全くなくなるため、レジストの線幅や位置のばらつきを完全になくすことが可能になる。
In the above-described solid-state imaging device of the present invention, the first conductivity type impurity region may be formed over the entire imaging region.
In such a configuration, it is not necessary to form a mask pattern having a fine line width in order to form the first conductivity type impurity region, so that variations in resist line width and position can be completely eliminated. It becomes possible.
上述の本発明によれば、固体撮像素子の画素サイズの縮小化により受光センサ部の面積が減少しても、受光センサ部の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。これにより、画素セルサイズの縮小化による感度の低下を抑制し、充分な感度を確保することが可能になる。
また、第1導電型の不純物領域をより深い位置に形成することも可能になるため、これにより受光センサ部の電荷の蓄積量を増やして、感度をさらに向上することが可能になる。
According to the above-described present invention, even if the area of the light receiving sensor portion is reduced by reducing the pixel size of the solid-state image sensor, the reduction in the amount of accumulated charges is compensated for by the reduction in the area of the light receiving sensor portion. It becomes possible to secure the amount. As a result, it is possible to suppress a decrease in sensitivity due to the reduction in the pixel cell size and ensure sufficient sensitivity.
Further, since the impurity region of the first conductivity type can be formed at a deeper position, it is possible to increase the charge accumulation amount of the light receiving sensor unit and further improve the sensitivity.
さらに、画素毎の特性のばらつきを低減することが可能になるため、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。 Furthermore, since it is possible to reduce variations in characteristics of each pixel, it is possible to easily and stably manufacture a solid-state imaging device, and to improve manufacturing yield.
従って、本発明によれば、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。 Therefore, according to the present invention, it is possible to easily reduce the pixel size, and thereby to increase the number of pixels and the size of the solid-state imaging device.
本発明の一実施の形態の固体撮像素子の概略構成図を図1及び図2に示す。図1は、固体撮像素子の平面図を示し、図2は図1のA−Aにおける断面図を示す。
本実施の形態は、本発明をCCD固体撮像素子に適用した場合である。
1 and 2 are schematic configuration diagrams of a solid-state imaging device according to an embodiment of the present invention. FIG. 1 is a plan view of the solid-state imaging device, and FIG. 2 is a cross-sectional view taken along line AA of FIG.
In the present embodiment, the present invention is applied to a CCD solid-state imaging device.
この固体撮像素子は、マトリクス状に配列された光電変換を行う複数の受光センサ部(フォトセンサ)1、受光センサ部(フォトセンサ)1の各列に対応したCCD構造の複数の垂直転送レジスタ2、及び各画素を分離するために垂直転送レジスタに沿って配置されたチャネルストップ領域3からなる撮像領域4と、この撮像領域4の一端側に配され、撮像領域4からの信号電荷を出力部に転送するCCD構造の水平転送レジスタ5と、水平転送レジスタ5の最終段に接続された出力部6と、並びにバスライン等がある周辺領域7とからなる。
The solid-state imaging device includes a plurality of light receiving sensor units (photosensors) 1 that perform photoelectric conversion arranged in a matrix, and a plurality of
撮像領域4では、図2の断面図に示すように、例えばシリコン基板からなる半導体基体11に、N型の電荷蓄積領域14とその表面のP型(P+)の正電荷蓄積領域15とから構成される受光センサ部(フォトセンサ)1と、垂直転送レジスタ(転送チャネル領域)2と、チャネルストップ領域3とが形成されている。転送チャネル領域2と受光センサ部(フォトセンサ)1との間は読み出しゲート部9となる。
半導体基体11上には、ゲート絶縁膜16を介して、例えば多結晶シリコンから成る転送電極(ゲート電極)17が、読み出しゲート部9及びチャネルストップ領域3上にも跨って形成されている。そして、転送チャネル領域2とゲート絶縁膜16と転送電極17とにより、垂直転送部が構成される。
また、半導体基体11の深い位置に、OFB(オーバーフローバリア)となるP型の不純物領域12が形成されている。
また、必要に応じて、上層に、カラーフィルタやオンチップレンズ等の部品が設けられて固体撮像素子が構成される。
なお、図中13は、半導体基体11のうち、P型の不純物領域12よりも上部の半導体領域を示しており、この半導体領域13の構成は特に限定されず、従来知られている構成と同様にすることができる。
In the imaging region 4, as shown in the cross-sectional view of FIG. 2, an N-type
On the
A P-
If necessary, a solid-state imaging device is configured by providing components such as a color filter and an on-chip lens on the upper layer.
In the figure,
さらに、受光センサ部(フォトセンサ)1のN型の電荷蓄積領域14の下方に、3層のN型の不純物領域21,22,23が形成されている。
以下、このN型の不純物領域21,22,23を、DSR(Deep SensoR)領域と呼ぶことにする。
これらN型のDSR領域21,22,23が形成されていることにより、受光センサ部(フォトセンサ)1のポテンシャルを深くして、受光センサ部(フォトセンサ)1の電荷の蓄積量を増やすことができる。
Further, three layers of N-
Hereinafter, the N-
By forming these N-
本実施の形態においては、特に、3層のDSR領域21,22,23のうち、最下層のDSR領域21を、隣接する画素に跨って形成している。
一方、他の2層のDSR領域22,23は、図6に示した従来の構成と同様に、画素毎に分離して、各画素の受光センサ部(フォトセンサ)1のN型の電荷蓄積領域14に対応する位置に形成されている。
In the present embodiment, among the three layers of
On the other hand, the other two layers of the
そして、最下層のDSR領域21は、隣接する画素に跨って、平面的には、少なくとも撮像領域4全体にわたって形成する。
なお、このDSR領域21は、図1の出力部6には形成しないことが望ましい。
このように、少なくとも撮像領域4全体にDSR領域21を形成しているので、このDSR領域21をイオン注入により形成する際に、微細な線幅のレジストマスクを必要としない。
The
The
As described above, since the
本実施の形態の固体撮像素子は、例えば次のようにして製造することができる。 The solid-state imaging device of the present embodiment can be manufactured as follows, for example.
まず、従来公知の方法により、シリコン基板等の半導体基体11に、OFBとなるP型の不純物領域12、チャネルストップ領域3、垂直転送レジスタ領域2をそれぞれ形成する。
次に、所望のエネルギー(比較的高いエネルギー)とドーズ量にて、少なくとも撮像領域4全体にわたってN型不純物をイオン注入し、最下層のDSR領域21を形成する(以上、図3A参照)。
First, a P-
Next, an N-type impurity is ion-implanted at least over the entire imaging region 4 with a desired energy (relatively high energy) and a dose, thereby forming the lowermost DSR region 21 (see FIG. 3A above).
次に、図3Bに示すように、ホトリソグラフィーにより、画素毎のDSR領域を形成するためのマスクとなるパターンのレジスト31を形成する。
ここでは、既に先の工程において、高いエネルギーのイオン注入が終了しているため、レジスト31の膜厚を、従来の図6に示した構成を製造する場合と比較して、薄くすることが可能になり、レジスト31の線幅や位置ずれについての制御性を充分持たせることができる。
Next, as shown in FIG. 3B, a resist 31 having a pattern serving as a mask for forming a DSR region for each pixel is formed by photolithography.
Here, since ion implantation of high energy has already been completed in the previous process, the film thickness of the resist 31 can be reduced compared to the case of manufacturing the configuration shown in FIG. Thus, the controllability with respect to the line width and positional deviation of the resist 31 can be sufficiently provided.
次に、図4Cに示すように、レジスト31をマスクとして用いて、所望のエネルギーとドーズ量にて、N型不純物のイオン注入32を行うことにより、画素毎の2層のDSR領域22,23を順次形成する。
Next, as shown in FIG. 4C, by using the resist 31 as a mask,
続いて、従来と同様の方法により、図4Dに示すように、ゲート絶縁膜16上の転送電極(ゲート電極)17、受光センサ部(フォトセンサ)1のN型の電荷蓄積領域14及びP型の正電荷蓄積領域15、層間絶縁膜18とその上の遮光膜19を、それぞれ形成する。
その後は、必要に応じて、絶縁層、平坦化層、カラーフィルタ、オンチップレンズを形成する。
このようにして、図1及び図2に示した本実施の形態の固体撮像素子を製造することができる。
Subsequently, as shown in FIG. 4D, the transfer electrode (gate electrode) 17 on the
Thereafter, an insulating layer, a planarizing layer, a color filter, and an on-chip lens are formed as necessary.
In this way, the solid-state imaging device of the present embodiment shown in FIGS. 1 and 2 can be manufactured.
なお、工程の順序は、図3A〜図4Dに示した順序に限定されないが、最下層のDSR領域21を形成する撮像領域4全体へのイオン注入工程は、転送電極(ゲート電極)17を形成する工程の前に行うようにする。
The order of the steps is not limited to the order shown in FIGS. 3A to 4D, but the transfer electrode (gate electrode) 17 is formed in the ion implantation step for the entire imaging region 4 that forms the
上述の本実施の形態によれば、最下層のDSR領域21が、隣接する画素に跨って、少なくとも撮像領域4全体に形成されていることにより、この最下層のDSR領域21を形成する際には、線幅の微細なレジストマスクを用いる必要がない。
このため、その上の2層のDSR領域22,23を形成するためのマスクとなるレジスト31は、高いエネルギーのイオン注入に耐える必要がなくなるため、従来の図6に示した構成を製造する場合と比較して、薄くすることが可能になる。
これにより、レジスト31のパターンが微細になっても、パターン線幅のばらつきを抑え、位置合わせの精度を確保することができ、2層のDSR領域22,23の位置精度を従来よりも向上することができることから、画素毎の特性のバラツキを低減することができる。
According to the above-described embodiment, since the lowermost
For this reason, the resist 31 serving as a mask for forming the two layers of the
As a result, even if the pattern of the resist 31 becomes finer, variations in the pattern line width can be suppressed and the alignment accuracy can be ensured, and the positional accuracy of the two-
そして、受光センサ部(フォトセンサ)1の電荷蓄積領域14の下にDSR領域21,22,23を形成したことにより、受光センサ部1の電荷の蓄積量を増やすことができ、これにより感度を向上することができる。
さらに、最下層のDSR領域21を形成する際には、線幅の微細なレジストマスクを用いる必要がなくなるため、半導体基体11のより奥深くへDSR領域21を形成することが可能になる。これにより、さらなる感度の向上が期待される。
Further, since the
Further, when forming the lowermost
即ち、本実施の形態によれば、固体撮像素子の画素サイズの縮小化により受光センサ部(フォトセンサ)1の面積が減少しても、良好な特性を得ることができると共に、受光センサ部(フォトセンサ)1の面積の減少による電荷の蓄積量の減少を補って、充分な蓄積量を確保することが可能になる。
従って、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。
That is, according to the present embodiment, even if the area of the light receiving sensor unit (photosensor) 1 is reduced by reducing the pixel size of the solid-state imaging device, good characteristics can be obtained and the light receiving sensor unit ( It is possible to secure a sufficient accumulation amount by compensating for the decrease in the accumulation amount of charges due to the reduction in the area of the
Accordingly, it is possible to easily reduce the pixel size, and thereby it is possible to increase the number of pixels and the size of the solid-state imaging device.
また、レジスト31のパターンが微細になっても、パターン線幅のばらつきを抑え、位置合わせの精度を確保することができ、画素毎の特性のバラツキを低減することができることにより、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。 Even if the pattern of the resist 31 becomes fine, variations in the pattern line width can be suppressed, alignment accuracy can be ensured, and variations in characteristics from pixel to pixel can be reduced. Thus, it is possible to manufacture a solid-state imaging device, and the manufacturing yield can be improved.
そして、最下層のDSR領域21の形成工程を変更するだけであるため、製造条件も従来とほとんど変更することなく製造することが可能である。
Since only the formation process of the lowermost
さらにまた、本実施の形態の構成によれば、最下層のDSR領域21が少なくとも撮像領域4全体に形成されていることにより、シャッタ電圧を低減することも可能になると考えられる。
Furthermore, according to the configuration of the present embodiment, it is considered that the
なお、上述の実施の形態では、撮像領域全体に形成されたDSR領域21を1層、画素毎に形成されたDSR領域22,23を2層としたが、DSR領域の層の数はこれに限定されるものではない。
本発明では、複数層のDSR領域が形成され、これら複数層のうち少なくとも最下層のDSR領域が、少なくとも撮像領域全体にわたって形成されている構成を含む。
また、本発明は、1層のDSR領域が少なくとも撮像領域全体にわたって形成されている構成をも含む。
In the above-described embodiment, the
The present invention includes a configuration in which a plurality of DSR regions are formed, and at least the lowest DSR region among these layers is formed over at least the entire imaging region.
The present invention also includes a configuration in which one layer of the DSR region is formed at least over the entire imaging region.
次に、本発明の他の実施の形態として、固体撮像素子の概略構成図(撮像領域の断面図)を図5に示す。 Next, as another embodiment of the present invention, FIG. 5 shows a schematic configuration diagram (cross-sectional view of an imaging region) of a solid-state imaging device.
本実施の形態では、特に、受光センサ部(フォトセンサ)1の電荷蓄積領域14の下の3層のN型の不純物領域(DSR領域)21,22,23を、いずれも(深さに関係なく)、隣接する画素に跨って、少なくとも撮像領域全体に形成している。
その他の構成は、図1及び図2に示した先の実施の形態の固体撮像素子と同様であるので、同一符号を付して重複説明を省略する。
In the present embodiment, in particular, the three layers of N-type impurity regions (DSR regions) 21, 22, and 23 under the
Other configurations are the same as those of the solid-state imaging device of the previous embodiment shown in FIG. 1 and FIG.
この場合には、3層のDSR領域21,22,23を形成する撮像領域全体へのイオン注入工程を、転送電極(ゲート電極)17を形成する工程の前に行うようにする。
In this case, the ion implantation process for the entire imaging region for forming the three layers of the
なお、本実施の形態においては、垂直転送レジスタ2等のポテンシャルへ及ぼす影響が大きくならないようにするため、最上層のDSR領域23は、垂直転送レジスタ(転送チャネル領域)2に近い浅い位置にし過ぎないことが望ましい。
In the present embodiment, the
上述の本実施の形態によれば、先の実施の形態と同様に、受光センサ部(フォトセンサ)1の電荷蓄積領域14の下にDSR領域21,22,23を形成したことにより、受光センサ部1の電荷の蓄積量を増やして、感度を向上することができる。
これにより、固体撮像素子の画素サイズの縮小化により受光センサ部(フォトセンサ)1の面積が減少しても、充分な蓄積量を確保することが可能になる。
According to the above-described embodiment, the
Thereby, even if the area of the light receiving sensor unit (photosensor) 1 is reduced by reducing the pixel size of the solid-state imaging device, a sufficient accumulation amount can be secured.
さらに、本実施の形態によれば、3層のDSR領域21,22,23をいずれも撮像領域全体に形成しており、各画素毎に形成したDSR領域がないため、製造時のレジストマスクの線幅や合わせずれの影響を完全になくすことができる利点を有している。
これにより、半導体基体11のより奥深くへDSR領域21,22,23を形成することが可能になり、さらなる感度の向上が期待される。
また、製造時のレジストマスクの線幅や合わせずれの影響を完全になくして、画素毎の特性のバラツキを大幅に低減することができることにより、容易に安定して固体撮像素子を製造することが可能になり、製造歩留まりを向上することができる。
Furthermore, according to the present embodiment, all three layers of
Thereby, it becomes possible to form the
In addition, the influence of the resist mask line width and misalignment at the time of manufacturing can be completely eliminated, and the variation in characteristics of each pixel can be greatly reduced, so that a solid-state imaging device can be manufactured easily and stably. This can improve the manufacturing yield.
従って、本実施の形態によれば、容易に画素サイズを縮小化することができ、これにより固体撮像素子の多画素化や小型化を図ることができる。 Therefore, according to the present embodiment, it is possible to easily reduce the pixel size, thereby increasing the number of pixels and the size of the solid-state imaging device.
さらにまた、本実施の形態の構成によれば、DSR領域21,22,23が少なくとも撮像領域4全体に形成されていることにより、シャッタ電圧を低減することも可能になると考えられる。
Furthermore, according to the configuration of the present embodiment, it is considered that the shutter voltage can be reduced because the
上述の各実施の形態では、それぞれの各DSR領域21,22,23間や、最上層のDSR領域23と電荷蓄積領域14との間を、共に上下に離間して形成しているが、本発明では、前記特許文献1の図1と同様に、これらの一部又は全部を上下に接続して形成しても構わない。
その場合でも、DSR領域の最深部を、少なくとも撮像領域全体にわたって形成すればよい。
In each of the above-described embodiments, the
Even in that case, the deepest part of the DSR region may be formed at least over the entire imaging region.
また、上述の各実施の形態では、CCD固体撮像素子に本発明を適用したが、その他の構成にも本発明を適用することができる。
例えば、CMOS型固体撮像素子にも本発明を適用することができる。
In each of the above-described embodiments, the present invention is applied to the CCD solid-state imaging device, but the present invention can also be applied to other configurations.
For example, the present invention can also be applied to a CMOS solid-state imaging device.
また、本発明を、受光センサ部の電荷蓄積領域をP型とした固体撮像素子に適用する場合には、少なくとも撮像領域全面に形成する不純物領域として、P型の不純物領域を形成する。
即ち、受光センサ部の電荷蓄積領域と同じ導電型の不純物領域を形成すればよい。
In addition, when the present invention is applied to a solid-state imaging device in which the charge accumulation region of the light receiving sensor unit is a P-type, a P-type impurity region is formed as an impurity region formed at least over the entire imaging region.
That is, an impurity region having the same conductivity type as that of the charge accumulation region of the light receiving sensor portion may be formed.
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。 The present invention is not limited to the above-described embodiment, and various other configurations can be taken without departing from the gist of the present invention.
1 受光センサ部(フォトセンサ)、2 垂直転送レジスタ(転送チャネル領域)、3 チャネルストップ領域、4 撮像領域、5 水平転送レジスタ、6 出力部、9 読み出しゲート部、11 半導体基体、12 P型の不純物領域(OFB)、14 電荷蓄積領域、15 正電荷蓄積領域、16 ゲート絶縁膜、17 転送電極(ゲート電極)、19 遮光膜、21,22,23 N型の不純物領域(DSR領域)、31 レジスト
DESCRIPTION OF
Claims (4)
前記受光センサ部の第1導電型の電荷蓄積領域の下に、第1導電型の不純物領域が形成され、
前記第1導電型の不純物領域は、その少なくとも最深部が、前記受光センサ部を含む撮像領域全体にわたって形成されている
ことを特徴とする固体撮像素子。 A light receiving sensor part is formed in the semiconductor substrate,
A first conductivity type impurity region is formed under the first conductivity type charge storage region of the light receiving sensor unit,
At least the deepest portion of the first conductivity type impurity region is formed over the entire imaging region including the light receiving sensor unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134037A JP4882207B2 (en) | 2004-04-28 | 2004-04-28 | Solid-state image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004134037A JP4882207B2 (en) | 2004-04-28 | 2004-04-28 | Solid-state image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005317768A true JP2005317768A (en) | 2005-11-10 |
JP4882207B2 JP4882207B2 (en) | 2012-02-22 |
Family
ID=35444867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004134037A Expired - Fee Related JP4882207B2 (en) | 2004-04-28 | 2004-04-28 | Solid-state image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4882207B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033167A (en) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | Image sensor and method of manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04245479A (en) * | 1991-01-30 | 1992-09-02 | Sony Corp | Solid image pick-up device |
JP2001185711A (en) * | 1999-12-27 | 2001-07-06 | Sony Corp | Solid-state image pickup element |
JP2001291858A (en) * | 2000-04-04 | 2001-10-19 | Sony Corp | Solid-state image pickup element and method for manufacturing the same |
JP2002050755A (en) * | 2000-08-03 | 2002-02-15 | Nec Corp | Solid-state image pickup element |
-
2004
- 2004-04-28 JP JP2004134037A patent/JP4882207B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04245479A (en) * | 1991-01-30 | 1992-09-02 | Sony Corp | Solid image pick-up device |
JP2001185711A (en) * | 1999-12-27 | 2001-07-06 | Sony Corp | Solid-state image pickup element |
JP2001291858A (en) * | 2000-04-04 | 2001-10-19 | Sony Corp | Solid-state image pickup element and method for manufacturing the same |
JP2002050755A (en) * | 2000-08-03 | 2002-02-15 | Nec Corp | Solid-state image pickup element |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009033167A (en) * | 2007-07-24 | 2009-02-12 | Magnachip Semiconductor Ltd | Image sensor and method of manufacturing the same |
JP2013042178A (en) * | 2007-07-24 | 2013-02-28 | Intellectual Venturesii Llc | Image sensor and method of manufacturing the same |
US8828775B2 (en) | 2007-07-24 | 2014-09-09 | Intellectual Ventures Ii Llc | Image sensor and method for fabricating same |
Also Published As
Publication number | Publication date |
---|---|
JP4882207B2 (en) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537523B2 (en) | Solid-state imaging device | |
JP5365144B2 (en) | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP6215246B2 (en) | Solid-state imaging device, manufacturing method of solid-state imaging device, and electronic apparatus | |
JP4788742B2 (en) | Solid-state imaging device and electronic apparatus | |
JP2015053411A (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and electronic equipment | |
JP2006261411A (en) | Image sensor having buried photodiode region, and manufacturing method thereof | |
JP5487798B2 (en) | Solid-state imaging device, electronic apparatus, and manufacturing method of solid-state imaging device | |
JP2013012551A (en) | Solid-state imaging apparatus, method of manufacturing solid-state imaging apparatus, and electronic apparatus | |
JP2017195215A (en) | Imaging device and method of manufacturing the same | |
JP4486043B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP5407282B2 (en) | SOLID-STATE IMAGING DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE | |
JP2004273640A (en) | Solid-state imaging device and its manufacturing method | |
JPWO2017056345A1 (en) | Solid-state imaging device and manufacturing method thereof | |
JP5083380B2 (en) | Solid-state imaging device and electronic apparatus | |
JP4882207B2 (en) | Solid-state image sensor | |
JP2005109021A (en) | Solid state imaging device | |
JP2008193050A (en) | Solid-state imaging apparatus and imaging apparatus | |
JP2008066742A (en) | Solid-state imaging device | |
JP4815769B2 (en) | Solid-state imaging device and manufacturing method thereof | |
WO2011101935A1 (en) | Solid-state image pickup element and method for manufacturing same | |
JP2003318383A (en) | Solid-state image sensor and method for manufacturing the same | |
JP4951898B2 (en) | Solid-state imaging device, method for manufacturing solid-state imaging device, and image capturing apparatus using solid-state imaging device | |
JP4797302B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4867309B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
JP2003347537A (en) | Solid-state image pickup element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |