JP2004272370A - 制御装置及びデータアクセス方法 - Google Patents
制御装置及びデータアクセス方法 Download PDFInfo
- Publication number
- JP2004272370A JP2004272370A JP2003058835A JP2003058835A JP2004272370A JP 2004272370 A JP2004272370 A JP 2004272370A JP 2003058835 A JP2003058835 A JP 2003058835A JP 2003058835 A JP2003058835 A JP 2003058835A JP 2004272370 A JP2004272370 A JP 2004272370A
- Authority
- JP
- Japan
- Prior art keywords
- input
- access
- control device
- output
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【課題】入出力モジュールに対するアクセス時間を短縮できる制御装置。
【解決手段】入出力モジュール１８にアクセスする際に当該制御装置１からのアクセス数をカウントする回路によって他の入出力モジュール１８に対するアクセスと区別し、自モジュールへのアクセス期間には連続した入出力レジスタ２０空間にアクセスさせることにより、入出力モジュールのレジスタアドレスを意識しなくし、入出力モジュールアクセス時間を短縮する。
【選択図】 図２
【解決手段】入出力モジュール１８にアクセスする際に当該制御装置１からのアクセス数をカウントする回路によって他の入出力モジュール１８に対するアクセスと区別し、自モジュールへのアクセス期間には連続した入出力レジスタ２０空間にアクセスさせることにより、入出力モジュールのレジスタアドレスを意識しなくし、入出力モジュールアクセス時間を短縮する。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、制御装置及びデータアクセス方法に関し、特に入出力装置との高速アクセスが可能な制御装置及びデータアクセス方法に関する。
【０００２】
【従来の技術】
図１は一般的な入出力モジュール１８を有する制御装置１の構成を示している。この制御装置１は、ＣＰＵ１１、当該制御装置が制御するプラント、システム等のための制御プログラムを保持している制御プログラムメモリ１２、入出力データを記憶する入出力データメモリ１３、入出力モジュール１８との入出力信号のインタフェース（Ｉ／Ｏインタフェース）１５、これらの各部間で制御信号とデータ信号を伝送する内部バス１６を備えている。そしてこの制御装置１と入出力モジュール１８との間はＩ／Ｏインタフェース１５に接続されたＩ／Ｏバス１７によって接続されている。
【０００３】
このような構成の制御装置１において、従来、入出力モジュール１８に対するデータアクセスは、図６及び図７で示す通りであり、制御装置１に設けた入出力データメモリ１３に格納された入出力データを不連続に割り付けられた入出力モジュールレジスタ２０に対して書き込み、またそこから読み出すようにしていた。
【０００４】
【特許文献１】
特開平７−１３４８２号公報
【０００５】
【特許文献２】
特開平１１−２８８４０１号公報
【０００６】
【発明が解決しようとする課題】
ところが、このような従来の制御装置では、入出力モジュール１８とのデータ授受の際に、入出力モジュールに設けたレジスタ２０に入出力データを書き込み、またそこから読み出すようにしていたので、制御装置１内のＣＰＵ１１は入出力を行う入出力モジュール１８に対して、個々のレジスタ固有アドレスと入出力するためのデータとを準備し、目的のレジスタに順次アクセスを行う必要があり、このため、入出力モジュール１８の数が増えればデータを準備するためのロス時間も増え、メモリアクセスに時間がかかる問題点があった。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、入出力モジュールに対するアクセス時間を短縮できる制御装置及びデータアクセス方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、複数の入出力モジュールを有する制御装置であって、各入出力モジュール毎に、制御装置からのアクセス数をカウントするカウント手段と、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録する登録手段と、出力データのレジスタ及び入力データのレジスタとを設け、当該制御装置から各入出力モジュールにアクセスする際に、アクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスするようにしたことを特徴とするものである。
【０００９】
また本発明は、複数の入出力モジュールを有する制御装置による各入出力モジュールに対するアクセス方法であって、各入出力モジュール毎に他の入出力モジュールとは異なり、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録するステップと、各入出力モジュールが、制御装置の入出力モジュールに対するアクセス数をカウントするステップと、各入出力モジュールが、前記制御装置のアクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、制御装置に対して自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスさせるステップとを有することを特徴とするものである。
【００１０】
本発明の制御装置、データアクセス方法では、入出力モジュールにアクセスする際に当該制御装置からのアクセス数をカウントする回路によって他の入出力モジュールに対するアクセスと区別し、自モジュールへのアクセス期間には連続した入出力レジスタ空間にアクセスさせることにより、入出力モジュールのレジスタアドレスを意識しなくし、入出力モジュールアクセス時間を短縮する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて詳説する。本発明の第１の実施の形態の制御装置１のハードウェア構成は従来例と同様、図１に示した一般的なものであるが、入出力データアクセス機能に特徴を有している。本実施の形態の制御装置１の入出力データアクセス機能について、図２〜図４を用いて説明する。
【００１２】
図２は、制御装置１に設けた入出力データメモリ１３と、入出力モジュール１８の入出力モジュールレジスタ２１との入出力データの流れを示している。図３はデータの流れを時系列的に示し、図４は入出力モジュール１８の構成を示している。
【００１３】
図４に示すように、入出力モジュール１８は機能構成として、アクセス信号２２によりアクセス回数をカウントするアクセスカウント回路２３、アクセスカウントのスタート値を設定するアクセスカウントスタート設定回路２４、アクセスカウント回路２３のカウント値とアクセスカウントスタート設定回路２４の設定値とを比較し、アクセススタートを判定するアクセスカウント比較回路２５、レジスタアドレスを生成するＩ／Ｏレジスタアドレス生成回路２６、アクセスカウントのエンド値を設定するアクセスカウントエンド設定回路２７、そしてＩ／Ｏバス２１のデータをＩ／Ｏレジスタアドレス生成回路２６の生成したアドレスに登録し、また該当するレジスタアドレスから読み出してＩ／Ｏバス２１に出力するＩ／Ｏ入出力レジスタ２８を備えている。
【００１４】
図２及び図３に示すよう、入出力モジュール１８では、各入出力モジュール毎に設けたアクセスカウントオフセットレジスタの値と制御装置１からのアクセスをカウントするレジスタの値とが等しくなった時点から、出力モジュールは制御装置１からＩ／Ｏバス１７上に送り出されるデータＷＤ１，ＷＤ２，ＷＤ３，…をアクセス信号毎に順次自モジュール設定数分（例えばＸ個）だけ出力モジュールレジスタに取り込む。また入出力モジュール１８の入力モジュールは、アクセスカウントオフセットレジスタの値とアクセスをカウントするレジスタの値とが等しくなった時点からアクセス信号毎に順次入力モジュールレジスタのデータをＩ／Ｏバス１７上に自モジュール設定数分だけ順次出力させる。制御装置１はこのＩ／Ｏバス１７上のデータを入出力データメモリ１３に取り込む。
【００１５】
これにより制御装置１内の入出力データメモリ１３の配置と各入出力モジュール１８の入出力モジュールレジスタ２０の配置とが共に連続した配置となり、無駄なアクセス時間がなくなり、制御装置１の入出力モジュール１８に対するアクセス時間を短くすることができる。
【００１６】
次に、本発明の第２の実施の形態の制御装置について、図５を用いて説明する。第２の実施の形態の制御装置では、制御装置１から入出力モジュールレジスタアクセスにおいて連続した同期信号を設け、同期信号に同期させ入出力モジュール１８のデータをアクセスするようにしたものである。
【００１７】
この第２の実施の形態の構成によっても、制御装置１の入出力モジュール１８に対するアクセス時間を短くすることができる。
【００１８】
【発明の効果】
以上のように本発明によれば、制御装置がいずれかの入出力モジュールにアクセスする際にアクセス数をカウントするカウント手段のカウント値により、他の入出力モジュールに対するアクセスと自モジュールへのアクセスとを区別し、自モジュールへのアクセス期間には連続した入出力レジスタ空間にアクセスするようにしたことにより、各入出力モジュールの入出力レジスタアドレスを意識しなくし、入出力モジュールに対するアクセス時間を短縮することができる。
【図面の簡単な説明】
【図１】一般的な入出力モジュールを有する制御装置のブロック図。
【図２】本発明の第１の実施の形態の制御装置による入出力モジュールに対するアクセス動作を説明するレジスタ配置図。
【図３】上記第１の実施の形態の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【図４】上記第１の実施の形態の制御装置における入出力モジュールの機能構成を示すブロック図。
【図５】本発明の第２の実施の形態の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【図６】従来の制御装置による入出力モジュールに対するアクセス動作を説明するレジスタ配置図。
【図７】従来の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【符号の説明】
１ 制御装置
１７ Ｉ／Ｏバス
１８ 入出力モジュール
２０ 入出力モジュールレジスタ
２３ アクセスカウント回路
２４ アクセスカウントスタート設定回路
２５ アクセスカウント比較回路
２６ Ｉ／Ｏレジスタアドレス生成回路
２７ アクセスカウントエンド設定回路
２８ 入出力モジュールレジスタ
【発明の属する技術分野】
本発明は、制御装置及びデータアクセス方法に関し、特に入出力装置との高速アクセスが可能な制御装置及びデータアクセス方法に関する。
【０００２】
【従来の技術】
図１は一般的な入出力モジュール１８を有する制御装置１の構成を示している。この制御装置１は、ＣＰＵ１１、当該制御装置が制御するプラント、システム等のための制御プログラムを保持している制御プログラムメモリ１２、入出力データを記憶する入出力データメモリ１３、入出力モジュール１８との入出力信号のインタフェース（Ｉ／Ｏインタフェース）１５、これらの各部間で制御信号とデータ信号を伝送する内部バス１６を備えている。そしてこの制御装置１と入出力モジュール１８との間はＩ／Ｏインタフェース１５に接続されたＩ／Ｏバス１７によって接続されている。
【０００３】
このような構成の制御装置１において、従来、入出力モジュール１８に対するデータアクセスは、図６及び図７で示す通りであり、制御装置１に設けた入出力データメモリ１３に格納された入出力データを不連続に割り付けられた入出力モジュールレジスタ２０に対して書き込み、またそこから読み出すようにしていた。
【０００４】
【特許文献１】
特開平７−１３４８２号公報
【０００５】
【特許文献２】
特開平１１−２８８４０１号公報
【０００６】
【発明が解決しようとする課題】
ところが、このような従来の制御装置では、入出力モジュール１８とのデータ授受の際に、入出力モジュールに設けたレジスタ２０に入出力データを書き込み、またそこから読み出すようにしていたので、制御装置１内のＣＰＵ１１は入出力を行う入出力モジュール１８に対して、個々のレジスタ固有アドレスと入出力するためのデータとを準備し、目的のレジスタに順次アクセスを行う必要があり、このため、入出力モジュール１８の数が増えればデータを準備するためのロス時間も増え、メモリアクセスに時間がかかる問題点があった。
【０００７】
本発明は、このような従来の問題点に鑑みてなされたもので、入出力モジュールに対するアクセス時間を短縮できる制御装置及びデータアクセス方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は、複数の入出力モジュールを有する制御装置であって、各入出力モジュール毎に、制御装置からのアクセス数をカウントするカウント手段と、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録する登録手段と、出力データのレジスタ及び入力データのレジスタとを設け、当該制御装置から各入出力モジュールにアクセスする際に、アクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスするようにしたことを特徴とするものである。
【０００９】
また本発明は、複数の入出力モジュールを有する制御装置による各入出力モジュールに対するアクセス方法であって、各入出力モジュール毎に他の入出力モジュールとは異なり、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録するステップと、各入出力モジュールが、制御装置の入出力モジュールに対するアクセス数をカウントするステップと、各入出力モジュールが、前記制御装置のアクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、制御装置に対して自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスさせるステップとを有することを特徴とするものである。
【００１０】
本発明の制御装置、データアクセス方法では、入出力モジュールにアクセスする際に当該制御装置からのアクセス数をカウントする回路によって他の入出力モジュールに対するアクセスと区別し、自モジュールへのアクセス期間には連続した入出力レジスタ空間にアクセスさせることにより、入出力モジュールのレジスタアドレスを意識しなくし、入出力モジュールアクセス時間を短縮する。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて詳説する。本発明の第１の実施の形態の制御装置１のハードウェア構成は従来例と同様、図１に示した一般的なものであるが、入出力データアクセス機能に特徴を有している。本実施の形態の制御装置１の入出力データアクセス機能について、図２〜図４を用いて説明する。
【００１２】
図２は、制御装置１に設けた入出力データメモリ１３と、入出力モジュール１８の入出力モジュールレジスタ２１との入出力データの流れを示している。図３はデータの流れを時系列的に示し、図４は入出力モジュール１８の構成を示している。
【００１３】
図４に示すように、入出力モジュール１８は機能構成として、アクセス信号２２によりアクセス回数をカウントするアクセスカウント回路２３、アクセスカウントのスタート値を設定するアクセスカウントスタート設定回路２４、アクセスカウント回路２３のカウント値とアクセスカウントスタート設定回路２４の設定値とを比較し、アクセススタートを判定するアクセスカウント比較回路２５、レジスタアドレスを生成するＩ／Ｏレジスタアドレス生成回路２６、アクセスカウントのエンド値を設定するアクセスカウントエンド設定回路２７、そしてＩ／Ｏバス２１のデータをＩ／Ｏレジスタアドレス生成回路２６の生成したアドレスに登録し、また該当するレジスタアドレスから読み出してＩ／Ｏバス２１に出力するＩ／Ｏ入出力レジスタ２８を備えている。
【００１４】
図２及び図３に示すよう、入出力モジュール１８では、各入出力モジュール毎に設けたアクセスカウントオフセットレジスタの値と制御装置１からのアクセスをカウントするレジスタの値とが等しくなった時点から、出力モジュールは制御装置１からＩ／Ｏバス１７上に送り出されるデータＷＤ１，ＷＤ２，ＷＤ３，…をアクセス信号毎に順次自モジュール設定数分（例えばＸ個）だけ出力モジュールレジスタに取り込む。また入出力モジュール１８の入力モジュールは、アクセスカウントオフセットレジスタの値とアクセスをカウントするレジスタの値とが等しくなった時点からアクセス信号毎に順次入力モジュールレジスタのデータをＩ／Ｏバス１７上に自モジュール設定数分だけ順次出力させる。制御装置１はこのＩ／Ｏバス１７上のデータを入出力データメモリ１３に取り込む。
【００１５】
これにより制御装置１内の入出力データメモリ１３の配置と各入出力モジュール１８の入出力モジュールレジスタ２０の配置とが共に連続した配置となり、無駄なアクセス時間がなくなり、制御装置１の入出力モジュール１８に対するアクセス時間を短くすることができる。
【００１６】
次に、本発明の第２の実施の形態の制御装置について、図５を用いて説明する。第２の実施の形態の制御装置では、制御装置１から入出力モジュールレジスタアクセスにおいて連続した同期信号を設け、同期信号に同期させ入出力モジュール１８のデータをアクセスするようにしたものである。
【００１７】
この第２の実施の形態の構成によっても、制御装置１の入出力モジュール１８に対するアクセス時間を短くすることができる。
【００１８】
【発明の効果】
以上のように本発明によれば、制御装置がいずれかの入出力モジュールにアクセスする際にアクセス数をカウントするカウント手段のカウント値により、他の入出力モジュールに対するアクセスと自モジュールへのアクセスとを区別し、自モジュールへのアクセス期間には連続した入出力レジスタ空間にアクセスするようにしたことにより、各入出力モジュールの入出力レジスタアドレスを意識しなくし、入出力モジュールに対するアクセス時間を短縮することができる。
【図面の簡単な説明】
【図１】一般的な入出力モジュールを有する制御装置のブロック図。
【図２】本発明の第１の実施の形態の制御装置による入出力モジュールに対するアクセス動作を説明するレジスタ配置図。
【図３】上記第１の実施の形態の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【図４】上記第１の実施の形態の制御装置における入出力モジュールの機能構成を示すブロック図。
【図５】本発明の第２の実施の形態の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【図６】従来の制御装置による入出力モジュールに対するアクセス動作を説明するレジスタ配置図。
【図７】従来の制御装置による入出力モジュールに対するアクセス動作のタイミングチャート。
【符号の説明】
１ 制御装置
１７ Ｉ／Ｏバス
１８ 入出力モジュール
２０ 入出力モジュールレジスタ
２３ アクセスカウント回路
２４ アクセスカウントスタート設定回路
２５ アクセスカウント比較回路
２６ Ｉ／Ｏレジスタアドレス生成回路
２７ アクセスカウントエンド設定回路
２８ 入出力モジュールレジスタ
Claims (4)
- 複数の入出力モジュールを有する制御装置であって、
各入出力モジュール毎に、制御装置からのアクセス数をカウントするカウント手段と、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録する登録手段と、出力データのレジスタ及び入力データのレジスタとを設け、
当該制御装置から各入出力モジュールにアクセスする際に、アクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスするようにしたことを特徴とする制御装置。 - 請求項１記載の制御装置において、各入出力モジュールに対するデータアクセスをアクセス信号に基づいて行うことを特徴とする制御装置。
- 請求項１記載の制御装置において、各入出力モジュールに対するデータアクセスを所定周期の同期信号に基づいて行うことを特徴とする制御装置。
- 複数の入出力モジュールを有する制御装置による各入出力モジュールに対するデータアクセス方法であって、
各入出力モジュール毎に他の入出力モジュールとは異なり、自モジュールに対する書き込みアクセス、読出しアクセスそれぞれに対するアクセススタートカウント値とアクセスエンドカウント値とを登録するステップと、
各入出力モジュールが、制御装置の入出力モジュールに対するアクセス数をカウントするステップと、
各入出力モジュールが、前記制御装置のアクセス数のカウント値が自モジュールに対するアクセススタートカウント値からアクセスエンドカウント値になるまでの期間、制御装置に対して自モジュールの入力レジスタ又は出力レジスタに連続的にアクセスさせるステップとを有することを特徴とするデータアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058835A JP2004272370A (ja) | 2003-03-05 | 2003-03-05 | 制御装置及びデータアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003058835A JP2004272370A (ja) | 2003-03-05 | 2003-03-05 | 制御装置及びデータアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004272370A true JP2004272370A (ja) | 2004-09-30 |
Family
ID=33121853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003058835A Pending JP2004272370A (ja) | 2003-03-05 | 2003-03-05 | 制御装置及びデータアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004272370A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009069031A (ja) * | 2007-09-14 | 2009-04-02 | Canon Inc | 変位検出方法及びモータ制御装置 |
-
2003
- 2003-03-05 JP JP2003058835A patent/JP2004272370A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009069031A (ja) * | 2007-09-14 | 2009-04-02 | Canon Inc | 変位検出方法及びモータ制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101380364B1 (ko) | 적어도 하나의 ｄｍａ 주변장치 및 직각위상 클록으로 동작하는 ｃｐｕ 사이의 싱글 포트 ｓｒａｍ의 대역폭 공유 | |
| JP4233373B2 (ja) | データ転送制御装置 | |
| JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
| JP3803196B2 (ja) | 情報処理装置、情報処理方法および記録媒体 | |
| US7315928B2 (en) | Apparatus and related method for accessing page mode flash memory | |
| JP2001282704A (ja) | データ処理装置及びデータ処理方法とデータ処理システム | |
| JP3824122B2 (ja) | Ｄｍａ装置 | |
| JP2004013618A (ja) | 同期型半導体記憶装置のアクセス制御装置 | |
| JP2004272370A (ja) | 制御装置及びデータアクセス方法 | |
| JP3817327B2 (ja) | データ処理システムにおいてチップ選択可能な装置をアクセスする方法および装置 | |
| US20100138578A1 (en) | Memory access controller, system, and method | |
| US8095707B2 (en) | Method for synchronization of peripherals with a central processing unit in an embedded system | |
| US20080098153A1 (en) | Memory access controller | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| US20200331485A1 (en) | Command control system, vehicle, command control method and non-transitory computer-readable medium | |
| JPH05250250A (ja) | デュアルポートｒａｍのアクセス制御方法 | |
| JP2006309561A (ja) | ダイレクトメモリアクセスコントローラ及びそのデータ転送方法 | |
| JPH047761A (ja) | メモリアクセス方法 | |
| JP3703958B2 (ja) | 情報処理装置 | |
| JPH07146814A (ja) | メモリ装置 | |
| JP2617132B2 (ja) | ダイレクトメモリアクセス方式 | |
| JPH08328898A (ja) | ユーザ空間アクセス方法およびエミュレータ | |
| JPH1153252A (ja) | メモリ制御回路 | |
| JP2006164119A (ja) | データ処理装置 | |
| JPH0561762A (ja) | メモリ制御装置 |