JP2004266230A - Circuit board and method for manufacturing the same - Google Patents
Circuit board and method for manufacturing the same Download PDFInfo
- Publication number
- JP2004266230A JP2004266230A JP2003057646A JP2003057646A JP2004266230A JP 2004266230 A JP2004266230 A JP 2004266230A JP 2003057646 A JP2003057646 A JP 2003057646A JP 2003057646 A JP2003057646 A JP 2003057646A JP 2004266230 A JP2004266230 A JP 2004266230A
- Authority
- JP
- Japan
- Prior art keywords
- masking
- resist
- mask
- circuit board
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は回路基板及びその製造方法に関し、更に詳しくは、サブトラクティブ法によって絶縁基材上に導体パターンを形成する回路基板の製造方法及びその方法によって製造された回路基板に関する。
【0002】
【従来の技術】
回路基板を製造する場合において、サブトラクティブ法は安価で簡便な方法であり、従来から最も広く使用されている。その半面、近年における半導体装置や各種の電子機器の高密度化、微細化に伴って、回路基板におけるより微細な導体パターンを得るという点では、不利な面もある。
【0003】
図1(a)〜(d)は従来のサブトラクティブ法により回路基板を製造する工程を示す断面図で、エッチングにより樹脂基材の上に導体パターンを形成する工程を示す。まず、図1(a)に示すように、樹脂基材1に銅箔2を貼り付けた基板素材3を準備し、次に図1(b)に示すように、基板素材3の銅箔2の表面にマスキング用として、ドライ・フィルム・レジスト(DFR)を形成し又は液状レジストを塗布することにより、レジスト4を形成し、周知の方法でこのレジスト4の露光、現像を行って、レジストパターン4bを形成する。次に、図1(c)に示すように、エッチング液を吹き付けて銅箔2のレジストパターン形成部分以外の部分を溶解させて銅パターン部分を残す。そして、図1(d)に示すように、レジストパターン4bを除去することにより、残された銅箔の部分が導体パターン5となる。
【0004】
しかしながら、上述した従来の回路基板の製造方法によると、図1(c)に示すように、導体パターン5の断面形状が、下部側、即ち樹脂基材1と銅箔2との界面6の側のパターン幅(b)に対して、レジストを形成した上部側の幅(a)が小さい略台形の形状となる傾向にある。これは、エッチングの進行過程において、エッチング液がマスキング4の直下の部分にまで適用されるからである。特に、樹脂基材1と銅箔2との間の界面6は、一般には図示のように微小な凹凸があり、この凹凸の界面6にまで十分にエッチング液を適用するのに時間を要することもあり、その間に上述のようにエッチング液がマスキング4の直下の部分にまで適用されてしまうからである。
【0005】
このため、パターン5の幅そのもの、或いは隣接するパターン間のピッチ(c)を縮小しようとすると、パターン5の特に樹脂基材1から離れた上部の側において十分な幅を確保することが困難となり、結局、微細化を達成することが困難となっていた。
【0006】
このような問題を解消するために、先行技術として示した特許文献1〜4においては、プリント基板等の回路基板を製造するにあたり、最初、被エッチング層をハーフエッチングした後に、レジスト層の加熱・軟化等の処理を行い、軟化したレジスト層で被エッチング層のサイドエッチングされた部分を覆い、その後被エッチング層を再びエッチングすることにより、サイドエッチングされた部分の更なるエッチングを防止して、回路パターンの断面形状が上部と底部とでパターン幅の差の少ない安定したパターンを形成する方法が提案されている。
【0007】
【特許文献1】
特開昭63−153889号公報
【特許文献2】
特開平5−327179号公報
【特許文献3】
特開2001−94234号公報
【特許文献4】
特開2002−246726号公報
【0008】
【発明が解決しようとする課題】
上記の特許文献1〜4において開示されている回路基板の製造方法によると、導体パターンの上部と底部とでパターン幅の差の少ない安定したパターンを形成することができるものの、樹脂板の両面に形成された金属層について同時に且つ簡単に導体パターンを形成すること、或いは、回路基板の製造の各工程を簡単なプロセスで連続的に行うことははなはだ困難であった。
【0009】
そこで、本発明では、回路基板を製造する場合において、安価で簡便なサブトラクティブ法を用い、その場合であっても、導体パターンの微細化を達成することのできる回路基板の製造方法、及びこのような方法によって製造された回路基板を得ることを課題とする。
【0010】
【課題を解決するための手段】
上記の課題を達成するために、本発明によれば、絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能な第2マスキングとしてのレジストを塗布する工程と、前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残す工程と、前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成する工程と、前記第1マスキング及び保護層のレジストを剥離する工程と、からなることを特徴とする回路基板の製造方法が提供される。
【0011】
レーザ光の照射により昇華されない又は昇華速度が第2マスキングより遅い第1マスキングとしてのレジストはドライフィルムレジストであることを特徴とする。また、レーザ光の照射により昇華可能な第2マスキングとしてのレジストは、液状レジスト又は電着レジストであることを特徴とする。
【0012】
絶縁基材の両面に金属層が形成されている場合は、前記各工程のうちの少なくとも1つの工程は、両面の金属層のそれぞれについて同時に進行させることもできる。ただし、レーザ光の照射は両面同時に行うことはできない。
【0013】
また、本発明によると、絶縁基材の表面に形成した金属層に、レーザ光の照射により昇華しない又は昇華速度が第2マスキングより遅いレジストから成る第1マスキングを介してハーフエッチングを施し、前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能な第2マスキングとしてのレジストを塗布し、前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残し、前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成し、前記第1マスキング及び保護層のレジストを剥離して成る回路基板が提供される。
【0014】
更にまた、本発明によると、絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施す工程と、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、
前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする回路基板の製造方法が提供される。
【0015】
前記第1マスキングの上部からのポジ型液状レジストへの露光は、該回路基板の第1マスキング面に対して直角な方向の平行光にて行うことを特徴とする。また、前記各工程は、絶縁基材の両面に形成した金属層にそれぞれについて同時に進行されることを特徴とする。
【0016】
更にまた、本発明によると、絶縁基材の両面に形成した金属層のそれぞれに第1マスキングを介してハーフエッチングを施し、前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護し、前記第1マスキング及び保護したポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施し、更に、前記第1マスキング及び第2マスキングを除去してなる、前記絶縁基材の表面に金属パターンを有する回路基板が提供される。この場合において、前記絶縁基材は可撓性のもので、TABテープとして構成されることを特徴とする。
【0017】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について詳細に説明する。
【0018】
図2(a)〜(f)はサブトラクティブ法を用いた本発明の第1実施形態による回路基板の製造工程を断面図で示したものである。
【0019】
図2(a)において、樹脂基材1に周知の方法にて銅箔2を形成して基板素材3とした状態を示す。樹脂基材1としては、一般的にエポキシ系樹脂或いはガラス・エポキシ系樹脂が使用される。
【0020】
次に、図2(b)において、銅箔の上面に、第1マスキング4として、ドライフィルムレジスト(DFR)を形成し、周知の方法で露光、現像を行って、レジストパターン4bを形成する。
【0021】
次に、図2(c)において、レジストパターンの第1マスキング4に向けてエッチング液を吹き付けてハーフエッチングを施す。このハーフエッチングにより、銅箔2の第1マスキング4のエッチング液通過部分4aの下側の銅箔2の周辺領域を溶解させる。そして、銅箔2の溶解する部分11がパターン17の上部の所望の幅を残すことになるように、ハーフエッチングの条件(エッチング時間、噴射圧力、噴射量等)を調整する。
【0022】
これにより、図示のように、銅箔2の第1レジストパターン4bに近接する上部においては、銅箔2の溶解した部分11がレジストパターンのエッチング液通過部分4aの幅(d)より銅箔2の内側へ若干食い込んでいて、溶解された部分11の幅(e)がレジストパターン間隔(d)より大きく、半面、銅箔2の上部と樹脂基材1に接触する界面6との間の中間領域では、丸みを帯びていて、断面形状が全体として略U字形状の溝11が形成される。
【0023】
次に、図2(d)において、前工程でハーフエッチングを施した部分の全面にポジ型液状レジスト12を塗布する。この状態で、ポジ型液状レジスト12を塗布した部分の全面に平行光13で露光する。このように露光に使用する光13は、この回路基板の第1マスキング4の面に対して直交する方向に第1レジストパターン4bに向けて照射する平行光であることが望ましいが、ポジ型液状レジスト12内への光線の届く範囲が深い場合は、必ずしも平行光である必要はない。
【0024】
この露光工程により、ポジ型液状レジスト12の光に露光された部分、即ち、ポジ型液状レジスト12の第1レジストパターン4bの上部にある領域部分12a及びこの第1マスキング4bのエッチング液通過部分4aの直下にある領域部分12bが露光される。換言すると、第1レジストパターン4bの下側の領域であって、前工程であるハーフエッチングの際に、レジストパターンの間隔(d)より銅箔2の内側へ若干食い込んで溶解された領域12cは、露光されないまま残ることとなる。なお、第2マスキング12のレジスト形成方法としては、金属の存在している部分のみにレジストを付着させるポジ型電着(Electro−Deposition)によってもよい。
【0025】
なお、この実施形態において、第1マスキング及び第2マスキングを構成する2つの感光レジスト、即ちドライ・フィルム・レジスト4とポジ型液状レジスト又はポジ型電着レジスト12を使用しているが、これらの感光レジストの感光波長と使用する露光波長との間を適宜組み合わせることが必要である。このため、例えば、ポジ型液状レジスト又はポジ型電着レジスト12を露光する平行光13の波長は、ポジ型液状レジスト又はポジ型電着レジスト12に対しては吸収されるが、ドライ・フィルム・レジスト4に対しては透過しないあるいは透過しにくいような波長のものを選定する。
【0026】
次に、図2(e)において、ポジ型液状レジスト12の露光された部分12a、12bを現像することにより、感光したポジ型液状レジストの部分12a、12bのみ溶解する。したがって、ポジ型液状レジスト12の溶解した部分12a、12bを除去することが可能となる。ポジ型液状レジスト12の溶解していない部分12cは、そのまま残り、前述の略U字形状の溝11は両側の内壁が平行な溝14となり、このポジ型液状レジスト12の溶解されていない部分12cがマスクパターン(第2マスキング)として次の工程で使用できるようになる。
【0027】
次に、そのまま残してある銅箔2の表面のドライフィルムレジスト(第1マスキング)4及びポジ型液状レジストの残存した部分12c(第2マスキング)をマスクパターンとして、第二次エッチングを施す。これにより、平行溝14の下側の銅箔の部分15が溶解され、溶解部分は、銅箔2と樹脂基材1とが接触する界面6にまで達する。
【0028】
次に、ドライフィルムレジスト4及び残存しているポジ型液状レジスト12cを剥離する。
【0029】
これにより、図2(f)に示すように、深さ方向に中央部で幅が狭く上部及び下部で断面が円形に膨らんだダルマ形状の溝16が形成される。即ち、導体パターン17としては、その断面形状において幅の最も小さい部分の幅(g)と最も大きい部分の幅(h)との差が、図1に示す従来例のように導体パターンの断面形状が台形である場合の幅の差(b−a)に比べてはるかに小さくなり、したがって、隣接するパターン間のピッチ(c)をより狭くすることができ、回路基板の微細化を達成することができる。また、パターンの幅(g)を、従来の方法で形成した際の幅(a)よりも、はるかに広くすることができる。
【0030】
上記の図2(a)〜図2(f)において説明及び図示した回路基板は樹脂基板1の片面に銅箔2が形成されたものであったが、樹脂基板1の両面に銅箔2が形成された基板についても同様に適用し得るものである。また、この場合において、両面に形成された銅箔について同時に上記の処理工程を実施し、同時に回路パターンを形成することができ、両面形成された回路パターンのいずれもが断面形状において上部と下部の幅の差を小さくすることができる。
【0031】
図3(a)〜(g)はサブトラクティブ法を用いた本発明の第2実施形態による回路基板の製造工程を断面図で示したものである。
【0032】
図3(a)〜図3(c)の工程は、図2(a)〜図2(c)に示す第1実施形態の各工程と同じであり、同様にして、ハーフエッチングが行われる。なお、第1マスキング4としてのドライフィルムレジスト(DFR)は、第1及び第2実施形態のいずれにおいても、レーザ光の照射により昇華しないレジストである必要がある。
【0033】
図3(d)において、前工程でハーフエッチングを施した部分の全面、即ち、第1マスキング4のレジストパターン部4bの上面及びハーフエッチングにより形成された溝11の表面を含む全面に、カバーリング特性のある、即ちレーザ光を照射することにより昇華可能な第2のレジスト20を塗布する。したがって、ハーフエッチングにより形成された溝の側部、即ち第1マスキング4の下部の投影領域内のサイドエッチング部についても、第2のレジスト20が塗布される。この第2のレジスト20は、液状レジスト又は電着レジスト等であるが、感光性のあるレジストである必要はない。このように、第2のレジスト20は感光性のものである必要がないので、レジストとしての材料の選択が広範で容易となる。もっとも、レジストの密着性及び剥離性は必要があることはいうまでもない。
次にこの状態で、図3(e)に示すように、第2のレジスト20を塗布した領域の全面に対して、レーザ光21を照射する。レーザ光21の照射により第1レジストパターン4bの下側の領域を除く第2のレジスト20がアブレーション(昇華)される。このため、第1レジストパターン4bの下側の領域内における第2のレジスト20がハーフエッチングの際のサイドエッチング領域としての窪んだ部分において保護層22として残されることとなる。
【0034】
次に、図3(f)において、銅箔2の表面のドライフィルムレジスト(第1マスキングパターン)4b及び第2のレジストの昇華されなかった保護層22(第2マスキング)をマスクパターンとして、第二次のエッチングを施す。これにより、溝14の下側の銅箔の部分15が溶解され、溶解部分は、銅箔2と樹脂基材1とが接触する界面6にまで達する。
【0035】
次に、ドライフィルムレジスト(第1マスキング)4b及び第2のレジストの昇華されなかった保護層22を剥離する。
【0036】
これにより、図3(g)に示すように、深さ方向に中央部で幅が狭く上部及び下部で断面が円形に膨らんだダルマ形状の溝16が形成される。即ち、導体パターン17としては、その断面形状において幅の最も小さい部分の幅(g)と最も大きい部分の幅(h)との差が、図1に示す従来例のように導体パターンの断面形状が台形である場合の幅の差(b−a)に比べてはるかに小さくなり、したがって、隣接するパターン間のピッチ(c)をより狭くすることができ、回路基板の微細化を達成することができる。
【0037】
なお、図3(a)〜図3(g)に示した第2実施形態においても、絶縁基材1の上下両面に銅箔を形成したものにおいて、両面に同時に各工程を実施し、同時に回路パターンを形成することもできる。
【0038】
以上添付図面を参照して本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。
【0039】
例えば、上述の実施形態においては、樹脂基材1の表面に導体パターンを形成する場合について説明したが、本発明は、例えば、図4において第3実施形態として示すように、樹脂基材を使用せずに金属板2からリードフレームを製造したり、あるいは樹脂基材として可撓性のあるものを使用することによりタブテープ(TAB−TAPE)を製造することができる。このように、本発明はサブトラクティブ法により製造するあらゆる回路基板の製品について適用可能である。
【0040】
【発明の効果】
以上説明したように、本発明によれば、回路基板において導体パターンのピッチを狭くすることができる。また、導体パターンの上部の幅を確保することができ、上部付近のパターン幅と下部付近のパターン幅との差を小さくすることができる。更にまた、厚い導体パターンの回路基板に対してサブトラクティブ法を適用することが可能となる。また、本発明では第2レジストとして感光性を要しないものを使用し得るのでレジストの材料の選択を容易に行うことができる。
【図面の簡単な説明】
【図1】従来のサブトラクティブ法により製造された回路基板の断面図である。
【図2】サブトラクティブ法による本発明の第1実施形態に係る回路基板の製造工程を示す断面図である。
【図3】サブトラクティブ法による本発明の第2実施形態に係る回路基板の製造工程を示す断面図である。
【図4】サブトラクティブ法による本発明の第3実施形態に係る回路基板の製造工程を示す断面図である。
【符号の説明】
1…樹脂基材
2…銅箔
3…基板素材
4…レジストパターン
4b…第1マスキングパターン
11…U字形溝
12…第2マスキング(ポジ型液状レジスト)
12c…第2マスキング
13…平行光
14…平行溝
15…第二次エッチング
16…銅パターン
20…第2マスキングとなるレジスト
21…レーザ光
22…保護層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a circuit board and a method for manufacturing the same, and more particularly, to a method for manufacturing a circuit board for forming a conductive pattern on an insulating base material by a subtractive method and a circuit board manufactured by the method.
[0002]
[Prior art]
When manufacturing a circuit board, the subtractive method is an inexpensive and simple method and has been most widely used conventionally. On the other hand, there is a disadvantage in that a finer conductor pattern on a circuit board is obtained with the recent increase in density and miniaturization of semiconductor devices and various electronic devices.
[0003]
FIGS. 1A to 1D are cross-sectional views showing steps of manufacturing a circuit board by a conventional subtractive method, and show steps of forming a conductive pattern on a resin base material by etching. First, as shown in FIG. 1A, a
[0004]
However, according to the above-described conventional method for manufacturing a circuit board, as shown in FIG. 1C, the cross-sectional shape of the
[0005]
For this reason, if it is attempted to reduce the width of the
[0006]
In order to solve such a problem, in
[0007]
[Patent Document 1]
JP-A-63-153889 [Patent Document 2]
JP-A-5-327179 [Patent Document 3]
JP 2001-94234 A [Patent Document 4]
JP-A-2002-246726
[Problems to be solved by the invention]
According to the method for manufacturing a circuit board disclosed in
[0009]
Therefore, in the present invention, in the case of manufacturing a circuit board, an inexpensive and simple subtractive method is used, and even in that case, a circuit board manufacturing method capable of achieving finer conductive patterns, It is an object to obtain a circuit board manufactured by such a method.
[0010]
[Means for Solving the Problems]
In order to achieve the above object, according to the present invention, a first masking made of a resist that does not sublimate by laser light irradiation or has a sublimation rate lower than the second masking is applied to a metal layer formed on the surface of an insulating base material. A step of applying a half-etching through a first masking step, and a step of applying a resist as a second masking that can be sublimated by laser light irradiation on the entire surface including the upper surface of the first masking and the surface of the half-etched portion; The surface coated with the resist as the second mask is irradiated with a laser beam to sublimate the second masking in the laser beam irradiation area, while the unmasked second masking portion in the projection area of the first masking is removed. Leaving a protective film and etching the first masking and the resist of the protective layer through the resist to form a conductive pattern on the metal layer. Forming, said a step of removing the resist of the first masking and protective layer, the manufacturing method of the circuit board, characterized in that it consists of is provided.
[0011]
The resist which is not sublimated by laser beam irradiation or has a sublimation speed lower than the second masking as the first masking is a dry film resist. Further, the resist as the second mask that can be sublimated by irradiation with laser light is a liquid resist or an electrodeposition resist.
[0012]
When a metal layer is formed on both surfaces of the insulating base material, at least one of the above-described steps may be simultaneously performed for each of the metal layers on both surfaces. However, laser light irradiation cannot be performed on both surfaces simultaneously.
[0013]
Further, according to the present invention, the metal layer formed on the surface of the insulating base material is subjected to half etching through a first masking made of a resist that does not sublimate by laser beam irradiation or has a sublimation speed lower than the second masking, A resist as a second maskable sublimable by laser light irradiation is applied to the entire surface including the upper surface of the first mask and the surface of the half-etched portion, and a laser is applied to the surface coated with the resist as the second mask. Irradiating light to sublimate the second masking in the laser light irradiation area, while leaving the unmasked portion of the second masking in the projection area of the first masking as a protective film, and performing the first masking and the protection. Etching is performed through the layer resist to form a conductor pattern on the metal layer, and the first masking and protection layer are patterned. Circuit board formed by peeling off the strike is provided.
[0014]
Still further, according to the present invention, a step of performing half-etching via the first masking on each of the metal layers formed on both surfaces of the insulating base material, and a step of applying a positive-type liquid to the half-etched surface from above the first masking Applying a resist, exposing and developing from the upper part of the first masking to protect the positive liquid resist under the first masking; and forming a resist comprising the first masking and the protected positive liquid resist. 2 etching the metal layer again through masking;
Removing the first masking and the second masking.
[0015]
The exposure of the positive type liquid resist from above the first masking is performed with parallel light in a direction perpendicular to the first masking surface of the circuit board. Further, each of the steps is simultaneously performed on each of the metal layers formed on both surfaces of the insulating base material.
[0016]
Furthermore, according to the present invention, each of the metal layers formed on both surfaces of the insulating base material is subjected to half-etching via the first masking, and a positive liquid resist is applied to the half-etched surface from above the first masking. Coating, exposing from above the first masking and developing to protect the positive liquid resist under the first mask, and through the first mask and the second mask made of the protected positive liquid resist There is provided a circuit board having a metal pattern on a surface of the insulating base material, wherein the metal layer is etched again and the first masking and the second masking are removed. In this case, the insulating base material is flexible and is configured as a TAB tape.
[0017]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0018]
FIGS. 2A to 2F are sectional views showing the steps of manufacturing the circuit board according to the first embodiment of the present invention using the subtractive method.
[0019]
FIG. 2A shows a state in which a
[0020]
Next, in FIG. 2B, a dry film resist (DFR) is formed as a first masking 4 on the upper surface of the copper foil, and is exposed and developed by a known method to form a resist
[0021]
Next, in FIG. 2C, half etching is performed by spraying an etching solution toward the first masking 4 of the resist pattern. By this half-etching, the peripheral region of the
[0022]
As a result, as shown in the figure, in the upper portion of the
[0023]
Next, in FIG. 2D, a positive-type liquid resist 12 is applied to the entire surface of the portion subjected to the half-etching in the previous step. In this state, the entire surface of the portion to which the positive type liquid resist 12 is applied is exposed with the
[0024]
By this exposure step, the portion of the positive type liquid resist 12 exposed to the light, that is, the
[0025]
In this embodiment, two photosensitive resists constituting the first masking and the second masking, that is, the dry film resist 4 and the positive type liquid resist or the positive type electrodeposition resist 12 are used. It is necessary to appropriately combine the photosensitive wavelength of the photosensitive resist with the exposure wavelength to be used. For this reason, for example, the wavelength of the
[0026]
Next, in FIG. 2E, by developing the exposed
[0027]
Next, secondary etching is performed using the dry film resist (first masking) 4 on the surface of the
[0028]
Next, the dry film resist 4 and the remaining positive liquid resist 12c are removed.
[0029]
As a result, as shown in FIG. 2 (f), a dharma-shaped
[0030]
The circuit board described and illustrated in FIGS. 2A to 2F has the
[0031]
FIGS. 3A to 3G are sectional views showing the steps of manufacturing a circuit board according to the second embodiment of the present invention using a subtractive method.
[0032]
The steps of FIGS. 3A to 3C are the same as the steps of the first embodiment shown in FIGS. 2A to 2C, and half etching is performed in the same manner. Note that the dry film resist (DFR) as the first masking 4 needs to be a resist that does not sublime by laser light irradiation in any of the first and second embodiments.
[0033]
In FIG. 3D, covering the entire surface of the portion subjected to the half-etching in the previous process, that is, the entire surface including the upper surface of the resist
Next, in this state, as shown in FIG. 3E, the entire surface of the region where the second resist 20 is applied is irradiated with the laser beam 21. The second resist 20 excluding the region below the first resist
[0034]
Next, in FIG. 3 (f), the dry film resist (first masking pattern) 4b on the surface of the
[0035]
Next, the dry film resist (first masking) 4b and the unsublimated
[0036]
As a result, as shown in FIG. 3 (g), a Dharma-shaped
[0037]
In the second embodiment shown in FIGS. 3 (a) to 3 (g), in the case where the copper foil is formed on the upper and lower surfaces of the insulating
[0038]
Although the embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to the above embodiments, and various forms, modifications, modifications, and the like are included within the spirit and scope of the present invention. Is possible.
[0039]
For example, in the above embodiment, the case where the conductor pattern is formed on the surface of the
[0040]
【The invention's effect】
As described above, according to the present invention, the pitch of the conductor pattern on the circuit board can be reduced. Further, the upper width of the conductor pattern can be secured, and the difference between the pattern width near the upper portion and the pattern width near the lower portion can be reduced. Furthermore, the subtractive method can be applied to a circuit board having a thick conductor pattern. Further, in the present invention, a material that does not require photosensitivity can be used as the second resist, so that the material of the resist can be easily selected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a circuit board manufactured by a conventional subtractive method.
FIG. 2 is a cross-sectional view showing a manufacturing process of the circuit board according to the first embodiment of the present invention by a subtractive method.
FIG. 3 is a cross-sectional view illustrating a process of manufacturing a circuit board according to a second embodiment of the present invention by a subtractive method.
FIG. 4 is a cross-sectional view illustrating a step of manufacturing a circuit board according to a third embodiment of the present invention by a subtractive method.
[Explanation of symbols]
DESCRIPTION OF
12c second masking 13
Claims (11)
前記第1マスキングの上面及びハーフエッチングを施した部分の面を含む全面に、レーザ光の照射により昇華可能なレジストから成る第2マスキングを塗布する工程と、
前記第2マスキングとしてのレジストを塗布した面にレーザ光を照射して、レーザ光照射域の第2マスキングを昇華させ、一方、第1マスキングの投影領域内にある昇華されない前記第2マスキングの部分を保護膜として残す工程と、
前記第1マスキング及び前記保護層のレジストを介してエッチングを施し、前記金属層に導体パターンを形成する工程と、
前記第1マスキング及び保護層のレジストを剥離する工程と、からなることを特徴とする回路基板の製造方法。A step of subjecting the metal layer formed on the surface of the insulating base material to half-etching via first masking made of a resist that does not sublimate by laser beam irradiation or has a sublimation rate lower than the second masking,
Applying a second masking made of a resist that can be sublimated by irradiation of a laser beam on the entire surface including the upper surface of the first masking and the surface of the half-etched portion;
The surface coated with the resist as the second masking is irradiated with laser light to sublimate the second masking in the laser light irradiation area, while the non-sublimated portion of the second masking in the projection area of the first masking Leaving as a protective film,
Performing etching through the first masking and the resist of the protective layer to form a conductor pattern on the metal layer;
Removing the first masking and the resist of the protective layer.
前記第1マスキング上からハーフエッチングを施した面にポジ型液状レジストを塗布し、前記第1マスキングの上部から露光し且つ現像して、該第1マスキング下部のポジ型液状レジストを保護する工程と、
前記第1マスキング及び保護した前記ポジ型液状レジストよりなる第2マスキングを介して前記金属層に再度エッチングを施す工程と、
前記第1マスキング及び第2マスキングを除去する工程と、からなることを特徴とする回路基板の製造方法。A step of subjecting each of the metal layers formed on both surfaces of the insulating base material to half etching via the first masking;
Applying a positive liquid resist to the half-etched surface from above the first mask, exposing and developing from above the first mask to protect the positive liquid resist below the first mask; ,
Etching the metal layer again via the first masking and a second masking made of the protected positive liquid resist;
Removing the first masking and the second masking.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057646A JP2004266230A (en) | 2003-03-04 | 2003-03-04 | Circuit board and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003057646A JP2004266230A (en) | 2003-03-04 | 2003-03-04 | Circuit board and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004266230A true JP2004266230A (en) | 2004-09-24 |
Family
ID=33120999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003057646A Pending JP2004266230A (en) | 2003-03-04 | 2003-03-04 | Circuit board and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004266230A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010506385A (en) * | 2006-09-30 | 2010-02-25 | エルジーマイクロン リミテッド | Method for forming fine pattern using isotropic etching |
CN104532183A (en) * | 2015-01-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | Manufacturing method of high-precision mask |
TWI489569B (en) * | 2013-02-08 | 2015-06-21 | 矽品精密工業股份有限公司 | Method for forming elements of semiconductor package |
CN116511842A (en) * | 2023-04-27 | 2023-08-01 | 寰采星科技(宁波)有限公司 | Manufacturing method of precise metal mask plate and precise metal mask plate |
-
2003
- 2003-03-04 JP JP2003057646A patent/JP2004266230A/en active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010506385A (en) * | 2006-09-30 | 2010-02-25 | エルジーマイクロン リミテッド | Method for forming fine pattern using isotropic etching |
US8486838B2 (en) | 2006-09-30 | 2013-07-16 | Lg Innotek Co., Ltd. | Method for forming a fine pattern using isotropic etching |
US9209108B2 (en) | 2006-09-30 | 2015-12-08 | Lg Innotek Co., Ltd. | Method for forming a fine pattern using isotropic etching |
TWI489569B (en) * | 2013-02-08 | 2015-06-21 | 矽品精密工業股份有限公司 | Method for forming elements of semiconductor package |
CN104532183A (en) * | 2015-01-26 | 2015-04-22 | 深圳市华星光电技术有限公司 | Manufacturing method of high-precision mask |
CN116511842A (en) * | 2023-04-27 | 2023-08-01 | 寰采星科技(宁波)有限公司 | Manufacturing method of precise metal mask plate and precise metal mask plate |
CN116511842B (en) * | 2023-04-27 | 2023-10-03 | 寰采星科技(宁波)有限公司 | Manufacturing method of precise metal mask plate and precise metal mask plate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534984B2 (en) | Method for producing metal photoetched product | |
JP3088175B2 (en) | Method of manufacturing flexible circuit wiring board | |
US20070017090A1 (en) | Method of forming metal plate pattern and circuit board | |
US20070042585A1 (en) | Method of forming metal plate pattern and circuit board | |
US7005241B2 (en) | Process for making circuit board or lead frame | |
US20050124091A1 (en) | Process for making circuit board or lead frame | |
US3991231A (en) | Process for the production of circuit boards by a photo-etching method | |
JP3186256B2 (en) | Method for manufacturing flexible circuit board for TAB | |
JP2005026645A (en) | Circuit board and its manufacturing method | |
JP2004266230A (en) | Circuit board and method for manufacturing the same | |
JPH10229153A (en) | Manufacturing method of lead frame | |
US20240071824A1 (en) | Process for developing fine openings in a flexible electronic component with a plasma-etching technique | |
JP4297538B2 (en) | Manufacturing method of printing mask and printing mask manufactured by the method | |
JP2005026646A (en) | Circuit board and its manufacturing method | |
JP2003183811A (en) | Metal mask and manufacturing method therefor | |
JP2005236188A (en) | Method for forming conductor pattern | |
KR100858055B1 (en) | Method of half-etching the copper layer for ultra-thin printed circuit board | |
JP2004218033A (en) | Etching product and etching method | |
JP3269391B2 (en) | Lead frame | |
JP2919423B2 (en) | Manufacturing method of printed wiring board | |
JPS604221A (en) | Manufacture of semiconductor device | |
JP2004204251A (en) | Metal etched product and manufacturing method therefor | |
JPH05327179A (en) | Manufacture of printed circuit board | |
KR20020066373A (en) | Resist pattern forming method and fine pattern forming method | |
JP4252227B2 (en) | Manufacturing method of double-sided flexible circuit board |