KR20020066373A - Resist pattern forming method and fine pattern forming method - Google Patents
Resist pattern forming method and fine pattern forming method Download PDFInfo
- Publication number
- KR20020066373A KR20020066373A KR1020020001854A KR20020001854A KR20020066373A KR 20020066373 A KR20020066373 A KR 20020066373A KR 1020020001854 A KR1020020001854 A KR 1020020001854A KR 20020001854 A KR20020001854 A KR 20020001854A KR 20020066373 A KR20020066373 A KR 20020066373A
- Authority
- KR
- South Korea
- Prior art keywords
- resist pattern
- resist
- pattern
- electron beam
- thin film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Description
본 발명은 개선된 레지스트 패턴의 형성 방법에 관한 것이며, 또한 이것을 이용한 미세 패턴의 형성 방법에 관한 것이다.The present invention relates to an improved method of forming a resist pattern, and also to a method of forming a fine pattern using the same.
또한, 구체적으로는 레지스트 패턴의 측면에 요철이 생긴다는 문제나, 레지스트 패턴의 라인 폭의 축소화가 곤란하다고 하는 문제를 해결하는 레지스트 패턴의 형성 방법 및 이것을 이용한 미세 패턴의 형성 방법에 관한 것이다.More specifically, the present invention relates to a method of forming a resist pattern and a method of forming a fine pattern using the same, which solve the problem of irregularities occurring on the side surface of the resist pattern, and the problem of difficulty in reducing the line width of the resist pattern.
도 8은, 종래의 반도체 집적 회로의 미세 패턴 형성의 수순을 나타내는 흐름도이고, 도 9는 노광 전의 피처리 기판의 상태를 나타내는 단면도이다. 또한, 도 10은 종래의 레지스트 패턴 형성 방법에 의해 피처리 기판의 표면에 형성된 레지스트 패턴의 상태를 나타내는 도면이고, 도 10의 (a)는 상면도, 도 10의 (b)는 사시도이다. 또한, 도 11은 종래의 미세 패턴 형성 방법에 의해 피처리 기판의 표면에 형성된 미세 패턴의 상태를 나타내는 도면이고, 도 11의 (a)는 상면도, 도 11의 (b)는 사시도이다.8 is a flowchart showing a procedure of forming a fine pattern of a conventional semiconductor integrated circuit, and FIG. 9 is a cross-sectional view showing a state of a substrate to be processed before exposure. 10 is a figure which shows the state of the resist pattern formed in the surface of a to-be-processed substrate by the conventional resist pattern formation method, FIG. 10 (a) is a top view, and FIG. 10 (b) is a perspective view. 11 is a figure which shows the state of the fine pattern formed in the surface of a to-be-processed substrate by the conventional fine pattern formation method, FIG. 11 (a) is a top view, and FIG. 11 (b) is a perspective view.
도 9에 도시된 바와 같이, 기판(1)(예를 들면 Si 웨이퍼) 위에는 패터닝해야 할 재료 박막(예를 들면, SiO2막, SiN 막등 : 2)이 형성되어 있고, 또한 그 위에 포토레지스트가 도포되며, 레지스트 박막(3)이 형성된다(도 8의 단계 S1).As shown in Fig. 9, a material thin film (e.g., SiO 2 film, SiN film, etc.) 2 to be patterned is formed on the substrate 1 (e.g., Si wafer), and a photoresist is formed thereon. The resist thin film 3 is applied (step S1 in Fig. 8).
이 레지스트 박막(3)이 도포된 피처리 기판(4)은 가열 처리(프리베이킹)된 후(도 8의 단계 S2), 노광 장치에 장전된다. 노광 장치 내에서는 노광 광원으로부터 발생하여 포토마스크를 통과한 노광 광을 레지스트 박막(3)에 조사하여 노광한다(도 8의 단계 S3).The substrate 4 to which the resist thin film 3 is applied is heat-treated (prebaked) (step S2 in FIG. 8) and then loaded into the exposure apparatus. In the exposure apparatus, the exposure light generated from the exposure light source and passed through the photomask is exposed to the resist thin film 3 to be exposed (step S3 in FIG. 8).
피처리 기판(4)은 노광 후의 가열 처리(Post Exposure Bake)가 행해진 후(도 8의 단계 S4), 노광 광이 닿은 부분, 혹은 노광 광이 닿지 않은 부분 중 어느 하나만을 제거하는 현상 처리를 행하고(도 8의 단계 S5), 도 10에 도시된 바와 같이 레지스트 박막(3)에 레지스트 패턴(5A)이 형성된다.The substrate 4 is subjected to a developing treatment in which only one of the portions exposed to the exposure light or the portion not exposed to the exposure light is removed after the post exposure baking is performed (Step S4 in FIG. 8). (Step S5 of FIG. 8) and a resist pattern 5A is formed in the resist thin film 3 as shown in FIG.
이 레지스트 패턴(5A)을 보호막으로 하여 에칭 처리가 행해진다(도 8의 단계 S7). 이에 따라, 도 11에 도시된 바와 같은 미세 패턴(2A)이 형성된다.An etching process is performed using this resist pattern 5A as a protective film (step S7 in FIG. 8). As a result, a fine pattern 2A as shown in FIG. 11 is formed.
이상 상술한 바와 같은 방법으로, 미세 패턴을 형성하는 경우, 레지스트 패턴을 보호막으로 하여 에칭 처리를 행하기 때문에, 원칙적으로 형성되는 미세 패턴은 레지스트 박막에 형성된 레지스트 패턴과 동일한 형상이 된다. 즉, 레지스트 패턴의 형상은 기판(1) 위에 형성되는 미세 패턴의 형상을 규정하는 것이다.As described above, when the fine pattern is formed, the etching process is performed using the resist pattern as a protective film, so that the fine pattern formed in principle becomes the same shape as the resist pattern formed on the resist thin film. That is, the shape of the resist pattern defines the shape of the fine pattern formed on the substrate 1.
구체적으로는, 예를 들면 노광 공정에서 레지스트막(3)에 마스크 패턴이 치수대로 전사되지 않고, 도 10에 도시된 바와 같이 레지스트 패턴(5A)의 측면에 요철이 있는 상태인 경우에는, 이 요철은 직접 에칭 처리 후의 미세 패턴에 영향을 준다. 즉, 도 11에 도시된 바와 같이 측면에 요철이 있는 레지스트 패턴(5A)과 동일한 형상으로, 측면에 요철이 있는 미세 패턴이 형성된다.Specifically, for example, when the mask pattern is not transferred to the resist film 3 to the dimension in the exposure step, and the unevenness is present on the side surface of the resist pattern 5A as shown in FIG. Directly affects the fine pattern after the etching treatment. That is, as shown in Fig. 11, in the same shape as the resist pattern 5A having irregularities on the side, a fine pattern having irregularities on the side is formed.
그러나, 현재 생산에 사용되는 회로 패턴 전사용의 노광 광원인 ArF 엑시머 레이저(파장)의 경우, 화학 증폭형 레지스트를 이용하여 형성한 치수 150㎚ 이하의 라인 폭의 레지스트 패턴은 라인 폭에 대하여 측면의 요철이 커져 버린다.However, in the case of the ArF excimer laser (wavelength), which is an exposure light source for circuit pattern transfer used in current production, a resist pattern of line width of 150 nm or less formed using a chemically amplified resist is formed on the side surface with respect to the line width. Unevenness becomes large.
또한, 레지스트 패턴보다 미세한 라인 폭의 미세 패턴을 실현할 수 없으며, 미세 패턴의 실현은 레지스트 패턴의 미세화에 좌우되게 된다.Further, a fine pattern having a line width finer than that of the resist pattern cannot be realized, and the realization of the fine pattern depends on the miniaturization of the resist pattern.
그러나, 상술된 노광 광원이 ArF 엑시머 레이저(파장)인 경우, 화학 증폭형 레지스트를 이용하여 형성할 수 있는 최소의 패턴 치수는 100㎚ 정도이다.However, when the exposure light source described above is an ArF excimer laser (wavelength), the minimum pattern size that can be formed using a chemically amplified resist is about 100 nm.
한편, 보다 정확하고 확실한 미세화하는 패턴의 실현 방법으로서, 전자선 일괄 노광 방법 등, 전자선을 이용한 노광 방법의 연구·개발이 진행되고 있다. 이에 따르면, 고해상도 또한 깊은 초점 심도의 노광이 가능하고, 또한 마스크가 필요하지 않다는 등의 이점이 있다. 그러나, 이 방법도 노광 처리 시간이 길고, 생산성이 낮기 때문에, 일반적인 적용으로는 문제가 남는다.On the other hand, research and development of the exposure method using an electron beam, such as an electron beam package exposure method, are progressing as a method of realizing a pattern which refines more precisely and surely. According to this, there is an advantage that high-resolution exposure with a deep depth of focus is possible, and a mask is not required. However, this method also has a long exposure process time and low productivity, and thus remains a problem in general applications.
이상 진술한 바와 같이, 종래의 투영 노광 방법으로는 형성되는 레지스트 패턴의 측면에 요철이 생기고, 이 요철이 그대로 미세 패턴에 전사된다.As stated above, in the conventional projection exposure method, irregularities are formed on the side surface of the resist pattern to be formed, and the irregularities are transferred to the fine pattern as it is.
이러한 경우, 반도체 집적 회로 위의 소자 특성이 열화하거나 변동이 생긴다는 점에서 문제가 있다.In this case, there is a problem in that device characteristics on the semiconductor integrated circuit deteriorate or fluctuation occurs.
또한, 종래의 투영 노광 방법에서 형성되는 레지스트 패턴의 라인 폭은, 이것을 통해 형성되는 미세 패턴의 라인 폭을 제한하고, 레지스트 패턴보다 미세한 패턴은 실현할 수 없다는 점에서 문제가 있다.Moreover, the line width of the resist pattern formed by the conventional projection exposure method limits the line width of the fine pattern formed through this, and there exists a problem in that a pattern finer than a resist pattern cannot be realized.
따라서, 본 발명은 이러한 문제를 해결하고, 처리 능력이 높은 투영 노광 방법의 이점을 살리면서, 보다 확실하고 정확하게 미세 패턴의 실현을 가능하게 하는 미세 패턴의 형성 방법을 제안하는 것이다.Accordingly, the present invention solves this problem and proposes a fine pattern formation method that enables the realization of fine patterns more reliably and accurately, while taking advantage of the projection exposure method with high processing capability.
도 1은 본 발명의 실시예1에서의 미세 패턴 형성 방법을 나타내는 흐름도.1 is a flowchart showing a method for forming a fine pattern in Embodiment 1 of the present invention.
도 2는 본 발명의 실시예1에서의 노광 처리전의 피처리 기판의 상태를 나타내는 단면도.Fig. 2 is a cross-sectional view showing a state of a substrate to be treated before exposure processing in Example 1 of the present invention.
도 3은 본 발명의 실시예1에서의 노광 후의 피처리 기판에 형성된 레지스트 패턴의 상태를 나타내는 도면.3 is a view showing a state of a resist pattern formed on a substrate to be treated after exposure in Example 1 of the present invention.
도 4는 본 발명의 실시예1에서의 전자선 조사 후의 레지스트 패턴의 상태를 나타내는 도면.Fig. 4 is a diagram showing the state of the resist pattern after electron beam irradiation in Example 1 of the present invention.
도 5는 본 발명의 실시예1에서 형성된 미세 패턴을 나타내는 도면.5 is a view showing a fine pattern formed in Example 1 of the present invention.
도 6은 본 발명의 실시예2에서의 전자선 조사 후의 레지스트 패턴의 상태를 나타내는 도면.Fig. 6 is a diagram showing the state of the resist pattern after electron beam irradiation in Example 2 of the present invention.
도 7은 본 발명의 실시예2에서의 라인 폭과 전자선의 조사 시간과의 관계를 나타내는 그래프.Fig. 7 is a graph showing the relationship between the line width and the irradiation time of an electron beam in Example 2 of the present invention.
도 8은 종래의 반도체 집적 회로의 미세 패턴 형성의 수순을 나타내는 흐름도.8 is a flowchart showing a procedure of forming a fine pattern of a conventional semiconductor integrated circuit.
도 9는 종래의 노광 전의 피처리 기판의 상태를 나타내는 단면도.9 is a cross-sectional view showing a state of a substrate to be processed before conventional exposure.
도 10은 종래의 레지스트 패턴 형성 방법에 의해 형성된 레지스트 패턴의 상태를 나타내는 도면.10 is a view showing a state of a resist pattern formed by a conventional resist pattern forming method.
도 11은 종래의 미세 패턴 형성 방법에 의해 형성된 미세 패턴의 상태를 나타내는 도면.11 is a view showing a state of a fine pattern formed by a conventional fine pattern forming method.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 기판1: substrate
2 : 재료 박막2: material thin film
2A : 미세 패턴2A: Fine Pattern
2B : 미세 패턴2B: Fine Pattern
3 : 레지스트3: resist
4 : 피처리 기판4: substrate to be processed
5A : 전자선 조사 전의 레지스트 패턴5A: resist pattern before electron beam irradiation
5B : 전자선 조사 후의 레지스트 패턴5B: resist pattern after electron beam irradiation
5C : 전자선 조사 전의 레지스트 패턴5C: resist pattern before electron beam irradiation
본 발명의 레지스트 패턴 형성 방법은 기재층 위에 형성된 레지스트 박막에 마스크 패턴을 전사하여 현상함으로써 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴에 소정의 전자선을 조사하여 상기 레지스트 패턴을 정형하는 공정을 포함하는 것이다.The resist pattern forming method of the present invention includes a step of forming a resist pattern by transferring a mask pattern to a resist thin film formed on a substrate layer and developing the resist pattern by irradiating a predetermined electron beam to the resist pattern. will be.
또한, 본 발명의 레지스트 패턴 형성 방법은, 상기 전자선의 조사를, 상기 레지스트 패턴의 선택된 영역에 대하여 행하는 것이다.Moreover, the resist pattern formation method of this invention irradiates the said electron beam with respect to the selected area | region of the said resist pattern.
또한, 본 발명의 레지스트 패턴 형성 방법은, 상기 전자선의 조사를, 상기 레지스트 패턴의 측면의 요철이 매끄러워지도록 행하는 것이다.Moreover, the resist pattern formation method of this invention performs irradiation of the said electron beam so that the unevenness | corrugation of the side surface of the said resist pattern may become smooth.
또한, 본 발명의 레지스트 패턴 형성 방법은, 상기 전자선의 조사를, 상기 레지스트 패턴의 치수가 축소화되도록 행하는 것이다.Moreover, the resist pattern formation method of this invention performs irradiation of the said electron beam so that the dimension of the said resist pattern may be reduced.
또한, 본 발명의 레지스트 패턴 형성 방법은, 상기 전자선의 조사를, 상기 레지스트 박막에 따라 적당한 가속 전압, 전류로 설정한 전자선을 이용하여 행하는 것이다.Moreover, the resist pattern formation method of this invention performs irradiation of the said electron beam using the electron beam set to the appropriate acceleration voltage and current according to the said resist thin film.
이어서, 본 발명의 미세 패턴 형성 방법은, 기재층 위에 형성된 레지스트 박막에 마스크 패턴을 전사하여 현상함으로써 레지스트 패턴을 형성하는 공정과, 상기 레지스트 패턴에 소정의 전자선을 조사하여 상기 레지스트 패턴을 정형하는 공정과, 상기 정형된 레지스트 패턴을 통해 상기 기재층을 에칭하여 상기 기재층의 미세 패턴을 형성하는 공정을 포함하는 것이다.Subsequently, the method of forming a fine pattern of the present invention comprises the steps of forming a resist pattern by transferring a mask pattern onto a resist thin film formed on a substrate layer and developing the resist pattern by irradiating a predetermined electron beam to the resist pattern. And etching the substrate layer through the shaped resist pattern to form a fine pattern of the substrate layer.
<발명의 실시예>Embodiment of the Invention
본 발명은, 상술한 종래의 문제를 해결하기 위하여 피처리 기판을 노광하고, 현상하여 레지스트 패턴을 형성한 후, 전자선을 조사하여, 레지스트 패턴을 정형하고, 이 정형된 레지스트 패턴을 보호막으로서 에칭 처리를 행하고, 미세 패턴을 형성하는 것이다.In order to solve the above-mentioned conventional problem, the present invention exposes a substrate to be processed, develops it to form a resist pattern, and then irradiates an electron beam to shape a resist pattern, and the processed resist pattern is etched as a protective film. To form a fine pattern.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 설명한다. 또, 각 도면에서, 동일하거나 상당하는 부분에는 동일 부호를 붙여 그 설명을 간략화하거나 생략한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example of this invention is described with reference to drawings. In addition, in each figure, the same code | symbol is attached | subjected to the same or equivalent part, and the description is simplified or abbreviate | omitted.
실시예1.Example 1
도 1은 본 발명의 실시예1에서의 미세 패턴 형성 방법을 나타내는 흐름도이다.1 is a flowchart showing a method for forming a fine pattern in Embodiment 1 of the present invention.
도 1에서, 단계 S1은 레지스트 박막을 도포하는 공정을 나타내고, 단계 S2는 이 레지스트 박막을 가열 처리(프리페이킹)하는 공정을 나타낸다.In Fig. 1, step S1 represents a process of applying a resist thin film, and step S2 represents a process of heat treatment (prepaking) the resist thin film.
또한, 도 2는 노광 처리전의 피처리 기판의 상태를 나타내는 단면도이다.2 is sectional drawing which shows the state of the to-be-processed substrate before an exposure process.
도 2에 있어서, 참조 번호 1은 기판(예를 들면 Si 웨이퍼), 참조 번호 2는 기재층으로서 패터닝되는 재료 박막(예를 들면 SiO2막, SiN 막등), 참조 번호 3은 재료 박막(2) 위에 도포된 레지스트 박막을 나타낸다.In Fig. 2, reference numeral 1 denotes a substrate (e.g., Si wafer), reference numeral 2 denotes a material thin film (e.g., SiO 2 film, SiN film, etc.) patterned as a substrate layer, and reference numeral 3 denotes a material thin film 2 The resist thin film apply | coated above is shown.
도 1에 나타내는 단계 S1 공정에서는 재료 박막(2)의 표면에 레지스트 박막(3)이 형성된다. 구체적으로는, 예를 들면 상면에 재료 박막(2)이 형성된 기판(1)을 도포기에 고정하여, 재료 박막(2)의 표면에 포토레지스트를 적하한 후, 기판(1)을 고속으로 회전함으로써, 균일하게 재료 박막(2)의 상면에 형성할 수 있다.In the step S1 process shown in FIG. 1, the resist thin film 3 is formed on the surface of the material thin film 2. Specifically, for example, the substrate 1 having the material thin film 2 formed on the upper surface thereof is fixed to an applicator, the photoresist is dropped on the surface of the material thin film 2, and the substrate 1 is rotated at high speed. Can be formed on the upper surface of the material thin film 2 uniformly.
그 후, 단계 S2 공정에서 이 레지스트 박막(3)은 레지스트 박막(3) 내의 잔존 용매를 증발시키기 위해, 가열 처리(프리베이킹)된다.Then, in the step S2 process, this resist thin film 3 is heat treated (prebaked) to evaporate the remaining solvent in the resist thin film 3.
이와 같이 함으로써, 기판(1)의 상면에 재료 박막(2), 또한 재료 박막(2)의 상면에 레지스트 박막(3)이 도포된 피처리 기판(4)이 형성된다.By doing in this way, the to-be-processed board | substrate 4 with which the resist thin film 3 was apply | coated on the upper surface of the material thin film 2 and the upper surface of the material thin film 2 is formed.
이어서, 도 1에서 단계 S3은 피처리 기판을 노광하는 공정, 단계 S4는 노광 후의 가열 처리(Post Exposure Bake)를 행하는 공정, 단계 S5는 노광에 의해 전사된 피처리 기판 위의 패턴을 현상하는 공정을 나타낸다.Subsequently, in FIG. 1, step S3 is a process of exposing the substrate, step S4 is a process of performing post exposure bake, and step S5 is a process of developing a pattern on the substrate to be transferred by exposure. Indicates.
또한, 단계 S3으로부터 단계 S5의 공정을 거쳐 레지스트 패턴이 형성되는 통상의 공정은 종료한다.In addition, the normal process of forming a resist pattern from the step S3 to the step S5 is completed.
도 3은, 본 발명의 실시예1에서의 노광 후의 피처리 기판에 형성된 레지스트 패턴의 상태를 나타내는 도면이고, 도 3의 (a)는 상면도, 도 3의 (b)는 사시도이다. 또한, 도 3에서 참조 번호 5A는 노광에 의해 형성된 레지스트 패턴을 나타낸다.FIG. 3 is a view showing a state of a resist pattern formed on a substrate to be processed after exposure in Example 1 of the present invention, FIG. 3A is a top view, and FIG. 3B is a perspective view. 3, reference numeral 5A denotes a resist pattern formed by exposure.
이 레지스트 패턴을 형성하는 공정에서, 우선 피처리 기판(4)은 노광 장치에 장전된다. 노광 장치 내에서 노광 광원으로부터 발생하여 포토마스크를 통과한 노광 광을 레지스트 박막(3)에 조사하여 노광한다(단계 S3).In the process of forming this resist pattern, the to-be-processed substrate 4 is first loaded in the exposure apparatus. In the exposure apparatus, the exposure light generated from the exposure light source and passed through the photomask is exposed to the resist thin film 3 to be exposed (step S3).
이어서 단계 S4 공정에서 이 노광 시의 정재파의 영향에 의한 전사 패턴의 측면의 요철을 제거하고, 또한 레지스트의 촉매 반응에서의 산의 발생을 가속시키기 위해, 피처리 기판(4)에 노광 후의 가열 처리(Post Exposure Bake)를 행한다(단계 S4).Subsequently, in step S4, in order to remove the unevenness | corrugation of the side surface of the transfer pattern by the influence of the standing wave at the time of this exposure, and to accelerate generation | occurrence | production of the acid in the catalytic reaction of a resist, the heat processing after exposure to the to-be-processed substrate 4 (Post Exposure Bake) is performed (step S4).
그 후, 사용한 레지스트의 종류에 따라 노광 광이 닿은 부분만을 제거(포지티브형 레지스트의 경우)하거나 노광 광이 닿지 않은 부분만을 제거(네가티브형 레지스트의 경우)하는 등 어느 하나의 현상 처리를 행하여(단계 S5), 도 3에 도시된 바와 같이 레지스트 박막(3)에 레지스트 패턴(5A)이 형성된다.Thereafter, depending on the type of resist used, any one of the development processes is performed, such as removing only the portion exposed to the exposure light (positive resist) or removing only the portion not exposed to the exposure light (negative resist) (step). S5), a resist pattern 5A is formed in the resist thin film 3 as shown in FIG.
상술된 노광 방법은 기지된 사실로, 이 상태에서는 통상, 형성된 레지스트 패턴(5A)의 측면에는 도 3에 도시된 바와 같이 요철이 존재한다.The above-described exposure method is a known fact. In this state, unevenness is usually present on the side surface of the formed resist pattern 5A as shown in FIG.
이어서, 도 1에서 단계 S6은 전자선 조사를 행하는 공정을 나타낸다.Subsequently, step S6 in FIG. 1 shows a process of performing electron beam irradiation.
도 4는 전자선 조사 후의 피처리 기판의 표면에 형성된 레지스트 패턴의 상태를 나타내는 도면이고, 도 4의 (a)는 상면도, 도 4의 (b)는 사시도이다.4 is a view showing a state of the resist pattern formed on the surface of the substrate after electron beam irradiation, FIG. 4A is a top view, and FIG. 4B is a perspective view.
또한, 도 4에서 참조 번호 5B는 전자선 조사 후의 레지스트 패턴을 나타낸다.4, reference numeral 5B denotes a resist pattern after electron beam irradiation.
이 단계 S6 공정에서는 단계 S5까지 형성된 레지스트 패턴(5A)의 요철이 있는 측면에 전자선을 조사한다. 이 경우, 피처리 기판(4) 전체에 전자선을 조사하는 것도, 피처리 기판(4)의 특정한 영역에 전자선을 조사하는 것, 혹은 요철이 있는 부분을 선택하여 전자선을 조사하는 것이라도 상관없다.In this step S6 step, the electron beam is irradiated to the uneven side of the resist pattern 5A formed up to step S5. In this case, irradiating an electron beam to the whole to-be-processed board | substrate 4, irradiating an electron beam to a specific area | region of the to-be-processed board | substrate 4, or irradiating an electron beam by selecting the part with an unevenness | corrugation, may be sufficient.
또, 조사하는 전자선은 도포된 레지스트의 종류에 따라 적당한 가속 전압, 전류로 설정한다.The electron beam to be irradiated is set to an appropriate acceleration voltage and current according to the type of the applied resist.
이 전자선 조사에 의해 레지스트 패턴(5A) 측면의 요철을 어느 정도 제거하고, 레지스트 패턴(5B)과 같이 매끄러운 레지스트 패턴을 얻을 수 있다.By this electron beam irradiation, unevenness | corrugation of the side surface of the resist pattern 5A is remove | eliminated to some extent, and the smooth resist pattern like the resist pattern 5B can be obtained.
이어서, 도 1에서 단계 S7은 에칭 공정을 나타낸다.Subsequently, step S7 in FIG. 1 represents an etching process.
단계 S7 공정에서는, 단계 S6 공정에서 정형된 레지스트 패턴(5B)을 보호막으로 하여 식각 가공하는 에칭 처리가 행해진다. 즉, 레지스트 박막(3)이 제거된 부분의 재료 박막(2)을 화학적 혹은 물리적으로 식각하여 제거한다. 이에 따라, 도 5에 도시된 바와 같은 미세 패턴(2B)이 형성된다.In the step S7 step, an etching process of etching the resist pattern 5B shaped in the step S6 step as a protective film is performed. That is, the material thin film 2 in the portion where the resist thin film 3 has been removed is removed by chemical or physical etching. As a result, a fine pattern 2B as shown in FIG. 5 is formed.
이와 같이, 전자선을 조사하는 공정(단계 S6)을 거쳐 측면이 매끄러워진 레지스트 패턴(5B)을 마스크로 하여 에칭 처리를 행하면, 노광 직후의 레지스트 패턴(5A) 측면의 요철이 그대로 미세 패턴에 전사되는 것을 막을 수 있다. 즉, 레지스트 패턴 측면을 매끄럽게 정형한 레지스트 패턴(5B)을 보호막으로 하여 에칭 처리를 행하기 때문에, 형성하는 재료막의 미세 패턴(2B)도 측면이 매끄럽게 된다.As described above, when the etching process is performed using the resist pattern 5B having a smooth side surface as a mask through the step of irradiating the electron beam (step S6), the unevenness of the side surface of the resist pattern 5A immediately after exposure is transferred to the fine pattern as it is. Can be prevented. That is, since the etching process is performed using the resist pattern 5B which smoothly shaped the resist pattern side surface as a protective film, the fine pattern 2B of the material film to be formed also has a smooth side surface.
이에 따라, 노광, 현상 후의 레지스트 패턴 측면에 요철이 있음으로써 생기는 반도체 회로 패턴의 소자 특성 열화, 변동 등의 문제를 개선할 수 있다.As a result, problems such as deterioration and fluctuation in device characteristics of the semiconductor circuit pattern caused by irregularities on the side surface of the resist pattern after exposure and development can be improved.
실시예2.Example 2.
도 6은 전자선 조사 후의 레지스트 패턴의 상태를 나타내는 도면이고, 도 6의 (a)는 상면도, 도 6의 (b)는 사시도이다. 단, 도 6의 (a)에서 레지스트 패턴(5C)은 전자선 조사 전의 레지스트 패턴을 나타낸다. 또한, 도 7은 라인 폭과 전자선의 조사 시간과의 관계를 나타내는 그래프이다.FIG. 6 is a view showing a state of the resist pattern after electron beam irradiation, FIG. 6A is a top view, and FIG. 6B is a perspective view. In FIG. 6A, the resist pattern 5C represents a resist pattern before electron beam irradiation. 7 is a graph which shows the relationship between the line width and the irradiation time of an electron beam.
도 6에 도시된 바와 같이, 전자선 조사 전의 레지스트 패턴(5C)의 라인 폭은 전자선 조사를 행함으로써 레지스트 패턴(5B)과 같이 축소화한다. 이 때, 전자선의 조사 시간과 라인 폭은 도 7에 도시된 바와 같은 관계에 있으므로, 필요한 라인 폭의 레지스트 패턴을 얻을 수 있도록 전자선의 조사 시간을 조정하면 된다.As shown in FIG. 6, the line width of the resist pattern 5C before electron beam irradiation is reduced like the resist pattern 5B by performing electron beam irradiation. At this time, since the irradiation time of the electron beam and the line width have a relationship as shown in FIG. 7, the irradiation time of the electron beam may be adjusted so as to obtain a resist pattern of the required line width.
그 밖의 부분은 실시예1과 마찬가지이므로 설명을 생략한다.Other parts are the same as those in the first embodiment, and description thereof is omitted.
본 발명의 실시예2에서는 이 라인 폭이 축소화된 레지스트 패턴(5B)을 보호막으로 하여 에칭 처리를 행하기 때문에, 보다 미세한 패턴의 형성을 실현하는 것이 가능하다.In Embodiment 2 of the present invention, since the etching process is performed using the resist pattern 5B whose line width is reduced as a protective film, it is possible to realize formation of a finer pattern.
또한, 이상의 실시예에서는 레지스트 박막(3)의 기재층으로서 재료 박막(2)을 나타내었지만, 기재층에 해당하는 것은 절연막에 한정되지 않고, 도전막 등이라도 상관없다.In addition, although the material thin film 2 was shown as a base material layer of the resist thin film 3 in the above Example, what corresponds to a base material layer is not limited to an insulating film, It does not matter even if it is a conductive film.
이상 설명한 바와 같이, 본 발명에 따르면, 레지스트 패턴의 측면에 생기는 요철의 문제를 해결할 수 있고, 이에 따라 반도체 집적 회로의 소자 특성의 열화를 억제하여, 보다 정확한 미세 패턴의 실현을 도모할 수 있다.As described above, according to the present invention, the problem of irregularities occurring on the side surface of the resist pattern can be solved, and thereby, deterioration of the device characteristics of the semiconductor integrated circuit can be suppressed, and more accurate fine patterns can be realized.
또한, 본 발명에 따르면, 노광에 의해 형성된 레지스트 패턴의 라인을 전자선 조사에 의해 축소화할 수 있기 때문에, 종래의 투영 노광 장치에 의한 레지스트 패턴의 라인 폭의 한계에 제한되지 않고, 보다 미세한 패턴의 실현을 도모할 수 있다.Further, according to the present invention, since the line of the resist pattern formed by exposure can be reduced by electron beam irradiation, the finer pattern is realized without being limited to the limit of the line width of the resist pattern by the conventional projection exposure apparatus. Can be planned.
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2001-00032920 | 2001-02-08 | ||
| JP2001032920A JP3509761B2 (en) | 2001-02-08 | 2001-02-08 | Resist pattern forming method and fine pattern forming method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020066373A true KR20020066373A (en) | 2002-08-16 |
Family
ID=18896766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020001854A KR20020066373A (en) | 2001-02-08 | 2002-01-12 | Resist pattern forming method and fine pattern forming method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3509761B2 (en) |
| KR (1) | KR20020066373A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918864B1 (en) * | 2007-01-16 | 2009-09-28 | 가부시키가이샤 히다치 하이테크놀로지즈 | Method for processing plasma |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005243681A (en) * | 2004-02-24 | 2005-09-08 | Tokyo Electron Ltd | Film modifying method, film modifying apparatus and control method of amount of slimming |
| US7427458B2 (en) * | 2005-06-30 | 2008-09-23 | Lam Research Corporation | System and method for critical dimension reduction and pitch reduction |
| US9852924B1 (en) * | 2016-08-24 | 2017-12-26 | Lam Research Corporation | Line edge roughness improvement with sidewall sputtering |
-
2001
- 2001-02-08 JP JP2001032920A patent/JP3509761B2/en not_active Expired - Fee Related
-
2002
- 2002-01-12 KR KR1020020001854A patent/KR20020066373A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100918864B1 (en) * | 2007-01-16 | 2009-09-28 | 가부시키가이샤 히다치 하이테크놀로지즈 | Method for processing plasma |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002237440A (en) | 2002-08-23 |
| JP3509761B2 (en) | 2004-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707218A (en) | Lithographic image size reduction | |
| JP3774713B2 (en) | Contact hole formation method | |
| KR20040045276A (en) | Method for manufacturing semiconductor device | |
| JPH07169666A (en) | Photoengraving process for manufacturing electronic circuit | |
| EP0037708A2 (en) | Method of forming patterns | |
| US8815496B2 (en) | Method for patterning a photosensitive layer | |
| JP2000066366A (en) | Photomask and its production | |
| KR100919366B1 (en) | Method of forming patterns in semiconductor device | |
| JP2639372B2 (en) | Method for manufacturing semiconductor device | |
| JP2001291651A (en) | Method for forming resist pattern, and method for manufacturing semiconductor device | |
| KR20020066373A (en) | Resist pattern forming method and fine pattern forming method | |
| US6777172B2 (en) | Method and apparatus for using an excimer laser to pattern electrodeposited photoresist | |
| KR100555474B1 (en) | Fine pattern forming method using acid treatment of photoresist | |
| JPH01189923A (en) | Manufacture of semiconductor device | |
| KR20030000475A (en) | Method for forming a pattern | |
| KR950014945B1 (en) | Method of micropatterning semiconductor device | |
| JP2604573B2 (en) | Fine pattern forming method | |
| KR100220940B1 (en) | Method of manufacturing fine pattern of semiconductor device | |
| JPS61113257A (en) | Manufacture of semiconductor device | |
| KR0126878B1 (en) | Half tone mask fabrication method using cr mask | |
| KR100401517B1 (en) | Method of fabricating exposure mask for semiconductor manufacture | |
| TW202326812A (en) | Hybrid development of euv resists | |
| CA1260627A (en) | Lithographic image size reduction photomask | |
| KR19990012266A (en) | Repair method of photo mask | |
| KR19990003517A (en) | Manufacturing method of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application | ||
| E801 | Decision on dismissal of amendment |