JP2004264845A - ディスプレイおよびセンサ装置 - Google Patents

Abstract

【課題】 センサ機能性をＡＭＬＣＤなどのアクティブマトリクスディスプレイに組み込む装置が提供される。
【解決手段】 ＬＣＤピクセル１０のアクティブマトリクス６には、標準的なディスプレイソースドライバ４およびゲートドライバ５が設けられる。ディスプレイソースドライバ４は、センスアンプ２０を含む出力構成１９にも接続されているカラム電極１２に応答する必要なピクセル応答を生成するデータ信号を供給する。動作の表示段階の間、ＡＭＬＣＤは、マトリクス６が一度に１ロウずつ、フレームごとにリフレッシュされる状態で、動作する。フレーム間において、センスアンプ２０がイネーブルされ、マトリクス６がまた、ゲートドライバ５によってスキャンされる。各ピクセルの特徴は、関連得るセンスアンプ２０によって検知され、構成の出力２３で供給される外部刺激を表す。
【選択図】 図１

Description

本発明は、アクティブマトリクスディスプレイおよびセンサ装置に関する。

アクティブマトリクス液晶ディスプレイ（ＡＭＬＣＤ）は、入力機能を必要とする製品において用いられ得る。例えば、携帯電話および携帯情報端末（ＰＤＡ）は、ユーザに対して、ＡＭＬＣＤ上で情報を表示し、例えば、電話のキーパッドからのユーザによる入力を要求し得る。その代わりに、または、それに加えて、ＡＭＬＣＤは、環境条件、例えば、周囲光または温度に自動的に適応することが必要とされ得る。このような場合、センサは装置の外部からの入力を受け付けることが必要である。公知の構成において、このようなセンサ機能性は、追加の部品をディスプレイに付け加えることによって提供されてきた。例えば、タッチ入力を提供して、「タッチスクリーン」を形成するために、追加の層がディスプレイの前面に付け加えられる必要がある。従って、このような機能性を提供することは、このような装置をより複雑にし、コストを高めることになる。

Ｔ Ｔａｎａｋａらの「Ｅｎｔｒｙ ｏｆ Ｄａｔａ ａｎｄ Ｃｏｍｍａｎｄ ｆｏｒ ａｎ ＬＣＤ ｂｙ Ｄｉｒｅｃｔ Ｔｏｕｃｈ： Ａｎ Ｉｎｔｅｇｒａｔｅｄ ＬＣＤ Ｐａｎｅｌ」（ＳＩＤ １９８６）は、パッシブマトリクスディスプレイにタッチセンサ機能を提供する構成を開示する。この構成において、タッチ入力によって引き起こされる液晶層の任意のキャパシタンス変化は、パッシブマトリクススキャンおよびデータ線を用いて検出される。しかし、性能が制限され、ディスプレイを形成するパネルから切り離して適切なディスプレイドライバおよびセンサ回路を提供する必要があることによって、より複雑になり、コストが高くなる。

ＵＳ ６ ０２８ ５８１は、集積センサ構成を有するアクティブマトリクス液晶ディスプレイを開示する。この構成において、フォトダイオードは、各ピクセル（画素）において集積され、例えば手書き入力用のペンによる、タッチ入力を検出するか、またはディスプレイ上に形成されるイメージを検出するように構成される。しかし、このような構成は、アクティブマトリクスの変化を必要とし、実質的にフィルファクターを低減させ、従って、ディスプレイの画質を低減させる。

ＪＰ５−２５００９３は、入力ペンがディスプレイと接触している場合に、その座標を検出する構成を有するアクティブマトリクス液晶ディスプレイを開示する。入力ペンは、固定された電圧を生成し、ペンが接触している信号電極線上のデータを変化させる。変化した信号と入力データとの間の差は、接触の点を決定するために用いられる。入力ペンによって引き起こされる信号は、アドレシングマトリクスにおいて示され、これは、液晶層を必要としない。
Ｔ Ｔａｎａｋａら、「Ｅｎｔｒｙ ｏｆ Ｄａｔａ ａｎｄ Ｃｏｍｍａｎｄ ｆｏｒ ａｎ ＬＣＤ ｂｙ Ｄｉｒｅｃｔ Ｔｏｕｃｈ： Ａｎ Ｉｎｔｅｇｒａｔｅｄ ＬＣＤ Ｐａｎｅｌ」（ＳＩＤ １９８６） 米国特許第６０２８５８１号明細書 特開平５−２５００９３号公報

（発明の要旨）
本発明によると、アクティブマトリクスディスプレイおよびセンサ装置であって、ロウおよびカラムに構成されたディスプレイ画素のアレイであって、各画素は、表示されるイメージデータを受信するディスプレイデータ入力およびデータ入力からのイメージデータの入力をイネーブルするスキャン入力を有し、各カラムの画素のデータ入力は、それぞれのカラムデータ線に接続され、各ロウの画素のスキャン入力は、それぞれのロウスキャン線に接続されている、ディスプレイ画素のアレイと、データ信号をカラムデータ線に供給するデータ信号生成器と、スキャン信号をロウスキャン線に供給するスキャン信号生成器と、外部刺激に応答して、ディスプレイ画素によって、ディスプレイ画素内で、センサ信号を出力するカラムデータ線に接続されている出力構成とを含む、アクティブマトリクスディスプレイおよびセンサ装置が提供される。

センサ信号が、ディスプレイ画素の光学的に変動可能な領域によって、光学的に変動可能な領域内で生成されてもよい。

この装置は、データ信号生成器、スキャン信号生成器、出力構成、およびアレイの電子部品がその上に集積されたディスプレイ基板を含んでもよい。データ信号生成器はアレイの第１の端に沿って配置され、出力構成はアレイの第１の端の反対の第２の端に沿って配置されてもよい。

画素のそれぞれは、イメージ生成素子および電子スイッチを含んでもよい。イメージ生成素子のそれぞれは、液晶素子を含んでもよい。画素のそれぞれは、格納キャパシタを含んでもよい。電子スイッチのそれぞれは、薄膜トランジスタを含んでもよい。トランジスタのそれぞれは、画素スキャン入力に接続されているゲート、画素データ入力に接続されているソース、およびイメージ生成素子に接続されているドレインを有してもよい。

この装置は、データおよびスキャン信号生成器および出力構成のうちの少なくとも１つを制御するコントローラを含んでもよい。コントローラは、ディスプレイ基板上に集積されてもよい。この装置は、薄膜トランジスタとして実施されるアクティブデバイスを含んでもよい。

コントローラは、画素センサ信号のうちのいずれが出力構成によって出力されるかを制御するように構成されてもよい。コントローラは、画素センサ信号のうちのいずれが出力構成によって出力されるかを決定するようにプログラム化できてもよい。コントローラは、装置の動作中に、画素センサ信号のうちのいずれが出力構成によって出力されるかを変更するように再プログラム可能であってもよい。コントローラは、交互のイメージ書き込み段階およびセンサ読み出し段階を規定するように、データおよびスキャン信号生成器ならびに出力構成の動作を制御するように構成されてもよい。書き込み段階のそれぞれの間、イメージデータのフレームはアレイに書き込まれてもよい。連続的な書き込み段階の間の垂直帰線消去期間の間、読み出し段階がそれぞれ発生してもよい。

書き込み段階のそれぞれの間、少なくとも１つのイメージデータのロウがアレイに書き込まれてもよい。読み出し段階のそれぞれが、少なくとも１つの画素のロウからのセンサ信号を、前の書き込み段階の間にイメージデータが書き込まれた少なくとも１つのロウの後に、出力することを含んでもよい。

読み出し段階のそれぞれの間、画素の全てのセンサ信号が出力されてもよい。

読み出し段階のそれぞれの間、画素の全てのうちの適切なサブセットのセンサ信号が出力されてもよい。読み出し段階の間、画素の全てのうちの同じ適切なサブセットのセンサ信号が出力されてもよい。あるいは、読み出し段階の群のそれぞれの間に画素の全てのセンサ信号が出力されるように、画素の適切なサブセットは１群の読み出し段階のうちのそれぞれの読み出し段階の間に異なる画素を含んでもよい。

画素の適切なサブセットは、画素のロウの少なくとも１つの群を含み、少なくとも１つの群のそれぞれは、少なくとも１つのロウを含んでもよい。少なくとも１つの群が、アレイのカラム方向に実質的に均等に間隔が開けられた、複数の群を含んでもよい。少なくとも１つの群は、複数の隣接するロウを含んでもよい。

コントローラは、データおよびスキャン信号生成器ならびに出力構成の動作を、イメージデータをアレイに書き込み、同時に、アレイからセンサ信号を読み出すように制御するように構成されてもよい。データ信号生成器は、データ線のうちの第１のデータ線にイメージデータを供給するように構成され、出力構成は、同時に、画素の各ロウについて、第１のデータ線とは異なるデータ線のうちの第２のデータ線からセンサ信号を読み出すように構成されてもよい。第１および第２のデータ線は、画素のロウの全てについて同じであってもよい。

出力構成は、電圧、電流、格納された電荷およびキャパシタンスのうちの少なくとも１つを含む、画素の特徴に対応するものであってもよい。

出力構成は、カラムデータ線に接続されている複数のセンスアンプを含んでもよい。センスアンプの数は、データ線の数より少なく、各センスアンプは、それぞれの第１のマルチプレクサによって、データ線のセットのいずれか１つに接続可能であってもよい。出力構成は、センスアンプの出力に接続された複数のアナログ／デジタル変換器を含んでもよい。変換器の数は、センスアンプの数よりも少なく、センスアンプのそれぞれは、それぞれの第２のマルチプレクサによって、センスアンプ出力のセットのいずれか１つに接続可能であってもよい。出力構成は、変換器からの並列出力を直列出力に変換するシフトレジスタを含んでもよい。

本発明によれば、センサ機能性がアクティブマトリクスディスプレイ、例えば、アクティブマトリクス液晶ディスプレイに集積された装置を提供することが可能である。アクティブマトリクスを入力の手段として用いることによって、検知機能性を提供するために、アクティブマトリクスまたはドライバ回路を変更することが必要とされない。ピクセルアパーチャを低減する必要もないし、フィルファクターを低減する必要もないので、検知機能性を組み込むことによってディスプレイ品質が損なわれる必要はない。アクティブマトリクスおよびドライバ構成は、標準的な設計のものであってよく、さらなる検知機能性は、例えば、アクティブマトリクスの他の場合には用いられない側面に沿ってさらなる回路を集積することによって提供され得る。

プログラマブルなコントローラを有する実施形態において、ソフトウェアによって、例えば、特定のアプリケーションの要件に従って、センサおよび／またはディスプレイ動作が制御され得る装置を提供することが可能である。従って、アプリケーションによる各種の動作モードにおいて、同じ１つの装置が用いられ、実際の動作モードを規定するソフトウェアまたはプログラムは、外部ソース、例えば、イメージデータを装置に供給するハードウェアおよびソフトウェアの処理から容易に提供され得る。またこのようなプログラミングが表示されたイメージに関連付けられ、動作中に変更されることも可能である。例えば、制御アイコンがディスプレイに送られる場合、さらなるハードウェアまたはさらなる層が提供される必要なしに、タッチディスプレイ機能を提供するように、アイコンの領域におけるタッチに応答するように、装置は同時に構成され得る。

図面を通じて、同一の参照符号は同一の部材を指す。

アクティブマトリクス液晶ディスプレイおよびセンサ装置は、図式的に１で表されたディスプレイ基板上に形成され、表示されるべきイメージデータとともにタイミングおよび制御信号を受信する入力３に接続されたタイミングおよび制御回路２を含む。回路２は、ディスプレイソースドライバ４の形のデータ信号生成器、およびゲートドライバ５の形のスキャン信号生成器に適切な信号を供給する。ドライバ４および５は、任意の適切なタイプ、例えば、標準または従来型のドライバであってよく、これ以上は説明されない。

ディスプレイソースドライバ４は、６で示された画素（ピクセル）のアクティブマトリクスのカラムデータ線として機能する複数のマトリクスカラム電極に接続されているが、切り離され得る複数の出力を有する。ディスプレイソースドライバ出力は、ドライバが制御回路２によってイネーブルされる場合、例えば、データ線に接続されるのみである。カラム電極はアクティブマトリクス６の高さにわたって伸び、それぞれ、ピクセルのカラムのデータ入力に接続される。同様に、ドライバ５は、マトリクス６の幅にわたって伸びるロウ電極に接続されている複数の出力を有する。各ロウ電極は、ロウスキャン線として機能し、それぞれのロウのピクセルのスキャン入力に接続されている。

ピクセルのうちの１つを、１０でより詳細に示す。ピクセルは、標準的なアクティブマトリクス液晶タイプのピクセルである。ピクセル１０は、ポリシリコン薄膜トランジスタの形の電子スイッチ１１を含む。ポリシリコン薄膜トランジスタから構成された電子スイッチ１１のソースは、カラム電極１２に接続され、ゲートは、ロウ電極１３に接続され、ドレインは、液晶ピクセルイメージ生成素子１４および並行格納キャパシタ１５に接続される。

図１は、この構成の様々な部品の物理的なレイアウトを図式的に表す。全ての電子部品は、ディスプレイソースドライバ４がマトリクス６の上端に沿って配置され、ゲートドライバ５がマトリクス６の左端に沿って配置された状態で、ディスプレイ基板１上に集積される。ドライバ４および５、ならびにマトリクス６と、これらの相対的な配置とは、標準的なものまたは従来のものであってよい。

この構成は、さらに、マトリクス６の下端に沿って配置された出力構成１９を含む。構成２０は、回路２からの制御信号によって、制御、例えばイネーブルされる複数のセンスアンプ２０を含む。これらの複数のセンスアンプ２０の出力は、それぞれ、カラム電極に接続される。センスアンプの出力は、アナログデジタル変換ブロック２１に供給される。アナログデジタル変換ブロック２１は、センスアンプ２０によって検知されたアナログ値を並列デジタル出力に変換する。変換ブロック２１の出力は、読み出しシフトレジスタ２２に接続される。読み出しシフトレジスタ２２は、並列出力データを直列出力データに変換して、この構成のセンス出力２３に供給する。

ロウおよびカラムについて言及する場合、水平のロウおよび垂直のカラムに限定することを意図するものではなく、イメージデータがロウ毎に入力される標準的な周知の様式について言及される。ディスプレイにおいて、通常は、ピクセルロウは水平に構成され、カラムは垂直に構成されるが、このような構成は必須ではなく、ロウを、例えば、垂直に構成して、カラムを水平に構成してもよい。

使用において、ディスプレイのイメージデータは、任意の適切なソースによって、この構成の入力３に供給され、ドライバ４および５の動作に従って、アクティブマトリクス６によって表示される。例えば、ディスプレイがロウごとにリフレッシュされる典型的な構成において、図２に示すように、各フレームリフレッシュサイクルの始まりを示すフレーム同期化パルスＶＳＹＮＣとともに、直列に供給される。ピクセルイメージデータのロウは、ディスプレイソースドライバ４において、次々に入力され、スキャン信号は、適切なピクセルのロウに格納されるイメージデータをイネーブルするために、適切なロウ電極に供給される。従って、マトリクス６のピクセルロウは、ゲートドライバ５が通常一度に１つのロウにスキャン信号を供給し、上部ロウから開始して、フレームリフレッシュサイクルが完了したときに底部ロウで終了する状態で、一度に１つのロウずつリフレッシュされる。

図２に示す動作モードにおいて、各ディスプレイフレームは時間ｔ_ｄを費やし、リフレッシュ部分を含む。リフレッシュ部分の間、ピクセルのマトリクス６を一度に１つのロウずつリフレッシュするためにディスプレイデータが用いられ、リフレッシュ部分後に、垂直帰線消去期間ＶＢＬが続く。ディスプレイフレーム期間の終わりにおいて、センサフレーム同期化パルスは、装置の検知段階を形成する期間ｔ_ｓのセンサフレームを開始するように供給される。

検知段階の間、ディスプレイソースドライバ４の出力は、カラム電極から切り離され、センスアンプ２０は回路２によってイネーブルされる。その後、ゲートドライバ５はまた、マトリクス６の上部から底部へと、一度に１つずつロウ電極をスキャンし、センスアンプ２０によって検知される信号は、変換ブロック２１によってデジタルの形に変換され、シフトレジスタ２２によって、一度に１つのロウずつ読み出される。シフトレジスタ２２は、純粋な「１ビット」直列出力を生成するか、またはマルチビット直列ワード出力を生成し得る。

表示段階の間、ピクセル１０がリフレッシュされるときに、ゲートドライバ５は、スキャン信号をロウ電極１３に供給し、それにより薄膜トランジスタ１１をオンにする。ディスプレイソースドライバ４は、イメージ生成素子の所望の表示状態を表す電圧を同時にカラム電極１２に供給し、所望のイメージ外観を決定するための電荷が、カラム電極１２から格納キャパシタ１５、および、イメージ生成液晶素子１４へと転送される。イメージ生成液晶素子１４も、キャパシタとして機能する。素子１４にかけられる電圧は、素子に、公知の様態で所望のイメージのグレーレベルを表示させる。液晶ピクセルイメージ生成素子１４は、表示動作を引き起こす光学的に変動可能な領域を含む。

１０で示されるような標準的なディスプレイピクセルは、あらゆる実質的な変更を必要とすることなく、外部刺激を検知するために用いられ得る。例えば、Ｔ．Ｔａｎａｋａらの「Ｅｎｔｒｙ ｏｆ Ｄａｔａ ａｎｄ Ｃｏｍｍａｎｄ ｆｏｒ ａｎ ＬＣＤ ｂｙ Ｄｉｒｅｃｔ Ｔｏｕｃｈ： Ａｎ Ｉｎｔｅｇｒａｔｅｄ ＬＣＤ Ｐａｎｅｌ」（ＳＩＤ １９８６）に開示されているように、各ディスプレイピクセルは、タッチ入力を検出するために用いられ得る。ＬＣＤアセンブリの上部ガラスプレートに印加される圧力は、圧力が印加される領域の周りの液晶の変形の原因となる。この変形は、液晶素子１４のキャパシタンスの検出可能な変化を引き起こす。このキャパシタンスの変化は、液晶素子１４の光学的に変動可能な領域によって、その内部で生成された信号を表す。

検知段階の間、ピクセル１０を含むロウがロウ電極１３の上のドライバ５からのスキャン信号によってイネーブルされるときに、素子１４は、キャパシタ１５と共に、トランジスタ１１によって、カラム電極１２に接続される。従って、ピクセル内の特徴の外部刺激の結果としてのあらゆる変化は、カラム電極１２に接続されたセンスアンプ２０のうちの１つに対してアクセス可能にされる。このことにより、刺激によって得られる特徴は、センスアンプによって、アナログ値に変換される。センスアンプによって検知された特徴は、ピクセル電圧、電流、格納された電荷またはキャパシタンス、あるいは、これらの任意の組合せであってもよい。

動作のサイクルは、ディスプレイデータの次のフレームを用いてディスプレイのリフレッシュを開始させるＶＳＹＮＣパルスから開始されて繰り返される。ディスプレイフレーム時間ｔ_ｄは、センサフレーム時間ｔ_ｓと等しくてもよいし、等しくなくてもよい。

図２は、前のディスプレイフレームの垂直帰線消去期間ＶＢＬ後に発生するセンサフレームを示すが、センサフレームは、ディスプレイフレームの消去期間内に発生してもよい。ロウの全ては、センサフレームの間のセンサデータについてスキャンされ得る。あるいは、ピクセルのロウの異なる適切なサブセットは、複数のフレームのそれぞれの間、複数のディスプレイフレームの期間にわたってセンサデータについてマトリクス全体がスキャンされるように、スキャンされ得る。例えば、センサデータについてスキャンされるロウの数は、ディスプレイフレームレートに依存し得、スキャンされるロウのパターンは、タイミングおよび制御回路２内のソフトウェアによって決定され得る。このような構成は、センサフレームの間にマトリクス全体をスキャンする場合と比較して、表示されるイメージの質を向上させるために用いられ得、ディスプレイが、検知機能性を提供しない従来のディスプレイのフレームレートと同じ速さにフレームレートを維持することを可能にする。本明細書中で用いられる用語「適切なサブセット」は、空のセットおよび完全なセットを除く、完全なセットのサブセットであると定義される。

図３は、表示および検知段階が、各ロウのリフレッシュ期間またはロウ時間の間に行われる、別の動作モードを示す図である。各ロウ時間の始まりは、水平同期化パルスＨＳＹＮＣによって規定される。マトリクス６のピクセルの第１のロウまたは上部ロウは、ゲートドライバ５のフレームの第１のスキャンパルスによってイネーブルされ、第１のロウのピクセル１０のトランジスタ１１がオンにスイッチされ、そのロウの液晶素子１４が、格納キャパシタ１５と共に、それぞれのカラム電極１２に接続される。回路２は、センスアンプ２０をイネーブルし、ディスプレイソースドライバ出力は、検知動作を妨害しないように、電極１２から切断されるか、または絶縁される。ディスプレイソースドライバ４がイナクティブである場合、その出力が電極１２から切り離されるようなディスプレイソースドライバである実施形態において、変更は必要なく、ドライバ４は標準的なタイプまたは公知のタイプのドライバであってよい。あるいは、ドライバ回路の設計に起因して、ドライバ出力が切り離されない場合、電極１２からの出力を切り離す手段が提供され、回路２によって制御される。

図３において、第１のロウのセンサデータは、Ｓ１で開始する。検知段階の終わりにおいて、出力構成１９は、回路２によって、マトリクス６のイネーブルされた第１のロウのピクセル特徴に応答しないようにされる。所望のピクセル光学特徴についての適切なアナログ電圧の形のディスプレイデータは、ディスプレイソースドライバ４によって、カラム電極１２に供給され、各ピクセルについての適切な電荷は、素子１４に転送される。その後、第１のロウのスキャン信号が、ゲートドライバ５によってディセーブルされ、ピクセル１０のトランジスタ１１がオフにスイッチされて、素子１４をカラム電極１２から切り離す。これで、マトリクス６の第１のロウのリフレッシュが完了する。

この動作サイクルは、マトリクス全体がセンサ信号についてスキャンされ、イメージデータのフレームを用いてリフレッシュされるまで、マトリクス６の各ロウについて、繰り返される。検知段階において、各ピクセルに格納されたディスプレイデータが壊れたり、破壊されたりする可能性があるので、検知段階は、マトリクス６の各ロウについて、ディスプレイリフレッシュ段階の前に行われる。

図４は、イメージデータの各フレームによって、マトリクス６全体がリフレッシュされるが、検知段階の間Ｎ番目のピクセルのロウ（ただし、Ｎは１よりも大きい整数であり、図４に示す実施形態においては値３）のみが用いられる、他の動作モードを示す図である。この動作モードは、図２および３に示したモードのいずれかを用いて行われ得る。Ｎの値を選択することによって、検知機能の空間的解像度が、要件に従って選択され得る。多くの適用例において、必要とされる検知解像度は、必要とされる表示解像度よりも実質的に低い。検知段階の間にスキャンされるロウの数を低減することによって、電力消費および検知段階の間のマトリクス６のスキャンにかかる時間が低減される。

検知段階の間スキャンされる実際のロウのパターンは、タイミングおよび制御回路２内のソフトウェアによって決定され得る。例えば、Ｎの値は、装置の入力３に供給される信号のソースによって設定され得る。あるいは、検知の均一な解像度が必要とされない適用例において、検知段階のロウのパターンは回路２において入力され得、検知されるロウはマトリクス６にわたって間隔が均一に開けられていなくてもよい。

図５は、センサ信号について一部のピクセルロウのみがスキャンされる、他の動作モードを示す図である。１群、この場合は、４つのピクセルの連続的なロウまたは隣接するロウは、各センサフレームの間、検知のためにスキャンされる。上記と同様、スキャンされるロウの数は、回路２内のソフトウェアによって決定され得る。さらに、このモードは、図４に示すモードと組み合わされてもよく、この場合、互いから間隔を開けられた連続的なロウの群が、検知のためにスキャンされる。

図４および５において、センサ動作の間にスキャンされるロウは、例えば、１３ａのように、太線で示される。

図６は、センサ動作の間、一部のピクセルのカラムのみがスキャンされる、さらなる動作モードを示す図である。上記と同様、スキャンされるカラムは、１２ａのように太線で示されている。このモードにおいて、表示および検知動作は、同時に実行されるが、ピクセルの各カラムは、検知または表示を行い、両方行うことはない。表示に用いられているピクセルのカラムは、カラム電極によってディスプレイソースドライバ４に接続され、検知に用いられているピクセルのカラムは、ドライバ４の出力から切り離され、センスアンプ２０に接続されている。特に、表示機能は検知機能を妨害し、検知機能は表示機能を妨害するので、ピクセルの各カラムはディスプレイドライバ出力およびセンスアンプに同時に接続されない方がよい。

上記と同様、検知のためのカラムのパターンは、回路２内のソフトウェアによって決定され得る。ドライバ４またはセンスアンプ２０に接続されているソース線のパターンは、ロウ毎、かつ／または、フレーム毎に変化し得る。これらのパターンを制御する回路のプログラミングは、パターンを変化させるように、再プログラムすることによって、時刻毎に変化し得る。これは、検知および表示ピクセルの所望のパターンを得るために、ロウ毎またはフレーム毎に行われてもよい。

上記の動作モードは、必ずしも相互排反でなくてもよく、組み合わせられてもよい。従って、あらゆる所望の表示または検知パターンを、不必要にピクセルをスキャンすることなく得ることができる。

これらの技術は、センサデータについてスキャンされるマトリクス６の領域を、表示されたイメージに関連付けるために用いられ得る。例えば、アイコンを表示して、アイコンが表示されている領域のみをセンサデータについてスキャンしてもよい。

センスアンプ２０およびアナログデジタル変換器２１は、任意の適切な構成によって実施され、これらの適切な構成の例は、図７に示される。この例において、各センスアンプは、Ｈ．Ｍｏｒｉｍｕｒａらによる「Ａ Ｎｏｖｅｌ Ｓｅｎｓｏｒ Ｃｅｌｌ Ａｒｃｈｉｔｅｃｔｕｒｅ ａｎｄ Ｓｅｎｓｉｎｇ Ｃｉｒｃｕｉｔｓ Ｓｃｈｅｍｅ ｆｏｒ Ｃａｐａｃｉｔｉｖｅ Ｆｉｎｇｅｒｐｒｉｎｔ Ｓｅｎｓｏｒｓ」（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ、ｖｏｌ．３５、ｎｏ．５、２０００年５月）に記載されているように、電荷転送アンプ２０ａとして実施されている。各変換器は、２１ａで示すように、電荷リディストリビューションアナログデジタル変換器として実施され得る。この変換器は、Ｄ．ＪｏｈｎｓおよびＫ．Ｍａｒｔｉｎによる「Ａｎａｌｏｇｕｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｓｉｇｎ」（Ｗｉｌｅｙ、１９９７年）に開示されている。両方の文書の内容は、本明細書中で参考として援用され、従って、これらの構成は、さらに説明されない。

図８は、アナログデジタル変換器２１ａの数が電荷転送アンプ２０ａの数より少ない構成を示す図である。この場合、各変換器２１ａは、マルチプレクサ３０を介して、いくつかの電荷転送アンプ２０ａの出力に接続される。マルチプレクサ３０は、一度に１つずつのアンプ２０ａを変換器２１ａの入力に接続するように制御される。図９は、電荷転送アンプ２０ａの数がカラム電極１２の数よりも少ないこの構成の変形例を示す図である。各電荷転送アンプ２０ａは、マルチプレクサ３１がカラム電極を一度に１つずつ対応するアンプ２０ａの入力に接続するように構成されている状態で、さらなるマルチプレクサ３０によってカラム電極１２のセットに接続される。このような構成は、出力構成に必要な基板面積を低減させ、ディスプレイ解像度を低くし、ディスプレイサイズを大きくする必要を無くすために用いられ得る。

出力構成１９は、ドライバ４および５、ならびにアクティブマトリクス６をディスプレイ基板上に形成するための公知の技術のいずれかを用いて、基板１上に形成され得る。例えば、装置全体のアクティブデバイスは、ポリシリコン薄膜トランジスタとして形成され得る。従って、製造プロセスの間、工程をさらに追加することなく、または実質的に追加することなく、出力構成１９を追加することが可能である。

従って、集積されたセンサ機能性を標準的な実質的に変更されていないタイプのアクティブマトリクス液晶ディスプレイに追加する装置を提供することが可能である。ドライバ４および５、ならびにアクティブマトリクスディスプレイ６は、標準的なタイプまたは公知のタイプのディスプレイであってよく、センサ機能性を提供するために変更、または実質的な変更を必要としない。従って、ディスプレイの外観は、センサ機能性によって影響される必要はなく、出力構成１９を基板１の他の場合には用いられない部分に追加することによって効率的に提供される。スキャンパルスのタイミングおよびシーケンスを制御することによって、構成は、例えば、表示および検知段階の異なるモードを提供するなど、異なる様態で動作し得る。また、検知の解像度および頻度は、回路２に提供される制御信号によって設定され得る。

センサ機能性をＡＭＬＣＤなどのアクティブマトリクスディスプレイに組み込む装置が提供される。ＬＣＤピクセル１０のアクティブマトリクス６には、標準的なディスプレイソースドライバ４およびゲートドライバ５が設けられる。ディスプレイソースドライバ４は、センスアンプ２０を含む出力構成１９にも接続されているカラム電極１２に応答する必要なピクセル応答を生成するデータ信号を供給する。動作の表示段階の間、ＡＭＬＣＤは、マトリクス６が一度に１ロウずつ、フレームごとにリフレッシュされる状態で、動作する。フレーム間において、センスアンプ２０がイネーブルされ、マトリクス６がまた、ゲートドライバ５によってスキャンされる。各ピクセルの特徴は、関連するセンスアンプ２０によって検知され、構成の出力２３で供給される外部刺激を表す。

以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。

図１は、本発明の実施形態を構成するアクティブマトリクスディスプレイおよびセンサ構成の模式的なブロック図である。 図２は、図１の装置の動作の第１のモードを示すタイミング図である。 図３は、図１の装置の動作の第２のモードを示すタイミング図である。 図４は、図１の装置の動作のさらなるモードを示す図１に類似する図である。 図５は、図１の装置の動作のさらなるモードを示す図１に類似する図である。 図６は、図１の装置の動作のさらなるモードを示す図１に類似する図である。 図７は、図１の装置のセンスアンプおよび変換器を示す回路図である。 図８は、図１の装置の出力構成の第１の例を示す模式的なブロック図である。 図９は、図１の装置の出力構成の第２の例を示す模式的なブロック図である。

符号の説明

２ タイミングおよび制御
４ ディスプレイソースドライバ
５ ゲートドライバ
２０ センスアンプ
２１ アナログデジタル変換
２２ 読み出しシフトレジスタ

Claims (36)

1. アクティブマトリクスディスプレイおよびセンサ装置であって、
   ロウおよびカラムに構成されたディスプレイ画素のアレイであって、各画素は、表示されるイメージデータを受信するディスプレイデータ入力および該データ入力からのイメージデータの入力をイネーブルするスキャン入力を有し、各カラムの該画素の該データ入力は、それぞれのカラムデータ線に接続され、各ロウの該画素の該スキャン入力は、それぞれのロウスキャン線に接続されている、ディスプレイ画素のアレイと、
   データ信号を該カラムデータ線に供給するデータ信号生成器と、
   スキャン信号を該ロウスキャン線に供給するスキャン信号生成器と、
   外部刺激に応答して、該ディスプレイ画素によって、該ディスプレイ画素内で生成されるセンサ信号を出力する該カラムデータ線に接続されている出力構成と
   を含む、アクティブマトリクスディスプレイおよびセンサ装置。
2. 前記センサ信号が、前記ディスプレイ画素の光学的に変動可能な領域によって、該光学的に変動可能な領域内で生成される、請求項１に記載の装置。
3. 前記データ信号生成器、前記スキャン信号生成器、前記出力構成、および前記アレイの電子部品がその上に集積されたディスプレイ基板を含む、請求項１に記載の装置。
4. 前記データ信号生成器は前記アレイの第１の端に沿って配置され、前記出力構成は該アレイの該第１の端の反対の第２の端に沿って配置される、請求項３に記載の装置。
5. 前記画素のそれぞれは、イメージ生成素子および電子スイッチを含む、請求項１に記載の装置。
6. 前記イメージ生成素子のそれぞれは、液晶素子を含む、請求項５に記載の装置。
7. 前記画素のそれぞれは、格納キャパシタを含む、請求項５に記載の装置。
8. 前記電子スイッチのそれぞれは、薄膜トランジスタを含む、請求項５に記載の装置。
9. 前記トランジスタのそれぞれは、前記画素スキャン入力に接続されているゲート、前記画素データ入力に接続されているソース、および前記イメージ生成素子に接続されているドレインを有する、請求項８に記載の装置。
10. 前記データおよびスキャン信号生成器および前記出力構成のうちの少なくとも１つを制御するコントローラを含む、請求項１に記載の装置。
11. 前記データおよびスキャン信号生成器および前記出力構成のうちの少なくとも１つを制御するコントローラを含み、
    該コントローラは、前記ディスプレイ基板上に集積されている、請求項３に記載の装置。
12. 薄膜トランジスタとして実施されるアクティブデバイスを含む、請求項１１に記載の装置。
13. 前記コントローラは、前記画素センサ信号のうちのいずれが前記出力構成によって出力されるかを制御するように構成されている、請求項１０に記載の装置。
14. 前記コントローラは、前記画素センサ信号のうちのいずれが前記出力構成によって出力されるかを決定するようにプログラム化できる、請求項１３に記載の装置。
15. 前記コントローラは、前記装置の動作中に、前記画素センサ信号のうちのいずれが前記出力構成によって出力されるかを変更するように再プログラム可能である、請求項１４に記載の装置。
16. 前記コントローラは、交互のイメージ書き込み段階およびセンサ読み出し段階を規定するように、前記データおよびスキャン信号生成器ならびに前記出力構成の動作を制御するように構成される、請求項１０に記載の装置。
17. 前記書き込み段階のそれぞれの間、イメージデータのフレームは前記アレイに書き込まれる、請求項１６に記載の装置。
18. 連続的な該書き込み段階の間の垂直帰線消去期間の間、前記読み出し段階がそれぞれ発生する、請求項１６に記載の装置。
19. 前記書き込み段階のそれぞれの間、少なくとも１つのイメージデータのロウが前記アレイに書き込まれる、請求項１６に記載の装置。
20. 前記読み出し段階のそれぞれが、少なくとも１つの画素のロウからの前記センサ信号を、前の書き込み段階の間にイメージデータが書き込まれた該少なくとも１つのロウの後に、出力することを含む、請求項１９に記載の装置。
21. 前記読み出し段階のそれぞれの間、前記画素の全てのセンサ信号が出力される、請求項１６に記載の装置。
22. 前記読み出し段階のそれぞれの間、前記画素の全てのうちの適切なサブセットのセンサ信号が出力される、請求項１６に記載の装置。
23. 前記読み出し段階の間、前記画素の全てのうちの同じ前記適切なサブセットのセンサ信号が出力される、請求項２２に記載の装置。
24. 前記読み出し段階の群のそれぞれの間に前記画素の全ての前記センサ信号が出力されるように、前記画素の前記適切なサブセットは１群の読み出し段階のうちのそれぞれの読み出し段階の間に異なる画素を含む、請求項２２に記載の装置。
25. 前記画素の適切なサブセットは、画素のロウの少なくとも１つの群を含み、該少なくとも１つの群のそれぞれは、少なくとも１つのロウを含む、請求項２２に記載の装置。
26. 前記少なくとも１つの群が、前記アレイのカラム方向に実質的に均等に間隔が開けられた、複数の群を含む、請求項２５に記載の装置。
27. 前記少なくとも１つの群は、複数の隣接するロウを含む、請求項２５に記載の装置。
28. 前記コントローラは、前記データおよびスキャン信号生成器ならびに前記出力構成の動作を、イメージデータを前記アレイに書き込み、同時に、該アレイからセンサ信号を読み出すように制御するように構成される、請求項１３に記載の装置。
29. 前記データ信号生成器は、前記データ線のうちの第１のデータ線にイメージデータを供給するように構成され、前記出力構成は、同時に、前記画素の各ロウについて、該第１のデータ線とは異なる前記データ線のうちの第２のデータ線からセンサ信号を読み出すように構成される、請求項２８に記載の装置。
30. 前記第１および第２のデータ線は、前記画素のロウの全てについて同じである、請求項２９に記載の装置。
31. 前記出力構成は、電圧、電流、格納された電荷およびキャパシタンスのうちの少なくとも１つを含む、前記画素の特徴に応じる、請求項１に記載の装置。
32. 前記出力構成は、前記カラムデータ線に接続されている複数のセンスアンプを含む、請求項１に記載の装置。
33. 前記センスアンプの数は、前記データ線の数より少なく、各センスアンプは、それぞれの第１のマルチプレクサによって、該データ線のセットのいずれか１つに接続可能である、請求項３２に記載の装置。
34. 前記出力構成は、前記センスアンプの出力に接続された複数のアナログ／デジタル変換器を含む、請求項３２に記載の装置。
35. 前記変換器の数は、前記センスアンプの数よりも少なく、該センスアンプのそれぞれは、それぞれの第２のマルチプレクサによって、前記センスアンプ出力のセットのいずれか１つに接続可能である、請求項３４に記載の装置。
36. 前記出力構成は、前記変換器からの並列出力を直列出力に変換するシフトレジスタを含む、請求項３４に記載の装置。

Images