JP2004264423A - 平面表示装置、表示用駆動回路、および表示用駆動方法 - Google Patents
平面表示装置、表示用駆動回路、および表示用駆動方法 Download PDFInfo
- Publication number
- JP2004264423A JP2004264423A JP2003053187A JP2003053187A JP2004264423A JP 2004264423 A JP2004264423 A JP 2004264423A JP 2003053187 A JP2003053187 A JP 2003053187A JP 2003053187 A JP2003053187 A JP 2003053187A JP 2004264423 A JP2004264423 A JP 2004264423A
- Authority
- JP
- Japan
- Prior art keywords
- display
- lines
- memory
- video signal
- scanning lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】映像信号の変換に必要とされるメモリ容量を低減する。
【解決手段】平面表示装置は複数の走査線Yと、複数の走査線Yに交差する複数の信号線Xと、複数の走査線Yおよび複数の信号線Xとの交差位置に配置され各々一対の走査線Yおよび信号線X間の電圧に対応して駆動される複数の表示画素PXと、複数の表示画素PXに対するデジタル映像信号を処理する映像信号処理回路4と、複数の走査線Yを順次駆動する走査線ドライバ3と、走査線ドライバ3によって複数の走査線Yの各々が駆動される間に映像信号処理回路4からの処理結果に基づいて複数の信号線Xを電圧パルス方式で駆動する信号線ドライバ2とを備える。特に、映像信号処理回路4はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリ42を含む。
【選択図】 図1
【解決手段】平面表示装置は複数の走査線Yと、複数の走査線Yに交差する複数の信号線Xと、複数の走査線Yおよび複数の信号線Xとの交差位置に配置され各々一対の走査線Yおよび信号線X間の電圧に対応して駆動される複数の表示画素PXと、複数の表示画素PXに対するデジタル映像信号を処理する映像信号処理回路4と、複数の走査線Yを順次駆動する走査線ドライバ3と、走査線ドライバ3によって複数の走査線Yの各々が駆動される間に映像信号処理回路4からの処理結果に基づいて複数の信号線Xを電圧パルス方式で駆動する信号線ドライバ2とを備える。特に、映像信号処理回路4はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリ42を含む。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は複数の表示画素が例えば表面伝導型電子放出素子を用いて構成されるフィールド・エミッション・ディスプレイ(FED)のような平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【0002】
【従来の技術】
FEDは、一般に表示パネル、この表示パネルを駆動する駆動回路とを備える。表示パネルは、横(水平)方向に伸びる複数の走査線、これら走査線に交差して縦(垂直)方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む。カラー表示用の表示パネルでは、例えば水平方向において隣接する3個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤(R)、緑(G)または青(B)の蛍光体で構成される。
【0003】
駆動回路は、映像信号を処理する映像信号処理回路、複数の走査線の一端に接続される走査線ドライバ、および複数の信号線の一端に接続される信号線ドライバ等を含む。走査線ドライバは走査信号を用いて複数の走査線を順次駆動し、信号線ドライバは各走査線が駆動される間に映像信号処理回路からの映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【0004】
ところで、従来の映像信号処理回路は例えば図7に示すようにAD変換回路、ガンマ補正回路、変換テーブル等を含む。ここで、AD変換回路は例えばTV放送番組等のアナログ映像信号をデジタル形式に変換する。この映像信号はさらにガンマ補正回路でガンマ補正され、このガンマ補正後に変換テーブルで信号線ドライバの駆動方式に適合する値に変換され、信号線ドライバに供給される。一般に、ガンマ補正回路および変換テーブルは映像信号の入力値に対応する値を出力するようなメモリで構成することが可能である。
【0005】
また、複数の表示画素が表面伝導型電子放出素子を用いて構成される場合には、例えば図8に示す素子特性差補正メモリおよび乗算器が製造プロセスに依存して複数の表示画素間に生じる素子特性のバラツキを補償するために設けられる。素子特性差補正メモリは全表示画素の素子特性を測定した結果を反映した補正係数として複数の補正データを保持し、乗算器は各表示画素に対する映像信号にこの表示画素の補正データを乗じる。これにより、同一レベルの映像信号に対する輝度を均一化することができる。(例えば、特許文献1を参照。)
【0006】
【特許文献1】
特開平7−181911号公報
【0007】
【発明が解決しようとする課題】
図7に示す映像信号処理回路では、階調数分のガンマ補正回路用データに加えて階調数分の変換テーブル用データを用意しなくてはならず、これに伴って合計のメモリ容量も不必要に多くなっている。また、図8に示す映像信号処理回路では、素子特性差補正メモリが表示パネルの全表示画素数分の補正データを格納するためのメモリ容量を必要とする。ここで、表示パネルの画素数が横1280×3(RGB)で縦720であるとし、AD変換回路が映像信号を1024階調表示可能な10ビットのデジタル映像信号を出力すると仮定すれば、素子特性差補正メモリのメモリ容量は10(階調ビット)×1280(横画素数)×3(RGB)×720(縦画素数)≒27.6Mビットとなり、結果として製造コストが著しく上昇してしまう。さらに、全表示画素の素子特性がFED製造後の検査時に測定される場合には、例えば素子特性差補正メモリを揮発性として、不揮発性の補助メモリがこの素子特性差補正メモリに接続される。この補助メモリは全表示画素の素子特性の測定結果に基づいて作成された複数の補正データを保持し、FEDの電源投入時にこれら補正データを素子特性補正メモリに転送する。この構成は、FEDの製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができるが、補助メモリが素子特性差補正メモリと同じメモリ容量を必要とするために製造コストをさらに上昇させる結果となる。加えて、補助メモリから素子特性差補正メモリへのデータ転送量が膨大であるために電源投入後すぐに画像を表示することができない。
【0008】
本発明の目的は映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む平面表示装置が提供される。
【0010】
また、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む表示用駆動回路が提供される。
【0011】
さらに、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、複数の表示画素に対するデジタル映像信号を処理し、複数の走査線を順次駆動し、複数の走査線の各々が駆動される間にデジタル映像信号の処理結果に基づいて複数の信号線を電圧パルス方式で駆動し、デジタル映像信号処理はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる表示用駆動方法が提供される。
【0012】
これら平面表示装置、表示用駆動回路、および表示用駆動方法では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に2種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリの合計メモリ容量を低減することができる。
【0013】
【発明の実施の形態】
以下、本発明の第1実施形態に係る平面表示装置について添付図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横:縦=1280:720という720PハイビジョンXGA解像度を持つフィールド・エミッション・ディスプレイ(FED)装置である。
【0014】
図1はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル1、信号線ドライバ2、走査線ドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6を備える。表示パネル1は横(水平)方向に伸びるm(=720)本の走査線Y(Y1〜Ym)、これら走査線Y1〜Ymに交差して縦(垂直)方向に伸びるn(=1280×3)本の信号線X(X1〜Xn)、並びにこれら走査線Y1〜Ymおよび信号線X1〜Xnの交差位置近傍に配置されるm×n(=約276万)個の表示画素PXを支持基板上に有する。各カラー表示画素は水平方向において隣接する3個の表示画素PXにより構成される。このカラー表示画素では、3個表示画素PXがそれぞれ表面伝導型電子放出素子11およびこれら電子放出素子11から放出される電子ビームにより発光する赤(R)、緑(G)、および青(B)の蛍光体12により構成される。各走査線Yは対応行の表示画素PXの電子放出素子11に接続される走査電極として用いられ、各信号線Xは対応列の表示画素PXの電子放出素子11に接続される信号電極として用いられる。
【0015】
信号線ドライバ2、走査線ドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6は表示パネル1の駆動回路として用いられ、表示パネル1の周囲に配置される。信号線ドライバ2は信号線X1〜Xnに接続され、走査線ドライバ3は走査線Y1〜Ymに接続される。入力回路5は外部の信号源から供給されるアナログRGB映像信号および同期信号の入力処理を行い、映像信号を映像信号処理回路4に供給し、同期信号をタイミング発生回路6に供給する。映像信号処理回路4は入力回路5からの映像信号に対してデジタル形式の信号処理を行う。タイミング発生回路6は同期信号に基づいて信号線ドライバ2、走査線ドライバ3および映像信号処理回路4の動作タイミングを制御する。この制御により、走査線ドライバ3は走査信号を用いて走査線Y1〜Ymを順次駆動し、信号線ドライバ2は走査線Y1〜Ymの各々が走査線ドライバ3によって駆動される間に電圧パルス方式の信号線駆動信号により信号線X1〜Xnを駆動する。
【0016】
映像信号処理回路4は、水平同期信号に同期して入力回路5から供給されるアナログRGB映像信号をデジタル形式に変換するAD変換回路41およびガンマ補正を兼ねてAD変換回路41からのデジタルRGB映像信号を信号線駆動信号の電圧パルス方式に適合する値に変換する変換テーブルメモリ42を有する。AD変換回路41では、アナログRGB映像信号が各表示画素PXについて例えば1024階調表示可能な10ビット階調データに変換される。変換テーブルメモリ42はこの階調データの全階調値に割り当てられる1024個の10ビット変換データを変換テーブルとして格納している。
【0017】
信号線ドライバ2はラインメモリ20、ラインメモリ21、および駆動信号発生回路22を含む。ラインメモリ20は各水平走査期間においてタイミング発生回路6から供給されるクロックCK1に同期して1水平ライン分の映像信号をサンプリングし、これら映像信号、すなわちn個の階調データを並列的に出力する。ラインメモリ21は全ての階調データがラインメモリ20から出力された状態でタイミング発生回路6から供給されるラッチパルスDLに応答してこれら階調データをラッチし、ラインメモリ20が再びサンプリング動作する後続の1水平走査期間において階調データを保持する。駆動信号発生回路22はラインメモリ21から並列的に出力される階調データにそれぞれ対応するパルス振幅およびパルス幅を有するn個の電圧パルスを信号線駆動信号として発生して信号線X1〜Xnに供給する。駆動信号発生回路22はカウンタ23、n個のパルス幅変調回路24、およびn個の出力バッファ25を含む。カウンタ23は10ビットの構成であり、各水平走査期間の開始に伴ってタイミング発生回路6から供給されるリセット信号RSTに応答して初期化されこのリセット信号RSTに続いてタイミング発生回路6から供給されるクロックCK2をカウントアップし、各水平走査期間のうちの有効映像期間を1024段階の時間長で表す10ビットのカウントデータを出力する。各パルス幅変調回路23は例えばラインメモリ21から供給される対応階調データとカウンタ23から供給されるカウントデータとを比較し、カウントデータが階調データに到達するまでの期間に等しいパルス幅の電圧パルスを出力するようなコンパレータからなる。各出力バッファ25は外部から供給される基準電圧V1,V2,V3,およびV4を対応パルス幅変調回路23に供給される階調データの上位2ビットに基づいて選択し、このパルス変調回路23からのパルス電圧のパルス幅に等しい期間だけ選択基準電圧を出力するように構成される。これにより、パルス幅変調回路23からの電圧パルスがこれら基準電圧V1,V2,V3,およびV4のうちのいずれかに等しいパルス振幅に増幅される。信号線駆動信号は階調データの階調値に依存したパルス振幅およびパルス幅を有する正の電圧である。
【0018】
走査線ドライバ3は垂直同期信号を1水平走査期間毎にシフトしてm個の出力端の1つから出力するシフトレジスタ31、およびこれらm個の出力端からのパルスにそれぞれ応答して走査信号を走査線Y1〜Ymに出力するm個の出力バッファ32を含む。この走査信号は走査電圧端子から供給される負の電圧Vyonであり、1水平走査期間だけ出力される。各電子放出素子11では、信号線Xおよび走査線Yからなる電極間の素子電圧Vfがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体12を励起する。各表示画素PXの輝度は信号線駆動信号のパルス幅およびパルス振幅に依存して電子放出素子11に流れる放出電流Icによって制御される。
【0019】
図2は電子放出素子11が設計通りに形成された場合に得られる素子電圧Vfに対する放出電流Icの特性を示す。基準電圧V1,V2,V3,およびV4は、電子放出素子11が図2に示すI4を放出電流Icの最大値として駆動される場合に放出電流Icの最大値I4を4等分した放出電流Icの値I1,I2,I3,およびI4に対応する素子電圧Vfの値に設定される。
【0020】
図3は各電子放出素子11の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示す。図3では、変換テーブルメモリ42に入力される階調データの階調値と変換テーブルメモリ42から出力される階調データの階調値との関係が太線で示される。具体的には、入力階調値が0〜255という範囲にある場合、この入力階調値は0〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V1に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して0〜1023という範囲の時間長に設定される。入力階調値が256〜511という範囲にある場合、この入力階調値は512〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V2に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して511〜1023という範囲の時間長に設定される。入力階調値が512〜767という範囲にある場合、この入力階調値は684〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V3に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して684〜1023という範囲の時間長に設定される。入力階調値が768〜1023という範囲にある場合、この入力階調値は768〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V4に等しい電圧値に設定され、パルス幅はこれら階調値にそれぞれ対応して768〜1023という範囲の時間長に設定される。
【0021】
図4は信号線ドライバ2の動作により得られる信号波形を示す。カウンタ23は水平同期信号に同期して初期化された時点からクロックCK2のカウントを開始し1024個を越えるまで継続する。ここで、階調データが例えば767のような階調値で映像信号処理回路4のAD変換回路41から出力されると、この階調データが変換テーブルメモリ42で1023という最大階調値に変換される。この後、階調データはラインメモリ20および21を介してパルス幅変調回路24のコンパレータに供給され、カウンタ23からのカウント値と比較される。コンパレータはカウント値が初期状態の0から階調データの階調値である1023に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ25はパルス幅変調回路24に入力された階調データの上位2ビットに基づいて基準電圧V3を選択する。従って、信号線駆動信号のパルス振幅は基準電圧V3に等しい電圧値に設定され、パルス幅は1023という階調値に対応して1023という時間長に設定される。また、AD変換回路41が例えば768のような階調値で階調データを出力すると、この階調データが変換テーブルメモリ42で1023に対して低い768という階調値に変換される。この後、階調データはラインメモリ20および21を介してパルス幅変調回路24のコンパレータに供給され、カウンタ23からのカウントデータと比較される。コンパレータはカウント値が初期状態の0から階調データの階調値に等しい768に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ25はパルス幅変調回路24に入力された階調データの上位2ビットに基づいて基準電圧V4を選択する。従って、信号線駆動信号のパルス振幅は基準電圧V4に等しい電圧値に設定され、パルス幅は768という階調値に対応して768という時間長に設定される。このようにしてAD変換回路41から出力される階調データの階調値は、走査信号が供給される状態で信号線駆動信号のパルス振幅およびパルス幅の積に変換されることになる。この結果、図5に示すような傾きの比例関係が電子放出素子11の輝度とAD変換回路から出力される階調データの階調値との間に得られる。
【0022】
変換テーブルメモリ42内の変換データは、実際には階調データの階調値に対する電子放出素子11の輝度を図5に示す一定の傾きの直線に沿って変化させるのではなく、図5に示すガンマ補正曲線に沿って電子放出素子11の輝度を変化させるように選定される。ここでは、各変換データが階調データと同様な10ビットのワード長に設定されているが、例えば変換データのワード長を11ビット以上にすることにより各水平走査期間の有効映像期間の分割数を増大させてよりきめ細かな変換制御を行うこともできる。
【0023】
上述の実施形態の平面表示装置では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に2種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリ42の合計メモリ容量を低減することができる。
【0024】
以下、本発明の第2実施形態に係る平面表示装置について説明する。図6はこの平面表示装置の映像信号処理回路の構成を示す。この平面表示装置は図6に示す映像信号処理回路を除いて第1実施形態の平面表示装置と同様に構成される。このため、第1実施形態に対して相違する構成について説明し、重複する説明を省略する。
【0025】
図6に示す映像信号処理回路4は、図1に示す表示画素PXの表面伝導型電子放出素子11の素子特性のバラツキを補償するように構成されている。この映像信号処理回路4では、変換テーブルメモリ42が電子放出素子11相互の特性差を正規化するために異ならせた例えば16種類の変換テーブルを有し、素子特性差補正メモリ43および切替回路44がこれら変換テーブルのうちのいずれかをそれぞれの表示画素PXに対して選択的に割り当てるために設けられる。素子特性差補正メモリ43は全表示画素PXの電子放出素子11の素子特性を測定した結果に対応した複数の補正データを保持する。ここで、各補正データは測定結果を反映する補正係数の10ビットではなく、変換テーブルメモリ42に格納された16種類の変換テーブルのうちの1つを特定する4ビットの構成である。これら補正データはAD変換回路41から変換テーブルメモリ42に供給される階調データの表示画素PXに対応して素子特性差補正メモリ43から切替回路44に読み出される。切替回路44は変換テーブルメモリ42に格納された16種類の変換テーブルのうちの1つを補正データに基づいて選択し、この変換テーブルで変換された階調データを信号線ドライバ2に出力する。
【0026】
本実施形態の平面表示装置では、変換テーブルメモリ42内の変換テーブル数は単一の変換テーブルを用いる場合の16倍になるが、素子特性差メモリ43内の補正データは従来のような補正係数でないため少ないビット数となる。正確には、変換テーブルメモリ43のメモリ容量は10(階調ビット)×1024(階調数)×16(テーブル数)=0.16884Mビットとなり、素子特性差メモリ43のメモリ容量は4(選択ビット)×1280(横画素数)×3(RGB)×720(縦画素数)=11.0592Mビットとなる。このように変換テーブルメモリ42のメモリ容量が16倍になっても、素子特性差メモリ43のメモリ容量に比べて極めて僅かな増大となる。これらを合計したメモリ容量は0.16884Mビット+11.0592Mビット=11.22304Mビットであり、従来のように補正データが補正係数である場合に素子特性差補正メモリに必要とされた約27.6Mビットに対して半分以下に減少させることができる。
【0027】
また、全表示画素PXの電子放出素子11の素子特性が製造後の検査時に測定される場合には、素子特性差補正メモリ43を揮発性として、不揮発性の補助メモリ45がこの素子特性差補正メモリ43に接続される。この補助メモリ45は全表示画素PXの電子放出素子11の素子特性の測定結果に基づいて16種類の変換テーブルのうちの1つを特定するように作成された複数の補正データを保持し、電源投入時にこれら補正データを素子特性補正メモリ43に転送する。このような構成により、製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができる。また、補助メモリ45が素子特性差補正メモリ43と同じメモリ容量を必要とするが、この補助メモリ45のメモリ容量を追加しても従来において素子特性差補正メモリに必要とされた約27.6Mビットよりも少ないメモリ容量に維持できる。さらに、補助メモリ45から素子特性差補正メモリ43へのデータ転送量が11.0592Mビットに減少するため、電源投入後すぐに画像を表示することができないという問題も解消することができる。
【0028】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【0029】
【発明の効果】
以上のように本発明によれば、映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図2】図1に示す電子放出素子が設計通りに形成された場合に得られる素子電圧に対する放出電流の特性を示すグラフである。
【図3】図1に示す電子放出素子の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示すグラフである。
【図4】図1に示す信号線ドライバの動作により得られる信号波形を示すタイムチャートである。
【図5】図1に示す電子放出素子の輝度とAD変換回路から出力される階調データの階調値との関係を示すグラフである。
【図6】本発明の第2実施形態に係る平面表示装置の映像信号処理回路の構成を示す図である。
【図7】従来の平面表示装置の回路構成を示す図である。
【図8】表面伝導型電子放出素子の素子特性のバラツキを補償するように構成された従来の映像信号処理回路を示す図である。
【符号の説明】
1…表示パネル、2…信号線ドライバ、3…走査線ドライバ、4…映像信号処理回路、11…表面伝導型電子放出素子、12…蛍光体、41…AD変換回路、42…変換テーブルメモリ、43…素子特性差補正メモリ、44…切替回路、45…不揮発性補助メモリ、X…信号線、Y…走査線、PX…表示画素。
【発明の属する技術分野】
本発明は複数の表示画素が例えば表面伝導型電子放出素子を用いて構成されるフィールド・エミッション・ディスプレイ(FED)のような平面表示装置、並びにこの平面表示装置のための表示用駆動回路および表示用駆動方法に関する。
【0002】
【従来の技術】
FEDは、一般に表示パネル、この表示パネルを駆動する駆動回路とを備える。表示パネルは、横(水平)方向に伸びる複数の走査線、これら走査線に交差して縦(垂直)方向に伸びる複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む。カラー表示用の表示パネルでは、例えば水平方向において隣接する3個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤(R)、緑(G)または青(B)の蛍光体で構成される。
【0003】
駆動回路は、映像信号を処理する映像信号処理回路、複数の走査線の一端に接続される走査線ドライバ、および複数の信号線の一端に接続される信号線ドライバ等を含む。走査線ドライバは走査信号を用いて複数の走査線を順次駆動し、信号線ドライバは各走査線が駆動される間に映像信号処理回路からの映像信号に対応したパルス幅の駆動信号を用いて複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【0004】
ところで、従来の映像信号処理回路は例えば図7に示すようにAD変換回路、ガンマ補正回路、変換テーブル等を含む。ここで、AD変換回路は例えばTV放送番組等のアナログ映像信号をデジタル形式に変換する。この映像信号はさらにガンマ補正回路でガンマ補正され、このガンマ補正後に変換テーブルで信号線ドライバの駆動方式に適合する値に変換され、信号線ドライバに供給される。一般に、ガンマ補正回路および変換テーブルは映像信号の入力値に対応する値を出力するようなメモリで構成することが可能である。
【0005】
また、複数の表示画素が表面伝導型電子放出素子を用いて構成される場合には、例えば図8に示す素子特性差補正メモリおよび乗算器が製造プロセスに依存して複数の表示画素間に生じる素子特性のバラツキを補償するために設けられる。素子特性差補正メモリは全表示画素の素子特性を測定した結果を反映した補正係数として複数の補正データを保持し、乗算器は各表示画素に対する映像信号にこの表示画素の補正データを乗じる。これにより、同一レベルの映像信号に対する輝度を均一化することができる。(例えば、特許文献1を参照。)
【0006】
【特許文献1】
特開平7−181911号公報
【0007】
【発明が解決しようとする課題】
図7に示す映像信号処理回路では、階調数分のガンマ補正回路用データに加えて階調数分の変換テーブル用データを用意しなくてはならず、これに伴って合計のメモリ容量も不必要に多くなっている。また、図8に示す映像信号処理回路では、素子特性差補正メモリが表示パネルの全表示画素数分の補正データを格納するためのメモリ容量を必要とする。ここで、表示パネルの画素数が横1280×3(RGB)で縦720であるとし、AD変換回路が映像信号を1024階調表示可能な10ビットのデジタル映像信号を出力すると仮定すれば、素子特性差補正メモリのメモリ容量は10(階調ビット)×1280(横画素数)×3(RGB)×720(縦画素数)≒27.6Mビットとなり、結果として製造コストが著しく上昇してしまう。さらに、全表示画素の素子特性がFED製造後の検査時に測定される場合には、例えば素子特性差補正メモリを揮発性として、不揮発性の補助メモリがこの素子特性差補正メモリに接続される。この補助メモリは全表示画素の素子特性の測定結果に基づいて作成された複数の補正データを保持し、FEDの電源投入時にこれら補正データを素子特性補正メモリに転送する。この構成は、FEDの製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができるが、補助メモリが素子特性差補正メモリと同じメモリ容量を必要とするために製造コストをさらに上昇させる結果となる。加えて、補助メモリから素子特性差補正メモリへのデータ転送量が膨大であるために電源投入後すぐに画像を表示することができない。
【0008】
本発明の目的は映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む平面表示装置が提供される。
【0010】
また、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、複数の走査線を順次駆動する走査線ドライバと、走査線ドライバによって複数の走査線の各々が駆動される間に映像信号処理回路からの処理結果に基づいて複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、映像信号処理回路はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを含む表示用駆動回路が提供される。
【0011】
さらに、本発明によれば、複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、複数の表示画素に対するデジタル映像信号を処理し、複数の走査線を順次駆動し、複数の走査線の各々が駆動される間にデジタル映像信号の処理結果に基づいて複数の信号線を電圧パルス方式で駆動し、デジタル映像信号処理はガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる表示用駆動方法が提供される。
【0012】
これら平面表示装置、表示用駆動回路、および表示用駆動方法では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に2種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリの合計メモリ容量を低減することができる。
【0013】
【発明の実施の形態】
以下、本発明の第1実施形態に係る平面表示装置について添付図面を参照して説明する。この平面表示装置は例えばカラー表示画素数が横:縦=1280:720という720PハイビジョンXGA解像度を持つフィールド・エミッション・ディスプレイ(FED)装置である。
【0014】
図1はこの平面表示装置の回路構成を概略的に示す。平面表示装置は表示パネル1、信号線ドライバ2、走査線ドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6を備える。表示パネル1は横(水平)方向に伸びるm(=720)本の走査線Y(Y1〜Ym)、これら走査線Y1〜Ymに交差して縦(垂直)方向に伸びるn(=1280×3)本の信号線X(X1〜Xn)、並びにこれら走査線Y1〜Ymおよび信号線X1〜Xnの交差位置近傍に配置されるm×n(=約276万)個の表示画素PXを支持基板上に有する。各カラー表示画素は水平方向において隣接する3個の表示画素PXにより構成される。このカラー表示画素では、3個表示画素PXがそれぞれ表面伝導型電子放出素子11およびこれら電子放出素子11から放出される電子ビームにより発光する赤(R)、緑(G)、および青(B)の蛍光体12により構成される。各走査線Yは対応行の表示画素PXの電子放出素子11に接続される走査電極として用いられ、各信号線Xは対応列の表示画素PXの電子放出素子11に接続される信号電極として用いられる。
【0015】
信号線ドライバ2、走査線ドライバ3、映像信号処理回路4、入力回路5、およびタイミング発生回路6は表示パネル1の駆動回路として用いられ、表示パネル1の周囲に配置される。信号線ドライバ2は信号線X1〜Xnに接続され、走査線ドライバ3は走査線Y1〜Ymに接続される。入力回路5は外部の信号源から供給されるアナログRGB映像信号および同期信号の入力処理を行い、映像信号を映像信号処理回路4に供給し、同期信号をタイミング発生回路6に供給する。映像信号処理回路4は入力回路5からの映像信号に対してデジタル形式の信号処理を行う。タイミング発生回路6は同期信号に基づいて信号線ドライバ2、走査線ドライバ3および映像信号処理回路4の動作タイミングを制御する。この制御により、走査線ドライバ3は走査信号を用いて走査線Y1〜Ymを順次駆動し、信号線ドライバ2は走査線Y1〜Ymの各々が走査線ドライバ3によって駆動される間に電圧パルス方式の信号線駆動信号により信号線X1〜Xnを駆動する。
【0016】
映像信号処理回路4は、水平同期信号に同期して入力回路5から供給されるアナログRGB映像信号をデジタル形式に変換するAD変換回路41およびガンマ補正を兼ねてAD変換回路41からのデジタルRGB映像信号を信号線駆動信号の電圧パルス方式に適合する値に変換する変換テーブルメモリ42を有する。AD変換回路41では、アナログRGB映像信号が各表示画素PXについて例えば1024階調表示可能な10ビット階調データに変換される。変換テーブルメモリ42はこの階調データの全階調値に割り当てられる1024個の10ビット変換データを変換テーブルとして格納している。
【0017】
信号線ドライバ2はラインメモリ20、ラインメモリ21、および駆動信号発生回路22を含む。ラインメモリ20は各水平走査期間においてタイミング発生回路6から供給されるクロックCK1に同期して1水平ライン分の映像信号をサンプリングし、これら映像信号、すなわちn個の階調データを並列的に出力する。ラインメモリ21は全ての階調データがラインメモリ20から出力された状態でタイミング発生回路6から供給されるラッチパルスDLに応答してこれら階調データをラッチし、ラインメモリ20が再びサンプリング動作する後続の1水平走査期間において階調データを保持する。駆動信号発生回路22はラインメモリ21から並列的に出力される階調データにそれぞれ対応するパルス振幅およびパルス幅を有するn個の電圧パルスを信号線駆動信号として発生して信号線X1〜Xnに供給する。駆動信号発生回路22はカウンタ23、n個のパルス幅変調回路24、およびn個の出力バッファ25を含む。カウンタ23は10ビットの構成であり、各水平走査期間の開始に伴ってタイミング発生回路6から供給されるリセット信号RSTに応答して初期化されこのリセット信号RSTに続いてタイミング発生回路6から供給されるクロックCK2をカウントアップし、各水平走査期間のうちの有効映像期間を1024段階の時間長で表す10ビットのカウントデータを出力する。各パルス幅変調回路23は例えばラインメモリ21から供給される対応階調データとカウンタ23から供給されるカウントデータとを比較し、カウントデータが階調データに到達するまでの期間に等しいパルス幅の電圧パルスを出力するようなコンパレータからなる。各出力バッファ25は外部から供給される基準電圧V1,V2,V3,およびV4を対応パルス幅変調回路23に供給される階調データの上位2ビットに基づいて選択し、このパルス変調回路23からのパルス電圧のパルス幅に等しい期間だけ選択基準電圧を出力するように構成される。これにより、パルス幅変調回路23からの電圧パルスがこれら基準電圧V1,V2,V3,およびV4のうちのいずれかに等しいパルス振幅に増幅される。信号線駆動信号は階調データの階調値に依存したパルス振幅およびパルス幅を有する正の電圧である。
【0018】
走査線ドライバ3は垂直同期信号を1水平走査期間毎にシフトしてm個の出力端の1つから出力するシフトレジスタ31、およびこれらm個の出力端からのパルスにそれぞれ応答して走査信号を走査線Y1〜Ymに出力するm個の出力バッファ32を含む。この走査信号は走査電圧端子から供給される負の電圧Vyonであり、1水平走査期間だけ出力される。各電子放出素子11では、信号線Xおよび走査線Yからなる電極間の素子電圧Vfがスレッショルドを越えたときに放電が起き、これにより放出される電子ビームが蛍光体12を励起する。各表示画素PXの輝度は信号線駆動信号のパルス幅およびパルス振幅に依存して電子放出素子11に流れる放出電流Icによって制御される。
【0019】
図2は電子放出素子11が設計通りに形成された場合に得られる素子電圧Vfに対する放出電流Icの特性を示す。基準電圧V1,V2,V3,およびV4は、電子放出素子11が図2に示すI4を放出電流Icの最大値として駆動される場合に放出電流Icの最大値I4を4等分した放出電流Icの値I1,I2,I3,およびI4に対応する素子電圧Vfの値に設定される。
【0020】
図3は各電子放出素子11の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示す。図3では、変換テーブルメモリ42に入力される階調データの階調値と変換テーブルメモリ42から出力される階調データの階調値との関係が太線で示される。具体的には、入力階調値が0〜255という範囲にある場合、この入力階調値は0〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V1に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して0〜1023という範囲の時間長に設定される。入力階調値が256〜511という範囲にある場合、この入力階調値は512〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V2に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して511〜1023という範囲の時間長に設定される。入力階調値が512〜767という範囲にある場合、この入力階調値は684〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V3に等しい電圧値に設定され、パルス幅はこの出力階調値に対応して684〜1023という範囲の時間長に設定される。入力階調値が768〜1023という範囲にある場合、この入力階調値は768〜1023という範囲の出力階調値に変換される。これにより、信号線駆動信号のパルス振幅は基準電圧V4に等しい電圧値に設定され、パルス幅はこれら階調値にそれぞれ対応して768〜1023という範囲の時間長に設定される。
【0021】
図4は信号線ドライバ2の動作により得られる信号波形を示す。カウンタ23は水平同期信号に同期して初期化された時点からクロックCK2のカウントを開始し1024個を越えるまで継続する。ここで、階調データが例えば767のような階調値で映像信号処理回路4のAD変換回路41から出力されると、この階調データが変換テーブルメモリ42で1023という最大階調値に変換される。この後、階調データはラインメモリ20および21を介してパルス幅変調回路24のコンパレータに供給され、カウンタ23からのカウント値と比較される。コンパレータはカウント値が初期状態の0から階調データの階調値である1023に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ25はパルス幅変調回路24に入力された階調データの上位2ビットに基づいて基準電圧V3を選択する。従って、信号線駆動信号のパルス振幅は基準電圧V3に等しい電圧値に設定され、パルス幅は1023という階調値に対応して1023という時間長に設定される。また、AD変換回路41が例えば768のような階調値で階調データを出力すると、この階調データが変換テーブルメモリ42で1023に対して低い768という階調値に変換される。この後、階調データはラインメモリ20および21を介してパルス幅変調回路24のコンパレータに供給され、カウンタ23からのカウントデータと比較される。コンパレータはカウント値が初期状態の0から階調データの階調値に等しい768に変化するまで持続するパルス幅のパルス電圧を出力する。また、出力バッファ25はパルス幅変調回路24に入力された階調データの上位2ビットに基づいて基準電圧V4を選択する。従って、信号線駆動信号のパルス振幅は基準電圧V4に等しい電圧値に設定され、パルス幅は768という階調値に対応して768という時間長に設定される。このようにしてAD変換回路41から出力される階調データの階調値は、走査信号が供給される状態で信号線駆動信号のパルス振幅およびパルス幅の積に変換されることになる。この結果、図5に示すような傾きの比例関係が電子放出素子11の輝度とAD変換回路から出力される階調データの階調値との間に得られる。
【0022】
変換テーブルメモリ42内の変換データは、実際には階調データの階調値に対する電子放出素子11の輝度を図5に示す一定の傾きの直線に沿って変化させるのではなく、図5に示すガンマ補正曲線に沿って電子放出素子11の輝度を変化させるように選定される。ここでは、各変換データが階調データと同様な10ビットのワード長に設定されているが、例えば変換データのワード長を11ビット以上にすることにより各水平走査期間の有効映像期間の分割数を増大させてよりきめ細かな変換制御を行うこともできる。
【0023】
上述の実施形態の平面表示装置では、デジタル映像信号処理がガンマ補正を兼ねてデジタル映像信号を電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われる。この場合、ガンマ補正用および変換テーブル用に2種類のデータを用意する必要がないため、映像信号の変換に必要なテーブルメモリ42の合計メモリ容量を低減することができる。
【0024】
以下、本発明の第2実施形態に係る平面表示装置について説明する。図6はこの平面表示装置の映像信号処理回路の構成を示す。この平面表示装置は図6に示す映像信号処理回路を除いて第1実施形態の平面表示装置と同様に構成される。このため、第1実施形態に対して相違する構成について説明し、重複する説明を省略する。
【0025】
図6に示す映像信号処理回路4は、図1に示す表示画素PXの表面伝導型電子放出素子11の素子特性のバラツキを補償するように構成されている。この映像信号処理回路4では、変換テーブルメモリ42が電子放出素子11相互の特性差を正規化するために異ならせた例えば16種類の変換テーブルを有し、素子特性差補正メモリ43および切替回路44がこれら変換テーブルのうちのいずれかをそれぞれの表示画素PXに対して選択的に割り当てるために設けられる。素子特性差補正メモリ43は全表示画素PXの電子放出素子11の素子特性を測定した結果に対応した複数の補正データを保持する。ここで、各補正データは測定結果を反映する補正係数の10ビットではなく、変換テーブルメモリ42に格納された16種類の変換テーブルのうちの1つを特定する4ビットの構成である。これら補正データはAD変換回路41から変換テーブルメモリ42に供給される階調データの表示画素PXに対応して素子特性差補正メモリ43から切替回路44に読み出される。切替回路44は変換テーブルメモリ42に格納された16種類の変換テーブルのうちの1つを補正データに基づいて選択し、この変換テーブルで変換された階調データを信号線ドライバ2に出力する。
【0026】
本実施形態の平面表示装置では、変換テーブルメモリ42内の変換テーブル数は単一の変換テーブルを用いる場合の16倍になるが、素子特性差メモリ43内の補正データは従来のような補正係数でないため少ないビット数となる。正確には、変換テーブルメモリ43のメモリ容量は10(階調ビット)×1024(階調数)×16(テーブル数)=0.16884Mビットとなり、素子特性差メモリ43のメモリ容量は4(選択ビット)×1280(横画素数)×3(RGB)×720(縦画素数)=11.0592Mビットとなる。このように変換テーブルメモリ42のメモリ容量が16倍になっても、素子特性差メモリ43のメモリ容量に比べて極めて僅かな増大となる。これらを合計したメモリ容量は0.16884Mビット+11.0592Mビット=11.22304Mビットであり、従来のように補正データが補正係数である場合に素子特性差補正メモリに必要とされた約27.6Mビットに対して半分以下に減少させることができる。
【0027】
また、全表示画素PXの電子放出素子11の素子特性が製造後の検査時に測定される場合には、素子特性差補正メモリ43を揮発性として、不揮発性の補助メモリ45がこの素子特性差補正メモリ43に接続される。この補助メモリ45は全表示画素PXの電子放出素子11の素子特性の測定結果に基づいて16種類の変換テーブルのうちの1つを特定するように作成された複数の補正データを保持し、電源投入時にこれら補正データを素子特性補正メモリ43に転送する。このような構成により、製造工程が素子特性の測定を含む補正データの準備のために滞ることを防止することができる。また、補助メモリ45が素子特性差補正メモリ43と同じメモリ容量を必要とするが、この補助メモリ45のメモリ容量を追加しても従来において素子特性差補正メモリに必要とされた約27.6Mビットよりも少ないメモリ容量に維持できる。さらに、補助メモリ45から素子特性差補正メモリ43へのデータ転送量が11.0592Mビットに減少するため、電源投入後すぐに画像を表示することができないという問題も解消することができる。
【0028】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【0029】
【発明の効果】
以上のように本発明によれば、映像信号の変換に必要とされるメモリ容量を低減できる平面表示装置、表示用駆動回路、および表示用駆動方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る平面表示装置の回路構成を概略的に示す図である。
【図2】図1に示す電子放出素子が設計通りに形成された場合に得られる素子電圧に対する放出電流の特性を示すグラフである。
【図3】図1に示す電子放出素子の輝度を映像信号の階調値に対して一定の傾きで変化させる場合に必要とされる変換テーブルの変換特性を示すグラフである。
【図4】図1に示す信号線ドライバの動作により得られる信号波形を示すタイムチャートである。
【図5】図1に示す電子放出素子の輝度とAD変換回路から出力される階調データの階調値との関係を示すグラフである。
【図6】本発明の第2実施形態に係る平面表示装置の映像信号処理回路の構成を示す図である。
【図7】従来の平面表示装置の回路構成を示す図である。
【図8】表面伝導型電子放出素子の素子特性のバラツキを補償するように構成された従来の映像信号処理回路を示す図である。
【符号の説明】
1…表示パネル、2…信号線ドライバ、3…走査線ドライバ、4…映像信号処理回路、11…表面伝導型電子放出素子、12…蛍光体、41…AD変換回路、42…変換テーブルメモリ、43…素子特性差補正メモリ、44…切替回路、45…不揮発性補助メモリ、X…信号線、Y…走査線、PX…表示画素。
Claims (12)
- 複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像信号処理回路からの処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、前記映像信号処理回路はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを含むことを特徴とする平面表示装置。
- 前記映像信号処理回路は前記複数の表示画素の素子特性差を正規化するために互いに異ならせて前記テーブルメモリに格納される複数の変換テーブル、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの1つを特定する複数の補正データを保持する素子特性差補正メモリ、および各表示画素について素子特性差補正メモリから供給される補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力する切替回路を含むことを特徴とする請求項1に記載の平面表示装置。
- 前記素子特性差補正メモリが揮発性である場合に前記素子特性差補正メモリに接続され、電源投入に伴って前記素子特性補正メモリに前記複数の補正データを供給する不揮発性の補助メモリをさらに備えることを特徴とする請求項2に記載の平面表示装置。
- 前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項1に記載の平面表示装置。
- 複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動回路であって、前記複数の表示画素に対するデジタル映像信号を処理する映像信号処理回路と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に前記映像信号処理回路からの処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動する信号線ドライバとを備え、前記映像信号処理回路はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを含むことを特徴とする表示用駆動回路。
- 前記映像信号処理回路は前記複数の表示画素の素子特性差を正規化するために互いに異ならせて前記テーブルメモリに格納される複数の変換テーブル、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの1つを特定する複数の補正データを保持する素子特性差補正メモリ、および各表示画素について素子特性差補正メモリから供給される補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力する切替回路を含むことを特徴とする請求項5に記載の表示用駆動回路。
- 前記素子特性差補正メモリが揮発性である場合に前記素子特性差補正メモリに接続され、電源投入に伴って前記素子特性補正メモリに前記複数の補正データを供給する不揮発性の補助メモリをさらに備えることを特徴とする請求項6に記載の表示用駆動回路。
- 前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項5に記載の表示用駆動回路。
- 複数の走査線と、複数の走査線に交差する複数の信号線と、複数の走査線および複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素とを備える表示パネルの表示用駆動方法であって、前記複数の表示画素に対するデジタル映像信号を処理し、前記複数の走査線を順次駆動し、前記複数の走査線の各々が駆動される間に前記デジタル映像信号の処理結果に基づいて前記複数の信号線を電圧パルス方式で駆動し、前記デジタル映像信号処理はガンマ補正を兼ねて前記デジタル映像信号を前記電圧パルス方式に適合する値に変換するテーブルメモリを用いて行われることを特徴とする表示用駆動方法。
- 前記テーブルメモリは前記複数の表示画素の素子特性差を正規化するために互いに異ならせた複数の変換テーブルを含み、各々対応表示画素の素子特性に対応して前記複数の変換テーブルのうちの1つを特定する複数の補正データを保持する素子特性差補正メモリを用い各表示画素についてこの素子特性差補正メモリから得られる補正データによって特定される変換テーブルを選択しこの変換テーブルの変換結果を出力することを特徴とする請求項9に記載の表示用駆動方法。
- 前記素子特性差補正メモリが揮発性である場合に電源投入に伴って不揮発性の補助メモリから前記素子特性補正メモリに前記複数の補正データを供給することを特徴とする請求項10に記載の表示用駆動方法。
- 前記表示画素は表面伝導型電子放出素子を含むことを特徴とする請求項9に記載の表示用駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053187A JP2004264423A (ja) | 2003-02-28 | 2003-02-28 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003053187A JP2004264423A (ja) | 2003-02-28 | 2003-02-28 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004264423A true JP2004264423A (ja) | 2004-09-24 |
Family
ID=33117867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003053187A Abandoned JP2004264423A (ja) | 2003-02-28 | 2003-02-28 | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004264423A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195313A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 焼き付き情報の保存方法、焼き付き情報の復元方法、焼き付き情報保存装置、焼き付き情報復元装置、自発光装置及びプログラム |
JP2006235608A (ja) * | 2005-01-28 | 2006-09-07 | Toshiba Matsushita Display Technology Co Ltd | El表示装置、およびel表示装置の駆動方法 |
-
2003
- 2003-02-28 JP JP2003053187A patent/JP2004264423A/ja not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195313A (ja) * | 2005-01-17 | 2006-07-27 | Sony Corp | 焼き付き情報の保存方法、焼き付き情報の復元方法、焼き付き情報保存装置、焼き付き情報復元装置、自発光装置及びプログラム |
JP2006235608A (ja) * | 2005-01-28 | 2006-09-07 | Toshiba Matsushita Display Technology Co Ltd | El表示装置、およびel表示装置の駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148869B2 (en) | Driving circuit of a liquid crystal display and relating driving method | |
US20060114188A1 (en) | System and method for recalibrating flat panel field emission displays | |
EP1727113A1 (en) | Display and displaying method | |
JP2005292804A (ja) | 制御装置及び画像表示装置 | |
JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
US20040125422A1 (en) | Data driver with gamma correction | |
JPH07181916A (ja) | 表示装置の駆動回路 | |
JPWO2007136060A1 (ja) | 色温度補正装置及びディスプレイ装置 | |
JP2005004118A (ja) | 表示装置 | |
EP1437704A2 (en) | Drive control apparatus and method for matrix panel | |
KR100515342B1 (ko) | 플라즈마 표시 패널의 어드레스 데이터 자동 전력 제어방법과 장치, 그 장치를 갖는 플라즈마 표시 패널 | |
KR20160082402A (ko) | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
JP2004264423A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 | |
US20060066523A1 (en) | Display device and display method | |
US8330755B2 (en) | Image display device and driving method for same for collective write in | |
JP2000214820A (ja) | 表示装置の画像表示方法と駆動回路 | |
JP2005257791A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
KR20040015910A (ko) | 액정 표시 장치 | |
JP2003248452A (ja) | 電界放出型ディスプレイの駆動方法及び装置 | |
JP2004347760A (ja) | 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置 | |
JP4456854B2 (ja) | 液晶表示器の駆動回路及び駆動方法 | |
JP3549127B2 (ja) | 液晶表示装置 | |
JP2000148074A (ja) | マトリクス型表示装置 | |
JP2002366079A (ja) | 画像表示システム | |
JP2005134475A (ja) | 平面表示装置、表示用駆動回路、および表示用駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060208 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080303 |