JP2004260152A - Semiconductor device and manufacturing method therefor - Google Patents

Semiconductor device and manufacturing method therefor Download PDF

Info

Publication number
JP2004260152A
JP2004260152A JP2004027477A JP2004027477A JP2004260152A JP 2004260152 A JP2004260152 A JP 2004260152A JP 2004027477 A JP2004027477 A JP 2004027477A JP 2004027477 A JP2004027477 A JP 2004027477A JP 2004260152 A JP2004260152 A JP 2004260152A
Authority
JP
Japan
Prior art keywords
layer
region
dislocations
concentrated
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004027477A
Other languages
Japanese (ja)
Other versions
JP4056481B2 (en
Inventor
Masayuki Hata
雅幸 畑
Tadao Toda
忠夫 戸田
Shigeyuki Okamoto
重之 岡本
Daijiro Inoue
大二朗 井上
Yasuyuki Bessho
靖之 別所
Yasuhiko Nomura
康彦 野村
Tsutomu Yamaguchi
勤 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004027477A priority Critical patent/JP4056481B2/en
Publication of JP2004260152A publication Critical patent/JP2004260152A/en
Application granted granted Critical
Publication of JP4056481B2 publication Critical patent/JP4056481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device which can stabilize the operation of its device. <P>SOLUTION: This semiconductor device comprises an n-type GaN substrate 1 which has a region 8 in at least a part of the back surface where dislocation is concentrated, nitride-based semiconductor layers (2 to 6) prepared on the front surface of the substrate 1, an insulation film 12 formed on the region 8 where dislocation is concentrated, and an n-side electrode 13 which is formed so as to be in contact with other regions on the back surface of the n-type GaN substrate 1, other than the region 8 where dislocation is concentrated. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

この発明は、半導体素子およびその製造方法に関し、特に、基板上に半導体素子層が形成された半導体素子およびその製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor device having a semiconductor element layer formed on a substrate and a method for manufacturing the same.

従来、基板上に半導体素子層が形成された半導体素子として、発光ダイオード素子や半導体レーザ素子などが知られている（たとえば、特許文献１参照）。   2. Description of the Related Art Conventionally, as a semiconductor element having a semiconductor element layer formed on a substrate, a light-emitting diode element, a semiconductor laser element, and the like are known (for example, see Patent Document 1).

上記特許文献１には、窒化物系半導体基板上に、複数の窒化物系半導体層が形成された窒化物系半導体レーザ素子が開示されている。具体的には、上記特許文献１に開示された窒化物系半導体レーザ素子では、ｎ型ＧａＮ基板上に、ｎ型窒化物系半導体層、窒化物系半導体からなる発光層、および、ｐ型窒化物系半導体層が順次形成されている。そして、ｐ型窒化物系半導体層には、電流通路部としてのリッジ部が形成されているとともに、リッジ部上には、ｐ側電極が形成されている。また、ｎ型ＧａＮ基板の裏面上には、ｎ側電極が形成されている。   Patent Document 1 discloses a nitride-based semiconductor laser device in which a plurality of nitride-based semiconductor layers are formed on a nitride-based semiconductor substrate. Specifically, in the nitride-based semiconductor laser device disclosed in Patent Document 1, an n-type nitride-based semiconductor layer, a light-emitting layer made of a nitride-based semiconductor, and a p-type nitride Physical semiconductor layers are sequentially formed. A ridge portion as a current passage portion is formed in the p-type nitride-based semiconductor layer, and a p-side electrode is formed on the ridge portion. An n-side electrode is formed on the back surface of the n-type GaN substrate.

上記のような基板の裏面上に電極を形成する半導体素子では、基板の裏面に転位が存在する場合、基板の裏面の転位の存在している領域に電流が流れることによりリーク電流が発生する。このため、上記特許文献１では、ｎ型ＧａＮ基板を横方向成長により作製することによって、ｎ型ＧａＮ基板に存在する転位を低減している。具体的な基板の作製方法としては、まず、サファイア基板上の所定部分にマスク層を形成した後、そのマスク層を選択成長マスクとして、サファイア基板上にｎ型ＧａＮ層を横方向成長させる。この際、ｎ型ＧａＮ層は、サファイア基板上のマスク層が形成されていない部分に選択的に縦方向に成長した後、徐々に横方向に成長する。このように、ｎ型ＧａＮ層が横方向に成長することにより転位が横方向へ曲げられるので、転位が縦方向に伝播されるのが抑制される。これにより、上面に達する転位が減少されたｎ型ＧａＮ層が形成される。この後、ｎ型ＧａＮ層下に位置するマスク層を含む領域（サファイア基板など）を除去することによって、転位が低減されたｎ型ＧａＮ基板が形成される。
特開平１１−２１４７９８号公報 In a semiconductor element in which an electrode is formed on the back surface of a substrate as described above, when a dislocation exists on the back surface of the substrate, a current flows in a region where the dislocation exists on the back surface of the substrate, so that a leak current occurs. Therefore, in Patent Document 1, the dislocation existing in the n-type GaN substrate is reduced by fabricating the n-type GaN substrate by lateral growth. As a specific method for manufacturing a substrate, first, a mask layer is formed on a predetermined portion on a sapphire substrate, and then the n-type GaN layer is laterally grown on the sapphire substrate using the mask layer as a selective growth mask. At this time, the n-type GaN layer selectively grows vertically in a portion of the sapphire substrate where the mask layer is not formed, and then gradually grows in the horizontal direction. As described above, the dislocation is bent in the horizontal direction by growing the n-type GaN layer in the horizontal direction, so that the propagation of the dislocation in the vertical direction is suppressed. As a result, an n-type GaN layer with reduced dislocation reaching the upper surface is formed. Thereafter, by removing a region including the mask layer located below the n-type GaN layer (such as a sapphire substrate), an n-type GaN substrate with reduced dislocations is formed.
JP-A-11-214798

しかしながら、上記特許文献１の方法では、縦方向に成長が進行するマスク層が形成されていない領域上では、転位の集中した領域が形成されるという不都合がある。このような転位の集中した領域を有するｎ型ＧａＮ層からｎ型ＧａＮ基板を作製した場合に、ｎ型ＧａＮ基板の裏面の転位の集中している領域に、ｎ側電極が形成されると、ｎ型ＧａＮ基板の裏面の転位の集中している領域に電流が流れることによりリーク電流が発生するという不都合が生じる。この場合、素子の定電流駆動時の光出力が不安定になるので、素子の動作を安定化するのが困難であるという問題点がある。   However, the method of Patent Document 1 has a disadvantage that a region where dislocations are concentrated is formed on a region where a mask layer that grows in the vertical direction is not formed. When an n-type GaN substrate is manufactured from an n-type GaN layer having a region where dislocations are concentrated, when an n-side electrode is formed in a region where dislocations are concentrated on the back surface of the n-type GaN substrate, When a current flows in a region where dislocations are concentrated on the back surface of the n-type GaN substrate, there is a disadvantage that a leak current is generated. In this case, there is a problem that it is difficult to stabilize the operation of the element because the optical output during constant current driving of the element becomes unstable.

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、素子の動作を安定化することが可能な半導体素子を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a semiconductor device capable of stabilizing the operation of the device.

この発明のもう１つの目的は、素子の動作を安定化することが可能な半導体素子の製造方法を提供することである。   Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of stabilizing the operation of the device.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

上記目的を達成するために、この発明の第１の局面による半導体素子は、少なくとも裏面の一部に転位の集中している裏面領域を有する基板と、基板の表面上に形成された半導体素子層と、転位の集中している裏面領域上に形成された絶縁膜と、転位の集中している裏面領域以外の基板の裏面の領域に接触するように形成された裏面側電極とを備えている。   In order to achieve the above object, a semiconductor device according to a first aspect of the present invention includes a substrate having a back surface region where dislocations are concentrated on at least a part of the back surface, and a semiconductor device layer formed on the surface of the substrate. And an insulating film formed on the back surface region where dislocations are concentrated, and a back surface side electrode formed so as to contact a region on the back surface of the substrate other than the back region where dislocations are concentrated. .

この第１の局面による半導体素子では、上記のように、基板の裏面上の転位の集中している領域に、絶縁膜を形成するとともに、基板の裏面の転位の集中している領域以外の領域に接触するように、裏面側電極を形成することによって、基板の裏面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the first aspect, as described above, the insulating film is formed in the region where dislocations are concentrated on the back surface of the substrate, and the region other than the region where dislocations are concentrated on the back surface of the substrate. By forming the back surface side electrode so as to contact the region, the region where the dislocations are concentrated on the back surface of the substrate is covered so as not to be exposed by the insulating film, and thus the region where the dislocations are concentrated on the back surface of the substrate. , The occurrence of a leak current caused by a current flowing through the device can be easily suppressed. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

上記第１の局面による半導体素子において、好ましくは、半導体素子層は、少なくとも表面の一部に転位の集中している表面領域を有しており、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極をさらに備える。このように構成すれば、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子層の表面にも転位の集中している領域が存在する場合にも、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the first aspect, preferably, the semiconductor device layer has a surface region where dislocations are concentrated on at least a part of the surface, and the semiconductor device other than the surface region where dislocations are concentrated. The device further includes a surface-side electrode formed to be in contact with a surface region of the layer. According to this structure, it is possible to suppress generation of a leak current due to current flowing in a region where dislocations are concentrated on the surface of the semiconductor element layer. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the semiconductor element can be stabilized even when there is a region where dislocations are concentrated on the surface of the semiconductor element layer. be able to. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

この発明の第２の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域上に形成された絶縁膜と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。   A semiconductor device according to a second aspect of the present invention includes a semiconductor device layer formed on a surface of a substrate and having a surface region where dislocations are concentrated on at least a part of the surface; And a surface-side electrode formed to be in contact with a surface region of the semiconductor element layer other than the surface region where dislocations are concentrated.

この第２の局面による半導体素子では、上記のように、半導体素子層の表面上の転位の集中している領域に絶縁膜を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the second aspect, as described above, the insulating film is formed in the region where dislocations are concentrated on the surface of the semiconductor device layer, and the region where dislocations are concentrated on the surface of the semiconductor device layer. By forming the surface-side electrode so as to be in contact with other regions, the region where dislocations are concentrated on the surface of the semiconductor element layer is covered so as not to be exposed by the insulating film. It is possible to easily suppress generation of a leak current due to current flowing in a region where dislocations are concentrated. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

この発明の第３の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域よりも内側の領域に形成された凹部と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。   A semiconductor device according to a third aspect of the present invention includes a semiconductor device layer formed on a surface of a substrate and having a surface region in which dislocations are concentrated on at least a part of the surface, and a surface region in which dislocations are concentrated. Also has a concave portion formed in the inner region and a surface-side electrode formed to be in contact with a surface region of the semiconductor element layer other than the surface region where dislocations are concentrated.

この第３の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域よりも内側の領域に、凹部を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層の表面の転位の集中している領域よりも内側の領域と、半導体素子層の表面の転位の集中している領域とが凹部により分断されるので、半導体素子層の表面の転位の集中している領域よりも内側の領域で発生した光が、半導体素子層の表面の転位の集中している領域で吸収されるのを抑制することができる。これにより、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the semiconductor device according to the third aspect, as described above, a concave portion is formed in a region inside the region where dislocations are concentrated on the surface of the semiconductor device layer, and the concentration of dislocations on the surface of the semiconductor device layer is increased. Forming a surface-side electrode so as to be in contact with a region other than the active region, thereby suppressing the occurrence of leakage current due to current flowing in a region where dislocations are concentrated on the surface of the semiconductor element layer. be able to. As a result, the light output during constant current driving of the device can be stabilized, so that the operation of the semiconductor device can be stabilized. In the case where the present invention is applied to a light-emitting element as an example of a semiconductor element, a region inside a region where dislocations are concentrated on the surface of the semiconductor element layer and a region where dislocations are concentrated on the surface of the semiconductor element layer are concave portions. Light generated in a region inside the surface of the semiconductor element layer where dislocations are concentrated is suppressed from being absorbed in the region where dislocations are concentrated on the surface of the semiconductor element layer. can do. Accordingly, it is possible to suppress the light absorbed in the region where the dislocations are concentrated from emitting again at an unintended wavelength, so that it is possible to suppress the deterioration of the color purity due to such re-emission. .

この発明の第４の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域に形成された高抵抗領域と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。   A semiconductor device according to a fourth aspect of the present invention includes a semiconductor device layer formed on a surface of a substrate and having a surface region in which dislocations are concentrated on at least a part of the surface, and a semiconductor device layer having a surface region in which dislocations are concentrated. The semiconductor device includes a formed high-resistance region and a surface-side electrode formed to be in contact with a surface region of the semiconductor element layer other than the surface region where dislocations are concentrated.

この第４の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域に、高抵抗領域を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域は、高抵抗領域が形成されることにより電流が流れにくくなるので、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the fourth aspect, as described above, a high-resistance region is formed in a region where dislocations are concentrated on the surface of the semiconductor element layer, and dislocations are concentrated on the surface of the semiconductor element layer. By forming the surface-side electrode so as to be in contact with a region other than the region, the region where dislocations are concentrated on the surface of the semiconductor element layer becomes difficult to flow current due to the formation of the high-resistance region. It is possible to suppress generation of a leak current due to current flowing in a region where dislocations are concentrated on the surface of the semiconductor element layer. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

上記第２〜４の局面による半導体素子において、好ましくは、基板は、少なくとも裏面の一部に転位の集中している裏面領域を有しており、転位の集中している裏面領域以外の基板の裏面の領域に接触するように形成された裏面側電極をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、基板の裏面にも転位の集中している領域が存在する場合にも、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor element according to the second to fourth aspects, preferably, the substrate has a back surface region where dislocations are concentrated on at least a part of the back surface, and the substrate is a substrate other than the back surface region where dislocations are concentrated. It further includes a back surface side electrode formed to be in contact with the region on the back surface. With this configuration, it is possible to suppress the occurrence of a leak current due to a current flowing in a region where dislocations are concentrated on the back surface of the substrate. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the semiconductor element can be stabilized even when there is a region where dislocations are concentrated on the back surface of the substrate. it can. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

この場合、好ましくは、転位の集中している裏面領域上に形成された絶縁膜をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、容易に、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。   In this case, preferably, the semiconductor device further includes an insulating film formed on a rear surface region where dislocations are concentrated. With this configuration, the region where the dislocations are concentrated on the back surface of the substrate is covered so as not to be exposed by the insulating film, so that the current easily flows to the region where the dislocations are concentrated on the back surface of the substrate. Can suppress the occurrence of leakage current due to the above.

上記第１〜４の局面による半導体素子において、基板は、窒化物系半導体基板を含んでいてもよい。このように構成すれば、窒化物系半導体基板にリーク電流が発生するのを抑制することができる。   In the semiconductor device according to the first to fourth aspects, the substrate may include a nitride-based semiconductor substrate. With this configuration, it is possible to suppress the occurrence of a leak current in the nitride-based semiconductor substrate.

この発明の第５の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有するとともに、活性層を含む半導体素子層と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備え、転位の集中している表面領域の上面は、所定の厚み分除去されているとともに、活性層よりも下方に位置する。   A semiconductor element according to a fifth aspect of the present invention has a surface region formed on a surface of a substrate and having dislocations concentrated on at least a portion of the surface, a semiconductor element layer including an active layer, and a dislocation concentration. A surface-side electrode formed so as to be in contact with the surface region of the semiconductor element layer other than the surface region where the dislocation is concentrated, and the upper surface of the surface region where dislocations are concentrated is removed by a predetermined thickness. , Below the active layer.

この発明の第５の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域の上面が活性層よりも下方に位置するように、半導体素子層の表面の転位の集中している領域を所定の厚み分除去することによって、活性層を挟むようにｐｎ接合領域が形成されている場合に、ｐｎ接合領域を介して形成された転位の集中している領域が除去されるので、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the fifth aspect of the present invention, as described above, the upper surface of the region of the surface of the semiconductor element layer where dislocations are concentrated is located lower than the active layer. By removing the region where dislocations are concentrated by a predetermined thickness, when the pn junction region is formed so as to sandwich the active layer, the region where the dislocations are formed via the pn junction region is concentrated. Is removed, so that it is possible to suppress generation of a leak current due to current flowing in a region where dislocations are concentrated. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

上記第５の局面による半導体素子において、好ましくは、活性層は、転位の集中している表面領域以外の半導体素子層の表面の領域に形成されている。このように構成すれば、活性層を挟むようにｐｎ接合領域が形成されている場合に、容易に、ｐｎ接合領域を介して転位の集中している領域が形成されることに起因するリーク電流の発生を抑制することができる。   In the semiconductor device according to the fifth aspect, the active layer is preferably formed in a region on the surface of the semiconductor device layer other than the surface region where dislocations are concentrated. According to this structure, when the pn junction region is formed so as to sandwich the active layer, the leakage current caused by the formation of the region where dislocations are concentrated through the pn junction region is easily formed. Can be suppressed.

上記第５の局面による半導体素子において、好ましくは、半導体素子層は、活性層下に形成された第１導電型の第１半導体層を含み、第１半導体層は、転位の集中している表面領域よりも内側に位置する第１の厚みを有する第１領域と、転位の集中している表面領域を有するとともに、第１の厚みよりも小さい第２の厚みを有する第２領域とを含み、活性層は、第１半導体層の第１領域の幅よりも小さい幅を有する。このように構成すれば、活性層を挟むようにｐｎ接合領域が形成されている場合に、ｐｎ接合領域が第１半導体層の第１領域よりも小さくなるので、ｐｎ接合容量を小さくすることができる。これにより、半導体素子の応答速度を高速化することができる。   In the semiconductor device according to the fifth aspect, preferably, the semiconductor device layer includes a first semiconductor layer of a first conductivity type formed under the active layer, and the first semiconductor layer has a surface where dislocations are concentrated. A first region having a first thickness located inside the region, and a second region having a surface region where dislocations are concentrated and having a second thickness smaller than the first thickness, The active layer has a width smaller than the width of the first region of the first semiconductor layer. According to this structure, when the pn junction region is formed so as to sandwich the active layer, the pn junction region is smaller than the first region of the first semiconductor layer, so that the pn junction capacitance can be reduced. it can. Thereby, the response speed of the semiconductor element can be increased.

この発明の第６の局面による半導体素子は、第１の厚みを有する第１領域と、少なくとも表面の一部に転位の集中している表面領域を有するとともに、第１の厚みよりも小さい第２の厚みを有する第２領域とを含む基板と、第２領域以外の基板の表面の第１領域上に形成された半導体素子層と、半導体素子層の表面に接触するように形成された表面側電極とを備えている。   A semiconductor device according to a sixth aspect of the present invention has a first region having a first thickness and a surface region in which dislocations are concentrated on at least a part of the surface, and a second region smaller than the first thickness. A substrate including a second region having a thickness of, a semiconductor element layer formed on the first region on the surface of the substrate other than the second region, and a surface side formed to be in contact with the surface of the semiconductor element layer Electrodes.

この発明の第６の局面による半導体素子では、上記のように、基板の表面の転位の集中している領域を有する第２領域以外の第１領域上に半導体素子層を形成するとともに、半導体素子層の表面に接触するように表面側電極を形成することによって、半導体素子層には転位の集中している領域が形成されないので、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor device according to the sixth aspect of the present invention, as described above, the semiconductor device layer is formed on the first region other than the second region having the region where dislocations are concentrated on the surface of the substrate. By forming the surface-side electrode so as to be in contact with the surface of the layer, since a region where dislocations are concentrated is not formed in the semiconductor element layer, leakage due to current flowing in a region where dislocations are concentrated is caused. Generation of current can be suppressed. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

上記第６の局面による半導体素子において、好ましくは、半導体素子層は、第１導電型の第１半導体層と、第１半導体層上に形成された活性層と、活性層上に形成された第２導電型の第２半導体層とを含む。このように構成すれば、活性層を介して形成される第１半導体層と第２半導体層とのｐｎ接合領域には転位の集中している領域が形成されないので、容易に、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。   In the semiconductor device according to the sixth aspect, preferably, the semiconductor device layer includes a first semiconductor layer of a first conductivity type, an active layer formed on the first semiconductor layer, and a first semiconductor layer formed on the active layer. A second conductive type second semiconductor layer. According to this structure, a region in which dislocations are concentrated is not formed in the pn junction region between the first semiconductor layer and the second semiconductor layer formed via the active layer. It is possible to suppress the occurrence of a leak current caused by a current flowing in a region where the current flows.

この場合、好ましくは、活性層は、第１半導体層の幅よりも小さい幅を有する。このように構成すれば、活性層を介して形成される第１半導体層と第２半導体層とのｐｎ接合領域が小さくなるので、第１半導体層と第２半導体層とによるｐｎ接合容量を小さくすることができる。これにより、半導体素子の応答速度を高速化することができる。   In this case, preferably, the active layer has a width smaller than the width of the first semiconductor layer. With this configuration, the pn junction region between the first semiconductor layer and the second semiconductor layer formed via the active layer is reduced, so that the pn junction capacitance between the first semiconductor layer and the second semiconductor layer is reduced. can do. Thereby, the response speed of the semiconductor element can be increased.

この発明の第７の局面による半導体素子は、少なくとも表面の一部に転位の集中している表面領域を有する基板と、転位の集中している表面領域よりも内側の基板の表面の領域上に形成され、転位の集中している表面領域の幅よりも小さい幅を有する第１選択成長マスクと、第１選択成長マスクが形成された領域以外の基板の表面の領域上に形成された半導体素子層と、第１選択成長マスクよりも内側に位置する半導体素子層の表面に接触するように形成された表面側電極とを備えている。   A semiconductor device according to a seventh aspect of the present invention includes a substrate having a surface region where dislocations are concentrated on at least a part of a surface and a substrate region inside the surface region where dislocations are concentrated. A first selective growth mask formed and having a width smaller than the width of the surface region where dislocations are concentrated, and a semiconductor element formed on a region of the surface of the substrate other than the region where the first selective growth mask is formed And a front-side electrode formed to be in contact with the surface of the semiconductor element layer located inside the first selective growth mask.

この発明の第７の局面による半導体素子では、上記のように、基板の表面上の転位の集中している領域よりも内側の領域に、転位の集中している領域の幅よりも小さい幅を有する第１選択成長マスクを形成することによって、基板の表面上に半導体素子層を成長させる際に、第１選択成長マスク上には半導体素子層が成長しないので、基板の表面上の転位の集中している領域よりも内側の領域に形成された半導体素子層と、基板の表面上の転位の集中している領域に形成された半導体素子層との間に凹部が形成される。このため、転位の集中している領域が形成された半導体素子層と、転位の集中している領域が形成されていない半導体素子層とを凹部により分断することができる。この場合、第１選択成長マスクよりも内側に位置する半導体素子層の表面に接触するように表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層の表面の転位の集中している領域よりも内側の領域と、半導体素子層の表面の転位の集中している領域とが凹部により分断されるので、半導体素子層の表面の転位の集中している領域よりも内側の領域で発生した光が、半導体素子層の表面の転位の集中している領域で吸収されるのを抑制することができる。これにより、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。また、第７の局面では、第１選択成長マスクの幅を小さくすることにより、第１選択成長マスクの表面全体に達する原料ガスの総量が少なくなるので、その分、第１選択成長マスクの表面から、第１選択成長マスクの近傍に位置する成長中の半導体素子層の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、第１選択成長マスクの近傍に位置する成長中の半導体素子層の表面に供給される原料ガスやその分解物の量の増加を低減できるので、第１選択成長マスクの近傍に位置する半導体素子層の厚みが大きくなるのを抑制することができる。その結果、半導体素子層の厚みが、第１選択成長マスクの近傍の位置と第１選択成長マスクから遠い位置とで不均一になるのを抑制することができる。   In the semiconductor device according to the seventh aspect of the present invention, as described above, a width smaller than the width of the region where dislocations are concentrated is provided in a region inside the region where dislocations are concentrated on the surface of the substrate. When the semiconductor element layer is grown on the surface of the substrate by forming the first selective growth mask, the concentration of dislocations on the surface of the substrate is reduced because the semiconductor element layer does not grow on the first selective growth mask. A recess is formed between a semiconductor element layer formed in a region inside the active region and a semiconductor element layer formed in a region where dislocations are concentrated on the surface of the substrate. Therefore, the semiconductor element layer in which the region where dislocations are concentrated is formed and the semiconductor element layer in which the region where dislocations are concentrated are not formed can be separated by the concave portion. In this case, a current flows in a region where dislocations are concentrated on the surface of the semiconductor element layer by forming the surface-side electrode so as to contact the surface of the semiconductor element layer located inside the first selective growth mask. As a result, it is possible to suppress the occurrence of leakage current. As a result, the light output during constant current driving of the device can be stabilized, so that the operation of the semiconductor device can be stabilized. In the case where the present invention is applied to a light-emitting element as an example of a semiconductor element, a region inside a region where dislocations are concentrated on the surface of the semiconductor element layer and a region where dislocations are concentrated on the surface of the semiconductor element layer are concave portions. Light generated in a region inside the surface of the semiconductor element layer where dislocations are concentrated is suppressed from being absorbed in the region where dislocations are concentrated on the surface of the semiconductor element layer. can do. Accordingly, it is possible to suppress the light absorbed in the region where the dislocations are concentrated from emitting again at an unintended wavelength, so that it is possible to suppress the deterioration of the color purity due to such re-emission. . In the seventh aspect, the total amount of the source gas reaching the entire surface of the first selective growth mask is reduced by reducing the width of the first selective growth mask, and accordingly, the surface of the first selective growth mask is correspondingly reduced. Therefore, the amount of the source gas and its decomposed product that diffuses to the surface of the growing semiconductor element layer located near the first selective growth mask is reduced. This can reduce an increase in the amount of the source gas or its decomposition product supplied to the surface of the growing semiconductor element layer located in the vicinity of the first selective growth mask, so that it is located in the vicinity of the first selective growth mask. An increase in the thickness of the semiconductor element layer can be suppressed. As a result, it is possible to suppress the thickness of the semiconductor element layer from becoming non-uniform at a position near the first selective growth mask and at a position far from the first selective growth mask.

上記第７の局面による半導体素子において、好ましくは、第１選択成長マスクよりも外側の領域に、第１選択成長マスクから所定の間隔を隔てて形成された第２選択成長マスクをさらに備えている。このように構成すれば、たとえば、第２選択成長マスクを基板の表面上の転位の集中している領域に形成することにより、基板の表面上に半導体素子層を成長させる際に、第２選択成長マスク上には半導体素子層が成長しないので、半導体素子層に転位が形成されるのを抑制することができる。   Preferably, the semiconductor device according to the seventh aspect further includes a second selective growth mask formed at a predetermined distance from the first selective growth mask in a region outside the first selective growth mask. . With this configuration, for example, by forming the second selective growth mask in a region where dislocations are concentrated on the surface of the substrate, the second selective growth mask is formed when the semiconductor element layer is grown on the surface of the substrate. Since the semiconductor element layer does not grow on the growth mask, formation of dislocations in the semiconductor element layer can be suppressed.

この発明の第８の局面による半導体素子の製造方法は、少なくとも裏面の一部に転位の集中している裏面領域を有する基板の表面上に、半導体素子層を形成する工程と、基板の裏面に接触するように、裏面側電極を形成する工程と、半導体素子層および裏面側電極の形成後に、転位の集中している裏面領域を除去する工程とを備えている。   According to an eighth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: forming a semiconductor element layer on a front surface of a substrate having a back surface region in which dislocations are concentrated on at least a part of the back surface; The method includes a step of forming a back surface electrode so as to be in contact with the semiconductor device, and a step of removing a back surface region where dislocations are concentrated after forming the semiconductor element layer and the back surface electrode.

この第８の局面による半導体素子の製造方法では、上記のように、半導体素子層および裏面側電極の形成後に、転位の集中している領域を除去することによって、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、動作の安定した半導体素子を容易に製造することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層で発生した光が、基板の裏面の転位の集中している領域で吸収されるのを容易に抑制することができる。これにより、容易に、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the method of manufacturing a semiconductor device according to the eighth aspect, as described above, after the formation of the semiconductor device layer and the back surface-side electrode, the region where the dislocations are concentrated is removed to thereby reduce the concentration of the dislocations on the back surface of the substrate. Thus, it is possible to easily suppress the occurrence of a leak current due to a current flowing in a region where the current flows. As a result, the optical output of the device at the time of constant current driving can be easily stabilized, so that a semiconductor device with stable operation can be easily manufactured. In addition, when applied to a light-emitting element as an example of a semiconductor element, light generated in the semiconductor element layer can be easily suppressed from being absorbed in a region where dislocations are concentrated on the back surface of the substrate. Accordingly, it is possible to easily suppress the light absorbed in the region where the dislocations are concentrated from emitting again at an unintended wavelength, thereby suppressing the deterioration of color purity due to such re-emission. be able to.

上記第８の局面による半導体素子の製造方法において、好ましくは、転位の集中している裏面領域を除去する工程は、基板の裏面から半導体素子層の表面までを実質的に同じ幅で除去する工程を含む。このように構成すれば、基板の裏面から半導体素子層の表面まで延びる貫通転位を容易に除去することができる。   In the method of manufacturing a semiconductor device according to the eighth aspect, preferably, the step of removing the back surface region where dislocations are concentrated is a step of removing the region from the back surface of the substrate to the surface of the semiconductor device layer with substantially the same width. including. With this configuration, threading dislocations extending from the back surface of the substrate to the front surface of the semiconductor element layer can be easily removed.

なお、上記第１〜第４の局面による半導体素子において、裏面側電極の側面を、基板の側面から内側に所定の間隔を隔てた位置に設けてもよい。このように構成すれば、たとえば、裏面側電極に半田を融着する場合に、基板上に形成された半導体素子層の側端面にまで半田が流れるのを抑制することができる。これにより、半導体素子の短絡不良の発生を抑制することができる。   In the semiconductor device according to the first to fourth aspects, the side surface of the back surface side electrode may be provided at a position spaced apart from the side surface of the substrate by a predetermined distance. With this configuration, for example, when the solder is fused to the back surface side electrode, the flow of the solder to the side end surface of the semiconductor element layer formed on the substrate can be suppressed. Thereby, occurrence of short-circuit failure of the semiconductor element can be suppressed.

また、上記第４の局面による半導体素子において、高抵抗領域は、不純物を導入することにより形成された不純物導入層を含んでもよい。このように構成すれば、容易に、半導体素子層の表面の転位の集中している領域に高抵抗領域を形成することができる。   In the semiconductor device according to the fourth aspect, the high resistance region may include an impurity introduction layer formed by introducing an impurity. According to this structure, a high-resistance region can be easily formed in a region where dislocations are concentrated on the surface of the semiconductor element layer.

また、上記第７の局面による半導体素子において、第２選択成長マスクは、転位の集中している表面領域上に形成してもよい。このように構成すれば、容易に、半導体素子層に転位が形成されるのを抑制することができる。   In the semiconductor device according to the seventh aspect, the second selective growth mask may be formed on a surface region where dislocations are concentrated. According to this structure, formation of dislocations in the semiconductor element layer can be easily suppressed.

また、上記第８の局面による半導体素子の製造方法において、基板は、窒化物系半導体基板を含んでもよい。このように構成すれば、窒化物系半導体基板にリーク電流が発生するのを抑制することが可能な窒化物系半導体素子を容易に形成することができる。   In the method for manufacturing a semiconductor device according to the eighth aspect, the substrate may include a nitride-based semiconductor substrate. According to this structure, it is possible to easily form a nitride-based semiconductor device capable of suppressing generation of a leak current in the nitride-based semiconductor substrate.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２は、図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。まず、図１および図２を参照して、第１実施形態による窒化物系半導体レーザ素子の構造について説明する。 (1st Embodiment)
FIG. 1 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the first embodiment of the present invention. FIG. 2 is an enlarged sectional view showing details of a light emitting layer of the nitride semiconductor laser device according to the first embodiment shown in FIG. First, the structure of the nitride-based semiconductor laser device according to the first embodiment will be described with reference to FIGS.

第１実施形態による窒化物系半導体レーザ素子では、図１に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたウルツ鉱型構造のｎ型ＧａＮ基板１の（０００１）面上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層３が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「基板」および「窒化物系半導体基板」の一例であり、ｎ型層２およびｎ型クラッド層３は、本発明の「半導体素子層」の一例である。 In the nitride semiconductor laser device according to the first embodiment, as shown in FIG. 1, a wurtzite-type structure doped with oxygen having a thickness of about 100 μm and a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 2 made of n-type GaN doped with Si having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the (0001) plane of the n-type GaN substrate 1. Is formed. on the n-type layer 2 has a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 An n-type cladding layer 3 made of .05 Ga 0.95 N is formed. The n-type GaN substrate 1 is an example of the “substrate” and the “nitride-based semiconductor substrate” of the present invention, and the n-type layer 2 and the n-type cladding layer 3 are examples of the “semiconductor element layer” of the present invention. It is.

ｎ型クラッド層３上には、発光層４が形成されている。この発光層４は、図２に示すように、ｎ型キャリアブロック層４ａと、ｎ型光ガイド層４ｂと、多重量子井戸（ＭＱＷ）活性層４ｅと、ｐ型光ガイド層４ｆと、ｐ型キャップ層４ｇとから構成されている。ｎ型キャリアブロック層４ａは、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１Ｇａ０．９Ｎからなる。ｎ型光ガイド層４ｂは、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなる。また、ＭＱＷ活性層４ｅは、約２０ｎｍの厚みを有するアンドープＩｎ０．０５Ｇａ０．９５Ｎからなる４層の障壁層４ｃと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層４ｄとが交互に積層されている。また、ｐ型光ガイド層４ｆは、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなる。ｐ型キャップ層４ｇは、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１Ｇａ０．９Ｎからなる。なお、発光層４は、本発明の「半導体素子層」の一例である。 A light emitting layer 4 is formed on the n-type cladding layer 3. As shown in FIG. 2, the light emitting layer 4 includes an n-type carrier block layer 4a, an n-type light guide layer 4b, a multiple quantum well (MQW) active layer 4e, a p-type light guide layer 4f, and a p-type light guide layer 4f. And a cap layer 4g. n-type carrier block layer 4a has a thickness of about 5 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 .1 Ga 0.9 N. n-type optical guide layer 4b, having a thickness of about 100 nm, from n-type GaN doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Become. The MQW active layer 4e includes four barrier layers 4c made of undoped In 0.05 Ga 0.95 N having a thickness of about 20 nm and undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm. And three well layers 4d composed of the same are alternately stacked. The p-type light guide layer 4f has a thickness of about 100 nm, and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. It is made of GaN. The p-type cap layer 4g has a thickness of about 20 nm, and has a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 . It consists of 1 Ga 0.9 N. The light emitting layer 4 is an example of the “semiconductor element layer” of the present invention.

そして、図１に示すように、発光層４上には、凸部を有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層５が形成されている。このｐ型クラッド層５の凸部は、約１．５μｍの幅と約３００ｎｍの高さとを有する。また、ｐ型クラッド層５の凸部以外の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層６が形成されている。そして、ｐ型クラッド層５の凸部とｐ型コンタクト層６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部７が構成される。なお、ｐ型クラッド層５およびｐ型コンタクト層６は、本発明の「半導体素子層」の一例である。 As shown in FIG. 1, the light emitting layer 4 has a convex portion and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. A p-type clad layer 5 made of p-type Al 0.05 Ga 0.95 N is formed. The protrusion of the p-type cladding layer 5 has a width of about 1.5 μm and a height of about 300 nm. The flat portion of the p-type cladding layer 5 other than the protrusion has a thickness of about 100 nm. Then, Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 , and a carrier concentration of about 5 × 10 17 cm −3 is doped on the protrusions of the p-type cladding layer 5. A p-type contact layer 6 made of p-type GaN is formed. The projections of the p-type cladding layer 5 and the p-type contact layer 6 constitute a stripe-shaped (elongated) ridge 7 extending in a predetermined direction. The p-type cladding layer 5 and the p-type contact layer 6 are examples of the “semiconductor element layer” of the present invention.

そして、リッジ部７を構成するｐ型コンタクト層６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極９が形成されている。なお、ｐ側オーミック電極９は、本発明の「表面側電極」の一例である。また、ｐ型クラッド層５の凸部以外の平坦部の表面上には、リッジ部７およびｐ側オーミック電極９の側面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１０が形成されている。絶縁膜１０の表面上には、ｐ側オーミック電極９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１が形成されている。   Then, on the p-type contact layer 6 forming the ridge portion 7, from the lower layer to the upper layer, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm A p-side ohmic electrode 9 made of an Au layer is formed. The p-side ohmic electrode 9 is an example of the “surface-side electrode” of the present invention. An insulating film 10 made of a SiN film having a thickness of about 250 nm is formed on the surface of the flat portion other than the convex portion of the p-type cladding layer 5 so as to cover the ridge portion 7 and the side surface of the p-side ohmic electrode 9. Is formed. On the surface of the insulating film 10, from the lower layer to the upper layer, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 100 nm so as to contact the upper surface of the p-side ohmic electrode 9. A p-side pad electrode 11 made of an Au layer having a thickness of 3 μm is formed.

ここで、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の平坦部の表面まで延びるとともに、約１０μｍの幅を有する転位の集中している領域８が、約４００μｍの周期でストライプ状（細長状）に形成されている。そして、第１実施形態では、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８を覆うように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ２膜からなる絶縁膜１２が形成されている。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３が形成されている。このｎ側電極１３は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。なお、ｎ側電極１３は、本発明の「裏面側電極」の一例である。 Here, near the ends of the n-type GaN substrate 1 and each of the nitride-based semiconductor layers (2 to 5), it extends from the back surface of the n-type GaN substrate 1 to the surface of the flat portion of the p-type cladding layer 5, and Dislocation-concentrated regions 8 having a width of 10 μm are formed in a stripe shape (elongated shape) at a period of about 400 μm. In the first embodiment, the insulating film 12 made of a SiO 2 film having a thickness of about 250 nm and a width of about 40 μm covers the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Is formed. On the back surface of the n-type GaN substrate 1, an n-side electrode 13 is in contact with a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and covers the insulating film 12. Is formed. The n-side electrode 13 is composed of an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and an Au layer having a thickness of about 300 nm in order from the side closer to the back surface of the n-type GaN substrate 1. Become. The n-side electrode 13 is an example of the “back-side electrode” of the present invention.

第１実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８に、絶縁膜１２を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、ｎ側電極１３を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８は、絶縁膜１２により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域８に流れる電流を低減することができるので、転位の集中している領域８からの不必要な発光を低減できる。   In the first embodiment, as described above, the insulating film 12 is formed in the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, and the concentration of dislocations on the back surface of the n-type GaN substrate 1 is increased. The n-side electrode 13 is formed so as to be in contact with a region other than the region 8 where the n-type GaN substrate 1 is formed. Therefore, it is possible to easily suppress generation of a leak current due to a current flowing in the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. In addition, since the current flowing in the region 8 where dislocations are concentrated can be reduced, unnecessary light emission from the region 8 where dislocations are concentrated can be reduced.

図３〜図１２は、図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１〜図１２を参照して、第１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   3 to 12 are sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment will be described with reference to FIGS.

まず、図３〜図６を参照して、ｎ型ＧａＮ基板１の形成プロセスについて説明する。具体的には、図３に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相堆積）法を用いて、基板温度を約６００℃に保持した状態で、サファイア基板２１上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２２を成長させる。その後、基板温度を約１１００℃に変えて、ＡｌＧａＮ層２２上に、約１μｍの厚みを有するＧａＮ層２３を成長させる。この際、ＧａＮ層２３の全領域に、縦方向に伝播された転位が、約５×１０８ｃｍ−２以上（たとえば、約５×１０９ｃｍ−２）の密度で形成される。 First, a process of forming the n-type GaN substrate 1 will be described with reference to FIGS. Specifically, as shown in FIG. 3, an MOCVD (Metal Organic Chemical Vapor Deposition) method is used to hold the substrate temperature at about 600 ° C. on the sapphire substrate 21. An AlGaN layer 22 having a thickness of 20 nm is grown. Thereafter, the substrate temperature is changed to about 1100 ° C., and a GaN layer 23 having a thickness of about 1 μm is grown on the AlGaN layer 22. At this time, dislocations propagated in the longitudinal direction are formed in the entire region of the GaN layer 23 at a density of about 5 × 10 8 cm −2 or more (for example, about 5 × 10 9 cm −2 ).

次に、図４に示すように、プラズマＣＶＤ法を用いて、ＧａＮ層２３上に、約１０μｍの間隔を隔てて、約３９０μｍの幅と約２００ｎｍの厚みとを有するＳｉＮまたはＳｉＯ２からなるマスク層２４を、約４００μｍの周期でストライプ状（細長状）に形成する。 Next, as shown in FIG. 4, a mask made of SiN or SiO 2 having a width of about 390 μm and a thickness of about 200 nm is formed on the GaN layer 23 at intervals of about 10 μm by using a plasma CVD method. The layer 24 is formed in a stripe shape (elongated shape) at a period of about 400 μm.

次に、図５に示すように、ＨＶＰＥ（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハライド気相成長）法を用いて、基板温度を約１１００℃に保持した状態で、マスク層２４を選択成長マスクとして、ＧａＮ層２３上に、約１５０μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ層１ａを横方向成長させる。この際、ｎ型ＧａＮ層１ａは、マスク層２４が形成されていないＧａＮ層２３上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層２４が形成されていないＧａＮ層２３上に位置するｎ型ＧａＮ層１ａには、約５×１０８ｃｍ−２以上（たとえば、約５×１０９ｃｍ−２）の密度で縦方向に伝播された転位の集中している領域８が、約１０μｍの幅でストライプ状（細長状）に形成される。その一方、マスク層２４上に位置するｎ型ＧａＮ層１ａには、ｎ型ＧａＮ層１ａが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくく、転位密度は、約５×１０７ｃｍ−２以下（たとえば、約１×１０６ｃｍ−２）である。この後、ｎ型ＧａＮ層１ａ下に位置するマスク層２４を含む領域（サファイア基板２１など）を除去する。このようにして、図６に示すように、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１を形成する。 Next, as shown in FIG. 5, the GaN layer is formed by using the mask layer 24 as a selective growth mask while maintaining the substrate temperature at about 1100 ° C. by using the HVPE (Hide Vapor Phase Epitaxy) method. An oxygen-doped n-type GaN layer 1a having a thickness of about 150 μm and a carrier concentration of about 5 × 10 18 cm −3 is laterally grown on. At this time, the n-type GaN layer 1a is selectively grown in the vertical direction on the GaN layer 23 on which the mask layer 24 is not formed, and then gradually grows in the horizontal direction. Therefore, the n-type GaN layer 1a located on the GaN layer 23 where the mask layer 24 is not formed has a density of about 5 × 10 8 cm −2 or more (for example, about 5 × 10 9 cm −2 ). A region 8 where dislocations propagated in the vertical direction are concentrated is formed in a stripe shape (elongated shape) with a width of about 10 μm. On the other hand, in the n-type GaN layer 1a located on the mask layer 24, the dislocations are bent in the horizontal direction by growing the n-type GaN layer 1a in the horizontal direction, so that dislocations propagated in the vertical direction are formed. And the dislocation density is about 5 × 10 7 cm −2 or less (for example, about 1 × 10 6 cm −2 ). Thereafter, a region including the mask layer 24 located under the n-type GaN layer 1a (the sapphire substrate 21 and the like) is removed. In this way, as shown in FIG. 6, an n-type GaN substrate 1 doped with oxygen and having a carrier concentration of about 5 × 10 18 cm −3 is formed.

次に、図７に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６を順次成長させる。   Next, as shown in FIG. 7, an n-type layer 2, an n-type cladding layer 3, a light-emitting layer 4, a p-type cladding layer 5, and a p-type contact layer 6 are formed on an n-type GaN substrate 1 by MOCVD. Are sequentially grown.

具体的には、基板温度を約１１００℃の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガスと、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２を成長させる。この後、原料ガスにＴＭＡｌをさらに加えて、ｎ型層２上に、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層３を成長させる。 Specifically, a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 and TMGa, and a dopant gas composed of SiH 4 are used while keeping the substrate temperature at a growth temperature of about 1100 ° C. Then, an n-type layer 2 made of n-type GaN doped with Si having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is grown on the n-type GaN substrate 1. Thereafter, further addition of TMAl as a source gas, on the n-type layer 2, having a thickness of about 400 nm, carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 The n-type cladding layer 3 made of n-type Al 0.05 Ga 0.95 N doped with Si having the following formula is grown.

続いて、図２に示したように、ｎ型クラッド層３（図７参照）上に、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１Ｇａ０．９Ｎからなるｎ型キャリアブロック層４ａを成長させる。 Subsequently, as shown in FIG. 2, on the n-type cladding layer 3 (see FIG. 7), having a thickness of about 5 nm, the doping amount of about 5 × 10 18 cm -3 and about 5 × 10 18 cm Si having a carrier concentration of -3 is grown the n-type carrier block layer 4a made of doped n-type Al 0.1 Ga 0.9 n.

次に、基板温度を約８００℃の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガスと、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型キャリアブロック層４ａ上に、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層４ｂを成長させる。 Next, while maintaining the substrate temperature at a growth temperature of about 800 ° C., using a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 and TMGa, and a dopant gas composed of SiH 4 , on the n-type carrier blocking layer 4a, about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm Si having a carrier concentration of -3 is doped n-type GaN n-type optical guide layer 4b Grow.

この後、原料ガスにＴＭＩｎをさらに加えるとともに、ドーパントガスを用いないで、ｎ型光ガイド層４ｂ上に、約２０ｎｍの厚みを有するアンドープＩｎ０．０５Ｇａ０．９５Ｎからなる４層の障壁層４ｃと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層４ｄとを交互に成長させることによりＭＱＷ活性層４ｅを形成する。 Thereafter, the raw material gas together with the further addition of TMIn, without using the dopant gas, the n-type optical guide layer 4b, 4-layer barrier made of undoped In 0.05 Ga 0.95 N having a thickness of about 20nm The MQW active layer 4e is formed by alternately growing the layer 4c and the three well layers 4d of undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm.

そして、原料ガスをＮＨ３およびＴＭＧａに変えるとともに、Ｃｐ２Ｍｇからなるドーパントガスを用いて、ＭＱＷ活性層４ｅ上に、約１００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層４ｆを成長させる。この後、原料ガスにＴＭＡｌをさらに加えて、ｐ型光ガイド層４ｆ上に、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１Ｇａ０．９Ｎからなるｐ型キャップ層４ｇを成長させる。これにより、ｎ型キャリアブロック層４ａ、ｎ型光ガイド層４ｂ、ＭＱＷ活性層４ｅ、ｐ型光ガイド層４ｆおよびｐ型キャップ層４ｇからなる発光層４が形成される。 Then, while changing the source gas to NH 3 and TMGa, using a dopant gas composed of Cp 2 Mg, the MQW active layer 4e has a thickness of about 100 nm and a doping amount of about 4 × 10 19 cm −3 . And a p-type optical guide layer 4f made of Mg-doped p-type GaN having a carrier concentration of about 5 × 10 17 cm −3 . Thereafter, TMAl is further added to the source gas to form a p-type optical guide layer 4f having a thickness of about 20 nm, a doping amount of about 4 × 10 19 cm −3 and a doping amount of about 5 × 10 17 cm −3 . A p-type cap layer 4g made of p-type Al 0.1 Ga 0.9 N doped with Mg having a carrier concentration is grown. Thus, the light emitting layer 4 including the n-type carrier block layer 4a, the n-type light guide layer 4b, the MQW active layer 4e, the p-type light guide layer 4f, and the p-type cap layer 4g is formed.

次に、図７に示すように、基板温度を約１１００℃の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガスと、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ２Ｍｇからなるドーパントガスとを用いて、発光層４上に、約４００ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層５を成長させる。この後、原料ガスをＮＨ３およびＴＭＧａに変えて、ｐ型クラッド層５上に、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層６を成長させる。 Next, as shown in FIG. 7, while keeping the substrate temperature at a growth temperature of about 1100 ° C., a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 , TMGa and TMAl, and Cp 2 Using a dopant gas made of Mg, Mg having a thickness of about 400 nm, a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is formed on the light emitting layer 4. A p-type clad layer 5 made of p-type Al 0.05 Ga 0.95 N doped with is grown. Thereafter, the source gas is changed to NH 3 and TMGa, and the p-type cladding layer 5 has a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 , and about 5 × 10 17 cm −3. A p-type contact layer 6 made of Mg-doped p-type GaN having a carrier concentration of?

この際、ｎ型ＧａＮ基板１の転位が伝播することにより、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層６の上面まで延びる転位の集中している領域８が形成される。   At this time, as the dislocations of the n-type GaN substrate 1 propagate, a region 8 where dislocations are concentrated and extends from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 6 is formed.

この後、窒素ガス雰囲気中で、約８００℃の温度条件下でアニール処理する。   Thereafter, annealing is performed under a temperature condition of about 800 ° C. in a nitrogen gas atmosphere.

次に、図８に示すように、真空蒸着法を用いて、ｐ型コンタクト層６上の所定領域に、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極９を形成した後、ｐ側オーミック電極９上に、約２５０ｎｍの厚みを有するＮｉ層２５を形成する。この際、ｐ側オーミック電極９およびＮｉ層２５が、約１．５μｍの幅を有するストライプ状（細長状）になるように形成する。   Next, as shown in FIG. 8, a Pt layer having a thickness of about 5 nm and a thickness of about 100 nm are formed in a predetermined region on the p-type contact layer 6 from the lower layer to the upper layer using a vacuum deposition method. After forming a p-side ohmic electrode 9 composed of a Pd layer having a thickness of about 150 nm and an Au layer having a thickness of about 150 nm, a Ni layer 25 having a thickness of about 250 nm is formed on the p-side ohmic electrode 9. At this time, the p-side ohmic electrode 9 and the Ni layer 25 are formed so as to have a stripe shape (elongate shape) having a width of about 1.5 μm.

次に、図９に示すように、Ｃｌ２系ガスによるドライエッチングを用いて、Ｎｉ層２５をマスクとして、ｐ型コンタクト層６およびｐ型クラッド層５の上面から約３００ｎｍの厚み分をエッチングする。これにより、ｐ型クラッド層５の凸部とｐ型コンタクト層６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部７が形成される。この後、Ｎｉ層２５を除去する。 Next, as shown in FIG. 9, using the Ni layer 25 as a mask, a portion of about 300 nm in thickness is etched from the upper surfaces of the p-type contact layer 6 and the p-type cladding layer 5 by dry etching using a Cl 2 -based gas. . As a result, a stripe-shaped (elongated) ridge portion 7 formed of the projection of the p-type cladding layer 5 and the p-type contact layer 6 and extending in a predetermined direction is formed. Thereafter, the Ni layer 25 is removed.

次に、図１０に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成した後、ｐ側オーミック電極９の上面上に位置するＳｉＮ膜を除去することによって、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１０を形成する。   Next, as shown in FIG. 10, an SiN film (not shown) having a thickness of about 250 nm is formed so as to cover the entire surface by using a plasma CVD method, and then formed on the upper surface of the p-side ohmic electrode 9. By removing the located SiN film, an insulating film 10 made of a SiN film having a thickness of about 250 nm is formed.

次に、図１１に示すように、真空蒸着法を用いて、絶縁膜１０の表面上に、ｐ側オーミック電極９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。   Next, as shown in FIG. 11, a thickness of about 100 nm from the lower layer to the upper layer is formed on the surface of the insulating film 10 so as to be in contact with the upper surface of the p-side ohmic electrode 9 by using a vacuum evaporation method. A p-side pad electrode 11 composed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 becomes about 100 μm.

次に、第１実施形態では、プラズマＣＶＤ法、ＳＯＧ（スピンオングラス）法（塗布法）、または、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、約２５０ｎｍの厚みを有するＳｉＯ２膜（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８以外の領域に位置するＳｉＯ２膜を除去することによって、図１２に示すように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ２膜からなる絶縁膜１２を形成する。これにより、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８が、絶縁膜１２により覆われる。 Next, in the first embodiment, a thickness of about 250 nm is formed on the entire back surface of the n-type GaN substrate 1 by using a plasma CVD method, an SOG (spin-on-glass) method (coating method), or an electron beam evaporation method. forming a SiO 2 film (not shown) having a. Thereafter, the SiO 2 film located in a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is removed, thereby obtaining a thickness of about 250 nm and a width of about 40 μm as shown in FIG. An insulating film 12 made of a SiO 2 film having the following. Thereby, the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered with the insulating film 12.

この後、図１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３を形成する。なお、ｎ側電極１３を形成する際には、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを形成する。最後に、素子のｐ側パッド電極１１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第１実施形態による窒化物系半導体レーザ素子が形成される。   Thereafter, as shown in FIG. 1, a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is brought into contact with the back surface of the n-type GaN substrate 1 by using a vacuum evaporation method. At the same time, an n-side electrode 13 is formed so as to cover the insulating film 12. When the n-side electrode 13 is formed, an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and a Is formed. Finally, a scribe line (not shown) is formed from the side of the device on which the p-side pad electrode 11 is formed, and the device is cleaved along the scribe line into each chip, whereby the nitride according to the first embodiment is formed. An object-based semiconductor laser device is formed.

（第２実施形態）
図１３は、本発明の第２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図１３を参照して、この第２実施形態では、上記第１実施形態と異なり、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５）の端部の所定領域が除去されている。このため、図１に示した第１実施形態のような転位の集中している領域８が存在しない。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の全面に接触するように、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極３３が形成されている。なお、ｎ側電極３３は、本発明の「裏面側電極」の一例である。なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。 (2nd Embodiment)
FIG. 13 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the second embodiment of the present invention. Referring to FIG. 13, in the second embodiment, unlike the first embodiment, predetermined regions at the end portions of n-type GaN substrate 1 and nitride semiconductor layers (2 to 5) are removed. Therefore, there is no region 8 in which dislocations are concentrated as in the first embodiment shown in FIG. An Al layer having a thickness of about 10 nm is provided on the back surface of the n-type GaN substrate 1 in order from the side closer to the back surface of the n-type GaN substrate 1 so as to contact the entire back surface of the n-type GaN substrate 1. An n-side electrode 33 composed of a Pt layer having a thickness of about 20 nm and an Au layer having a thickness of about 300 nm is formed. The n-side electrode 33 is an example of the “back-side electrode” of the present invention. The other configuration of the second embodiment is the same as that of the first embodiment.

図１４および図１５は、図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１３〜図１５を参照して、第２実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   14 and 15 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the second embodiment will be described with reference to FIGS.

まず、図３〜図１１に示した第１実施形態と同様の製造プロセスを用いて、ｐ側パッド電極１１までを形成した後、ｎ型ＧａＮ基板１の裏面を研磨する。この後、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の全面に接触するように、上記第１実施形態と同様の厚みおよび組成を有するｎ側電極３３を形成することによって、図１４に示す構造が得られる。   First, using the same manufacturing process as in the first embodiment shown in FIGS. 3 to 11, after forming up to the p-side pad electrode 11, the back surface of the n-type GaN substrate 1 is polished. Thereafter, an n-side electrode 33 having the same thickness and composition as in the first embodiment is formed on the back surface of the n-type GaN substrate 1 so as to contact the entire back surface of the n-type GaN substrate 1. 14 is obtained.

最後に、第２実施形態では、転位の集中している領域８を挟むように、素子のｐ側パッド電極１１が形成された側からスクライブライン４０を形成する。具体的には、隣接する素子間の中心線（図示せず）から約１０μｍの位置にスクライブラインを形成する。この後、図１５に示すように、そのスクライブライン４０（図１４参照）に沿って、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の凸部以外の平坦部の表面まで延びる転位の集中している領域８が同じ幅で除去されるように、素子を各チップに劈開する。このようにして、図１３に示した第２実施形態による窒化物系半導体レーザ素子が形成される。   Finally, in the second embodiment, a scribe line 40 is formed from the side where the p-side pad electrode 11 of the element is formed so as to sandwich the region 8 where dislocations are concentrated. Specifically, a scribe line is formed at a position of about 10 μm from a center line (not shown) between adjacent elements. Thereafter, as shown in FIG. 15, the concentration of dislocations extending from the back surface of the n-type GaN substrate 1 to the surface of the flat portion other than the convex portion of the p-type cladding layer 5 along the scribe line 40 (see FIG. 14). The element is cleaved into each chip so that the region 8 is removed with the same width. Thus, the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13 is formed.

第２実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の凸部以外の平坦部の表面まで延びる転位の集中している領域８が同じ幅で除去されるように、素子を各チップに劈開することによって、転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、動作の安定した窒化物系半導体レーザ素子を容易に製造することができる。   In the manufacturing process of the second embodiment, as described above, the regions 8 where dislocations are concentrated and have the same width extend from the back surface of the n-type GaN substrate 1 to the surface of the flat portion other than the protrusions of the p-type cladding layer 5. By cleaving the element into each chip so as to be removed, it is possible to easily suppress the generation of a leak current due to a current flowing in the region 8 where dislocations are concentrated. As a result, the optical output of the device at the time of constant current driving can be easily stabilized, so that a nitride-based semiconductor laser device with stable operation can be easily manufactured.

また、発光層４で発生した光が、転位の集中している領域８で吸収されるのを容易に抑制することができる。これにより、容易に、転位の集中している領域８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   Further, it is possible to easily suppress the light generated in the light emitting layer 4 from being absorbed in the region 8 where dislocations are concentrated. Thus, it is possible to easily suppress the light absorbed in the region 8 where dislocations are concentrated from emitting again at an unintended wavelength, thereby suppressing the deterioration of color purity due to such re-emission. can do.

（第３実施形態）
図１６は、本発明の第３実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。図１７は、図１６に示した第３実施形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。図１６および図１７を参照して、この第３実施形態では、上記第１実施形態と異なり、本発明を発光ダイオード素子に適用する場合の例について説明する。 (Third embodiment)
FIG. 16 is a sectional view showing the structure of a light emitting diode device (semiconductor device) according to the third embodiment of the present invention. FIG. 17 is an enlarged sectional view showing details of a light emitting layer of the light emitting diode device according to the third embodiment shown in FIG. With reference to FIGS. 16 and 17, in the third embodiment, unlike the first embodiment, an example in which the present invention is applied to a light emitting diode element will be described.

すなわち、この第３実施形態では、図１６に示すように、ｎ型ＧａＮ基板１上に、約５μｍの厚みを有するＳｉがドープされたｎ型ＧａＮからなるｎ型クラッド層５２が形成されている。なお、ｎ型クラッド層５２は、本発明の「半導体素子層」の一例である。   That is, in the third embodiment, as shown in FIG. 16, an n-type clad layer 52 of n-type GaN doped with Si and having a thickness of about 5 μm is formed on the n-type GaN substrate 1. . The n-type cladding layer 52 is an example of the “semiconductor element layer” of the present invention.

ｎ型クラッド層５２上には、発光層５３が形成されている。この発光層５３は、図１７に示すように、約５ｎｍの厚みを有するアンドープＧａＮからなる６層の障壁層５３ａおよび約５ｎｍの厚みを有するアンドープＩｎ０．３５Ｇａ０．６５Ｎからなる５層の井戸層５３ｂが交互に積層されたＭＱＷ活性層５３ｃと、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層５３ｄとによって構成されている。なお、発光層５３は、本発明の「半導体素子層」の一例である。 The light emitting layer 53 is formed on the n-type cladding layer 52. As shown in FIG. 17, the light emitting layer 53 includes six layers of undoped GaN having a thickness of about 5 nm and five layers of undoped In 0.35 Ga 0.65 N having a thickness of about 5 nm. Of the well layer 53b are alternately stacked, and a protective layer 53d made of undoped GaN having a thickness of about 10 nm. The light emitting layer 53 is an example of the “semiconductor element layer” of the present invention.

そして、図１６に示すように、発光層５３上には、約０．１５μｍの厚みを有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層５４が形成されている。ｐ型クラッド層５４上には、約０．３μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層５５が形成されている。なお、ｐ型クラッド層５４およびｐ型コンタクト層５５は、本発明の「半導体素子層」の一例である。 Then, as shown in FIG. 16, a p-type cladding layer 54 of p-type Al 0.05 Ga 0.95 N doped with Mg and having a thickness of about 0.15 μm is formed on the light emitting layer 53. ing. On the p-type cladding layer 54, a p-type contact layer 55 made of p-type GaN doped with Mg and having a thickness of about 0.3 μm is formed. Note that the p-type cladding layer 54 and the p-type contact layer 55 are examples of the “semiconductor element layer” of the present invention.

そして、ｎ型ＧａＮ基板１および窒化物系半導体各層（５２〜５５）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層５５の上面まで延びる転位の集中している領域５６が形成されている。   In the vicinity of the ends of the n-type GaN substrate 1 and each of the nitride semiconductor layers (52 to 55), a region where dislocations extending from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 55 are concentrated. 56 are formed.

ここで、第３実施形態による発光ダイオード素子では、ｐ型コンタクト層５５上の転位の集中している領域５６に、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ２膜からなる絶縁膜５７が形成されている。また、ｐ型コンタクト層５５上には、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜５７を覆うように、ｐ側オーミック電極５８が形成されている。このｐ側オーミック電極５８は、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなる。なお、ｐ側オーミック電極５８は、本発明の「表面側電極」の一例である。そして、ｐ側オーミック電極５８上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極５９が形成されている。 Here, in the light emitting diode device according to the third embodiment, the insulating film 57 made of a SiO 2 film having a thickness of about 250 nm and a width of about 40 μm is formed in the region 56 where dislocations are concentrated on the p-type contact layer 55. Is formed. A p-side ohmic electrode 58 is formed on the p-type contact layer 55 so as to be in contact with a region other than the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 and to cover the insulating film 57. Have been. The p-side ohmic electrode 58 is composed of a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm, from the lower layer to the upper layer. The p-side ohmic electrode 58 is an example of the “surface-side electrode” of the present invention. Then, on the p-side ohmic electrode 58, from the lower layer to the upper layer, a p layer including a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm. A side pad electrode 59 is formed.

また、第３実施形態では、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極６０が形成されている。このｎ側オーミック透明電極６０は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる。また、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗは、約４０μｍである。なお、ｎ側透明電極６０は、本発明の「裏面側電極」の一例である。そして、ｎ側オーミック透明電極６０の裏面上の所定領域には、ｎ側オーミック透明電極６０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極６１が形成されている。   Further, in the third embodiment, the n-side ohmic transparent electrode 60 is formed on the back surface of the n-type GaN substrate 1 so as to contact a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Is formed. The n-side ohmic transparent electrode 60 includes an Al layer having a thickness of about 5 nm, a Pt layer having a thickness of about 15 nm, and an Au layer having a thickness of about 40 nm in order from the side closer to the back surface of the n-type GaN substrate 1. Consists of The distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element is about 40 μm. The n-side transparent electrode 60 is an example of the “back-side electrode” of the present invention. Then, in a predetermined region on the back surface of the n-side ohmic transparent electrode 60, a Ti layer having a thickness of about 100 nm and a Pd layer having a thickness of about 100 nm , An Au layer having a thickness of about 3 μm is formed.

第３実施形態では、上記のように、ｐ型コンタクト層５５上の転位の集中している領域に、絶縁膜５７を形成するとともに、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するように、ｐ側オーミック電極５８を形成することによって、ｐ型コンタクト層５５の上面の転位の集中している領域５６は、絶縁膜５７により露出しないように覆われるので、ｐ型コンタクト層５５の上面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極６０を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生も抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域５６に流れる電流を低減することができるので、転位の集中している領域５６からの不必要な発光を低減できる。   In the third embodiment, as described above, the insulating film 57 is formed in the region where dislocations are concentrated on the p-type contact layer 55, and the region where dislocations are concentrated on the upper surface of the p-type contact layer 55. By forming the p-side ohmic electrode 58 so as to contact a region other than the region 56, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered by the insulating film 57 so as not to be exposed. In addition, it is possible to easily suppress generation of a leak current due to a current flowing in the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55. Further, by forming the n-side ohmic transparent electrode 60 on the rear surface of the n-type GaN substrate 1 so as to contact a region other than the region 56 where dislocations are concentrated on the rear surface of the n-type GaN substrate 1, It is also possible to suppress the occurrence of a leak current due to a current flowing in the region 56 where dislocations are concentrated on the back surface of the type GaN substrate 1. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, since the current flowing in the region 56 where dislocations are concentrated can be reduced, unnecessary light emission from the region 56 where dislocations are concentrated can be reduced.

また、第３実施形態では、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗを、約４０μｍにすることによって、ｎ側オーミック透明電極６０上に形成されたｎ側パッド電極６１に半田を融着する場合に、半田が素子の側面にまで流れるのを抑制することができる。これにより、素子の短絡不良の発生を抑制することができる。   In the third embodiment, the distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element is set to about 40 μm, so that the n-side pad electrode formed on the n-side ohmic transparent electrode 60 is formed. When the solder is fused to 61, the flow of the solder to the side surface of the element can be suppressed. Thereby, occurrence of short circuit failure of the element can be suppressed.

図１８〜図２１は、図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１６〜図２１を参照して、第３実施形態による発光ダイオード素子の製造プロセスについて説明する。   18 to 21 are cross-sectional views for explaining the manufacturing process of the light emitting diode device according to the third embodiment shown in FIG. Next, the manufacturing process of the light emitting diode device according to the third embodiment will be described with reference to FIGS.

まず、図１８に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型クラッド層５２、発光層５３、ｐ型クラッド層５４およびｐ型コンタクト層５５を順次成長させる。   First, as shown in FIG. 18, an n-type cladding layer 52, a light-emitting layer 53, a p-type cladding layer 54, and a p-type contact layer 55 are sequentially grown on an n-type GaN substrate 1 by MOCVD.

具体的には、基板温度を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２含有率：約５０％）と、ＮＨ３およびＴＭＧａからなる原料ガスと、ＳｉＨ４からなるドーパントガスとを用いて、ｎ型ＧａＮ基板１上に、約５μｍの厚みを有するＳｉがドープされたｎ型ＧａＮからなるｎ型クラッド層５２を、約３μｍ／ｈの成長速度で成長させる。 Specifically, a carrier gas composed of H 2 and N 2 (H 2 content: about 50%) with the substrate temperature maintained at a growth temperature of about 1000 ° C. to about 1200 ° C. (eg, about 1150 ° C.) And an n-type cladding made of n-type GaN doped with Si having a thickness of about 5 μm on the n-type GaN substrate 1 using a source gas composed of NH 3 and TMGa and a dopant gas composed of SiH 4. Layer 52 is grown at a growth rate of about 3 μm / h.

次に、図１７に示したように、基板温度を約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２含有率：約１％〜約５％）と、ＮＨ３、ＴＥＧａおよびＴＭＩｎからなる原料ガスとを用いて、ｎ型クラッド層５２（図１８参照）上に、約５ｎｍの厚みを有するアンドープＧａＮからなる６層の障壁層５３ａと、約５ｎｍの厚みを有するアンドープＩｎ０．３５Ｇａ０．６５Ｎからなる５層の井戸層５３ｂとを、約０．４ｎｍ／ｓの成長速度で交互に成長させることによりＭＱＷ活性層５３ｃを形成する。続いて、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層５３ｄを、約０．４ｎｍ／ｓの成長速度で成長させる。これにより、ＭＱＷ活性層５３ｃおよび保護層５３ｄからなる発光層５３が形成される。 Next, as shown in FIG. 17, a substrate temperature of about 700 ° C. ~ about 1000 ° C. (e.g., about 850 ° C.) while maintaining the growth temperature of the carrier gas (H 2 containing consisting H 2 and N 2 Rate: about 1% to about 5%) and an undoped GaN having a thickness of about 5 nm on the n-type cladding layer 52 (see FIG. 18) using a source gas consisting of NH 3 , TEGa, and TMIn. The growth of six barrier layers 53a and five well layers 53b of undoped In 0.35 Ga 0.65 N having a thickness of about 5 nm alternately at a growth rate of about 0.4 nm / s. Thereby, the MQW active layer 53c is formed. Subsequently, a protective layer 53d made of undoped GaN having a thickness of about 10 nm is grown at a growth rate of about 0.4 nm / s. Thus, the light emitting layer 53 including the MQW active layer 53c and the protective layer 53d is formed.

次に、図１８に示すように、基板温度を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、Ｈ２およびＮ２からなるキャリアガス（Ｈ２含有率：約１％〜約３％）と、ＮＨ３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ２Ｍｇからなるドーパントガスとを用いて、発光層５３上に、約０．１５μｍの厚みを有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層５４を、約３μｍ／ｈの成長速度で成長させる。続いて、原料ガスをＮＨ３およびＴＭＧａに変えて、ｐ型クラッド層５４上に、約０．３μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層５５を、約３μｍ／ｈの成長速度で成長させる。 Next, as shown in FIG. 18, while maintaining the substrate temperature at a growth temperature of about 1000 ° C. to about 1200 ° C. (eg, about 1150 ° C.), a carrier gas (H 2 content rate) composed of H 2 and N 2 is used. : About 1% to about 3%), a source gas composed of NH 3 , TMGa and TMAl, and a dopant gas composed of Cp 2 Mg, and a Mg having a thickness of about 0.15 μm is formed on the light emitting layer 53. A p-type clad layer 54 made of p-type Al 0.05 Ga 0.95 N doped with is grown at a growth rate of about 3 μm / h. Subsequently, the source gas is changed to NH 3 and TMGa, and a p-type contact layer 55 made of p-type GaN doped with Mg having a thickness of about 0.3 μm is formed on the p-type cladding layer 54 at a rate of about 3 μm / The growth rate is h.

この際、ｎ型ＧａＮ基板１の転位が伝播することにより、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層５５の上面まで延びる転位の集中している領域５６が形成される。また、Ｈ２およびＮ２からなるキャリアガスのＨ２の含有率を低くすることによって、窒素ガス雰囲気中でアニール処理することなく、Ｍｇドーパントを活性化させることができる。 At this time, as the dislocations of the n-type GaN substrate 1 propagate, a region 56 where dislocations are concentrated and extends from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 55 is formed. Further, by lowering the content of H 2 in the carrier gas composed of H 2 and N 2 , the Mg dopant can be activated without annealing in a nitrogen gas atmosphere.

次に、第３実施形態では、プラズマＣＶＤ法、ＳＯＧ法（塗布法）、または、電子ビーム蒸着法を用いて、ｐ型コンタクト層５５上の全面に、約２５０ｎｍの厚みを有するＳｉＯ２膜（図示せず）を形成する。その後、ｐ型コンタクト層５５上の転位の集中している領域５６以外の領域に位置するＳｉＯ２膜を除去することによって、図１９に示すように、約２５０ｎｍの厚みと約４０μｍの幅とを有する絶縁膜５７を形成する。これにより、ｐ型コンタクト層５５の上面の転位の集中している領域５６が、絶縁膜５７により覆われる。 Next, in the third embodiment, an SiO 2 film (about 250 nm thick) is formed on the entire surface of the p-type contact layer 55 by using the plasma CVD method, the SOG method (coating method), or the electron beam evaporation method. (Not shown). Thereafter, by removing the SiO 2 film located in a region other than the region 56 where the dislocations are concentrated on the p-type contact layer 55, a thickness of about 250 nm and a width of about 40 μm are reduced as shown in FIG. Is formed. Thus, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered with the insulating film 57.

次に、図２０に示すように、真空蒸着法を用いて、ｐ型コンタクト層５５上に、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜５７を覆うように、ｐ側オーミック電極５８を形成する。なお、ｐ側オーミック電極５８を形成する際には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とを形成する。次に、真空蒸着法を用いて、ｐ側オーミック電極５８上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極５９を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。   Next, as shown in FIG. 20, on the p-type contact layer 55, a region other than the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is formed on the p-type contact layer 55 by vacuum evaporation, A p-side ohmic electrode 58 is formed so as to cover the film 57. When forming the p-side ohmic electrode 58, from the lower layer to the upper layer, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm To form Next, using a vacuum deposition method, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 3 μm are formed on the p-side ohmic electrode 58 from the lower layer to the upper layer. A p-side pad electrode 59 made of an Au layer is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 becomes about 100 μm.

次に、第３実施形態では、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる金属層（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６以外の領域に位置する金属層を除去することによって、図２１に示すように、ｎ側オーミック透明電極６０を形成する。この際、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗが、約４０μｍになるように金属層を除去する。   Next, in the third embodiment, an Al layer having a thickness of about 5 nm is formed on the entire back surface of the n-type GaN substrate 1 in order from the side closer to the back surface of the n-type GaN substrate 1 by using a vacuum evaporation method. A metal layer (not shown) composed of a Pt layer having a thickness of about 15 nm and an Au layer having a thickness of about 40 nm is formed. Then, the n-side ohmic transparent electrode 60 is formed as shown in FIG. 21 by removing the metal layer located in a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. At this time, the metal layer is removed such that the distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element becomes about 40 μm.

この後、図１６に示したように、真空蒸着法を用いて、ｎ側オーミック透明電極６０の裏面上の所定領域に、ｎ側オーミック透明電極６０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極６１を形成する。最後に、素子のｐ側パッド電極５９が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第３実施形態による発光ダイオード素子が形成される。   Thereafter, as shown in FIG. 16, a predetermined area on the back surface of the n-side ohmic transparent electrode 60 is formed in a predetermined area on the back surface of the n-side ohmic transparent electrode 60 by a vacuum evaporation method, in order from the side closer to the back surface of the n-side ohmic transparent electrode 60. , A Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm are formed. Finally, a scribe line (not shown) is formed from the side of the device where the p-side pad electrode 59 is formed, and the device is cleaved along the scribe line into each chip, thereby emitting light according to the third embodiment. A diode element is formed.

（第４実施形態）
図２２は、本発明の第４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２２を参照して、この第４実施形態では、上記第１実施形態と異なり、ｐ型クラッド層５の凸部以外の平坦部の表面上に、約０．４μｍの厚みを有するＧｅがドープされたｎ型Ａｌ０．１２Ｇａ０．８８Ｎからなるｎ型電流ブロック層８０が形成されている。 (Fourth embodiment)
FIG. 22 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the fourth embodiment of the present invention. Referring to FIG. 22, in the fourth embodiment, unlike the first embodiment, Ge having a thickness of about 0.4 μm is doped on the surface of the flat portion other than the convex portion of p-type cladding layer 5. An n-type current block layer 80 made of the n-type Al 0.12 Ga 0.88 N is formed.

そして、この第４実施形態では、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５、８０）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｎ型電流ブロック層８０の上面まで延びる転位の集中している領域８が形成されている。また、ｎ型電流ブロック層８０上には、リッジ部７を構成するｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極７９が形成されている。また、ｐ側オーミック電極７９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極８１が形成されている。なお、ｎ型電流ブロック層８０は、本発明の「半導体素子層」の一例であり、ｐ側オーミック電極７９は、本発明の「表面側電極」の一例である。   In the fourth embodiment, near the ends of the n-type GaN substrate 1 and each of the nitride-based semiconductor layers (2 to 5, 80), the n-type current blocking layer 80 A region 8 where dislocations are concentrated and extends to the upper surface is formed. On the n-type current block layer 80, a Pt layer having a thickness of about 5 nm from the lower layer to the upper layer so as to be in contact with the upper surface of the p-type contact layer 6 constituting the ridge portion 7; The p-side ohmic electrode 79 is formed of a Pd layer having a thickness of about 150 nm and an Au layer having a thickness of about 150 nm. Further, on the p-side ohmic electrode 79, from the lower layer to the upper layer, a p layer composed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm. A side pad electrode 81 is formed. Note that the n-type current block layer 80 is an example of the “semiconductor element layer” of the present invention, and the p-side ohmic electrode 79 is an example of the “front surface electrode” of the present invention.

ここで、第４実施形態では、上記第１実施形態と同様、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８を覆うように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＮ膜からなる絶縁膜１２が形成されている。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３が形成されている。   Here, in the fourth embodiment, similarly to the first embodiment, the thickness of about 250 nm and the width of about 40 μm are set so as to cover the dislocation-concentrated region 8 on the back surface of the n-type GaN substrate 1. An insulating film 12 made of a SiN film is formed. On the back surface of the n-type GaN substrate 1, an n-side electrode 13 is in contact with a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and covers the insulating film 12. Is formed.

なお、第４実施形態のその他の構成は、上記第１実施形態と同様である。   The other configuration of the fourth embodiment is the same as that of the first embodiment.

第４実施形態では、上記のように、電流ブロック層として、ｎ型Ａｌ０．１２Ｇａ０．８８Ｎからなるｎ型電流ブロック層８０が形成された窒化物系半導体レーザ素子においても、上記第１実施形態と同様の効果を得ることができる。すなわち、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８に、絶縁膜１２を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、ｎ側電極１３を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８は、絶縁膜１２により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。ただし、第４実施形態では、ｎ型電流ブロック層８０の上面の転位が集中している領域８がｐ側オーミック電極７９と接触しているので、上記第１実施形態よりもリーク電流が発生しやすい。 In the fourth embodiment, as described above, even in the nitride-based semiconductor laser device in which the n-type current blocking layer 80 made of n-type Al 0.12 Ga 0.88 N is formed as the current blocking layer, The same effect as in the first embodiment can be obtained. That is, the insulating film 12 is formed in the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, and the insulating film 12 contacts the region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. By forming the n-side electrode 13, the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered so as not to be exposed by the insulating film 12. It is possible to easily suppress generation of a leak current due to a current flowing in the region 8 where dislocations are concentrated on the back surface. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. However, in the fourth embodiment, since the region 8 where dislocations are concentrated on the upper surface of the n-type current block layer 80 is in contact with the p-side ohmic electrode 79, a leak current is generated more than in the first embodiment. Cheap.

図２３〜図２６は、図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２２〜図２６を参照して、第４実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   23 to 26 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the fourth embodiment will be described with reference to FIGS.

まず、図３〜図７に示した第１実施形態と同様の製造プロセスを用いて、ｐ型コンタクト層６までを形成した後、窒素ガス雰囲気中でアニール処理する。次に、図２３に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層６上の所定領域に、約２００ｎｍの厚みを有するＳｉＮ層９１を形成した後、ＳｉＮ層９１上に、約２５０ｎｍの厚みを有するＮｉ層９２を形成する。この際、ＳｉＮ層９１およびＮｉ層９２が、約１．５μｍの幅を有するストライプ状（細長状）になるように形成する。   First, using the same manufacturing process as in the first embodiment shown in FIGS. 3 to 7, after forming up to the p-type contact layer 6, annealing is performed in a nitrogen gas atmosphere. Next, as shown in FIG. 23, an SiN layer 91 having a thickness of about 200 nm is formed in a predetermined region on the p-type contact layer 6 by using a plasma CVD method, and then, an about 250 nm is formed on the SiN layer 91. A Ni layer 92 having a thickness of is formed. At this time, the SiN layer 91 and the Ni layer 92 are formed so as to have a stripe shape (elongated shape) having a width of about 1.5 μm.

次に、図２４に示すように、Ｃｌ２系ガスによるドライエッチングを用いて、Ｎｉ層９２をマスクとして、ｐ型コンタクト層６およびｐ型クラッド層５の上面から約３００ｎｍの厚み分をエッチングする。これにより、ｐ型クラッド層５の凸部とｐ型コンタクト層６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部７が形成される。この後、Ｎｉ層９２を除去する。 Next, as shown in FIG. 24, using the Ni layer 92 as a mask, a portion of about 300 nm in thickness is etched from the upper surfaces of the p-type contact layer 6 and the p-type cladding layer 5 by dry etching using a Cl 2 -based gas. . As a result, a stripe-shaped (elongated) ridge portion 7 formed of the projection of the p-type cladding layer 5 and the p-type contact layer 6 and extending in a predetermined direction is formed. Thereafter, the Ni layer 92 is removed.

次に、図２５に示すように、ＭＯＣＶＤ法を用いて、ＳｉＮ層９１を選択成長マスクとして、ｐ型クラッド層５の凸部以外の平坦部の表面上に、約０．４μｍの厚みを有するＧｅがドープされたｎ型Ａｌ０．１２Ｇａ０．８８Ｎからなるｎ型電流ブロック層８０を形成する。この際、ｐ型クラッド層５の凸部以外の平坦部の表面の転位が伝播するので、ｎ型ＧａＮ基板１の裏面からｎ型電流ブロック層８０の上面まで延びる転位の集中している領域８が形成される。この後、ＳｉＮ層９１を除去する。 Next, as shown in FIG. 25, using the MOCVD method, the SiN layer 91 is used as a selective growth mask, and has a thickness of about 0.4 μm on the surface of the flat portion other than the convex portion of the p-type clad layer 5. An n-type current blocking layer 80 of n-type Al 0.12 Ga 0.88 N doped with Ge is formed. At this time, since the dislocations on the surface of the flat portion other than the protrusions of the p-type cladding layer 5 propagate, the dislocation-concentrated region 8 extending from the back surface of the n-type GaN substrate 1 to the upper surface of the n-type current block layer 80 Is formed. After that, the SiN layer 91 is removed.

次に、図２６に示すように、真空蒸着法を用いて、ｎ型電流ブロック層８０上に、リッジ部７を構成するｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極７９を形成する。その後、ｐ側オーミック電極７９上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極８１を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。   Next, as shown in FIG. 26, from the lower layer to the upper layer so as to contact the upper surface of the p-type contact layer 6 constituting the ridge portion 7 on the n-type current block layer 80 by using a vacuum evaporation method. Then, a p-side ohmic electrode 79 including a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm is formed. Thereafter, on the p-side ohmic electrode 79, from the lower layer to the upper layer, a p-side including a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm. The pad electrode 81 is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 becomes about 100 μm.

次に、図１２に示した第１実施形態と同様の製造プロセスを用いて、図２２に示したように、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８を覆うように、絶縁膜１２を形成する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、かつ、絶縁膜１２を覆うように、ｎ側電極１３を形成する。最後に、素子のｐ側パッド電極８１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第４実施形態による窒化物系半導体レーザ素子が形成される。   Next, using the same manufacturing process as that of the first embodiment shown in FIG. 12, as shown in FIG. 22, the rear surface of the n-type GaN substrate 1 is covered with a region 8 where dislocations are concentrated. An insulating film 12 is formed. Thereafter, the insulating film 12 is formed on the back surface of the n-type GaN substrate 1 by using a vacuum deposition method so as to contact a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Is formed so as to cover. Finally, a scribe line (not shown) is formed from the side of the device on which the p-side pad electrode 81 is formed, and then the device is cleaved along the scribe line into each chip, thereby achieving nitriding according to the fourth embodiment. An object-based semiconductor laser device is formed.

（第５実施形態）
図２７は、本発明の第５実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。図２７を参照して、この第５実施形態では、上記第３実施形態と異なり、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６に、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ２膜からなる絶縁膜１００が形成されている。 (Fifth embodiment)
FIG. 27 is a sectional view showing the structure of a light emitting diode device (semiconductor device) according to the fifth embodiment of the present invention. Referring to FIG. 27, in the fifth embodiment, unlike the third embodiment, a region 56 where dislocations are concentrated on the back surface of n-type GaN substrate 1 has a thickness of about 250 nm and a width of about 40 μm. An insulating film 100 made of a SiO 2 film having the following is formed.

また、第５実施形態では、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜１００を覆うように、上記第３実施形態と同様の厚みおよび組成を有するｎ側オーミック透明電極１１０が形成されている。このｎ側オーミック透明電極１１０は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる。ｎ側オーミック透明電極１１０の裏面上の所定領域には、ｎ側オーミック透明電極１１０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極１１１が形成されている。なお、ｎ側オーミック透明電極１１０は、本発明の「裏面側電極」の一例である。なお、第５実施形態のその他の構成は、上記第３実施形態と同様である。   In the fifth embodiment, on the back surface of the n-type GaN substrate 1, the back surface of the n-type GaN substrate 1 is brought into contact with a region other than the region 56 where dislocations are concentrated and covers the insulating film 100. An n-side ohmic transparent electrode 110 having the same thickness and composition as in the third embodiment is formed. The n-side ohmic transparent electrode 110 includes an Al layer having a thickness of about 5 nm, a Pt layer having a thickness of about 15 nm, and an Au layer having a thickness of about 40 nm, in order from the side closer to the back surface of the n-type GaN substrate 1. Consists of In a predetermined region on the back surface of the n-side ohmic transparent electrode 110, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, An n-side pad electrode 111 made of an Au layer having a thickness of 3 μm is formed. The n-side ohmic transparent electrode 110 is an example of the “back-side electrode” of the present invention. The other configuration of the fifth embodiment is the same as that of the third embodiment.

第５実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６に、絶縁膜１００を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極１１０を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６は、絶縁膜１００により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、上記第３実施形態と同様、ｐ型コンタクト層５５の上面の転位の集中している領域５６は、絶縁膜５７により露出しないように覆われるので、ｐ型コンタクト層５５の上面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生も容易に抑制することができる。これらの結果、素子の定電流駆動時の光出力をより容易に安定化することができるので、より容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域５６に流れる電流を低減することができるので、転位の集中している領域５６からの不必要な発光を低減できる。   In the fifth embodiment, as described above, the insulating film 100 is formed in the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, and the concentration of dislocations on the back surface of the n-type GaN substrate 1 is increased. By forming the n-side ohmic transparent electrode 110 so as to be in contact with a region other than the region 56, the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is not exposed by the insulating film 100. , It is possible to easily suppress the occurrence of a leak current due to the current flowing in the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Further, as in the third embodiment, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered so as not to be exposed by the insulating film 57. It is also possible to easily suppress the occurrence of a leak current due to a current flowing through the concentrated region 56. As a result, the optical output during constant current driving of the device can be more easily stabilized, and the operation of the semiconductor device can be more easily stabilized. Further, since the current flowing in the region 56 where dislocations are concentrated can be reduced, unnecessary light emission from the region 56 where dislocations are concentrated can be reduced.

図２８は、図２７に示した第５実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図２７および図２８を参照して、第５実施形態による発光ダイオード素子の製造プロセスについて説明する。   FIG. 28 is a cross-sectional view for explaining the manufacturing process of the light emitting diode device according to the fifth embodiment shown in FIG. Next, with reference to FIGS. 27 and 28, the manufacturing process of the light emitting diode device according to the fifth embodiment will be described.

まず、図１８〜図２０に示した第３実施形態と同様の製造プロセスを用いて、ｐ側パッド電極５９までを形成した後、ｎ型ＧａＮ基板１の裏面を研磨する。次に、第５実施形態では、プラズマＣＶＤ法、ＳＯＧ法（塗布法）、または、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、約２５０ｎｍの厚みを有するＳｉＯ２膜（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６以外の領域に位置するＳｉＯ２膜を除去することによって、図２８に示すように、約２５０μｍの厚みと約４０μｍの幅とを有するＳｉＯ２膜からなる絶縁膜１００を形成する。これにより、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６が、絶縁膜１００により覆われる。次に、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜１００を覆うように、ｎ側オーミック透明電極１１０を形成する。なお、ｎ側オーミック透明電極１１０を形成する際には、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とを形成する。 First, after forming up to the p-side pad electrode 59 by using the same manufacturing process as that of the third embodiment shown in FIGS. 18 to 20, the back surface of the n-type GaN substrate 1 is polished. Next, in the fifth embodiment, a SiO 2 layer having a thickness of about 250 nm is formed on the entire back surface of the n-type GaN substrate 1 by using a plasma CVD method, an SOG method (coating method), or an electron beam evaporation method. A film (not shown) is formed. Thereafter, by removing the SiO 2 film located in a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, as shown in FIG. 28, a thickness of about 250 μm and a width of about 40 μm An insulating film 100 made of a SiO 2 film having the following. As a result, the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered with the insulating film 100. Next, on the back surface of the n-type GaN substrate 1, a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is brought into contact with the back surface of the n-type GaN substrate 1 by using a vacuum evaporation method, and covers the insulating film 100. Next, an n-side ohmic transparent electrode 110 is formed. When the n-side ohmic transparent electrode 110 is formed, an Al layer having a thickness of about 5 nm, a Pt layer having a thickness of about 15 nm, and a And an Au layer having a thickness of

この後、図２７に示したように、真空蒸着法を用いて、ｎ側オーミック透明電極１１０の裏面上の所定領域に、ｎ側オーミック透明電極１１０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極１１１を形成する。最後に、素子のｐ側パッド電極５９が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第５実施形態による発光ダイオード素子が形成される。   Thereafter, as shown in FIG. 27, a predetermined area on the back surface of the n-side ohmic transparent electrode 110 is formed in a predetermined area on the back surface of the n-side ohmic transparent electrode 110 by a vacuum evaporation method, in order from the side closer to the back surface of the n-side ohmic transparent electrode 110. , A Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm, to form an n-side pad electrode 111. Finally, a scribe line (not shown) is formed from the side of the device where the p-side pad electrode 59 is formed, and the device is cleaved along the scribe line into each chip, thereby emitting light according to the fifth embodiment. A diode element is formed.

（第６実施形態）
図２９は、本発明の第６実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２９を参照して、この第６実施形態では、上記第１実施形態と異なり、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達する深さを有するイオン注入層１２０が、転位の集中している領域８に設けられている。このイオン注入層１２０は、炭素（Ｃ）などの不純物をイオン注入することにより形成されているため、イオン注入層１２０が設けられた領域は、高抵抗領域となる。なお、イオン注入層１２０は、本発明の「高抵抗領域」の一例である。なお、第６実施形態のその他の構成は、上記第１実施形態と同様である。 (Sixth embodiment)
FIG. 29 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the sixth embodiment of the present invention. Referring to FIG. 29, in the sixth embodiment, unlike the first embodiment, ions having a depth reaching the n-type cladding layer 3 from the surface of the flat portion other than the convex portion of the p-type cladding layer 5 are set. The injection layer 120 is provided in the region 8 where dislocations are concentrated. Since the ion implantation layer 120 is formed by ion implantation of an impurity such as carbon (C), a region where the ion implantation layer 120 is provided becomes a high resistance region. The ion implantation layer 120 is an example of the “high resistance region” of the present invention. The other configuration of the sixth embodiment is the same as that of the first embodiment.

第６実施形態では、上記のように、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達する深さを有するイオン注入層１２０を、転位の集中している領域８に設けることによって、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８は、イオン注入層１２０により電流が流れにくくなるので、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。   In the sixth embodiment, as described above, dislocations are concentrated in the ion implantation layer 120 having a depth reaching the n-type cladding layer 3 from the surface of the flat portion other than the protrusions of the p-type cladding layer 5. By providing the region 8 where the dislocations are concentrated on the surface of the flat portion other than the protrusions of the p-type cladding layer 5, current hardly flows through the ion-implanted layer 120. It is possible to suppress the occurrence of a leak current due to the current flowing in the region 8 where dislocations are concentrated on the surface of the flat portion other than the convex portion. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized.

なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。   The other effects of the sixth embodiment are the same as those of the first embodiment.

次に、第６実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、図９に示した第１実施形態の製造プロセスの後、絶縁膜１０を形成する前に、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８に、炭素（Ｃ）を、約１５０ｋｅＶでイオン注入する。これにより、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達するイオン注入深さ（厚み）を有するとともに、転位の集中している領域８に配置されるイオン注入層１２０を形成する。なお、イオン注入条件としては、ドーズ量を、約１×１０１４ｃｍ−２以上にするのが好ましい。 Next, as the manufacturing process of the nitride-based semiconductor laser device according to the sixth embodiment, after the manufacturing process of the first embodiment shown in FIG. Carbon (C) is ion-implanted into the region 8 where dislocations are concentrated on the surface of the flat portion other than the convex portion at about 150 keV. Thereby, ions having an ion implantation depth (thickness) reaching the n-type cladding layer 3 from the surface of the flat portion other than the protrusions of the p-type cladding layer 5 and ions arranged in the region 8 where dislocations are concentrated are provided. An injection layer 120 is formed. Note that as ion implantation conditions, it is preferable that the dose be about 1 × 10 14 cm −2 or more.

（第７実施形態）
図３０は、本発明の第７実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３０を参照して、この第７実施形態では、上記第４実施形態の構造（図２２参照）において、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０が、転位の集中している領域８よりも内側の領域（素子の両端部から約５０μｍ〜約１００μｍの範囲）に設けられている。また、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域には、ｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１４９が形成されている。また、ｐ側オーミック電極１４９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１５１が形成されている。なお、ｐ側オーミック電極１４９は、本発明の「表面側電極」の一例である。なお、第７実施形態のその他の構成は、上記第４実施形態と同様である。 (Seventh embodiment)
FIG. 30 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the seventh embodiment of the present invention. Referring to FIG. 30, the seventh embodiment has a depth from the upper surface of n-type current blocking layer 80 to the upper surface of n-type cladding layer 3 in the structure of the fourth embodiment (see FIG. 22). The concave portion 130 is provided in a region inside the region 8 where dislocations are concentrated (in a range of about 50 μm to about 100 μm from both ends of the element). A Pt layer having a thickness of about 5 nm from the lower layer to the upper layer so as to contact the upper surface of the p-type contact layer 6 in a region inside the concave portion 130 on the n-type current block layer 80, A p-side ohmic electrode 149 composed of a Pd layer having a thickness of about 100 nm and an Au layer having a thickness of about 150 nm is formed. On the p-side ohmic electrode 149, a p-layer including a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed from the lower layer to the upper layer. A side pad electrode 151 is formed. The p-side ohmic electrode 149 is an example of the “surface-side electrode” of the present invention. The other configuration of the seventh embodiment is the same as that of the fourth embodiment.

第７実施形態では、上記のように、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０を、転位の集中している領域８よりも内側の領域（両端部から約５０μｍ〜約１００μｍの範囲）に設けるとともに、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域に、ｐ型コンタクト層６の上面に接触するように、ｐ側オーミック電極１４９を形成することによって、ｎ型電流ブロック層８０の上面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、発光層４、ｐ型クラッド層５およびｎ型電流ブロック層８０の転位の集中している領域８よりも内側の領域と集中している領域８とが凹部１３０により分断されるので、転位の集中している領域８よりも内側の発光層４で発生した光が、転位の集中している領域８で吸収されるのを抑制することができる。これにより、転位の集中している領域８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the seventh embodiment, as described above, the recess 130 having a depth from the upper surface of the n-type current blocking layer 80 to the upper surface of the n-type cladding layer 3 is formed in the region inside the region 8 where dislocations are concentrated. (In the range of about 50 μm to about 100 μm from both ends), and in a region inside the concave portion 130 on the n-type current blocking layer 80, a p-side ohmic electrode is provided so as to contact the upper surface of the p-type contact layer 6. By forming 149, it is possible to suppress generation of a leak current due to a current flowing in the region 8 where dislocations are concentrated on the upper surface of the n-type current block layer 80. As a result, the light output during constant current driving of the device can be stabilized, so that the operation of the semiconductor device can be stabilized. Further, since the region inside the dislocation-concentrated region 8 of the light-emitting layer 4, the p-type cladding layer 5, and the n-type current block layer 80 and the region 8 where the dislocation is concentrated are separated by the concave portion 130, the dislocation is formed. Light generated in the light emitting layer 4 inside the region 8 where dislocations are concentrated can be suppressed from being absorbed in the region 8 where dislocations are concentrated. As a result, it is possible to suppress the light absorbed in the dislocation-concentrated region 8 from emitting light again at an unintended wavelength, so that the deterioration of color purity due to such re-emission can be suppressed. it can.

なお、第７実施形態のその他の効果は、上記第１実施形態と同様である。   The other effects of the seventh embodiment are the same as those of the first embodiment.

次に、第７実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、図２５に示した第４実施形態の製造プロセスにおいて、ｎ型電流ブロック層８０を形成した後に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法を用いて、転位の集中している領域８よりも内側の領域に、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０を形成する。そして、真空蒸着法を用いて、凹部１３０の内面上を含む全面に、ｐ側オーミック電極１４９およびｐ側パッド電極１５１を構成する金属層（図示せず）を形成する。この後、ｎ型電流ブロック層８０上の転位の集中している領域８および凹部１３０の内面上に位置する金属層を除去する。これにより、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域に、ｐ型コンタクト層６の上面と接触するように、ｐ側オーミック電極１４９を形成するとともに、ｐ側オーミック電極１４９上に、ｐ側パッド電極１５１を形成する。   Next, in the manufacturing process of the nitride-based semiconductor laser device according to the seventh embodiment, after forming the n-type current blocking layer 80 in the manufacturing process of the fourth embodiment shown in FIG. 25, RIE (Reactive Ion Etching) is performed. Using a reactive ion etching) method, a recess 130 having a depth extending from the upper surface of the n-type current blocking layer 80 to the upper surface of the n-type cladding layer 3 in a region inside the region 8 where dislocations are concentrated. To form Then, a metal layer (not shown) forming the p-side ohmic electrode 149 and the p-side pad electrode 151 is formed on the entire surface including the inner surface of the concave portion 130 by using a vacuum deposition method. Thereafter, the metal layer located on the region 8 where dislocations are concentrated on the n-type current block layer 80 and the inner surface of the concave portion 130 is removed. As a result, the p-side ohmic electrode 149 is formed in a region inside the concave portion 130 on the n-type current block layer 80 so as to be in contact with the upper surface of the p-type contact layer 6, and is formed on the p-side ohmic electrode 149. , A p-side pad electrode 151 is formed.

図３１は、図３０に示した第７実施形態の第１変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図３１を参照して、この第７実施形態の第１変形例による窒化物系半導体レーザ素子では、転位の集中している領域８よりも内側の領域に設けられている凹部１６０の深さが、ｎ型電流ブロック層８０の上面からｎ型クラッド層３中に達している。このように構成しても、上記第７実施形態と同様の効果が得られる。   FIG. 31 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a first modification of the seventh embodiment shown in FIG. Referring to FIG. 31, in the nitride-based semiconductor laser device according to the first modification of the seventh embodiment, the depth of recess 160 provided in a region inside dislocation-concentrated region 8 is smaller than that in region 8. , From the upper surface of the n-type current blocking layer 80 into the n-type cladding layer 3. Even with such a configuration, the same effect as in the seventh embodiment can be obtained.

図３２は、図３０に示した第７実施形態の第２変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図３２を参照して、この第７実施形態の第２変形例による窒化物系半導体レーザ素子では、ｎ型電流ブロック層８０の上面上の転位の集中している領域８および凹部１３０を埋め込むように、絶縁膜１７０が形成されている。また、ｎ型電流ブロック層８０、絶縁膜１７０およびｐ型コンタクト層６上の全面には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１７９が形成されている。また、ｐ側オーミック電極１７９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１８１が形成されている。このように構成しても、上記第７実施形態と同様の効果が得られる。   FIG. 32 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a second modification of the seventh embodiment shown in FIG. Referring to FIG. 32, in the nitride-based semiconductor laser device according to the second modification of the seventh embodiment, the region 8 where dislocations are concentrated on upper surface of n-type current block layer 80 and recess 130 are buried. In addition, an insulating film 170 is formed. On the entire surface of the n-type current block layer 80, the insulating film 170, and the p-type contact layer 6, a Pt layer having a thickness of about 5 nm and a Pd layer having a thickness of about 100 nm , An Au layer having a thickness of about 150 nm is formed. Also, on the p-side ohmic electrode 179, from the lower layer to the upper layer, a p layer including a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm. A side pad electrode 181 is formed. Even with such a configuration, the same effect as in the seventh embodiment can be obtained.

（第８実施形態）
図３３は、本発明の第８実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３３を参照して、この第８実施形態では、上記第４実施形態の構造（図２２参照）において、ｎ型電流ブロック層８０の上面から約０．２μｍの深さを有するイオン注入層１９０が、転位の集中している領域８に設けられている。このイオン注入層１９０は、炭素（Ｃ）などの不純物をイオン注入することにより形成されているため、イオン注入層１９０が設けられた領域は、高抵抗領域となる。なお、イオン注入層１９０は、本発明の「高抵抗領域」の一例である。なお、第８実施形態のその他の構成は、上記第４実施形態と同様である。 (Eighth embodiment)
FIG. 33 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the eighth embodiment of the present invention. Referring to FIG. 33, in the eighth embodiment, in the structure of the fourth embodiment (see FIG. 22), ion implantation layer 190 having a depth of about 0.2 μm from the upper surface of n-type current block layer 80 is provided. Are provided in the region 8 where dislocations are concentrated. Since the ion implantation layer 190 is formed by ion implantation of an impurity such as carbon (C), a region where the ion implantation layer 190 is provided becomes a high resistance region. Note that the ion implantation layer 190 is an example of the “high resistance region” of the present invention. The other configuration of the eighth embodiment is the same as that of the fourth embodiment.

第８実施形態では、上記のように、ｎ型電流ブロック層８０の上面から約０．２μｍの深さを有するイオン注入層１９０を、転位の集中している領域８に設けることによって、ｎ型電流ブロック層８０の上面の転位の集中している領域８は、イオン注入層１９０により電流が流れにくくなるので、ｎ型電流ブロック層８０の上面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。   In the eighth embodiment, as described above, by providing the ion implantation layer 190 having a depth of about 0.2 μm from the upper surface of the n-type current blocking layer 80 in the region 8 where dislocations are concentrated, the n-type current blocking layer 80 is formed. In the region 8 where dislocations are concentrated on the upper surface of the current block layer 80, the current hardly flows due to the ion implantation layer 190. Therefore, the current flows in the region 8 where dislocations are concentrated on the upper surface of the n-type current block layer 80. As a result, it is possible to suppress the occurrence of leakage current. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized.

なお、第８実施形態のその他の効果は、上記第１実施形態と同様である。   The other effects of the eighth embodiment are the same as those of the first embodiment.

次に、第８実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、上記第４実施形態の製造プロセスにおいて、ｐ側オーミック電極７９を形成する工程（図２６参照）の前に、ｎ型電流ブロック層８０の上面の転位の集中している領域８に、炭素（Ｃ）を、約４０ｋｅＶでイオン注入する。これにより、図３３に示すように、ｎ型電流ブロック層８０の上面から約０．２μｍのイオン注入深さ（厚み）を有するとともに、転位の集中している領域８に配置されるイオン注入層１９０を形成する。なお、イオン注入条件としては、ドーズ量を、約１×１０１４ｃｍ−２以上にするのが好ましい。 Next, in the manufacturing process of the nitride-based semiconductor laser device according to the eighth embodiment, in the manufacturing process of the fourth embodiment, an n-type Carbon (C) is ion-implanted into the region 8 where dislocations are concentrated on the upper surface of the current block layer 80 at about 40 keV. As a result, as shown in FIG. 33, the ion implantation depth (thickness) of about 0.2 μm from the upper surface of the n-type current blocking layer 80 and the ion implantation layer arranged in the region 8 where dislocations are concentrated are formed. Form 190. Note that as ion implantation conditions, it is preferable that the dose be about 1 × 10 14 cm −2 or more.

（第９実施形態）
図３４は、本発明の第９実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。この第９実施形態では、上記第１〜第８実施形態と異なり、サファイア基板を含む窒化物系半導体層を、窒化物系半導体レーザ素子の基板として用いる場合の例について説明する。 (Ninth embodiment)
FIG. 34 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the ninth embodiment of the present invention. In the ninth embodiment, unlike the first to eighth embodiments, an example will be described in which a nitride-based semiconductor layer including a sapphire substrate is used as a substrate of a nitride-based semiconductor laser device.

すなわち、この第９実施形態では、図３４に示すように、サファイア基板２０１ａ上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２０１ｂが形成されている。ＡｌＧａＮ層２０１ｂ上には、約１μｍの厚みを有するＧａＮ層２０１ｃが形成されている。このＧａＮ層２０１ｃの全領域には、縦方向に伝播された転位が形成されている。そして、ＧａＮ層２０１ｃ上の所定領域には、約２００ｎｍの厚みを有するＳｉＮまたはＳｉＯ２からなるマスク層２０１ｄが形成されている。このマスク層２０１ｄは、後述する製造プロセスにおいて、選択成長マスクとして機能する。また、ＧａＮ層２０１ｃ上には、マスク層２０１ｄを覆うように、約５μｍの厚みを有するアンドープのＧａＮ層２０１ｅが形成されている。そして、この第９実施形態による窒化物系半導体レーザ素子の基板２０１は、サファイア基板２０１ａと、ＡｌＧａＮ層２０１ｂと、ＧａＮ層２０１ｃと、マスク層２０１ｄと、ＧａＮ層２０１ｅとによって構成される。なお、基板２０１のＧａＮ層２０１ｅは、本発明の「窒化物系半導体基板」の一例である。 That is, in the ninth embodiment, as shown in FIG. 34, an AlGaN layer 201b having a thickness of about 20 nm is formed on a sapphire substrate 201a. A GaN layer 201c having a thickness of about 1 μm is formed on the AlGaN layer 201b. Dislocations propagated in the vertical direction are formed in the entire region of the GaN layer 201c. Then, a predetermined region on the GaN layer 201c is formed a mask layer 201d made of SiN or SiO 2 having a thickness of about 200 nm. This mask layer 201d functions as a selective growth mask in a manufacturing process described later. An undoped GaN layer 201e having a thickness of about 5 μm is formed on the GaN layer 201c so as to cover the mask layer 201d. The substrate 201 of the nitride-based semiconductor laser device according to the ninth embodiment includes a sapphire substrate 201a, an AlGaN layer 201b, a GaN layer 201c, a mask layer 201d, and a GaN layer 201e. The GaN layer 201e of the substrate 201 is an example of the “nitride-based semiconductor substrate” of the present invention.

基板２０１上には、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２０２が形成されている。ｎ型層２０２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層２０３が形成されている。ｎ型クラッド層２０３上には、図２に示した第１実施形態の発光層４と同様の構成を有する発光層２０４が形成されている。なお、ｎ型層２０２、ｎ型クラッド層２０３および発光層２０４は、本発明の「半導体素子層」の一例である。 An n-type layer 202 made of n-type GaN doped with Si having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 201. on the n-type layer 202, having a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 An n-type cladding layer 203 made of .05 Ga 0.95 N is formed. On the n-type cladding layer 203, a light emitting layer 204 having the same configuration as the light emitting layer 4 of the first embodiment shown in FIG. 2 is formed. The n-type layer 202, the n-type cladding layer 203, and the light emitting layer 204 are examples of the “semiconductor element layer” of the present invention.

発光層２０４上には、凸部を有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層２０５が形成されている。このｐ型クラッド層２０５の凸部は、約１．５μｍの幅と約３００ｎｍの高さとを有する。また、ｐ型クラッド層２０５の凸部以外の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層２０５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層２０６が形成されている。そして、ｐ型クラッド層２０５の凸部とｐ型コンタクト層２０６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部２０７が構成される。なお、ｐ型クラッド層２０５およびｐ型コンタクト層２０６は、本発明の「半導体素子層」の一例である。 On the light emitting layer 204, p-type Al 0.05 Ga doped with Mg having a convex portion and having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. A p-type cladding layer 205 made of 0.95 N is formed. The projection of the p-type cladding layer 205 has a width of about 1.5 μm and a height of about 300 nm. The flat portion of the p-type cladding layer 205 other than the protrusion has a thickness of about 100 nm. Then, Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 , and a carrier concentration of about 5 × 10 17 cm −3 is doped on the protrusions of the p-type cladding layer 205. A p-type contact layer 206 made of p-type GaN is formed. The projections of the p-type cladding layer 205 and the p-type contact layer 206 form a striped (elongated) ridge 207 extending in a predetermined direction. The p-type cladding layer 205 and the p-type contact layer 206 are examples of the “semiconductor element layer” of the present invention.

また、ｐ型クラッド層２０５の凸部以外の平坦部からｎ型層２０２までの所定領域が除去されることにより、ｎ型クラッド層２０２の表面の一部が露出されている。そして、基板２０１を構成するＧａＮ層２０１ｅおよび窒化物系半導体各層（２０２〜２０５）の一方の端部の近傍には、ＧａＮ層２０１ｃのＡｌＧａＮ層２０１ｂ側の界面からｐ型クラッド層２０５の凸部以外の平坦部の表面まで延びる転位の集中している領域２０８が形成されている。また、基板２０１を構成するＧａＮ層２０１ｅおよびｎ型層２０２の他方の端部の近傍にも、ＧａＮ層２０１ｃのＡｌＧａＮ層２０１ｂ側の界面からｎ型層２０２の露出された表面まで延びる転位の集中している領域２０８が形成されている。   In addition, by removing a predetermined region from the flat portion other than the convex portion of the p-type cladding layer 205 to the n-type layer 202, a part of the surface of the n-type cladding layer 202 is exposed. In the vicinity of one end of each of the GaN layer 201e and each of the nitride-based semiconductor layers (202 to 205) constituting the substrate 201, the protrusion of the p-type cladding layer 205 from the interface of the GaN layer 201c on the AlGaN layer 201b side. A region 208 where dislocations are concentrated extending to the surface of the other flat portion is formed. Also, near the other ends of the GaN layer 201e and the n-type layer 202 constituting the substrate 201, the concentration of dislocations extending from the interface of the GaN layer 201c on the AlGaN layer 201b side to the exposed surface of the n-type layer 202 is also increased. Region 208 is formed.

そして、リッジ部２０７を構成するｐ型コンタクト層２０６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２０９が形成されている。なお、ｐ側オーミック電極２０９は、本発明の「表面側電極」の一例である。   On the p-type contact layer 206 constituting the ridge portion 207, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm from the lower layer to the upper layer A p-side ohmic electrode 209 made of an Au layer is formed. The p-side ohmic electrode 209 is an example of the “surface-side electrode” of the present invention.

ここで、第９実施形態では、ｐ側オーミック電極２０９の上面と、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の所定領域とが露出されるように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２１０が形成されている。すなわち、ｐ側およびｎ側の転位の集中している領域２０８の表面は、絶縁膜２１０により覆われている。   Here, in the ninth embodiment, the upper surface of the p-side ohmic electrode 209 and a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202 are exposed to about 250 nm. An insulating film 210 made of a SiN film having a thickness of is formed. That is, the surface of the region 208 where p-side and n-side dislocations are concentrated is covered with the insulating film 210.

そして、ｐ型クラッド層２０５の凸部以外の平坦部の表面上に位置する絶縁膜２１０の表面上には、ｐ側オーミック電極２０９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２１１が形成されている。   Then, on the surface of the insulating film 210 located on the surface of the flat portion other than the convex portion of the p-type cladding layer 205, from the lower layer toward the upper layer so as to contact the upper surface of the p-side ohmic electrode 209. A p-side pad electrode 211 composed of a Ti layer having a thickness of 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed.

また、第９実施形態では、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２が形成されている。このｎ側電極２１２は、下層から上層に向かって、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。なお、ｎ側電極２１２は、本発明の「表面側電極」の一例である。   In the ninth embodiment, the n-side electrode 212 is formed so as to be in contact with a region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202. The n-side electrode 212 is composed of an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and an Au layer having a thickness of about 300 nm from the lower layer to the upper layer. The n-side electrode 212 is an example of the “surface-side electrode” of the present invention.

第９実施形態では、上記のように、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の所定領域が露出されるように絶縁膜２１０を形成するとともに、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２を形成することによって、ｎ型層２０２の露出された表面の転位の集中している領域２０８は、絶縁膜２１０により露出しないように覆われるので、ｎ型層２０２の露出された表面の転位の集中している領域２０８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域２０８に電流が流れることに起因する不必要な発光を抑制することができる。   In the ninth embodiment, as described above, the insulating film 210 is formed such that a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202 is exposed. By forming the n-side electrode 212 so as to contact a region other than the region 208 where dislocations are concentrated on the exposed surface of the layer 202, the dislocations on the exposed surface of the n-type layer 202 are concentrated. Since the region 208 is covered so as not to be exposed by the insulating film 210, it is possible to easily suppress generation of a leak current due to current flowing in the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202. can do. As a result, the light output during constant current driving of the element can be easily stabilized, and the operation of the semiconductor element can be easily stabilized. Further, unnecessary light emission due to current flowing in the region 208 where dislocations are concentrated can be suppressed.

図３５〜図３８は、図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図３４〜図３８を参照して、第９実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   35 to 38 are sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the ninth embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the ninth embodiment will be described with reference to FIGS.

まず、図３５を参照して、基板２０１の形成プロセスについて説明する。具体的には、図３５に示すように、ＭＯＣＶＤ法を用いて、基板温度を約６００℃に保持した状態で、サファイア基板２０１ａ上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２０１ｂを成長させる。その後、基板温度を約１１００℃に変えて、ＡｌＧａＮ層２０１ｂ上に、約１μｍの厚みを有するＧａＮ層２０１ｃを成長させる。この際、ＧａＮ層２０１ｃの全領域に、縦方向に伝播された転位が形成される。次に、プラズマＣＶＤ法を用いて、ＧａＮ層２０１ｃ上に所定の間隔を隔てて、約２００ｎｍの厚みを有するＳｉＮまたはＳｉＯ２からなるマスク層２０１ｄを形成する。 First, a process for forming the substrate 201 will be described with reference to FIG. More specifically, as shown in FIG. 35, an AlGaN layer 201b having a thickness of about 20 nm is grown on a sapphire substrate 201a by using the MOCVD method while keeping the substrate temperature at about 600 ° C. Thereafter, the substrate temperature is changed to about 1100 ° C., and a GaN layer 201c having a thickness of about 1 μm is grown on the AlGaN layer 201b. At this time, dislocations propagated in the vertical direction are formed in the entire region of the GaN layer 201c. Next, using a plasma CVD method at a prescribed interval on the GaN layer 201c, a mask layer 201d made of SiN or SiO 2 having a thickness of about 200 nm.

次に、ＨＶＰＥ法を用いて、基板温度を約１１００℃に保持した状態で、マスク層２０１ｄを選択成長マスクとして、ＧａＮ層２０１ｃ上に、約５μｍの厚みを有するアンドープのＧａＮ層２０１ｅを横方向成長させる。この際、ＧａＮ層２０１ｅは、マスク層２０１ｄが形成されていないＧａＮ層２０１ｃ上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層２０１ｄが形成されていないＧａＮ層２０１ｃ上に位置するＧａＮ層２０１ｅには、縦方向に伝播された転位の集中する領域２０８が形成される。その一方、マスク層２０１ｄ上に位置するＧａＮ層２０１ｅには、ＧａＮ層２０１ｅが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくい。そして、サファイア基板２０１ａと、ＡｌＧａＮ層２０１ｂと、ＧａＮ層２０１ｃと、マスク層２０１ｄと、ＧａＮ層２０１ｅとによって、基板２０１が構成される。   Next, an undoped GaN layer 201e having a thickness of about 5 μm is laterally formed on the GaN layer 201c by using the mask layer 201d as a selective growth mask while maintaining the substrate temperature at about 1100 ° C. using the HVPE method. Let it grow. At this time, the GaN layer 201e selectively grows in the vertical direction on the GaN layer 201c on which the mask layer 201d is not formed, and then gradually grows in the horizontal direction. Therefore, in the GaN layer 201e located on the GaN layer 201c where the mask layer 201d is not formed, a region 208 where dislocations propagated in the vertical direction are concentrated is formed. On the other hand, in the GaN layer 201e located on the mask layer 201d, the dislocations are bent in the horizontal direction by growing the GaN layer 201e in the horizontal direction, so that dislocations propagated in the vertical direction are less likely to be formed. The sapphire substrate 201a, the AlGaN layer 201b, the GaN layer 201c, the mask layer 201d, and the GaN layer 201e constitute the substrate 201.

次に、図３６に示すように、ＭＯＣＶＤ法を用いて、基板２０１上に、ｎ型層２０２、ｎ型クラッド層２０３、発光層２０４、ｐ型クラッド層２０５およびｐ型コンタクト層２０６を順次成長させる。そして、ｐ型コンタクト層２０６上の所定領域に、ストライプ状（細長状）のｐ側オーミック電極２０９を形成する。その後、ｐ型コンタクト層２０６およびｐ型クラッド層２０５の上面から約３００ｎｍの厚み分をエッチングすることによって、ｐ型クラッド層２０５の凸部とｐ型コンタクト層２０６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部２０７を形成する。   Next, as shown in FIG. 36, an n-type layer 202, an n-type cladding layer 203, a light-emitting layer 204, a p-type cladding layer 205, and a p-type contact layer 206 are sequentially grown on a substrate 201 by MOCVD. Let it. Then, a stripe-shaped (elongated) p-side ohmic electrode 209 is formed in a predetermined region on the p-type contact layer 206. Thereafter, by etching a thickness of about 300 nm from the upper surfaces of the p-type contact layer 206 and the p-type cladding layer 205, the projections of the p-type cladding layer 205 and the p-type contact layer 206 are formed. The stripe-shaped (elongated) ridge portion 207 extending in the direction is formed.

次に、図３７に示すように、ｐ型クラッド層２０５の凸部以外の平坦部の表面からｎ型層２０２までの所定領域をエッチングすることにより、ｎ型層２０２の表面の一部を露出させる。   Next, as shown in FIG. 37, by etching a predetermined region from the surface of the flat portion other than the convex portion of the p-type cladding layer 205 to the n-type layer 202, a part of the surface of the n-type layer 202 is exposed. Let it.

次に、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成する。その後、ｐ側オーミック電極２０９上に位置するＳｉＮ膜と、ｎ型層２０２の露出された表面上の転位の集中している領域２０８以外の所定領域に位置するＳｉＮ膜とを除去することによって、図３８に示すように、絶縁膜２１０を形成する。   Next, an SiN film (not shown) having a thickness of about 250 nm is formed by plasma CVD so as to cover the entire surface. Thereafter, by removing the SiN film located on the p-side ohmic electrode 209 and the SiN film located in a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202, As shown in FIG. 38, an insulating film 210 is formed.

次に、図３４に示したように、真空蒸着法を用いて、ｐ型クラッド層２０５の凸部以外の平坦部の表面上に位置する絶縁膜２１０の表面上に、ｐ側オーミック電極２０９の上面に接触するように、ｐ側パッド電極２１１を形成する。この後、第９実施形態では、ｎ型層２０２の露出された表面上に位置する絶縁膜２１０上の所定領域に、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２を形成する。最後に、素子のｐ側パッド電極２１１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第９実施形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 34, the p-side ohmic electrode 209 is formed on the surface of the insulating film 210 located on the surface of the flat portion other than the convex portion of the p-type cladding layer 205 by using a vacuum deposition method. The p-side pad electrode 211 is formed so as to be in contact with the upper surface. After that, in the ninth embodiment, the predetermined region on the insulating film 210 located on the exposed surface of the n-type layer 202 has a region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202. The n-side electrode 212 is formed so as to be in contact with the region of FIG. Finally, a scribe line (not shown) is formed from the side of the device on which the p-side pad electrode 211 is formed, and then the device is cleaved along the scribe line into each chip, thereby achieving nitriding according to the ninth embodiment. An object-based semiconductor laser device is formed.

（第１０実施形態）
図３９は、本発明の第１０実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３９を参照して、この第１０実施形態では、上記第１〜第９実施形態と異なり、基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型クラッド層の転位の集中している領域の厚みを、ｎ型クラッド層の転位の集中している領域以外の領域の厚みよりも小さくする場合について説明する。 (Tenth embodiment)
FIG. 39 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the tenth embodiment of the present invention. Referring to FIG. 39, in the tenth embodiment, unlike the first to ninth embodiments, an n-type GaN substrate is used as the substrate, and the thickness of the region where dislocations are concentrated in the n-type cladding layer is reduced. The case where the thickness of the n-type cladding layer is smaller than the thickness of the region other than the region where dislocations are concentrated will be described.

この第１０実施形態による窒化物系半導体レーザ素子では、図３９に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板２２１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２２２が形成されている。なお、ｎ型ＧａＮ基板２２１は、ウルツ鉱型構造を有するとともに、（０００１）面の表面を有する。ｎ型層２２２上には、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｎ型クラッド層２２３が形成されている。また、ｎ型ＧａＮ基板２２１、ｎ型層２２２およびｎ型クラッド層２２３の端部の近傍には、ｎ型ＧａＮ基板２２１の裏面からｎ型クラッド層２２３の表面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域２２８が、約４００μｍの周期でストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板２２１は、本発明の「基板」の一例であり、ｎ型層２２２およびｎ型クラッド層２２３は、本発明の「半導体素子層」および「第１半導体層」の一例である。 In the nitride semiconductor laser device according to the tenth embodiment, as shown in FIG. 39, n-type GaN doped with oxygen having a thickness of about 100 μm and a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 222 made of n-type GaN doped with Si and having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 221. The n-type GaN substrate 221 has a wurtzite structure and a (0001) surface. on the n-type layer 222, having a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 An n-type cladding layer 223 made of .05 Ga 0.95 N is formed. In the vicinity of the ends of the n-type GaN substrate 221, the n-type layer 222, and the n-type cladding layer 223, the width extends from the back surface of the n-type GaN substrate 221 to the surface of the n-type cladding layer 223 and has a width of about 10 μm. Are formed in a stripe shape (elongated shape) at a period of about 400 μm. The n-type GaN substrate 221 is an example of the “substrate” of the present invention, and the n-type layer 222 and the n-type cladding layer 223 are examples of the “semiconductor element layer” and the “first semiconductor layer” of the present invention. is there.

ここで、第１０実施形態では、ｎ型クラッド層２２３の転位の集中している領域２２８の厚みが、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型クラッド層２２３の上面から所定の深さまでが除去されている。また、ｎ型クラッド層２２３上の転位の集中している領域２２８以外の領域には、ＭＱＷ活性層を有する発光層２２４が形成されている。この発光層２２４は、図２に示した第１実施形態の発光層４と同様の厚みおよび組成を有する窒化物系半導体各層からなるとともに、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さい幅（約７．５μｍ）を有する。なお、発光層２２４は、本発明の「半導体素子層」の一例である。   Here, in the tenth embodiment, the thickness of the region 228 where dislocations are concentrated in the n-type cladding layer 223 is smaller than the thickness of the region other than the region 228 where dislocations are concentrated in the n-type cladding layer 223. Thus, a predetermined depth from the upper surface of the n-type cladding layer 223 is removed. A light emitting layer 224 having an MQW active layer is formed in a region other than the region 228 where dislocations are concentrated on the n-type cladding layer 223. The light emitting layer 224 is made of a nitride-based semiconductor layer having the same thickness and composition as the light emitting layer 4 of the first embodiment shown in FIG. 2, and has a region 228 where dislocations of the n-type cladding layer 223 are concentrated. Has a width (about 7.5 μm) smaller than the width of the other region. The light emitting layer 224 is an example of the “semiconductor element layer” of the present invention.

発光層２２４上には、凸部を有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなるｐ型クラッド層２２５が形成されている。このｐ型クラッド層２２５の凸部は、約１．５μｍの幅を有するとともに、平坦部の上面から約３００ｎｍの突出高さを有する。また、ｐ型クラッド層２２５の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層２２５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層２２６が形成されている。そして、ｐ型クラッド層２２５の凸部とｐ型コンタクト層２２６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部２２７が構成される。なお、ｐ型クラッド層２２５およびｐ型コンタクト層２２６は、本発明の「半導体素子層」および「第２半導体層」の一例である。 On the light emitting layer 224, p-type Al 0.05 Ga doped with Mg having a convex portion and having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. A p-type cladding layer 225 made of 0.95 N is formed. The projection of the p-type cladding layer 225 has a width of about 1.5 μm and a projection height of about 300 nm from the upper surface of the flat part. The flat portion of the p-type cladding layer 225 has a thickness of about 100 nm. Then, Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 , and a carrier concentration of about 5 × 10 17 cm −3 is doped on the protrusions of the p-type cladding layer 225. A p-type contact layer 226 made of p-type GaN is formed. The projections of the p-type cladding layer 225 and the p-type contact layer 226 form a striped (elongated) ridge 227 extending in a predetermined direction. The p-type cladding layer 225 and the p-type contact layer 226 are examples of the “semiconductor element layer” and the “second semiconductor layer” of the present invention.

そして、リッジ部２２７を構成するｐ型コンタクト層２２６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２２９が形成されている。なお、ｐ側オーミック電極２２９は、本発明の「表面側電極」の一例である。また、ｎ型クラッド層２２３の除去されて露出した表面およびｐ側オーミック電極２２９の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２３０が形成されている。絶縁膜２３０の表面上には、ｐ側オーミック電極２２９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２３１が形成されている。また、ｎ型ＧａＮ基板２２１の裏面上には、ｎ型ＧａＮ基板２２１の裏面の全面に接触するように、ｎ型ＧａＮ基板２２１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極２３２が形成されている。   On the p-type contact layer 226 constituting the ridge portion 227, from the lower layer to the upper layer, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm A p-side ohmic electrode 229 made of an Au layer is formed. The p-side ohmic electrode 229 is an example of the “surface-side electrode” of the present invention. In addition, an insulating film 230 made of a SiN film having a thickness of about 250 nm is formed on the surface other than the exposed surface of the n-type cladding layer 223 and the upper surface of the p-side ohmic electrode 229. On the surface of the insulating film 230, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 100 nm from the lower layer to the upper layer so as to contact the upper surface of the p-side ohmic electrode 229. A p-side pad electrode 231 made of an Au layer having a thickness of 3 μm is formed. On the back surface of the n-type GaN substrate 221, an Al layer having a thickness of about 10 nm is arranged in order from the side closer to the back surface of the n-type GaN substrate 221 so as to be in contact with the entire back surface of the n-type GaN substrate 221. , An n-side electrode 232 formed of a Pt layer having a thickness of about 20 nm and an Au layer having a thickness of about 300 nm.

第１０実施形態では、上記のように、ｎ型クラッド層２２３の転位の集中している領域２２８の厚みを、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の厚みよりも小さくするとともに、ｎ型クラッド層２２３上の転位の集中している領域２２８以外の領域に、発光層２２４を形成することによって、発光層２２４を介して形成されるｎ型クラッド層２２３とｐ型クラッド層２２５とのｐｎ接合領域には転位の集中している領域２２８が形成されないので、転位の集中している領域２２８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２２８に流れる電流を低減することができるので、転位の集中している領域２２８からの不必要な発光を低減することができる。   In the tenth embodiment, as described above, the thickness of the region 228 where the dislocations of the n-type cladding layer 223 are concentrated is larger than the thickness of the region other than the region 228 where the dislocations of the n-type cladding layer 223 are concentrated. The light emitting layer 224 is formed in a region other than the region 228 where dislocations are concentrated on the n-type cladding layer 223, so that the n-type cladding layer 223 formed through the light emitting layer 224 and the p-type Since a region 228 where dislocations are concentrated is not formed in the pn junction region with the cladding layer 225, it is possible to suppress generation of a leak current due to a current flowing in the region 228 where dislocations are concentrated. As a result, the optical output during constant current driving of the device can be easily stabilized, so that the operation of the nitride-based semiconductor laser device can be easily stabilized. Further, since the current flowing in the region 228 where dislocations are concentrated can be reduced, unnecessary light emission from the region 228 where dislocations are concentrated can be reduced.

また、第１０実施形態では、発光層２２４の幅を、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さくすることによって、発光層２２４を介して形成されるｎ型クラッド層２２３とｐ型クラッド層２２５とのｐｎ接合領域が小さくなるので、ｎ型クラッド層２２３とｐ型クラッド層２２５とによるｐｎ接合容量を小さくすることができる。これにより、窒化物系半導体レーザ素子の応答速度を高速化することができる。   In the tenth embodiment, the light emitting layer 224 is formed via the light emitting layer 224 by making the width of the light emitting layer 224 smaller than the width of the region other than the region 228 where dislocations are concentrated in the n-type cladding layer 223. Since the pn junction region between the n-type cladding layer 223 and the p-type cladding layer 225 is reduced, the pn junction capacitance of the n-type cladding layer 223 and the p-type cladding layer 225 can be reduced. Thereby, the response speed of the nitride-based semiconductor laser device can be increased.

図４０〜図４５は、図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図３９〜図４５を参照して、第１０実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   40 to 45 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the tenth embodiment will be described with reference to FIGS.

まず、図４０に示すように、図３〜図９に示した第１実施形態と同様の製造プロセスを用いて、ｐ型クラッド層２２５の凸部とｐ型コンタクト層２２６とによって構成されるリッジ部２２７およびｐ側オーミック電極２２９までを形成する。この後、ｐ型クラッド層２２５の平坦部上の転位の集中している領域２２８以外の所定領域に、ｐ側オーミック電極２２９およびリッジ部２２７の表面を覆うように、レジスト２４１を形成する。   First, as shown in FIG. 40, using the same manufacturing process as that of the first embodiment shown in FIGS. 3 to 9, the ridge formed by the projections of the p-type cladding layer 225 and the p-type contact layer 226. The portion 227 and the p-side ohmic electrode 229 are formed. Thereafter, a resist 241 is formed in a predetermined region other than the region 228 where dislocations are concentrated on the flat portion of the p-type cladding layer 225 so as to cover the surfaces of the p-side ohmic electrode 229 and the ridge portion 227.

次に、図４１に示すように、レジスト２４１をマスクとして、ｐ型クラッド層２２５の平坦部の上面から発光層２２４までをエッチングする。これにより、ｐ型クラッド層２２５および発光層２２４の転位の集中している領域２２８を除去するとともに、ｐ型クラッド層２２５および発光層２２４の幅を、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さくする。この後、レジスト２４１を除去する。   Next, as shown in FIG. 41, using the resist 241 as a mask, etching is performed from the upper surface of the flat portion of the p-type cladding layer 225 to the light emitting layer 224. As a result, the region 228 where dislocations are concentrated in the p-type cladding layer 225 and the light emitting layer 224 is removed, and the width of the p-type cladding layer 225 and the light emitting layer 224 is reduced by concentrating the dislocations in the n-type cladding layer 223. Area 228 is smaller than the width of the area other than the area 228. After that, the resist 241 is removed.

次に、図４２に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成した後、ｐ側オーミック電極２２９の上面上に位置するＳｉＮ膜を除去することによって、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２３０を形成する。   Next, as shown in FIG. 42, an SiN film (not shown) having a thickness of about 250 nm is formed by plasma CVD so as to cover the entire surface, and then formed on the upper surface of the p-side ohmic electrode 229. By removing the located SiN film, an insulating film 230 made of a SiN film having a thickness of about 250 nm is formed.

次に、図４３に示すように、真空蒸着法を用いて、絶縁膜２３０の表面上の所定領域に、ｐ側オーミック電極２２９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２３１を形成する。そして、ｎ型ＧａＮ基板２２１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板２２１の裏面を研磨する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板２２１の裏面上に、ｎ型ＧａＮ基板２２１の裏面の全面に接触するように、ｎ型ＧａＮ基板２２１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極２３２を形成する。   Next, as shown in FIG. 43, using a vacuum deposition method, a predetermined area on the surface of the insulating film 230 is moved from the lower layer to the upper layer by about 100 nm so as to contact the upper surface of the p-side ohmic electrode 229. The p-side pad electrode 231 is formed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm. Then, the back surface of the n-type GaN substrate 221 is polished so that the thickness of the n-type GaN substrate 221 becomes about 100 μm. Thereafter, using a vacuum deposition method, on the back surface of the n-type GaN substrate 221, about 10 nm in order from the side closest to the back surface of the n-type GaN substrate 221 so as to contact the entire back surface of the n-type GaN substrate 221. The n-side electrode 232 is formed of an Al layer having a thickness of about 20 nm, a Pt layer having a thickness of about 20 nm, and an Au layer having a thickness of about 300 nm.

次に、図４４に示すように、塩素によるＲＩＥ法を用いて、隣接する素子の境界領域におけるｐ側パッド電極２３１の表面から、絶縁膜２３０およびｎ型クラッド層２２３の所定の深さまでの転位の集中している領域２２８を除去する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ２（たとえば、約６０μｍ）を有する溝部２３３を形成する。   Next, as shown in FIG. 44, the dislocation from the surface of the p-side pad electrode 231 in the boundary region of the adjacent element to a predetermined depth of the insulating film 230 and the n-type cladding layer 223 is performed using the RIE method using chlorine. Is removed. Thus, a groove 233 having a width W2 (for example, about 60 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated in the element.

次に、図４５に示すように、ダイヤモンドポイントを用いて、溝部２３３の底部の中央部に、スクライブライン２３４を形成する。この後、そのスクライブライン２３４に沿って、素子を各チップに分離する。このようにして、図３９に示した第１０実施形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 45, a scribe line 234 is formed at the center of the bottom of the groove 233 using a diamond point. Thereafter, the elements are separated into respective chips along the scribe lines 234. Thus, the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39 is formed.

（第１１実施形態）
図４６は、本発明の第１１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図４６を参照して、この第１１実施形態では、上記第１０実施形態と異なり、発光層２２４ａがｎ型クラッド層２２３ａと同じ幅を有する。また、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８の厚みが、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型ＧａＮ基板２２１ａの上面から所定の深さまでが除去されている。そして、ｎ型ＧａＮ基板２２１ａ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａおよびｐ型コンタクト層２２６ａが順次形成されている。 (Eleventh embodiment)
FIG. 46 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the eleventh embodiment of the present invention. Referring to FIG. 46, in the eleventh embodiment, unlike the tenth embodiment, the light emitting layer 224a has the same width as the n-type cladding layer 223a. Also, the n-type GaN substrate 221a is formed such that the thickness of the region 228 where dislocations are concentrated is smaller than the thickness of the region other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. 221a is removed from the upper surface to a predetermined depth. An n-type layer 222a, an n-type cladding layer 223a, a light-emitting layer 224a, a p-type cladding layer 225a, and a p-type contact layer 226a are sequentially formed in regions other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. Is formed.

また、ｐ型クラッド層２２５ａの平坦部上、リッジ部２２７ａおよびｐ側オーミック電極２２９ａの側面上には、絶縁膜２６０が形成されている。絶縁膜２６０の表面上には、ｐ側オーミック電極２２９ａの上面に接触するように、ｐ側パッド電極２６１が形成されている。なお、ｎ型ＧａＮ基板２２１ａ、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａ、ｐ型コンタクト層２２６ａおよびｐ側オーミック電極２２９ａは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５、ｐ型コンタクト層２２６およびｐ側オーミック電極２２９と同様の厚みおよび組成を有する。また、絶縁膜２６０およびｐ側パッド電極２６１は、それぞれ、上記第１０実施形態の絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。   An insulating film 260 is formed on a flat portion of the p-type cladding layer 225a, and on side surfaces of the ridge portion 227a and the p-side ohmic electrode 229a. A p-side pad electrode 261 is formed on the surface of the insulating film 260 so as to contact the upper surface of the p-side ohmic electrode 229a. The n-type GaN substrate 221a, the n-type layer 222a, the n-type cladding layer 223a, the light-emitting layer 224a, the p-type cladding layer 225a, the p-type contact layer 226a, and the p-side ohmic electrode 229a are respectively the same as those in the tenth embodiment. It has the same thickness and composition as the n-type GaN substrate 221, the n-type layer 222, the n-type cladding layer 223, the light emitting layer 224, the p-type cladding layer 225, the p-type contact layer 226, and the p-side ohmic electrode 229. The insulating film 260 and the p-side pad electrode 261 have the same thickness and composition as the insulating film 230 and the p-side pad electrode 231 of the tenth embodiment, respectively.

なお、第１１実施形態のその他の構成は、上記第１０実施形態と同様である。   The other configuration of the eleventh embodiment is the same as that of the tenth embodiment.

第１１実施形態では、上記のように、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８の厚みを、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８以外の領域の厚みよりも小さくするとともに、ｎ型ＧａＮ基板２２１ａ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａおよびｐ型コンタクト層２２６ａを順次形成することによって、発光層２２４ａを介して形成されるｎ型クラッド層２２３ａとｐ型クラッド層２２５ａとのｐｎ接合領域には転位の集中している領域２２８が形成されないので、上記第１０実施形態と同様、容易に窒化物系半導体レーザ素子の動作を安定化することができるとともに、転位の集中している領域２２８からの不必要な発光を低減できる。   In the eleventh embodiment, as described above, the thickness of the region 228 where dislocations are concentrated on the n-type GaN substrate 221a is larger than the thickness of the region other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. In addition to reducing the size, the n-type layer 222a, the n-type cladding layer 223a, the light-emitting layer 224a, the p-type cladding layer 225a, and the p-type contact layer 226a are formed in regions other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. Are sequentially formed, the region 228 where dislocations are concentrated is not formed in the pn junction region between the n-type cladding layer 223a and the p-type cladding layer 225a formed via the light emitting layer 224a. As in the embodiment, the operation of the nitride-based semiconductor laser device can be easily stabilized, and the region 228 where dislocations are concentrated can be easily formed. It can be reduced unnecessary emission of.

図４７および図４８は、図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４６〜図４８を参照して、第１１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   FIGS. 47 and 48 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the eleventh embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the eleventh embodiment will be described with reference to FIGS.

まず、図４７に示すように、図３〜図１１に示した第１実施形態と同様の製造プロセスを用いて、ｐ側パッド電極２６１までを形成するとともに、ｎ型ＧａＮ基板２２１ａの裏面を研磨する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板２２１ａの裏面上に、ｎ型ＧａＮ基板２２１ａの裏面の全面に接触するように、ｎ側電極２３２を形成する。   First, as shown in FIG. 47, by using the same manufacturing process as in the first embodiment shown in FIGS. 3 to 11, up to the p-side pad electrode 261 and the back surface of the n-type GaN substrate 221a are polished. I do. Thereafter, the n-side electrode 232 is formed on the back surface of the n-type GaN substrate 221a by using a vacuum deposition method so as to be in contact with the entire back surface of the n-type GaN substrate 221a.

次に、図４８に示すように、隣接する素子の境界領域に、ＹＡＧレーザ（基本波長：１．０６μｍ）の第３高調波（３５５nm）を照射することによって、ｐ側パッド電極２６１の表面から、絶縁膜２６０を含むｎ型ＧａＮ基板２２１ａ、ｐ型クラッド層２２５ａ、発光層２２４ａ、ｎ型クラッド層２２３ａおよびｎ型層２２２ａの所定の深さまでの転位の集中している領域２２８を部分的に除去する。この際の照射条件としては、パルス周波数を約１０ｋＨｚに設定するとともに、走査スピードを約０．７５ｍｍ／ｓｅｃに設定する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ３（たとえば、約１００μｍ）を有する溝部２６３を形成する。この後、その溝部２６３に沿って、素子を各チップに分離する。このようにして、図４６に示した第１１実施形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 48, the boundary region between adjacent elements is irradiated with the third harmonic (355 nm) of a YAG laser (fundamental wavelength: 1.06 μm), so that the surface of the p-side pad electrode 261 is exposed. The n-type GaN substrate 221a including the insulating film 260, the p-type cladding layer 225a, the light emitting layer 224a, the n-type cladding layer 223a, and the region 228 where dislocations are concentrated to a predetermined depth are partially formed. Remove. As irradiation conditions at this time, the pulse frequency is set to about 10 kHz, and the scanning speed is set to about 0.75 mm / sec. Thus, a groove 263 having a width W3 (for example, about 100 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated in the element. Thereafter, the element is separated into chips along the groove 263. Thus, the nitride-based semiconductor laser device according to the eleventh embodiment shown in FIG. 46 is formed.

第１１実施形態の製造プロセスでは、上記のように、ＹＡＧレーザを用いて素子を各チップに分離するための溝部２６３を形成することによって、溝部２６３の幅Ｗ３を転位の集中している領域２２８の幅よりも大きくすることができるので、容易に、転位の集中している領域２２８を除去することができる。これにより、素子を各チップに分離するための溝部２６３を形成する工程に加えて、転位の集中している領域２２８を除去する工程を増やす必要がない。その結果、製造工程を簡略化することができる。   In the manufacturing process of the eleventh embodiment, as described above, the width W3 of the groove 263 is formed by using the YAG laser to separate the element into each chip, and the region 228 where dislocations are concentrated is formed. , The region 228 where dislocations are concentrated can be easily removed. This eliminates the need to increase the step of removing the region 228 where dislocations are concentrated in addition to the step of forming the groove 263 for separating the element into each chip. As a result, the manufacturing process can be simplified.

（第１２実施形態）
図４９は、本発明の第１２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図４９を参照して、この第１２実施形態では、上記第１０実施形態と異なり、ｎ型ＧａＮ基板２２１ｂの転位の集中している領域２２８の厚みが、ｎ型ＧａＮ基板２２１ｂの転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型ＧａＮ基板２２１ｂの上面から所定の深さまでが除去されている。そして、ｎ型ＧａＮ基板２２１ｂ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ｂ、ｎ型クラッド層２２３ｂ、発光層２２４、ｐ型クラッド層２２５およびｐ型コンタクト層２２６が順次形成されている。なお、ｎ型ＧａＮ基板２２１ｂ、ｎ型層２２２ｂおよびｎ型クラッド層２２３ｂは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２およびｎ型クラッド層２２３と同様の厚みおよび組成を有する。ここで、発光層２２４およびｐ型クラッド層２２５の平坦部は、ｎ型クラッド層２２３ｂの幅よりも小さい幅（約４．５μｍ）を有する。 (Twelfth embodiment)
FIG. 49 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the twelfth embodiment of the present invention. Referring to FIG. 49, in the twelfth embodiment, unlike the tenth embodiment, the thickness of region 228 where dislocations are concentrated on n-type GaN substrate 221b is different from that of n-type GaN substrate 221b. The portion from the upper surface of the n-type GaN substrate 221b to a predetermined depth is removed so as to be smaller than the thickness of the region other than the region 228 that is formed. An n-type layer 222b, an n-type cladding layer 223b, a light-emitting layer 224, a p-type cladding layer 225, and a p-type contact layer 226 are sequentially formed in regions other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221b. Is formed. Note that the n-type GaN substrate 221b, the n-type layer 222b, and the n-type cladding layer 223b have the same thickness and composition as those of the n-type GaN substrate 221, the n-type layer 222, and the n-type cladding layer 223 of the tenth embodiment, respectively. Having. Here, the flat portions of the light emitting layer 224 and the p-type cladding layer 225 have a width (about 4.5 μm) smaller than the width of the n-type cladding layer 223b.

なお、第１２実施形態のその他の構成は、上記第１０実施形態と同様である。   The other configuration of the twelfth embodiment is the same as that of the tenth embodiment.

第１２実施形態では、上記のように構成することによって、転位の集中している領域２２８に電流が流れることに起因するリーク電流の発生を抑制することができるなどの上記第１０実施形態と同様の効果を得ることができる。   In the twelfth embodiment, similar to the tenth embodiment described above, the configuration as described above can suppress generation of a leak current caused by current flowing in the region 228 where dislocations are concentrated. The effect of can be obtained.

図５０は、図４９に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４９および図５０を参照して、第１２実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   FIG. 50 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 49. Next, the manufacturing process of the nitride-based semiconductor laser device according to the twelfth embodiment will be described with reference to FIGS.

まず、図４０〜図４３に示した第１０実施形態と同様の製造プロセスを用いて、ｎ側電極２３２までを形成する。   First, up to the n-side electrode 232 is formed by using the same manufacturing process as in the tenth embodiment shown in FIGS.

次に、図５０に示すように、ダイシングを用いて、窒化物系半導体レーザ素子と隣接する素子との境界領域において、ｐ側パッド電極２３１の表面から、絶縁膜２３０を含むｎ型ＧａＮ基板２２１ｂ、ｎ型クラッド層２２３ｂおよびｎ型層２２２ｂの所定の深さまでの転位の集中している領域２２８を部分的に除去する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ４（たとえば、約６０μｍ）を有する溝部２７３を形成する。この後、その溝部２７３に沿って、素子を各チップに分離する。このようにして、図４９に示した第１２実施形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 50, an n-type GaN substrate 221b including an insulating film 230 is formed from the surface of the p-side pad electrode 231 in the boundary region between the nitride-based semiconductor laser device and an adjacent device by dicing. The region 228 where dislocations are concentrated to a predetermined depth in the n-type cladding layer 223b and the n-type layer 222b is partially removed. Thus, a groove 273 having a width W4 (for example, about 60 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated in the element. After that, the element is separated into chips along the groove 273. Thus, the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 49 is formed.

第１２実施形態の製造プロセスでは、上記のように、ダイシングを用いて素子を各チップに分離するための溝部２７３を形成することによって、溝部２７３の幅Ｗ４を転位の集中している領域２２８の幅よりも大きくすることができるので、上記第１１実施形態の製造プロセスと同様、容易に、転位の集中している領域２２８を除去することができる。その結果、製造工程を簡略化することができる。   In the manufacturing process of the twelfth embodiment, as described above, by forming the groove 273 for separating the element into each chip using dicing, the width W4 of the groove 273 is reduced to the area 228 where the dislocations are concentrated. Since the width can be larger than the width, the region 228 where dislocations are concentrated can be easily removed similarly to the manufacturing process of the eleventh embodiment. As a result, the manufacturing process can be simplified.

（第１３実施形態）
図５１は、本発明の第１３実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図５１を参照して、この第１３実施形態では、上記第１０〜第１２実施形態と異なり、ｎ型ＧａＮ基板上の転位の集中している領域よりも内側の領域に、選択成長マスクを形成する場合について説明する。 (Thirteenth embodiment)
FIG. 51 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the thirteenth embodiment of the present invention. Referring to FIG. 51, in the thirteenth embodiment, a selective growth mask is formed in a region inside a region where dislocations are concentrated on an n-type GaN substrate, unlike the tenth to twelfth embodiments. Will be described.

この第１３実施形態による窒化物系半導体レーザ素子では、図５１に示すように、ｎ型ＧａＮ基板２８１の端部の近傍に、ｎ型ＧａＮ基板２８１の裏面から表面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域２８８が、約４００μｍの周期でストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板２８１は、上記第１０実施形態のｎ型ＧａＮ基板２２１と同様の厚みおよび組成を有する。なお、ｎ型ＧａＮ基板２８１は、本発明の「基板」の一例である。   In the nitride semiconductor laser device according to the thirteenth embodiment, as shown in FIG. 51, near the end of n-type GaN substrate 281, it extends from the back surface to the front surface of n-type GaN substrate 281 and has a thickness of about 10 μm. A region 288 in which dislocations having a width are concentrated is formed in a stripe shape (elongated shape) at a period of about 400 μm. The n-type GaN substrate 281 has the same thickness and composition as the n-type GaN substrate 221 of the tenth embodiment. Note that the n-type GaN substrate 281 is an example of the “substrate” of the present invention.

ここで、第１３実施形態では、図５２に示すように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、約２００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク２９３が形成されている。この選択成長マスク２９３は、転位の集中している領域２８８の幅よりも小さい幅Ｗ５（約３μｍ）を有する。また、素子端部から選択成長マスク２９３の端部までの間隔Ｗ６は、約３０μｍである。なお、選択成長マスク２９３は、本発明の「第１選択成長マスク」の一例である。   Here, in the thirteenth embodiment, as shown in FIG. 52, a stripe-shaped SiN film having a thickness of about 200 nm is formed in a region inside a region 288 where dislocations are concentrated on the n-type GaN substrate 281. An (elongated) selective growth mask 293 is formed. This selective growth mask 293 has a width W5 (about 3 μm) smaller than the width of the region 288 where dislocations are concentrated. The distance W6 from the end of the element to the end of the selective growth mask 293 is about 30 μm. The selective growth mask 293 is an example of the “first selective growth mask” of the present invention.

ｎ型ＧａＮ基板２８１上の選択成長マスク２９３が形成された領域以外の領域には、図５１に示すように、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６が順次形成されている。なお、ｐ型クラッド層２８５は、凸部を有するとともに、ｐ型コンタクト層２８６は、ｐ型クラッド層２８５の平坦部以外の領域上に形成されている。そして、選択成長マスク２９３よりも内側に位置するｐ型クラッド層２８５の凸部と、そのｐ型クラッド層２８５の凸部上に形成されたｐ型コンタクト層２８６とによって、リッジ部２８７が構成される。また、選択成長マスク２９３よりも外側に位置するｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６には、ｎ型ＧａＮ基板２８１の転位が伝播することにより、転位の集中している領域２８８が形成されている。なお、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６は、それぞれ、上記第１０実施形態のｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５およびｐ型コンタクト層２２６と同様の厚みおよび組成を有する。なお、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６は、本発明の「半導体素子層」の一例である。   In regions other than the region where the selective growth mask 293 is formed on the n-type GaN substrate 281, as shown in FIG. 51, the n-type layer 282, the n-type cladding layer 283, the light emitting layer 284, the p-type cladding layer 285, A p-type contact layer 286 is sequentially formed. The p-type cladding layer 285 has a convex portion, and the p-type contact layer 286 is formed on a region other than the flat portion of the p-type cladding layer 285. A ridge portion 287 is formed by the protrusion of the p-type cladding layer 285 located inside the selective growth mask 293 and the p-type contact layer 286 formed on the protrusion of the p-type cladding layer 285. You. Further, dislocations of the n-type GaN substrate 281 propagate to the n-type layer 282, the n-type cladding layer 283, the light emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 located outside the selective growth mask 293. Thus, a region 288 where dislocations are concentrated is formed. The n-type layer 282, the n-type cladding layer 283, the light-emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 correspond to the n-type layer 222, the n-type cladding layer 223, and the light-emitting layer of the tenth embodiment, respectively. It has the same thickness and composition as layer 224, p-type cladding layer 225 and p-type contact layer 226. Note that the n-type layer 282, the n-type cladding layer 283, the light-emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 are examples of the “semiconductor element layer” of the present invention.

ここで、第１３実施形態では、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に位置する窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に位置する窒化物系半導体各層（２８２〜２８６）との間には、凹部２９４が形成されている。   Here, in the thirteenth embodiment, each of the nitride semiconductor layers (282 to 286) located in a region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281 and the n-type GaN substrate 281 A concave portion 294 is formed between each of the nitride semiconductor layers (282 to 286) located in the region 288 where dislocations are concentrated.

リッジ部２８７を構成するｐ型コンタクト層２８６上には、ｐ側オーミック電極２８９が形成されている。そして、ｐ側オーミック電極２８９の上面以外の領域を覆うように、絶縁膜２９０が形成されている。凹部２９４よりも内側に位置する絶縁膜２９０の表面上には、ｐ側オーミック電極２８９の上面に接触するように、ｐ側パッド電極２９１が形成されている。なお、ｐ側オーミック電極２８９、絶縁膜２９０およびｐ側パッド電極２９１は、それぞれ、上記第１０実施形態のｐ側オーミック電極２２９、絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。なお、ｐ側オーミック電極２８９は、本発明の「表面側電極」の一例である。   On the p-type contact layer 286 constituting the ridge portion 287, a p-side ohmic electrode 289 is formed. Then, an insulating film 290 is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 289. A p-side pad electrode 291 is formed on the surface of the insulating film 290 located inside the concave portion 294 so as to contact the upper surface of the p-side ohmic electrode 289. Note that the p-side ohmic electrode 289, the insulating film 290, and the p-side pad electrode 291 have the same thickness and composition as the p-side ohmic electrode 229, the insulating film 230, and the p-side pad electrode 231 of the tenth embodiment, respectively. . The p-side ohmic electrode 289 is an example of the “surface-side electrode” of the present invention.

また、ｎ型ＧａＮ基板２８１の裏面上には、ｎ型ＧａＮ基板２８１の裏面の転位の集中している領域２８８以外の領域に接触するように、ｎ側電極２９２が形成されている。なお、ｎ側電極２９２は、上記第１０実施形態のｎ側電極２３２と同様の厚みおよび組成を有する。   Further, an n-side electrode 292 is formed on the back surface of the n-type GaN substrate 281 so as to contact a region other than the region 288 where dislocations are concentrated on the back surface of the n-type GaN substrate 281. Note that the n-side electrode 292 has the same thickness and composition as the n-side electrode 232 of the tenth embodiment.

第１３実施形態では、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、選択成長マスク２９３を形成することによって、ｎ型ＧａＮ基板２８１上に窒化物系半導体各層（２８２〜２８６）を成長させる際に、選択成長マスク２９３上には窒化物系半導体各層（２８２〜２８６）が成長しないので、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に形成された窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）との間に凹部２９４を形成することができる。このため、転位の集中している領域２８８が形成された窒化物系半導体各層（２８２〜２８６）と、転位の集中している領域２８８が形成されていない窒化物系半導体各層（２８２〜２８６）とを凹部２９４により分断することができる。これにより、選択成長マスク２９３よりも内側に位置するｐ型コンタクト層２８６上にｐ側オーミック電極２８９を形成することによって、転位の集中している領域２８８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２８８が形成された窒化物系半導体各層（２８２〜２８６）と、転位の集中している領域２８８が形成されていない窒化物系半導体各層（２８２〜２８６）とが凹部２９４により分断されるので、転位の集中している領域２８８よりも内側の領域に位置する発光層２８４で発生した光が、転位の集中している領域２８８で吸収されるのを抑制することができる。これにより、転位の集中している領域２８８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the thirteenth embodiment, as described above, the selective growth mask 293 is formed in a region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281, so that the n-type GaN substrate 281 When the nitride semiconductor layers (282 to 286) are grown, since the nitride semiconductor layers (282 to 286) do not grow on the selective growth mask 293, dislocations on the n-type GaN substrate 281 are concentrated. Nitride-based semiconductor layers (282 to 286) formed in a region inside the region 288 which is located, and nitride-based semiconductor layers (282) formed in a region 288 where dislocations are concentrated on the n-type GaN substrate 281. To 286) can be formed. For this reason, each nitride-based semiconductor layer (282 to 286) in which the dislocation-concentrated region 288 is formed, and each nitride-based semiconductor layer (282 to 286) in which the dislocation-concentrated region 288 is not formed. Can be separated by the concave portion 294. As a result, by forming the p-side ohmic electrode 289 on the p-type contact layer 286 located inside the selective growth mask 293, the leakage current caused by the current flowing through the region 288 where dislocations are concentrated is reduced. Generation can be suppressed. As a result, the light output during constant current driving of the device can be stabilized, so that the operation of the nitride-based semiconductor laser device can be stabilized. Further, each of the nitride-based semiconductor layers (282 to 286) in which the dislocation-concentrated regions 288 are formed, and each of the nitride-based semiconductor layers (282 to 286) in which the dislocation-concentrated regions 288 are not formed. Are separated by the concave portion 294, so that light generated in the light emitting layer 284 located in a region inside the region 288 where dislocations are concentrated is suppressed from being absorbed in the region 288 where dislocations are concentrated. be able to. Accordingly, it is possible to prevent light absorbed in the region 288 where dislocations are concentrated from emitting light again at an unintended wavelength, so that deterioration of color purity due to such re-emission can be suppressed. it can.

図５２〜図５５は、図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図５１〜図５５を参照して、第１３実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   52 to 55 are a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment will be described with reference to FIGS.

まず、図５２および図５３に示すように、図３〜図６に示した第１実施形態と同様の製造プロセスを用いて、ｎ型ＧａＮ基板２８１を形成した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板２８１上の所定領域に、約２００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク２９３を形成する。具体的には、ｎ型ＧａＮ基板２８１上に、転位の集中している領域２８８を挟むように約６０μｍの間隔Ｗ７（Ｗ６×２）を隔てて、約３μｍの幅Ｗ５を有する選択成長マスク２９３を形成する。   First, as shown in FIGS. 52 and 53, an n-type GaN substrate 281 is formed by using the same manufacturing process as that of the first embodiment shown in FIGS. A stripe (elongated) selective growth mask 293 made of a SiN film having a thickness of about 200 nm is formed in a predetermined region on the n-type GaN substrate 281. Specifically, a selective growth mask 293 having a width W5 of about 3 μm is provided on an n-type GaN substrate 281 with an interval W7 of about 60 μm (W6 × 2) so as to sandwich a region 288 where dislocations are concentrated. To form

次に、図５４に示すように、ＭＯＣＶＤ法を用いて、選択成長マスク２９３が形成されたｎ型ＧａＮ基板２８１上に、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６を順次形成する。   Next, as shown in FIG. 54, an n-type layer 282, an n-type cladding layer 283, a light-emitting layer 284, and a p-type cladding layer are formed on an n-type GaN substrate 281 on which a selective growth mask 293 is formed by MOCVD. A layer 285 and a p-type contact layer 286 are sequentially formed.

この際、第１３実施形態では、選択成長マスク２９３上には、窒化物系半導体各層（２８２〜２８６）が形成されないので、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に形成された窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）との間には、凹部２９４が形成される。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）には、ｎ型ＧａＮ基板２８１の転位が伝播することにより、ｎ型ＧａＮ基板２８１の裏面からｐ型コンタクト層２８６の上面にまで延びる転位の集中している領域２８８が形成される。   At this time, in the thirteenth embodiment, since the nitride-based semiconductor layers (282 to 286) are not formed on the selective growth mask 293, the inside of the region 288 where dislocations are concentrated on the n-type GaN substrate 281 is located. Between the respective nitride-based semiconductor layers (282 to 286) formed in the region of the n-type GaN substrate 281 and the respective nitride-based semiconductor layers (282 to 286) formed in the region 288 where dislocations are concentrated on the n-type GaN substrate 281. , A concave portion 294 is formed. Further, the dislocations of the n-type GaN substrate 281 propagate to the respective nitride semiconductor layers (282 to 286) formed in the regions 288 where the dislocations are concentrated on the n-type GaN substrate 281. A region 288 where dislocations are concentrated is formed extending from the back surface of the substrate 281 to the upper surface of the p-type contact layer 286.

次に、図５５に示すように、図８〜図１１に示した第１実施形態と同様の製造プロセスを用いて、凹部２９４よりも内側に位置するｐ型コンタクト層２８６上にｐ側オーミック電極２８９を形成するとともに、ｐ型クラッド層２８５の凸部とｐ型コンタクト層２８６とによって構成されるリッジ部２８７を形成する。また、ｐ側オーミック電極２８９の上面以外の領域を覆うように、絶縁膜２９０を形成した後、凹部２９４よりも内側に位置する絶縁膜２９０の表面上に、ｐ側オーミック電極２８９の上面に接触するように、ｐ側パッド電極２９１を形成する。この後、ｎ型ＧａＮ基板２８１の裏面を研磨する。   Next, as shown in FIG. 55, a p-side ohmic electrode is formed on the p-type contact layer 286 located inside the concave portion 294 by using the same manufacturing process as that of the first embodiment shown in FIGS. At the same time as forming 289, a ridge portion 287 composed of the convex portion of the p-type cladding layer 285 and the p-type contact layer 286 is formed. Further, after forming the insulating film 290 so as to cover a region other than the upper surface of the p-side ohmic electrode 289, the upper surface of the p-side ohmic electrode 289 is brought into contact with the surface of the insulating film 290 located inside the concave portion 294. Thus, a p-side pad electrode 291 is formed. Thereafter, the back surface of n-type GaN substrate 281 is polished.

最後に、図５１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板２８１の裏面上の全面に、ｎ側電極２９２を構成する金属層（図示せず）を形成した後、転位の集中している領域２８８に位置する金属層を除去することによって、第１３実施形態による窒化物系半導体レーザ素子が形成される。   Finally, as shown in FIG. 51, after forming a metal layer (not shown) constituting the n-side electrode 292 on the entire back surface of the n-type GaN substrate 281 by using a vacuum evaporation method, The nitride-based semiconductor laser device according to the thirteenth embodiment is formed by removing the metal layer located in the region 288 where the concentration is concentrated.

第１３実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、転位の集中している領域２８８の幅よりも小さい幅Ｗ５を有する選択成長マスク２９３を形成することによって、選択成長マスク２９３の表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク２９３の表面から、選択成長マスク２９３の近傍に位置する成長中の窒化物系半導体各層（２８２〜２８６）の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長マスク２９３の近傍に位置する成長中の窒化物系半導体各層（２８２〜２８６）の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク２９３の近傍に位置する窒化物系半導体各層（２８２〜２８６）の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層（２８２〜２８６）の厚みが、選択成長マスク２９３の近傍の位置と選択成長マスク２９３から遠い位置とで不均一になるのを抑制することができる。   In the manufacturing process of the thirteenth embodiment, as described above, a width smaller than the width of the region 288 where dislocations are concentrated is provided in a region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281. By forming the selective growth mask 293 having W5, the total amount of the source gas that reaches the entire surface of the selective growth mask 293 is reduced, and accordingly, the source gas is positioned closer to the selective growth mask 293 from the surface of the selective growth mask 293. The amount of the source gas and its decomposition products that are surface-diffused to the surfaces of the growing nitride semiconductor layers (282 to 286) is reduced. This can reduce an increase in the amount of the source gas or its decomposition product supplied to the surface of each growing nitride semiconductor layer (282 to 286) located in the vicinity of the selective growth mask 293. Can be suppressed from increasing the thickness of each nitride semiconductor layer (282 to 286) located in the vicinity of. As a result, it is possible to suppress the thickness of each of the nitride semiconductor layers (282 to 286) from being uneven at a position near the selective growth mask 293 and at a position far from the selective growth mask 293.

（第１４実施形態）
図５６は、本発明の第１４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図５６を参照して、この第１４実施形態では、上記第１３実施形態と異なり、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８および転位の集中している領域２８８よりも内側の領域に、それぞれ、約１００ｎｍの厚みを有するＳｉＮ膜からなる選択成長マスク３１３ａおよび３１３ｂが形成されている。選択成長マスク３１３ａは、転位の集中している領域２８８の幅よりも大きい幅Ｗ８（約１８８μｍ）を有する。また、選択成長マスク３１３ｂは、転位の集中している領域２８８の幅よりも小さい幅Ｗ９（約２μｍ）を有する。そして、選択成長マスク３１３ｂは、選択成長マスク３１３ａから約５μｍの間隔Ｗ１０を隔てて配置されている。また、選択成長マスク３１３ｂ間の間隔Ｗ１１は、約１０μｍである。なお、選択成長マスク３１３ａは、本発明の「第２選択成長マスク」の一例であり、選択成長マスク３１３ｂは、本発明の「第１選択成長マスク」の一例である。 (14th embodiment)
FIG. 56 is a sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the fourteenth embodiment of the present invention. Referring to FIG. 56, in the fourteenth embodiment, unlike the thirteenth embodiment, a region 288 where dislocations are concentrated on n-type GaN substrate 281 and a region inside dislocation concentrated region 288 are located. Selective growth masks 313a and 313b made of a SiN film having a thickness of about 100 nm are formed in the respective regions. The selective growth mask 313a has a width W8 (about 188 μm) larger than the width of the region 288 where dislocations are concentrated. The selective growth mask 313b has a width W9 (about 2 μm) smaller than the width of the region 288 where dislocations are concentrated. The selective growth mask 313b is arranged at an interval W10 of about 5 μm from the selective growth mask 313a. The distance W11 between the selective growth masks 313b is about 10 μm. The selective growth mask 313a is an example of the “second selective growth mask” of the present invention, and the selective growth mask 313b is an example of the “first selective growth mask” of the present invention.

そして、ｎ型ＧａＮ基板２８１上の選択成長マスク３１３ａおよび３１３ｂが形成された領域以外の領域には、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａおよびｐ型コンタクト層２８６ａが順次形成されている。また、ｐ型クラッド層２８５ａは、凸部を有するとともに、ｐ型コンタクト層２８６ａは、ｐ型クラッド層２８５ａの平坦部以外の領域上に形成されている。そして、選択成長マスク３１３ｂよりも内側に位置するｐ型クラッド層２８５ａの凸部と、そのｐ型クラッド層２８５ａの凸部上に形成されたｐ型コンタクト層２８６ａとによって、リッジ部２８７ａが構成される。そして、発光層２８４ａおよびｐ型クラッド層２８５ａの平坦部は、ｎ型クラッド層２８５ａの幅よりも小さい幅（約１０．５μｍ）を有する。   The n-type layer 282a, the n-type cladding layer 283a, the light-emitting layer 284a, the p-type cladding layer 285a, and the p-type contact are formed in regions other than the regions where the selective growth masks 313a and 313b are formed on the n-type GaN substrate 281. A layer 286a is formed sequentially. The p-type cladding layer 285a has a convex portion, and the p-type contact layer 286a is formed on a region other than the flat portion of the p-type cladding layer 285a. A ridge portion 287a is formed by the convex portion of the p-type cladding layer 285a located inside the selective growth mask 313b and the p-type contact layer 286a formed on the convex portion of the p-type cladding layer 285a. You. The flat portions of the light emitting layer 284a and the p-type cladding layer 285a have a width (about 10.5 μm) smaller than the width of the n-type cladding layer 285a.

ここで、第１４実施形態では、ｎ型ＧａＮ基板２８１上に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）に、転位の集中している領域２８８が形成されていない。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８側に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）と、ｎ型ＧａＮ基板２８１上の中央部に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）との間には、凹部３１４が形成されている。   Here, in the fourteenth embodiment, a region 288 where dislocations are concentrated is not formed in each of the nitride semiconductor layers (282a to 286a) formed on the n-type GaN substrate 281. Each of the nitride-based semiconductor layers (282a to 286a) located on the region 288 where dislocations are concentrated on the n-type GaN substrate 281 and each of the nitride-based semiconductor layers located at the center of the n-type GaN substrate 281 (282a-286a), a recess 314 is formed.

また、リッジ部２８７ａを構成するｐ型コンタクト層２８６ａ上には、ｐ側オーミック電極２８９ａが形成されている。そして、ｐ側オーミック電極２８９ａの上面以外の領域を覆うように、絶縁膜３１０が形成されている。絶縁膜３１０の表面上の所定領域には、ｐ側オーミック電極２８９ａの上面に接触するように、ｐ側パッド電極３１１が形成されている。このｐ側パッド電極３１１の一方の端部は、転位の集中している領域２８８上に位置する絶縁膜３１０上に配置されているとともに、他方の端部は、ｐ型クラッド層２８５ａの平坦部上に位置する絶縁膜３１０上に配置されている。なお、ｎ型ＧａＮ基板２８１、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａ、ｐ型コンタクト層２８６ａおよびｐ側オーミック電極２８９ａは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５、ｐ型コンタクト層２２６およびｐ側オーミック電極２２９と同様の厚みおよび組成を有する。また、絶縁膜３１０およびｐ側パッド電極３１１は、それぞれ、上記第１０実施形態の絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。   A p-side ohmic electrode 289a is formed on the p-type contact layer 286a constituting the ridge 287a. Then, an insulating film 310 is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 289a. In a predetermined region on the surface of the insulating film 310, a p-side pad electrode 311 is formed so as to be in contact with the upper surface of the p-side ohmic electrode 289a. One end of p-side pad electrode 311 is arranged on insulating film 310 located on region 288 where dislocations are concentrated, and the other end is a flat portion of p-type cladding layer 285a. It is arranged on the insulating film 310 located above. The n-type GaN substrate 281, the n-type layer 282a, the n-type cladding layer 283a, the light-emitting layer 284a, the p-type cladding layer 285a, the p-type contact layer 286a, and the p-side ohmic electrode 289a are respectively the same as those in the tenth embodiment. It has the same thickness and composition as the n-type GaN substrate 221, the n-type layer 222, the n-type cladding layer 223, the light emitting layer 224, the p-type cladding layer 225, the p-type contact layer 226, and the p-side ohmic electrode 229. The insulating film 310 and the p-side pad electrode 311 have the same thickness and composition as the insulating film 230 and the p-side pad electrode 231 of the tenth embodiment, respectively.

また、ｎ型ＧａＮ基板２８１の裏面上には、上記第１３実施形態と同様、ｎ型ＧａＮ基板２８１の裏面の転位の集中している領域２８８以外の領域に接触するように、ｎ側電極２９２が形成されている。   Further, on the back surface of the n-type GaN substrate 281, as in the thirteenth embodiment, the n-side electrode 292 is in contact with a region other than the region 288 where dislocations are concentrated on the back surface of the n-type GaN substrate 281. Is formed.

第１４実施形態では、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に、選択成長マスク３１３ａを形成することによって、ｎ型ＧａＮ基板２８１上に窒化物系半導体各層（２８２ａ〜２８６ａ）を成長させる際に、選択成長マスク３１３ａ上には窒化物系半導体各層（２８２ａ〜２８６ａ）が成長しないので、窒化物系半導体各層（２８２ａ〜２８６ａ）に転位の集中している領域２８８が形成されるのを抑制することができる。これにより、転位の集中している領域２８８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２８８に流れる電流を低減することができるので、転位の集中している領域２８８からの不必要な発光を低減できる。   In the fourteenth embodiment, as described above, by forming the selective growth mask 313a in the region 288 where dislocations are concentrated on the n-type GaN substrate 281, each layer of the nitride-based semiconductor is formed on the n-type GaN substrate 281. When growing (282a to 286a), since the nitride semiconductor layers (282a to 286a) do not grow on the selective growth mask 313a, dislocations are concentrated in the nitride semiconductor layers (282a to 286a). The formation of the region 288 can be suppressed. Thus, it is possible to suppress generation of a leak current due to a current flowing in the region 288 where dislocations are concentrated. As a result, the light output during constant current driving of the device can be stabilized, so that the operation of the nitride-based semiconductor laser device can be stabilized. In addition, since the current flowing in the region 288 where dislocations are concentrated can be reduced, unnecessary light emission from the region 288 where dislocations are concentrated can be reduced.

図５７〜図６０は、図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図５６〜図６０を参照して、第１４実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   57 to 60 are a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. Next, the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment will be described with reference to FIGS.

まず、図５７および図５８に示すように、図３〜図６に示した第１実施形態と同様の製造プロセスを用いて、ｎ型ＧａＮ基板２８１を形成した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板２８１上の所定領域に、約１００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク３１３ａおよび３１３ｂを形成する。具体的には、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に、約３７６μｍの幅Ｗ１２（Ｗ８×２）を有する選択成長マスク３１３ａを形成する。また、ｎ型ＧａＮ基板２８１上に、選択成長マスク３１３ａから約５μｍの間隔Ｗ１０を隔てて、約２μｍの幅Ｗ９を有する選択成長マスク３１３ｂを形成する。また、選択成長マスク３１３ｂ間の間隔Ｗ１１は、約１０μｍにする。   First, as shown in FIGS. 57 and 58, an n-type GaN substrate 281 is formed by using the same manufacturing process as that of the first embodiment shown in FIGS. Stripe (elongated) selective growth masks 313a and 313b made of a SiN film having a thickness of about 100 nm are formed in predetermined regions on the n-type GaN substrate 281. Specifically, a selective growth mask 313a having a width W12 (W8 × 2) of about 376 μm is formed in a region 288 where dislocations are concentrated on the n-type GaN substrate 281. Further, a selective growth mask 313b having a width W9 of about 2 μm is formed on the n-type GaN substrate 281 at a distance W10 of about 5 μm from the selective growth mask 313a. The interval W11 between the selective growth masks 313b is set to about 10 μm.

次に、図５９に示すように、ＭＯＣＶＤ法を用いて、選択成長マスク３１３ａおよび３１３ｂが形成されたｎ型ＧａＮ基板２８１上に、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａおよびｐ型コンタクト層２８６ａを順次形成する。   Next, as shown in FIG. 59, an n-type layer 282a, an n-type cladding layer 283a, a light-emitting layer 284a, and a light-emitting layer 284a are formed on the n-type GaN substrate 281 on which the selective growth masks 313a and 313b are formed by MOCVD. A mold cladding layer 285a and a p-type contact layer 286a are sequentially formed.

この際、第１４実施形態では、選択成長マスク３１３ａおよび３１３ｂ上に、窒化物系半導体各層（２８２ａ〜２８６ａ）が形成されない。このため、窒化物系半導体各層（２８２ａ〜２８６ａ）には、転位の集中している領域２８８が形成されない。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８側に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）と、ｎ型ＧａＮ基板２８１上の中央部に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）との間には、凹部３１４が形成される。   At this time, in the fourteenth embodiment, the nitride-based semiconductor layers (282a to 286a) are not formed on the selective growth masks 313a and 313b. Therefore, a region 288 where dislocations are concentrated is not formed in each of the nitride semiconductor layers (282a to 286a). Further, each nitride-based semiconductor layer (282a to 286a) formed on the side of the region 288 where dislocations are concentrated on the n-type GaN substrate 281 and the nitride-based semiconductor formed on the center of the n-type GaN substrate 281 A recess 314 is formed between each of the semiconductor layers (282a to 286a).

次に、図６０に示すように、図８〜図１１に示した第１実施形態と同様の製造プロセスを用いて、凹部３１４よりも内側に位置するｐ型コンタクト層２８６ａ上にｐ側オーミック電極２８９ａを形成するとともに、ｐ型クラッド層２８５ａの凸部とｐ型コンタクト層２８６ａとによって構成されるリッジ部２８７ａを形成する。また、ｐ側オーミック電極２８９ａの上面以外の領域を覆うように、絶縁膜３１０を形成した後、絶縁膜３１０の表面上の所定領域に、ｐ側オーミック電極２８９ａの上面に接触するように、ｐ側パッド電極３１１を形成する。この後、ｎ型ＧａＮ基板２８１の裏面を研磨する。   Next, as shown in FIG. 60, the p-side ohmic electrode is formed on the p-type contact layer 286a located inside the concave portion 314 by using the same manufacturing process as that of the first embodiment shown in FIGS. In addition to forming the 289a, a ridge 287a formed by the protrusion of the p-type cladding layer 285a and the p-type contact layer 286a is formed. Further, after forming the insulating film 310 so as to cover a region other than the upper surface of the p-side ohmic electrode 289a, a predetermined region on the surface of the insulating film 310 is contacted with a p-side ohmic electrode 289a so as to be in contact with the upper surface. The side pad electrode 311 is formed. Thereafter, the back surface of n-type GaN substrate 281 is polished.

最後に、図５６に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板２８１の裏面上の全面に、ｎ側電極２９２を構成する金属層（図示せず）を形成した後、転位の集中している領域２８８に位置する金属層を除去することによって、第１４実施形態による窒化物系半導体レーザ素子が形成される。   Finally, as shown in FIG. 56, after forming a metal layer (not shown) constituting the n-side electrode 292 over the entire back surface of the n-type GaN substrate 281 by using a vacuum deposition method, The nitride-based semiconductor laser device according to the fourteenth embodiment is formed by removing the metal layer located in the region 288 where the concentration is concentrated.

第１４実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、転位の集中している領域２８８の幅よりも小さい幅Ｗ９を有する選択成長マスク３１３ｂを形成することによって、窒化物系半導体各層（２８２ａ〜２８６ａ）を成長させる際に、選択成長マスク３１３ｂの表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク３１３ｂの表面から、選択成長マスク３１３ｂの近傍に位置する成長中の窒化物系半導体各層（２８２ａ〜２８６ａ）の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長３１３ｂの近傍に位置する成長中の窒化物系半導体各層（２８２ａ〜２８６ａ）の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク３１３ｂの近傍に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層（２８２ａ〜２８６ａ）の厚みが、選択成長マスク３１３ｂの近傍の位置と選択成長マスク３１３ｂから遠い位置とで不均一になるのを抑制することができる。   In the manufacturing process of the fourteenth embodiment, as described above, a width smaller than the width of the region 288 where dislocations are concentrated is provided in a region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281. By forming the selective growth mask 313b having W9, when growing the nitride-based semiconductor layers (282a to 286a), the total amount of the source gas reaching the entire surface of the selective growth mask 313b is reduced. The amount of the source gas and its decomposed products that diffuse from the surface of the selective growth mask 313b to the surfaces of the growing nitride semiconductor layers (282a to 286a) located near the selective growth mask 313b is reduced. This can reduce an increase in the amount of the source gas or its decomposition product supplied to the surface of each growing nitride-based semiconductor layer (282a to 286a) located in the vicinity of the selective growth 313b. An increase in the thickness of each of the nitride-based semiconductor layers (282a to 286a) located in the vicinity can be suppressed. As a result, it is possible to prevent the thickness of each of the nitride semiconductor layers (282a to 286a) from being uneven at a position near the selective growth mask 313b and at a position far from the selective growth mask 313b.

図６１は、第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。次に、図６１を参照して、第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスについて説明する。   FIG. 61 is a plan view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the modification of the fourteenth embodiment. Next, a manufacturing process of a nitride-based semiconductor laser device according to a modification of the fourteenth embodiment will be described with reference to FIG.

この第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、図６１に示すように、ｎ型ＧａＮ基板２８１上に、転位の集中している領域（図示せず）の幅よりも小さい幅Ｗ１３（約３μｍ）を有する選択成長マスク３２３ｂを、素子形成領域２８１ｂを囲むように形成する。この際、複数の開口部３２３ｃ（素子形成領域２８１ｂ）が素子分離方向（図６１のＡ方向）に沿って所定のピッチで配置され、かつ、劈開方向（図６１のＢ方向）に隣接する開口部３２３ｃ（素子形成領域２８１ｂ）が互い違いに配置されるように、選択成長マスク３２３ｂを形成する。なお、開口部３２３ｃ（素子形成領域２８１ｂ）のＢ方向の幅Ｗ１４は、約１２μｍに設定する。また、選択成長マスク３２３ａを、選択成長マスク３２３ｂから約８μｍの間隔Ｗ１５を隔てた全領域に形成する。   In the manufacturing process of the nitride-based semiconductor laser device according to the modification of the fourteenth embodiment, as shown in FIG. 61, the n-type GaN substrate 281 has a width smaller than the width of a region where dislocations are concentrated (not shown). A selective growth mask 323b having a smaller width W13 (about 3 μm) is formed so as to surround the element formation region 281b. At this time, a plurality of openings 323c (element formation regions 281b) are arranged at a predetermined pitch along the element isolation direction (A direction in FIG. 61) and are adjacent to the cleavage direction (B direction in FIG. 61). The selective growth mask 323b is formed so that the portions 323c (element formation regions 281b) are alternately arranged. Note that the width W14 of the opening 323c (element formation region 281b) in the B direction is set to about 12 μm. In addition, the selective growth mask 323a is formed in the entire region at an interval W15 of about 8 μm from the selective growth mask 323b.

この後、上記第１４実施形態の製造プロセスと同様、窒化物系半導体各層（図示せず）を形成した後、絶縁膜（図示せず）および電極各層（図示せず）を形成する。   After that, similarly to the manufacturing process of the fourteenth embodiment, after forming each nitride-based semiconductor layer (not shown), an insulating film (not shown) and each electrode layer (not shown) are formed.

第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上に、複数の開口部３２３ｃを有するとともに、その開口部３２３ｃがＡ方向に沿って所定のピッチで配置され、かつ、Ｂ方向に隣接する開口部３２３ｃが互い違いに配置された選択成長マスク３２３ｂを形成した後、ｎ型ＧａＮ基板２８１の選択成長マスク３２３ｂが形成された領域以外の領域上に窒化物系半導体各層を形成することによって、選択成長マスク３２３ｂ上には窒化物系半導体各層が形成されないので、窒化物系半導体各層は、ｎ型ＧａＮ基板２８１上の開口部３２３ｃに対応する領域にのみ形成される。これにより、ｎ型ＧａＮ基板２８１の開口部３２３ｃに対応する領域上に形成された窒化物系半導体各層のＡ方向の距離は、ｎ型ＧａＮ基板２８１上にＡ方向に連続して窒化物系半導体各層が形成される場合の窒化物系半導体各層のＡ方向の距離よりも小さくなるので、Ａ方向の距離が小さくなる分、クラックが発生するのを抑制することができる。この場合、Ｂ方向に隣接する開口部３２３ｃ（素子形成領域２８１ｂ）が互い違いに配置されているので、Ａ方向にも素子形成領域２８１ｂを互い違いに隣接して配置することができる。これにより、クラックの発生を防止しながら、ｎ型ＧａＮ基板２８１上にＡ方向に連続して窒化物系半導体各層を形成する場合と同等の素子形成領域を得ることができるので、クラックの発生を防止しながら、ｎ型ＧａＮ基板２８１の利用効率が低下するのを抑制することができる。   In the manufacturing process of the nitride-based semiconductor laser device according to the modified example of the fourteenth embodiment, as described above, the n-type GaN substrate 281 has the plurality of openings 323c, and the openings 323c extend along the direction A. After forming the selective growth mask 323b which is arranged at a predetermined pitch and the openings 323c adjacent to each other in the B direction are alternately arranged, the n-type GaN substrate 281 except the region where the selective growth mask 323b is formed is formed. By forming each nitride-based semiconductor layer on the region, each nitride-based semiconductor layer is not formed on the selective growth mask 323b, so that each nitride-based semiconductor layer corresponds to the opening 323c on the n-type GaN substrate 281. It is formed only in the region where As a result, the distance in the direction A of each nitride-based semiconductor layer formed on the region corresponding to the opening 323c of the n-type GaN substrate 281 is continuously changed in the direction A on the n-type GaN substrate 281. Since the distance in the A direction of each layer of the nitride-based semiconductor when each layer is formed is smaller, the occurrence of cracks can be suppressed by the decrease in the distance in the A direction. In this case, since the openings 323c (element formation regions 281b) adjacent in the B direction are alternately arranged, the element formation regions 281b can be alternately arranged also in the A direction. This makes it possible to obtain the same element formation region as in the case where the nitride-based semiconductor layers are continuously formed in the A direction on the n-type GaN substrate 281 while preventing the occurrence of cracks. While preventing this, it is possible to suppress a decrease in the utilization efficiency of the n-type GaN substrate 281.

（第１５実施形態）
図６２は、本発明の第１５実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。図６３は、図６２の５００−５００線に沿った断面図である。図６４は、図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。図６２〜図６４を参照して、この第１５実施形態では、上記第１０〜第１４実施形態と異なり、ｎ型クラッド層までの転位の集中している領域を除去するとともに、窒化物系半導体レーザ素子を半導体レーザ内部に装着する場合について説明する。 (Fifteenth embodiment)
FIG. 62 is a plan view showing the structure of the nitride-based semiconductor laser device according to the fifteenth embodiment of the present invention. FIG. 63 is a cross-sectional view of FIG. 62 taken along the line 500-500. FIG. 64 is a sectional view showing details of the light emitting layer of the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIGS. 62 and 63. 62 to 64, in the fifteenth embodiment, unlike the tenth to fourteenth embodiments, the region where dislocations are concentrated up to the n-type cladding layer is removed, and the nitride-based semiconductor is removed. A case where a laser element is mounted inside a semiconductor laser will be described.

第１５実施形態による窒化物系半導体レーザ素子３３０では、図６３に示すように、約１００μｍの厚みを有するとともに、約５×１０１８ｃｍ−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板３３１上に、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層３３２が形成されている。なお、ｎ型ＧａＮ基板３３１は、ウルツ鉱型構造を有するとともに、（０００１）面の表面を有している。また、ｎ型ＧａＮ基板３３１およびｎ型層３３２の両端部の近傍には、それぞれ、ｎ型ＧａＮ基板３３１の裏面からｎ型層３３２の上面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域３３１ａがストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板３３１は、本発明の「基板」の一例であり、ｎ型層３３２は、本発明の「半導体素子層」および「第１半導体層」の一例である。 In the nitride semiconductor laser device 330 according to the fifteenth embodiment, as shown in FIG. 63, n-type GaN doped with oxygen having a thickness of about 100 μm and a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 332 made of n-type GaN doped with Si and having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 331. The n-type GaN substrate 331 has a wurtzite structure and a (0001) surface. In the vicinity of both ends of the n-type GaN substrate 331 and the n-type layer 332, the concentration of dislocations each extending from the back surface of the n-type GaN substrate 331 to the upper surface of the n-type layer 332 is approximately 10 μm. The region 331a is formed in a stripe shape (elongated shape). The n-type GaN substrate 331 is an example of the “substrate” of the present invention, and the n-type layer 332 is an example of the “semiconductor element layer” and the “first semiconductor layer” of the present invention.

ここで、第１５実施形態では、ｎ型層３３２の転位の集中している領域３３１ａ以外の領域上に、ｎ型ＧａＮ基板３３１の幅よりも小さい幅Ｄ１（約７．５μｍ）を有するｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５が順次形成されている。   Here, in the fifteenth embodiment, an n-type layer having a width D1 (about 7.5 μm) smaller than the width of the n-type GaN substrate 331 is provided on a region other than the region 331a where dislocations are concentrated in the n-type layer 332. A cladding layer 333, a light emitting layer 334, and a p-type cladding layer 335 are sequentially formed.

ｎ型クラッド層３３３は、約４００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．０５Ｇａ０．９５Ｎからなる。なお、ｎ型クラッド層３３３は、本発明の「半導体素子層」および「第１半導体層」の一例である。 n-type cladding layer 333 has a thickness of about 400 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3. 05 Ga 0.95 N. The n-type cladding layer 333 is an example of the “semiconductor element layer” and the “first semiconductor layer” of the present invention.

また、発光層３３４は、図６４に示すように、ｎ型キャリアブロック層３３４ａと、ｎ型光ガイド層３３４ｂと、ＭＱＷ活性層３３４ｅと、アンドープの光ガイド層３３４ｆと、ｐ型キャップ層３３４ｇとによって構成されている。ｎ型キャリアブロック層３３４ａは、約５ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ０．１Ｇａ０．９Ｎからなる。ｎ型光ガイド層３３４ｂは、約１００ｎｍの厚みを有するとともに、約５×１０１８ｃｍ−３のドーピング量および約５×１０１８ｃｍ−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなる。また、ＭＱＷ活性層３３４ｅは、約２０ｎｍの厚みを有するアンドープＩｎ０．０５Ｇａ０．９５Ｎからなる４層の障壁層３３４ｃと、約３ｎｍの厚みを有するアンドープＩｎ０．１５Ｇａ０．８５Ｎからなる３層の井戸層３３４ｄとが交互に積層されている。なお、発光層３３４は、本発明の「半導体素子層」の一例であり、ＭＱＷ活性層３３４ｅは、本発明の「活性層」の一例である。また、アンドープの光ガイド層３３４ｆは、約１００ｎｍの厚みを有するアンドープＧａＮからなる。ｐ型キャップ層３３４ｇは、約２０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．１Ｇａ０．９Ｎからなる。 As shown in FIG. 64, the light emitting layer 334 includes an n-type carrier block layer 334a, an n-type light guide layer 334b, an MQW active layer 334e, an undoped light guide layer 334f, and a p-type cap layer 334g. It is constituted by. n-type carrier blocking layer 334a has a thickness of about 5 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 .1 Ga 0.9 N. n-type optical guide layer 334b has a thickness of about 100 nm, from n-type GaN doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Become. The MQW active layer 334e includes four barrier layers 334c made of undoped In 0.05 Ga 0.95 N having a thickness of about 20 nm and undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm. Are alternately stacked. The light emitting layer 334 is an example of the “semiconductor element layer” of the present invention, and the MQW active layer 334e is an example of the “active layer” of the present invention. The undoped light guide layer 334f is made of undoped GaN having a thickness of about 100 nm. The p-type cap layer 334g has a thickness of about 20 nm, and has a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 . It consists of 1 Ga 0.9 N.

また、図６３に示すように、ｐ型クラッド層３３５は、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ０．０５Ｇａ０．９５Ｎからなる。このｐ型クラッド層３３５は、平坦部３３５ａと、平坦部３３５ａの中央から上方に突出するように形成された凸部３３５ｂとを含んでいる。そして、ｐ型クラッド層３３５の平坦部３３５ａが、上記したｎ型ＧａＮ基板３３１の幅よりも小さく、かつ、発光層３３４の幅と同じ幅Ｄ１（約７．５μｍ）を有するとともに、約１００ｎｍの厚みを有している。また、ｐ型クラッド層３３５の凸部３３５ｂは、発光層３３４の幅よりも小さい幅Ｗ１６（約１．５μｍ）を有するとともに、平坦部３３５ａの上面から約３００ｎｍの突出高さを有している。なお、ｐ型クラッド層３３５は、本発明の「半導体素子層」および「第２半導体層」の一例である。 As shown in FIG. 63, the p-type cladding layer 335 is made of p-type Al 0 doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. .05 Ga 0.95 N. The p-type cladding layer 335 includes a flat portion 335a and a convex portion 335b formed to project upward from the center of the flat portion 335a. The flat portion 335a of the p-type cladding layer 335 has a width D1 (about 7.5 μm) smaller than the width of the n-type GaN substrate 331 and is equal to the width of the light emitting layer 334, and has a width of about 100 nm. It has a thickness. In addition, the protrusion 335b of the p-type cladding layer 335 has a width W16 (about 1.5 μm) smaller than the width of the light emitting layer 334, and has a protrusion height of about 300 nm from the upper surface of the flat part 335a. . The p-type cladding layer 335 is an example of the “semiconductor element layer” and the “second semiconductor layer” of the present invention.

ｐ型クラッド層３３５の凸部３３５ｂ上には、約１０ｎｍの厚みを有するとともに、約４×１０１９ｃｍ−３のドーピング量および約５×１０１７ｃｍ−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層３３６が形成されている。そして、ｐ型クラッド層３３５の凸部３３５ｂとｐ型コンタクト層３３６とによって、電流通路領域となるストライプ状（細長状）のリッジ部３３７が構成されている。また、リッジ部３３７を構成するｐ型コンタクト層３３６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とによって構成されるｐ側オーミック電極３３８が形成されている。なお、ｐ型クラッド層３３５およびｐ型コンタクト層３３６は、本発明の「半導体素子層」および「第２半導体層」の一例であり、ｐ側オーミック電極３３８は、本発明の「表面側電極」の一例である。また、ｐ側オーミック電極３３８の上面以外の領域を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜３３９が形成されている。 Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is doped on the protrusion 335 b of the p-type cladding layer 335. A p-type contact layer 336 made of p-type GaN is formed. The projections 335b of the p-type cladding layer 335 and the p-type contact layer 336 form a stripe-shaped (elongated) ridge 337 serving as a current path region. On the p-type contact layer 336 forming the ridge portion 337, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm from the lower layer to the upper layer. A p-side ohmic electrode 338 composed of the Au layer is formed. The p-type cladding layer 335 and the p-type contact layer 336 are examples of the “semiconductor element layer” and the “second semiconductor layer” of the present invention, and the p-side ohmic electrode 338 is the “front-side electrode” of the present invention. This is an example. An insulating film 339 made of a SiN film having a thickness of about 250 nm is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 338.

ここで、第１５実施形態では、図６２および図６３に示すように、絶縁膜３３９の所定領域上に、ｐ側オーミック電極３３８の上面と接触するように、ｎ型ＧａＮ基板３３１の幅よりも小さい幅Ｂ１（約１５０μｍ）を有するｐ側パッド電極３４１が形成されている。このｐ側パッド電極３４１は、図６２に示すように、平面的に見て、四角形状に形成されている。そして、ｐ側パッド電極３４１の一方の端部３４１ａは、発光層３３４の一方の端部３３４ｈが位置する領域を越える領域にまで延びるように、ｎ型層３３２の上面上に位置する絶縁膜３３９上に形成されている。また、ｐ側パッド電極３４１の他方の端部３４１ｂは、発光層３３４の他方の端部３３４ｉが位置する領域を越える領域にまで延びるように、ｎ型クラッド層３３３の側面上に位置する絶縁膜３３９上に形成されている。なお、ｐ側パッド電極３４１の一方の端部３４１ａは、ワイヤボンディング可能な平坦面を有するように形成されている一方、ｐ側パッド電極３４１の他方の端部３４１ｂは、ワイヤボンディング可能な平坦面は設けられていない。このため、ｐ側パッド電極３４１の他方の端部３４１ｂは、一方の端部３４１ａに比べて、リッジ部３３７からの距離が小さい。また、ｐ側パッド電極３４１は、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とによって構成されている。そして、ｐ側パッド電極３４１の一方の端部３４１ａ上には、ｐ側パッド電極３４１の一方の端部３４１ａと外部とを電気的に接続するためのワイヤ３４２がボンディングされている。   Here, in the fifteenth embodiment, as shown in FIG. 62 and FIG. 63, the width of the n-type GaN substrate 331 is smaller than the width of the n-type GaN substrate 331 so as to be in contact with the upper surface of the p-side ohmic electrode 338 on a predetermined region of the insulating film 339. A p-side pad electrode 341 having a small width B1 (about 150 μm) is formed. As shown in FIG. 62, the p-side pad electrode 341 is formed in a square shape when viewed in plan. The one end 341a of the p-side pad electrode 341 extends to a region beyond the region where the one end 334h of the light emitting layer 334 is located, and the insulating film 339 located on the upper surface of the n-type layer 332 It is formed on. The other end 341 b of the p-side pad electrode 341 extends to a region beyond the region where the other end 334 i of the light emitting layer 334 is located, and the insulating film is located on the side surface of the n-type cladding layer 333. 339. Note that one end 341a of the p-side pad electrode 341 is formed to have a flat surface capable of wire bonding, while the other end 341b of the p-side pad electrode 341 has a flat surface capable of wire bonding. Is not provided. Therefore, the other end 341b of the p-side pad electrode 341 is smaller in distance from the ridge 337 than the one end 341a. The p-side pad electrode 341 is composed of a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm from the lower layer to the upper layer. . A wire 342 for electrically connecting one end 341a of the p-side pad electrode 341 to the outside is bonded on one end 341a of the p-side pad electrode 341.

また、ｎ型ＧａＮ基板３３１の裏面の転位の集中している領域３３１ａ以外の領域上には、ｎ型ＧａＮ基板３３１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とによって構成されるｎ側電極３４３が形成されている。   An Al layer having a thickness of about 10 nm is formed on a region other than the region 331 a where dislocations are concentrated on the rear surface of the n-type GaN substrate 331 in order from the side closer to the rear surface of the n-type GaN substrate 331. The n-side electrode 343 is formed of a Pt layer having a thickness of about 300 nm and an Au layer having a thickness of about 300 nm.

図６５は、図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。次に、図６２、図６３および図６５を参照して、第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造について説明する。   FIG. 65 is a perspective view showing the structure of a semiconductor laser using the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIGS. 62 and 63. Next, the structure of a semiconductor laser using the nitride-based semiconductor laser device according to the fifteenth embodiment will be described with reference to FIGS.

第１５実施形態による窒化物系半導体レーザ素子３３０を用いた半導体レーザは、図６５に示すように、窒化物系半導体レーザ素子３３０が装着されるステム３５１と、気密封止するためのキャップ３５２とを備えている。ステム３５１には、３本のリード３５１ａ〜３５１ｃが設けられているとともに、３本のリード３５１ａ〜３５１ｃのうち、リード３５１ａおよび３５１ｂは、ステム３５１の上面から突出している。また、ステム３５１の上面上には、ブロック３５３が設けられているとともに、ブロック３５３の側面上には、サブマウント３５４が設けられている。そして、このサブマウント３５４上に、第１５実施形態による窒化物系半導体レーザ素子３３０が装着されている。具体的には、レーザ光がステム３５１の上面に対して垂直な方向に出射されるように、窒化物系半導体レーザ素子３３０のへき開面がステム３５１の上面に対して平行に配置されている。また、窒化物系半導体レーザ素子３３０を構成するｐ側パッド電極３４１の端部３４１ａ（図６２および図６３参照）にボンディングされたワイヤ３４２は、リード３５１ａと電気的に接続されている。また、ステム３５１の上面上の窒化物系半導体レーザ素子３３０のへき開面と対向する領域には、受光素子３５５が装着されている。この受光素子３５５には、ワイヤ３５６の一方端がボンディングされているとともに、そのワイヤ３５６の他方端は、リード３５１ｂにボンディングされている。そして、キャップ３５２は、窒化物系半導体レーザ素子３３０および受光素子３５５を覆うように、ステム３５１の上面上に溶接されている。   As shown in FIG. 65, a semiconductor laser using the nitride-based semiconductor laser device 330 according to the fifteenth embodiment includes a stem 351 on which the nitride-based semiconductor laser device 330 is mounted, a cap 352 for hermetic sealing, and It has. The stem 351 is provided with three leads 351a to 351c, and among the three leads 351a to 351c, the leads 351a and 351b protrude from the upper surface of the stem 351. A block 353 is provided on the upper surface of the stem 351, and a submount 354 is provided on a side surface of the block 353. The nitride semiconductor laser device 330 according to the fifteenth embodiment is mounted on the submount 354. Specifically, the cleavage surface of the nitride-based semiconductor laser device 330 is arranged parallel to the upper surface of the stem 351 so that the laser light is emitted in a direction perpendicular to the upper surface of the stem 351. The wire 342 bonded to the end 341a (see FIGS. 62 and 63) of the p-side pad electrode 341 constituting the nitride-based semiconductor laser device 330 is electrically connected to the lead 351a. Further, a light receiving element 355 is mounted on a region on the upper surface of the stem 351 opposite to the cleavage surface of the nitride semiconductor laser element 330. One end of a wire 356 is bonded to the light receiving element 355, and the other end of the wire 356 is bonded to a lead 351b. The cap 352 is welded on the upper surface of the stem 351 so as to cover the nitride semiconductor laser element 330 and the light receiving element 355.

第１５実施形態では、上記のように、ｎ型クラッド層３３３上に形成される発光層３３４の幅Ｄ１（約７．５μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくするとともに、発光層３３４上に形成されるｐ型クラッド層３３５の幅を発光層３３４の幅と同じにすることによって、発光層３３４を介して形成されるｎ型クラッド層３３３とｐ型クラッド層３３５とのｐｎ接合領域が小さくなるので、ｐｎ接合容量を小さくすることができる。また、絶縁膜３３９の所定領域上に形成されるｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）を、ｎ型ＧａＮ基板３３１の幅よりも小さくすることによって、ｐ側パッド電極３４１と、絶縁膜３３９と、ｎ型層３３２とにより形成される寄生容量も小さくすることができる。その結果、窒化物系半導体レーザ素子３３０の応答速度を高速化することができる。   In the fifteenth embodiment, as described above, the width D1 (about 7.5 μm) of the light emitting layer 334 formed on the n-type cladding layer 333 is smaller than the width of the n-type GaN substrate 331, and the light emitting layer 334 is formed. By making the width of the p-type cladding layer 335 formed thereon equal to the width of the light-emitting layer 334, a pn junction region between the n-type cladding layer 333 and the p-type cladding layer 335 formed via the light-emitting layer 334 is formed. Is reduced, so that the pn junction capacitance can be reduced. Further, by making the width B1 (about 150 μm) of the p-side pad electrode 341 formed on a predetermined region of the insulating film 339 smaller than the width of the n-type GaN substrate 331, the p-side pad electrode 341 and the insulating film The parasitic capacitance formed by 339 and n-type layer 332 can also be reduced. As a result, the response speed of the nitride-based semiconductor laser device 330 can be increased.

また、第１５実施形態では、ｐ側パッド電極３４１の端部３４１ａを、発光層３３４の一方の端部３３４ｈが位置する領域を越える領域にまで延びるように、ｎ型層３３２の上面上に位置する絶縁膜３３９上に形成することによって、ｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくしたとしても、発光層３３４の一方の端部３３４ｈが位置する領域を越えるｐ側パッド電極３４１の一方の端部３４１ａにおいて、リード３５１ａと電気的に接続することができる。これにより、ｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくした場合にも、ｐ側パッド電極３４１とリード３５１ａとの接続が困難になることがない。また、発光層３３４上に形成されるｐ型クラッド層３３５に平坦部３３５ａを設けることによって、ｐ型クラッド層３３５に発光層３３４の幅よりも小さい幅Ｗ１６（約１．５μｍ）を有する凸部３３５ｂを設けたとしても、平坦部３３５ａにより光の横方向の閉じ込めが強くなり過ぎるのを抑制することができるので、横モードを安定化させることができる。これにより、窒化物系半導体レーザ素子３３０の発光特性が低下するのを抑制することができる。   In the fifteenth embodiment, the end 341a of the p-side pad electrode 341 is positioned on the upper surface of the n-type layer 332 so as to extend to a region beyond the region where the one end 334h of the light emitting layer 334 is located. Even if the width B1 (about 150 μm) of the p-side pad electrode 341 is made smaller than the width of the n-type GaN substrate 331, one end 334h of the light-emitting layer 334 is located by forming it on the insulating film 339 to be formed. At one end 341a of the p-side pad electrode 341 beyond the region, it can be electrically connected to the lead 351a. Accordingly, even when the width B1 (about 150 μm) of the p-side pad electrode 341 is smaller than the width of the n-type GaN substrate 331, the connection between the p-side pad electrode 341 and the lead 351a does not become difficult. Further, by providing a flat portion 335 a in the p-type cladding layer 335 formed on the light-emitting layer 334, the p-type cladding layer 335 has a protrusion having a width W16 (about 1.5 μm) smaller than the width of the light-emitting layer 334. Even if the 335b is provided, the flat portion 335a can prevent the lateral confinement of light from becoming too strong, so that the transverse mode can be stabilized. Thereby, it is possible to suppress the emission characteristics of the nitride-based semiconductor laser device 330 from deteriorating.

また、第１５実施形態では、ｎ型層３３２の転位の集中している領域３３１ａ以外の領域上に、ｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５を形成することによって、ｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５には転位の集中している領域３３１ａが形成されないので、転位の集中している領域３３１ａに電流が流れるのを抑制することができる。これにより、転位の集中している領域３３１ａに電流が流れることに起因するリーク電流の発生を抑制することができる。また、転位の集中している領域３３１ａに流れる電流を抑制することができるので、転位の集中している領域３３１ａからの不必要な発光を低減することができる。これにより、窒化物系半導体レーザ素子３３０の動作を安定化させることができる。   Further, in the fifteenth embodiment, the n-type cladding layer 333, the light-emitting layer 334, and the p-type cladding layer 335 are formed on regions other than the region 331a where dislocations are concentrated in the n-type layer 332, so that the n-type layer 332 is formed. Since the region 331a where dislocations are concentrated is not formed in the cladding layer 333, the light emitting layer 334, and the p-type cladding layer 335, current can be suppressed from flowing to the region 331a where dislocations are concentrated. Thus, it is possible to suppress generation of a leak current due to current flowing in the region 331a where dislocations are concentrated. In addition, since current flowing in the region 331a where dislocations are concentrated can be suppressed, unnecessary light emission from the region 331a where dislocations are concentrated can be reduced. Thereby, the operation of the nitride-based semiconductor laser device 330 can be stabilized.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   It should be noted that the embodiments disclosed this time are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description of the embodiments, and includes all modifications within the scope and meaning equivalent to the terms of the claims.

たとえば、上記第１〜第１５実施形態では、半導体素子の一例として窒化物系半導体レーザ素子や発光ダイオード素子に本発明を適用する例について説明したが、本発明はこれに限らず、窒化物系半導体レーザ素子や発光ダイオード素子以外の他の半導体素子にも適用可能である。   For example, in the first to fifteenth embodiments, an example in which the present invention is applied to a nitride-based semiconductor laser device or a light-emitting diode device as an example of a semiconductor device has been described. However, the present invention is not limited to this. The present invention is also applicable to semiconductor devices other than semiconductor laser devices and light emitting diode devices.

また、上記第１〜第１５実施形態では、基板として、ｎ型ＧａＮ基板または窒化物系半導体層を含むサファイア基板を用いるようにしたが、本発明はこれに限らず、スピネル基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、水晶基板およびＺｒＢ２基板などの基板を用いるようにしてもよい。 In the first to fifteenth embodiments, an n-type GaN substrate or a sapphire substrate including a nitride-based semiconductor layer is used as a substrate. However, the present invention is not limited to this, and a spinel substrate, a Si substrate, SiC substrate, GaAs substrate, GaP substrate, InP substrate, may be used a substrate such as quartz substrate and ZrB 2 substrate.

また、上記第１〜第１５実施形態では、ウルツ鉱型構造の窒化物系半導体各層を形成するようにしたが、本発明はこれに限らず、閃亜鉛鉱型構造の窒化物系半導体各層を形成するようにしてもよい。   In each of the first to fifteenth embodiments, each nitride-based semiconductor layer having a wurtzite structure is formed. However, the present invention is not limited to this, and each nitride-based semiconductor layer having a zinc blende structure may be formed. It may be formed.

また、上記第１〜第１５実施形態では、ＭＯＣＶＤ法を用いて、窒化物系半導体各層を結晶成長させるようにしたが、本発明はこれに限らず、ＨＶＰＥ法、および、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ３、ＳｉＨ４、ＧｅＨ４およびＣｐ２Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）などを用いて、窒化物系半導体各層を結晶成長させるようにしてもよい。 Further, in the first to fifteenth embodiments, each nitride-based semiconductor layer is crystal-grown by using the MOCVD method. However, the present invention is not limited to this, and the HVPE method, and the TMAl, TMGa, TMIn , NH 3 , SiH 4 , GeH 4, Cp 2 Mg, or the like as a source gas by using a gas source MBE method (Molecular Beam Epitaxy: molecular beam epitaxial growth method) or the like to crystallize each nitride-based semiconductor layer. Is also good.

また、上記第１〜第１５実施形態では、窒化物系半導体各層の表面が（０００１）面になるように積層したが、本発明はこれに限らず、窒化物系半導体各層の表面が他の方向になるように積層してもよい。たとえば、窒化物系半導体各層の表面が（１−１００）面や（１１−２０）面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面になるように積層してもよい。この場合、ＭＱＷ活性層内にピエゾ電場が発生しないので、井戸層のエネルギバンドの傾きに起因する正孔と電子との再結合確率の低下を抑制することができる。その結果、ＭＱＷ活性層の発光効率を向上させることができる。また、（１−１００）面や（１１−２０）面から傾斜している基板を用いてもよい。   In the first to fifteenth embodiments, the layers are stacked such that the surface of each nitride-based semiconductor layer is the (0001) plane. However, the present invention is not limited to this. The layers may be laminated so as to be oriented in the same direction. For example, the layers may be stacked so that the surface of each layer of the nitride-based semiconductor is a (H, K, -HK, 0) plane such as a (1-100) plane or a (11-20) plane. In this case, since no piezo electric field is generated in the MQW active layer, it is possible to suppress a decrease in the recombination probability of holes and electrons due to the inclination of the energy band of the well layer. As a result, the luminous efficiency of the MQW active layer can be improved. Further, a substrate inclined from the (1-100) plane or the (11-20) plane may be used.

また、上記第１〜第１５実施形態では、活性層としてＭＱＷ構造の活性層を用いる例を示したが、本発明はこれに限らず、量子効果を有しない大きな厚みを有する単層または単一量子井戸構造の活性層であっても同様の効果を得ることができる。   Further, in the first to fifteenth embodiments, the example in which the active layer having the MQW structure is used as the active layer has been described. However, the present invention is not limited to this. The same effect can be obtained even with an active layer having a quantum well structure.

また、上記第１〜第１５実施形態では、転位の集中している領域がストライプ状に形成された基板を用いるようにしたが、本発明はこれに限らず、転位の集中している領域がストライプ以外の他の形状に形成された基板を用いてもよい。たとえば、図４において、マスク２４に変えて、三角格子状に開口部が点在するマスクを用いることにより、転位の集中している領域が三角格子状に点在した基板を形成してもよい。この場合、点在する転位の集中している領域に対応して、点在する絶縁膜や点在する高抵抗領域を形成すれば、同様の効果を得ることができる。また、点在する転位の集中している領域を囲むように凹部を形成しても、同様の効果を得ることができる。   Further, in the first to fifteenth embodiments, the substrate in which the region where the dislocations are concentrated is used in a stripe shape is used. However, the present invention is not limited to this, and the region where the dislocations are concentrated may be used. A substrate formed in a shape other than the stripe may be used. For example, in FIG. 4, a substrate in which regions where dislocations are concentrated are scattered in a triangular lattice may be formed by using a mask in which openings are scattered in a triangular lattice instead of the mask 24. . In this case, the same effect can be obtained by forming a scattered insulating film or a scattered high-resistance region corresponding to a region where scattered dislocations are concentrated. Further, the same effect can be obtained by forming a concave portion so as to surround a region where dislocations are scattered.

また、上記第１〜第８および第１０〜第１５実施形態では、サファイア基板上にｎ型ＧａＮ層を成長させることによって、ｎ型ＧａＮ基板を形成するようにしたが、本発明はこれに限らず、ＧａＡｓ基板上にｎ型ＧａＮ層を成長させることによりｎ型ＧａＮ基板を形成するようにしてもよい。具体的には、ＨＶＰＥ法を用いて、ＧａＡｓ基板上に、約１２０μｍ〜約４００μｍの厚みを有する酸素がドープされたｎ型ＧａＮ層を形成した後、ＧａＡｓ基板を除去することによりｎ型ＧａＮ基板を形成する。この際、ｎ型ＧａＮ基板のホール効果測定によるキャリア濃度が、約５×１０１８ｃｍ−３で、かつ、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：２次イオン質量分析）による不純物濃度が、約１×１０１９ｃｍ−３になるように形成するのが好ましい。また、ＧａＡｓ基板上の所定領域に、選択成長マスク層を形成することにより、ｎ型ＧａＮ層を横方向に成長させるようにしてもよい。 In the first to eighth and tenth to fifteenth embodiments, the n-type GaN substrate is formed by growing the n-type GaN layer on the sapphire substrate. However, the present invention is not limited to this. Instead, an n-type GaN substrate may be formed by growing an n-type GaN layer on a GaAs substrate. Specifically, after forming an oxygen-doped n-type GaN layer having a thickness of about 120 μm to about 400 μm on a GaAs substrate using the HVPE method, the n-type GaN substrate is removed by removing the GaAs substrate. To form At this time, the carrier concentration of the n-type GaN substrate measured by the Hall effect is about 5 × 10 18 cm −3 , and the impurity concentration measured by SIMS (Secondary Ion Mass Spectroscopy) is about 1 × 10 18 It is preferably formed to be 19 cm −3 . Further, an n-type GaN layer may be grown in a lateral direction by forming a selective growth mask layer in a predetermined region on the GaAs substrate.

また、上記第１、第２、第４、第６〜第９および第１０〜第１５実施形態では、転位の集中している領域間のほぼ中央部にリッジ部を形成するようにしたが、本発明はこれに限らず、一方の端部から約１５０μｍ、他方の端部から約２５０μｍの位置にリッジ部を形成するようにしてもよい。この場合、転位の集中している領域間のほぼ中央部に位置する窒化物系半導体よりも、転位の集中している領域間の中央部からずれた領域に位置する窒化物系半導体の方が結晶性が良好であるので、窒化物系半導体レーザ素子の寿命を向上することができる。   In the first, second, fourth, sixth to ninth, and tenth to fifteenth embodiments, the ridge portion is formed substantially at the center between the regions where dislocations are concentrated. The present invention is not limited to this, and the ridge may be formed at a position of about 150 μm from one end and about 250 μm from the other end. In this case, the nitride semiconductor located in a region shifted from the center between the regions where the dislocations are concentrated is more than the nitride semiconductor located in the center between the regions where the dislocations are concentrated. Since the crystallinity is good, the life of the nitride-based semiconductor laser device can be improved.

また、上記第３および第５実施形態では、ｎ側にオーミック透明電極を形成するようにしたが、本発明はこれに限らず、ｐ側にオーミック透明電極を形成するようにしてもよい。   In the third and fifth embodiments, the ohmic transparent electrode is formed on the n-side. However, the present invention is not limited to this, and the ohmic transparent electrode may be formed on the p-side.

本発明の第１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。FIG. 1 is a cross-sectional view illustrating a structure of a nitride-based semiconductor laser device (semiconductor device) according to a first embodiment of the present invention. 図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。FIG. 2 is an enlarged sectional view showing details of a light emitting layer of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 本発明の第２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。FIG. 4 is a cross-sectional view illustrating a structure of a nitride-based semiconductor laser device (semiconductor device) according to a second embodiment of the present invention. 図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 14 is a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 本発明の第３実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。FIG. 9 is a cross-sectional view illustrating a structure of a light emitting diode device (semiconductor device) according to a third embodiment of the present invention. 図１６に示した第３実施形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。FIG. 17 is an enlarged sectional view showing details of a light emitting layer of the light emitting diode device according to the third embodiment shown in FIG. 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining the manufacturing process of the light-emitting diode device according to the third embodiment shown in FIG. 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining the manufacturing process of the light-emitting diode device according to the third embodiment shown in FIG. 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining the manufacturing process of the light-emitting diode device according to the third embodiment shown in FIG. 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining the manufacturing process of the light-emitting diode device according to the third embodiment shown in FIG. 本発明の第４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to a fourth embodiment of the present invention. 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. 22. 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. 22. 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. 22. 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. 22. 本発明の第５実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of the light emitting diode element (semiconductor element) according to the fifth embodiment of the present invention. 図２７に示した第５実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 28 is a cross-sectional view for explaining the manufacturing process for the light-emitting diode device according to the fifth embodiment shown in FIG. 27. 本発明の第６実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of a nitride semiconductor laser device (semiconductor device) according to a sixth embodiment of the present invention. 本発明の第７実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of the nitride semiconductor laser device (semiconductor device) according to the seventh embodiment of the present invention. 図３０に示した第７実施形態の第１変形例による窒化物系半導体レーザ素子の構造を示した断面図である。FIG. 31 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a first modification of the seventh embodiment shown in FIG. 図３０に示した第７実施形態の第２変形例による窒化物系半導体レーザ素子の構造を示した断面図である。FIG. 31 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a second modification of the seventh embodiment shown in FIG. 30. 本発明の第８実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of a nitride semiconductor laser device (semiconductor device) according to an eighth embodiment of the present invention. 本発明の第９実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to a ninth embodiment of the present invention. 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the ninth embodiment shown in FIG. 34. 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the ninth embodiment shown in FIG. 34. 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the ninth embodiment shown in FIG. 34. 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the ninth embodiment shown in FIG. 34. 本発明の第１０実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of the nitride semiconductor laser device (semiconductor device) according to the tenth embodiment of the present invention. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth embodiment shown in FIG. 39. 本発明の第１１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of the nitride semiconductor laser device (semiconductor device) according to the eleventh embodiment of the present invention. 図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 47 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the eleventh embodiment shown in FIG. 46. 図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 47 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the eleventh embodiment shown in FIG. 46. 本発明の第１２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of the nitride semiconductor laser device (semiconductor device) according to the twelfth embodiment of the present invention. 図４９に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 50 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 49. 本発明の第１３実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。It is a sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to a thirteenth embodiment of the present invention. 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG. 51. 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG. 51. 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG. 51. 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIG. 51. 本発明の第１４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。FIG. 21 is a sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to a fourteenth embodiment of the present invention. 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 56. 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 56. 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 56. 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourteenth embodiment shown in FIG. 56. 第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。FIG. 39 is a plan view for describing the manufacturing process of the nitride-based semiconductor laser device according to the modification of the fourteenth embodiment. 本発明の第１５実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。FIG. 29 is a plan view showing a structure of a nitride-based semiconductor laser device according to a fifteenth embodiment of the present invention. 図６２の５００−５００線に沿った断面図である。FIG. 63 is a cross-sectional view of FIG. 62 taken along the line 500-500. 図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。FIG. 63 is a cross-sectional view showing details of the light emitting layer of the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIGS. 62 and 63. 図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。FIG. 64 is a perspective view showing a structure of a semiconductor laser using the nitride-based semiconductor laser device according to the fifteenth embodiment shown in FIGS. 62 and 63.

符号の説明Explanation of reference numerals

１ ｎ型ＧａＮ基板（基板、窒化物系半導体基板）
２、２０２ ｎ型層（半導体素子層）
３、５２、２０３ ｎ型クラッド層（半導体素子層）
４、５３、２０４、２２４、２２４ａ、２８４、２８４ａ、３３４ 発光層（半導体素子層）
５、５４、２０５ ｐ型クラッド層（半導体素子層）
６、５５、２０６ ｐ型コンタクト層（半導体素子層）
８、５６、２０８、２２８、２８８、３３１ａ 転位の集中している領域
９、５８、７９、１４９、１７９、２０９、２２９、２２９ａ、２８９、２８９ａ、３３８ ｐ側オーミック電極（表面側電極）
１２、５７、１００ 絶縁膜
１３、３３ ｎ側電極（裏面側電極）
６０、１１０ ｎ側オーミック透明電極（裏面側電極）
８０ ｎ型電流ブロック層（半導体素子層）
１２０、１９０ イオン注入層（高抵抗領域）
１３０、１６０ 凹部
２０１ 基板（窒化物系半導体基板）
２１２ ｎ側電極（表面側電極）
２２１、２２１ａ、２２１ｂ、２８１、３３１ ｎ型ＧａＮ基板（基板）
２２２、２２２ａ、２２２ｂ、２８２、２８２ａ、３３２ ｎ型層（半導体素子層、第１半導体層）
２２３、２２３ａ、２２３ｂ、２８３、２８３ａ、３３３ ｎ型クラッド層（半導体素子層、第１半導体層）
２２５、２２５ａ、２８５、２８５ａ、３３５ ｐ型クラッド層（半導体素子層、第２半導体層）
２２６、２２６ａ、２８６、２８６ａ、３３６ ｐ型コンタクト層（半導体素子層、第２半導体層）
２９３、３１３ｂ、３２３ｂ 選択成長マスク（第１選択成長マスク）
３１３ａ、３２３ａ 選択成長マスク（第２選択成長マスク） 1 n-type GaN substrate (substrate, nitride semiconductor substrate)
2,202 n-type layer (semiconductor element layer)
3, 52, 203 n-type cladding layer (semiconductor element layer)
4, 53, 204, 224, 224a, 284, 284a, 334 Light emitting layer (semiconductor element layer)
5, 54, 205 p-type cladding layer (semiconductor element layer)
6, 55, 206 p-type contact layer (semiconductor element layer)
8, 56, 208, 228, 288, 331a Regions where dislocations are concentrated 9, 58, 79, 149, 179, 209, 229, 229a, 289, 289a, 338 p-side ohmic electrode (surface-side electrode)
12, 57, 100 Insulating film 13, 33 n-side electrode (backside electrode)
60, 110 n-side ohmic transparent electrode (backside electrode)
80 n-type current block layer (semiconductor element layer)
120, 190 ion implantation layer (high resistance region)
130, 160 recess 201 substrate (nitride-based semiconductor substrate)
212 n-side electrode (front side electrode)
221, 221a, 221b, 281, 331 n-type GaN substrate (substrate)
222, 222a, 222b, 282, 282a, 332 n-type layer (semiconductor element layer, first semiconductor layer)
223, 223a, 223b, 283, 283a, 333 n-type cladding layer (semiconductor element layer, first semiconductor layer)
225, 225a, 285, 285a, 335 p-type cladding layer (semiconductor element layer, second semiconductor layer)
226, 226a, 286, 286a, 336 p-type contact layer (semiconductor element layer, second semiconductor layer)
293, 313b, 323b Selective growth mask (first selective growth mask)
313a, 323a Selective growth mask (second selective growth mask)

Claims (18)

少なくとも裏面の一部に転位の集中している裏面領域を有する基板と、
前記基板の表面上に形成された半導体素子層と、
前記転位の集中している前記裏面領域上に形成された絶縁膜と、
前記転位の集中している前記裏面領域以外の前記基板の裏面の領域に接触するように形成された裏面側電極とを備えた、半導体素子。 A substrate having a back surface region where dislocations are concentrated on at least a part of the back surface,
A semiconductor element layer formed on the surface of the substrate,
An insulating film formed on the rear surface region where the dislocations are concentrated,
And a back surface electrode formed so as to contact a region on the back surface of the substrate other than the back surface region where the dislocations are concentrated. 前記半導体素子層は、少なくとも表面の一部に前記転位の集中している表面領域を有しており、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極をさらに備える、請求項１に記載の半導体素子。 The semiconductor element layer has a surface region in which the dislocations are concentrated on at least a part of the surface,
The semiconductor device according to claim 1, further comprising a surface-side electrode formed to be in contact with a surface region of the semiconductor device layer other than the surface region where the dislocations are concentrated. 基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、
前記転位の集中している前記表面領域上に形成された絶縁膜と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極とを備えた、半導体素子。 A semiconductor element layer formed on the surface of the substrate and having a surface region where dislocations are concentrated on at least a part of the surface;
An insulating film formed on the surface region where the dislocations are concentrated,
And a surface-side electrode formed so as to contact a surface region of the semiconductor device layer other than the surface region where the dislocations are concentrated. 基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、
前記転位の集中している前記表面領域よりも内側の領域に形成された凹部と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極とを備えた、半導体素子。 A semiconductor element layer formed on the surface of the substrate and having a surface region where dislocations are concentrated on at least a part of the surface;
A recess formed in a region inside the surface region where the dislocations are concentrated,
And a surface-side electrode formed so as to contact a surface region of the semiconductor device layer other than the surface region where the dislocations are concentrated. 基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、
前記転位の集中している前記表面領域に形成された高抵抗領域と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極とを備えた、半導体素子。 A semiconductor element layer formed on the surface of the substrate and having a surface region where dislocations are concentrated on at least a part of the surface;
A high-resistance region formed in the surface region where the dislocations are concentrated,
And a surface-side electrode formed so as to contact a surface region of the semiconductor device layer other than the surface region where the dislocations are concentrated. 前記基板は、少なくとも裏面の一部に前記転位の集中している裏面領域を有しており、
前記転位の集中している前記裏面領域以外の前記基板の裏面の領域に接触するように形成された裏面側電極をさらに備える、請求項３〜５のいずれか１項に記載の半導体素子。 The substrate has a back surface region in which the dislocations are concentrated on at least a part of the back surface,
The semiconductor device according to claim 3, further comprising a back surface-side electrode formed so as to contact a region on the back surface of the substrate other than the back surface region where the dislocations are concentrated. 前記転位の集中している前記裏面領域上に形成された絶縁膜をさらに備える、請求項６に記載の半導体素子。   The semiconductor device according to claim 6, further comprising an insulating film formed on the rear surface region where the dislocations are concentrated. 前記基板は、窒化物系半導体基板を含む、請求項１〜７のいずれか１項に記載の半導体素子。   The semiconductor device according to claim 1, wherein the substrate includes a nitride-based semiconductor substrate. 基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有するとともに、活性層を含む半導体素子層と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極とを備え、
前記転位の集中している前記表面領域の上面は、所定の厚み分除去されているとともに、前記活性層よりも下方に位置する、半導体素子。 A semiconductor element layer formed on the surface of the substrate and having a surface region where dislocations are concentrated on at least a part of the surface, and including an active layer,
A surface-side electrode formed to be in contact with a surface region of the semiconductor element layer other than the surface region where the dislocations are concentrated,
A semiconductor element, wherein an upper surface of the surface region where the dislocations are concentrated is removed by a predetermined thickness and is located below the active layer. 前記活性層は、前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に形成されている、請求項９に記載の半導体素子。   The semiconductor device according to claim 9, wherein the active layer is formed in a surface region of the semiconductor device layer other than the surface region where the dislocations are concentrated. 前記半導体素子層は、前記活性層下に形成された第１導電型の第１半導体層を含み、
前記第１半導体層は、前記転位の集中している前記表面領域よりも内側に位置する第１の厚みを有する第１領域と、前記転位の集中している前記表面領域を有するとともに、前記第１の厚みよりも小さい第２の厚みを有する第２領域とを含み、
前記活性層は、前記第１半導体層の第１領域の幅よりも小さい幅を有する、請求項９または１０に記載の半導体素子。 The semiconductor element layer includes a first conductive type first semiconductor layer formed below the active layer,
The first semiconductor layer has a first region having a first thickness located inside the surface region where the dislocations are concentrated, and the surface region where the dislocations are concentrated, and A second region having a second thickness smaller than the thickness of the first region,
The semiconductor device according to claim 9, wherein the active layer has a width smaller than a width of a first region of the first semiconductor layer. 第１の厚みを有する第１領域と、少なくとも表面の一部に転位の集中している表面領域を有するとともに、前記第１の厚みよりも小さい第２の厚みを有する第２領域とを含む基板と、
前記第２領域以外の前記基板の表面の前記第１領域上に形成された半導体素子層と、
前記半導体素子層の表面に接触するように形成された表面側電極とを備えた、半導体素子。 A substrate including a first region having a first thickness and a second region having a surface region where dislocations are concentrated on at least a part of the surface and having a second thickness smaller than the first thickness When,
A semiconductor element layer formed on the first region on the surface of the substrate other than the second region;
A semiconductor element comprising: a surface-side electrode formed so as to contact a surface of the semiconductor element layer. 前記半導体素子層は、
第１導電型の第１半導体層と、
前記第１半導体層上に形成された活性層と、
前記活性層上に形成された第２導電型の第２半導体層とを含む、請求項１２に記載の半導体素子。 The semiconductor element layer,
A first semiconductor layer of a first conductivity type;
An active layer formed on the first semiconductor layer;
The semiconductor device according to claim 12, further comprising: a second conductive type second semiconductor layer formed on the active layer. 前記活性層は、前記第１半導体層の幅よりも小さい幅を有する、請求項１３に記載の半導体素子。   14. The semiconductor device according to claim 13, wherein the active layer has a width smaller than a width of the first semiconductor layer. 少なくとも表面の一部に転位の集中している表面領域を有する基板と、
前記転位の集中している前記表面領域よりも内側の前記基板の表面の領域上に形成され、前記転位の集中している前記表面領域の幅よりも小さい幅を有する第１選択成長マスクと、
前記第１選択成長マスクが形成された領域以外の前記基板の表面の領域上に形成された半導体素子層と、
前記第１選択成長マスクよりも内側に位置する前記半導体素子層の表面に接触するように形成された表面側電極とを備えた、半導体素子。 A substrate having a surface region where dislocations are concentrated on at least a part of the surface;
A first selective growth mask formed on a region of the surface of the substrate inside the surface region where the dislocations are concentrated and having a width smaller than the width of the surface region where the dislocations are concentrated;
A semiconductor element layer formed on a region on the surface of the substrate other than the region where the first selective growth mask is formed;
A surface-side electrode formed to be in contact with the surface of the semiconductor element layer located inside the first selective growth mask. 前記第１選択成長マスクよりも外側の領域に、前記第１選択成長マスクから所定の間隔を隔てて形成された第２選択成長マスクをさらに備えた、請求項１５に記載の半導体素子。   16. The semiconductor device according to claim 15, further comprising a second selective growth mask formed at a predetermined interval from the first selective growth mask in a region outside the first selective growth mask. 少なくとも裏面の一部に転位の集中している裏面領域を有する基板の表面上に、半導体素子層を形成する工程と、
前記基板の裏面に接触するように、裏面側電極を形成する工程と、
前記半導体素子層および前記裏面側電極の形成後に、前記転位の集中している前記裏面領域を除去する工程とを備えた、半導体素子の製造方法。 Forming a semiconductor element layer on a surface of a substrate having a back surface region where dislocations are concentrated on at least a part of the back surface;
Forming a back surface side electrode so as to contact the back surface of the substrate;
Removing the back surface region where the dislocations are concentrated after the formation of the semiconductor device layer and the back surface side electrode. 前記転位の集中している前記裏面領域を除去する工程は、
前記基板の裏面から前記半導体素子層の表面までを実質的に同じ幅で除去する工程を含む、請求項１７に記載の半導体素子の製造方法。 The step of removing the rear surface region where the dislocations are concentrated,
The method of manufacturing a semiconductor device according to claim 17, further comprising removing the substrate from the back surface of the substrate to the surface of the semiconductor device layer with substantially the same width.
JP2004027477A 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4056481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004027477A JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003031416 2003-02-07
JP2004027477A JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2007089897A Division JP2007180589A (en) 2003-02-07 2007-03-29 Semiconductor device and method of manufacturing same
JP2007179157A Division JP2007251220A (en) 2003-02-07 2007-07-09 Semiconductor element and manufacturing method thereof
JP2007179158A Division JP2007251221A (en) 2003-02-07 2007-07-09 Semiconductor element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004260152A true JP2004260152A (en) 2004-09-16
JP4056481B2 JP4056481B2 (en) 2008-03-05

Family

ID=33133786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027477A Expired - Fee Related JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4056481B2 (en)

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156802A (en) * 2004-11-30 2006-06-15 Showa Denko Kk Group iii nitride semiconductor device
WO2006062350A1 (en) * 2004-12-08 2006-06-15 Electronics And Telecommunications Research Institute Light emitting diode and method of fabricating the same
JP2006165179A (en) * 2004-12-06 2006-06-22 Denso Corp Semiconductor device and manufacturing method therefor
JP2006203171A (en) * 2004-12-24 2006-08-03 Nichia Chem Ind Ltd Nitride semiconductor element and method of manufacturing same
WO2006098215A1 (en) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
WO2006112228A1 (en) * 2005-04-13 2006-10-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JP2006303471A (en) * 2005-03-24 2006-11-02 Sanyo Electric Co Ltd Nitride semiconductor light emitting element and manufacturing method thereof
JP2007184371A (en) * 2006-01-05 2007-07-19 Sumitomo Electric Ind Ltd Nitride semiconductor device with integrated electrodes
JP2007201019A (en) * 2006-01-24 2007-08-09 Sharp Corp Nitride semiconductor light-emitting element and manufacturing method thereof
JP2007227790A (en) * 2006-02-24 2007-09-06 Sumitomo Electric Ind Ltd Nitride semiconductor device
JP2007529879A (en) * 2004-03-18 2007-10-25 松下電器産業株式会社 Semiconductor light emitting device, lighting module, lighting device, surface mount component, and display device
WO2008004437A1 (en) * 2006-07-05 2008-01-10 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
JP2008078604A (en) * 2006-08-24 2008-04-03 Rohm Co Ltd Mis field effect transistor and method for manufacturing the same
JP2008130927A (en) * 2006-11-22 2008-06-05 Sumitomo Electric Ind Ltd Schottky barrier diode, and fabricating method of semiconductor device having schottky junction
JP2008141180A (en) * 2006-11-10 2008-06-19 Sony Corp Semiconductor light emitting device, optical pickup device, and information recording/reproducing device
JP2009004566A (en) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing semiconductor device
JP2009054813A (en) * 2007-08-28 2009-03-12 Sanyo Electric Co Ltd Semiconductor element, and manufacturing method thereof
WO2009069286A1 (en) * 2007-11-27 2009-06-04 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP2010501117A (en) * 2006-08-16 2010-01-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for depositing magnesium doped (Al, In, Ga, B) N layer
JP2010114112A (en) * 2008-11-04 2010-05-20 Canon Inc Method of forming gallium nitride-based compound semiconductor layer, transfer method of gallium nitride-based compound semiconductor layer, and silicon substrate to which gallium nitride-based compound semiconductor is bonded
US7842529B2 (en) 2005-05-25 2010-11-30 Tottori Sanyo Electric Co., Ltd. Method of manufacturing nitride semiconductor light emitting element including forming scribe lines sandwiching and removing high density dislocation sections
JP2011151119A (en) * 2010-01-20 2011-08-04 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2011151424A (en) * 2011-05-09 2011-08-04 Sony Corp Multi-beam type semiconductor light-emitting element
US8519416B2 (en) 2006-03-22 2013-08-27 Future Light, Llc Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
US8956896B2 (en) 2006-12-11 2015-02-17 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
WO2018083896A1 (en) * 2016-11-01 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 Semiconductor element, semiconductor laser, and method for manufacturing semiconductor element
JP2019220723A (en) * 2016-12-16 2019-12-26 日亜化学工業株式会社 Method for manufacturing light-emitting element
WO2021235304A1 (en) * 2020-05-21 2021-11-25 ソニーグループ株式会社 Semiconductor laser element and method for producing semiconductor laser element
US11309688B2 (en) 2017-03-29 2022-04-19 Nuvoton Technology Corporation Japan Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007529879A (en) * 2004-03-18 2007-10-25 松下電器産業株式会社 Semiconductor light emitting device, lighting module, lighting device, surface mount component, and display device
JP4805831B2 (en) * 2004-03-18 2011-11-02 パナソニック株式会社 Semiconductor light emitting device, lighting module, lighting device, surface mount component, and display device
JP2006156802A (en) * 2004-11-30 2006-06-15 Showa Denko Kk Group iii nitride semiconductor device
JP2006165179A (en) * 2004-12-06 2006-06-22 Denso Corp Semiconductor device and manufacturing method therefor
WO2006062350A1 (en) * 2004-12-08 2006-06-15 Electronics And Telecommunications Research Institute Light emitting diode and method of fabricating the same
JP2006203171A (en) * 2004-12-24 2006-08-03 Nichia Chem Ind Ltd Nitride semiconductor element and method of manufacturing same
WO2006098215A1 (en) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor device and method for manufacturing same
US7816696B2 (en) * 2005-03-16 2010-10-19 Panasonic Corporation Nitride semiconductor device and method for manufacturing same
JPWO2006098215A1 (en) * 2005-03-16 2008-08-21 松下電器産業株式会社 Nitride semiconductor device and manufacturing method thereof
JP4916434B2 (en) * 2005-03-16 2012-04-11 パナソニック株式会社 Nitride semiconductor device and manufacturing method thereof
JP2006303471A (en) * 2005-03-24 2006-11-02 Sanyo Electric Co Ltd Nitride semiconductor light emitting element and manufacturing method thereof
WO2006112228A1 (en) * 2005-04-13 2006-10-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
JP2006294975A (en) * 2005-04-13 2006-10-26 Mitsubishi Electric Corp Semiconductor laser
US7920614B2 (en) 2005-04-13 2011-04-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
US7643527B2 (en) 2005-04-13 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor laser
US7842529B2 (en) 2005-05-25 2010-11-30 Tottori Sanyo Electric Co., Ltd. Method of manufacturing nitride semiconductor light emitting element including forming scribe lines sandwiching and removing high density dislocation sections
JP2007184371A (en) * 2006-01-05 2007-07-19 Sumitomo Electric Ind Ltd Nitride semiconductor device with integrated electrodes
JP2007201019A (en) * 2006-01-24 2007-08-09 Sharp Corp Nitride semiconductor light-emitting element and manufacturing method thereof
JP2007227790A (en) * 2006-02-24 2007-09-06 Sumitomo Electric Ind Ltd Nitride semiconductor device
US8519416B2 (en) 2006-03-22 2013-08-27 Future Light, Llc Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
WO2008004437A1 (en) * 2006-07-05 2008-01-10 Panasonic Corporation Semiconductor light emitting element and method for fabricating the same
US8178889B2 (en) 2006-07-05 2012-05-15 Panasonic Corporation Semiconductor light emitting element having a single defect concentrated region and a light emitting which is not formed on the single defect concentrated region
JP2010501117A (en) * 2006-08-16 2010-01-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Method for depositing magnesium doped (Al, In, Ga, B) N layer
JP2008078604A (en) * 2006-08-24 2008-04-03 Rohm Co Ltd Mis field effect transistor and method for manufacturing the same
US8243769B2 (en) 2006-11-10 2012-08-14 Sony Corporation Semiconductor light emitting device, optical pickup unit and information recording/reproduction apparatus
JP2011044719A (en) * 2006-11-10 2011-03-03 Sony Corp Semiconductor light emitting device, optical pickup device, and information recording/reproducing apparatus
JP2008141180A (en) * 2006-11-10 2008-06-19 Sony Corp Semiconductor light emitting device, optical pickup device, and information recording/reproducing device
US8494020B2 (en) 2006-11-10 2013-07-23 Sony Corporation Semiconductor light emitting device, optical pickup unit and information recording/reproduction apparatus
JP2008130927A (en) * 2006-11-22 2008-06-05 Sumitomo Electric Ind Ltd Schottky barrier diode, and fabricating method of semiconductor device having schottky junction
US8956896B2 (en) 2006-12-11 2015-02-17 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
JP2009004566A (en) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing semiconductor device
JP2009054813A (en) * 2007-08-28 2009-03-12 Sanyo Electric Co Ltd Semiconductor element, and manufacturing method thereof
JPWO2009069286A1 (en) * 2007-11-27 2011-04-07 学校法人上智学院 Group III nitride structure and method for producing group III nitride structure
US9680058B2 (en) 2007-11-27 2017-06-13 Sophia School Corporation Group-III nitride structure including a fine wall-shaped structure containing a group-III nitridesemiconductor crystal and method for producing a group-III nitride structure including a fine wall-shaped structure containing a group-III nitride semiconductor crystal
WO2009069286A1 (en) * 2007-11-27 2009-06-04 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP5515079B2 (en) * 2007-11-27 2014-06-11 学校法人上智学院 Group III nitride structure and method for producing group III nitride structure
JP2010114112A (en) * 2008-11-04 2010-05-20 Canon Inc Method of forming gallium nitride-based compound semiconductor layer, transfer method of gallium nitride-based compound semiconductor layer, and silicon substrate to which gallium nitride-based compound semiconductor is bonded
JP2011151119A (en) * 2010-01-20 2011-08-04 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2011151424A (en) * 2011-05-09 2011-08-04 Sony Corp Multi-beam type semiconductor light-emitting element
WO2018083896A1 (en) * 2016-11-01 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 Semiconductor element, semiconductor laser, and method for manufacturing semiconductor element
JPWO2018083896A1 (en) * 2016-11-01 2019-09-19 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device, semiconductor laser, and manufacturing method of semiconductor device
US11121524B2 (en) 2016-11-01 2021-09-14 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device
JP7107849B2 (en) 2016-11-01 2022-07-27 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device manufacturing method
US11876349B2 (en) 2016-11-01 2024-01-16 Sony Semiconductor Solutions Corporation Semiconductor device, semiconductor laser, and method of producing a semiconductor device
JP2019220723A (en) * 2016-12-16 2019-12-26 日亜化学工業株式会社 Method for manufacturing light-emitting element
JP7144684B2 (en) 2016-12-16 2022-09-30 日亜化学工業株式会社 light emitting element
JP7445160B2 (en) 2016-12-16 2024-03-07 日亜化学工業株式会社 light emitting element
US11309688B2 (en) 2017-03-29 2022-04-19 Nuvoton Technology Corporation Japan Nitride semiconductor light-emitting element, method for manufacturing nitride semiconductor light-emitting element, and nitride semiconductor light-emitting device
WO2021235304A1 (en) * 2020-05-21 2021-11-25 ソニーグループ株式会社 Semiconductor laser element and method for producing semiconductor laser element

Also Published As

Publication number Publication date
JP4056481B2 (en) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4056481B2 (en) Semiconductor device and manufacturing method thereof
US8101465B2 (en) Method of fabricating a semiconductor device with a back electrode
JP5036617B2 (en) Nitride semiconductor light emitting device
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP4169821B2 (en) Light emitting diode
US20090028204A1 (en) Semiconductor laser device
US20090267100A1 (en) Nitride-based semiconductor device and method of manufacturing the same
US7885303B2 (en) Nitride semiconductor laser device and method of manufacturing the same
US20100265981A1 (en) Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP2004014943A (en) Multibeam semiconductor laser, semiconductor light emitting device, and semiconductor device
JP2004111514A (en) Nitride semiconductor light emitting element and its manufacturing method
US20050220157A1 (en) Semiconductor laser and method for producing the same
JP4162560B2 (en) Nitride semiconductor light emitting device
JP3916584B2 (en) Nitride semiconductor laser device
JPH05218586A (en) Semiconductor laser device and manufacture of the same
CN114336268B (en) High-reliability low-defect semiconductor light-emitting device and preparation method thereof
US8445303B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2007251221A (en) Semiconductor element and manufacturing method thereof
JP2007251220A (en) Semiconductor element and manufacturing method thereof
JP2007180589A (en) Semiconductor device and method of manufacturing same
JP2009177211A (en) Semiconductor device and method for manufacturing the same
JP2002076518A (en) Semiconductor laser, semiconductor device and production method therefor
JP2865160B2 (en) Manufacturing method of semiconductor laser
JP2005109087A (en) Nitride semiconductor laser element
JP4986680B2 (en) Nitride semiconductor laser device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070330

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R151 Written notification of patent or utility model registration

Ref document number: 4056481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees