JP4056481B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP4056481B2
JP4056481B2 JP2004027477A JP2004027477A JP4056481B2 JP 4056481 B2 JP4056481 B2 JP 4056481B2 JP 2004027477 A JP2004027477 A JP 2004027477A JP 2004027477 A JP2004027477 A JP 2004027477A JP 4056481 B2 JP4056481 B2 JP 4056481B2
Authority
JP
Japan
Prior art keywords
layer
type
region
concentrated
dislocations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004027477A
Other languages
Japanese (ja)
Other versions
JP2004260152A (en
Inventor
雅幸 畑
忠夫 戸田
重之 岡本
大二朗 井上
靖之 別所
康彦 野村
勤 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004027477A priority Critical patent/JP4056481B2/en
Publication of JP2004260152A publication Critical patent/JP2004260152A/en
Application granted granted Critical
Publication of JP4056481B2 publication Critical patent/JP4056481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Lasers (AREA)

Description

この発明は、半導体素子およびその製造方法に関し、特に、基板上に半導体素子層が形成された半導体素子およびその製造方法に関する。   The present invention relates to a semiconductor element and a manufacturing method thereof, and more particularly to a semiconductor element having a semiconductor element layer formed on a substrate and a manufacturing method thereof.

従来、基板上に半導体素子層が形成された半導体素子として、発光ダイオード素子や半導体レーザ素子などが知られている(たとえば、特許文献1参照)。   Conventionally, a light-emitting diode element, a semiconductor laser element, and the like are known as a semiconductor element in which a semiconductor element layer is formed on a substrate (see, for example, Patent Document 1).

上記特許文献1には、窒化物系半導体基板上に、複数の窒化物系半導体層が形成された窒化物系半導体レーザ素子が開示されている。具体的には、上記特許文献1に開示された窒化物系半導体レーザ素子では、n型GaN基板上に、n型窒化物系半導体層、窒化物系半導体からなる発光層、および、p型窒化物系半導体層が順次形成されている。そして、p型窒化物系半導体層には、電流通路部としてのリッジ部が形成されているとともに、リッジ部上には、p側電極が形成されている。また、n型GaN基板の裏面上には、n側電極が形成されている。   Patent Document 1 discloses a nitride semiconductor laser element in which a plurality of nitride semiconductor layers are formed on a nitride semiconductor substrate. Specifically, in the nitride-based semiconductor laser device disclosed in Patent Document 1, an n-type nitride-based semiconductor layer, a light-emitting layer made of a nitride-based semiconductor, and p-type nitridation are formed on an n-type GaN substrate. Physical semiconductor layers are sequentially formed. In the p-type nitride semiconductor layer, a ridge portion as a current passage portion is formed, and a p-side electrode is formed on the ridge portion. An n-side electrode is formed on the back surface of the n-type GaN substrate.

上記のような基板の裏面上に電極を形成する半導体素子では、基板の裏面に転位が存在する場合、基板の裏面の転位の存在している領域に電流が流れることによりリーク電流が発生する。このため、上記特許文献1では、n型GaN基板を横方向成長により作製することによって、n型GaN基板に存在する転位を低減している。具体的な基板の作製方法としては、まず、サファイア基板上の所定部分にマスク層を形成した後、そのマスク層を選択成長マスクとして、サファイア基板上にn型GaN層を横方向成長させる。この際、n型GaN層は、サファイア基板上のマスク層が形成されていない部分に選択的に縦方向に成長した後、徐々に横方向に成長する。このように、n型GaN層が横方向に成長することにより転位が横方向へ曲げられるので、転位が縦方向に伝播されるのが抑制される。これにより、上面に達する転位が減少されたn型GaN層が形成される。この後、n型GaN層下に位置するマスク層を含む領域(サファイア基板など)を除去することによって、転位が低減されたn型GaN基板が形成される。
特開平11−214798号公報
In the semiconductor element in which the electrode is formed on the back surface of the substrate as described above, when dislocations exist on the back surface of the substrate, a leak current is generated by current flowing in a region where dislocations exist on the back surface of the substrate. For this reason, in Patent Document 1, dislocations existing in the n-type GaN substrate are reduced by producing the n-type GaN substrate by lateral growth. As a specific method for manufacturing a substrate, first, a mask layer is formed on a predetermined portion on the sapphire substrate, and then the n-type GaN layer is laterally grown on the sapphire substrate using the mask layer as a selective growth mask. At this time, the n-type GaN layer selectively grows in the vertical direction on the portion of the sapphire substrate where the mask layer is not formed, and then gradually grows in the horizontal direction. Thus, since the dislocations are bent in the lateral direction as the n-type GaN layer grows in the lateral direction, propagation of the dislocations in the vertical direction is suppressed. As a result, an n-type GaN layer with reduced dislocation reaching the upper surface is formed. Thereafter, a region (such as a sapphire substrate) including a mask layer located under the n-type GaN layer is removed, thereby forming an n-type GaN substrate with reduced dislocations.
JP-A-11-214798

しかしながら、上記特許文献1の方法では、縦方向に成長が進行するマスク層が形成されていない領域上では、転位の集中した領域が形成されるという不都合がある。このような転位の集中した領域を有するn型GaN層からn型GaN基板を作製した場合に、n型GaN基板の裏面の転位の集中している領域に、n側電極が形成されると、n型GaN基板の裏面の転位の集中している領域に電流が流れることによりリーク電流が発生するという不都合が生じる。この場合、素子の定電流駆動時の光出力が不安定になるので、素子の動作を安定化するのが困難であるという問題点がある。   However, the method of Patent Document 1 has a disadvantage in that a region where dislocations are concentrated is formed on a region where a mask layer in which growth proceeds in the vertical direction is not formed. When an n-type GaN substrate is fabricated from an n-type GaN layer having such dislocation-concentrated regions, an n-side electrode is formed in a region where dislocations are concentrated on the back surface of the n-type GaN substrate. There is an inconvenience that a leak current is generated when a current flows in a region where dislocations are concentrated on the back surface of the n-type GaN substrate. In this case, since the light output when the element is driven at a constant current becomes unstable, there is a problem that it is difficult to stabilize the operation of the element.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、素子の動作を安定化することが可能な半導体素子を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a semiconductor device capable of stabilizing the operation of the device.

この発明のもう1つの目的は、素子の動作を安定化することが可能な半導体素子の製造方法を提供することである。   Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of stabilizing the operation of the device.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

この発明の1つの局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域よりも内側の領域に形成された凹部と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。   A semiconductor element according to one aspect of the present invention is formed on a surface of a substrate and has a semiconductor element layer having a surface region where dislocations are concentrated on at least a part of the surface, and a surface region where dislocations are concentrated A concave portion formed in the inner region and a surface-side electrode formed so as to be in contact with a region on the surface of the semiconductor element layer other than the surface region where dislocations are concentrated are provided.

この1つの局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域よりも内側の領域に、凹部を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層の表面の転位の集中している領域よりも内側の領域と、半導体素子層の表面の転位の集中している領域とが凹部により分断されるので、半導体素子層の表面の転位の集中している領域よりも内側の領域で発生した光が、半導体素子層の表面の転位の集中している領域で吸収されるのを抑制することができる。これにより、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the semiconductor element according to this one aspect, as described above, a recess is formed in a region inside the region where dislocations are concentrated on the surface of the semiconductor element layer, and dislocations are concentrated on the surface of the semiconductor element layer. By forming the surface-side electrode so as to be in contact with a region other than the region where the current is present, the generation of leakage current due to current flowing through the region where dislocations are concentrated on the surface of the semiconductor element layer is suppressed. Can do. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the semiconductor element can be stabilized. In addition, when applied to a light-emitting element as an example of a semiconductor element, a region inside the region where dislocations are concentrated on the surface of the semiconductor element layer and a region where dislocations are concentrated on the surface of the semiconductor element layer are recessed. Therefore, light generated in the region inside the surface where the dislocations are concentrated on the surface of the semiconductor element layer is prevented from being absorbed in the region where the dislocations are concentrated on the surface of the semiconductor element layer. can do. As a result, it is possible to suppress the light absorbed in the region where dislocations are concentrated from being emitted again at an unintended wavelength, and thus it is possible to suppress the deterioration in color purity caused by such re-emission. .

上記半導体素子において、好ましくは、基板は、少なくとも裏面の一部に転位の集中している裏面領域を有しており、転位の集中している裏面領域以外の基板の裏面の領域に接触するように形成された裏面側電極をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、基板の裏面にも転位の集中している領域が存在する場合にも、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。   In the semiconductor element, preferably, the substrate has a back surface region where dislocations are concentrated on at least a part of the back surface, and is in contact with a region on the back surface of the substrate other than the back surface region where dislocations are concentrated. The back surface side electrode formed in is further provided. With this configuration, it is possible to suppress the occurrence of a leak current due to the current flowing in the region where dislocations are concentrated on the back surface of the substrate. As a result, the optical output during constant current driving of the element can be stabilized, so that the operation of the semiconductor element can be stabilized even when there is a region where dislocations are concentrated on the back surface of the substrate. it can. In addition, since current flowing in a region where dislocations are concentrated can be reduced, unnecessary light emission from the region where dislocations are concentrated can be reduced.

この場合、好ましくは、転位の集中している裏面領域上に形成された絶縁膜をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、容易に、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。   In this case, it is preferable to further include an insulating film formed on the back surface region where dislocations are concentrated. With this configuration, since the region where dislocations are concentrated on the back surface of the substrate is covered with the insulating film so as not to be exposed, current easily flows to the region where dislocations are concentrated on the back surface of the substrate. It is possible to suppress the occurrence of leak current due to the above.

上記半導体素子において、基板は、窒化物系半導体基板を含んでいてもよい。このように構成すれば、窒化物系半導体基板にリーク電流が発生するのを抑制することができる。   In the semiconductor element, the substrate may include a nitride semiconductor substrate. If comprised in this way, it can suppress that a leak current generate | occur | produces in the nitride-type semiconductor substrate.

なお、上記半導体素子において、裏面側電極の側面を、基板の側面から内側に所定の間隔を隔てた位置に設けてもよい。このように構成すれば、たとえば、裏面側電極に半田を融着する場合に、基板上に形成された半導体素子層の側端面にまで半田が流れるのを抑制することができる。これにより、半導体素子の短絡不良の発生を抑制することができる。   In the semiconductor element, the side surface of the back surface side electrode may be provided at a position spaced a predetermined distance inward from the side surface of the substrate. If comprised in this way, when fusing solder to a back surface side electrode, it can suppress that a solder flows to the side end surface of the semiconductor element layer formed on the board | substrate, for example. Thereby, generation | occurrence | production of the short circuit defect of a semiconductor element can be suppressed.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1参考形態)
図1は、本発明の第1参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図2は、図1に示した第1参考形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。まず、図1および図2を参照して、第1参考形態による窒化物系半導体レーザ素子の構造について説明する。
(First reference form)
FIG. 1 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the first embodiment of the present invention. FIG. 2 is an enlarged cross-sectional view showing details of the light emitting layer of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. First, the structure of the nitride-based semiconductor laser device according to the first embodiment will be described with reference to FIGS.

第1参考形態による窒化物系半導体レーザ素子では、図1に示すように、約100μmの厚みを有するとともに、約5×1018cm−3のキャリア濃度を有する酸素がドープされたウルツ鉱型構造のn型GaN基板1の(0001)面上に、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量を有するSiがドープされたn型GaNからなるn型層2が形成されている。n型層2上には、約400nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層3が形成されている。なお、n型GaN基板1は、本発明の「基板」および「窒化物系半導体基板」の一例であり、n型層2およびn型クラッド層3は、本発明の「半導体素子層」の一例である。 In the nitride-based semiconductor laser device according to the first embodiment, as shown in FIG. 1, a wurtzite structure having a thickness of about 100 μm and doped with oxygen having a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 2 made of n-type GaN doped with Si having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the (0001) plane of the n-type GaN substrate 1. Is formed. on the n-type layer 2 has a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 An n-type clad layer 3 made of .05 Ga 0.95 N is formed. The n-type GaN substrate 1 is an example of the “substrate” and “nitride-based semiconductor substrate” in the present invention, and the n-type layer 2 and the n-type cladding layer 3 are examples of the “semiconductor element layer” in the present invention. It is.

n型クラッド層3上には、発光層4が形成されている。この発光層4は、図2に示すように、n型キャリアブロック層4aと、n型光ガイド層4bと、多重量子井戸(MQW)活性層4eと、p型光ガイド層4fと、p型キャップ層4gとから構成されている。n型キャリアブロック層4aは、約5nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.1Ga0.9Nからなる。n型光ガイド層4bは、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型GaNからなる。また、MQW活性層4eは、約20nmの厚みを有するアンドープIn0.05Ga0.95Nからなる4層の障壁層4cと、約3nmの厚みを有するアンドープIn0.15Ga0.85Nからなる3層の井戸層4dとが交互に積層されている。また、p型光ガイド層4fは、約100nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなる。p型キャップ層4gは、約20nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.1Ga0.9Nからなる。なお、発光層4は、本発明の「半導体素子層」の一例である。 A light emitting layer 4 is formed on the n-type cladding layer 3. As shown in FIG. 2, the light emitting layer 4 includes an n-type carrier block layer 4a, an n-type light guide layer 4b, a multiple quantum well (MQW) active layer 4e, a p-type light guide layer 4f, and a p-type. It is comprised from the cap layer 4g. n-type carrier block layer 4a has a thickness of about 5 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 0.1 Ga 0.9 N. n-type optical guide layer 4b, having a thickness of about 100 nm, from n-type GaN doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Become. The MQW active layer 4e includes four barrier layers 4c made of undoped In 0.05 Ga 0.95 N having a thickness of about 20 nm and undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm. The three well layers 4d made of are stacked alternately. The p-type light guide layer 4f has a thickness of about 100 nm and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. Made of GaN. The p-type cap layer 4g has a thickness of about 20 nm and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 . It consists of 1 Ga 0.9 N. The light emitting layer 4 is an example of the “semiconductor element layer” in the present invention.

そして、図1に示すように、発光層4上には、凸部を有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層5が形成されている。このp型クラッド層5の凸部は、約1.5μmの幅と約300nmの高さとを有する。また、p型クラッド層5の凸部以外の平坦部は、約100nmの厚みを有する。そして、p型クラッド層5の凸部上には、約10nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型コンタクト層6が形成されている。そして、p型クラッド層5の凸部とp型コンタクト層6とによって、所定の方向に延びるストライプ状(細長状)のリッジ部7が構成される。なお、p型クラッド層5およびp型コンタクト層6は、本発明の「半導体素子層」の一例である。 As shown in FIG. 1, the light emitting layer 4 has a convex portion and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. A p-type cladding layer 5 made of p-type Al 0.05 Ga 0.95 N is formed. The convex portion of the p-type cladding layer 5 has a width of about 1.5 μm and a height of about 300 nm. Further, the flat portion other than the convex portion of the p-type cladding layer 5 has a thickness of about 100 nm. On the convex portion of the p-type cladding layer 5, Mg having a thickness of about 10 nm and a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is doped. A p-type contact layer 6 made of the p-type GaN is formed. The convex portion of the p-type cladding layer 5 and the p-type contact layer 6 constitute a striped (elongated) ridge portion 7 extending in a predetermined direction. The p-type cladding layer 5 and the p-type contact layer 6 are examples of the “semiconductor element layer” in the present invention.

そして、リッジ部7を構成するp型コンタクト層6上には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極9が形成されている。なお、p側オーミック電極9は、本発明の「表面側電極」の一例である。また、p型クラッド層5の凸部以外の平坦部の表面上には、リッジ部7およびp側オーミック電極9の側面を覆うように、約250nmの厚みを有するSiN膜からなる絶縁膜10が形成されている。絶縁膜10の表面上には、p側オーミック電極9の上面に接触するように、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極11が形成されている。   On the p-type contact layer 6 constituting the ridge portion 7, from the lower layer to the upper layer, there is a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm. A p-side ohmic electrode 9 made of an Au layer is formed. The p-side ohmic electrode 9 is an example of the “surface-side electrode” in the present invention. An insulating film 10 made of a SiN film having a thickness of about 250 nm is formed on the surface of the flat portion other than the convex portion of the p-type cladding layer 5 so as to cover the side surfaces of the ridge portion 7 and the p-side ohmic electrode 9. Is formed. On the surface of the insulating film 10, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 100 nm from the lower layer to the upper layer so as to be in contact with the upper surface of the p-side ohmic electrode 9. A p-side pad electrode 11 made of an Au layer having a thickness of 3 μm is formed.

ここで、n型GaN基板1および窒化物系半導体各層(2〜5)の端部の近傍には、n型GaN基板1の裏面からp型クラッド層5の平坦部の表面まで延びるとともに、約10μmの幅を有する転位の集中している領域8が、約400μmの周期でストライプ状(細長状)に形成されている。そして、第1参考形態では、n型GaN基板1の裏面上の転位の集中している領域8を覆うように、約250nmの厚みと約40μmの幅とを有するSiO膜からなる絶縁膜12が形成されている。また、n型GaN基板1の裏面上には、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するとともに、絶縁膜12を覆うように、n側電極13が形成されている。このn側電極13は、n型GaN基板1の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなる。なお、n側電極13は、本発明の「裏面側電極」の一例である。 Here, in the vicinity of the end portions of the n-type GaN substrate 1 and the nitride-based semiconductor layers (2 to 5), the surface extends from the back surface of the n-type GaN substrate 1 to the surface of the flat portion of the p-type cladding layer 5, and about Dislocation-concentrated regions 8 having a width of 10 μm are formed in stripes (elongated) with a period of about 400 μm. In the first reference embodiment, the insulating film 12 made of a SiO 2 film having a thickness of about 250 nm and a width of about 40 μm so as to cover the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Is formed. On the back surface of the n-type GaN substrate 1, an n-side electrode 13 is in contact with a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and covers the insulating film 12. Is formed. The n-side electrode 13 includes an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and an Au layer having a thickness of about 300 nm in order from the side closer to the back surface of the n-type GaN substrate 1. Become. The n-side electrode 13 is an example of the “back side electrode” in the present invention.

第1参考形態では、上記のように、n型GaN基板1の裏面上の転位の集中している領域8に、絶縁膜12を形成するとともに、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するように、n側電極13を形成することによって、n型GaN基板1の裏面の転位の集中している領域8は、絶縁膜12により露出しないように覆われるので、n型GaN基板1の裏面の転位の集中している領域8に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域8に流れる電流を低減することができるので、転位の集中している領域8からの不必要な発光を低減できる。   In the first reference embodiment, as described above, the insulating film 12 is formed in the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and the dislocations on the back surface of the n-type GaN substrate 1 are concentrated. By forming the n-side electrode 13 so as to be in contact with a region other than the region 8, the region 8 where dislocations on the back surface of the n-type GaN substrate 1 are concentrated is covered by the insulating film 12. Therefore, it is possible to easily suppress the occurrence of leakage current due to the current flowing through the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized. In addition, since the current flowing through the region 8 where dislocations are concentrated can be reduced, unnecessary light emission from the region 8 where dislocations are concentrated can be reduced.

図3〜図12は、図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図1〜図12を参照して、第1参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   3 to 12 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the first embodiment will now be described with reference to FIGS.

まず、図3〜図6を参照して、n型GaN基板1の形成プロセスについて説明する。具体的には、図3に示すように、MOCVD(Metal Organic Chemical Vapor Deposition:有機金属気相堆積)法を用いて、基板温度を約600℃に保持した状態で、サファイア基板21上に、約20nmの厚みを有するAlGaN層22を成長させる。その後、基板温度を約1100℃に変えて、AlGaN層22上に、約1μmの厚みを有するGaN層23を成長させる。この際、GaN層23の全領域に、縦方向に伝播された転位が、約5×10cm−2以上(たとえば、約5×10cm−2)の密度で形成される。 First, the formation process of the n-type GaN substrate 1 will be described with reference to FIGS. Specifically, as shown in FIG. 3, using a MOCVD (Metal Organic Chemical Vapor Deposition) method, the substrate temperature is maintained on the sapphire substrate 21 at about 600 ° C. An AlGaN layer 22 having a thickness of 20 nm is grown. Thereafter, the substrate temperature is changed to about 1100 ° C., and a GaN layer 23 having a thickness of about 1 μm is grown on the AlGaN layer 22. At this time, dislocations propagated in the vertical direction are formed in the entire region of the GaN layer 23 at a density of about 5 × 10 8 cm −2 or more (for example, about 5 × 10 9 cm −2 ).

次に、図4に示すように、プラズマCVD法を用いて、GaN層23上に、約10μmの間隔を隔てて、約390μmの幅と約200nmの厚みとを有するSiNまたはSiOからなるマスク層24を、約400μmの周期でストライプ状(細長状)に形成する。 Next, as shown in FIG. 4, a mask made of SiN or SiO 2 having a width of about 390 μm and a thickness of about 200 nm is formed on the GaN layer 23 with a gap of about 10 μm using the plasma CVD method. The layer 24 is formed in a stripe shape (elongated shape) with a period of about 400 μm.

次に、図5に示すように、HVPE(Halide Vapor Phase Epitaxy:ハライド気相成長)法を用いて、基板温度を約1100℃に保持した状態で、マスク層24を選択成長マスクとして、GaN層23上に、約150μmの厚みを有するとともに、約5×1018cm−3のキャリア濃度を有する酸素がドープされたn型GaN層1aを横方向成長させる。この際、n型GaN層1aは、マスク層24が形成されていないGaN層23上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層24が形成されていないGaN層23上に位置するn型GaN層1aには、約5×10cm−2以上(たとえば、約5×10cm−2)の密度で縦方向に伝播された転位の集中している領域8が、約10μmの幅でストライプ状(細長状)に形成される。その一方、マスク層24上に位置するn型GaN層1aには、n型GaN層1aが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくく、転位密度は、約5×10cm−2以下(たとえば、約1×10cm−2)である。この後、n型GaN層1a下に位置するマスク層24を含む領域(サファイア基板21など)を除去する。このようにして、図6に示すように、約5×1018cm−3のキャリア濃度を有する酸素がドープされたn型GaN基板1を形成する。 Next, as shown in FIG. 5, using the HVPE (Halide Vapor Phase Epitaxy) method, the GaN layer is formed using the mask layer 24 as a selective growth mask with the substrate temperature maintained at about 1100 ° C. An oxygen-doped n-type GaN layer 1a having a thickness of about 150 μm and having a carrier concentration of about 5 × 10 18 cm −3 is laterally grown on the substrate 23. At this time, the n-type GaN layer 1a selectively grows in the vertical direction on the GaN layer 23 where the mask layer 24 is not formed, and then gradually grows in the horizontal direction. Therefore, the n-type GaN layer 1a located on the GaN layer 23 where the mask layer 24 is not formed has a density of about 5 × 10 8 cm −2 or more (for example, about 5 × 10 9 cm −2 ). The region 8 where dislocations propagated in the vertical direction are concentrated is formed in a stripe shape (elongated shape) with a width of about 10 μm. On the other hand, in the n-type GaN layer 1a located on the mask layer 24, dislocations are bent in the lateral direction as the n-type GaN layer 1a grows in the lateral direction, so that dislocations propagated in the vertical direction are formed. The dislocation density is less than about 5 × 10 7 cm −2 (for example, about 1 × 10 6 cm −2 ). Thereafter, a region (such as the sapphire substrate 21) including the mask layer 24 located under the n-type GaN layer 1a is removed. In this way, as shown in FIG. 6, an n-type GaN substrate 1 doped with oxygen having a carrier concentration of about 5 × 10 18 cm −3 is formed.

次に、図7に示すように、MOCVD法を用いて、n型GaN基板1上に、n型層2、n型クラッド層3、発光層4、p型クラッド層5およびp型コンタクト層6を順次成長させる。   Next, as shown in FIG. 7, the n-type layer 2, the n-type clad layer 3, the light emitting layer 4, the p-type clad layer 5, and the p-type contact layer 6 are formed on the n-type GaN substrate 1 using MOCVD. Grow sequentially.

具体的には、基板温度を約1100℃の成長温度に保持した状態で、HおよびNからなるキャリアガスと、NHおよびTMGaからなる原料ガスと、SiHからなるドーパントガスとを用いて、n型GaN基板1上に、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量を有するSiがドープされたn型GaNからなるn型層2を成長させる。この後、原料ガスにTMAlをさらに加えて、n型層2上に、約400nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層3を成長させる。 Specifically, a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 and TMGa, and a dopant gas composed of SiH 4 are used with the substrate temperature maintained at a growth temperature of about 1100 ° C. Then, an n-type layer 2 made of n-type GaN doped with Si and having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is grown on the n-type GaN substrate 1. Thereafter, further addition of TMAl as a source gas, on the n-type layer 2, having a thickness of about 400 nm, carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 An n-type clad layer 3 made of n-type Al 0.05 Ga 0.95 N doped with Si is grown.

続いて、図2に示したように、n型クラッド層3(図7参照)上に、約5nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.1Ga0.9Nからなるn型キャリアブロック層4aを成長させる。 Subsequently, as shown in FIG. 2, on the n-type cladding layer 3 (see FIG. 7), having a thickness of about 5 nm, the doping amount of about 5 × 10 18 cm -3 and about 5 × 10 18 cm An n-type carrier block layer 4a made of n-type Al 0.1 Ga 0.9 N doped with Si having a carrier concentration of −3 is grown.

次に、基板温度を約800℃の成長温度に保持した状態で、HおよびNからなるキャリアガスと、NHおよびTMGaからなる原料ガスと、SiHからなるドーパントガスとを用いて、n型キャリアブロック層4a上に、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型GaNからなるn型光ガイド層4bを成長させる。 Next, with the substrate temperature maintained at a growth temperature of about 800 ° C., using a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 and TMGa, and a dopant gas composed of SiH 4 , on the n-type carrier blocking layer 4a, about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm Si having a carrier concentration of -3 is doped n-type GaN n-type optical guide layer 4b Grow.

この後、原料ガスにTMInをさらに加えるとともに、ドーパントガスを用いないで、n型光ガイド層4b上に、約20nmの厚みを有するアンドープIn0.05Ga0.95Nからなる4層の障壁層4cと、約3nmの厚みを有するアンドープIn0.15Ga0.85Nからなる3層の井戸層4dとを交互に成長させることによりMQW活性層4eを形成する。 Thereafter, TMIn is further added to the source gas, and a barrier of four layers made of undoped In 0.05 Ga 0.95 N having a thickness of about 20 nm is formed on the n-type light guide layer 4b without using a dopant gas. The MQW active layer 4e is formed by alternately growing the layer 4c and the three well layers 4d made of undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm.

そして、原料ガスをNHおよびTMGaに変えるとともに、CpMgからなるドーパントガスを用いて、MQW活性層4e上に、約100nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型光ガイド層4fを成長させる。この後、原料ガスにTMAlをさらに加えて、p型光ガイド層4f上に、約20nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.1Ga0.9Nからなるp型キャップ層4gを成長させる。これにより、n型キャリアブロック層4a、n型光ガイド層4b、MQW活性層4e、p型光ガイド層4fおよびp型キャップ層4gからなる発光層4が形成される。 Then, the changing material gas NH 3 and TMGa, using a dopant gas of Cp 2 Mg, on the MQW active layer 4e, having a thickness of about 100 nm, the doping amount of about 4 × 10 19 cm -3 Then, a p-type light guide layer 4f made of p-type GaN doped with Mg having a carrier concentration of about 5 × 10 17 cm −3 is grown. Thereafter, TMAl is further added to the source gas to have a thickness of about 20 nm on the p-type light guide layer 4f, a doping amount of about 4 × 10 19 cm −3 and about 5 × 10 17 cm −3 . A p-type cap layer 4g made of p-type Al 0.1 Ga 0.9 N doped with Mg having a carrier concentration is grown. Thereby, the light emitting layer 4 including the n-type carrier block layer 4a, the n-type light guide layer 4b, the MQW active layer 4e, the p-type light guide layer 4f, and the p-type cap layer 4g is formed.

次に、図7に示すように、基板温度を約1100℃の成長温度に保持した状態で、HおよびNからなるキャリアガスと、NH、TMGaおよびTMAlからなる原料ガスと、CpMgからなるドーパントガスとを用いて、発光層4上に、約400nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層5を成長させる。この後、原料ガスをNHおよびTMGaに変えて、p型クラッド層5上に、約10nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型コンタクト層6を成長させる。 Next, as shown in FIG. 7, with the substrate temperature maintained at a growth temperature of about 1100 ° C., a carrier gas composed of H 2 and N 2 , a source gas composed of NH 3 , TMGa and TMAl, and Cp 2 Mg having a thickness of about 400 nm, a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 on the light emitting layer 4 using a dopant gas made of Mg. A p-type cladding layer 5 made of p-type Al 0.05 Ga 0.95 N doped with is grown. Thereafter, the source gas is changed to NH 3 and TMGa, and the p-type cladding layer 5 has a thickness of about 10 nm and a doping amount of about 4 × 10 19 cm −3 and about 5 × 10 17 cm −3. A p-type contact layer 6 made of p-type GaN doped with Mg having a carrier concentration of 1 is grown.

この際、n型GaN基板1の転位が伝播することにより、n型GaN基板1の裏面からp型コンタクト層6の上面まで延びる転位の集中している領域8が形成される。   At this time, dislocations of the n-type GaN substrate 1 propagate to form a region 8 where dislocations are concentrated extending from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 6.

この後、窒素ガス雰囲気中で、約800℃の温度条件下でアニール処理する。   Thereafter, annealing is performed under a temperature condition of about 800 ° C. in a nitrogen gas atmosphere.

次に、図8に示すように、真空蒸着法を用いて、p型コンタクト層6上の所定領域に、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極9を形成した後、p側オーミック電極9上に、約250nmの厚みを有するNi層25を形成する。この際、p側オーミック電極9およびNi層25が、約1.5μmの幅を有するストライプ状(細長状)になるように形成する。   Next, as shown in FIG. 8, using a vacuum deposition method, a Pt layer having a thickness of about 5 nm and a thickness of about 100 nm are formed in a predetermined region on the p-type contact layer 6 from the lower layer to the upper layer. After forming the p-side ohmic electrode 9 composed of the Pd layer and the Au layer having a thickness of about 150 nm, the Ni layer 25 having a thickness of about 250 nm is formed on the p-side ohmic electrode 9. At this time, the p-side ohmic electrode 9 and the Ni layer 25 are formed in a stripe shape (elongated shape) having a width of about 1.5 μm.

次に、図9に示すように、Cl系ガスによるドライエッチングを用いて、Ni層25をマスクとして、p型コンタクト層6およびp型クラッド層5の上面から約300nmの厚み分をエッチングする。これにより、p型クラッド層5の凸部とp型コンタクト層6とから構成されるとともに、所定の方向に延びるストライプ状(細長状)のリッジ部7が形成される。この後、Ni層25を除去する。 Next, as shown in FIG. 9, a thickness of about 300 nm is etched from the upper surfaces of the p-type contact layer 6 and the p-type cladding layer 5 using the Ni layer 25 as a mask using dry etching with a Cl 2 gas. . As a result, a striped (elongated) ridge portion 7 is formed which is composed of the convex portion of the p-type cladding layer 5 and the p-type contact layer 6 and extends in a predetermined direction. Thereafter, the Ni layer 25 is removed.

次に、図10に示すように、プラズマCVD法を用いて、全面を覆うように、約250nmの厚みを有するSiN膜(図示せず)を形成した後、p側オーミック電極9の上面上に位置するSiN膜を除去することによって、約250nmの厚みを有するSiN膜からなる絶縁膜10を形成する。   Next, as shown in FIG. 10, a SiN film (not shown) having a thickness of about 250 nm is formed by plasma CVD so as to cover the entire surface, and then is formed on the upper surface of the p-side ohmic electrode 9. By removing the positioned SiN film, the insulating film 10 made of a SiN film having a thickness of about 250 nm is formed.

次に、図11に示すように、真空蒸着法を用いて、絶縁膜10の表面上に、p側オーミック電極9の上面に接触するように、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極11を形成する。この後、n型GaN基板1の厚みが約100μmになるように、n型GaN基板1の裏面を研磨する。   Next, as shown in FIG. 11, a thickness of about 100 nm is formed from the lower layer to the upper layer so as to be in contact with the upper surface of the p-side ohmic electrode 9 on the surface of the insulating film 10 using a vacuum deposition method. A p-side pad electrode 11 made of a Ti layer, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 is about 100 μm.

次に、第1参考形態では、プラズマCVD法、SOG(スピンオングラス)法(塗布法)、または、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上の全面に、約250nmの厚みを有するSiO膜(図示せず)を形成する。その後、n型GaN基板1の裏面上の転位の集中している領域8以外の領域に位置するSiO膜を除去することによって、図12に示すように、約250nmの厚みと約40μmの幅とを有するSiO膜からなる絶縁膜12を形成する。これにより、n型GaN基板1の裏面の転位の集中している領域8が、絶縁膜12により覆われる。 Next, in the first reference embodiment, a thickness of about 250 nm is formed on the entire back surface of the n-type GaN substrate 1 using a plasma CVD method, an SOG (spin-on-glass) method (coating method), or an electron beam evaporation method. An SiO 2 film (not shown) having a film is formed. Thereafter, by removing the SiO 2 film located in the region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, as shown in FIG. 12, the thickness is about 250 nm and the width is about 40 μm. An insulating film 12 made of a SiO 2 film is formed. Thereby, the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered with the insulating film 12.

この後、図1に示したように、真空蒸着法を用いて、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するとともに、絶縁膜12を覆うように、n側電極13を形成する。なお、n側電極13を形成する際には、n型GaN基板1の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とを形成する。最後に、素子のp側パッド電極11が形成された側からスクライブライン(図示せず)を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第1参考形態による窒化物系半導体レーザ素子が形成される。   Thereafter, as shown in FIG. 1, a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is brought into contact with the back surface of the n-type GaN substrate 1 by using a vacuum deposition method. At the same time, an n-side electrode 13 is formed so as to cover the insulating film 12. When the n-side electrode 13 is formed, an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and a thickness of about 300 nm are arranged in order from the side closer to the back surface of the n-type GaN substrate 1. And an Au layer. Finally, a scribe line (not shown) is formed from the side where the p-side pad electrode 11 of the element is formed, and then the element is cleaved along the scribe line into each chip, thereby nitriding according to the first reference embodiment. A physical semiconductor laser element is formed.

(第2参考形態)
図13は、本発明の第2参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図13を参照して、この第2参考形態では、上記第1参考形態と異なり、n型GaN基板1および窒化物系半導体各層(2〜5)の端部の所定領域が除去されている。このため、図1に示した第1参考形態のような転位の集中している領域8が存在しない。また、n型GaN基板1の裏面上には、n型GaN基板1の裏面の全面に接触するように、n型GaN基板1の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなるn側電極33が形成されている。なお、n側電極33は、本発明の「裏面側電極」の一例である。なお、第2参考形態のその他の構成は、上記第1参考形態と同様である。
(Second reference form)
FIG. 13 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the second embodiment of the present invention. Referring to FIG. 13, in the second reference embodiment, unlike the first reference embodiment, the predetermined regions at the ends of n-type GaN substrate 1 and nitride-based semiconductor layers (2 to 5) are removed. For this reason, there is no region 8 where dislocations are concentrated as in the first embodiment shown in FIG. Further, an Al layer having a thickness of about 10 nm is formed on the back surface of the n-type GaN substrate 1 in order from the back surface of the n-type GaN substrate 1 so as to be in contact with the entire back surface of the n-type GaN substrate 1. In addition, an n-side electrode 33 made of a Pt layer having a thickness of about 20 nm and an Au layer having a thickness of about 300 nm is formed. The n-side electrode 33 is an example of the “back side electrode” in the present invention. In addition, the other structure of 2nd reference form is the same as that of the said 1st reference form.

図14および図15は、図13に示した第2参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図13〜図15を参照して、第2参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   14 and 15 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the second embodiment is now described with reference to FIGS.

まず、図3〜図11に示した第1参考形態と同様の製造プロセスを用いて、p側パッド電極11までを形成した後、n型GaN基板1の裏面を研磨する。この後、n型GaN基板1の裏面上に、n型GaN基板1の裏面の全面に接触するように、上記第1参考形態と同様の厚みおよび組成を有するn側電極33を形成することによって、図14に示す構造が得られる。   First, using the same manufacturing process as in the first embodiment shown in FIGS. 3 to 11, up to the p-side pad electrode 11 is formed, and then the back surface of the n-type GaN substrate 1 is polished. Thereafter, an n-side electrode 33 having the same thickness and composition as in the first reference embodiment is formed on the back surface of the n-type GaN substrate 1 so as to be in contact with the entire back surface of the n-type GaN substrate 1. The structure shown in FIG. 14 is obtained.

最後に、第2参考形態では、転位の集中している領域8を挟むように、素子のp側パッド電極11が形成された側からスクライブライン40を形成する。具体的には、隣接する素子間の中心線(図示せず)から約10μmの位置にスクライブラインを形成する。この後、図15に示すように、そのスクライブライン40(図14参照)に沿って、n型GaN基板1の裏面からp型クラッド層5の凸部以外の平坦部の表面まで延びる転位の集中している領域8が同じ幅で除去されるように、素子を各チップに劈開する。このようにして、図13に示した第2参考形態による窒化物系半導体レーザ素子が形成される。   Finally, in the second reference embodiment, the scribe line 40 is formed from the side where the p-side pad electrode 11 of the element is formed so as to sandwich the region 8 where dislocations are concentrated. Specifically, a scribe line is formed at a position of about 10 μm from a center line (not shown) between adjacent elements. Thereafter, as shown in FIG. 15, the concentration of dislocations extending along the scribe line 40 (see FIG. 14) from the back surface of the n-type GaN substrate 1 to the surface of the flat portion other than the convex portion of the p-type cladding layer 5. The element is cleaved into each chip so that the region 8 being removed is removed with the same width. Thus, the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 13 is formed.

第2参考形態の製造プロセスでは、上記のように、n型GaN基板1の裏面からp型クラッド層5の凸部以外の平坦部の表面まで延びる転位の集中している領域8が同じ幅で除去されるように、素子を各チップに劈開することによって、転位の集中している領域8に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、動作の安定した窒化物系半導体レーザ素子を容易に製造することができる。   In the manufacturing process of the second reference embodiment, as described above, the dislocation-concentrated region 8 extending from the back surface of the n-type GaN substrate 1 to the surface of the flat portion other than the convex portion of the p-type cladding layer 5 has the same width. By cleaving the element into each chip so as to be removed, it is possible to easily suppress the occurrence of leakage current due to current flowing through the region 8 where dislocations are concentrated. As a result, since the optical output during constant current driving of the element can be easily stabilized, a nitride semiconductor laser element with stable operation can be easily manufactured.

また、発光層4で発生した光が、転位の集中している領域8で吸収されるのを容易に抑制することができる。これにより、容易に、転位の集中している領域8で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   Further, it is possible to easily suppress the light generated in the light emitting layer 4 from being absorbed in the region 8 where dislocations are concentrated. As a result, it is possible to easily suppress the light absorbed in the region 8 where dislocations are concentrated from being emitted again at an unintended wavelength, thereby suppressing the deterioration in color purity caused by such re-emission. can do.

(第3参考形態)
図16は、本発明の第3参考形態による発光ダイオード素子(半導体素子)の構造を示した断面図である。図17は、図16に示した第3参考形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。図16および図17を参照して、この第3参考形態では、上記第1参考形態と異なり、本発明を発光ダイオード素子に適用する場合の例について説明する。
(3rd reference form)
FIG. 16 is a cross-sectional view showing the structure of a light emitting diode element (semiconductor element) according to the third embodiment of the present invention. FIG. 17 is an enlarged cross-sectional view showing details of the light emitting layer of the light emitting diode device according to the third embodiment shown in FIG. With reference to FIGS. 16 and 17, in the third reference embodiment, an example in which the present invention is applied to a light emitting diode element, unlike the first reference embodiment, will be described.

すなわち、この第3参考形態では、図16に示すように、n型GaN基板1上に、約5μmの厚みを有するSiがドープされたn型GaNからなるn型クラッド層52が形成されている。なお、n型クラッド層52は、本発明の「半導体素子層」の一例である。   That is, in the third embodiment, as shown in FIG. 16, an n-type cladding layer 52 made of n-type GaN doped with Si having a thickness of about 5 μm is formed on an n-type GaN substrate 1. . The n-type cladding layer 52 is an example of the “semiconductor element layer” in the present invention.

n型クラッド層52上には、発光層53が形成されている。この発光層53は、図17に示すように、約5nmの厚みを有するアンドープGaNからなる6層の障壁層53aおよび約5nmの厚みを有するアンドープIn0.35Ga0.65Nからなる5層の井戸層53bが交互に積層されたMQW活性層53cと、約10nmの厚みを有するアンドープGaNからなる保護層53dとによって構成されている。なお、発光層53は、本発明の「半導体素子層」の一例である。 On the n-type cladding layer 52, a light emitting layer 53 is formed. As shown in FIG. 17, the light emitting layer 53 includes six barrier layers 53a made of undoped GaN having a thickness of about 5 nm and five layers made of undoped In 0.35 Ga 0.65 N having a thickness of about 5 nm. Are formed by MQW active layers 53c in which well layers 53b are alternately stacked and a protective layer 53d made of undoped GaN having a thickness of about 10 nm. The light emitting layer 53 is an example of the “semiconductor element layer” in the present invention.

そして、図16に示すように、発光層53上には、約0.15μmの厚みを有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層54が形成されている。p型クラッド層54上には、約0.3μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層55が形成されている。なお、p型クラッド層54およびp型コンタクト層55は、本発明の「半導体素子層」の一例である。 As shown in FIG. 16, a p-type clad layer 54 made of p-type Al 0.05 Ga 0.95 N doped with Mg having a thickness of about 0.15 μm is formed on the light emitting layer 53. ing. A p-type contact layer 55 made of p-type GaN doped with Mg and having a thickness of about 0.3 μm is formed on the p-type cladding layer 54. The p-type cladding layer 54 and the p-type contact layer 55 are examples of the “semiconductor element layer” in the present invention.

そして、n型GaN基板1および窒化物系半導体各層(52〜55)の端部の近傍には、n型GaN基板1の裏面からp型コンタクト層55の上面まで延びる転位の集中している領域56が形成されている。   In the vicinity of the end portions of the n-type GaN substrate 1 and the nitride-based semiconductor layers (52 to 55), dislocations extending from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 55 are concentrated. 56 is formed.

ここで、第3参考形態による発光ダイオード素子では、p型コンタクト層55上の転位の集中している領域56に、約250nmの厚みと約40μmの幅とを有するSiO膜からなる絶縁膜57が形成されている。また、p型コンタクト層55上には、p型コンタクト層55の上面の転位の集中している領域56以外の領域に接触するとともに、絶縁膜57を覆うように、p側オーミック電極58が形成されている。このp側オーミック電極58は、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなる。なお、p側オーミック電極58は、本発明の「表面側電極」の一例である。そして、p側オーミック電極58上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極59が形成されている。 Here, the light emitting diode device according to the third reference embodiment, the region 56 are concentrated dislocations on the p-type contact layer 55, made of SiO 2 film having a width of thickness about 40μm to about 250nm insulating film 57 Is formed. A p-side ohmic electrode 58 is formed on the p-type contact layer 55 so as to be in contact with a region other than the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 and to cover the insulating film 57. Has been. The p-side ohmic electrode 58 includes a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm from the lower layer to the upper layer. The p-side ohmic electrode 58 is an example of the “surface-side electrode” in the present invention. On the p-side ohmic electrode 58, a p layer comprising a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm from the lower layer to the upper layer. A side pad electrode 59 is formed.

また、第3参考形態では、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域56以外の領域に接触するように、n側オーミック透明電極60が形成されている。このn側オーミック透明電極60は、n型GaN基板1の裏面に近い方から順に、約5nmの厚みを有するAl層と、約15nmの厚みを有するPt層と、約40nmの厚みを有するAu層とからなる。また、n側オーミック透明電極60の端面と素子の端面との間の距離Wは、約40μmである。なお、n側透明電極60は、本発明の「裏面側電極」の一例である。そして、n側オーミック透明電極60の裏面上の所定領域には、n側オーミック透明電極60の裏面に近い方から順に、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるn側パッド電極61が形成されている。   In the third reference embodiment, the n-side ohmic transparent electrode 60 is disposed on the back surface of the n-type GaN substrate 1 so as to contact a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Is formed. The n-side ohmic transparent electrode 60 includes an Al layer having a thickness of about 5 nm, a Pt layer having a thickness of about 15 nm, and an Au layer having a thickness of about 40 nm in order from the side closer to the back surface of the n-type GaN substrate 1. It consists of. The distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element is about 40 μm. The n-side transparent electrode 60 is an example of the “back side electrode” in the present invention. Then, in a predetermined region on the back surface of the n-side ohmic transparent electrode 60, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, in order from the side close to the back surface of the n-side ohmic transparent electrode 60, An n-side pad electrode 61 made of an Au layer having a thickness of about 3 μm is formed.

第3参考形態では、上記のように、p型コンタクト層55上の転位の集中している領域に、絶縁膜57を形成するとともに、p型コンタクト層55の上面の転位の集中している領域56以外の領域に接触するように、p側オーミック電極58を形成することによって、p型コンタクト層55の上面の転位の集中している領域56は、絶縁膜57により露出しないように覆われるので、p型コンタクト層55の上面の転位の集中している領域56に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域56以外の領域に接触するように、n側オーミック透明電極60を形成することによって、n型GaN基板1の裏面の転位の集中している領域56に電流が流れることに起因するリーク電流の発生も抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域56に流れる電流を低減することができるので、転位の集中している領域56からの不必要な発光を低減できる。   In the third reference embodiment, as described above, the insulating film 57 is formed in the region where dislocations are concentrated on the p-type contact layer 55, and the region where dislocations are concentrated on the upper surface of the p-type contact layer 55. By forming the p-side ohmic electrode 58 so as to be in contact with a region other than the region 56, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered with the insulating film 57 so as not to be exposed. In addition, it is possible to easily suppress the occurrence of leakage current caused by current flowing through the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55. Further, the n-side ohmic transparent electrode 60 is formed on the back surface of the n-type GaN substrate 1 so as to be in contact with a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. It is also possible to suppress the occurrence of leakage current due to current flowing through the region 56 where dislocations are concentrated on the back surface of the GaN substrate 1. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized. In addition, since current flowing in the region 56 where dislocations are concentrated can be reduced, unnecessary light emission from the region 56 where dislocations are concentrated can be reduced.

また、第3参考形態では、n側オーミック透明電極60の端面と素子の端面との間の距離Wを、約40μmにすることによって、n側オーミック透明電極60上に形成されたn側パッド電極61に半田を融着する場合に、半田が素子の側面にまで流れるのを抑制することができる。これにより、素子の短絡不良の発生を抑制することができる。   In the third reference embodiment, the n-side pad electrode formed on the n-side ohmic transparent electrode 60 by setting the distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element to about 40 μm. When the solder is fused to 61, the solder can be prevented from flowing to the side surface of the element. Thereby, generation | occurrence | production of the short circuit defect of an element can be suppressed.

図18〜図21は、図16に示した第3参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図16〜図21を参照して、第3参考形態による発光ダイオード素子の製造プロセスについて説明する。   18 to 21 are cross-sectional views for explaining a manufacturing process of the light-emitting diode device according to the third embodiment shown in FIG. Next, with reference to FIGS. 16-21, the manufacturing process of the light emitting diode element by a 3rd reference form is demonstrated.

まず、図18に示すように、MOCVD法を用いて、n型GaN基板1上に、n型クラッド層52、発光層53、p型クラッド層54およびp型コンタクト層55を順次成長させる。   First, as shown in FIG. 18, an n-type cladding layer 52, a light emitting layer 53, a p-type cladding layer 54 and a p-type contact layer 55 are sequentially grown on the n-type GaN substrate 1 using MOCVD.

具体的には、基板温度を約1000℃〜約1200℃(たとえば、約1150℃)の成長温度に保持した状態で、HおよびNからなるキャリアガス(H含有率:約50%)と、NHおよびTMGaからなる原料ガスと、SiHからなるドーパントガスとを用いて、n型GaN基板1上に、約5μmの厚みを有するSiがドープされたn型GaNからなるn型クラッド層52を、約3μm/hの成長速度で成長させる。 Specifically, about 1000 ° C. ~ about 1200 ° C. The substrate temperature (e.g., about 1150 ° C.) while maintaining the growth temperature of the carrier gas consisting of H 2 and N 2 (H 2 content: 50%) And n-type cladding made of n-type GaN doped with Si having a thickness of about 5 μm on the n-type GaN substrate 1 using a source gas made of NH 3 and TMGa and a dopant gas made of SiH 4 Layer 52 is grown at a growth rate of about 3 μm / h.

次に、図17に示したように、基板温度を約700℃〜約1000℃(たとえば、約850℃)の成長温度に保持した状態で、HおよびNからなるキャリアガス(H含有率:約1%〜約5%)と、NH、TEGaおよびTMInからなる原料ガスとを用いて、n型クラッド層52(図18参照)上に、約5nmの厚みを有するアンドープGaNからなる6層の障壁層53aと、約5nmの厚みを有するアンドープIn0.35Ga0.65Nからなる5層の井戸層53bとを、約0.4nm/sの成長速度で交互に成長させることによりMQW活性層53cを形成する。続いて、約10nmの厚みを有するアンドープGaNからなる保護層53dを、約0.4nm/sの成長速度で成長させる。これにより、MQW活性層53cおよび保護層53dからなる発光層53が形成される。 Next, as shown in FIG. 17, in the state where the substrate temperature is maintained at a growth temperature of about 700 ° C. to about 1000 ° C. (for example, about 850 ° C.), a carrier gas composed of H 2 and N 2 (containing H 2). And an undoped GaN having a thickness of about 5 nm on the n-type cladding layer 52 (see FIG. 18) using a source gas composed of NH 3 , TEGa, and TMIn. Six barrier layers 53a and five well layers 53b made of undoped In 0.35 Ga 0.65 N having a thickness of about 5 nm are alternately grown at a growth rate of about 0.4 nm / s. Thus, the MQW active layer 53c is formed. Subsequently, a protective layer 53d made of undoped GaN having a thickness of about 10 nm is grown at a growth rate of about 0.4 nm / s. Thereby, the light emitting layer 53 composed of the MQW active layer 53c and the protective layer 53d is formed.

次に、図18に示すように、基板温度を約1000℃〜約1200℃(たとえば、約1150℃)の成長温度に保持した状態で、HおよびNからなるキャリアガス(H含有率:約1%〜約3%)と、NH、TMGaおよびTMAlからなる原料ガスと、CpMgからなるドーパントガスとを用いて、発光層53上に、約0.15μmの厚みを有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層54を、約3μm/hの成長速度で成長させる。続いて、原料ガスをNHおよびTMGaに変えて、p型クラッド層54上に、約0.3μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層55を、約3μm/hの成長速度で成長させる。 Next, as shown in FIG. 18, about 1000 ° C. ~ about 1200 ° C. The substrate temperature (e.g., about 1150 ° C.) while maintaining the growth temperature of the carrier gas (H 2 content consisting of H 2 and N 2 : About 1% to about 3%), a source gas composed of NH 3 , TMGa and TMAl, and a dopant gas composed of Cp 2 Mg, and Mg having a thickness of about 0.15 μm on the light emitting layer 53 A p-type cladding layer 54 made of p-type Al 0.05 Ga 0.95 N doped with is grown at a growth rate of about 3 μm / h. Subsequently, the source gas is changed to NH 3 and TMGa, and a p-type contact layer 55 made of p-type GaN doped with Mg having a thickness of about 0.3 μm is formed on the p-type cladding layer 54 at about 3 μm / Grow at a growth rate of h.

この際、n型GaN基板1の転位が伝播することにより、n型GaN基板1の裏面からp型コンタクト層55の上面まで延びる転位の集中している領域56が形成される。また、HおよびNからなるキャリアガスのHの含有率を低くすることによって、窒素ガス雰囲気中でアニール処理することなく、Mgドーパントを活性化させることができる。 At this time, dislocations of the n-type GaN substrate 1 propagate to form a region 56 where dislocations are concentrated extending from the back surface of the n-type GaN substrate 1 to the upper surface of the p-type contact layer 55. Further, by reducing the H 2 content of the carrier gas composed of H 2 and N 2 , the Mg dopant can be activated without annealing in a nitrogen gas atmosphere.

次に、第3参考形態では、プラズマCVD法、SOG法(塗布法)、または、電子ビーム蒸着法を用いて、p型コンタクト層55上の全面に、約250nmの厚みを有するSiO膜(図示せず)を形成する。その後、p型コンタクト層55上の転位の集中している領域56以外の領域に位置するSiO膜を除去することによって、図19に示すように、約250nmの厚みと約40μmの幅とを有する絶縁膜57を形成する。これにより、p型コンタクト層55の上面の転位の集中している領域56が、絶縁膜57により覆われる。 Next, in the third reference embodiment, a SiO 2 film having a thickness of about 250 nm is formed on the entire surface of the p-type contact layer 55 by using a plasma CVD method, an SOG method (coating method), or an electron beam evaporation method. (Not shown). Thereafter, by removing the SiO 2 film located in the region other than the region 56 where dislocations are concentrated on the p-type contact layer 55, a thickness of about 250 nm and a width of about 40 μm are obtained as shown in FIG. An insulating film 57 is formed. As a result, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered with the insulating film 57.

次に、図20に示すように、真空蒸着法を用いて、p型コンタクト層55上に、p型コンタクト層55の上面の転位の集中している領域56以外の領域に接触するとともに、絶縁膜57を覆うように、p側オーミック電極58を形成する。なお、p側オーミック電極58を形成する際には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とを形成する。次に、真空蒸着法を用いて、p側オーミック電極58上に、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極59を形成する。この後、n型GaN基板1の厚みが約100μmになるように、n型GaN基板1の裏面を研磨する。   Next, as shown in FIG. 20, a region other than the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is contacted on the p-type contact layer 55 by using a vacuum deposition method, and insulation is performed. A p-side ohmic electrode 58 is formed so as to cover the film 57. When the p-side ohmic electrode 58 is formed, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm are formed from the lower layer to the upper layer. Form. Next, on the p-side ohmic electrode 58, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 3 μm are formed on the p-side ohmic electrode 58 using a vacuum deposition method. A p-side pad electrode 59 made of the Au layer is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 is about 100 μm.

次に、第3参考形態では、真空蒸着法を用いて、n型GaN基板1の裏面上の全面に、n型GaN基板1の裏面に近い方から順に、約5nmの厚みを有するAl層と、約15nmの厚みを有するPt層と、約40nmの厚みを有するAu層とからなる金属層(図示せず)を形成する。その後、n型GaN基板1の裏面上の転位の集中している領域56以外の領域に位置する金属層を除去することによって、図21に示すように、n側オーミック透明電極60を形成する。この際、n側オーミック透明電極60の端面と素子の端面との間の距離Wが、約40μmになるように金属層を除去する。   Next, in the third reference embodiment, an Al layer having a thickness of about 5 nm is formed on the entire back surface of the n-type GaN substrate 1 in order from the side closer to the back surface of the n-type GaN substrate 1 by using vacuum deposition. Then, a metal layer (not shown) made of a Pt layer having a thickness of about 15 nm and an Au layer having a thickness of about 40 nm is formed. Thereafter, by removing the metal layer located in the region other than the region 56 where the dislocations are concentrated on the back surface of the n-type GaN substrate 1, an n-side ohmic transparent electrode 60 is formed as shown in FIG. At this time, the metal layer is removed so that the distance W between the end face of the n-side ohmic transparent electrode 60 and the end face of the element is about 40 μm.

この後、図16に示したように、真空蒸着法を用いて、n側オーミック透明電極60の裏面上の所定領域に、n側オーミック透明電極60の裏面に近い方から順に、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるn側パッド電極61を形成する。最後に、素子のp側パッド電極59が形成された側からスクライブライン(図示せず)を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第3参考形態による発光ダイオード素子が形成される。   Thereafter, as shown in FIG. 16, a thickness of about 100 nm is sequentially formed in a predetermined region on the back surface of the n-side ohmic transparent electrode 60 from the side closer to the back surface of the n-side ohmic transparent electrode 60 by using a vacuum deposition method. An n-side pad electrode 61 made of a Ti layer having a thickness, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed. Finally, a scribe line (not shown) is formed from the side of the element where the p-side pad electrode 59 is formed, and then the element is cleaved along each scribe line into each chip, thereby emitting light according to the third reference embodiment. A diode element is formed.

(第4参考形態)
図22は、本発明の第4参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図22を参照して、この第4参考形態では、上記第1参考形態と異なり、p型クラッド層5の凸部以外の平坦部の表面上に、約0.4μmの厚みを有するGeがドープされたn型Al0.12Ga0.88Nからなるn型電流ブロック層80が形成されている。
(4th reference form)
FIG. 22 is a sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the fourth embodiment of the present invention. Referring to FIG. 22, in the fourth reference embodiment, unlike the first reference embodiment, Ge having a thickness of about 0.4 μm is doped on the surface of the flat portion other than the convex portion of p-type cladding layer 5. An n-type current blocking layer 80 made of the n-type Al 0.12 Ga 0.88 N is formed.

そして、この第4参考形態では、n型GaN基板1および窒化物系半導体各層(2〜5、80)の端部の近傍には、n型GaN基板1の裏面からn型電流ブロック層80の上面まで延びる転位の集中している領域8が形成されている。また、n型電流ブロック層80上には、リッジ部7を構成するp型コンタクト層6の上面に接触するように、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極79が形成されている。また、p側オーミック電極79上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極81が形成されている。なお、n型電流ブロック層80は、本発明の「半導体素子層」の一例であり、p側オーミック電極79は、本発明の「表面側電極」の一例である。   In the fourth embodiment, the n-type GaN substrate 1 and the nitride-based semiconductor layers (2 to 5 and 80) are located near the end portions of the n-type GaN substrate 1 from the back surface of the n-type GaN substrate 1. A region 8 where dislocations are concentrated extending to the upper surface is formed. Further, on the n-type current blocking layer 80, a Pt layer having a thickness of about 5 nm from the lower layer to the upper layer so as to contact the upper surface of the p-type contact layer 6 constituting the ridge portion 7, and about 100 nm. A p-side ohmic electrode 79 made of a Pd layer having a thickness of approximately 150 nm and an Au layer having a thickness of approximately 150 nm is formed. In addition, on the p-side ohmic electrode 79, from the lower layer to the upper layer, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm are formed. A side pad electrode 81 is formed. The n-type current blocking layer 80 is an example of the “semiconductor element layer” in the present invention, and the p-side ohmic electrode 79 is an example of the “surface-side electrode” in the present invention.

ここで、第4参考形態では、上記第1参考形態と同様、n型GaN基板1の裏面上の転位の集中している領域8を覆うように、約250nmの厚みと約40μmの幅とを有するSiN膜からなる絶縁膜12が形成されている。また、n型GaN基板1の裏面上には、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するとともに、絶縁膜12を覆うように、n側電極13が形成されている。   Here, in the fourth reference embodiment, as in the first reference embodiment, a thickness of about 250 nm and a width of about 40 μm are formed so as to cover the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. An insulating film 12 made of a SiN film is formed. On the back surface of the n-type GaN substrate 1, an n-side electrode 13 is in contact with a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and covers the insulating film 12. Is formed.

なお、第4参考形態のその他の構成は、上記第1参考形態と同様である。   The other configurations of the fourth reference embodiment are the same as those of the first reference embodiment.

第4参考形態では、上記のように、電流ブロック層として、n型Al0.12Ga0.88Nからなるn型電流ブロック層80が形成された窒化物系半導体レーザ素子においても、上記第1参考形態と同様の効果を得ることができる。すなわち、n型GaN基板1の裏面上の転位の集中している領域8に、絶縁膜12を形成するとともに、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するように、n側電極13を形成することによって、n型GaN基板1の裏面の転位の集中している領域8は、絶縁膜12により露出しないように覆われるので、n型GaN基板1の裏面の転位の集中している領域8に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。ただし、第4参考形態では、n型電流ブロック層80の上面の転位が集中している領域8がp側オーミック電極79と接触しているので、上記第1参考形態よりもリーク電流が発生しやすい。 In the fourth reference embodiment, as described above, the nitride-based semiconductor laser device in which the n-type current blocking layer 80 made of n-type Al 0.12 Ga 0.88 N is formed as the current blocking layer is also described above. The same effect as in the first embodiment can be obtained. That is, the insulating film 12 is formed in the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1, and the region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is contacted. Thus, by forming the n-side electrode 13, the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered so as not to be exposed by the insulating film 12. It is possible to easily suppress the occurrence of a leakage current due to the current flowing in the region 8 where dislocations are concentrated on the back surface. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized. However, in the fourth reference embodiment, since the region 8 where dislocations on the upper surface of the n-type current blocking layer 80 are concentrated is in contact with the p-side ohmic electrode 79, a leakage current is generated as compared with the first reference embodiment. Cheap.

図23〜図26は、図22に示した第4参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図22〜図26を参照して、第4参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   23 to 26 are cross-sectional views for explaining the manufacturing process of the nitride-based semiconductor laser device according to the fourth embodiment shown in FIG. Next, with reference to FIGS. 22 to 26, a manufacturing process for the nitride-based semiconductor laser device according to the fourth embodiment will be described.

まず、図3〜図7に示した第1参考形態と同様の製造プロセスを用いて、p型コンタクト層6までを形成した後、窒素ガス雰囲気中でアニール処理する。次に、図23に示すように、プラズマCVD法を用いて、p型コンタクト層6上の所定領域に、約200nmの厚みを有するSiN層91を形成した後、SiN層91上に、約250nmの厚みを有するNi層92を形成する。この際、SiN層91およびNi層92が、約1.5μmの幅を有するストライプ状(細長状)になるように形成する。   First, the p-type contact layer 6 is formed by using the same manufacturing process as in the first embodiment shown in FIGS. 3 to 7, and then annealed in a nitrogen gas atmosphere. Next, as shown in FIG. 23, after a SiN layer 91 having a thickness of about 200 nm is formed in a predetermined region on the p-type contact layer 6 by using plasma CVD, about 250 nm is formed on the SiN layer 91. A Ni layer 92 having a thickness of 1 mm is formed. At this time, the SiN layer 91 and the Ni layer 92 are formed in a stripe shape (elongated shape) having a width of about 1.5 μm.

次に、図24に示すように、Cl系ガスによるドライエッチングを用いて、Ni層92をマスクとして、p型コンタクト層6およびp型クラッド層5の上面から約300nmの厚み分をエッチングする。これにより、p型クラッド層5の凸部とp型コンタクト層6とから構成されるとともに、所定の方向に延びるストライプ状(細長状)のリッジ部7が形成される。この後、Ni層92を除去する。 Next, as shown in FIG. 24, a thickness of about 300 nm is etched from the upper surfaces of the p-type contact layer 6 and the p-type cladding layer 5 by using dry etching with a Cl 2 gas, using the Ni layer 92 as a mask. . As a result, a striped (elongated) ridge portion 7 is formed which is composed of the convex portion of the p-type cladding layer 5 and the p-type contact layer 6 and extends in a predetermined direction. Thereafter, the Ni layer 92 is removed.

次に、図25に示すように、MOCVD法を用いて、SiN層91を選択成長マスクとして、p型クラッド層5の凸部以外の平坦部の表面上に、約0.4μmの厚みを有するGeがドープされたn型Al0.12Ga0.88Nからなるn型電流ブロック層80を形成する。この際、p型クラッド層5の凸部以外の平坦部の表面の転位が伝播するので、n型GaN基板1の裏面からn型電流ブロック層80の上面まで延びる転位の集中している領域8が形成される。この後、SiN層91を除去する。 Next, as shown in FIG. 25, the MOCVD method is used to form a thickness of about 0.4 μm on the surface of the flat portion other than the convex portion of the p-type cladding layer 5 using the SiN layer 91 as a selective growth mask. An n-type current blocking layer 80 made of n-type Al 0.12 Ga 0.88 N doped with Ge is formed. At this time, since dislocations on the surface of the flat portion other than the convex portion of the p-type cladding layer 5 propagate, a region 8 in which dislocations extending from the back surface of the n-type GaN substrate 1 to the upper surface of the n-type current blocking layer 80 is concentrated. Is formed. Thereafter, the SiN layer 91 is removed.

次に、図26に示すように、真空蒸着法を用いて、n型電流ブロック層80上に、リッジ部7を構成するp型コンタクト層6の上面に接触するように、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極79を形成する。その後、p側オーミック電極79上に、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極81を形成する。この後、n型GaN基板1の厚みが約100μmになるように、n型GaN基板1の裏面を研磨する。   Next, as shown in FIG. 26, from the lower layer to the upper layer, the upper surface of the p-type contact layer 6 constituting the ridge portion 7 is contacted on the n-type current blocking layer 80 by using a vacuum deposition method. Thus, a p-side ohmic electrode 79 made of a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 150 nm is formed. Thereafter, on the p-side ohmic electrode 79, from the lower layer toward the upper layer, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm are formed. A pad electrode 81 is formed. Thereafter, the back surface of the n-type GaN substrate 1 is polished so that the thickness of the n-type GaN substrate 1 is about 100 μm.

次に、図12に示した第1参考形態と同様の製造プロセスを用いて、図22に示したように、n型GaN基板1の裏面の転位の集中している領域8を覆うように、絶縁膜12を形成する。この後、真空蒸着法を用いて、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域8以外の領域に接触するように、かつ、絶縁膜12を覆うように、n側電極13を形成する。最後に、素子のp側パッド電極81が形成された側からスクライブライン(図示せず)を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第4参考形態による窒化物系半導体レーザ素子が形成される。   Next, by using a manufacturing process similar to that of the first reference embodiment shown in FIG. 12, as shown in FIG. 22, the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered. An insulating film 12 is formed. Thereafter, the insulating film 12 is brought into contact with a region other than the region 8 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 on the back surface of the n-type GaN substrate 1 by using a vacuum deposition method. An n-side electrode 13 is formed so as to cover. Finally, after forming a scribe line (not shown) from the side where the p-side pad electrode 81 of the element is formed, the element is cleaved along the scribe line into each chip, thereby nitriding according to the fourth reference embodiment. A physical semiconductor laser element is formed.

(第5参考形態)
図27は、本発明の第5参考形態による発光ダイオード素子(半導体素子)の構造を示した断面図である。図27を参照して、この第5参考形態では、上記第3参考形態と異なり、n型GaN基板1の裏面上の転位の集中している領域56に、約250nmの厚みと約40μmの幅とを有するSiO膜からなる絶縁膜100が形成されている。
(5th reference form)
FIG. 27 is a cross-sectional view showing the structure of a light emitting diode element (semiconductor element) according to the fifth embodiment of the present invention. Referring to FIG. 27, in the fifth reference embodiment, unlike the third reference embodiment, a thickness of about 250 nm and a width of about 40 μm are formed in a region 56 where dislocations are concentrated on the back surface of n-type GaN substrate 1. An insulating film 100 made of a SiO 2 film is formed.

また、第5参考形態では、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域56以外の領域に接触するとともに、絶縁膜100を覆うように、上記第3参考形態と同様の厚みおよび組成を有するn側オーミック透明電極110が形成されている。このn側オーミック透明電極110は、n型GaN基板1の裏面に近い方から順に、約5nmの厚みを有するAl層と、約15nmの厚みを有するPt層と、約40nmの厚みを有するAu層とからなる。n側オーミック透明電極110の裏面上の所定領域には、n側オーミック透明電極110の裏面に近い方から順に、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるn側パッド電極111が形成されている。なお、n側オーミック透明電極110は、本発明の「裏面側電極」の一例である。なお、第5参考形態のその他の構成は、上記第3参考形態と同様である。   Further, in the fifth reference embodiment, on the back surface of the n-type GaN substrate 1, a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is contacted and the insulating film 100 is covered. An n-side ohmic transparent electrode 110 having the same thickness and composition as the third reference embodiment is formed. The n-side ohmic transparent electrode 110 includes an Al layer having a thickness of about 5 nm, a Pt layer having a thickness of about 15 nm, and an Au layer having a thickness of about 40 nm in order from the side closer to the back surface of the n-type GaN substrate 1. It consists of. In a predetermined region on the back surface of the n-side ohmic transparent electrode 110, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, An n-side pad electrode 111 made of an Au layer having a thickness of 3 μm is formed. The n-side ohmic transparent electrode 110 is an example of the “back side electrode” in the present invention. The other configurations of the fifth reference embodiment are the same as those of the third reference embodiment.

第5参考形態では、上記のように、n型GaN基板1の裏面上の転位の集中している領域56に、絶縁膜100を形成するとともに、n型GaN基板1の裏面の転位の集中している領域56以外の領域に接触するように、n側オーミック透明電極110を形成することによって、n型GaN基板1の裏面の転位の集中している領域56は、絶縁膜100により露出しないように覆われるので、n型GaN基板1の裏面の転位の集中している領域56に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、上記第3参考形態と同様、p型コンタクト層55の上面の転位の集中している領域56は、絶縁膜57により露出しないように覆われるので、p型コンタクト層55の上面の転位の集中している領域56に電流が流れることに起因するリーク電流の発生も容易に抑制することができる。これらの結果、素子の定電流駆動時の光出力をより容易に安定化することができるので、より容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域56に流れる電流を低減することができるので、転位の集中している領域56からの不必要な発光を低減できる。   In the fifth reference embodiment, as described above, the insulating film 100 is formed in the region 56 where the dislocations are concentrated on the back surface of the n-type GaN substrate 1, and the dislocations on the back surface of the n-type GaN substrate 1 are concentrated. By forming the n-side ohmic transparent electrode 110 so as to be in contact with a region other than the region 56, the region 56 where dislocations on the back surface of the n-type GaN substrate 1 are concentrated is not exposed by the insulating film 100. Therefore, it is possible to easily suppress the occurrence of leakage current due to the current flowing through the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1. Similarly to the third embodiment, the region 56 where dislocations are concentrated on the upper surface of the p-type contact layer 55 is covered with the insulating film 57 so as not to be exposed. It is also possible to easily suppress the occurrence of leakage current caused by current flowing through the concentrated region 56. As a result, since the optical output during constant current driving of the element can be more easily stabilized, the operation of the semiconductor element can be more easily stabilized. In addition, since current flowing in the region 56 where dislocations are concentrated can be reduced, unnecessary light emission from the region 56 where dislocations are concentrated can be reduced.

図28は、図27に示した第5参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図27および図28を参照して、第5参考形態による発光ダイオード素子の製造プロセスについて説明する。   FIG. 28 is a cross-sectional view for explaining a manufacturing process for the light-emitting diode device according to the fifth embodiment shown in FIG. Next, with reference to FIGS. 27 and 28, a manufacturing process of the light-emitting diode element according to the fifth embodiment will be described.

まず、図18〜図20に示した第3参考形態と同様の製造プロセスを用いて、p側パッド電極59までを形成した後、n型GaN基板1の裏面を研磨する。次に、第5参考形態では、プラズマCVD法、SOG法(塗布法)、または、電子ビーム蒸着法を用いて、n型GaN基板1の裏面上の全面に、約250nmの厚みを有するSiO膜(図示せず)を形成する。その後、n型GaN基板1の裏面上の転位の集中している領域56以外の領域に位置するSiO膜を除去することによって、図28に示すように、約250μmの厚みと約40μmの幅とを有するSiO膜からなる絶縁膜100を形成する。これにより、n型GaN基板1の裏面の転位の集中している領域56が、絶縁膜100により覆われる。次に、真空蒸着法を用いて、n型GaN基板1の裏面上に、n型GaN基板1の裏面の転位の集中している領域56以外の領域に接触するとともに、絶縁膜100を覆うように、n側オーミック透明電極110を形成する。なお、n側オーミック透明電極110を形成する際には、n型GaN基板1の裏面に近い方から順に、約5nmの厚みを有するAl層と、約15nmの厚みを有するPt層と、約40nmの厚みを有するAu層とを形成する。 First, using a manufacturing process similar to that of the third reference embodiment shown in FIGS. 18 to 20, after forming the p-side pad electrode 59, the back surface of the n-type GaN substrate 1 is polished. Next, in the fifth reference embodiment, SiO 2 having a thickness of about 250 nm is formed on the entire back surface of the n-type GaN substrate 1 by using a plasma CVD method, an SOG method (coating method), or an electron beam evaporation method. A film (not shown) is formed. Thereafter, by removing the SiO 2 film located in the region other than the region 56 where the dislocations are concentrated on the back surface of the n-type GaN substrate 1, as shown in FIG. 28, the thickness is about 250 μm and the width is about 40 μm. forming an insulating film 100 of SiO 2 having and. As a result, the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 is covered with the insulating film 100. Next, using vacuum evaporation, the back surface of the n-type GaN substrate 1 is contacted with a region other than the region 56 where dislocations are concentrated on the back surface of the n-type GaN substrate 1 and the insulating film 100 is covered. Next, the n-side ohmic transparent electrode 110 is formed. When the n-side ohmic transparent electrode 110 is formed, the Al layer having a thickness of about 5 nm, the Pt layer having a thickness of about 15 nm, and the thickness of about 40 nm are arranged in order from the side closer to the back surface of the n-type GaN substrate 1. And an Au layer having a thickness of 5 mm.

この後、図27に示したように、真空蒸着法を用いて、n側オーミック透明電極110の裏面上の所定領域に、n側オーミック透明電極110の裏面に近い方から順に、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるn側パッド電極111を形成する。最後に、素子のp側パッド電極59が形成された側からスクライブライン(図示せず)を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第5参考形態による発光ダイオード素子が形成される。   Thereafter, as shown in FIG. 27, a thickness of about 100 nm is formed in a predetermined region on the back surface of the n-side ohmic transparent electrode 110 in order from the side closer to the back surface of the n-side ohmic transparent electrode 110 using a vacuum deposition method. An n-side pad electrode 111 made of a Ti layer having a thickness, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed. Finally, a scribe line (not shown) is formed from the side where the p-side pad electrode 59 of the element is formed, and then the element is cleaved along the scribe line into each chip, thereby emitting light according to the fifth reference embodiment. A diode element is formed.

(第6参考形態)
図29は、本発明の第6参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図29を参照して、この第6参考形態では、上記第1参考形態と異なり、p型クラッド層5の凸部以外の平坦部の表面からn型クラッド層3中に達する深さを有するイオン注入層120が、転位の集中している領域8に設けられている。このイオン注入層120は、炭素(C)などの不純物をイオン注入することにより形成されているため、イオン注入層120が設けられた領域は、高抵抗領域となる。なお、イオン注入層120は、本発明の「高抵抗領域」の一例である。なお、第6参考形態のその他の構成は、上記第1参考形態と同様である。
(6th reference form)
FIG. 29 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the sixth reference embodiment of the present invention. Referring to FIG. 29, in the sixth reference embodiment, unlike the first reference embodiment, ions having a depth reaching the n-type cladding layer 3 from the surface of the flat portion other than the convex portion of the p-type cladding layer 5. The injection layer 120 is provided in the region 8 where dislocations are concentrated. Since the ion implantation layer 120 is formed by ion implantation of impurities such as carbon (C), the region where the ion implantation layer 120 is provided becomes a high resistance region. The ion implantation layer 120 is an example of the “high resistance region” in the present invention. The remaining configuration of the sixth reference embodiment is the same as that of the first reference embodiment.

第6参考形態では、上記のように、p型クラッド層5の凸部以外の平坦部の表面からn型クラッド層3中に達する深さを有するイオン注入層120を、転位の集中している領域8に設けることによって、p型クラッド層5の凸部以外の平坦部の表面の転位の集中している領域8は、イオン注入層120により電流が流れにくくなるので、p型クラッド層5の凸部以外の平坦部の表面の転位の集中している領域8に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。   In the sixth reference embodiment, as described above, dislocations are concentrated on the ion implantation layer 120 having a depth reaching the n-type cladding layer 3 from the surface of the flat portion other than the convex portion of the p-type cladding layer 5. By providing the region 8 in the region 8 where dislocations are concentrated on the surface of the flat portion other than the convex portion of the p-type cladding layer 5, current does not easily flow through the ion implantation layer 120. It is possible to suppress the occurrence of leakage current due to current flowing in the region 8 where dislocations are concentrated on the surface of the flat portion other than the convex portion. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized.

なお、第6参考形態のその他の効果は、上記第1参考形態と同様である。   The remaining effects of the sixth reference embodiment are similar to those of the aforementioned first reference embodiment.

次に、第6参考形態による窒化物系半導体レーザ素子の製造プロセスとしては、図9に示した第1参考形態の製造プロセスの後、絶縁膜10を形成する前に、p型クラッド層5の凸部以外の平坦部の表面の転位の集中している領域8に、炭素(C)を、約150keVでイオン注入する。これにより、p型クラッド層5の凸部以外の平坦部の表面からn型クラッド層3中に達するイオン注入深さ(厚み)を有するとともに、転位の集中している領域8に配置されるイオン注入層120を形成する。なお、イオン注入条件としては、ドーズ量を、約1×1014cm−2以上にするのが好ましい。 Next, as a manufacturing process of the nitride-based semiconductor laser device according to the sixth reference embodiment, the p-type cladding layer 5 is formed after the manufacturing process of the first reference embodiment shown in FIG. Carbon (C) is ion-implanted at about 150 keV into the region 8 where dislocations are concentrated on the surface of the flat part other than the convex part. Thereby, the ion implantation depth (thickness) reaching the n-type clad layer 3 from the surface of the flat portion other than the convex portion of the p-type clad layer 5 and also arranged in the region 8 where dislocations are concentrated. An injection layer 120 is formed. In addition, as ion implantation conditions, it is preferable that the dose is about 1 × 10 14 cm −2 or more.

(第1実施形態)
図30は、本発明の第1実施形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図30を参照して、この第1実施形態では、上記第4参考形態の構造(図22参照)において、n型電流ブロック層80の上面からn型クラッド層3の上面に達する深さを有する凹部130が、転位の集中している領域8よりも内側の領域(素子の両端部から約50μm〜約100μmの範囲)に設けられている。また、n型電流ブロック層80上の凹部130よりも内側の領域には、p型コンタクト層6の上面に接触するように、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極149が形成されている。また、p側オーミック電極149上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極151が形成されている。なお、p側オーミック電極149は、本発明の「表面側電極」の一例である。なお、第1実施形態のその他の構成は、上記第4参考形態と同様である。
(First embodiment)
FIG. 30 is a cross-sectional view showing the structure of the nitride-based semiconductor laser device (semiconductor device) according to the first embodiment of the present invention. Referring to FIG. 30, in the first embodiment, in the structure of the fourth reference embodiment (see FIG. 22), the depth reaches from the upper surface of n-type current blocking layer 80 to the upper surface of n-type cladding layer 3. The recess 130 is provided in a region inside the region 8 where dislocations are concentrated (a range from about 50 μm to about 100 μm from both ends of the element). In addition, in a region inside the recess 130 on the n-type current blocking layer 80, a Pt layer having a thickness of about 5 nm from the lower layer to the upper layer so as to be in contact with the upper surface of the p-type contact layer 6; A p-side ohmic electrode 149 made of a Pd layer having a thickness of about 100 nm and an Au layer having a thickness of about 150 nm is formed. In addition, on the p-side ohmic electrode 149, from the lower layer to the upper layer, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm are formed. A side pad electrode 151 is formed. The p-side ohmic electrode 149 is an example of the “surface-side electrode” in the present invention. In addition, the other structure of 1st Embodiment is the same as that of the said 4th reference form.

第1実施形態では、上記のように、n型電流ブロック層80の上面からn型クラッド層3の上面に達する深さを有する凹部130を、転位の集中している領域8よりも内側の領域(両端部から約50μm〜約100μmの範囲)に設けるとともに、n型電流ブロック層80上の凹部130よりも内側の領域に、p型コンタクト層6の上面に接触するように、p側オーミック電極149を形成することによって、n型電流ブロック層80の上面の転位の集中している領域8に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、発光層4、p型クラッド層5およびn型電流ブロック層80の転位の集中している領域8よりも内側の領域と集中している領域8とが凹部130により分断されるので、転位の集中している領域8よりも内側の発光層4で発生した光が、転位の集中している領域8で吸収されるのを抑制することができる。これにより、転位の集中している領域8で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the first embodiment, as described above, the recess 130 having a depth reaching the upper surface of the n-type cladding layer 3 from the upper surface of the n-type current blocking layer 80 is formed in a region inside the region 8 where dislocations are concentrated. The p-side ohmic electrode is provided in a range of about 50 μm to about 100 μm from both ends, and is in contact with the upper surface of the p-type contact layer 6 in a region inside the recess 130 on the n-type current blocking layer 80. By forming 149, it is possible to suppress the occurrence of leakage current due to current flowing in the region 8 where dislocations are concentrated on the upper surface of the n-type current blocking layer 80. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the semiconductor element can be stabilized. Moreover, since the region 8 and the concentrated region 8 from the region 8 where the dislocations are concentrated in the light emitting layer 4, the p-type cladding layer 5, and the n-type current blocking layer 80 are separated by the recess 130. It is possible to suppress the light generated in the light emitting layer 4 on the inner side of the region 8 where the concentration is concentrated from being absorbed in the region 8 where dislocations are concentrated. As a result, it is possible to suppress the light absorbed in the region 8 where dislocations are concentrated from being emitted again at an unintended wavelength. Therefore, it is possible to suppress the deterioration in color purity caused by such re-emission. it can.

なお、第1実施形態のその他の効果は、上記第1参考形態と同様である。   The remaining effects of the first embodiment are similar to those of the aforementioned first reference embodiment.

次に、第1実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、図25に示した第4参考形態の製造プロセスにおいて、n型電流ブロック層80を形成した後に、RIE(Reactive Ion Etching:反応性イオンエッチング)法を用いて、転位の集中している領域8よりも内側の領域に、n型電流ブロック層80の上面からn型クラッド層3の上面に達する深さを有する凹部130を形成する。そして、真空蒸着法を用いて、凹部130の内面上を含む全面に、p側オーミック電極149およびp側パッド電極151を構成する金属層(図示せず)を形成する。この後、n型電流ブロック層80上の転位の集中している領域8および凹部130の内面上に位置する金属層を除去する。これにより、n型電流ブロック層80上の凹部130よりも内側の領域に、p型コンタクト層6の上面と接触するように、p側オーミック電極149を形成するとともに、p側オーミック電極149上に、p側パッド電極151を形成する。   Next, as a manufacturing process of the nitride-based semiconductor laser device according to the first embodiment, after forming the n-type current blocking layer 80 in the manufacturing process of the fourth reference embodiment shown in FIG. 25, RIE (Reactive Ion Etching) is performed. (Reactive ion etching) method, a recess 130 having a depth reaching the upper surface of the n-type cladding layer 3 from the upper surface of the n-type current blocking layer 80 in a region inside the region 8 where dislocations are concentrated. Form. Then, a metal layer (not shown) constituting the p-side ohmic electrode 149 and the p-side pad electrode 151 is formed on the entire surface including the inner surface of the recess 130 by using a vacuum deposition method. Thereafter, the region 8 where dislocations are concentrated on the n-type current blocking layer 80 and the metal layer located on the inner surface of the recess 130 are removed. Thus, the p-side ohmic electrode 149 is formed in the region inside the recess 130 on the n-type current blocking layer 80 so as to be in contact with the upper surface of the p-type contact layer 6, and on the p-side ohmic electrode 149. The p-side pad electrode 151 is formed.

図31は、図30に示した第1実施形態の第1変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図31を参照して、この第1実施形態の第1変形例による窒化物系半導体レーザ素子では、転位の集中している領域8よりも内側の領域に設けられている凹部160の深さが、n型電流ブロック層80の上面からn型クラッド層3中に達している。このように構成しても、上記第1実施形態と同様の効果が得られる。   FIG. 31 is a cross-sectional view showing the structure of the nitride-based semiconductor laser device according to the first modification of the first embodiment shown in FIG. Referring to FIG. 31, in the nitride-based semiconductor laser device according to the first modification of the first embodiment, the depth of the recess 160 provided in the region inside the region 8 where dislocations are concentrated is set. And reaches the n-type cladding layer 3 from the upper surface of the n-type current blocking layer 80. Even if comprised in this way, the effect similar to the said 1st Embodiment is acquired.

図32は、図30に示した第1実施形態の第2変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図32を参照して、この第1実施形態の第2変形例による窒化物系半導体レーザ素子では、n型電流ブロック層80の上面上の転位の集中している領域8および凹部130を埋め込むように、絶縁膜170が形成されている。また、n型電流ブロック層80、絶縁膜170およびp型コンタクト層6上の全面には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極179が形成されている。また、p側オーミック電極179上には、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極181が形成されている。このように構成しても、上記第1実施形態と同様の効果が得られる。   FIG. 32 is a cross-sectional view showing the structure of the nitride-based semiconductor laser device according to the second modification of the first embodiment shown in FIG. Referring to FIG. 32, in the nitride-based semiconductor laser device according to the second modification of the first embodiment, the region 8 and the recess 130 where dislocations are concentrated on the upper surface of n-type current blocking layer 80 are embedded. In addition, an insulating film 170 is formed. In addition, a Pt layer having a thickness of about 5 nm and a Pd layer having a thickness of about 100 nm are formed on the entire surface of the n-type current blocking layer 80, the insulating film 170, and the p-type contact layer 6 from the lower layer to the upper layer. A p-side ohmic electrode 179 made of an Au layer having a thickness of about 150 nm is formed. In addition, on the p-side ohmic electrode 179, from the lower layer to the upper layer, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm are formed. A side pad electrode 181 is formed. Even if comprised in this way, the effect similar to the said 1st Embodiment is acquired.

(第7参考形態)
図33は、本発明の第7参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図33を参照して、この第7参考形態では、上記第4参考形態の構造(図22参照)において、n型電流ブロック層80の上面から約0.2μmの深さを有するイオン注入層190が、転位の集中している領域8に設けられている。このイオン注入層190は、炭素(C)などの不純物をイオン注入することにより形成されているため、イオン注入層190が設けられた領域は、高抵抗領域となる。なお、イオン注入層190は、本発明の「高抵抗領域」の一例である。なお、第7参考形態のその他の構成は、上記第4参考形態と同様である。
(7th reference form)
FIG. 33 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the seventh embodiment of the present invention. Referring to FIG. 33, in the seventh reference embodiment, in the structure of the fourth reference embodiment (see FIG. 22), ion implantation layer 190 having a depth of about 0.2 μm from the upper surface of n-type current blocking layer 80. Is provided in the region 8 where dislocations are concentrated. Since the ion implantation layer 190 is formed by ion implantation of impurities such as carbon (C), the region where the ion implantation layer 190 is provided is a high resistance region. The ion implantation layer 190 is an example of the “high resistance region” in the present invention. The remaining configuration of the seventh reference embodiment is similar to that of the aforementioned fourth reference embodiment.

第7参考形態では、上記のように、n型電流ブロック層80の上面から約0.2μmの深さを有するイオン注入層190を、転位の集中している領域8に設けることによって、n型電流ブロック層80の上面の転位の集中している領域8は、イオン注入層190により電流が流れにくくなるので、n型電流ブロック層80の上面の転位の集中している領域8に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。   In the seventh reference embodiment, as described above, by providing the ion implantation layer 190 having a depth of about 0.2 μm from the upper surface of the n-type current blocking layer 80 in the region 8 where dislocations are concentrated, In the region 8 where dislocations are concentrated on the upper surface of the current blocking layer 80, current hardly flows due to the ion implantation layer 190, so that current flows in the region 8 where dislocations are concentrated on the upper surface of the n-type current blocking layer 80. It is possible to suppress the occurrence of leak current due to the above. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized.

なお、第7参考形態のその他の効果は、上記第1参考形態と同様である。   The remaining effects of the seventh reference embodiment are similar to those of the aforementioned first reference embodiment.

次に、第7参考形態による窒化物系半導体レーザ素子の製造プロセスとしては、上記第4参考形態の製造プロセスにおいて、p側オーミック電極79を形成する工程(図26参照)の前に、n型電流ブロック層80の上面の転位の集中している領域8に、炭素(C)を、約40keVでイオン注入する。これにより、図33に示すように、n型電流ブロック層80の上面から約0.2μmのイオン注入深さ(厚み)を有するとともに、転位の集中している領域8に配置されるイオン注入層190を形成する。なお、イオン注入条件としては、ドーズ量を、約1×1014cm−2以上にするのが好ましい。 Next, as a manufacturing process of the nitride-based semiconductor laser device according to the seventh reference embodiment, the n-type is performed before the step of forming the p-side ohmic electrode 79 (see FIG. 26) in the manufacturing process of the fourth reference embodiment. Carbon (C) is ion-implanted at about 40 keV into the region 8 where dislocations are concentrated on the upper surface of the current blocking layer 80. As a result, as shown in FIG. 33, the ion implantation layer has an ion implantation depth (thickness) of about 0.2 μm from the upper surface of the n-type current blocking layer 80 and is disposed in the region 8 where dislocations are concentrated. 190 is formed. In addition, as ion implantation conditions, it is preferable that the dose is about 1 × 10 14 cm −2 or more.

(第8参考形態)
図34は、本発明の第8参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。この第8参考形態では、上記第1〜第7参考形態及び第1実施形態と異なり、サファイア基板を含む窒化物系半導体層を、窒化物系半導体レーザ素子の基板として用いる場合の例について説明する。
(Eighth reference form)
FIG. 34 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the eighth reference embodiment of the present invention. In the eighth reference embodiment, unlike the first to seventh reference embodiments and the first embodiment, an example in which a nitride semiconductor layer including a sapphire substrate is used as a substrate of a nitride semiconductor laser element will be described. .

すなわち、この第8参考形態では、図34に示すように、サファイア基板201a上に、約20nmの厚みを有するAlGaN層201bが形成されている。AlGaN層201b上には、約1μmの厚みを有するGaN層201cが形成されている。このGaN層201cの全領域には、縦方向に伝播された転位が形成されている。そして、GaN層201c上の所定領域には、約200nmの厚みを有するSiNまたはSiOからなるマスク層201dが形成されている。このマスク層201dは、後述する製造プロセスにおいて、選択成長マスクとして機能する。また、GaN層201c上には、マスク層201dを覆うように、約5μmの厚みを有するアンドープのGaN層201eが形成されている。そして、この第8参考形態による窒化物系半導体レーザ素子の基板201は、サファイア基板201aと、AlGaN層201bと、GaN層201cと、マスク層201dと、GaN層201eとによって構成される。なお、基板201のGaN層201eは、本発明の「窒化物系半導体基板」の一例である。 That is, in the eighth reference embodiment, as shown in FIG. 34, an AlGaN layer 201b having a thickness of about 20 nm is formed on a sapphire substrate 201a. A GaN layer 201c having a thickness of about 1 μm is formed on the AlGaN layer 201b. Dislocations propagated in the vertical direction are formed in the entire region of the GaN layer 201c. In a predetermined region on the GaN layer 201c, a mask layer 201d made of SiN or SiO 2 having a thickness of about 200 nm is formed. This mask layer 201d functions as a selective growth mask in the manufacturing process described later. An undoped GaN layer 201e having a thickness of about 5 μm is formed on the GaN layer 201c so as to cover the mask layer 201d. The substrate 201 of the nitride-based semiconductor laser device according to the eighth reference embodiment includes a sapphire substrate 201a, an AlGaN layer 201b, a GaN layer 201c, a mask layer 201d, and a GaN layer 201e. The GaN layer 201e of the substrate 201 is an example of the “nitride-based semiconductor substrate” in the present invention.

基板201上には、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量を有するSiがドープされたn型GaNからなるn型層202が形成されている。n型層202上には、約400nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層203が形成されている。n型クラッド層203上には、図2に示した第1参考形態の発光層4と同様の構成を有する発光層204が形成されている。なお、n型層202、n型クラッド層203および発光層204は、本発明の「半導体素子層」の一例である。 An n-type layer 202 made of n-type GaN doped with Si having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 201. on the n-type layer 202, having a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 .05 n-type cladding layer 203 made of Ga 0.95 n is formed. On the n-type cladding layer 203, a light emitting layer 204 having the same configuration as the light emitting layer 4 of the first reference embodiment shown in FIG. 2 is formed. The n-type layer 202, the n-type cladding layer 203, and the light emitting layer 204 are examples of the “semiconductor element layer” in the present invention.

発光層204上には、凸部を有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層205が形成されている。このp型クラッド層205の凸部は、約1.5μmの幅と約300nmの高さとを有する。また、p型クラッド層205の凸部以外の平坦部は、約100nmの厚みを有する。そして、p型クラッド層205の凸部上には、約10nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型コンタクト層206が形成されている。そして、p型クラッド層205の凸部とp型コンタクト層206とによって、所定の方向に延びるストライプ状(細長状)のリッジ部207が構成される。なお、p型クラッド層205およびp型コンタクト層206は、本発明の「半導体素子層」の一例である。 On the light emitting layer 204, a p-type Al 0.05 Ga having a convex portion and doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. A p-type cladding layer 205 made of 0.95 N is formed. The convex portion of the p-type cladding layer 205 has a width of about 1.5 μm and a height of about 300 nm. Further, the flat portion other than the convex portion of the p-type cladding layer 205 has a thickness of about 100 nm. On the convex portion of the p-type cladding layer 205, Mg having a thickness of about 10 nm and a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is doped. A p-type contact layer 206 made of the p-type GaN is formed. The convex portion of the p-type cladding layer 205 and the p-type contact layer 206 form a striped (elongated) ridge portion 207 extending in a predetermined direction. The p-type cladding layer 205 and the p-type contact layer 206 are examples of the “semiconductor element layer” in the present invention.

また、p型クラッド層205の凸部以外の平坦部からn型層202までの所定領域が除去されることにより、n型クラッド層202の表面の一部が露出されている。そして、基板201を構成するGaN層201eおよび窒化物系半導体各層(202〜205)の一方の端部の近傍には、GaN層201cのAlGaN層201b側の界面からp型クラッド層205の凸部以外の平坦部の表面まで延びる転位の集中している領域208が形成されている。また、基板201を構成するGaN層201eおよびn型層202の他方の端部の近傍にも、GaN層201cのAlGaN層201b側の界面からn型層202の露出された表面まで延びる転位の集中している領域208が形成されている。   Further, by removing a predetermined region from the flat portion other than the convex portion of the p-type cladding layer 205 to the n-type layer 202, a part of the surface of the n-type cladding layer 202 is exposed. In the vicinity of one end of each of the GaN layer 201e and the nitride-based semiconductor layers (202 to 205) constituting the substrate 201, a convex portion of the p-type cladding layer 205 is formed from the interface of the GaN layer 201c on the AlGaN layer 201b side. A region 208 where dislocations are concentrated extending to the surface of the flat portion other than that is formed. Further, the concentration of dislocations extending from the interface on the AlGaN layer 201b side of the GaN layer 201c to the exposed surface of the n-type layer 202 also in the vicinity of the other ends of the GaN layer 201e and the n-type layer 202 constituting the substrate 201. A region 208 is formed.

そして、リッジ部207を構成するp型コンタクト層206上には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極209が形成されている。なお、p側オーミック電極209は、本発明の「表面側電極」の一例である。   Then, on the p-type contact layer 206 constituting the ridge portion 207, from the lower layer to the upper layer, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm are provided. A p-side ohmic electrode 209 made of an Au layer is formed. The p-side ohmic electrode 209 is an example of the “surface-side electrode” in the present invention.

ここで、第8参考形態では、p側オーミック電極209の上面と、n型層202の露出された表面の転位の集中している領域208以外の所定領域とが露出されるように、約250nmの厚みを有するSiN膜からなる絶縁膜210が形成されている。すなわち、p側およびn側の転位の集中している領域208の表面は、絶縁膜210により覆われている。   Here, in the eighth reference embodiment, about 250 nm so that the upper surface of the p-side ohmic electrode 209 and a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202 are exposed. An insulating film 210 made of a SiN film having a thickness of 1 mm is formed. That is, the surface of the region 208 where the p-side and n-side dislocations are concentrated is covered with the insulating film 210.

そして、p型クラッド層205の凸部以外の平坦部の表面上に位置する絶縁膜210の表面上には、p側オーミック電極209の上面に接触するように、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極211が形成されている。   Then, on the surface of the insulating film 210 located on the surface of the flat portion other than the convex portion of the p-type cladding layer 205, the upper surface of the p-side ohmic electrode 209 is contacted with the upper layer from the lower layer toward the upper layer. A p-side pad electrode 211 made of a Ti layer having a thickness of 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm is formed.

また、第8参考形態では、n型層202の露出された表面の転位の集中している領域208以外の領域に接触するように、n側電極212が形成されている。このn側電極212は、下層から上層に向かって、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなる。なお、n側電極212は、本発明の「表面側電極」の一例である。   In the eighth reference embodiment, the n-side electrode 212 is formed so as to be in contact with a region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202. The n-side electrode 212 is composed of an Al layer having a thickness of about 10 nm, a Pt layer having a thickness of about 20 nm, and an Au layer having a thickness of about 300 nm from the lower layer to the upper layer. The n-side electrode 212 is an example of the “surface side electrode” in the present invention.

第8参考形態では、上記のように、n型層202の露出された表面の転位の集中している領域208以外の所定領域が露出されるように絶縁膜210を形成するとともに、n型層202の露出された表面の転位の集中している領域208以外の領域に接触するように、n側電極212を形成することによって、n型層202の露出された表面の転位の集中している領域208は、絶縁膜210により露出しないように覆われるので、n型層202の露出された表面の転位の集中している領域208に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域208に電流が流れることに起因する不必要な発光を抑制することができる。   In the eighth reference embodiment, as described above, the insulating film 210 is formed so that a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202 is exposed, and the n-type layer is formed. By forming the n-side electrode 212 so as to be in contact with a region other than the region 208 where the dislocations 208 on the exposed surface 202 are concentrated, the dislocations on the exposed surface of the n-type layer 202 are concentrated. Since the region 208 is covered with the insulating film 210 so as not to be exposed, generation of a leak current due to current flowing through the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202 is easily suppressed. can do. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the semiconductor element can be easily stabilized. Further, unnecessary light emission due to current flowing through the region 208 where dislocations are concentrated can be suppressed.

図35〜図38は、図34に示した第8参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図34〜図38を参照して、第8参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   35 to 38 are cross-sectional views for explaining the manufacturing process for the nitride-based semiconductor laser device according to the eighth embodiment shown in FIG. Next, with reference to FIGS. 34 to 38, description will be made on a nitride semiconductor laser device manufacturing process according to the eighth embodiment.

まず、図35を参照して、基板201の形成プロセスについて説明する。具体的には、図35に示すように、MOCVD法を用いて、基板温度を約600℃に保持した状態で、サファイア基板201a上に、約20nmの厚みを有するAlGaN層201bを成長させる。その後、基板温度を約1100℃に変えて、AlGaN層201b上に、約1μmの厚みを有するGaN層201cを成長させる。この際、GaN層201cの全領域に、縦方向に伝播された転位が形成される。次に、プラズマCVD法を用いて、GaN層201c上に所定の間隔を隔てて、約200nmの厚みを有するSiNまたはSiOからなるマスク層201dを形成する。 First, the formation process of the substrate 201 will be described with reference to FIG. Specifically, as shown in FIG. 35, an AlGaN layer 201b having a thickness of about 20 nm is grown on the sapphire substrate 201a using the MOCVD method with the substrate temperature maintained at about 600 ° C. Thereafter, the substrate temperature is changed to about 1100 ° C., and a GaN layer 201c having a thickness of about 1 μm is grown on the AlGaN layer 201b. At this time, dislocations propagated in the vertical direction are formed in the entire region of the GaN layer 201c. Next, a mask layer 201d made of SiN or SiO 2 having a thickness of about 200 nm is formed on the GaN layer 201c at a predetermined interval by plasma CVD.

次に、HVPE法を用いて、基板温度を約1100℃に保持した状態で、マスク層201dを選択成長マスクとして、GaN層201c上に、約5μmの厚みを有するアンドープのGaN層201eを横方向成長させる。この際、GaN層201eは、マスク層201dが形成されていないGaN層201c上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層201dが形成されていないGaN層201c上に位置するGaN層201eには、縦方向に伝播された転位の集中する領域208が形成される。その一方、マスク層201d上に位置するGaN層201eには、GaN層201eが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくい。そして、サファイア基板201aと、AlGaN層201bと、GaN層201cと、マスク層201dと、GaN層201eとによって、基板201が構成される。   Next, using the HVPE method, an undoped GaN layer 201e having a thickness of about 5 μm is laterally formed on the GaN layer 201c using the mask layer 201d as a selective growth mask with the substrate temperature maintained at about 1100 ° C. Grow. At this time, the GaN layer 201e selectively grows in the vertical direction on the GaN layer 201c where the mask layer 201d is not formed, and then gradually grows in the horizontal direction. Therefore, a region 208 where dislocations propagated in the vertical direction are concentrated is formed in the GaN layer 201e located on the GaN layer 201c where the mask layer 201d is not formed. On the other hand, in the GaN layer 201e positioned on the mask layer 201d, dislocations are bent in the lateral direction as the GaN layer 201e grows in the lateral direction, so that dislocations propagated in the vertical direction are not easily formed. The sapphire substrate 201a, the AlGaN layer 201b, the GaN layer 201c, the mask layer 201d, and the GaN layer 201e constitute the substrate 201.

次に、図36に示すように、MOCVD法を用いて、基板201上に、n型層202、n型クラッド層203、発光層204、p型クラッド層205およびp型コンタクト層206を順次成長させる。そして、p型コンタクト層206上の所定領域に、ストライプ状(細長状)のp側オーミック電極209を形成する。その後、p型コンタクト層206およびp型クラッド層205の上面から約300nmの厚み分をエッチングすることによって、p型クラッド層205の凸部とp型コンタクト層206とから構成されるとともに、所定の方向に延びるストライプ状(細長状)のリッジ部207を形成する。   Next, as shown in FIG. 36, an n-type layer 202, an n-type cladding layer 203, a light emitting layer 204, a p-type cladding layer 205, and a p-type contact layer 206 are sequentially grown on the substrate 201 by using MOCVD. Let Then, a striped (elongated) p-side ohmic electrode 209 is formed in a predetermined region on the p-type contact layer 206. After that, by etching a thickness of about 300 nm from the upper surface of the p-type contact layer 206 and the p-type cladding layer 205, the protrusions of the p-type cladding layer 205 and the p-type contact layer 206 are formed. A striped (elongated) ridge 207 extending in the direction is formed.

次に、図37に示すように、p型クラッド層205の凸部以外の平坦部の表面からn型層202までの所定領域をエッチングすることにより、n型層202の表面の一部を露出させる。   Next, as shown in FIG. 37, by etching a predetermined region from the surface of the flat portion other than the convex portion of the p-type cladding layer 205 to the n-type layer 202, a part of the surface of the n-type layer 202 is exposed. Let

次に、プラズマCVD法を用いて、全面を覆うように、約250nmの厚みを有するSiN膜(図示せず)を形成する。その後、p側オーミック電極209上に位置するSiN膜と、n型層202の露出された表面上の転位の集中している領域208以外の所定領域に位置するSiN膜とを除去することによって、図38に示すように、絶縁膜210を形成する。   Next, an SiN film (not shown) having a thickness of about 250 nm is formed by plasma CVD so as to cover the entire surface. Thereafter, by removing the SiN film located on the p-side ohmic electrode 209 and the SiN film located in a predetermined region other than the region 208 where dislocations are concentrated on the exposed surface of the n-type layer 202, As shown in FIG. 38, an insulating film 210 is formed.

次に、図34に示したように、真空蒸着法を用いて、p型クラッド層205の凸部以外の平坦部の表面上に位置する絶縁膜210の表面上に、p側オーミック電極209の上面に接触するように、p側パッド電極211を形成する。この後、第8参考形態では、n型層202の露出された表面上に位置する絶縁膜210上の所定領域に、n型層202の露出された表面の転位の集中している領域208以外の領域に接触するように、n側電極212を形成する。最後に、素子のp側パッド電極211が形成された側からスクライブライン(図示せず)を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第8参考形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 34, the p-side ohmic electrode 209 is formed on the surface of the insulating film 210 located on the surface of the flat portion other than the convex portion of the p-type cladding layer 205 by using a vacuum deposition method. A p-side pad electrode 211 is formed so as to be in contact with the upper surface. Thereafter, in the eighth reference embodiment, in a predetermined region on the insulating film 210 located on the exposed surface of the n-type layer 202, other than the region 208 where dislocations on the exposed surface of the n-type layer 202 are concentrated. The n-side electrode 212 is formed so as to be in contact with the region. Finally, a scribe line (not shown) is formed from the side where the p-side pad electrode 211 of the element is formed, and then the element is cleaved along the scribe line into each chip, thereby nitriding according to the eighth reference embodiment. A physical semiconductor laser element is formed.

(第9参考形態)
図39は、本発明の第9参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図39を参照して、この第9参考形態では、上記第1〜第8参考形態及び第1実施形態と異なり、基板としてn型GaN基板を用いるとともに、n型クラッド層の転位の集中している領域の厚みを、n型クラッド層の転位の集中している領域以外の領域の厚みよりも小さくする場合について説明する。
(9th reference form)
FIG. 39 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the ninth reference embodiment of the present invention. Referring to FIG. 39, in the ninth reference embodiment, unlike the first to eighth reference embodiments and the first embodiment, an n-type GaN substrate is used as the substrate and concentration of dislocations in the n-type cladding layer is concentrated. A case will be described in which the thickness of the existing region is made smaller than the thickness of the region other than the region where the dislocations of the n-type cladding layer are concentrated.

この第9参考形態による窒化物系半導体レーザ素子では、図39に示すように、約100μmの厚みを有するとともに、約5×1018cm−3のキャリア濃度を有する酸素がドープされたn型GaN基板221上に、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量を有するSiがドープされたn型GaNからなるn型層222が形成されている。なお、n型GaN基板221は、ウルツ鉱型構造を有するとともに、(0001)面の表面を有する。n型層222上には、約400nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層223が形成されている。また、n型GaN基板221、n型層222およびn型クラッド層223の端部の近傍には、n型GaN基板221の裏面からn型クラッド層223の表面にまで延びるとともに、約10μmの幅を有する転位の集中している領域228が、約400μmの周期でストライプ状(細長状)に形成されている。なお、n型GaN基板221は、本発明の「基板」の一例であり、n型層222およびn型クラッド層223は、本発明の「半導体素子層」および「第1半導体層」の一例である。 In the nitride semiconductor laser device according to the ninth embodiment, as shown in FIG. 39, the n-type GaN has a thickness of about 100 μm and is doped with oxygen having a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 222 made of n-type GaN doped with Si and having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 221. The n-type GaN substrate 221 has a wurtzite structure and a (0001) plane surface. on the n-type layer 222, having a thickness of about 400 nm, n-type Si doped with a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Al 0 An n-type cladding layer 223 made of .05 Ga 0.95 N is formed. Further, in the vicinity of the ends of the n-type GaN substrate 221, the n-type layer 222, and the n-type cladding layer 223, it extends from the back surface of the n-type GaN substrate 221 to the surface of the n-type cladding layer 223 and has a width of about 10 μm. Dislocation-concentrated regions 228 having stripes are formed in a stripe shape (elongated shape) with a period of about 400 μm. The n-type GaN substrate 221 is an example of the “substrate” in the present invention, and the n-type layer 222 and the n-type cladding layer 223 are examples of the “semiconductor element layer” and the “first semiconductor layer” in the present invention. is there.

ここで、第9参考形態では、n型クラッド層223の転位の集中している領域228の厚みが、n型クラッド層223の転位の集中している領域228以外の領域の厚みよりも小さくなるように、n型クラッド層223の上面から所定の深さまでが除去されている。また、n型クラッド層223上の転位の集中している領域228以外の領域には、MQW活性層を有する発光層224が形成されている。この発光層224は、図2に示した第1参考形態の発光層4と同様の厚みおよび組成を有する窒化物系半導体各層からなるとともに、n型クラッド層223の転位の集中している領域228以外の領域の幅よりも小さい幅(約7.5μm)を有する。なお、発光層224は、本発明の「半導体素子層」の一例である。   Here, in the ninth reference embodiment, the thickness of the region 228 where the dislocations of the n-type cladding layer 223 are concentrated is smaller than the thickness of the region other than the region 228 where the dislocations of the n-type cladding layer 223 are concentrated. As described above, the n-type cladding layer 223 is removed from the upper surface to a predetermined depth. A light emitting layer 224 having an MQW active layer is formed in a region other than the region 228 where dislocations are concentrated on the n-type cladding layer 223. This light emitting layer 224 is made of each nitride-based semiconductor layer having the same thickness and composition as the light emitting layer 4 of the first reference embodiment shown in FIG. 2, and the region 228 where the dislocations of the n-type cladding layer 223 are concentrated. It has a width (about 7.5 μm) smaller than the width of the other region. The light emitting layer 224 is an example of the “semiconductor element layer” in the present invention.

発光層224上には、凸部を有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層225が形成されている。このp型クラッド層225の凸部は、約1.5μmの幅を有するとともに、平坦部の上面から約300nmの突出高さを有する。また、p型クラッド層225の平坦部は、約100nmの厚みを有する。そして、p型クラッド層225の凸部上には、約10nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型コンタクト層226が形成されている。そして、p型クラッド層225の凸部とp型コンタクト層226とによって、所定の方向に延びるストライプ状(細長状)のリッジ部227が構成される。なお、p型クラッド層225およびp型コンタクト層226は、本発明の「半導体素子層」および「第2半導体層」の一例である。 On the light emitting layer 224, p-type Al 0.05 Ga having a convex portion and doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. p-type cladding layer 225 made of 0.95 N is formed. The convex portion of the p-type cladding layer 225 has a width of about 1.5 μm and a protruding height of about 300 nm from the upper surface of the flat portion. The flat portion of the p-type cladding layer 225 has a thickness of about 100 nm. On the convex portion of the p-type cladding layer 225, Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is doped. A p-type contact layer 226 made of the p-type GaN is formed. The convex portion of the p-type cladding layer 225 and the p-type contact layer 226 form a striped (elongated) ridge portion 227 extending in a predetermined direction. The p-type cladding layer 225 and the p-type contact layer 226 are examples of the “semiconductor element layer” and the “second semiconductor layer” in the present invention.

そして、リッジ部227を構成するp型コンタクト層226上には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とからなるp側オーミック電極229が形成されている。なお、p側オーミック電極229は、本発明の「表面側電極」の一例である。また、n型クラッド層223の除去されて露出した表面およびp側オーミック電極229の上面以外の領域上には、約250nmの厚みを有するSiN膜からなる絶縁膜230が形成されている。絶縁膜230の表面上には、p側オーミック電極229の上面に接触するように、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極231が形成されている。また、n型GaN基板221の裏面上には、n型GaN基板221の裏面の全面に接触するように、n型GaN基板221の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなるn側電極232が形成されている。   Then, on the p-type contact layer 226 constituting the ridge portion 227, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm are formed from the lower layer to the upper layer. A p-side ohmic electrode 229 made of an Au layer is formed. The p-side ohmic electrode 229 is an example of the “surface-side electrode” in the present invention. Further, an insulating film 230 made of a SiN film having a thickness of about 250 nm is formed on a region other than the surface exposed by removing the n-type cladding layer 223 and the upper surface of the p-side ohmic electrode 229. On the surface of the insulating film 230, a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and a Pd layer having a thickness of about 100 nm from the lower layer to the upper layer so as to be in contact with the upper surface of the p-side ohmic electrode 229, A p-side pad electrode 231 made of an Au layer having a thickness of 3 μm is formed. Also, an Al layer having a thickness of about 10 nm is formed on the back surface of the n-type GaN substrate 221 in order from the back surface of the n-type GaN substrate 221 so as to be in contact with the entire back surface of the n-type GaN substrate 221. In addition, an n-side electrode 232 made of a Pt layer having a thickness of about 20 nm and an Au layer having a thickness of about 300 nm is formed.

第9参考形態では、上記のように、n型クラッド層223の転位の集中している領域228の厚みを、n型クラッド層223の転位の集中している領域228以外の領域の厚みよりも小さくするとともに、n型クラッド層223上の転位の集中している領域228以外の領域に、発光層224を形成することによって、発光層224を介して形成されるn型クラッド層223とp型クラッド層225とのpn接合領域には転位の集中している領域228が形成されないので、転位の集中している領域228に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域228に流れる電流を低減することができるので、転位の集中している領域228からの不必要な発光を低減することができる。   In the ninth reference embodiment, as described above, the thickness of the region 228 where the dislocations of the n-type cladding layer 223 are concentrated is larger than the thickness of the region other than the region 228 where the dislocations of the n-type cladding layer 223 are concentrated. The n-type cladding layer 223 formed through the light-emitting layer 224 and the p-type are formed by reducing the size and forming the light-emitting layer 224 in a region other than the region 228 where dislocations are concentrated on the n-type cladding layer 223. Since the region 228 where dislocations are concentrated is not formed in the pn junction region with the clad layer 225, the occurrence of leakage current due to current flowing through the region 228 where dislocations are concentrated can be suppressed. As a result, since the optical output during constant current driving of the element can be easily stabilized, the operation of the nitride-based semiconductor laser element can be easily stabilized. In addition, since current flowing in the region 228 where dislocations are concentrated can be reduced, unnecessary light emission from the region 228 where dislocations are concentrated can be reduced.

また、第9参考形態では、発光層224の幅を、n型クラッド層223の転位の集中している領域228以外の領域の幅よりも小さくすることによって、発光層224を介して形成されるn型クラッド層223とp型クラッド層225とのpn接合領域が小さくなるので、n型クラッド層223とp型クラッド層225とによるpn接合容量を小さくすることができる。これにより、窒化物系半導体レーザ素子の応答速度を高速化することができる。   In the ninth reference embodiment, the light emitting layer 224 is formed through the light emitting layer 224 by making the width of the light emitting layer 224 smaller than the width of the region other than the region 228 where dislocations of the n-type cladding layer 223 are concentrated. Since the pn junction region between the n-type cladding layer 223 and the p-type cladding layer 225 is reduced, the pn junction capacitance between the n-type cladding layer 223 and the p-type cladding layer 225 can be reduced. Thereby, the response speed of the nitride-based semiconductor laser device can be increased.

図40〜図45は、図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図39〜図45を参照して、第9参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   40 to 45 are cross-sectional views for explaining a manufacturing process of the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. Next, with reference to FIGS. 39 to 45, a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment is described.

まず、図40に示すように、図3〜図9に示した第1参考形態と同様の製造プロセスを用いて、p型クラッド層225の凸部とp型コンタクト層226とによって構成されるリッジ部227およびp側オーミック電極229までを形成する。この後、p型クラッド層225の平坦部上の転位の集中している領域228以外の所定領域に、p側オーミック電極229およびリッジ部227の表面を覆うように、レジスト241を形成する。   First, as shown in FIG. 40, a ridge constituted by the protrusions of the p-type cladding layer 225 and the p-type contact layer 226 using the same manufacturing process as that of the first reference embodiment shown in FIGS. The part 227 and the p-side ohmic electrode 229 are formed. Thereafter, a resist 241 is formed in a predetermined region other than the region 228 where dislocations are concentrated on the flat portion of the p-type cladding layer 225 so as to cover the surfaces of the p-side ohmic electrode 229 and the ridge portion 227.

次に、図41に示すように、レジスト241をマスクとして、p型クラッド層225の平坦部の上面から発光層224までをエッチングする。これにより、p型クラッド層225および発光層224の転位の集中している領域228を除去するとともに、p型クラッド層225および発光層224の幅を、n型クラッド層223の転位の集中している領域228以外の領域の幅よりも小さくする。この後、レジスト241を除去する。   Next, as shown in FIG. 41, from the upper surface of the flat portion of the p-type cladding layer 225 to the light emitting layer 224 is etched using the resist 241 as a mask. This removes the region 228 where dislocations of the p-type cladding layer 225 and the light emitting layer 224 are concentrated, and reduces the width of the p-type cladding layer 225 and the light emitting layer 224 by concentrating the dislocations of the n-type cladding layer 223. It is made smaller than the width of the area other than the area 228. Thereafter, the resist 241 is removed.

次に、図42に示すように、プラズマCVD法を用いて、全面を覆うように、約250nmの厚みを有するSiN膜(図示せず)を形成した後、p側オーミック電極229の上面上に位置するSiN膜を除去することによって、約250nmの厚みを有するSiN膜からなる絶縁膜230を形成する。   Next, as shown in FIG. 42, an SiN film (not shown) having a thickness of about 250 nm is formed so as to cover the entire surface by plasma CVD, and then is formed on the upper surface of the p-side ohmic electrode 229. By removing the positioned SiN film, an insulating film 230 made of a SiN film having a thickness of about 250 nm is formed.

次に、図43に示すように、真空蒸着法を用いて、絶縁膜230の表面上の所定領域に、p側オーミック電極229の上面に接触するように、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とからなるp側パッド電極231を形成する。そして、n型GaN基板221の厚みが約100μmになるように、n型GaN基板221の裏面を研磨する。この後、真空蒸着法を用いて、n型GaN基板221の裏面上に、n型GaN基板221の裏面の全面に接触するように、n型GaN基板221の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とからなるn側電極232を形成する。   Next, as shown in FIG. 43, about 100 nm from the lower layer to the upper layer so as to come into contact with the upper surface of the p-side ohmic electrode 229 in a predetermined region on the surface of the insulating film 230 using a vacuum deposition method. A p-side pad electrode 231 made of a Ti layer having a thickness of approximately 100 nm, a Pd layer having a thickness of approximately 100 nm, and an Au layer having a thickness of approximately 3 μm is formed. Then, the back surface of the n-type GaN substrate 221 is polished so that the thickness of the n-type GaN substrate 221 is about 100 μm. Thereafter, using a vacuum deposition method, the surface of the n-type GaN substrate 221 is contacted with the entire back surface of the n-type GaN substrate 221, so that the surface of the n-type GaN substrate 221 is in contact with the back surface. An n-side electrode 232 made of an Al layer having a thickness of approximately 20 nm, a Pt layer having a thickness of approximately 20 nm, and an Au layer having a thickness of approximately 300 nm is formed.

次に、図44に示すように、塩素によるRIE法を用いて、隣接する素子の境界領域におけるp側パッド電極231の表面から、絶縁膜230およびn型クラッド層223の所定の深さまでの転位の集中している領域228を除去する。これにより、素子の転位の集中している領域228に、転位の集中している領域228の幅よりも大きい幅W2(たとえば、約60μm)を有する溝部233を形成する。   Next, as shown in FIG. 44, dislocation from the surface of the p-side pad electrode 231 in the boundary region between adjacent elements to a predetermined depth of the insulating film 230 and the n-type cladding layer 223 using the RIE method using chlorine. The region 228 where the concentration is concentrated is removed. As a result, a groove 233 having a width W2 (for example, about 60 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated.

次に、図45に示すように、ダイヤモンドポイントを用いて、溝部233の底部の中央部に、スクライブライン234を形成する。この後、そのスクライブライン234に沿って、素子を各チップに分離する。このようにして、図39に示した第9参考形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 45, a scribe line 234 is formed at the center of the bottom of the groove 233 using diamond points. Thereafter, the elements are separated into chips along the scribe line 234. Thus, the nitride semiconductor laser element according to the ninth reference embodiment shown in FIG. 39 is formed.

(第10参考形態)
図46は、本発明の第10参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図46を参照して、この第10参考形態では、上記第9参考形態と異なり、発光層224aがn型クラッド層223aと同じ幅を有する。また、n型GaN基板221aの転位の集中している領域228の厚みが、n型GaN基板221aの転位の集中している領域228以外の領域の厚みよりも小さくなるように、n型GaN基板221aの上面から所定の深さまでが除去されている。そして、n型GaN基板221a上の転位の集中している領域228以外の領域に、n型層222a、n型クラッド層223a、発光層224a、p型クラッド層225aおよびp型コンタクト層226aが順次形成されている。
(10th reference form)
FIG. 46 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the tenth reference embodiment of the present invention. Referring to FIG. 46, in the tenth reference embodiment, unlike the ninth reference embodiment, the light emitting layer 224a has the same width as the n-type cladding layer 223a. Further, the n-type GaN substrate 221a has a thickness of the region 228 where dislocations are concentrated so that the thickness of the region other than the region 228 where the dislocations are concentrated in the n-type GaN substrate 221a is smaller. A predetermined depth is removed from the upper surface of 221a. Then, an n-type layer 222a, an n-type clad layer 223a, a light emitting layer 224a, a p-type clad layer 225a, and a p-type contact layer 226a are sequentially formed in regions other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. Is formed.

また、p型クラッド層225aの平坦部上、リッジ部227aおよびp側オーミック電極229aの側面上には、絶縁膜260が形成されている。絶縁膜260の表面上には、p側オーミック電極229aの上面に接触するように、p側パッド電極261が形成されている。なお、n型GaN基板221a、n型層222a、n型クラッド層223a、発光層224a、p型クラッド層225a、p型コンタクト層226aおよびp側オーミック電極229aは、それぞれ、上記第9参考形態のn型GaN基板221、n型層222、n型クラッド層223、発光層224、p型クラッド層225、p型コンタクト層226およびp側オーミック電極229と同様の厚みおよび組成を有する。また、絶縁膜260およびp側パッド電極261は、それぞれ、上記第9参考形態の絶縁膜230およびp側パッド電極231と同様の厚みおよび組成を有する。   An insulating film 260 is formed on the flat portion of the p-type cladding layer 225a and on the side surfaces of the ridge portion 227a and the p-side ohmic electrode 229a. A p-side pad electrode 261 is formed on the surface of the insulating film 260 so as to be in contact with the upper surface of the p-side ohmic electrode 229a. Note that the n-type GaN substrate 221a, the n-type layer 222a, the n-type cladding layer 223a, the light emitting layer 224a, the p-type cladding layer 225a, the p-type contact layer 226a, and the p-side ohmic electrode 229a are each of the ninth reference embodiment. The n-type GaN substrate 221, the n-type layer 222, the n-type cladding layer 223, the light emitting layer 224, the p-type cladding layer 225, the p-type contact layer 226, and the p-side ohmic electrode 229 have the same thickness and composition. The insulating film 260 and the p-side pad electrode 261 have the same thickness and composition as the insulating film 230 and the p-side pad electrode 231 of the ninth reference embodiment, respectively.

なお、第10参考形態のその他の構成は、上記第9参考形態と同様である。   The other configurations of the tenth reference embodiment are the same as those of the ninth reference embodiment.

第10参考形態では、上記のように、n型GaN基板221aの転位の集中している領域228の厚みを、n型GaN基板221aの転位の集中している領域228以外の領域の厚みよりも小さくするとともに、n型GaN基板221a上の転位の集中している領域228以外の領域に、n型層222a、n型クラッド層223a、発光層224a、p型クラッド層225aおよびp型コンタクト層226aを順次形成することによって、発光層224aを介して形成されるn型クラッド層223aとp型クラッド層225aとのpn接合領域には転位の集中している領域228が形成されないので、上記第9参考形態と同様、容易に窒化物系半導体レーザ素子の動作を安定化することができるとともに、転位の集中している領域228からの不必要な発光を低減できる。   In the tenth reference embodiment, as described above, the thickness of the region 228 where the dislocations of the n-type GaN substrate 221a are concentrated is larger than the thickness of the region other than the region 228 where the dislocations of the n-type GaN substrate 221a are concentrated. The n-type layer 222a, the n-type cladding layer 223a, the light emitting layer 224a, the p-type cladding layer 225a, and the p-type contact layer 226a are formed in a region other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221a. Since the region 228 where dislocations are concentrated is not formed in the pn junction region between the n-type cladding layer 223a and the p-type cladding layer 225a formed through the light emitting layer 224a, Similar to the reference embodiment, the operation of the nitride-based semiconductor laser device can be easily stabilized, and from the region 228 where dislocations are concentrated. It is possible to reduce unnecessary emission.

図47および図48は、図46に示した第10参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図46〜図48を参照して、第10参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   47 and 48 are cross-sectional views for explaining the manufacturing process for the nitride-based semiconductor laser device according to the tenth reference embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the tenth reference embodiment is now described with reference to FIGS.

まず、図47に示すように、図3〜図11に示した第1参考形態と同様の製造プロセスを用いて、p側パッド電極261までを形成するとともに、n型GaN基板221aの裏面を研磨する。この後、真空蒸着法を用いて、n型GaN基板221aの裏面上に、n型GaN基板221aの裏面の全面に接触するように、n側電極232を形成する。   First, as shown in FIG. 47, the process up to the p-side pad electrode 261 is formed and the back surface of the n-type GaN substrate 221a is polished using the same manufacturing process as in the first reference embodiment shown in FIGS. To do. Thereafter, the n-side electrode 232 is formed on the back surface of the n-type GaN substrate 221a by using a vacuum deposition method so as to be in contact with the entire back surface of the n-type GaN substrate 221a.

次に、図48に示すように、隣接する素子の境界領域に、YAGレーザ(基本波長:1.06μm)の第3高調波(355nm)を照射することによって、p側パッド電極261の表面から、絶縁膜260を含むn型GaN基板221a、p型クラッド層225a、発光層224a、n型クラッド層223aおよびn型層222aの所定の深さまでの転位の集中している領域228を部分的に除去する。この際の照射条件としては、パルス周波数を約10kHzに設定するとともに、走査スピードを約0.75mm/secに設定する。これにより、素子の転位の集中している領域228に、転位の集中している領域228の幅よりも大きい幅W3(たとえば、約100μm)を有する溝部263を形成する。この後、その溝部263に沿って、素子を各チップに分離する。このようにして、図46に示した第10参考形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 48, the boundary region between adjacent elements is irradiated with the third harmonic (355 nm) of a YAG laser (fundamental wavelength: 1.06 μm), so that the surface of the p-side pad electrode 261 is exposed. The region 228 where dislocations are concentrated to a predetermined depth of the n-type GaN substrate 221a including the insulating film 260, the p-type cladding layer 225a, the light emitting layer 224a, the n-type cladding layer 223a and the n-type layer 222a is partially formed. Remove. As irradiation conditions at this time, the pulse frequency is set to about 10 kHz and the scanning speed is set to about 0.75 mm / sec. Thus, a groove 263 having a width W3 (for example, about 100 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated. Thereafter, the element is separated into chips along the groove 263. In this manner, the nitride semiconductor laser element according to the tenth embodiment shown in FIG. 46 is formed.

第10参考形態の製造プロセスでは、上記のように、YAGレーザを用いて素子を各チップに分離するための溝部263を形成することによって、溝部263の幅W3を転位の集中している領域228の幅よりも大きくすることができるので、容易に、転位の集中している領域228を除去することができる。これにより、素子を各チップに分離するための溝部263を形成する工程に加えて、転位の集中している領域228を除去する工程を増やす必要がない。その結果、製造工程を簡略化することができる。   In the manufacturing process of the tenth reference embodiment, as described above, by using the YAG laser to form the groove portion 263 for separating the element into each chip, the width W3 of the groove portion 263 is a region 228 where dislocations are concentrated. Therefore, the region 228 where dislocations are concentrated can be easily removed. Thus, in addition to the step of forming the groove 263 for separating the element into each chip, it is not necessary to increase the number of steps for removing the region 228 where dislocations are concentrated. As a result, the manufacturing process can be simplified.

(第11参考形態)
図49は、本発明の第11参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図49を参照して、この第11参考形態では、上記第9参考形態と異なり、n型GaN基板221bの転位の集中している領域228の厚みが、n型GaN基板221bの転位の集中している領域228以外の領域の厚みよりも小さくなるように、n型GaN基板221bの上面から所定の深さまでが除去されている。そして、n型GaN基板221b上の転位の集中している領域228以外の領域に、n型層222b、n型クラッド層223b、発光層224、p型クラッド層225およびp型コンタクト層226が順次形成されている。なお、n型GaN基板221b、n型層222bおよびn型クラッド層223bは、それぞれ、上記第9参考形態のn型GaN基板221、n型層222およびn型クラッド層223と同様の厚みおよび組成を有する。ここで、発光層224およびp型クラッド層225の平坦部は、n型クラッド層223bの幅よりも小さい幅(約4.5μm)を有する。
(11th reference form)
FIG. 49 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the eleventh reference embodiment of the present invention. Referring to FIG. 49, in the eleventh reference embodiment, unlike the ninth reference embodiment, the thickness of region 228 where the dislocations of n-type GaN substrate 221b are concentrated is the same as the concentration of dislocations of n-type GaN substrate 221b. The n-type GaN substrate 221b is removed from the upper surface to a predetermined depth so as to be smaller than the thickness of the region other than the region 228. Then, an n-type layer 222b, an n-type cladding layer 223b, a light emitting layer 224, a p-type cladding layer 225, and a p-type contact layer 226 are sequentially formed in a region other than the region 228 where dislocations are concentrated on the n-type GaN substrate 221b. Is formed. The n-type GaN substrate 221b, the n-type layer 222b, and the n-type cladding layer 223b have the same thickness and composition as the n-type GaN substrate 221, the n-type layer 222, and the n-type cladding layer 223 of the ninth reference embodiment, respectively. Have Here, the flat portions of the light emitting layer 224 and the p-type cladding layer 225 have a width (about 4.5 μm) smaller than the width of the n-type cladding layer 223b.

なお、第11参考形態のその他の構成は、上記第9参考形態と同様である。   The remaining configuration of the eleventh reference embodiment is the same as that of the ninth reference embodiment.

第11参考形態では、上記のように構成することによって、転位の集中している領域228に電流が流れることに起因するリーク電流の発生を抑制することができるなどの上記第9参考形態と同様の効果を得ることができる。   In the eleventh reference embodiment, the configuration as described above is the same as in the ninth reference embodiment, in which the occurrence of leakage current due to the current flowing in the region 228 where dislocations are concentrated can be suppressed. The effect of can be obtained.

図50は、図49に示した第11参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図49および図50を参照して、第11参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   FIG. 50 is a cross-sectional view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the eleventh reference embodiment shown in FIG. Next, with reference to FIGS. 49 and 50, a manufacturing process for the nitride-based semiconductor laser device according to the eleventh embodiment will be described.

まず、図40〜図43に示した第9参考形態と同様の製造プロセスを用いて、n側電極232までを形成する。   First, up to the n-side electrode 232 is formed using the same manufacturing process as in the ninth reference embodiment shown in FIGS.

次に、図50に示すように、ダイシングを用いて、窒化物系半導体レーザ素子と隣接する素子との境界領域において、p側パッド電極231の表面から、絶縁膜230を含むn型GaN基板221b、n型クラッド層223bおよびn型層222bの所定の深さまでの転位の集中している領域228を部分的に除去する。これにより、素子の転位の集中している領域228に、転位の集中している領域228の幅よりも大きい幅W4(たとえば、約60μm)を有する溝部273を形成する。この後、その溝部273に沿って、素子を各チップに分離する。このようにして、図49に示した第11参考形態による窒化物系半導体レーザ素子が形成される。   Next, as shown in FIG. 50, an n-type GaN substrate 221b including an insulating film 230 is formed from the surface of the p-side pad electrode 231 in the boundary region between the nitride-based semiconductor laser element and the adjacent element by dicing. The regions 228 where dislocations are concentrated up to a predetermined depth in the n-type cladding layer 223b and the n-type layer 222b are partially removed. Thus, a groove portion 273 having a width W4 (for example, about 60 μm) larger than the width of the region 228 where dislocations are concentrated is formed in the region 228 where dislocations are concentrated in the element. Thereafter, the element is separated into chips along the groove 273. Thus, the nitride-based semiconductor laser device according to the eleventh reference embodiment shown in FIG. 49 is formed.

第11参考形態の製造プロセスでは、上記のように、ダイシングを用いて素子を各チップに分離するための溝部273を形成することによって、溝部273の幅W4を転位の集中している領域228の幅よりも大きくすることができるので、上記第10参考形態の製造プロセスと同様、容易に、転位の集中している領域228を除去することができる。その結果、製造工程を簡略化することができる。   In the manufacturing process of the eleventh reference embodiment, as described above, the groove portion 273 for separating the element into each chip is formed using dicing, so that the width W4 of the groove portion 273 is reduced in the region 228 where dislocations are concentrated. Since the width can be larger than the width, the region 228 where dislocations are concentrated can be easily removed as in the manufacturing process of the tenth embodiment. As a result, the manufacturing process can be simplified.

(第2実施形態)
図51は、本発明の第2実施形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図51を参照して、この第2実施形態では、上記第9〜第11参考形態と異なり、n型GaN基板上の転位の集中している領域よりも内側の領域に、選択成長マスクを形成する場合について説明する。
(Second Embodiment)
FIG. 51 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the second embodiment of the invention. Referring to FIG. 51, in the second embodiment, unlike the ninth to eleventh reference embodiments, a selective growth mask is formed in a region inside the region where dislocations are concentrated on the n-type GaN substrate. The case where it does is demonstrated.

この第2実施形態による窒化物系半導体レーザ素子では、図51に示すように、n型GaN基板281の端部の近傍に、n型GaN基板281の裏面から表面にまで延びるとともに、約10μmの幅を有する転位の集中している領域288が、約400μmの周期でストライプ状(細長状)に形成されている。なお、n型GaN基板281は、上記第9参考形態のn型GaN基板221と同様の厚みおよび組成を有する。なお、n型GaN基板281は、本発明の「基板」の一例である。   In the nitride-based semiconductor laser device according to the second embodiment, as shown in FIG. 51, the n-type GaN substrate 281 extends from the back surface to the front surface in the vicinity of the end portion of the n-type GaN substrate 281 and has a thickness of about 10 μm. A region 288 having dislocations having a width is formed in a stripe shape (elongated shape) with a period of about 400 μm. The n-type GaN substrate 281 has the same thickness and composition as the n-type GaN substrate 221 of the ninth reference embodiment. The n-type GaN substrate 281 is an example of the “substrate” in the present invention.

ここで、第2実施形態では、図52に示すように、n型GaN基板281上の転位の集中している領域288よりも内側の領域に、約200nmの厚みを有するSiN膜からなるストライプ状(細長状)の選択成長マスク293が形成されている。この選択成長マスク293は、転位の集中している領域288の幅よりも小さい幅W5(約3μm)を有する。また、素子端部から選択成長マスク293の端部までの間隔W6は、約30μmである。なお、選択成長マスク293は、本発明の「第1選択成長マスク」の一例である。   Here, in the second embodiment, as shown in FIG. 52, in the region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281, a stripe shape made of a SiN film having a thickness of about 200 nm. A (long and narrow) selective growth mask 293 is formed. This selective growth mask 293 has a width W5 (about 3 μm) smaller than the width of the region 288 where dislocations are concentrated. The interval W6 from the element end to the end of the selective growth mask 293 is about 30 μm. The selective growth mask 293 is an example of the “first selective growth mask” in the present invention.

n型GaN基板281上の選択成長マスク293が形成された領域以外の領域には、図51に示すように、n型層282、n型クラッド層283、発光層284、p型クラッド層285およびp型コンタクト層286が順次形成されている。なお、p型クラッド層285は、凸部を有するとともに、p型コンタクト層286は、p型クラッド層285の平坦部以外の領域上に形成されている。そして、選択成長マスク293よりも内側に位置するp型クラッド層285の凸部と、そのp型クラッド層285の凸部上に形成されたp型コンタクト層286とによって、リッジ部287が構成される。また、選択成長マスク293よりも外側に位置するn型層282、n型クラッド層283、発光層284、p型クラッド層285およびp型コンタクト層286には、n型GaN基板281の転位が伝播することにより、転位の集中している領域288が形成されている。なお、n型層282、n型クラッド層283、発光層284、p型クラッド層285およびp型コンタクト層286は、それぞれ、上記第9参考形態のn型層222、n型クラッド層223、発光層224、p型クラッド層225およびp型コンタクト層226と同様の厚みおよび組成を有する。なお、n型層282、n型クラッド層283、発光層284、p型クラッド層285およびp型コンタクト層286は、本発明の「半導体素子層」の一例である。   As shown in FIG. 51, the region other than the region where the selective growth mask 293 is formed on the n-type GaN substrate 281 includes an n-type layer 282, an n-type cladding layer 283, a light emitting layer 284, a p-type cladding layer 285, and A p-type contact layer 286 is sequentially formed. The p-type cladding layer 285 has a convex portion, and the p-type contact layer 286 is formed on a region other than the flat portion of the p-type cladding layer 285. A ridge portion 287 is constituted by the convex portion of the p-type cladding layer 285 positioned inside the selective growth mask 293 and the p-type contact layer 286 formed on the convex portion of the p-type cladding layer 285. The Further, the dislocation of the n-type GaN substrate 281 propagates to the n-type layer 282, the n-type cladding layer 283, the light emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 located outside the selective growth mask 293. Thus, a region 288 where dislocations are concentrated is formed. Note that the n-type layer 282, the n-type cladding layer 283, the light emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 are the n-type layer 222, the n-type cladding layer 223, and the light emitting layer of the ninth reference embodiment, respectively. The layer 224, the p-type cladding layer 225, and the p-type contact layer 226 have the same thickness and composition. The n-type layer 282, the n-type cladding layer 283, the light emitting layer 284, the p-type cladding layer 285, and the p-type contact layer 286 are examples of the “semiconductor element layer” in the present invention.

ここで、第2実施形態では、n型GaN基板281上の転位の集中している領域288よりも内側の領域に位置する窒化物系半導体各層(282〜286)と、n型GaN基板281上の転位の集中している領域288に位置する窒化物系半導体各層(282〜286)との間には、凹部294が形成されている。   Here, in the second embodiment, the nitride-based semiconductor layers (282 to 286) located in the region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281 and the n-type GaN substrate 281 A recess 294 is formed between the nitride-based semiconductor layers (282 to 286) located in the region 288 where the dislocations are concentrated.

リッジ部287を構成するp型コンタクト層286上には、p側オーミック電極289が形成されている。そして、p側オーミック電極289の上面以外の領域を覆うように、絶縁膜290が形成されている。凹部294よりも内側に位置する絶縁膜290の表面上には、p側オーミック電極289の上面に接触するように、p側パッド電極291が形成されている。なお、p側オーミック電極289、絶縁膜290およびp側パッド電極291は、それぞれ、上記第9参考形態のp側オーミック電極229、絶縁膜230およびp側パッド電極231と同様の厚みおよび組成を有する。なお、p側オーミック電極289は、本発明の「表面側電極」の一例である。   A p-side ohmic electrode 289 is formed on the p-type contact layer 286 constituting the ridge portion 287. An insulating film 290 is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 289. A p-side pad electrode 291 is formed on the surface of the insulating film 290 located inside the recess 294 so as to be in contact with the upper surface of the p-side ohmic electrode 289. The p-side ohmic electrode 289, the insulating film 290, and the p-side pad electrode 291 have the same thickness and composition as the p-side ohmic electrode 229, the insulating film 230, and the p-side pad electrode 231 of the ninth reference embodiment, respectively. . The p-side ohmic electrode 289 is an example of the “surface-side electrode” in the present invention.

また、n型GaN基板281の裏面上には、n型GaN基板281の裏面の転位の集中している領域288以外の領域に接触するように、n側電極292が形成されている。なお、n側電極292は、上記第9参考形態のn側電極232と同様の厚みおよび組成を有する。   Further, an n-side electrode 292 is formed on the back surface of the n-type GaN substrate 281 so as to be in contact with a region other than the region 288 where dislocations are concentrated on the back surface of the n-type GaN substrate 281. The n-side electrode 292 has the same thickness and composition as the n-side electrode 232 of the ninth reference embodiment.

第2実施形態では、上記のように、n型GaN基板281上の転位の集中している領域288よりも内側の領域に、選択成長マスク293を形成することによって、n型GaN基板281上に窒化物系半導体各層(282〜286)を成長させる際に、選択成長マスク293上には窒化物系半導体各層(282〜286)が成長しないので、n型GaN基板281上の転位の集中している領域288よりも内側の領域に形成された窒化物系半導体各層(282〜286)と、n型GaN基板281上の転位の集中している領域288に形成された窒化物系半導体各層(282〜286)との間に凹部294を形成することができる。このため、転位の集中している領域288が形成された窒化物系半導体各層(282〜286)と、転位の集中している領域288が形成されていない窒化物系半導体各層(282〜286)とを凹部294により分断することができる。これにより、選択成長マスク293よりも内側に位置するp型コンタクト層286上にp側オーミック電極289を形成することによって、転位の集中している領域288に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域288が形成された窒化物系半導体各層(282〜286)と、転位の集中している領域288が形成されていない窒化物系半導体各層(282〜286)とが凹部294により分断されるので、転位の集中している領域288よりも内側の領域に位置する発光層284で発生した光が、転位の集中している領域288で吸収されるのを抑制することができる。これにより、転位の集中している領域288で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。   In the second embodiment, as described above, the selective growth mask 293 is formed in the region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281, thereby forming the n-type GaN substrate 281 on the n-type GaN substrate 281. When the nitride semiconductor layers (282 to 286) are grown, since the nitride semiconductor layers (282 to 286) are not grown on the selective growth mask 293, dislocations on the n-type GaN substrate 281 are concentrated. Each nitride-based semiconductor layer (282 to 286) formed in a region inside the region 288, and each nitride-based semiconductor layer (282 in the region 288 where dislocations are concentrated on the n-type GaN substrate 281) ˜286) can be formed with recesses 294. Therefore, each nitride-based semiconductor layer (282 to 286) in which dislocation-concentrated regions 288 are formed and each nitride-based semiconductor layer (282 to 286) in which dislocation-concentrated regions 288 are not formed. Can be divided by the recess 294. As a result, by forming the p-side ohmic electrode 289 on the p-type contact layer 286 located on the inner side of the selective growth mask 293, the leakage current caused by the current flowing in the region 288 where dislocations are concentrated can be reduced. Occurrence can be suppressed. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the nitride-based semiconductor laser element can be stabilized. In addition, each nitride-based semiconductor layer (282 to 286) in which dislocation-concentrated regions 288 are formed, and each nitride-based semiconductor layer (282 to 286) in which dislocation-concentrated regions 288 are not formed Are divided by the recesses 294, so that light generated in the light-emitting layer 284 located in a region inside the region 288 where dislocations are concentrated is prevented from being absorbed in the region 288 where dislocations are concentrated. be able to. Accordingly, light absorbed in the region 288 where dislocations are concentrated can be prevented from being emitted again at an unintended wavelength, so that deterioration of color purity due to such re-emission can be suppressed. it can.

図52〜図55は、図51に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図51〜図55を参照して、第2実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。   52 to 55 are a plan view and a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device according to the second embodiment shown in FIG. A manufacturing process for the nitride-based semiconductor laser device according to the second embodiment is now described with reference to FIGS.

まず、図52および図53に示すように、図3〜図6に示した第1参考形態と同様の製造プロセスを用いて、n型GaN基板281を形成した後、プラズマCVD法を用いて、n型GaN基板281上の所定領域に、約200nmの厚みを有するSiN膜からなるストライプ状(細長状)の選択成長マスク293を形成する。具体的には、n型GaN基板281上に、転位の集中している領域288を挟むように約60μmの間隔W7(W6×2)を隔てて、約3μmの幅W5を有する選択成長マスク293を形成する。   First, as shown in FIGS. 52 and 53, an n-type GaN substrate 281 is formed using a manufacturing process similar to that of the first reference embodiment shown in FIGS. A stripe-shaped (elongated) selective growth mask 293 made of a SiN film having a thickness of about 200 nm is formed in a predetermined region on the n-type GaN substrate 281. Specifically, the selective growth mask 293 having a width W5 of about 3 μm is provided on the n-type GaN substrate 281 with a gap W7 (W6 × 2) of about 60 μm so as to sandwich a region 288 where dislocations are concentrated. Form.

次に、図54に示すように、MOCVD法を用いて、選択成長マスク293が形成されたn型GaN基板281上に、n型層282、n型クラッド層283、発光層284、p型クラッド層285およびp型コンタクト層286を順次形成する。   Next, as shown in FIG. 54, an n-type layer 282, an n-type clad layer 283, a light emitting layer 284, and a p-type clad are formed on the n-type GaN substrate 281 on which the selective growth mask 293 is formed by using the MOCVD method. Layer 285 and p-type contact layer 286 are sequentially formed.

この際、第2実施形態では、選択成長マスク293上には、窒化物系半導体各層(282〜286)が形成されないので、n型GaN基板281上の転位の集中している領域288よりも内側の領域に形成された窒化物系半導体各層(282〜286)と、n型GaN基板281上の転位の集中している領域288に形成された窒化物系半導体各層(282〜286)との間には、凹部294が形成される。また、n型GaN基板281上の転位の集中している領域288に形成された窒化物系半導体各層(282〜286)には、n型GaN基板281の転位が伝播することにより、n型GaN基板281の裏面からp型コンタクト層286の上面にまで延びる転位の集中している領域288が形成される。   At this time, in the second embodiment, since the nitride-based semiconductor layers (282 to 286) are not formed on the selective growth mask 293, the inner side of the region 288 where dislocations are concentrated on the n-type GaN substrate 281. Between the nitride-based semiconductor layers (282 to 286) formed in the region and the nitride-based semiconductor layers (282 to 286) formed in the region 288 where dislocations are concentrated on the n-type GaN substrate 281. A recess 294 is formed. In addition, the dislocations of the n-type GaN substrate 281 propagate to the nitride-based semiconductor layers (282 to 286) formed in the region 288 where dislocations are concentrated on the n-type GaN substrate 281, thereby causing the n-type GaN substrate 281 to propagate. A region 288 where dislocations are concentrated extending from the back surface of the substrate 281 to the top surface of the p-type contact layer 286 is formed.

次に、図55に示すように、図8〜図11に示した第1参考形態と同様の製造プロセスを用いて、凹部294よりも内側に位置するp型コンタクト層286上にp側オーミック電極289を形成するとともに、p型クラッド層285の凸部とp型コンタクト層286とによって構成されるリッジ部287を形成する。また、p側オーミック電極289の上面以外の領域を覆うように、絶縁膜290を形成した後、凹部294よりも内側に位置する絶縁膜290の表面上に、p側オーミック電極289の上面に接触するように、p側パッド電極291を形成する。この後、n型GaN基板281の裏面を研磨する。   Next, as shown in FIG. 55, using the same manufacturing process as that of the first reference embodiment shown in FIGS. 289 is formed, and a ridge portion 287 composed of the convex portion of the p-type cladding layer 285 and the p-type contact layer 286 is formed. Further, after forming the insulating film 290 so as to cover the region other than the upper surface of the p-side ohmic electrode 289, the upper surface of the p-side ohmic electrode 289 is contacted on the surface of the insulating film 290 located inside the recess 294. Thus, the p-side pad electrode 291 is formed. Thereafter, the back surface of the n-type GaN substrate 281 is polished.

最後に、図51に示したように、真空蒸着法を用いて、n型GaN基板281の裏面上の全面に、n側電極292を構成する金属層(図示せず)を形成した後、転位の集中している領域288に位置する金属層を除去することによって、第2実施形態による窒化物系半導体レーザ素子が形成される。   Finally, as shown in FIG. 51, a metal layer (not shown) constituting the n-side electrode 292 is formed on the entire back surface of the n-type GaN substrate 281 using a vacuum deposition method, and then dislocations are formed. The nitride-based semiconductor laser device according to the second embodiment is formed by removing the metal layer located in the concentrated region 288.

第2実施形態の製造プロセスでは、上記のように、n型GaN基板281上の転位の集中している領域288よりも内側の領域に、転位の集中している領域288の幅よりも小さい幅W5を有する選択成長マスク293を形成することによって、選択成長マスク293の表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク293の表面から、選択成長マスク293の近傍に位置する成長中の窒化物系半導体各層(282〜286)の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長マスク293の近傍に位置する成長中の窒化物系半導体各層(282〜286)の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク293の近傍に位置する窒化物系半導体各層(282〜286)の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層(282〜286)の厚みが、選択成長マスク293の近傍の位置と選択成長マスク293から遠い位置とで不均一になるのを抑制することができる。   In the manufacturing process of the second embodiment, as described above, a width smaller than the width of the region 288 where dislocations are concentrated in the region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281. By forming the selective growth mask 293 having W5, the total amount of the source gas reaching the entire surface of the selective growth mask 293 is reduced, and accordingly, the position of the source growth gas 293 is positioned in the vicinity of the selective growth mask 293. As a result, the amount of source gas and its decomposition products that diffuse into the surface of each growing nitride semiconductor layer (282 to 286) is reduced. As a result, an increase in the amount of the source gas and its decomposition product supplied to the surface of each growing nitride-based semiconductor layer (282 to 286) located in the vicinity of the selective growth mask 293 can be reduced. It is possible to prevent the nitride-based semiconductor layers (282 to 286) located in the vicinity of the substrate from increasing in thickness. As a result, the thickness of each nitride-based semiconductor layer (282 to 286) can be prevented from becoming nonuniform between a position near the selective growth mask 293 and a position far from the selective growth mask 293.

(第12参考形態)
図56は、本発明の第12参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。図56を参照して、この第12参考形態では、上記第2実施形態と異なり、n型GaN基板281上の転位の集中している領域288および転位の集中している領域288よりも内側の領域に、それぞれ、約100nmの厚みを有するSiN膜からなる選択成長マスク313aおよび313bが形成されている。選択成長マスク313aは、転位の集中している領域288の幅よりも大きい幅W8(約188μm)を有する。また、選択成長マスク313bは、転位の集中している領域288の幅よりも小さい幅W9(約2μm)を有する。そして、選択成長マスク313bは、選択成長マスク313aから約5μmの間隔W10を隔てて配置されている。また、選択成長マスク313b間の間隔W11は、約10μmである。なお、選択成長マスク313aは、本発明の「第2選択成長マスク」の一例であり、選択成長マスク313bは、本発明の「第1選択成長マスク」の一例である。
( 12th reference form)
FIG. 56 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to the twelfth embodiment of the present invention. Referring to FIG. 56, in the twelfth reference embodiment, unlike the second embodiment, dislocation-concentrated regions 288 and dislocation-concentrated regions 288 on the n-type GaN substrate 281 are provided. In the region, selective growth masks 313a and 313b made of an SiN film having a thickness of about 100 nm are formed. The selective growth mask 313a has a width W8 (about 188 μm) larger than the width of the region 288 where dislocations are concentrated. The selective growth mask 313b has a width W9 (about 2 μm) smaller than the width of the region 288 where dislocations are concentrated. The selective growth mask 313b is disposed with a gap W10 of about 5 μm from the selective growth mask 313a. The interval W11 between the selective growth masks 313b is about 10 μm. The selective growth mask 313a is an example of the “second selective growth mask” in the present invention, and the selective growth mask 313b is an example of the “first selective growth mask” in the present invention.

そして、n型GaN基板281上の選択成長マスク313aおよび313bが形成された領域以外の領域には、n型層282a、n型クラッド層283a、発光層284a、p型クラッド層285aおよびp型コンタクト層286aが順次形成されている。また、p型クラッド層285aは、凸部を有するとともに、p型コンタクト層286aは、p型クラッド層285aの平坦部以外の領域上に形成されている。そして、選択成長マスク313bよりも内側に位置するp型クラッド層285aの凸部と、そのp型クラッド層285aの凸部上に形成されたp型コンタクト層286aとによって、リッジ部287aが構成される。そして、発光層284aおよびp型クラッド層285aの平坦部は、n型クラッド層285aの幅よりも小さい幅(約10.5μm)を有する。   The n-type layer 282a, the n-type clad layer 283a, the light emitting layer 284a, the p-type clad layer 285a, and the p-type contact are formed in regions other than the region where the selective growth masks 313a and 313b are formed on the n-type GaN substrate 281. Layers 286a are sequentially formed. The p-type cladding layer 285a has a convex portion, and the p-type contact layer 286a is formed on a region other than the flat portion of the p-type cladding layer 285a. A ridge portion 287a is constituted by the convex portion of the p-type cladding layer 285a located inside the selective growth mask 313b and the p-type contact layer 286a formed on the convex portion of the p-type cladding layer 285a. The The flat portions of the light emitting layer 284a and the p-type cladding layer 285a have a width (about 10.5 μm) smaller than the width of the n-type cladding layer 285a.

ここで、第12参考形態では、n型GaN基板281上に形成された窒化物系半導体各層(282a〜286a)に、転位の集中している領域288が形成されていない。また、n型GaN基板281上の転位の集中している領域288側に位置する窒化物系半導体各層(282a〜286a)と、n型GaN基板281上の中央部に位置する窒化物系半導体各層(282a〜286a)との間には、凹部314が形成されている。 Here, in the twelfth reference embodiment, the region 288 where dislocations are concentrated is not formed in each nitride-based semiconductor layer (282a to 286a) formed on the n-type GaN substrate 281. In addition, each nitride-based semiconductor layer (282a to 286a) located on the n-type GaN substrate 281 on the region 288 side where dislocations are concentrated, and each nitride-based semiconductor layer located in the center on the n-type GaN substrate 281 A recess 314 is formed between (282a to 286a).

また、リッジ部287aを構成するp型コンタクト層286a上には、p側オーミック電極289aが形成されている。そして、p側オーミック電極289aの上面以外の領域を覆うように、絶縁膜310が形成されている。絶縁膜310の表面上の所定領域には、p側オーミック電極289aの上面に接触するように、p側パッド電極311が形成されている。このp側パッド電極311の一方の端部は、転位の集中している領域288上に位置する絶縁膜310上に配置されているとともに、他方の端部は、p型クラッド層285aの平坦部上に位置する絶縁膜310上に配置されている。なお、n型GaN基板281、n型層282a、n型クラッド層283a、発光層284a、p型クラッド層285a、p型コンタクト層286aおよびp側オーミック電極289aは、それぞれ、上記第9参考形態のn型GaN基板221、n型層222、n型クラッド層223、発光層224、p型クラッド層225、p型コンタクト層226およびp側オーミック電極229と同様の厚みおよび組成を有する。また、絶縁膜310およびp側パッド電極311は、それぞれ、上記第9参考形態の絶縁膜230およびp側パッド電極231と同様の厚みおよび組成を有する。   A p-side ohmic electrode 289a is formed on the p-type contact layer 286a constituting the ridge portion 287a. An insulating film 310 is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 289a. A p-side pad electrode 311 is formed in a predetermined region on the surface of the insulating film 310 so as to be in contact with the upper surface of the p-side ohmic electrode 289a. One end of the p-side pad electrode 311 is disposed on the insulating film 310 located on the region 288 where dislocations are concentrated, and the other end is a flat portion of the p-type cladding layer 285a. It is disposed on the insulating film 310 located above. Note that the n-type GaN substrate 281, the n-type layer 282a, the n-type clad layer 283a, the light emitting layer 284a, the p-type clad layer 285a, the p-type contact layer 286a, and the p-side ohmic electrode 289a are each of the ninth reference embodiment. The n-type GaN substrate 221, the n-type layer 222, the n-type cladding layer 223, the light emitting layer 224, the p-type cladding layer 225, the p-type contact layer 226, and the p-side ohmic electrode 229 have the same thickness and composition. The insulating film 310 and the p-side pad electrode 311 have the same thickness and composition as the insulating film 230 and the p-side pad electrode 231 of the ninth reference embodiment, respectively.

また、n型GaN基板281の裏面上には、上記第2実施形態と同様、n型GaN基板281の裏面の転位の集中している領域288以外の領域に接触するように、n側電極292が形成されている。   Further, on the back surface of the n-type GaN substrate 281, similarly to the second embodiment, the n-side electrode 292 is in contact with a region other than the region 288 where dislocations are concentrated on the back surface of the n-type GaN substrate 281. Is formed.

12参考形態では、上記のように、n型GaN基板281上の転位の集中している領域288に、選択成長マスク313aを形成することによって、n型GaN基板281上に窒化物系半導体各層(282a〜286a)を成長させる際に、選択成長マスク313a上には窒化物系半導体各層(282a〜286a)が成長しないので、窒化物系半導体各層(282a〜286a)に転位の集中している領域288が形成されるのを抑制することができる。これにより、転位の集中している領域288に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域288に流れる電流を低減することができるので、転位の集中している領域288からの不必要な発光を低減できる。 In the twelfth reference embodiment, as described above, by forming the selective growth mask 313a in the region 288 where dislocations are concentrated on the n-type GaN substrate 281, each nitride semiconductor layer on the n-type GaN substrate 281 is formed. When growing (282a to 286a), since the nitride-based semiconductor layers (282a to 286a) do not grow on the selective growth mask 313a, dislocations are concentrated in the nitride-based semiconductor layers (282a to 286a). The formation of the region 288 can be suppressed. Thus, the occurrence of leakage current due to the current flowing through the region 288 where dislocations are concentrated can be suppressed. As a result, the light output during constant current driving of the element can be stabilized, so that the operation of the nitride-based semiconductor laser element can be stabilized. In addition, since current flowing in the region 288 where dislocations are concentrated can be reduced, unnecessary light emission from the region 288 where dislocations are concentrated can be reduced.

図57〜図60は、図56に示した第12参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図56〜図60を参照して、第12参考形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。 57 to 60 are a plan view and a cross-sectional view for explaining a manufacturing process of the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. Next, with reference to FIGS. 56 to 60, a manufacturing process of the nitride semiconductor laser element according to the twelfth embodiment will be described.

まず、図57および図58に示すように、図3〜図6に示した第1参考形態と同様の製造プロセスを用いて、n型GaN基板281を形成した後、プラズマCVD法を用いて、n型GaN基板281上の所定領域に、約100nmの厚みを有するSiN膜からなるストライプ状(細長状)の選択成長マスク313aおよび313bを形成する。具体的には、n型GaN基板281上の転位の集中している領域288に、約376μmの幅W12(W8×2)を有する選択成長マスク313aを形成する。また、n型GaN基板281上に、選択成長マスク313aから約5μmの間隔W10を隔てて、約2μmの幅W9を有する選択成長マスク313bを形成する。また、選択成長マスク313b間の間隔W11は、約10μmにする。   First, as shown in FIGS. 57 and 58, an n-type GaN substrate 281 is formed using a manufacturing process similar to that of the first reference embodiment shown in FIGS. Striped (elongated) selective growth masks 313a and 313b made of a SiN film having a thickness of about 100 nm are formed in a predetermined region on the n-type GaN substrate 281. Specifically, a selective growth mask 313a having a width W12 (W8 × 2) of about 376 μm is formed in a region 288 where dislocations are concentrated on the n-type GaN substrate 281. Also, a selective growth mask 313b having a width W9 of about 2 μm is formed on the n-type GaN substrate 281 with a gap W10 of about 5 μm from the selective growth mask 313a. The interval W11 between the selective growth masks 313b is about 10 μm.

次に、図59に示すように、MOCVD法を用いて、選択成長マスク313aおよび313bが形成されたn型GaN基板281上に、n型層282a、n型クラッド層283a、発光層284a、p型クラッド層285aおよびp型コンタクト層286aを順次形成する。   Next, as shown in FIG. 59, an n-type layer 282a, an n-type clad layer 283a, a light-emitting layer 284a, and a p-type layer are formed on the n-type GaN substrate 281 on which the selective growth masks 313a and 313b are formed using the MOCVD method. A mold cladding layer 285a and a p-type contact layer 286a are sequentially formed.

この際、第12参考形態では、選択成長マスク313aおよび313b上に、窒化物系半導体各層(282a〜286a)が形成されない。このため、窒化物系半導体各層(282a〜286a)には、転位の集中している領域288が形成されない。また、n型GaN基板281上の転位の集中している領域288側に形成された窒化物系半導体各層(282a〜286a)と、n型GaN基板281上の中央部に形成された窒化物系半導体各層(282a〜286a)との間には、凹部314が形成される。 At this time, in the twelfth reference embodiment, the nitride semiconductor layers (282a to 286a) are not formed on the selective growth masks 313a and 313b. For this reason, the region 288 where dislocations are concentrated is not formed in each nitride-based semiconductor layer (282a to 286a). Further, each nitride-based semiconductor layer (282a to 286a) formed on the n-type GaN substrate 281 on the side of the region 288 where dislocations are concentrated, and a nitride-based layer formed in the central portion on the n-type GaN substrate 281. A recess 314 is formed between the semiconductor layers (282a to 286a).

次に、図60に示すように、図8〜図11に示した第1参考形態と同様の製造プロセスを用いて、凹部314よりも内側に位置するp型コンタクト層286a上にp側オーミック電極289aを形成するとともに、p型クラッド層285aの凸部とp型コンタクト層286aとによって構成されるリッジ部287aを形成する。また、p側オーミック電極289aの上面以外の領域を覆うように、絶縁膜310を形成した後、絶縁膜310の表面上の所定領域に、p側オーミック電極289aの上面に接触するように、p側パッド電極311を形成する。この後、n型GaN基板281の裏面を研磨する。   Next, as shown in FIG. 60, the p-side ohmic electrode is formed on the p-type contact layer 286 a located inside the recess 314 using the same manufacturing process as that of the first reference embodiment shown in FIGS. 8 to 11. In addition to forming 289a, a ridge portion 287a constituted by the convex portion of the p-type cladding layer 285a and the p-type contact layer 286a is formed. In addition, after forming the insulating film 310 so as to cover a region other than the upper surface of the p-side ohmic electrode 289a, the p-side ohmic electrode 289a is contacted with the upper surface of the p-side ohmic electrode 289a in a predetermined region on the surface of the insulating film 310. A side pad electrode 311 is formed. Thereafter, the back surface of the n-type GaN substrate 281 is polished.

最後に、図56に示したように、真空蒸着法を用いて、n型GaN基板281の裏面上の全面に、n側電極292を構成する金属層(図示せず)を形成した後、転位の集中している領域288に位置する金属層を除去することによって、第12参考形態による窒化物系半導体レーザ素子が形成される。 Finally, as shown in FIG. 56, after a metal layer (not shown) constituting the n-side electrode 292 is formed on the entire back surface of the n-type GaN substrate 281 by using a vacuum evaporation method, By removing the metal layer located in the concentrated region 288, the nitride-based semiconductor laser device according to the twelfth embodiment is formed.

12参考形態の製造プロセスでは、上記のように、n型GaN基板281上の転位の集中している領域288よりも内側の領域に、転位の集中している領域288の幅よりも小さい幅W9を有する選択成長マスク313bを形成することによって、窒化物系半導体各層(282a〜286a)を成長させる際に、選択成長マスク313bの表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク313bの表面から、選択成長マスク313bの近傍に位置する成長中の窒化物系半導体各層(282a〜286a)の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長313bの近傍に位置する成長中の窒化物系半導体各層(282a〜286a)の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク313bの近傍に位置する窒化物系半導体各層(282a〜286a)の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層(282a〜286a)の厚みが、選択成長マスク313bの近傍の位置と選択成長マスク313bから遠い位置とで不均一になるのを抑制することができる。 In the manufacturing process of the twelfth reference embodiment, as described above, a width smaller than the width of the region 288 where dislocations are concentrated in the region inside the region 288 where dislocations are concentrated on the n-type GaN substrate 281. By forming the selective growth mask 313b having W9, when the nitride-based semiconductor layers (282a to 286a) are grown, the total amount of source gas reaching the entire surface of the selective growth mask 313b is reduced. The amount of source gas and its decomposition products that are surface diffused from the surface of the selective growth mask 313b to the surface of each growing nitride semiconductor layer (282a to 286a) located in the vicinity of the selective growth mask 313b is reduced. As a result, an increase in the amount of source gas supplied to the surface of each of the growing nitride-based semiconductor layers (282a to 286a) located in the vicinity of the selective growth 313b and its decomposition products can be reduced, so that the selective growth mask 313b An increase in the thickness of each nitride-based semiconductor layer (282a to 286a) located in the vicinity can be suppressed. As a result, the thickness of each nitride-based semiconductor layer (282a to 286a) can be prevented from becoming nonuniform between a position near the selective growth mask 313b and a position far from the selective growth mask 313b.

図61は、第12参考形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。次に、図61を参照して、第12参考形態の変形例による窒化物系半導体レーザ素子の製造プロセスについて説明する。 FIG. 61 is a plan view for explaining the manufacturing process for the nitride-based semiconductor laser device according to the modification of the twelfth reference embodiment. Next, with reference to FIG. 61, a manufacturing process of the nitride semiconductor laser element according to the modification of the twelfth reference embodiment will be described.

この第12参考形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、図61に示すように、n型GaN基板281上に、転位の集中している領域(図示せず)の幅よりも小さい幅W13(約3μm)を有する選択成長マスク323bを、素子形成領域281bを囲むように形成する。この際、複数の開口部323c(素子形成領域281b)が素子分離方向(図61のA方向)に沿って所定のピッチで配置され、かつ、劈開方向(図61のB方向)に隣接する開口部323c(素子形成領域281b)が互い違いに配置されるように、選択成長マスク323bを形成する。なお、開口部323c(素子形成領域281b)のB方向の幅W14は、約12μmに設定する。また、選択成長マスク323aを、選択成長マスク323bから約8μmの間隔W15を隔てた全領域に形成する。 In the manufacturing process of the nitride-based semiconductor laser device according to the modification of the twelfth reference embodiment, as shown in FIG. 61, the width of a region (not shown) where dislocations are concentrated on the n-type GaN substrate 281 is obtained. A selective growth mask 323b having a smaller width W13 (about 3 μm) is formed so as to surround the element formation region 281b. At this time, a plurality of openings 323c (element formation regions 281b) are arranged at a predetermined pitch along the element isolation direction (A direction in FIG. 61) and are adjacent to the cleavage direction (B direction in FIG. 61). The selective growth mask 323b is formed so that the portions 323c (element formation regions 281b) are alternately arranged. The width W14 in the B direction of the opening 323c (element formation region 281b) is set to about 12 μm. Further, the selective growth mask 323a is formed in the entire region separated from the selective growth mask 323b by an interval W15 of about 8 μm.

この後、上記第12参考形態の製造プロセスと同様、窒化物系半導体各層(図示せず)を形成した後、絶縁膜(図示せず)および電極各層(図示せず)を形成する。 Thereafter, similar to the manufacturing process of the twelfth embodiment, after forming each nitride-based semiconductor layer (not shown), an insulating film (not shown) and each electrode layer (not shown) are formed.

12参考形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、上記のように、n型GaN基板281上に、複数の開口部323cを有するとともに、その開口部323cがA方向に沿って所定のピッチで配置され、かつ、B方向に隣接する開口部323cが互い違いに配置された選択成長マスク323bを形成した後、n型GaN基板281の選択成長マスク323bが形成された領域以外の領域上に窒化物系半導体各層を形成することによって、選択成長マスク323b上には窒化物系半導体各層が形成されないので、窒化物系半導体各層は、n型GaN基板281上の開口部323cに対応する領域にのみ形成される。これにより、n型GaN基板281の開口部323cに対応する領域上に形成された窒化物系半導体各層のA方向の距離は、n型GaN基板281上にA方向に連続して窒化物系半導体各層が形成される場合の窒化物系半導体各層のA方向の距離よりも小さくなるので、A方向の距離が小さくなる分、クラックが発生するのを抑制することができる。この場合、B方向に隣接する開口部323c(素子形成領域281b)が互い違いに配置されているので、A方向にも素子形成領域281bを互い違いに隣接して配置することができる。これにより、クラックの発生を防止しながら、n型GaN基板281上にA方向に連続して窒化物系半導体各層を形成する場合と同等の素子形成領域を得ることができるので、クラックの発生を防止しながら、n型GaN基板281の利用効率が低下するのを抑制することができる。 In the manufacturing process of the nitride-based semiconductor laser device according to the modification of the twelfth reference embodiment, as described above, the n-type GaN substrate 281 has the plurality of openings 323c, and the openings 323c are along the A direction. After forming the selective growth mask 323b that is arranged at a predetermined pitch and the openings 323c adjacent to each other in the B direction are alternately arranged, the region other than the region where the selective growth mask 323b of the n-type GaN substrate 281 is formed is formed. By forming each nitride-based semiconductor layer on the region, the nitride-based semiconductor layers are not formed on the selective growth mask 323b. Therefore, each nitride-based semiconductor layer corresponds to the opening 323c on the n-type GaN substrate 281. It is formed only in the area to be. Thereby, the distance in the A direction of each nitride-based semiconductor layer formed on the region corresponding to the opening 323c of the n-type GaN substrate 281 is the nitride-based semiconductor continuously on the n-type GaN substrate 281 in the A direction. Since the distance is smaller than the distance in the A direction of each nitride-based semiconductor layer when each layer is formed, the occurrence of cracks can be suppressed as the distance in the A direction becomes smaller. In this case, since the openings 323c (element formation regions 281b) adjacent to each other in the B direction are alternately arranged, the element formation regions 281b can be alternately adjacent to each other in the A direction. As a result, it is possible to obtain an element formation region equivalent to the case where each nitride-based semiconductor layer is continuously formed in the A direction on the n-type GaN substrate 281 while preventing the occurrence of cracks. While preventing, it can suppress that the utilization efficiency of the n-type GaN board | substrate 281 falls.

(第13参考形態)
図62は、本発明の第13参考形態による窒化物系半導体レーザ素子の構造を示した平面図である。図63は、図62の500−500線に沿った断面図である。図64は、図62および図63に示した第13参考形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。図62〜図64を参照して、この第13参考形態では、上記第9〜第12参考形態及び第2実施形態と異なり、n型クラッド層までの転位の集中している領域を除去するとともに、窒化物系半導体レーザ素子を半導体レーザ内部に装着する場合について説明する。
( 13th reference form)
Figure 62 is a thirteenth plan view showing a structure of a nitride-based semiconductor laser device according to another embodiment of the present invention. 63 is a cross-sectional view taken along line 500-500 in FIG. FIG. 64 is a cross-sectional view showing details of the light emitting layer of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIGS. 62 and 63. Referring to FIGS. 62-64, this thirteenth reference embodiment, unlike the ninth to twelfth reference embodiment and the second implementation embodiment, to remove the area where concentrated to dislocations to the n-type cladding layer At the same time, the case where the nitride semiconductor laser element is mounted inside the semiconductor laser will be described.

13参考形態による窒化物系半導体レーザ素子330では、図63に示すように、約100μmの厚みを有するとともに、約5×1018cm−3のキャリア濃度を有する酸素がドープされたn型GaN基板331上に、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量を有するSiがドープされたn型GaNからなるn型層332が形成されている。なお、n型GaN基板331は、ウルツ鉱型構造を有するとともに、(0001)面の表面を有している。また、n型GaN基板331およびn型層332の両端部の近傍には、それぞれ、n型GaN基板331の裏面からn型層332の上面にまで延びるとともに、約10μmの幅を有する転位の集中している領域331aがストライプ状(細長状)に形成されている。なお、n型GaN基板331は、本発明の「基板」の一例であり、n型層332は、本発明の「半導体素子層」および「第1半導体層」の一例である。 In the nitride-based semiconductor laser device 330 according to the thirteenth embodiment, as shown in FIG. 63, n-type GaN having a thickness of about 100 μm and doped with oxygen having a carrier concentration of about 5 × 10 18 cm −3. An n-type layer 332 made of n-type GaN doped with Si and having a thickness of about 100 nm and a doping amount of about 5 × 10 18 cm −3 is formed on the substrate 331. The n-type GaN substrate 331 has a wurtzite type structure and a (0001) plane surface. Further, in the vicinity of both end portions of the n-type GaN substrate 331 and the n-type layer 332, concentration of dislocations extending from the back surface of the n-type GaN substrate 331 to the upper surface of the n-type layer 332 and having a width of about 10 μm, respectively. The region 331a is formed in a stripe shape (elongated shape). The n-type GaN substrate 331 is an example of the “substrate” in the present invention, and the n-type layer 332 is an example of the “semiconductor element layer” and the “first semiconductor layer” in the present invention.

ここで、第13参考形態では、n型層332の転位の集中している領域331a以外の領域上に、n型GaN基板331の幅よりも小さい幅D1(約7.5μm)を有するn型クラッド層333、発光層334およびp型クラッド層335が順次形成されている。 Here, in the thirteenth embodiment, the n-type layer 332 has an n-type having a width D1 (about 7.5 μm) smaller than the width of the n-type GaN substrate 331 on a region other than the region 331a where dislocations are concentrated. A cladding layer 333, a light emitting layer 334, and a p-type cladding layer 335 are sequentially formed.

n型クラッド層333は、約400nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.05Ga0.95Nからなる。なお、n型クラッド層333は、本発明の「半導体素子層」および「第1半導体層」の一例である。 n-type cladding layer 333 has a thickness of about 400 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3. It consists of 05 Ga 0.95 N. The n-type cladding layer 333 is an example of the “semiconductor element layer” and “first semiconductor layer” in the present invention.

また、発光層334は、図64に示すように、n型キャリアブロック層334aと、n型光ガイド層334bと、MQW活性層334eと、アンドープの光ガイド層334fと、p型キャップ層334gとによって構成されている。n型キャリアブロック層334aは、約5nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型Al0.1Ga0.9Nからなる。n型光ガイド層334bは、約100nmの厚みを有するとともに、約5×1018cm−3のドーピング量および約5×1018cm−3のキャリア濃度を有するSiがドープされたn型GaNからなる。また、MQW活性層334eは、約20nmの厚みを有するアンドープIn0.05Ga0.95Nからなる4層の障壁層334cと、約3nmの厚みを有するアンドープIn0.15Ga0.85Nからなる3層の井戸層334dとが交互に積層されている。なお、発光層334は、本発明の「半導体素子層」の一例であり、MQW活性層334eは、本発明の「活性層」の一例である。また、アンドープの光ガイド層334fは、約100nmの厚みを有するアンドープGaNからなる。p型キャップ層334gは、約20nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.1Ga0.9Nからなる。 As shown in FIG. 64, the light emitting layer 334 includes an n-type carrier block layer 334a, an n-type light guide layer 334b, an MQW active layer 334e, an undoped light guide layer 334f, and a p-type cap layer 334g. It is constituted by. n-type carrier blocking layer 334a has a thickness of about 5 nm, n-type Al 0 doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 0.1 Ga 0.9 N. n-type optical guide layer 334b has a thickness of about 100 nm, from n-type GaN doped with Si having a carrier concentration of about 5 × 10 18 cm -3 doping amount and about 5 × 10 18 cm -3 Become. The MQW active layer 334e includes four barrier layers 334c made of undoped In 0.05 Ga 0.95 N having a thickness of about 20 nm, and undoped In 0.15 Ga 0.85 N having a thickness of about 3 nm. The three well layers 334d made of are stacked alternately. The light emitting layer 334 is an example of the “semiconductor element layer” in the present invention, and the MQW active layer 334e is an example of the “active layer” in the present invention. The undoped light guide layer 334f is made of undoped GaN having a thickness of about 100 nm. The p-type cap layer 334g has a thickness of about 20 nm and is doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 . It consists of 1 Ga 0.9 N.

また、図63に示すように、p型クラッド層335は、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型Al0.05Ga0.95Nからなる。このp型クラッド層335は、平坦部335aと、平坦部335aの中央から上方に突出するように形成された凸部335bとを含んでいる。そして、p型クラッド層335の平坦部335aが、上記したn型GaN基板331の幅よりも小さく、かつ、発光層334の幅と同じ幅D1(約7.5μm)を有するとともに、約100nmの厚みを有している。また、p型クラッド層335の凸部335bは、発光層334の幅よりも小さい幅W16(約1.5μm)を有するとともに、平坦部335aの上面から約300nmの突出高さを有している。なお、p型クラッド層335は、本発明の「半導体素子層」および「第2半導体層」の一例である。 As shown in FIG. 63, the p-type cladding layer 335 includes a p-type Al 0 doped with Mg having a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3. 0.05 Ga 0.95 N. The p-type cladding layer 335 includes a flat portion 335a and a convex portion 335b formed so as to protrude upward from the center of the flat portion 335a. The flat portion 335a of the p-type cladding layer 335 is smaller than the width of the n-type GaN substrate 331 and has the same width D1 (about 7.5 μm) as the width of the light emitting layer 334, and is about 100 nm. It has a thickness. The convex portion 335b of the p-type cladding layer 335 has a width W16 (about 1.5 μm) smaller than the width of the light emitting layer 334, and has a protruding height of about 300 nm from the upper surface of the flat portion 335a. . The p-type cladding layer 335 is an example of the “semiconductor element layer” and “second semiconductor layer” in the present invention.

p型クラッド層335の凸部335b上には、約10nmの厚みを有するとともに、約4×1019cm−3のドーピング量および約5×1017cm−3のキャリア濃度を有するMgがドープされたp型GaNからなるp型コンタクト層336が形成されている。そして、p型クラッド層335の凸部335bとp型コンタクト層336とによって、電流通路領域となるストライプ状(細長状)のリッジ部337が構成されている。また、リッジ部337を構成するp型コンタクト層336上には、下層から上層に向かって、約5nmの厚みを有するPt層と、約100nmの厚みを有するPd層と、約150nmの厚みを有するAu層とによって構成されるp側オーミック電極338が形成されている。なお、p型クラッド層335およびp型コンタクト層336は、本発明の「半導体素子層」および「第2半導体層」の一例であり、p側オーミック電極338は、本発明の「表面側電極」の一例である。また、p側オーミック電極338の上面以外の領域を覆うように、約250nmの厚みを有するSiN膜からなる絶縁膜339が形成されている。 On the convex portion 335b of the p-type cladding layer 335, Mg having a thickness of about 10 nm, a doping amount of about 4 × 10 19 cm −3 and a carrier concentration of about 5 × 10 17 cm −3 is doped. A p-type contact layer 336 made of p-type GaN is formed. The projecting portion 335b of the p-type cladding layer 335 and the p-type contact layer 336 constitute a stripe-shaped (elongated) ridge portion 337 serving as a current path region. Further, on the p-type contact layer 336 constituting the ridge portion 337, a Pt layer having a thickness of about 5 nm, a Pd layer having a thickness of about 100 nm, and a thickness of about 150 nm are formed from the lower layer to the upper layer. A p-side ohmic electrode 338 composed of the Au layer is formed. The p-type cladding layer 335 and the p-type contact layer 336 are examples of the “semiconductor element layer” and the “second semiconductor layer” of the present invention, and the p-side ohmic electrode 338 is the “surface-side electrode” of the present invention. It is an example. Further, an insulating film 339 made of a SiN film having a thickness of about 250 nm is formed so as to cover a region other than the upper surface of the p-side ohmic electrode 338.

ここで、第13参考形態では、図62および図63に示すように、絶縁膜339の所定領域上に、p側オーミック電極338の上面と接触するように、n型GaN基板331の幅よりも小さい幅B1(約150μm)を有するp側パッド電極341が形成されている。このp側パッド電極341は、図62に示すように、平面的に見て、四角形状に形成されている。そして、p側パッド電極341の一方の端部341aは、発光層334の一方の端部334hが位置する領域を越える領域にまで延びるように、n型層332の上面上に位置する絶縁膜339上に形成されている。また、p側パッド電極341の他方の端部341bは、発光層334の他方の端部334iが位置する領域を越える領域にまで延びるように、n型クラッド層333の側面上に位置する絶縁膜339上に形成されている。なお、p側パッド電極341の一方の端部341aは、ワイヤボンディング可能な平坦面を有するように形成されている一方、p側パッド電極341の他方の端部341bは、ワイヤボンディング可能な平坦面は設けられていない。このため、p側パッド電極341の他方の端部341bは、一方の端部341aに比べて、リッジ部337からの距離が小さい。また、p側パッド電極341は、下層から上層に向かって、約100nmの厚みを有するTi層と、約100nmの厚みを有するPd層と、約3μmの厚みを有するAu層とによって構成されている。そして、p側パッド電極341の一方の端部341a上には、p側パッド電極341の一方の端部341aと外部とを電気的に接続するためのワイヤ342がボンディングされている。 Here, in the thirteenth embodiment, as shown in FIG. 62 and FIG. 63, the predetermined area of the insulating film 339 is in contact with the upper surface of the p-side ohmic electrode 338 rather than the width of the n-type GaN substrate 331. A p-side pad electrode 341 having a small width B1 (about 150 μm) is formed. As shown in FIG. 62, the p-side pad electrode 341 is formed in a square shape when seen in a plan view. Then, one end portion 341a of the p-side pad electrode 341 extends to a region beyond the region where the one end portion 334h of the light emitting layer 334 is located, and the insulating film 339 located on the upper surface of the n-type layer 332 Formed on top. In addition, the other end portion 341b of the p-side pad electrode 341 is an insulating film located on the side surface of the n-type cladding layer 333 so as to extend to a region beyond the region where the other end portion 334i of the light emitting layer 334 is located. 339. One end 341a of the p-side pad electrode 341 is formed to have a flat surface that can be wire-bonded, while the other end 341b of the p-side pad electrode 341 is a flat surface that can be wire-bonded. Is not provided. For this reason, the distance between the other end 341b of the p-side pad electrode 341 and the ridge 337 is smaller than that of the one end 341a. The p-side pad electrode 341 includes a Ti layer having a thickness of about 100 nm, a Pd layer having a thickness of about 100 nm, and an Au layer having a thickness of about 3 μm from the lower layer to the upper layer. . A wire 342 for electrically connecting the one end 341a of the p-side pad electrode 341 and the outside is bonded on the one end 341a of the p-side pad electrode 341.

また、n型GaN基板331の裏面の転位の集中している領域331a以外の領域上には、n型GaN基板331の裏面に近い方から順に、約10nmの厚みを有するAl層と、約20nmの厚みを有するPt層と、約300nmの厚みを有するAu層とによって構成されるn側電極343が形成されている。   In addition, an Al layer having a thickness of about 10 nm and a thickness of about 20 nm are formed on a region other than the region 331a where dislocations are concentrated on the back surface of the n-type GaN substrate 331, in order from the back surface of the n-type GaN substrate 331. An n-side electrode 343 is formed which is composed of a Pt layer having a thickness of 1 mm and an Au layer having a thickness of about 300 nm.

図65は、図62および図63に示した第13参考形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。次に、図62、図63および図65を参照して、第13参考形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造について説明する。 FIG. 65 is a perspective view showing the structure of a semiconductor laser using the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIGS. 62 and 63. Next, with reference to FIGS. 62, 63, and 65, the structure of the semiconductor laser using the nitride-based semiconductor laser device according to the thirteenth embodiment will be described.

13参考形態による窒化物系半導体レーザ素子330を用いた半導体レーザは、図65に示すように、窒化物系半導体レーザ素子330が装着されるステム351と、気密封止するためのキャップ352とを備えている。ステム351には、3本のリード351a〜351cが設けられているとともに、3本のリード351a〜351cのうち、リード351aおよび351bは、ステム351の上面から突出している。また、ステム351の上面上には、ブロック353が設けられているとともに、ブロック353の側面上には、サブマウント354が設けられている。そして、このサブマウント354上に、第13参考形態による窒化物系半導体レーザ素子330が装着されている。具体的には、レーザ光がステム351の上面に対して垂直な方向に出射されるように、窒化物系半導体レーザ素子330のへき開面がステム351の上面に対して平行に配置されている。また、窒化物系半導体レーザ素子330を構成するp側パッド電極341の端部341a(図62および図63参照)にボンディングされたワイヤ342は、リード351aと電気的に接続されている。また、ステム351の上面上の窒化物系半導体レーザ素子330のへき開面と対向する領域には、受光素子355が装着されている。この受光素子355には、ワイヤ356の一方端がボンディングされているとともに、そのワイヤ356の他方端は、リード351bにボンディングされている。そして、キャップ352は、窒化物系半導体レーザ素子330および受光素子355を覆うように、ステム351の上面上に溶接されている。 As shown in FIG. 65, the semiconductor laser using the nitride-based semiconductor laser device 330 according to the thirteenth embodiment has a stem 351 on which the nitride-based semiconductor laser device 330 is mounted, a cap 352 for hermetically sealing, It has. The stem 351 is provided with three leads 351a to 351c, and among the three leads 351a to 351c, the leads 351a and 351b protrude from the upper surface of the stem 351. A block 353 is provided on the upper surface of the stem 351, and a submount 354 is provided on the side surface of the block 353. The nitride semiconductor laser element 330 according to the thirteenth reference embodiment is mounted on the submount 354. Specifically, the cleavage surface of the nitride-based semiconductor laser element 330 is arranged in parallel to the upper surface of the stem 351 so that the laser light is emitted in a direction perpendicular to the upper surface of the stem 351. Further, the wire 342 bonded to the end 341a (see FIGS. 62 and 63) of the p-side pad electrode 341 constituting the nitride semiconductor laser element 330 is electrically connected to the lead 351a. A light receiving element 355 is attached to a region on the upper surface of the stem 351 that faces the cleavage surface of the nitride semiconductor laser element 330. One end of a wire 356 is bonded to the light receiving element 355, and the other end of the wire 356 is bonded to a lead 351b. The cap 352 is welded onto the upper surface of the stem 351 so as to cover the nitride semiconductor laser element 330 and the light receiving element 355.

13参考形態では、上記のように、n型クラッド層333上に形成される発光層334の幅D1(約7.5μm)をn型GaN基板331の幅よりも小さくするとともに、発光層334上に形成されるp型クラッド層335の幅を発光層334の幅と同じにすることによって、発光層334を介して形成されるn型クラッド層333とp型クラッド層335とのpn接合領域が小さくなるので、pn接合容量を小さくすることができる。また、絶縁膜339の所定領域上に形成されるp側パッド電極341の幅B1(約150μm)を、n型GaN基板331の幅よりも小さくすることによって、p側パッド電極341と、絶縁膜339と、n型層332とにより形成される寄生容量も小さくすることができる。その結果、窒化物系半導体レーザ素子330の応答速度を高速化することができる。 In the thirteenth embodiment, as described above, the width D1 (about 7.5 μm) of the light emitting layer 334 formed on the n-type cladding layer 333 is made smaller than the width of the n-type GaN substrate 331, and the light emitting layer 334 is formed. By making the width of the p-type cladding layer 335 formed above the same as the width of the light-emitting layer 334, a pn junction region between the n-type cladding layer 333 and the p-type cladding layer 335 formed via the light-emitting layer 334 Therefore, the pn junction capacitance can be reduced. Further, by reducing the width B1 (about 150 μm) of the p-side pad electrode 341 formed on the predetermined region of the insulating film 339 to be smaller than the width of the n-type GaN substrate 331, the p-side pad electrode 341 and the insulating film The parasitic capacitance formed by 339 and the n-type layer 332 can also be reduced. As a result, the response speed of the nitride-based semiconductor laser device 330 can be increased.

また、第13参考形態では、p側パッド電極341の端部341aを、発光層334の一方の端部334hが位置する領域を越える領域にまで延びるように、n型層332の上面上に位置する絶縁膜339上に形成することによって、p側パッド電極341の幅B1(約150μm)をn型GaN基板331の幅よりも小さくしたとしても、発光層334の一方の端部334hが位置する領域を越えるp側パッド電極341の一方の端部341aにおいて、リード351aと電気的に接続することができる。これにより、p側パッド電極341の幅B1(約150μm)をn型GaN基板331の幅よりも小さくした場合にも、p側パッド電極341とリード351aとの接続が困難になることがない。また、発光層334上に形成されるp型クラッド層335に平坦部335aを設けることによって、p型クラッド層335に発光層334の幅よりも小さい幅W16(約1.5μm)を有する凸部335bを設けたとしても、平坦部335aにより光の横方向の閉じ込めが強くなり過ぎるのを抑制することができるので、横モードを安定化させることができる。これにより、窒化物系半導体レーザ素子330の発光特性が低下するのを抑制することができる。 In the thirteenth embodiment, the end 341a of the p-side pad electrode 341 is positioned on the upper surface of the n-type layer 332 so as to extend to a region beyond the region where the one end 334h of the light emitting layer 334 is located. Even if the width B1 (about 150 μm) of the p-side pad electrode 341 is made smaller than the width of the n-type GaN substrate 331, the one end portion 334h of the light emitting layer 334 is located. One end portion 341a of the p-side pad electrode 341 beyond the region can be electrically connected to the lead 351a. Thereby, even when the width B1 (about 150 μm) of the p-side pad electrode 341 is made smaller than the width of the n-type GaN substrate 331, the connection between the p-side pad electrode 341 and the lead 351a does not become difficult. Further, by providing a flat portion 335 a on the p-type cladding layer 335 formed on the light-emitting layer 334, the p-type cladding layer 335 has a convex portion having a width W16 (about 1.5 μm) smaller than the width of the light-emitting layer 334. Even if 335b is provided, it is possible to suppress the lateral confinement of light from being excessively strong by the flat portion 335a, so that the transverse mode can be stabilized. Thereby, it is possible to prevent the light emission characteristics of the nitride-based semiconductor laser device 330 from deteriorating.

また、第13参考形態では、n型層332の転位の集中している領域331a以外の領域上に、n型クラッド層333、発光層334およびp型クラッド層335を形成することによって、n型クラッド層333、発光層334およびp型クラッド層335には転位の集中している領域331aが形成されないので、転位の集中している領域331aに電流が流れるのを抑制することができる。これにより、転位の集中している領域331aに電流が流れることに起因するリーク電流の発生を抑制することができる。また、転位の集中している領域331aに流れる電流を抑制することができるので、転位の集中している領域331aからの不必要な発光を低減することができる。これにより、窒化物系半導体レーザ素子330の動作を安定化させることができる。 In the thirteenth embodiment, the n-type cladding layer 333, the light-emitting layer 334, and the p-type cladding layer 335 are formed on a region other than the region 331a where the dislocations of the n-type layer 332 are concentrated, thereby forming an n-type layer. Since the dislocation-concentrated region 331a is not formed in the clad layer 333, the light-emitting layer 334, and the p-type clad layer 335, current can be prevented from flowing through the dislocation-concentrated region 331a. Thereby, generation | occurrence | production of the leakage current resulting from an electric current flowing into the area | region 331a where the dislocation is concentrated can be suppressed. In addition, since current flowing in the region 331a where dislocations are concentrated can be suppressed, unnecessary light emission from the region 331a where dislocations are concentrated can be reduced. As a result, the operation of the nitride-based semiconductor laser device 330 can be stabilized.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1〜第13参考形態及び第1、第2実施形態では、半導体素子の一例として窒化物系半導体レーザ素子や発光ダイオード素子に本発明を適用する例について説明したが、本発明はこれに限らず、窒化物系半導体レーザ素子や発光ダイオード素子以外の他の半導体素子にも適用可能である。 For example, in the first to thirteenth reference embodiments and the first and second embodiments, examples in which the present invention is applied to nitride semiconductor laser elements and light-emitting diode elements have been described as examples of semiconductor elements. The present invention is not limited to this, and the present invention can also be applied to other semiconductor elements other than nitride semiconductor laser elements and light emitting diode elements.

また、上記第1〜第13参考形態及び第1、第2実施形態では、基板として、n型GaN基板または窒化物系半導体層を含むサファイア基板を用いるようにしたが、本発明はこれに限らず、スピネル基板、Si基板、SiC基板、GaAs基板、GaP基板、InP基板、水晶基板およびZrB基板などの基板を用いるようにしてもよい。 In the first to thirteenth reference embodiments and the first and second embodiments, an n-type GaN substrate or a sapphire substrate including a nitride-based semiconductor layer is used as the substrate. However, the present invention is not limited to this. Instead, a substrate such as a spinel substrate, a Si substrate, a SiC substrate, a GaAs substrate, a GaP substrate, an InP substrate, a quartz substrate, or a ZrB 2 substrate may be used.

また、上記第1〜第13参考形態及び第1、第2実施形態では、ウルツ鉱型構造の窒化物系半導体各層を形成するようにしたが、本発明はこれに限らず、閃亜鉛鉱型構造の窒化物系半導体各層を形成するようにしてもよい。 Further, the first to thirteenth reference embodiment and the first, in the second embodiment, has been to form a nitride-based semiconductor layers of a wurtzite type structure, the present invention is not limited to this, sphalerite Each layer of a nitride-based semiconductor having a structure may be formed.

また、上記第1〜第13参考形態及び第1、第2実施形態では、MOCVD法を用いて、窒化物系半導体各層を結晶成長させるようにしたが、本発明はこれに限らず、HVPE法、および、TMAl、TMGa、TMIn、NH、SiH、GeHおよびCpMgなどを原料ガスとして用いるガスソースMBE法(Molecular Beam Epitaxy:分子線エピタキシャル成長法)などを用いて、窒化物系半導体各層を結晶成長させるようにしてもよい。 In the first to thirteenth reference embodiments and the first and second embodiments, each nitride semiconductor layer is crystal-grown using the MOCVD method. However, the present invention is not limited to this, and the HVPE method is used. And nitride-based semiconductors using a gas source MBE method (Molecular Beam Epitaxy) using TMAl, TMGa, TMIn, NH 3 , SiH 4 , GeH 4, Cp 2 Mg, or the like as a source gas. Each layer may be crystal-grown.

また、上記第1〜第13参考形態及び第1、第2実施形態では、窒化物系半導体各層の表面が(0001)面になるように積層したが、本発明はこれに限らず、窒化物系半導体各層の表面が他の方向になるように積層してもよい。たとえば、窒化物系半導体各層の表面が(1−100)面や(11−20)面などの(H、K、−H−K、0)面になるように積層してもよい。この場合、MQW活性層内にピエゾ電場が発生しないので、井戸層のエネルギバンドの傾きに起因する正孔と電子との再結合確率の低下を抑制することができる。その結果、MQW活性層の発光効率を向上させることができる。また、(1−100)面や(11−20)面から傾斜している基板を用いてもよい。 In the first to thirteenth reference embodiments and the first and second embodiments, the nitride-based semiconductor layers are stacked so that the surface of each layer is a (0001) plane. However, the present invention is not limited to this, and nitrides are used. You may laminate | stack so that the surface of each type | system | group semiconductor layer may be another direction. For example, the nitride semiconductor layers may be stacked such that the surface of each layer is a (H, K, -HK, 0) plane such as a (1-100) plane or a (11-20) plane. In this case, since no piezoelectric field is generated in the MQW active layer, it is possible to suppress a decrease in the recombination probability between holes and electrons due to the inclination of the energy band of the well layer. As a result, the light emission efficiency of the MQW active layer can be improved. A substrate inclined from the (1-100) plane or the (11-20) plane may be used.

また、上記第1〜第13参考形態及び第1、第2実施形態では、活性層としてMQW構造の活性層を用いる例を示したが、本発明はこれに限らず、量子効果を有しない大きな厚みを有する単層または単一量子井戸構造の活性層であっても同様の効果を得ることができる。 In the first to thirteenth reference embodiments and the first and second embodiments, the active layer having the MQW structure is used as the active layer. However, the present invention is not limited to this, and has a large quantum effect. The same effect can be obtained even with a single layer having a thickness or an active layer having a single quantum well structure.

また、上記第1〜第13参考形態及び第1、第2実施形態では、転位の集中している領域がストライプ状に形成された基板を用いるようにしたが、本発明はこれに限らず、転位の集中している領域がストライプ以外の他の形状に形成された基板を用いてもよい。たとえば、図4において、マスク24に変えて、三角格子状に開口部が点在するマスクを用いることにより、転位の集中している領域が三角格子状に点在した基板を形成してもよい。この場合、点在する転位の集中している領域に対応して、点在する絶縁膜や点在する高抵抗領域を形成すれば、同様の効果を得ることができる。また、点在する転位の集中している領域を囲むように凹部を形成しても、同様の効果を得ることができる。 In the first to thirteenth reference embodiments and the first and second embodiments, the substrate in which dislocations are concentrated is formed in a stripe shape. However, the present invention is not limited to this. A substrate in which dislocation-concentrated regions are formed in a shape other than stripes may be used. For example, in FIG. 4, instead of the mask 24, a substrate in which openings are scattered in a triangular lattice shape may be used to form a substrate in which dislocation-concentrated regions are scattered in a triangular lattice shape. . In this case, the same effect can be obtained by forming scattered insulating films and scattered high resistance regions corresponding to the regions where scattered dislocations are concentrated. Further, the same effect can be obtained by forming a recess so as to surround a region where scattered dislocations are concentrated.

また、上記第1〜第8および第10〜第13参考形態及び第1、第2実施形態では、サファイア基板上にn型GaN層を成長させることによって、n型GaN基板を形成するようにしたが、本発明はこれに限らず、GaAs基板上にn型GaN層を成長させることによりn型GaN基板を形成するようにしてもよい。具体的には、HVPE法を用いて、GaAs基板上に、約120μm〜約400μmの厚みを有する酸素がドープされたn型GaN層を形成した後、GaAs基板を除去することによりn型GaN基板を形成する。この際、n型GaN基板のホール効果測定によるキャリア濃度が、約5×1018cm−3で、かつ、SIMS(Secondary Ion Mass Spectroscopy:2次イオン質量分析)による不純物濃度が、約1×1019cm−3になるように形成するのが好ましい。また、GaAs基板上の所定領域に、選択成長マスク層を形成することにより、n型GaN層を横方向に成長させるようにしてもよい。 In the first to eighth and tenth to thirteenth reference embodiments and the first and second embodiments, an n-type GaN substrate is formed by growing an n-type GaN layer on the sapphire substrate. However, the present invention is not limited to this, and an n-type GaN substrate may be formed by growing an n-type GaN layer on a GaAs substrate. Specifically, an n-type GaN layer doped with oxygen having a thickness of about 120 μm to about 400 μm is formed on the GaAs substrate by using the HVPE method, and then the n-type GaN substrate is removed by removing the GaAs substrate. Form. At this time, the carrier concentration by the Hall effect measurement of the n-type GaN substrate is about 5 × 10 18 cm −3 , and the impurity concentration by SIMS (Secondary Ion Mass Spectroscopy) is about 1 × 10 8. It is preferable to form so as to be 19 cm −3 . Further, the n-type GaN layer may be grown in the lateral direction by forming a selective growth mask layer in a predetermined region on the GaAs substrate.

また、上記第1、第2、第4、第6〜第13参考形態及び第1、第2実施形態では、転位の集中している領域間のほぼ中央部にリッジ部を形成するようにしたが、本発明はこれに限らず、一方の端部から約150μm、他方の端部から約250μmの位置にリッジ部を形成するようにしてもよい。この場合、転位の集中している領域間のほぼ中央部に位置する窒化物系半導体よりも、転位の集中している領域間の中央部からずれた領域に位置する窒化物系半導体の方が結晶性が良好であるので、窒化物系半導体レーザ素子の寿命を向上することができる。 In the first, second, fourth, sixth to thirteenth reference embodiments and the first and second embodiments, a ridge portion is formed at a substantially central portion between regions where dislocations are concentrated. However, the present invention is not limited to this, and the ridge portion may be formed at a position of about 150 μm from one end and about 250 μm from the other end. In this case, the nitride-based semiconductor located in the region shifted from the central portion between the regions where dislocations are concentrated is more than the nitride-based semiconductor located near the center between the regions where dislocations are concentrated. Since the crystallinity is good, the lifetime of the nitride-based semiconductor laser device can be improved.

また、上記第3および第5参考形態では、n側にオーミック透明電極を形成するようにしたが、本発明はこれに限らず、p側にオーミック透明電極を形成するようにしてもよい。   In the third and fifth reference embodiments, the ohmic transparent electrode is formed on the n side. However, the present invention is not limited to this, and the ohmic transparent electrode may be formed on the p side.

本発明の第1参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 1st reference form of this invention. 図1に示した第1参考形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。FIG. 2 is an enlarged cross-sectional view showing details of a light emitting layer of the nitride-based semiconductor laser device according to the first embodiment shown in FIG. 1. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 図1に示した第1参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 1st reference form shown in FIG. 本発明の第2参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 2nd reference form of this invention. 図13に示した第2参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 2nd reference form shown in FIG. 図13に示した第2参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the nitride type semiconductor laser element by the 2nd reference form shown in FIG. 本発明の第3参考形態による発光ダイオード素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the light emitting diode element (semiconductor element) by the 3rd reference form of this invention. 図16に示した第3参考形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。FIG. 17 is an enlarged cross-sectional view illustrating details of a light emitting layer of the light emitting diode device according to the third embodiment shown in FIG. 16. 図16に示した第3参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode element according to the third reference embodiment shown in FIG. 16. 図16に示した第3参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode element according to the third reference embodiment shown in FIG. 16. 図16に示した第3参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode element according to the third reference embodiment shown in FIG. 16. 図16に示した第3参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。FIG. 17 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode element according to the third reference embodiment shown in FIG. 16. 本発明の第4参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 4th reference form of this invention. 図22に示した第4参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fourth reference embodiment shown in FIG. 図22に示した第4参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fourth reference embodiment shown in FIG. 図22に示した第4参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fourth reference embodiment shown in FIG. 図22に示した第4参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 23 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the fourth reference embodiment shown in FIG. 本発明の第5参考形態による発光ダイオード素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the light emitting diode element (semiconductor element) by the 5th reference form of this invention. 図27に示した第5参考形態による発光ダイオード素子の製造プロセスを説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the light emitting diode element by the 5th reference form shown in FIG. 本発明の第6参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 6th reference form of this invention. 本発明の第1実施形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。1 is a cross-sectional view showing the structure of a nitride-based semiconductor laser device (semiconductor device) according to a first embodiment of the present invention. 図30に示した第1実施形態の第1変形例による窒化物系半導体レーザ素子の構造を示した断面図である。FIG. 31 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a first modification of the first embodiment shown in FIG. 30. 図30に示した第1実施形態の第2変形例による窒化物系半導体レーザ素子の構造を示した断面図である。FIG. 31 is a cross-sectional view showing a structure of a nitride-based semiconductor laser device according to a second modification of the first embodiment shown in FIG. 30. 本発明の第7参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 7th reference form of this invention. 本発明の第8参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 8th reference form of this invention. 図34に示した第8参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the eighth reference embodiment shown in FIG. 34. 図34に示した第8参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the eighth reference embodiment shown in FIG. 34. 図34に示した第8参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the eighth reference embodiment shown in FIG. 34. 図34に示した第8参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 35 is a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the eighth reference embodiment shown in FIG. 34. 本発明の第9参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 9th reference form of this invention. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 図39に示した第9参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 40 is a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the ninth reference embodiment shown in FIG. 39. 本発明の第10参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 10th reference form of this invention. 図46に示した第10参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 47 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the tenth reference embodiment shown in FIG. 46. 図46に示した第10参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 47 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the tenth reference embodiment shown in FIG. 46. 本発明の第11参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 11th reference form of this invention. 図49に示した第11参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。FIG. 50 is a cross sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the eleventh reference embodiment shown in FIG. 49. 本発明の第2実施形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by 2nd Embodiment of this invention. 図51に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 51. 図51に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 51. 図51に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 51. 図51に示した第2実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 52 is a plan view and a cross-sectional view for explaining a manufacturing process for the nitride-based semiconductor laser device according to the second embodiment shown in FIG. 51. 本発明の第12参考形態による窒化物系半導体レーザ素子(半導体素子)の構造を示した断面図である。It is sectional drawing which showed the structure of the nitride type semiconductor laser element (semiconductor element) by the 12th reference form of this invention. 図56に示した第12参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 56. 図56に示した第12参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 56. 図56に示した第12参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 56. 図56に示した第12参考形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。FIG. 57 is a plan view and a cross-sectional view for illustrating the manufacturing process for the nitride-based semiconductor laser device according to the twelfth embodiment shown in FIG. 56. 12参考形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。It is a top view for demonstrating the manufacturing process of the nitride type semiconductor laser element by the modification of 12th reference form. 本発明の第13参考形態による窒化物系半導体レーザ素子の構造を示した平面図である。It is the top view which showed the structure of the nitride type semiconductor laser element by the 13th reference form of this invention. 図62の500−500線に沿った断面図である。FIG. 63 is a cross-sectional view taken along line 500-500 in FIG. 62. 図62および図63に示した第13参考形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。FIG. 66 is a cross-sectional view showing details of the light emitting layer of the nitride-based semiconductor laser device according to the thirteenth embodiment shown in FIGS. 62 and 63; 図62および図63に示した第13参考形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。FIG. 66 is a perspective view showing the structure of a semiconductor laser using the nitride-based semiconductor laser device according to the thirteenth reference embodiment shown in FIGS. 62 and 63.

符号の説明Explanation of symbols

1 n型GaN基板(基板、窒化物系半導体基板)
2、202 n型層(半導体素子層)
3、52、203 n型クラッド層(半導体素子層)
4、53、204、224、224a、284、284a、334 発光層(半導体素子層)
5、54、205 p型クラッド層(半導体素子層)
6、55、206 p型コンタクト層(半導体素子層)
8、56、208、228、288、331a 転位の集中している領域
9、58、79、149、179、209、229、229a、289、289a、338 p側オーミック電極(表面側電極)
12、57、100 絶縁膜
13、33 n側電極(裏面側電極)
60、110 n側オーミック透明電極(裏面側電極)
80 n型電流ブロック層(半導体素子層)
120、190 イオン注入層(高抵抗領域)
130、160 凹部
201 基板(窒化物系半導体基板)
212 n側電極(表面側電極)
221、221a、221b、281、331 n型GaN基板(基板)
222、222a、222b、282、282a、332 n型層(半導体素子層、第1半導体層)
223、223a、223b、283、283a、333 n型クラッド層(半導体素子層、第1半導体層)
225、225a、285、285a、335 p型クラッド層(半導体素子層、第2半導体層)
226、226a、286、286a、336 p型コンタクト層(半導体素子層、第2半導体層)
293、313b、323b 選択成長マスク(第1選択成長マスク)
313a、323a 選択成長マスク(第2選択成長マスク)
1 n-type GaN substrate (substrate, nitride semiconductor substrate)
2, 202 n-type layer (semiconductor element layer)
3, 52, 203 n-type cladding layer (semiconductor element layer)
4, 53, 204, 224, 224a, 284, 284a, 334 Light emitting layer (semiconductor element layer)
5, 54, 205 p-type cladding layer (semiconductor element layer)
6, 55, 206 p-type contact layer (semiconductor element layer)
8, 56, 208, 228, 288, 331a Dislocation concentrated region 9, 58, 79, 149, 179, 209, 229, 229a, 289, 289a, 338 p-side ohmic electrode (surface side electrode)
12, 57, 100 Insulating film 13, 33 n-side electrode (back side electrode)
60, 110 n-side ohmic transparent electrode (back side electrode)
80 n-type current blocking layer (semiconductor element layer)
120, 190 Ion implantation layer (high resistance region)
130, 160 Recess 201 Substrate (nitride semiconductor substrate)
212 n-side electrode (surface-side electrode)
221, 221a, 221b, 281, 331 n-type GaN substrate (substrate)
222, 222a, 222b, 282, 282a, 332 n-type layer (semiconductor element layer, first semiconductor layer)
223, 223a, 223b, 283, 283a, 333 n-type cladding layer (semiconductor element layer, first semiconductor layer)
225, 225a, 285, 285a, 335 p-type cladding layer (semiconductor element layer, second semiconductor layer)
226, 226a, 286, 286a, 336 p-type contact layer (semiconductor element layer, second semiconductor layer)
293, 313b, 323b selective growth mask (first selective growth mask)
313a, 323a selective growth mask (second selective growth mask)

Claims (9)

少なくとも裏面の一部に転位の集中している裏面領域を有する基板と、
前記基板の表面上に形成され、少なくとも表面の一部に前記転位の集中している表面領域を有する半導体素子層と、
前記転位の集中している前記表面領域よりも内側の領域に形成された凹部と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極と、
前記転位の集中している前記裏面領域以外の前記基板の裏面の領域に接触するように形成された裏面側電極とを備えた、半導体素子。
A substrate having a back surface region where dislocations are concentrated on at least a part of the back surface;
A semiconductor element layer formed on the surface of the substrate and having a surface region where the dislocations are concentrated on at least a part of the surface;
A recess formed in a region inside the surface region where the dislocations are concentrated;
A surface-side electrode formed so as to be in contact with a region of the surface of the semiconductor element layer other than the surface region where the dislocation is concentrated;
A backside electrode formed so as to be in contact with a region of the back surface of the substrate other than the back surface region where the dislocation is concentrated.
前記転位の集中している前記裏面領域上に形成された絶縁膜をさらに備える、請求項1に記載の半導体素子。   The semiconductor element according to claim 1, further comprising an insulating film formed on the back surface region where the dislocations are concentrated. 前記基板は、窒化物系半導体基板を含む、請求項1または2に記載の半導体素子。   The semiconductor device according to claim 1, wherein the substrate includes a nitride-based semiconductor substrate. 前記表面電極は、前記凹部よりも内側の領域に形成されている、請求項1〜3のいずれか1項に記載の半導体素子。   The semiconductor element according to claim 1, wherein the surface electrode is formed in a region inside the recess. 前記転位の集中している前記表面領域上および前記凹部内に形成された絶縁膜をさらに備える、請求項1〜4のいずれか1項に記載の半導体素子。 5. The semiconductor device according to claim 1, further comprising an insulating film formed on the surface region where the dislocations are concentrated and in the recess . 少なくとも裏面の一部に転位の集中している裏面領域を有する基板の表面上に、少なくとも表面の一部に前記転位の集中している表面領域を有するとともに、前記転位の集中している前記表面領域よりも内側の領域に形成された凹部を有する半導体素子層を形成する工程と、
前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように表面側電極を形成する工程と、
前記転位の集中している前記裏面領域以外の前記基板の裏面の領域に接触するように裏面側電極を形成する工程とを備えた、半導体素子の製造方法。
On the surface of the substrate having a back surface region where dislocations are concentrated on at least a part of the back surface, the surface has a surface region where the dislocations are concentrated on at least a part of the surface, and the surface where the dislocations are concentrated Forming a semiconductor element layer having a recess formed in a region inside the region;
Forming a surface-side electrode so as to be in contact with a region of the surface of the semiconductor element layer other than the surface region where the dislocation is concentrated;
Forming a back side electrode so as to be in contact with a region of the back surface of the substrate other than the back surface region where the dislocation is concentrated.
前記転位の集中している前記裏面領域上に絶縁膜を形成する工程をさらに備える、請求項6に記載の半導体素子の製造方法。   The method for manufacturing a semiconductor element according to claim 6, further comprising a step of forming an insulating film on the back surface region where the dislocations are concentrated. 前記表面側電極を形成する工程は、前記凹部よりも内側の領域に前記表面側電極を形成する工程を含む、請求項6または7に記載の半導体素子の製造方法。   The method of manufacturing a semiconductor element according to claim 6, wherein the step of forming the surface side electrode includes a step of forming the surface side electrode in a region inside the recess. 前記転位の集中している前記表面領域上および前記凹部内に絶縁膜を形成する工程をさらに備える、請求項6〜8のいずれか1項に記載の半導体素子の製造方法。 The method for manufacturing a semiconductor element according to claim 6, further comprising a step of forming an insulating film on the surface region where the dislocations are concentrated and in the recess .
JP2004027477A 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof Expired - Fee Related JP4056481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004027477A JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003031416 2003-02-07
JP2004027477A JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2007089897A Division JP2007180589A (en) 2003-02-07 2007-03-29 Semiconductor device and method of manufacturing same
JP2007179158A Division JP2007251221A (en) 2003-02-07 2007-07-09 Semiconductor element and manufacturing method thereof
JP2007179157A Division JP2007251220A (en) 2003-02-07 2007-07-09 Semiconductor element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004260152A JP2004260152A (en) 2004-09-16
JP4056481B2 true JP4056481B2 (en) 2008-03-05

Family

ID=33133786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004027477A Expired - Fee Related JP4056481B2 (en) 2003-02-07 2004-02-04 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4056481B2 (en)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7420218B2 (en) * 2004-03-18 2008-09-02 Matsushita Electric Industrial Co., Ltd. Nitride based LED with a p-type injection region
JP2006156802A (en) * 2004-11-30 2006-06-15 Showa Denko Kk Group iii nitride semiconductor device
JP4904688B2 (en) * 2004-12-06 2012-03-28 株式会社デンソー Semiconductor substrate and manufacturing method thereof
KR100659579B1 (en) * 2004-12-08 2006-12-20 한국전자통신연구원 Light Emitting Diode and Method for Preparing Light Emitting Diode
JP4997744B2 (en) * 2004-12-24 2012-08-08 日亜化学工業株式会社 Nitride semiconductor device and manufacturing method thereof
CN101124704A (en) * 2005-03-16 2008-02-13 松下电器产业株式会社 Nitride semiconductor device and method for manufacturing same
JP4928811B2 (en) * 2005-03-24 2012-05-09 三洋電機株式会社 Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device
JP2006294975A (en) 2005-04-13 2006-10-26 Mitsubishi Electric Corp Semiconductor laser
JP2006332240A (en) 2005-05-25 2006-12-07 Sanyo Electric Co Ltd Manufacturing method of nitride semiconductor light emitting element
JP4935075B2 (en) * 2006-01-05 2012-05-23 住友電気工業株式会社 Nitride semiconductor device with integrated electrode
JP4802315B2 (en) * 2006-01-24 2011-10-26 シャープ株式会社 Nitride semiconductor light emitting device and manufacturing method thereof
JP5061473B2 (en) * 2006-02-24 2012-10-31 住友電気工業株式会社 Nitride semiconductor devices
US20070221932A1 (en) 2006-03-22 2007-09-27 Sanyo Electric Co., Ltd. Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JPWO2008004437A1 (en) 2006-07-05 2009-12-03 パナソニック株式会社 Semiconductor light emitting device and manufacturing method
WO2008021403A2 (en) * 2006-08-16 2008-02-21 The Regents Of The University Of California Method for deposition of magnesium doped (al, in, ga, b)n layers
JP2008078604A (en) * 2006-08-24 2008-04-03 Rohm Co Ltd Mis field effect transistor and method for manufacturing the same
JP4930322B2 (en) 2006-11-10 2012-05-16 ソニー株式会社 Semiconductor light emitting device, optical pickup device, and information recording / reproducing device
JP4961969B2 (en) * 2006-11-22 2012-06-27 住友電気工業株式会社 Method for fabricating Schottky barrier diode and semiconductor device having Schottky junction
JP2010512661A (en) 2006-12-11 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Growth of high performance nonpolar group III nitride optical devices by metal organic chemical vapor deposition (MOCVD)
JP2009004566A (en) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd Semiconductor device and method of manufacturing semiconductor device
JP2009054813A (en) * 2007-08-28 2009-03-12 Sanyo Electric Co Ltd Semiconductor element, and manufacturing method thereof
EP2221854B1 (en) * 2007-11-27 2016-02-24 Sophia School Corporation Iii nitride structure and method for manufacturing iii nitride structure
JP5132524B2 (en) * 2008-11-04 2013-01-30 キヤノン株式会社 Method of transferring gallium nitride compound semiconductor layer and substrate bonded with gallium nitride compound semiconductor layer
JP2011151119A (en) * 2010-01-20 2011-08-04 Mitsubishi Electric Corp Method for manufacturing semiconductor device
JP2011151424A (en) * 2011-05-09 2011-08-04 Sony Corp Multi-beam type semiconductor light-emitting element
JP7107849B2 (en) 2016-11-01 2022-07-27 ソニーセミコンダクタソリューションズ株式会社 Semiconductor device manufacturing method
JP6669144B2 (en) * 2016-12-16 2020-03-18 日亜化学工業株式会社 Light emitting device manufacturing method
JP7146736B2 (en) 2017-03-29 2022-10-04 ヌヴォトンテクノロジージャパン株式会社 Manufacturing method of nitride semiconductor light emitting device
WO2021235304A1 (en) * 2020-05-21 2021-11-25 ソニーグループ株式会社 Semiconductor laser element and method for producing semiconductor laser element

Also Published As

Publication number Publication date
JP2004260152A (en) 2004-09-16

Similar Documents

Publication Publication Date Title
JP4056481B2 (en) Semiconductor device and manufacturing method thereof
US8101465B2 (en) Method of fabricating a semiconductor device with a back electrode
JP5036617B2 (en) Nitride semiconductor light emitting device
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US6872982B2 (en) Semiconductor device and method of fabricating the same and method of forming nitride based semiconductor layer
JP4169821B2 (en) Light emitting diode
KR102108196B1 (en) Deep ultraviolet light emitting device separated from growth substrate and method for fabricating the same
US20100265981A1 (en) Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
US7885303B2 (en) Nitride semiconductor laser device and method of manufacturing the same
JP2004014943A (en) Multibeam semiconductor laser, semiconductor light emitting device, and semiconductor device
KR100272155B1 (en) Gallium nitride-based compound semiconductor laser and method of manufacturing the same.
JP2003051612A (en) Nitride-based semiconductor element
US20050220157A1 (en) Semiconductor laser and method for producing the same
JP4162560B2 (en) Nitride semiconductor light emitting device
JP3916584B2 (en) Nitride semiconductor laser device
JP2000183451A (en) Semiconductor laser element and its manufacturing method
JPH05218586A (en) Semiconductor laser device and manufacture of the same
JP2007251221A (en) Semiconductor element and manufacturing method thereof
JP2007251220A (en) Semiconductor element and manufacturing method thereof
JP2007180589A (en) Semiconductor device and method of manufacturing same
US8134171B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2009177211A (en) Semiconductor device and method for manufacturing the same
JP2009088270A (en) Semiconductor element manufacturing method
JP2002076518A (en) Semiconductor laser, semiconductor device and production method therefor
JP2865160B2 (en) Manufacturing method of semiconductor laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040702

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070330

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R151 Written notification of patent or utility model registration

Ref document number: 4056481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees