JP2009054813A - Semiconductor element, and manufacturing method thereof - Google Patents
Semiconductor element, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2009054813A JP2009054813A JP2007220475A JP2007220475A JP2009054813A JP 2009054813 A JP2009054813 A JP 2009054813A JP 2007220475 A JP2007220475 A JP 2007220475A JP 2007220475 A JP2007220475 A JP 2007220475A JP 2009054813 A JP2009054813 A JP 2009054813A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- region
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
本発明は、半導体素子およびその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof.
従来、窒化ガリウム(GaN)などの窒化物系材料からなる半導体発光素子は、ディスク装置などで利用される青紫色半導体レーザ(LD)や、照明用の光源などに利用される発光ダイオード(LED)として実用化されている。また、窒化物系半導体発光素子の発光波長は、紫外線波長〜近赤外線波長まで広範囲であるために、プロジェクタ装置などの映像表示機器の光源にも使用可能であることから、緑色半導体発光素子も注目されている。特に、照明機器や映像表示機器での使用が実用化されると、窒化物系半導体発光素子には大規模な需要が見込まれ、窒化物系半導体発光素子の量産化および低コスト化への要求は大きい。 Conventionally, a semiconductor light emitting device made of a nitride material such as gallium nitride (GaN) is a blue-violet semiconductor laser (LD) used in a disk device or a light emitting diode (LED) used in a light source for illumination. Has been put to practical use. In addition, since the emission wavelength of nitride-based semiconductor light-emitting elements is in a wide range from the ultraviolet wavelength to the near-infrared wavelength, it can also be used as a light source for video display equipment such as projector devices. Has been. In particular, when practical use in lighting equipment and video display equipment is put to practical use, nitride semiconductor light emitting devices are expected to have large-scale demand, and demands for mass production and cost reduction of nitride semiconductor light emitting devices are expected. Is big.
そこで、大面積を有する成長用基板上に半導体層を形成することにより、半導体発光素子の量産化および低コスト化が検討されている。このため、従来では、大面積の成長用基板の製造方法が提案されている(たとえば特許文献1参照)。 Therefore, it has been studied to mass-produce and reduce the cost of semiconductor light-emitting devices by forming a semiconductor layer on a growth substrate having a large area. For this reason, conventionally, a method for manufacturing a growth substrate having a large area has been proposed (for example, see Patent Document 1).
上記特許文献1には、GaAs基板(元基板)上にGaN層を成長させるとともに、このGaN層(インゴット)を、層の成長方向と平行な面でスライス加工することにより、大面積かつ非極性面(非c面)を有する単結晶GaN基板を形成する方法が提案されている。 In Patent Document 1, a GaN layer is grown on a GaAs substrate (original substrate), and the GaN layer (ingot) is sliced on a plane parallel to the growth direction of the layer, thereby obtaining a large area and nonpolarity. A method of forming a single crystal GaN substrate having a plane (non-c plane) has been proposed.
しかしながら、上記特許文献1において提案された単結晶GaN基板の製造方法では、単結晶GaN基板は、GaAs基板よりも硬いために、ウェハー状に形成された半導体発光素子をバー状またはチップ状に分割する分割工程の際に、割れにくい性質がある。すなわち、半導体発光素子を共振器の延びる方向に沿って平行に分割するべきところが、斜めの結晶方向に割れてしまい、発光素子を破壊する場合がある。したがって、上記特許文献1の製造方法による単結晶GaN基板を用いた半導体発光素子では、半導体発光素子を容易に分割するのが困難であるという問題点がある。 However, in the method for manufacturing a single crystal GaN substrate proposed in Patent Document 1, since the single crystal GaN substrate is harder than a GaAs substrate, the semiconductor light emitting device formed in a wafer shape is divided into bars or chips. In the dividing step, it is difficult to break. That is, where the semiconductor light emitting element should be divided in parallel along the direction in which the resonator extends, the semiconductor light emitting element may be broken in an oblique crystal direction, thereby destroying the light emitting element. Therefore, the semiconductor light emitting device using the single crystal GaN substrate according to the manufacturing method of Patent Document 1 has a problem that it is difficult to easily divide the semiconductor light emitting device.
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、バー状またはチップ状に容易に分割するのが可能な半導体素子およびその製造方法を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a semiconductor device that can be easily divided into a bar shape or a chip shape, and a method for manufacturing the same. It is to be.
上記目的を達成するために、この発明の第1の局面による半導体素子は、第1半導体層からなる第1領域と、第1半導体層と異なる材質からなり第1半導体層に接合する第2半導体層からなる第2領域とが縞状に配置された主表面を有する半導体基板と、主表面の第1領域上に形成された素子中央部と、主表面の第2領域上に形成された素子端面部とを有する半導体素子層とを備える。 In order to achieve the above object, a semiconductor element according to a first aspect of the present invention includes a first region composed of a first semiconductor layer and a second semiconductor made of a material different from that of the first semiconductor layer and joined to the first semiconductor layer. A semiconductor substrate having a main surface in which a second region composed of layers is arranged in a striped pattern, an element central portion formed on the first region of the main surface, and an element formed on the second region of the main surface And a semiconductor element layer having an end surface portion.
この発明の第1の局面による半導体素子では、上記のように、第1半導体層の第1領域と異なる材質からなる第2半導体層の第2領域上に形成された素子端面部を有する半導体素子層を備えることによって、たとえば、半導体基板を、第2領域の硬度が第1領域の硬度よりも小さくなるように形成した場合、半導体基板は、第1領域よりも第2領域において割れやすくなる。すなわち、硬度の小さい第2領域において、半導体素子層が形成されたウェハーを容易にバー状(またはチップ状)に分割することができるとともに、半導体素子を確実に共振器の延びる方向と実質的に平行に分割することができる。これにより、半導体素子が、共振器の延びる方向と交差するような方向へ分割が進行することにより素子中央部近傍まで破壊されるのを抑制することができるので、半導体素子製造時の歩留まりを向上させることができる。 In the semiconductor element according to the first aspect of the present invention, as described above, the semiconductor element having the element end face portion formed on the second region of the second semiconductor layer made of a material different from the first region of the first semiconductor layer. By providing the layer, for example, when the semiconductor substrate is formed so that the hardness of the second region is smaller than the hardness of the first region, the semiconductor substrate is more easily cracked in the second region than in the first region. That is, in the second region having a low hardness, the wafer on which the semiconductor element layer is formed can be easily divided into bar shapes (or chip shapes), and the semiconductor elements can be reliably aligned with the extending direction of the resonator. Can be divided in parallel. As a result, the semiconductor element can be prevented from being broken to the vicinity of the central part of the element by dividing in the direction intersecting with the extending direction of the resonator, thereby improving the yield in manufacturing the semiconductor element. Can be made.
上記第1の局面による半導体素子において、好ましくは、主表面において、第2半導体層の第2領域の硬度は、第1半導体層の第1領域の硬度よりも小さい。このように構成すれば、主表面のうちの硬度が小さい第2領域において、半導体素子層を容易に分割することができる。 In the semiconductor device according to the first aspect, preferably, the hardness of the second region of the second semiconductor layer is smaller than the hardness of the first region of the first semiconductor layer on the main surface. If comprised in this way, a semiconductor element layer can be divided | segmented easily in the 2nd area | region where hardness of the main surface is small.
上記第1の局面による半導体素子において、好ましくは、第1半導体層は、GaNを含み、第2半導体層は、AlXGa(1−X)N(0<X≦1)を含む。このように構成すれば、GaNの主表面における硬度よりもAlXGa(1−X)Nの主表面における硬度が小さいので、半導体基板のうちのAlXGa(1−X)N層領域において、容易に半導体素子を分割することができる。 In the semiconductor element according to the first aspect, preferably, the first semiconductor layer includes GaN, and the second semiconductor layer includes Al X Ga (1-X) N (0 <X ≦ 1). According to this structure, the hardness is small in the main surface than the hardness Al X Ga (1-X) N in the main surface of GaN, the Al X Ga (1-X) N layer region of the semiconductor substrate The semiconductor element can be easily divided.
上記第1の局面による半導体素子において、好ましくは、第1半導体層の第1領域と実質的に同じ幅を有し、半導体素子層の上面上に形成された電極部をさらに備える。このように構成すれば、GaNを含む第1領域が、電極部下部の電流通路領域と実質的に同じ幅に形成され、かつ、第1半導体層の屈折率よりもAlXGa(1−X)Nを含む第2半導体層の屈折率が小さいために、第1領域(素子中央部)から隣接する第2領域(素子端面部)へ光が洩れ出すのを効果的に抑制することができる。 The semiconductor element according to the first aspect preferably further includes an electrode portion having substantially the same width as the first region of the first semiconductor layer and formed on the upper surface of the semiconductor element layer. According to this structure, the first region comprising GaN is formed on the current path area substantially the same width of the electrode subordinates portion, than the refractive index of the first semiconductor layer Al X Ga (1-X ) Since the refractive index of the second semiconductor layer containing N is small, it is possible to effectively suppress light from leaking from the first region (element central portion) to the adjacent second region (element end face portion). .
この発明の第2の局面による半導体素子の製造方法は、第1半導体層からなる第1領域と、第1半導体層と異なる材質の第2半導体層からなる第2領域とが縞状に配置された主表面を有する半導体基板を形成する工程と、半導体基板の第1領域上および第2領域上に半導体素子層を形成する工程と、半導体基板の第2半導体層の第2領域で半導体基板および半導体素子層を分割する工程とを備える。 According to a second aspect of the present invention, there is provided a method for manufacturing a semiconductor device, wherein a first region made of a first semiconductor layer and a second region made of a second semiconductor layer made of a material different from the first semiconductor layer are arranged in a stripe pattern. Forming a semiconductor substrate having a main surface, forming a semiconductor element layer on the first region and the second region of the semiconductor substrate, and forming the semiconductor substrate in the second region of the second semiconductor layer of the semiconductor substrate; Dividing the semiconductor element layer.
この発明の第2の局面による半導体素子の製造方法では、上記のように、半導体基板の第2半導体層の第2領域の部分で半導体基板および半導体素子層を分割する工程を備えることによって、たとえば、半導体基板を、第2領域の硬度が第1領域の硬度よりも小さくなるように形成した場合、半導体基板は、第1領域よりも第2領域において割れやすくなる。すなわち、硬度の小さい第2領域において、半導体素子層が形成されたウェハーから容易にバー状(またはチップ状)に分割された半導体素子を得ることができるとともに、半導体素子を確実に共振器の延びる方向と実質的に平行に分割することができる。これにより、半導体素子が、共振器の延びる方向と交差するような方向へ分割が進行することにより素子中央部近傍まで破壊されるのを抑制することができるので、半導体素子製造時の歩留まりを向上させることができる。 In the method for manufacturing a semiconductor element according to the second aspect of the present invention, as described above, by including the step of dividing the semiconductor substrate and the semiconductor element layer at the second region portion of the second semiconductor layer of the semiconductor substrate, for example, When the semiconductor substrate is formed so that the hardness of the second region is smaller than the hardness of the first region, the semiconductor substrate is more likely to crack in the second region than in the first region. That is, in the second region having a low hardness, it is possible to easily obtain a semiconductor element divided into a bar shape (or a chip shape) from the wafer on which the semiconductor element layer is formed, and to reliably extend the semiconductor element to the resonator. It can be divided substantially parallel to the direction. As a result, the semiconductor element can be prevented from being broken to the vicinity of the central part of the element by dividing in the direction intersecting with the extending direction of the resonator, thereby improving the yield in manufacturing the semiconductor element. Can be made.
上記第2の局面による半導体素子の製造方法において、好ましくは、半導体基板を形成する工程は、成長用基板上に、第1半導体層と、第2半導体層とが交互に積層された半導体成長層を形成する工程と、半導体成長層の成長面を、成長面と交差する方向に沿って分割する工程とを含む。このように構成すれば、半導体素子層を成長させるための主表面が、第1半導体層の第1領域と第2半導体層の第2領域とによって縞状に形成された半導体基板を得ることができる。 In the method of manufacturing a semiconductor element according to the second aspect, preferably, the step of forming a semiconductor substrate includes a semiconductor growth layer in which first semiconductor layers and second semiconductor layers are alternately stacked on a growth substrate. And a step of dividing the growth surface of the semiconductor growth layer along a direction intersecting the growth surface. If comprised in this way, the semiconductor substrate by which the main surface for growing a semiconductor element layer was striped by the 1st area | region of the 1st semiconductor layer and the 2nd area | region of the 2nd semiconductor layer was obtained. it can.
上記第2の局面による半導体素子の製造方法において、好ましくは、第1半導体層および第2半導体層の主表面における硬度を、それぞれ、β1およびβ2とした場合、第1半導体層および第2半導体層は、β1>β2の関係を有する。このように構成すれば、主表面の硬度が小さい第2半導体層の第2領域において、半導体素子層が容易に分割される半導体素子を得ることができる。 In the method for manufacturing a semiconductor element according to the second aspect, preferably, when the hardnesses at the main surfaces of the first semiconductor layer and the second semiconductor layer are β 1 and β 2 , respectively, the first semiconductor layer and the second semiconductor layer The semiconductor layer has a relationship of β 1 > β 2 . If comprised in this way, the semiconductor element by which a semiconductor element layer is easily divided | segmented in the 2nd area | region of the 2nd semiconductor layer with small hardness of a main surface can be obtained.
上記第2の局面による半導体素子の製造方法において、好ましくは、第1半導体層は、GaNを含み、第2半導体層は、AlXGa(1−X)N(0<X≦1)を含む。このように構成すれば、GaNの主表面における硬度よりもAlXGa(1−X)Nの主表面における硬度が小さいので、半導体基板のうちのAlXGa(1−X)N層領域(第2領域)において分割された半導体素子を得ることができる。 In the method of manufacturing a semiconductor element according to the second aspect, preferably, the first semiconductor layer includes GaN, and the second semiconductor layer includes Al X Ga (1-X) N (0 <X ≦ 1). . According to this structure, the hardness is small in the main surface than the hardness Al X Ga (1-X) N in the main surface of GaN, Al X Ga (1- X) of the semiconductor substrate N layer region ( A semiconductor element divided in the second region) can be obtained.
上記第2の局面による半導体素子の製造方法において、好ましくは、第1半導体層の第1領域と実質的に同じ幅を有し、半導体素子層の上面上に電極部を形成する工程をさらに備える。このように構成すれば、GaNを含む第1領域が、電極部下部の電流通路領域と実質的に同じ幅に形成され、かつ、第1領域の屈折率よりもAlXGa(1−X)Nを含む第2領域の屈折率が小さいために、第1領域(素子中央部)から隣接する第2領域(素子端面部)へ光が洩れ出すのが抑制された半導体素子を得ることができる。 Preferably, the method for manufacturing a semiconductor device according to the second aspect further includes a step of forming an electrode portion on the upper surface of the semiconductor element layer having substantially the same width as the first region of the first semiconductor layer. . According to this structure, the first region comprising GaN is formed on the current path area substantially the same width of the electrode subordinates portion, than the refractive index of the first region Al X Ga (1-X) Since the refractive index of the second region containing N is small, it is possible to obtain a semiconductor element in which light is prevented from leaking from the first region (element central portion) to the adjacent second region (element end face portion). .
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1実施形態)
図1は、本発明の第1実施形態による青紫色半導体レーザ素子の構造を説明するための斜視図である。図1を参照して、第1実施形態による青紫色半導体レーザ素子100の構成について説明する。なお、第1実施形態では、半導体素子の一例である青紫色半導体レーザ素子に本発明を適用した場合について説明する。
(First embodiment)
FIG. 1 is a perspective view for explaining the structure of the blue-violet semiconductor laser device according to the first embodiment of the present invention. The configuration of the blue-violet
本発明の第1実施形態による青紫色半導体レーザ素子100(発振波長:約400nm)は、図1に示すように、半導体基板10と、半導体レーザ素子層20および電極(p側電極30およびn側電極31)とから構成されている。なお、半導体レーザ素子層20は、本発明の「半導体素子層」の一例である。
As shown in FIG. 1, a blue-violet semiconductor laser device 100 (oscillation wavelength: about 400 nm) according to the first embodiment of the present invention includes a
ここで、第1実施形態では、図1に示すように、半導体基板10は、GaN層11の両端にAlXGa(1−X)N(0<X≦1)層12が接合された縞状の基板を形成するように構成されている。なお、以降の説明では、AlXGa(1−X)N(0<X≦1)層12をAlXGa(1−X)N層12として記載する。また、半導体レーザ素子層20の矢印B方向の中央部近傍(発光層近傍)が、GaN層11(第1領域11a)の上面上に対応する領域に形成されるように構成されている。なお、GaN層11およびAlXGa(1−X)N層12は、それぞれ、本発明の「第1半導体層」および「第2半導体層」の一例である。
Here, in the first embodiment, as shown in FIG. 1, the
また、第1実施形態では、AlXGa(1−X)N層12(図1参照)の第2領域12aにおける硬度β2は、GaN層11(図1参照)の第1領域11aにおける硬度β1(約1200kgmm−2〜約1700kgmm−2:ヌープ硬さ測定法による)よりも小さい(β1>β2)。
In the first embodiment, the hardness beta 2 in the
ここで、上記半導体層の硬度とは、一般的に、物質の硬さの程度を表す尺度として用いられる。硬度の測定方法は、たとえばビッカース硬さ測定法やヌープ硬さ測定法などがある。これらの方法は、ダイヤモンドで作られたピラミッド型の圧子を所定の荷重により測定物の表面に押し込んだ上で、荷重を取り除いたあとに残るへこみ形状から算出される面積で荷重を除した値によって測定物の硬度を測定する方法として知られている。 Here, the hardness of the semiconductor layer is generally used as a scale representing the degree of hardness of a substance. The hardness measurement method includes, for example, a Vickers hardness measurement method and a Knoop hardness measurement method. These methods are based on the value obtained by dividing the load by the area calculated from the dent shape remaining after removing the load after pushing the pyramid-shaped indenter made of diamond into the surface of the object to be measured with a predetermined load. It is known as a method for measuring the hardness of a measurement object.
また、半導体レーザ素子層20は、図1に示すように、n型AlGaNクラッド層21、活性層22およびp型AlGaNクラッド層23などの半導体レーザ素子層によって構成されている。また、n型AlGaNクラッド層21は、活性層22よりもバンドギャップが大きく、p型AlGaNクラッド層23は、活性層22よりもバンドギャップが大きい。このn型AlGaNクラッド層21およびp型AlGaNクラッド層23の材質は、上記のように窒化物系化合物などが用いられる。また、上記構成による半導体レーザ素子層20は、GaN、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成されていてもよい。
Further, as shown in FIG. 1, the semiconductor
また、n型AlGaNクラッド層21と活性層22との間に、n型AlGaNクラッド層21と活性層22との中間のバンドギャップを有する光ガイド層などが形成されていてもよく、活性層22とp型AlGaNクラッド層23との間に、活性層22とp型AlGaNクラッド層23との中間のバンドギャップを有する光ガイド層などが形成されていてもよい。
Further, an optical guide layer or the like having an intermediate band gap between the n-type
また、活性層22は、アンドープであっても、Siなどの不純物などがドーピングされていてもよく、特に、活性層22の材質としてInGaNなどが用いられる。また、活性層22は、たとえばGaNからなる4層の障壁層と、InGaNからなる3層の井戸層とが交互に積層された多重量子井戸(MQW)構造により形成される。なお、活性層22は、単層または単一量子井戸(SQW)構造などにより形成されていてもよい。
The
また、図1に示すように、p型AlGaNクラッド層23の上面側には、エッチング加工などにより共振器の延びる方向(矢印A方向)に峰状に延びる凸部からなるリッジ部23aが形成されている。このリッジ部23aにより、導波路構造が形成されている。なお、導波路構造の形成方法はリッジ部23aを形成する方法に限らず、埋め込みヘテロ構造などにより、導波路構造を形成してもよい。
Further, as shown in FIG. 1, a
また、図1に示すように、p型AlGaNクラッド層23のリッジ部23aの上面上には、リッジ部23aの延びる方向(矢印A方向)(図1参照)に沿って、p側電極30が形成されている。なお、p型AlGaNクラッド層23とp側電極30との間には、p型AlGaNクラッド層23よりも好ましくはバンドギャップが小さいコンタクト層(図示せず)が形成されていてもよい。また、図1に示すように、研磨やエッチング加工などにより所定の厚みに調整された半導体基板10の下面上に、n側電極31が形成されている。
Further, as shown in FIG. 1, on the upper surface of the
図2〜図7は、本発明の第1実施形態による青紫色半導体レーザ素子の製造プロセスを説明するための図である。次に、図1〜図7を参照して、第1実施形態による青紫色半導体レーザ素子100の製造プロセスについて説明する。
2 to 7 are views for explaining a manufacturing process of the blue-violet semiconductor laser device according to the first embodiment of the present invention. A manufacturing process for the blue-violet
本発明の第1実施形態による青紫色半導体レーザ素子100の製造プロセスでは、まず、結晶成長の元基板となる半導体基板の形成工程と、半導体基板上への半導体レーザ素子層および電極の形成工程とを行う。そして、ウェハー状に形成された半導体レーザ素子に対して分割工程を行うことにより、図1に示すような青紫色半導体レーザ素子100が形成される。以下、各工程順に具体的に説明する。
In the manufacturing process of the blue-violet
まず、半導体基板の形成工程では、図2に示すように、半導体成長層50を形成するための成長用基板となるサファイア基板60を準備した上で、サファイア基板60の上面上に、有機金属化学的気相成長法(MOCVD法)により、GaN層11を所定の厚さ(約数100μm程度)にエピタキシャル成長させる。その際、GaN層11の成長面を極性面(c面)として成長させるために、略(0001)面を主表面とするサファイア基板60を用いている。
First, in the process of forming a semiconductor substrate, as shown in FIG. 2, after preparing a
なお、GaN層11を成長させる成長用基板としては、上記サファイア基板60に限らず、窒化物系半導体基板や窒化物系半導体ではない異種基板(たとえばα−SiC基板、ZnO基板、スピネル基板およびLiAlO3基板など)を用いてもよい。また、略(111)面を主表面にもつGaAs基板を用いてもよい。
The growth substrate on which the
また、GaN層11は、気相から固層への反応を利用した薄膜成長法により成膜されるために、上記MOCVD法のほかに、ハイドライド気相成長法(HVPE法)や有機金属塩化物気相成長法(MOC法)などを適用してもよい。
Further, since the
また、図2に示すように、GaN層11をサファイア基板60上に成膜するときは、通常、バッファ層(図示せず)をGaN層11の直前に積層するために、サファイア基板60とGaN層11との格子定数の差に起因する反りは生じにくい。また、GaAs基板上への成膜においても、ラテラル成長法を用いる場合は、GaAs基板とGaN層との格子定数の差に起因する反りは生じにくい。しかしながら、サファイア基板60の熱膨張係数αsub(a軸では約7.5×10−6/Kを有し、c軸では約8.5×10−6/Kを有する)は、GaN層11の熱膨張係数α1(a軸では約5.59×10−6/Kを有し、c軸では約3.17×10−6/Kを有する)よりも大きいために、サファイア基板60上にGaN層11のみの単層を厚く積層した場合、成長後の冷却過程における熱応力(図2の矢印P方向の応力)に起因して、GaN層11側(図2の矢印C方向)に若干の凸の反り変形が生じる。
As shown in FIG. 2, when the
そこで、上記GaN層11を成長させた後、図2に示すように、GaN層11とは異なる格子定数を有するAlXGa(1−X)N層12を所定の厚さ(数10μm程度)にエピタキシャル成長させる。このAlXGa(1−X)N層12の成長により、AlXGa(1−X)N層12の格子定数b2(a軸方向では約3.112を有する)がGaN層11の格子定数b1(a軸方向では約3.112≦b2<3.189を有する)よりも小さい(b1>b2)ために、AlXGa(1−X)N層12には、図2に示すように、半導体層の内部に向かう方向(矢印Q方向)の応力が生じる。このため、AlXGa(1−X)N層12に生じる内部応力が、GaN層11側に凸に変形するのを矢印D方向(図2参照)に引き戻す(打ち消す)役割として作用する。
Therefore, after the
また、図2に示すように、AlXGa(1−X)N層12を成長させた後、再度、GaN層11を所定の厚さ(数100μm程度)にエピタキシャル成長させる。そして、さらに、GaN層11の成長の後、再度、AlXGa(1−X)N層12を所定の厚さ(数10μm程度)にエピタキシャル成長させる。この場合も、GaN層11の格子定数b1と、AlXGa(1−X)N層12の格子定数b2とに大小関係(b1>b2)を有するために、互いの半導体層内部に発生する応力を打ち消し合う作用が生じる。すなわち、図2に示すように、GaN層11とAlXGa(1−X)N層12とを繰り返し積層させることによって、半導体成長層50を、サファイア基板60上に反りが生じない状態か、または、反りが緩和された状態で、大きな厚みを有するように形成する。また、半導体成長層50には若干の反りが生じる場合もある。なお、半導体成長層50には若干の反りが生じる場合でも、反りの程度は、後述する半導体基板10の形成後に、半導体基板10が半導体レーザ素子層20を形成するための成長用基板または支持基板として使用される際に、支障を来たす程度ではない。
Further, as shown in FIG. 2, after growing the Al X Ga (1-X)
このようにして、サファイア基板60上にGaN層11とAlXGa(1−X)N層12とが所定の回数だけ繰り返して積層されることによって、半導体成長層50(図2参照)が形成される。
In this manner, the semiconductor growth layer 50 (see FIG. 2) is formed by repeatedly stacking the
そして、図3に示すように、サファイア基板60を半導体成長層50から分離除去する。その際、スライサー(図示せず)などによってサファイア基板60を物理的に除去してもよい。また、成長用基板がGaAs基板などの場合には、化学的エッチング処理によって除去してもよい。
Then, as shown in FIG. 3, the
その後、図3に示すように、GaN層11とAlXGa(1−X)N層12とが繰り返し積層された半導体成長層50の成長面(矢印C方向と垂直な面)に対して、実質的に垂直な方向(半導体成長層50の積層方向(図3の矢印C方向))に、スライサー(図示せず)などを使用して分割線600(破線)に沿ってスライス加工を施すことにより、半導体成長層50から半導体基板10を薄板状に切り出す。これにより、図4に示すように、GaN層11の第1領域11aとAlXGa(1−X)N層12の第2領域12aとが横方向(矢印B方向)に交互に配置された大面積の半導体基板10が得られる。
Thereafter, as shown in FIG. 3, with respect to the growth surface (surface perpendicular to the direction of arrow C) of the
なお、第1実施形態では、図4に示すように、半導体基板10の切り出し面10a(第1領域11aと第2領域12aとが縞状に配置された面)が、m面((1−100)面)またはa面((11−20)面)となるように切り出すことによって、無極性面(非c面)からなる主表面を有する半導体基板10を得る。ここで、無極性面(非c面)とは、GaN層11の結晶成長におけるc面((0001)面)とよばれる極性面に対して法線方向の面(m面またはa面)を示す。このようにして、縞状の半導体基板10が形成(製造)される。なお、切り出し面10aは、本発明の「主表面」の一例である。
In the first embodiment, as shown in FIG. 4, the cut-out
次に、半導体基板上への半導体レーザ素子層および電極の形成工程では、図5に示すように、半導体基板10の上面(切り出し面10a)上に、MOCVD法により、n型AlGaNクラッド層21、活性層22およびp型AlGaNクラッド層23などの半導体層を順に積層する。そして、図6に示すように、p型AlGaNクラッド層23の上面側に、リソグラフィによるパターン形成およびドライエッチングなどを行うことにより図面に垂直な方向(図7の矢印A方向)に峰状に延びるリッジ部23aを形成する。
Next, in the process of forming the semiconductor laser element layer and the electrode on the semiconductor substrate, as shown in FIG. 5, the n-type
また、図6に示すように、p型AlGaNクラッド層23のリッジ部23aの上面上に、p側電極30を真空蒸着により形成する。また、図6に示すように、研磨やエッチング加工などにより所定の厚みに調整された半導体基板10の下面上に、n側電極31を真空蒸着により形成する。このようにして、半導体基板10上への半導体レーザ素子層20および電極層(p側電極30およびn側電極31)が形成される。
Further, as shown in FIG. 6, a p-
ここで、第1実施形態では、次に示す方法によって、ウェハー状に形成された半導体レーザ素子に対して分割工程を行う。具体的には、劈開面形成工程(バー状劈開)の後に、図7に示すように、半導体基板10のAlXGa(1−X)N層12の第2領域12aに対応した領域20a(破線部の領域)において、n側電極31の下面側から半導体レーザ素子層20に向かってダイヤモンドカッタ等により共振器の延びる方向(図1の矢印A方向)に複数のケガキ線(図示せず)を形成した上で、各ケガキ線に沿って順次分割を行う。このように構成すれば、GaN層11の第1領域11a(図7参照)における硬度β1よりもAlXGa(1−X)N層12の第2領域12a(図7参照)における硬度β2が小さい(β1>β2)ために、素子端面部100a(図1参照)が形成される領域(図6に示すように、半導体レーザ素子層20のうちのAlXGa(1−X)N層12の第2領域12aに対応した領域20aの略中央部)に、分割面(劈開面)が確実に形成されるので、素子端面部100a(第2領域12a)において共振器の延びる方向(図1の矢印A方向)と実質的に平行な方向に分割されたチップ状の青紫色半導体レーザ素子100(図1参照)を容易に得ることができる。また、図7に示すように、バー状の青紫色半導体レーザ素子100を確実に共振器の延びる方向(矢印A方向)と実質的に平行な方向に分割することができるので、意図しない方向(たとえば矢印A方向と交差するような方向)へ分割が進行することにより半導体レーザ素子層20の中央部近傍(発光層近傍領域)まで破壊されるのを抑制することが可能である。これにより、青紫色半導体レーザ素子100の製造時の歩留まりを向上させることができる。
Here, in the first embodiment, the dividing step is performed on the semiconductor laser element formed in a wafer shape by the following method. Specifically, after the cleavage plane forming step (bar-shaped cleavage), as shown in FIG. 7, the
以上から、図1に示すように、チップ化された青紫色半導体レーザ素子100が形成される。このようにして、第1実施形態による青紫色半導体レーザ素子100が形成される。
From the above, as shown in FIG. 1, a blue-violet
第1実施形態では、上記のように、GaN層11(第1領域11a)と異なる材質からなるAlXGa(1−X)N層12(第2領域12a)上に形成された素子端面部100a(図1参照)を有する半導体レーザ素子層20を備えることによって、たとえば、半導体基板10を、第2領域12aの硬度が第1領域11aの硬度よりも小さくなるように形成した場合、半導体基板10は、第1領域11aよりも第2領域12aにおいて割れやすくなる。すなわち、硬度の小さいAlXGa(1−X)N層12において、半導体レーザ素子層20が形成されたウェハー(青紫色半導体レーザ素子100(図7参照))を容易にバー状(またはチップ状)に分割することができるとともに、半導体レーザ素子層20を確実に共振器の延びる方向(図1の矢印A方向)と実質的に平行に分割することができる。これにより、半導体レーザ素子層20が、共振器の延びる方向(図1の矢印A方向)と交差するような方向へ分割が進行することにより半導体レーザ素子層20の中央部近傍まで破壊されるのを抑制することができるので、青紫色半導体レーザ素子100を製造する際の歩留まりを向上させることができる。
In the first embodiment, as described above, the element end face portion formed on the Al X Ga (1-X) N layer 12 (
また、第1実施形態では、切り出し面10aにおいて、AlXGa(1−X)N層12の第2領域12aにおける硬度β2を、GaN層11の第1領域11aにおける硬度β1よりも小さくする(β1>β2)ことによって、切り出し面10aのうちの硬度が小さい第2領域12aにおいて、半導体レーザ素子層20をバー状に容易に分割することができる。
In the first embodiment, the hardness β 2 in the
また、第1実施形態では、GaN層11を、GaNを含むように構成するとともに、GaN層11に接合するAlXGa(1−X)N層12を、AlXGa(1−X)N(0<X≦1)を含ように構成することによって、切り出し面10aのうち、GaN層11の第1領域11aにおける硬度β1よりもAlXGa(1−X)N層12の第2領域12aにおける硬度β2が小さいので、半導体基板10のAlXGa(1−X)N層12の部分において、ウェハー状の青紫色半導体レーザ素子100を容易に分割することができる。
In the first embodiment, the
(第2実施形態)
図8は、本発明の第2実施形態による緑色半導体レーザ素子の構造を説明するための斜視図である。図8を参照して、この第2実施形態では、上記第1実施形態と異なり、本発明における半導体素子の構成を緑色半導体レーザ素子200に適用した場合について説明する。なお、緑色半導体レーザ素子200は、本発明の「半導体素子」の一例である。
(Second Embodiment)
FIG. 8 is a perspective view for explaining the structure of the green semiconductor laser device according to the second embodiment of the present invention. With reference to FIG. 8, in the second embodiment, unlike the first embodiment, a case where the configuration of the semiconductor element in the present invention is applied to a green
本発明の第2実施形態による緑色半導体レーザ素子200(発振波長:約530nm)は、上記第1実施形態と同様に、図8に示すように、GaN層11の両端にAlXGa(1−X)N層12が接合された縞状の半導体基板10と、半導体レーザ素子層220および電極層(p側電極30およびn側電極31)とによって構成されている。なお、半導体レーザ素子層220は、本発明の「半導体素子層」の一例である。
As shown in FIG. 8, the green semiconductor laser device 200 (oscillation wavelength: about 530 nm) according to the second embodiment of the present invention has Al X Ga (1− X) A
また、半導体レーザ素子層220は、n型AlGaNクラッド層221、活性層222およびp型AlGaNクラッド層223などの半導体レーザ素子層によって構成されている。また、活性層222は、たとえばInGaNからなる4層の障壁層と、InGaNからなる3層の井戸層とが交互に積層された多重量子井戸(MQW)構造により形成される。なお、活性層222は、単層または単一量子井戸(SQW)構造などにより形成されていてもよい。
The semiconductor laser element layer 220 is composed of semiconductor laser element layers such as an n-type
なお、クラッド層、活性層(井戸層、障壁層、光ガイド層およびキャリアブロック層などを含む)を構成するAlやInの組成比をそれぞれ調整することにより、上記第1実施形態における青紫色半導体レーザ素子100(図1参照)と異なる発振波長を有する緑色半導体レーザ素子200(図8参照)が形成される。 The blue-violet semiconductor according to the first embodiment is adjusted by adjusting the composition ratio of Al and In constituting the cladding layer and the active layer (including the well layer, the barrier layer, the light guide layer, and the carrier block layer). A green semiconductor laser element 200 (see FIG. 8) having an oscillation wavelength different from that of the laser element 100 (see FIG. 1) is formed.
なお、第2実施形態による緑色半導体レーザ素子200のその他の構造および製造プロセスは、上記第1実施形態と同様である。
The remaining structure and manufacturing process of the green
第2実施形態では、上記のように、無極性面(非c面)を主表面(切り出し面10a(図4参照))とする縞状の半導体基板10上に緑色のレーザ光を出射する半導体レーザ素子層220を形成することによって、ピエゾ電界の影響が生じないために、半導体レーザ素子層220の発光効率を、より一層向上させることができる。なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
In the second embodiment, as described above, a semiconductor that emits green laser light onto a
(第3実施形態)
図9は、本発明の第3実施形態による青紫色発光ダイオード(LED)の構造を説明するための斜視図である。図9を参照して、この第3実施形態では、上記第1実施形態における半導体素子の構成を青紫色発光ダイオード300に適用した場合について説明する。なお、青紫色発光ダイオード300は、本発明の「半導体素子」の一例である。
(Third embodiment)
FIG. 9 is a perspective view for explaining the structure of a blue-violet light emitting diode (LED) according to the third embodiment of the present invention. With reference to FIG. 9, in the third embodiment, a case where the configuration of the semiconductor element in the first embodiment is applied to a blue-violet
本発明の第3実施形態による青紫色発光ダイオード300(発振波長:約400nm)では、上記第1実施形態と同様に、図9に示すように、GaN層11(幅:数100μm程度)の両端にAlXGa(1−X)N層12(幅:数10μm程度)が接合された縞状の半導体基板10(図8参照)と、発光ダイオード層320(LED部)および電極(p側電極330およびn側電極331)とによって構成されている。 In the blue-violet light emitting diode 300 (oscillation wavelength: about 400 nm) according to the third embodiment of the present invention, as shown in FIG. 9, both ends of the GaN layer 11 (width: about several hundred μm), as in the first embodiment. A striped semiconductor substrate 10 (see FIG. 8) having an Al X Ga (1-X) N layer 12 (width: about several tens of μm) bonded thereto, a light emitting diode layer 320 (LED portion), and an electrode (p-side electrode) 330 and the n-side electrode 331).
ここで、第3実施形態では、図9に示すように、発光ダイオード層320の中央部近傍(発光層近傍)が、GaN層11(第1領域11a)の上部に対応する領域に形成されるように構成されている。
Here, in the third embodiment, as shown in FIG. 9, the vicinity of the central portion of the light emitting diode layer 320 (the vicinity of the light emitting layer) is formed in a region corresponding to the upper part of the GaN layer 11 (
また、発光ダイオード層320は、図9に示すように、n型AlGaNクラッド層321、活性層322およびp型AlGaNクラッド層323などの半導体発光素子層によって構成されている。また、活性層322は、たとえばGaNからなる4層の障壁層と、InGaNからなる3層の井戸層とが交互に積層された多重量子井戸(MQW)構造により形成される。なお、活性層322は、単層または単一量子井戸(SQW)構造などにより形成されていてもよい。また、図9に示すように、発光ダイオード層320には、n型AlGaNクラッド層321の一部と、活性層322およびp型AlGaNクラッド層323の外周部をエッチング加工などにより削ることによって、凸形状のメサ部320aが形成されている。
Further, as shown in FIG. 9, the light emitting
また、図9に示すように、発光ダイオード層320のメサ部320aの上面上には、Al層およびAg層などからなるp側電極330(反射電極)が真空蒸着により形成されている。なお、p型AlGaNクラッド層323とp側電極330との間には、p型AlGaNクラッド層323よりも好ましくはバンドギャップが小さく、かつ、オーミック性の良好な材質を含むコンタクト層(図示せず)が形成されてもよい。また、図9に示すように、研磨やエッチング加工などにより所定の厚みに調整された半導体基板10の下面上に、n側電極331が真空蒸着により形成されている。
As shown in FIG. 9, a p-side electrode 330 (reflection electrode) made of an Al layer, an Ag layer, or the like is formed on the upper surface of the
なお、第3実施形態による青紫色発光ダイオード300のその他の構造は、上記第1実施形態と同様である。
The remaining structure of the blue-violet
図10は、本発明の第3実施形態による青紫色発光ダイオード(LED)の製造プロセスを説明するための図である。図9および図10を参照して、この第3実施形態による青紫色発光ダイオード300の製造プロセスについて説明する。
FIG. 10 is a view for explaining a manufacturing process of a blue-violet light emitting diode (LED) according to the third embodiment of the present invention. A manufacturing process of the blue-violet
本発明の第3実施形態では、図10に示すように、まず、上記第1および第2実施形態と同様の製造プロセスにより、結晶成長の元基板となる半導体基板の形成工程と、半導体基板上への発光ダイオード層および電極の形成工程とを行う。そして、ウェハー状に形成された発光ダイオードに対して分割工程を行うことにより、図9に示すような青紫色発光ダイオード300が形成される。
In the third embodiment of the present invention, as shown in FIG. 10, first, a manufacturing process of the semiconductor substrate that is the original substrate for crystal growth is performed by the same manufacturing process as in the first and second embodiments. And forming a light emitting diode layer and an electrode. A blue-violet
ここで、第3実施形態では、次に示す方法によって、ウェハー状の発光ダイオードに対して分割工程を行う。具体的には、図10に示すように、まず、半導体基板10のAlXGa(1−X)N層12上の第2領域12aに対応する発光ダイオード層320の領域320b(破線部の領域)において、n側電極331の下面側からダイヤモンドカッタ等により領域320bと実質的に平行な方向(矢印E方向)に複数のケガキ線(図示せず)を形成した上で、各ケガキ線に沿って順次分割を行う。その後、発光ダイオード層320の領域320bと実質的に直行する方向の領域320c(破線部の領域)においても、n側電極331の下面側から発光ダイオード層320に向かってダイヤモンドカッタ等により複数のケガキ線(図示せず)を形成した上で、各ケガキ線に沿ってさらに分割を行う。
Here, in the third embodiment, the dividing process is performed on the wafer-like light emitting diode by the following method. Specifically, as shown in FIG. 10, first, a
このようにして、図9に示すように、ウェハー状からチップ状に分離された青紫色発光ダイオード300が形成される。なお、第3実施形態における青紫色発光ダイオード300のその他の製造プロセスは、上記第1および第2実施形態と同様である。
In this way, as shown in FIG. 9, blue-violet
第3実施形態では、上記のように、分割工程の際、GaN層11の第1領域11aにおける硬度β1よりも小さな硬度β2を有するAlXGa(1−X)N層12の第2領域12aに対応した発光ダイオード層320の領域320b(図10参照)において、n側電極331側に形成されたケガキ線(図示せず)に沿って分割を行うので、上記第1および第2実施形態と同様に、ウェハー状の青紫色発光ダイオード300を容易に分割することができる。また、ウェハー状の青紫色発光ダイオード300を確実にケガキ線に沿って分割することができるので、意図しない斜め方向(たとえばケガキ線に対して斜めに交差するような方向)へ分割が進行することによって、発光ダイオード層320の中央部近傍まで破壊されるのを抑制することができる。これにより、青紫色発光ダイオード300(図9参照)を製造する際の歩留まりを向上させることができる。なお、第3実施形態のその他の効果は、上記第1および第2実施形態と同様である。
In the third embodiment, as described above, the second of the Al X Ga (1-X) N layer 12 having a hardness β 2 smaller than the hardness β 1 in the
(第4実施形態)
図11は、本発明の第4実施形態による青紫色半導体レーザ素子の構造を説明するための斜視図である。図11を参照して、この第4実施形態では、上記第1実施形態(図1参照)と異なり、GaN層領域の幅よりもAlXGa(1−X)N層領域の幅が広くなるように縞状の半導体基板が形成されている場合の青紫色半導体レーザ素子400について説明する。
(Fourth embodiment)
FIG. 11 is a perspective view for explaining the structure of a blue-violet semiconductor laser device according to the fourth embodiment of the present invention. Referring to FIG. 11, in the fourth embodiment, unlike the first embodiment (see FIG. 1), the width of the Al X Ga (1-X) N layer region is wider than the width of the GaN layer region. A blue-violet
ここで、第4実施形態では、図11に示すように、p型クラッド層、活性層およびn型クラッド層などから構成された半導体レーザ素子層420のリッジ部420a、および、p側電極430が、縞状の半導体基板410のGaN層11(第1領域11a)の実質的に直上に対応する領域に形成されるとともに、凸部からなるリッジ部420aおよびp側電極430の幅が、それぞれ、GaN層11の幅と実質的に同じ幅を有するように形成されている。なお、半導体レーザ素子層420およびp側電極430は、それぞれ、本発明の「半導体素子層」および「電極部」の一例である。なお、第4実施形態による青紫色半導体レーザ素子400のその他の構造および製造プロセスは、は、上記第1および第2実施形態と同様である。
Here, in the fourth embodiment, as shown in FIG. 11, the ridge portion 420a of the semiconductor laser element layer 420 composed of a p-type cladding layer, an active layer, an n-type cladding layer, and the like, and the p-
第4実施形態では、上記のように、GaN層11の第1領域11aと実質的に同じ幅を有し、半導体レーザ素子層420の上面上に形成されたp側電極430を備えることによって、窒化ガリウム(GaN)を含む第1領域11aが、p側電極430下部の電流通路領域と実質的に同じ幅に形成され、かつ、GaN層11の屈折率よりもAlXGa(1−X)Nを含むAlXGa(1−X)N層12の屈折率が小さいために、半導体レーザ素子層420の中央部(発光層)からGaN層11を経て隣接するAlXGa(1−X)N層12(素子端面部400a)へ横方向(図11の矢印B方向)に光が洩れ出すのを効果的に抑制することができる。なお、第4実施形態のその他の効果は、上記第1および第2実施形態と同様である。
In the fourth embodiment, as described above, the p-
(第4実施形態の変形例)
図12は、本発明の第4実施形態の変形例による青紫色半導体レーザ素子の構造を説明するための斜視図である。図12を参照して、この第4実施形態の変形例では、上記第4実施形態(図11参照)と異なり、半導体レーザ素子層520にリッジ部が形成されない場合について説明する。
(Modification of the fourth embodiment)
FIG. 12 is a perspective view for explaining the structure of a blue-violet semiconductor laser device according to a modification of the fourth embodiment of the present invention. With reference to FIG. 12, in the modification of the fourth embodiment, a case where a ridge portion is not formed in the semiconductor
ここで、第4実施形態の変形例では、図12に示すように、p型クラッド層、活性層およびn型クラッド層などから構成された半導体レーザ素子層520には、上記第4実施形態のようなリッジ部420a(図11参照)が形成されていない。その一方で、p側電極430のみが、半導体基板410のGaN層11(第1領域11a)の実質的に直上に対応する領域に形成されるとともに、p側電極430の幅が、GaN層11の幅と実質的に同じ幅を有するように形成されている。
Here, in the modification of the fourth embodiment, as shown in FIG. 12, the semiconductor
なお、第4実施形態の変形例による青紫色半導体レーザ素子500のその他の構造および製造プロセスは、上記第4実施形態と同様である。
The remaining structure and manufacturing process of the blue-violet
この第4実施形態の変形例のように構成しても、発光層からGaN層11を経て隣接するAlXGa(1−X)N層12へ横方向(図12の矢印B方向)に光が洩れ出すのを抑制することができるので、半導体レーザ素子層520にリッジ部を形成する製造プロセスを省略することができる。したがって、青紫色半導体レーザ素子500の生産性を向上させることができる。なお、半導体レーザ素子層520は、本発明の「半導体素子層」の一例である。なお、第4実施形態の変形例のその他の効果は、上記第4実施形態と同様である。
Even when configured as in the modification of the fourth embodiment, light is emitted from the light emitting layer to the adjacent Al X Ga (1-X) N layer 12 via the GaN layer 11 (in the direction of arrow B in FIG. 12). Can be prevented from leaking out, and therefore the manufacturing process for forming the ridge portion in the semiconductor
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
また、上記第1〜第4実施形態では、サファイア基板60に対してGaN層11(第1半導体層領域)およびAlXGa(1−X)N層12(第2半導体層領域)を繰り返し積層させて半導体成長層50の形成工程を行う例について示したが、本発明はこれに限らず、サファイア基板60に対してAlXGa(1−X)N(0<X≦1)およびInYGa(1−Y)N(0<Y≦1)などからなる異種の半導体層を繰り返し積層させて半導体成長層の形成工程を行うようにしてもよい。
In the first to fourth embodiments, the GaN layer 11 (first semiconductor layer region) and the Al X Ga (1-X) N layer 12 (second semiconductor layer region) are repeatedly stacked on the
また、上記第1〜第4実施形態では、縞状の半導体基板10の成長用基板としてサファイア基板60を用いた例について示したが、本発明はこれに限らず、サファイア基板以外のたとえばGaAs、SiCおよびSiなどの材質からなる基板を用いてもよい。
Moreover, in the said 1st-4th embodiment, although the example which used the
また、上記第1〜第4実施形態では、無極性面(非c面)を主表面とした縞状の半導体基板10を用いて青紫色半導体レーザ素子100、緑色半導体レーザ素子200、青紫色発光ダイオード300、青紫色半導体レーザ素子400および500を形成した例について示したが、本発明はこれに限らず、GaN層11とAlXGa(1−X)N層12とが繰り返し積層された半導体成長層50の成長面に対して、斜め方向(半導体成長層50の積層方向(矢印B方向)に対して所定の角度で交差する方向)スライス加工を施すことにより、半導体成長層50から半導体基板を薄板状に切り出すことにより、半極性面を主表面とした半導体基板を用いて上記の半導体素子を形成してもよい。
Further, in the first to fourth embodiments, the blue-violet
10 半導体基板
10a 切り出し面(主表面)
11 GaN層(第1半導体層)
11a 第1領域
12 AlXGa(1−X)N層(第2半導体層)
12a 第2領域
20、220、420、520 半導体レーザ素子層(半導体素子層)
100a、400a 素子端面部
320 発光ダイオード層(半導体素子層)
430 p側電極(電極部)
10
11 GaN layer (first semiconductor layer)
11a first region 12 Al X Ga (1-X ) N layer (second semiconductor layer)
100a, 400a
430 p-side electrode (electrode part)
Claims (9)
前記主表面の前記第1領域上に形成された素子中央部と、前記主表面の前記第2領域上に形成された素子端面部とを有する半導体素子層とを備えた、半導体素子。 A first surface made of a first semiconductor layer and a second surface made of a material different from that of the first semiconductor layer and made of a second semiconductor layer joined to the first semiconductor layer have a main surface arranged in a stripe pattern. A semiconductor substrate;
A semiconductor element comprising: a semiconductor element layer having an element central portion formed on the first region of the main surface and an element end surface portion formed on the second region of the main surface.
前記半導体基板の前記第1領域上および前記第2領域上に半導体素子層を形成する工程と、
前記半導体基板の前記第2半導体層の前記第2領域で前記半導体基板および前記半導体素子層を分割する工程とを備えた、半導体素子の製造方法。 Forming a semiconductor substrate having a main surface in which a first region made of a first semiconductor layer and a second region made of a second semiconductor layer made of a material different from the first semiconductor layer are arranged in a stripe pattern;
Forming a semiconductor element layer on the first region and the second region of the semiconductor substrate;
A step of dividing the semiconductor substrate and the semiconductor element layer in the second region of the second semiconductor layer of the semiconductor substrate.
前記第1半導体層および前記第2半導体層は、β1>β2の関係を有する、請求項5または6に記載の半導体素子の製造方法。 When the hardness at the main surface of the first semiconductor layer and the second semiconductor layer is β 1 and β 2 , respectively,
The method for manufacturing a semiconductor element according to claim 5, wherein the first semiconductor layer and the second semiconductor layer have a relationship of β 1 > β 2 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220475A JP2009054813A (en) | 2007-08-28 | 2007-08-28 | Semiconductor element, and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007220475A JP2009054813A (en) | 2007-08-28 | 2007-08-28 | Semiconductor element, and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054813A true JP2009054813A (en) | 2009-03-12 |
Family
ID=40505632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007220475A Pending JP2009054813A (en) | 2007-08-28 | 2007-08-28 | Semiconductor element, and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009054813A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232263A (en) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | Light-emitting diode, manufacturing method thereof, and lamp |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273470A (en) * | 2002-01-10 | 2003-09-26 | Sharp Corp | Iii-group nitride semiconductor laser element |
JP2004260152A (en) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
JP2005175291A (en) * | 2003-12-12 | 2005-06-30 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JP2009040664A (en) * | 2007-08-10 | 2009-02-26 | Sanyo Electric Co Ltd | Semiconductor substrate and its manufacturing method |
-
2007
- 2007-08-28 JP JP2007220475A patent/JP2009054813A/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003273470A (en) * | 2002-01-10 | 2003-09-26 | Sharp Corp | Iii-group nitride semiconductor laser element |
JP2004260152A (en) * | 2003-02-07 | 2004-09-16 | Sanyo Electric Co Ltd | Semiconductor device and manufacturing method therefor |
JP2005175291A (en) * | 2003-12-12 | 2005-06-30 | Toshiba Corp | Semiconductor light emitting element and its manufacturing method |
JP2009040664A (en) * | 2007-08-10 | 2009-02-26 | Sanyo Electric Co Ltd | Semiconductor substrate and its manufacturing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232263A (en) * | 2009-03-26 | 2010-10-14 | Showa Denko Kk | Light-emitting diode, manufacturing method thereof, and lamp |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8750343B2 (en) | Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer | |
JP2009283912A (en) | Nitride-based semiconductor device and method of manufacturing the same | |
JP5245904B2 (en) | Manufacturing method of semiconductor laser device | |
KR100874077B1 (en) | Nitride semiconductor laser device and method of manufacturing the same | |
US20100265981A1 (en) | Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer | |
JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
JP5471256B2 (en) | Semiconductor device, semiconductor wafer, semiconductor wafer manufacturing method, semiconductor device manufacturing method | |
KR20070089735A (en) | Gan-based semiconductor light-emitting element and method for fabricating same | |
JP2953326B2 (en) | Method of manufacturing gallium nitride based compound semiconductor laser device | |
JPH11103135A (en) | Board for gallium nitride crystal growth, and its application | |
JP4802314B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2002026443A (en) | Nitride-based semiconductor element and its manufacturing method | |
JP2003051636A (en) | Semiconductor device and manufacturing method therefor | |
JP5172322B2 (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof | |
WO2006126414A1 (en) | Method for manufacturing nitride semiconductor light emitting element | |
JP4523097B2 (en) | Group III nitride compound semiconductor laser diode | |
JP5022136B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2009164234A (en) | Nitride semiconductor laser device | |
JP2008028375A (en) | Nitride semiconductor laser device | |
JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
JP4644955B2 (en) | Nitride semiconductor device fabrication method | |
JP2001308458A (en) | Semiconductor light emitting element and method for manufacturing the same and semiconductor device and method for manufacturing the same | |
JP2009054813A (en) | Semiconductor element, and manufacturing method thereof | |
JP2009088270A (en) | Semiconductor element manufacturing method | |
JP4869179B2 (en) | Semiconductor substrate and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130129 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |