JP5172322B2 - Nitride-based semiconductor light-emitting diode and manufacturing method thereof - Google Patents

Nitride-based semiconductor light-emitting diode and manufacturing method thereof Download PDF

Info

Publication number
JP5172322B2
JP5172322B2 JP2007331097A JP2007331097A JP5172322B2 JP 5172322 B2 JP5172322 B2 JP 5172322B2 JP 2007331097 A JP2007331097 A JP 2007331097A JP 2007331097 A JP2007331097 A JP 2007331097A JP 5172322 B2 JP5172322 B2 JP 5172322B2
Authority
JP
Japan
Prior art keywords
layer
nitride
light emitting
substrate
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007331097A
Other languages
Japanese (ja)
Other versions
JP2009152502A (en
Inventor
雅幸 畑
良治 廣山
泰人 三宅
康光 久納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007331097A priority Critical patent/JP5172322B2/en
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to CN2008801089373A priority patent/CN101809833B/en
Priority to CN2012100733253A priority patent/CN102545055A/en
Priority to PCT/JP2008/067238 priority patent/WO2009041462A1/en
Priority to US12/680,412 priority patent/US8750343B2/en
Priority to CN2008801269573A priority patent/CN101952982B/en
Priority to US12/809,770 priority patent/US20100265981A1/en
Priority to CN2013101113322A priority patent/CN103199433A/en
Priority to PCT/JP2008/072618 priority patent/WO2009081762A1/en
Publication of JP2009152502A publication Critical patent/JP2009152502A/en
Application granted granted Critical
Publication of JP5172322B2 publication Critical patent/JP5172322B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は、窒化物系半導体発光ダイオードおよびその製造方法に関する。   The present invention relates to a nitride semiconductor light emitting diode and a method for manufacturing the same.

従来、窒化ガリウムなどの窒化物系材料からなる発光ダイオード(LED)が実用化されている。そして、近年、GaN基板の極性面((0001)面)上に形成した発光素子では、大きなピエゾ電界の影響により発光効率が低下することを考慮して、GaN基板の非極性面(m面(1−100)面やa面(11−20)面など)上などに発光素子層を形成したLEDおよびその製造方法が提案されている(たとえば、特許文献1および2参照)。   Conventionally, a light emitting diode (LED) made of a nitride material such as gallium nitride has been put into practical use. In recent years, a light-emitting element formed on a polar surface ((0001) surface) of a GaN substrate takes into consideration that the light emission efficiency is lowered due to the influence of a large piezoelectric field, and thus a non-polar surface (m-plane ( An LED having a light emitting element layer formed on a 1-100) plane, an a-plane (11-20) plane, and the like, and a manufacturing method thereof have been proposed (see, for example, Patent Documents 1 and 2).

上記特許文献1には、サファイア基板上に窒化物系化合物半導体層からなる発光部を有する半導体発光素子(LED)およびその製造方法が開示されている。この特許文献1に記載の半導体発光素子では、窒化物系化合物半導体層内に、エッチングによりサファイア基板の主表面に対して垂直な側面((0001)結晶面)を形成することによって、窒化物系化合物半導体層の側面からも発光部内部を横方向に伝播する光を取り出すことが可能に構成されている。   Patent Document 1 discloses a semiconductor light-emitting element (LED) having a light-emitting portion made of a nitride-based compound semiconductor layer on a sapphire substrate and a method for manufacturing the same. In the semiconductor light emitting device described in Patent Document 1, a nitride-based compound semiconductor layer is formed by forming a side surface ((0001) crystal plane) perpendicular to the main surface of the sapphire substrate by etching. The light that propagates in the lateral direction inside the light emitting portion can also be extracted from the side surface of the compound semiconductor layer.

また、上記特許文献2には、サファイア基板上に窒化物系化合物半導体層からなる発光層を有する窒化物系化合物半導体発光素子(LED)およびその製造方法が開示されている。この特許文献2に記載の窒化物系化合物半導体発光素子では、窒化物系化合物半導体層内に、エッチングにより複数の凹部を形成することによって、窒化物系化合物半導体層の凹部の側面からも発光素子内部を横方向に伝播する光を取り出すことが可能に構成されている。   Patent Document 2 discloses a nitride compound semiconductor light emitting device (LED) having a light emitting layer composed of a nitride compound semiconductor layer on a sapphire substrate and a method for manufacturing the same. In the nitride-based compound semiconductor light-emitting device described in Patent Document 2, a plurality of recesses are formed by etching in the nitride-based compound semiconductor layer, so that the light-emitting device can be formed from the side surface of the recess of the nitride-based compound semiconductor layer. It is configured to be able to take out light propagating laterally inside.

特開平8−64912号公報JP-A-8-64912 特開2001−24222号公報Japanese Patent Laid-Open No. 2001-24222

しかしながら、上記特許文献1および2に開示された半導体発光素子(LED)およびその製造方法では、製造プロセス上、基板上の窒化物系化合物半導体層に対してエッチング加工により側面または複数の凹部を形成する工程を必要とするため、製造プロセスが複雑になるという問題点がある。また、光取り出し用の側面(特許文献1)または複数の凹部(特許文献2)を形成する工程においてドライエッチングを用いる必要があるため、発光部(発光層)などに損傷が生じやすいと考えられる。この場合、発光層からの光の取り出し効率が低下してしまうという問題点もある。   However, in the semiconductor light emitting device (LED) and the manufacturing method thereof disclosed in Patent Documents 1 and 2 described above, side surfaces or a plurality of recesses are formed by etching on the nitride-based compound semiconductor layer on the substrate in the manufacturing process. Therefore, there is a problem that the manufacturing process becomes complicated. Further, since it is necessary to use dry etching in the step of forming the side surface for extracting light (Patent Document 1) or a plurality of recesses (Patent Document 2), it is considered that the light emitting portion (light emitting layer) is likely to be damaged. . In this case, there is also a problem that the light extraction efficiency from the light emitting layer is lowered.

また、上記特許文献1および2に開示された半導体発光素子およびその製造方法では、製造プロセス上、窒化物系化合物半導体層をサファイア基板の平坦な主表面上に結晶成長させて形成するために、結晶成長の過程において、半導体層の上面(主表面)は、ある程度の平坦性が確保される。しかしながら、上記特許文献1および2に開示された半導体発光素子の製造プロセスでは、半導体層の平坦性をより向上させるのは困難であるという問題点がある。   In addition, in the semiconductor light emitting device and the manufacturing method thereof disclosed in Patent Documents 1 and 2, in order to form a nitride-based compound semiconductor layer on a flat main surface of a sapphire substrate in the manufacturing process, In the process of crystal growth, a certain degree of flatness is ensured on the upper surface (main surface) of the semiconductor layer. However, the semiconductor light emitting device manufacturing process disclosed in Patent Documents 1 and 2 has a problem that it is difficult to further improve the flatness of the semiconductor layer.

この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、製造プロセスが複雑になるのを抑制するとともに発光層からの光の取り出し効率を向上させることが可能で、かつ、半導体層の平坦性をより向上させることが可能な窒化物系半導体発光ダイオードおよびその製造方法を提供することである。   The present invention has been made to solve the above-described problems, and one object of the present invention is to suppress the complexity of the manufacturing process and improve the light extraction efficiency from the light emitting layer. It is also possible to provide a nitride-based semiconductor light-emitting diode capable of improving the flatness of a semiconductor layer and a method for manufacturing the same.

課題を解決するための手段および発明の効果Means for Solving the Problems and Effects of the Invention

上記目的を達成するために、この発明の第1の局面による窒化物系半導体発光ダイオードは、主表面に凹部が形成された基板と、基板の主表面上に、発光層を有するとともに凹部の一方の内側面を起点として形成される(000−1)面からなる第1側面と、第1側面と対向する領域に、凹部の他方の内側面を起点として形成される第2側面とを含む窒化物系半導体層とを備える。   In order to achieve the above object, a nitride-based semiconductor light-emitting diode according to a first aspect of the present invention includes a substrate having a recess formed on the main surface, a light-emitting layer on the main surface of the substrate, and one of the recesses. 1st side which consists of the (000-1) plane formed from the inner surface of this, and the 2nd side surface formed from the other inner surface of a crevice in the field which counters the 1st side A physical semiconductor layer.

この発明の第1の局面による窒化物系半導体発光ダイオードでは、上記のように、主表面に凹部が形成された基板と、基板の主表面上に凹部の一方の内側面を起点として形成される(000−1)面からなる第1側面と、凹部の他方の内側面を起点として形成される第2側面とを含む窒化物系半導体層とを備えることによって、窒化物系半導体層には、基板に予め形成された凹部の内側面を起点とした第1側面および第2側面が形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のような第1側面または第2側面を形成する場合と異なり、エッチング加工を必要としないので、窒化物系半導体発光ダイオードの製造プロセスが複雑になるのを抑制することができる。また、窒化物系半導体層の第1側面および第2側面は、ドライエッチングなどにより形成されないので、製造プロセス上、発光層などに損傷が生じにくい。これにより、発光層からの光の取り出し効率を向上させることができる。   In the nitride-based semiconductor light-emitting diode according to the first aspect of the present invention, as described above, the substrate is formed with a recess formed on the main surface, and the inner surface of one of the recesses is formed on the main surface of the substrate. The nitride-based semiconductor layer includes a nitride-based semiconductor layer including a first side formed from the (000-1) plane and a second side formed from the other inner surface of the recess. A first side surface and a second side surface are formed starting from the inner side surface of the recess formed in advance on the substrate. That is, unlike the case where the first side surface or the second side surface is formed by etching on a nitride-based semiconductor layer laminated on a flat substrate without a recess or the like in the manufacturing process, the etching processing is performed. Since it is not necessary, it is possible to prevent the manufacturing process of the nitride semiconductor light emitting diode from becoming complicated. Further, since the first side surface and the second side surface of the nitride-based semiconductor layer are not formed by dry etching or the like, the light emitting layer or the like is hardly damaged in the manufacturing process. Thereby, the extraction efficiency of light from the light emitting layer can be improved.

また、主表面に凹部が形成された基板と、基板の主表面上に凹部の一方の内側面を起点として形成される(000−1)面からなる第1側面と、凹部の他方の内側面を起点として形成される第2側面とを含む窒化物系半導体層とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面(窒化物系半導体層の主表面)が成長する成長速度よりも、凹部の一方の内側面を起点とした第1側面および凹部の他方の内側面を起点とした第2側面がそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記第1側面および第2側面からなる端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより向上させることができる。   Further, a substrate having a concave portion formed on the main surface, a first side surface comprising a (000-1) surface formed on one of the inner surfaces of the concave portion on the main surface of the substrate, and the other inner surface of the concave portion And a nitride-based semiconductor layer including a second side surface formed starting from the top surface of the growth layer (the main surface of the nitride-based semiconductor layer) when the nitride-based semiconductor layer is crystal-grown on the substrate. The growth rate of the first side surface starting from one inner side surface of the recess and the second side surface starting from the other inner side surface of the recess is slower than the growth rate at which the surface) grows. The upper surface (main surface) of the substrate grows while maintaining flatness. As a result, the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer in the case where the end surface composed of the first side surface and the second side surface is not formed. it can.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、凹部の一方の内側面は、(000−1)面を含んでいる。このように構成すれば、基板の主表面上に(000−1)面からなる第1側面を有する窒化物系半導体層を形成する際に、(000−1)面からなる凹部の一方の内側面を引き継ぐようにして窒化物系半導体層の(000−1)面が形成されるので、(000−1)面からなる第1側面を基板上に容易に形成することができる。   In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, one inner surface of the recess includes a (000-1) plane. If comprised in this way, when forming the nitride-type semiconductor layer which has a 1st side surface which consists of (000-1) plane on the main surface of a board | substrate, one of the recessed parts which consist of (000-1) plane Since the (000-1) plane of the nitride-based semiconductor layer is formed so as to take over the side surface, the first side surface composed of the (000-1) plane can be easily formed on the substrate.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第1側面および第2側面は、窒化物系半導体層の結晶成長面からなる。このように構成すれば、上記第1側面および第2側面の2種類の成長面(端面)を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。   In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the first side surface and the second side surface are formed of a crystal growth surface of the nitride-based semiconductor layer. If comprised in this way, the two types of growth surface (end surface) of the said 1st side surface and the 2nd side surface can each be formed simultaneously with the crystal growth of a nitride type semiconductor layer.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第2側面は、{A+B、A、−2A−B、2A+B}面(ここでA≧0およびB≧0であり、かつ、AおよびBの少なくともいずれか一方が0ではない整数)からなる。このように構成すれば、基板上に{A+B、A、−2A−B、2A+B}面に該当しない側面(端面)を形成する場合の窒化物系半導体層の成長層の表面(主表面)と比較して、基板上に{A+B、A−B、−2A、2A+B}面からなる第2側面を形成する場合の成長層の表面(上面)が確実に平坦性を有するように形成することができる。また、{A+B、A、−2A−B、2A+B}面は、窒化物系半導体層の主表面よりも成長速度が遅いので、結晶成長によって、容易に第2側面を形成することができる。   In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the second side surface is a {A + B, A, −2A−B, 2A + B} plane (where A ≧ 0 and B ≧ 0, and An integer in which at least one of A and B is not 0). If comprised in this way, the surface (main surface) of the growth layer of the nitride-type semiconductor layer in the case of forming the side surface (end surface) which does not correspond to a {A + B, A, -2A-B, 2A + B} surface on a board | substrate In comparison, the surface (upper surface) of the growth layer in the case where the second side surface composed of the {A + B, AB, -2A, 2A + B} plane is formed on the substrate can be formed so as to ensure flatness. it can. Further, the {A + B, A, -2A-B, 2A + B} plane has a slower growth rate than the main surface of the nitride-based semiconductor layer, so that the second side surface can be easily formed by crystal growth.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる基板上に窒化物系半導体層の結晶成長を利用して、(000−1)面からなる第1側面および{A+B、A、−2A−B、2A+B}面からなる第2側面を有する窒化物系半導体層を、容易に形成することができる。   In the nitride semiconductor light emitting diode according to the first aspect, preferably, the substrate is made of a nitride semiconductor. If comprised in this way, the 1st side surface which consists of (000-1) plane, and {A + B, A, -2A-B using the crystal growth of a nitride-type semiconductor layer on the board | substrate which consists of nitride-type semiconductors A nitride-based semiconductor layer having a second side surface composed of a 2A + B} plane can be easily formed.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、少なくとも第1側面または第2側面のいずれか一方は、窒化物系半導体層の主表面に対して鈍角をなすように形成される。このように構成すれば、窒化物系半導体層の第1側面と第2側面とが対向する領域(基板の凹部の上部領域)が、基板から窒化物系半導体層の上面に向かって広がるように形成されるので、発光層からの光を窒化物系半導体層の上面のみならず、基板の主表面に対して傾斜した第1側面または第2側面を通して容易に取り出すことができる。これにより、窒化物系半導体発光ダイオードの発光効率をより向上させることができる。   In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, at least one of the first side surface and the second side surface is formed so as to form an obtuse angle with respect to the main surface of the nitride-based semiconductor layer. . If comprised in this way, the area | region (upper area | region of the recessed part of a board | substrate) where the 1st side surface and 2nd side surface of a nitride type semiconductor layer oppose will spread toward the upper surface of a nitride type semiconductor layer from a board | substrate. Since it is formed, light from the light emitting layer can be easily extracted not only through the top surface of the nitride-based semiconductor layer but also through the first side surface or the second side surface inclined with respect to the main surface of the substrate. Thereby, the luminous efficiency of the nitride-based semiconductor light-emitting diode can be further improved.

上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、基板は、下地基板と、下地基板上に形成され、AlGaNからなる下地層とを含み、下地基板および下地層の格子定数を、それぞれ、cおよびcとした場合、c>cの関係を有し、第1側面および第2側面は、それぞれ、下地層の(0001)面と基板の主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される。このように構成すれば、下地基板上にAlGaNからなる下地層を形成する際に、下地層の格子定数cが下地基板の格子定数cよりも小さい(c>c)ので、下地基板側の格子定数cに合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層にはクラックが形成される。これにより、下地層上に窒化物系半導体層の第1側面((000−1)面)を形成するための基準となる(000−1)面からなる内側面(凹部一方の内側面)を、容易に下地層に形成することができる。 In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN, and the lattice constants of the base substrate and the base layer are set as follows: When c 1 and c 2 are set, respectively, there is a relationship of c 1 > c 2 , and the first side surface and the second side surface are substantially located on the (0001) plane of the underlayer and the main surface of the substrate, respectively. It is formed starting from the inner surface of the crack formed to extend in parallel. With this configuration, when forming the base layer made of AlGaN on the base substrate, the lattice constant c 2 of the base layer is smaller than the lattice constant c 1 of the base substrate (c 1 > c 2 ). tensile stress is caused inside the underlayer in response to the lattice constant c 1 on the substrate side. As a result, when the thickness of the underlayer is equal to or greater than a predetermined thickness, the underlayer cannot withstand this tensile stress and cracks are formed in the underlayer. As a result, the inner side surface (the inner side surface of one of the recesses) composed of the (000-1) surface that serves as a reference for forming the first side surface ((000-1) surface) of the nitride-based semiconductor layer on the base layer Can be easily formed on the underlayer.

この発明の第2の局面による窒化物系半導体発光ダイオードの製造方法は、基板の主表面に凹部を形成する工程と、基板の主表面上に、発光層を有するとともに凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、第1側面と対向する領域に凹部の他方の内側面を起点とした第2側面とを含むことにより窒化物系半導体層を形成する工程とを備える。   A method for manufacturing a nitride-based semiconductor light-emitting diode according to a second aspect of the present invention includes a step of forming a recess in a main surface of a substrate, a light-emitting layer on the main surface of the substrate, and one inner surface of the recess. A nitride-based semiconductor layer is formed by including a first side surface having a (000-1) plane as a starting point and a second side surface starting from the other inner side surface of the recess in a region facing the first side surface. A process.

この発明の第2の局面による窒化物系半導体発光ダイオードの製造方法では、上記のように、基板の主表面に凹部を形成する工程と、基板の主表面上に凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、凹部の他方の内側面を起点とした第2側面とを含むことにより窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層には、基板に予め形成された凹部の内側面を起点とした第1側面および第2側面が形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物半導体層に対してエッチング加工により上記のような第1側面または第2側面を形成する場合と異なり、エッチング加工を必要としないので、窒化物系半導体発光ダイオードの製造プロセスが複雑になるのを抑制することができる。また、窒化物系半導体層の第1側面および第2側面は、ドライエッチングなどにより形成されないので、製造プロセス上、発光層などに損傷が生じにくい。これにより、発光層からの光の取り出し効率を向上させることができる。   In the method for manufacturing a nitride-based semiconductor light-emitting diode according to the second aspect of the present invention, as described above, the step of forming a recess on the main surface of the substrate and the one inner surface of the recess on the main surface of the substrate are started. And a step of forming a nitride-based semiconductor layer by including a first side surface comprising the (000-1) plane and a second side surface starting from the other inner side surface of the recess. In the system semiconductor layer, a first side surface and a second side surface starting from the inner side surface of a recess formed in advance in the substrate are formed. That is, unlike the case where the first side surface or the second side surface is formed by etching on a nitride semiconductor layer stacked on a flat substrate having no recesses or the like in the manufacturing process, etching processing is required. Therefore, the complexity of the manufacturing process of the nitride-based semiconductor light-emitting diode can be suppressed. Further, since the first side surface and the second side surface of the nitride-based semiconductor layer are not formed by dry etching or the like, the light emitting layer or the like is hardly damaged in the manufacturing process. Thereby, the extraction efficiency of light from the light emitting layer can be improved.

また、基板の主表面に凹部を形成する工程と、基板の主表面上に凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、凹部の他方の内側面を起点とした第2側面とを含むことにより窒化物系半導体層を形成する工程とを備えることによって、窒化物系半導体層が基板上に結晶成長する際に、成長層の上面(窒化物系半導体層の主表面)が成長する成長速度よりも、凹部の一方の内側面を起点とした第1側面および凹部の他方の内側面を起点とした第2側面がそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記第1側面および第2側面からなる端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより向上させることができる。   A step of forming a recess on the main surface of the substrate; a first side surface comprising a (000-1) plane starting from one inner surface of the recess on the main surface of the substrate; and the other inner surface of the recess. And a step of forming a nitride-based semiconductor layer by including the second side surface as a starting point, so that the upper surface of the growth layer (nitride-based semiconductor) when the nitride-based semiconductor layer is crystal-grown on the substrate The growth rate at which the first side surface starting from one inner surface of the recess and the second side surface starting from the other inner surface of the recess are slower than the growth rate at which the main surface of the layer grows. The upper surface (main surface) of the growth layer grows while maintaining flatness. As a result, the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer in the case where the end surface composed of the first side surface and the second side surface is not formed. it can.

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明による発光ダイオードチップの概略的な構成を説明するための断面図である。図1を参照して、本発明の具体的な実施形態を説明する前に、本発明による発光ダイオードチップの概略的な構成について、発光ダイオードチップ10を例として説明する。   FIG. 1 is a cross-sectional view illustrating a schematic configuration of a light-emitting diode chip according to the present invention. Referring to FIG. 1, before describing a specific embodiment of the present invention, a schematic configuration of a light-emitting diode chip according to the present invention will be described using a light-emitting diode chip 10 as an example.

発光ダイオードチップ10は、図1に示すように、第1半導体1上に、発光層2が形成されている。発光層2上には、第2半導体3が形成されている。また、第1半導体1の下面上には、第1電極4が形成されているとともに、第2半導体3上には、第2電極5が形成されている。なお、第1半導体1は、本発明の「基板」および「窒化物系半導体層」の一例であり、発光層2および第2半導体3は、それぞれ、本発明の「窒化物系半導体層」の一例である。   As shown in FIG. 1, the light emitting diode chip 10 has a light emitting layer 2 formed on a first semiconductor 1. A second semiconductor 3 is formed on the light emitting layer 2. A first electrode 4 is formed on the lower surface of the first semiconductor 1, and a second electrode 5 is formed on the second semiconductor 3. The first semiconductor 1 is an example of the “substrate” and “nitride-based semiconductor layer” of the present invention, and the light-emitting layer 2 and the second semiconductor 3 are respectively the “nitride-based semiconductor layer” of the present invention. It is an example.

ここで、一般的に、第1半導体1および第2半導体3の間に、第1半導体1および第2半導体3のバンドギャップよりも小さいバンドギャップを有する発光層2を形成して二重ヘテロ構造を形成することによって、発光層2にキャリアを閉じ込めやすくすることができるとともに、発光ダイオードチップ10の発光効率を向上させることが可能である。また、発光層2を単一量子井戸構造や多重量子井戸(MQW)構造とすることにより、さらに発光効率を向上させることが可能である。この量子井戸構造の場合、井戸層の厚みが小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層2の主表面2aの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層2は、アンドープでもよく、ドーピングされていてもよい。   Here, generally, a light emitting layer 2 having a band gap smaller than the band gap of the first semiconductor 1 and the second semiconductor 3 is formed between the first semiconductor 1 and the second semiconductor 3 to form a double heterostructure. By forming the structure, it is possible to easily confine carriers in the light emitting layer 2 and to improve the light emission efficiency of the light emitting diode chip 10. Further, by making the light emitting layer 2 have a single quantum well structure or a multiple quantum well (MQW) structure, it is possible to further improve the light emission efficiency. In the case of this quantum well structure, since the thickness of the well layer is small, it is possible to suppress deterioration of the crystallinity of the well layer even when the well layer has strain. In addition, even if the well layer has a compressive strain in the in-plane direction of the main surface 2a of the light emitting layer 2 or a tensile strain in the in-plane direction, the deterioration of crystallinity is suppressed. Is done. The light emitting layer 2 may be undoped or doped.

また、本発明において、第1半導体1は、基板または半導体層により構成されていてもよいし、基板と半導体層との両方により構成されていてもよい。また、第1半導体1が基板と半導体層との両方により構成される場合、基板は、第1半導体1の第2半導体3が形成される側とは反対側(第1半導体1の下面側)に形成される。また、基板は、成長用基板であってもよいし、半導体層を成長させた後に半導体層の成長面(主表面)に半導体層を支持するための支持基板として用いてもよい。   In the present invention, the first semiconductor 1 may be composed of a substrate or a semiconductor layer, or may be composed of both a substrate and a semiconductor layer. Moreover, when the 1st semiconductor 1 is comprised by both a board | substrate and a semiconductor layer, a board | substrate is the opposite side to the side in which the 2nd semiconductor 3 of the 1st semiconductor 1 is formed (lower surface side of the 1st semiconductor 1). Formed. The substrate may be a growth substrate or may be used as a support substrate for supporting the semiconductor layer on the growth surface (main surface) of the semiconductor layer after the semiconductor layer is grown.

また、基板は、GaN基板やα−SiC基板を用いることができる。GaN基板およびα−SiC基板上には、基板と同じ主表面を有する窒化物系半導体層が形成される。たとえば、α−SiC基板のa面およびm面上には、それぞれ、a面およびm面を主表面とする窒化物系半導体層が形成される。また、a面を主表面とする窒化物系半導体が形成されたr面サファイア基板を基板として用いてもよい。また、a面およびm面を主表面とする窒化物系半導体層が形成されたLiAlO基板またはLiGaO基板を基板として用いることができる。 As the substrate, a GaN substrate or an α-SiC substrate can be used. A nitride-based semiconductor layer having the same main surface as the substrate is formed on the GaN substrate and the α-SiC substrate. For example, nitride-based semiconductor layers having a-plane and m-plane as main surfaces are formed on the a-plane and m-plane of the α-SiC substrate, respectively. Alternatively, an r-plane sapphire substrate on which a nitride semiconductor having an a-plane as a main surface is formed may be used as the substrate. In addition, a LiAlO 2 substrate or a LiGaO 2 substrate on which a nitride-based semiconductor layer having a-plane and m-plane as main surfaces is formed can be used as the substrate.

また、pn接合型の発光ダイオードチップ10では、第1半導体1と第2半導体3とは互いに異なる導電性を有する。第1半導体1がp型であり第2半導体3がn型であってもよいし、第1半導体1がn型であり第2半導体3がp型であってもよい。   In the pn junction type light emitting diode chip 10, the first semiconductor 1 and the second semiconductor 3 have different conductivity. The first semiconductor 1 may be p-type and the second semiconductor 3 may be n-type, or the first semiconductor 1 may be n-type and the second semiconductor 3 may be p-type.

また、第1半導体1および第2半導体3は、発光層2よりもバンドギャップの大きいクラッド層(図示せず)などを含んでいてもよい。また、第1半導体1および第2半導体3は、それぞれ、発光層2側から近い順に、クラッド層とコンタクト層(図示せず)とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。   The first semiconductor 1 and the second semiconductor 3 may include a clad layer (not shown) having a band gap larger than that of the light emitting layer 2. The first semiconductor 1 and the second semiconductor 3 may each include a cladding layer and a contact layer (not shown) in order from the light emitting layer 2 side. In this case, the contact layer preferably has a smaller band gap than the cladding layer.

また、量子井戸の発光層2としては、井戸層としてGaInN、障壁層として井戸層よりもバンドギャップの大きいAlGaN、GaNおよびGaInNを用いることができる。また、クラッド層およびコンタクト層としては、GaNおよびAlGaNを用いることができる。   As the light emitting layer 2 of the quantum well, GaInN can be used as the well layer, and AlGaN, GaN, and GaInN having a larger band gap than the well layer can be used as the barrier layer. Moreover, GaN and AlGaN can be used for the cladding layer and the contact layer.

また、第2電極5は、第2半導体3上の一部の領域に形成してもよい。また、発光ダイオードチップ10が発光ダイオードである場合、光の出射側(上面側)に形成されている電極(この場合、第2電極5)は、透光性を有するのが好ましい。   Further, the second electrode 5 may be formed in a partial region on the second semiconductor 3. When the light-emitting diode chip 10 is a light-emitting diode, the electrode (in this case, the second electrode 5) formed on the light emission side (upper surface side) preferably has translucency.

図2は、窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて半導体発光素子を形成する場合の基板の主表面の法線方向の範囲を示した図である。次に、図2を参照して、本発明の窒化物系半導体層の形成方法を用いて半導体発光素子を形成する場合の基板の面方位について説明する。   FIG. 2 is a diagram showing the crystal orientation of the nitride-based semiconductor and the range in the normal direction of the main surface of the substrate when a semiconductor light emitting device is formed using the manufacturing process of the present invention. Next, with reference to FIG. 2, the plane orientation of the substrate in the case of forming a semiconductor light emitting element using the method for forming a nitride-based semiconductor layer of the present invention will be described.

図2に示すように、基板6の主表面6aの法線方向は、それぞれ、[11−20]方向と略[10−10]方向とを結ぶ線300([C+D、C、−2C−D、0]方向(C≧0およびD≧0であり、かつ、CおよびDの少なくともいずれか一方が0ではない整数))、および、[11−20]方向と略[11−2−5]方向とを結ぶ線400([1、1、−2、−E]方向(0≦E≦5))、および、[10−10]方向と略[10−1−4]方向とを結ぶ線500([1、−1、0、−F]方向(0≦F≦4))、および、略[11−2−5]方向と略[10−1−4]方向とを結ぶ線600([G+H、G、−2G−H、−5G−4H]方向(G≧0およびH≧0であり、かつ、GおよびHの少なくともいずれか一方が0ではない整数))によって囲まれる範囲(斜線でハッチングされた領域)にある。   As shown in FIG. 2, the normal direction of the main surface 6a of the substrate 6 is a line 300 ([C + D, C, -2C-D] connecting the [11-20] direction and the [10-10] direction, respectively. , 0] direction (C ≧ 0 and D ≧ 0, and at least one of C and D is not 0)), and [11-20] direction and substantially [11-2-5] Line 400 ([1, 1, −2, −E] direction (0 ≦ E ≦ 5)) and a line connecting the [10-10] direction and the substantially [10-1-4] direction. 500 ([1, −1, 0, −F] direction (0 ≦ F ≦ 4)) and a line 600 (approximately connecting the [11-2-5] direction and the [10-1-4] direction) [G + H, G, -2G-H, -5G-4H] direction (G ≧ 0 and H ≧ 0, and an integer in which at least one of G and H is not 0) In the range (hatched region by hatching) enclosed by).

以下、本発明の実施形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

(第1実施形態)
図3は、本発明の第1実施形態による発光ダイオードチップの構造を示した断面図である。図3を参照して、第1実施形態による発光ダイオードチップ30の構造について説明する。
(First embodiment)
FIG. 3 is a cross-sectional view illustrating a structure of a light emitting diode chip according to the first embodiment of the present invention. The structure of the light-emitting diode chip 30 according to the first embodiment will be described with reference to FIG.

この第1実施形態による発光ダイオードチップ30は、a面((11−20)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ30の形状は、平面的に見て(発光ダイオードチップ30の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。   The light-emitting diode chip 30 according to the first embodiment is made of a nitride semiconductor having a wurtzite structure having an a-plane ((11-20) plane) as a main surface. The shape of the light-emitting diode chip 30 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light-emitting diode chip 30).

また、発光ダイオードチップ30は、図3に示すように、約100μmの厚みを有するn型GaN基板11上に、発光素子層12が形成されている。また、発光素子層12には、約0.5μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層13と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層14とが形成されている。また、発光層14上には、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層15が形成されている。なお、n型GaN基板11は、本発明の「基板」の一例であり、発光素子層12、n型クラッド層13、発光層14およびp型クラッド層15は、それぞれ、本発明の「窒化物系半導体層」の一例である。 In the light emitting diode chip 30, as shown in FIG. 3, a light emitting element layer 12 is formed on an n-type GaN substrate 11 having a thickness of about 100 μm. The light emitting element layer 12 includes an n-type cladding layer 13 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 μm, and Ga 0.7 In 0. A light emitting layer 14 having an MQW structure in which a well layer (not shown) made of 3 N and a barrier layer (not shown) made of Ga 0.9 In 0.1 N are stacked is formed. A p-type cladding layer 15 that also serves as a p-type contact layer made of p-type GaN having a thickness of about 0.2 μm is formed on the light emitting layer 14. The n-type GaN substrate 11 is an example of the “substrate” in the present invention, and the light-emitting element layer 12, the n-type cladding layer 13, the light-emitting layer 14, and the p-type cladding layer 15 are each a “nitride” in the present invention. It is an example of a “system semiconductor layer”.

ここで、第1実施形態ではn型クラッド層13からp型クラッド層15にかけて、発光素子層12の(000−1)面からなる結晶成長面12aと、(11−22)面からなる結晶成長面12bとによって凹部20が形成されている。なお、結晶成長面12aおよび結晶成長面12bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。また、結晶成長面12aは、後述する製造プロセス時にn型GaN基板11の主表面に予め形成された溝部21の(000−1)面からなる内側面21aを引き継ぐように、n型GaN基板11の主表面に対して略垂直な方向([11−20]方向)に伸びるように形成されている。また、結晶成長面12bは、溝部21の内側面21bを起点とした傾斜面からなり、発光素子層12の上面(主表面)に対して鈍角をなすように形成されている。なお、溝部21および内側面21aは、それぞれ、本発明の「凹部」および「凹部の一方の内側面」の一例である。なお、図3では、図示の関係上、内側面21aおよび内側面21bの符号を図中の一部の溝部21にのみ記載している。   Here, in the first embodiment, from the n-type cladding layer 13 to the p-type cladding layer 15, the crystal growth surface 12 a composed of the (000-1) plane of the light emitting element layer 12 and the crystal growth composed of the (11-22) plane. A recess 20 is formed by the surface 12b. The crystal growth surface 12a and the crystal growth surface 12b are examples of the “first side surface” and the “second side surface” of the present invention, respectively. Further, the crystal growth surface 12a takes over the inner side surface 21a formed of the (000-1) plane of the groove portion 21 formed in advance on the main surface of the n-type GaN substrate 11 during the manufacturing process described later, so as to take over the n-type GaN substrate 11. It is formed so as to extend in a direction substantially perpendicular to the main surface ([11-20] direction). Further, the crystal growth surface 12b is an inclined surface starting from the inner side surface 21b of the groove portion 21, and is formed to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12. The groove portion 21 and the inner side surface 21a are examples of the “recessed portion” and “one inner side surface of the recessed portion” of the present invention, respectively. In FIG. 3, for the sake of illustration, the reference numerals of the inner side surface 21 a and the inner side surface 21 b are shown only in some of the groove portions 21 in the drawing.

また、n型GaN基板11の下面上には、n側電極16が形成されている。また、凹部20には、発光波長に対して透明なSiOなどの絶縁膜22が形成され、絶縁膜22とp型クラッド層15とを覆うように、透光性を有するp側電極17が形成されている。 An n-side electrode 16 is formed on the lower surface of the n-type GaN substrate 11. In addition, an insulating film 22 such as SiO 2 that is transparent to the emission wavelength is formed in the recess 20, and a translucent p-side electrode 17 is provided so as to cover the insulating film 22 and the p-type cladding layer 15. Is formed.

図4〜図6は、それぞれ、図3に示した第1実施形態による発光ダイオードチップの製造プロセスを説明するための平面図および断面図である。次に、図3〜図6を参照して、第1実施形態による発光ダイオードチップ30の製造プロセスについて説明する。   4 to 6 are a plan view and a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. A manufacturing process for the light-emitting diode chip 30 according to the first embodiment is now described with reference to FIGS.

まず、図4に示すように、エッチング技術を用いて、n型GaN基板11のa面((11−20)面)からなる主表面に、[0001]方向(A方向)に約5μmの幅W1を有するとともに、約2μmの深さを有し、[1−100]方向(B方向)に延びる複数の溝部21を形成する。なお、図4では、太い斜線部分が溝部21としてエッチングされた領域である。また、溝部21は、A方向に、約50μm(=W1+L1(L1=約45μm))周期でストライプ状に形成される。   First, as shown in FIG. 4, a width of about 5 μm in the [0001] direction (A direction) is formed on the main surface composed of the a-plane ((11-20) plane) of the n-type GaN substrate 11 using an etching technique. A plurality of grooves 21 having W1 and a depth of about 2 μm and extending in the [1-100] direction (B direction) are formed. In FIG. 4, a thick hatched portion is a region etched as the groove portion 21. The groove portions 21 are formed in a stripe shape in the A direction at a period of about 50 μm (= W1 + L1 (L1 = about 45 μm)).

ここで、第1実施形態の製造プロセスでは、図5に示すように、溝部21には、n型GaN基板11の(11−20)面に対して略垂直な(000−1)面からなる内側面21aと、n型GaN基板11の(11−20)面に対して略垂直な(0001)面からなる内側面21bとが形成される。なお、内側面21bは、本発明の「凹部の他方の内側面」の一例である。   Here, in the manufacturing process of the first embodiment, as shown in FIG. 5, the groove portion 21 is made of a (000-1) plane substantially perpendicular to the (11-20) plane of the n-type GaN substrate 11. An inner side surface 21a and an inner side surface 21b made of a (0001) plane substantially perpendicular to the (11-20) plane of the n-type GaN substrate 11 are formed. The inner surface 21b is an example of the “other inner surface of the recess” in the present invention.

次に、有機金属気相成長法(MOCVD法)を用いて、溝部21を有するn型GaN基板11上に、n型クラッド層13、発光層14およびp型クラッド層15などを順次積層することにより、発光素子層12を形成する。   Next, an n-type cladding layer 13, a light emitting layer 14, a p-type cladding layer 15, and the like are sequentially stacked on the n-type GaN substrate 11 having the groove portion 21 using a metal organic chemical vapor deposition method (MOCVD method). Thus, the light emitting element layer 12 is formed.

この際、第1実施形態では、図6に示すように、n型GaN基板11上に発光素子層12を成長させた場合、[1−100]方向に延びる溝部21の(000−1)面からなる内側面21aにおいて、発光素子層12は、溝部21の(000−1)面を引き継ぐように[11−20]方向(C2方向)に延びる(000−1)面からなる結晶成長面12aを形成しながら結晶成長する。また、溝部21の(000−1)面に対向する(0001)面(内側面21b)側では、発光素子層12は、[11−20]方向(C2方向)に対して所定の角度傾斜した方向に延びる(11−22)面からなる結晶成長面(ファセット)12bを形成しながら結晶成長する。これにより、結晶成長面12bは発光素子層12の上面(主表面)に対して鈍角をなすように形成される。   At this time, in the first embodiment, as shown in FIG. 6, when the light emitting element layer 12 is grown on the n-type GaN substrate 11, the (000-1) plane of the groove 21 extending in the [1-100] direction. In the inner side surface 21a, the light emitting element layer 12 has a crystal growth surface 12a composed of a (000-1) plane extending in the [11-20] direction (C2 direction) so as to take over the (000-1) plane of the groove 21. The crystal grows while forming. Further, on the (0001) plane (inner side surface 21b) side facing the (000-1) plane of the groove portion 21, the light emitting element layer 12 is inclined at a predetermined angle with respect to the [11-20] direction (C2 direction). The crystal grows while forming a crystal growth surface (facet) 12b composed of a (11-22) plane extending in the direction. Thereby, the crystal growth surface 12b is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12.

その後、図3に示すように、発光素子層12の結晶成長面12a((000−1)面)および結晶成長面12b((11−22)面)に挟まれた凹部20(溝部21を含む溝部21の上部の領域)を埋めるように絶縁膜22を形成する。そして、絶縁膜22および発光素子層12の上面上にp側電極17を形成するとともに、n型GaN基板11の下面上にn側電極16を形成する。このようにして、図3に示した第1実施形態による発光ダイオードチップ30が形成される。   Thereafter, as shown in FIG. 3, the crystal growth surface 12 a ((000-1) plane) and the crystal growth surface 12 b ((11-22) plane) of the light emitting element layer 12 are included (including the groove portion 21). An insulating film 22 is formed so as to fill a region above the groove portion 21. Then, the p-side electrode 17 is formed on the upper surfaces of the insulating film 22 and the light emitting element layer 12, and the n-side electrode 16 is formed on the lower surface of the n-type GaN substrate 11. In this way, the light emitting diode chip 30 according to the first embodiment shown in FIG. 3 is formed.

第1実施形態では、上記のように、主表面に溝部21が形成されたn型GaN基板11と、n型GaN基板11の主表面上に溝部21の内側面21aを起点として形成される(000−1)面からなる結晶成長面12aと、溝部21の内側面21bを起点として形成される結晶成長面12bとを含む発光素子層12とを備えることによって、発光素子層12には、n型GaN基板11に予め形成された溝部21の内側面21aおよび21bをそれぞれ起点とした結晶成長面12aおよび結晶成長面12bが形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のような結晶成長面12aまたは結晶成長面12bを形成する場合と異なり、エッチング加工を必要としないので、発光ダイオードチップ30の製造プロセスが複雑になるのを抑制することができる。また、発光素子層12の結晶成長面12aおよび結晶成長面12bは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層14などに損傷が生じにくい。これにより、発光層14からの光の取り出し効率を向上させることができる。   In the first embodiment, as described above, the n-type GaN substrate 11 having the groove portion 21 formed on the main surface and the inner surface 21a of the groove portion 21 are formed on the main surface of the n-type GaN substrate 11 as a starting point ( The light emitting element layer 12 includes a light emitting element layer 12 including a crystal growing face 12a composed of a (000-1) plane and a crystal growing face 12b formed with the inner side face 21b of the groove 21 as a starting point. A crystal growth surface 12a and a crystal growth surface 12b are formed starting from inner side surfaces 21a and 21b of a groove portion 21 formed in advance in the type GaN substrate 11, respectively. That is, unlike the case where the crystal growth surface 12a or the crystal growth surface 12b as described above is formed by etching on a nitride-based semiconductor layer stacked on a flat substrate having no recess or the like in the manufacturing process, etching is performed. Since processing is not required, it is possible to suppress the manufacturing process of the light emitting diode chip 30 from becoming complicated. Further, since the crystal growth surface 12a and the crystal growth surface 12b of the light emitting element layer 12 are not formed by dry etching or the like, the light emitting layer 14 and the like are hardly damaged in the manufacturing process. Thereby, the extraction efficiency of the light from the light emitting layer 14 can be improved.

また、第1実施形態では、主表面に溝部21が形成されたn型GaN基板11と、n型GaN基板11の主表面上に溝部21の内側面21aを起点として形成される(000−1)面からなる結晶成長面12aと、溝部21の内側面21bを起点として形成される結晶成長面12bとを含む発光素子層12とを備えることによって、発光素子層12がn型GaN基板11上に結晶成長する際に、成長層の上面(発光素子層12の主表面)が成長する成長速度よりも、溝部21の内側面21aを起点とした結晶成長面12aおよび溝部21の内側面21bを起点とした結晶成長面12bがそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記結晶成長面12aおよび結晶成長面12bからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層14を有する発光素子層12の表面(上面)の平坦性をより向上させることができる。   In the first embodiment, the n-type GaN substrate 11 having the groove portion 21 formed on the main surface and the inner surface 21a of the groove portion 21 are formed on the main surface of the n-type GaN substrate 11 (000-1). ) And a light-emitting element layer 12 including a crystal growth surface 12b formed from the inner side surface 21b of the groove 21 as a starting point, so that the light-emitting element layer 12 is formed on the n-type GaN substrate 11. The crystal growth surface 12a starting from the inner side surface 21a of the groove 21 and the inner side surface 21b of the groove 21 are higher than the growth rate at which the upper surface of the growth layer (the main surface of the light emitting element layer 12) grows. Since the growth rate at which the crystal growth surface 12b as the starting point is formed is slow, the upper surface (main surface) of the growth layer grows while maintaining flatness. Thereby, the flatness of the surface (upper surface) of the light emitting element layer 12 having the light emitting layer 14 as compared with the growth layer surface of the light emitting element layer when the end face composed of the crystal growth surface 12a and the crystal growth surface 12b is not formed. Can be further improved.

また、第1実施形態では、溝部21の内側面21aが、(000−1)面からなるように構成することによって、n型GaN基板11の主表面上に(000−1)面からなる結晶成長面12aを有する発光素子層12を形成する際、溝部21の内側面21aの(000−1)面を引き継ぐようにして発光素子層12の(000−1)面が形成されるので、(000−1)面からなる結晶成長面12aをn型GaN基板11上に容易に形成することができる。   In the first embodiment, the inner surface 21 a of the groove 21 is configured to be a (000-1) plane, whereby a crystal having a (000-1) plane on the main surface of the n-type GaN substrate 11. When forming the light emitting element layer 12 having the growth surface 12a, the (000-1) plane of the light emitting element layer 12 is formed so as to take over the (000-1) plane of the inner surface 21a of the groove portion 21. The crystal growth surface 12a composed of the (000-1) plane can be easily formed on the n-type GaN substrate 11.

また、第1実施形態では、発光素子層12の結晶成長面12aおよび結晶成長面12bを、発光素子層12の結晶成長面からなるように構成することによって、上記結晶成長面12aおよび結晶成長面12bの2種類の結晶成長面(端面)を、それぞれ、発光素子層12の結晶成長と同時に形成することができる。   Further, in the first embodiment, the crystal growth surface 12a and the crystal growth surface 12b of the light emitting element layer 12 are configured to be composed of the crystal growth surface of the light emitting element layer 12, whereby the crystal growth surface 12a and the crystal growth surface are formed. Two types of crystal growth surfaces (end surfaces) 12b can be formed simultaneously with the crystal growth of the light emitting element layer 12, respectively.

また、第1実施形態では、結晶成長面12bを(11−22)面からなるように構成することによって、n型GaN基板11上に(11−22)面のようなファセットに該当しない側面(端面)を形成する場合の発光素子層12の成長層の表面(主表面)と比較して、n型GaN基板11上に(11−22)面からなるファセット(結晶成長面12b)を形成する場合の成長層の表面(上面)が確実に平坦性を有するように形成することができる。また、結晶成長面12bは、発光素子層12の主表面よりも成長速度が遅いので、結晶成長によって、容易に結晶成長面12bを形成することができる。   Further, in the first embodiment, the crystal growth surface 12b is configured to have a (11-22) plane, whereby a side surface (such as a (11-22) plane that does not correspond to a facet on the n-type GaN substrate 11 ( Compared with the surface (main surface) of the growth layer of the light emitting element layer 12 in the case of forming the end face), a facet (crystal growth surface 12b) composed of (11-22) plane is formed on the n-type GaN substrate 11. In this case, the surface (upper surface) of the growth layer can be formed so as to ensure flatness. Further, since the crystal growth surface 12b has a slower growth rate than the main surface of the light emitting element layer 12, the crystal growth surface 12b can be easily formed by crystal growth.

また、第1実施形態では、基板を、GaNなどの窒化物系半導体からなるn型GaN基板11であるように構成することによって、窒化物系半導体からなるn型GaN基板11上に発光素子層12の結晶成長を利用して、(000−1)面からなる結晶成長面12aおよび(11−22)面からなる結晶成長面12bを有する発光素子層12を、容易に形成することができる。   In the first embodiment, the light emitting element layer is formed on the n-type GaN substrate 11 made of a nitride semiconductor by configuring the substrate to be an n-type GaN substrate 11 made of a nitride semiconductor such as GaN. Using the crystal growth of 12, the light emitting element layer 12 having the crystal growth surface 12a composed of the (000-1) plane and the crystal growth surface 12b composed of the (11-22) plane can be easily formed.

また、第1実施形態では、発光素子層12の結晶成長面12bを、発光素子層12の主表面((11−20)面))に対して鈍角をなすように形成することによって、発光素子層12の結晶成長面12aと結晶成長面12bとが対向する複数の凹部20(n型GaN基板11の溝部21を含む溝部21の上部領域)が、n型GaN基板11から発光素子層12の上面に向かって広がるように形成されるので、発光層14からの光を発光素子層12の上面のみならず、n型GaN基板11の主表面に対して傾斜した結晶成長面12bを通して容易に取り出すことができる。これにより、発光ダイオードチップ30の発光効率をより向上させることができる。   In the first embodiment, the crystal growth surface 12b of the light-emitting element layer 12 is formed so as to form an obtuse angle with respect to the main surface ((11-20) plane) of the light-emitting element layer 12. A plurality of recesses 20 (an upper region of the groove portion 21 including the groove portion 21 of the n-type GaN substrate 11) where the crystal growth surface 12 a and the crystal growth surface 12 b of the layer 12 face each other are formed from the n-type GaN substrate 11 to the light emitting element layer 12. Since it is formed so as to spread toward the upper surface, light from the light emitting layer 14 is easily extracted not only through the upper surface of the light emitting element layer 12 but also through the crystal growth surface 12 b inclined with respect to the main surface of the n-type GaN substrate 11. be able to. Thereby, the light emission efficiency of the light emitting diode chip 30 can be further improved.

(第2実施形態)
図7は、本発明の第2実施形態による発光ダイオードチップの構造を示した断面図である。図8〜図10は、それぞれ、図7に示した第2実施形態による発光ダイオードチップの製造プロセスを説明するための断面図および平面図である。図7〜図10を参照して、この第2実施形態による発光ダイオードチップ40の製造プロセスでは、上記第1実施形態と異なり、n型GaN基板41上にAlGaNからなる下地層50を形成した後、発光素子層42を形成する場合について説明する。なお、n型GaN基板41は、本発明の「下地基板」の一例である。
(Second Embodiment)
FIG. 7 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a second embodiment of the present invention. 8 to 10 are a cross-sectional view and a plan view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. With reference to FIGS. 7 to 10, in the manufacturing process of the light-emitting diode chip 40 according to the second embodiment, unlike the first embodiment, an underlayer 50 made of AlGaN is formed on an n-type GaN substrate 41. A case where the light emitting element layer 42 is formed will be described. The n-type GaN substrate 41 is an example of the “underlying substrate” in the present invention.

この第2実施形態による発光ダイオードチップ40は、(11−2−2)面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ40の形状は、平面的に見て(発光ダイオードチップ40の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。   The light emitting diode chip 40 according to the second embodiment is made of a wurtzite nitride semiconductor having a (11-2-2) plane as a main surface. Moreover, the shape of the light emitting diode chip 40 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light emitting diode chip 40).

ここで、第2実施形態における発光ダイオードチップ40の製造プロセスでは、図8に示すように、約100μmの厚みを有するn型GaN基板41上に、約3μm〜約4μmの厚みを有するAl0.05Ga0.95Nからなる下地層50を成長させる。なお、下地層50が結晶成長する際、n型GaN基板41の格子定数cよりも下地層50の格子定数cが小さい(c>c)ので、所定の厚みに達した下地層50は、n型GaN基板41の格子定数cに合わせようとして下地層50の内部に引張応力R(図8参照)が発生する。この結果、下地層50が局所的にA方向に縮むのに伴って、下地層50には、図8に示すようなクラック51が形成される。ここで、GaNとAlGaNとのc軸の格子定数の差の方が、GaNとAlGaNとのa軸の格子定数の差よりも大きいので、クラック51は、下地層50の(0001)面とn型GaN基板41の主表面の(11−2−2)面とに平行な[1−100]方向(B方向)に形成されやすい。なお、図8では、下地層50に自発的にクラック51が形成される様子を模式的に示している。 Here, in the manufacturing process of the light-emitting diode chip 40 according to the second embodiment, as shown in FIG. 8, Al 0 .4 having a thickness of about 3 μm to about 4 μm is formed on an n-type GaN substrate 41 having a thickness of about 100 μm . An underlayer 50 made of 05 Ga 0.95 N is grown. When the base layer 50 is crystal-grown, since the lattice constant c 2 of the base layer 50 is smaller than the lattice constant c 1 of the n-type GaN substrate 41 (c 1 > c 2 ), the base layer reaches a predetermined thickness. 50, tension in response to the lattice constant c 1 of the n-type GaN substrate 41 in the interior of the base layer 50 stress R (see FIG. 8) is generated. As a result, a crack 51 as shown in FIG. 8 is formed in the underlayer 50 as the underlayer 50 locally shrinks in the A direction. Here, the difference in the c-axis lattice constant between GaN and AlGaN is larger than the difference in the a-axis lattice constant between GaN and AlGaN, so that the crack 51 is formed between the (0001) plane of the foundation layer 50 and n. The GaN substrate 41 is easily formed in the [1-100] direction (B direction) parallel to the (11-2-2) plane of the main surface. Note that FIG. 8 schematically shows a state in which the crack 51 is spontaneously formed in the underlayer 50.

また、クラック51が形成されたn型GaN基板41を平面的に見た場合、図9に示すように、クラック51は、n型GaN基板41のA方向と略直交する[1−100]方向(B方向)に沿ってストライプ状に延びるように形成される。なお、クラック51は、本発明の「凹部」の一例である。   Further, when the n-type GaN substrate 41 in which the crack 51 is formed is viewed in a plan view, the crack 51 is in the [1-100] direction substantially orthogonal to the A direction of the n-type GaN substrate 41 as shown in FIG. It is formed to extend in a stripe shape along (B direction). The crack 51 is an example of the “concave portion” in the present invention.

その後、図10に示すように、上記第1実施形態と同様の製造プロセスにより、下地層50上に、約0.5μmの厚みを有するn型GaNからなるn型クラッド層43と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層44と、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層45とを順次積層することにより、発光素子層42を形成する。なお、発光素子層42、n型クラッド層43、発光層44およびp型クラッド層45は、それぞれ、本発明の「窒化物系半導体層」の一例である。 Thereafter, as shown in FIG. 10, an n-type cladding layer 43 made of n-type GaN having a thickness of about 0.5 μm is formed on the underlayer 50 by a manufacturing process similar to that of the first embodiment, and about 2 nm. A light emitting layer made of MQW in which a well layer (not shown) made of Ga 0.7 In 0.3 N having a thickness and a barrier layer (not shown) made of Ga 0.9 In 0.1 N are stacked. The light emitting element layer 42 is formed by sequentially stacking 44 and a p-type cladding layer 45 serving also as a p-type contact layer made of p-type GaN having a thickness of about 0.2 μm. The light emitting element layer 42, the n-type cladding layer 43, the light emitting layer 44, and the p-type cladding layer 45 are examples of the “nitride-based semiconductor layer” in the present invention.

この際、第2実施形態では、n型GaN基板41上に発光素子層42を成長させた場合、[1−100]方向にストライプ状に延びるクラック51の内側面51aにおいて、発光素子層12は、n型GaN基板41の[11−2−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(000−1)面からなる結晶成長面(ファセット)42aを形成しながら結晶成長する。また、クラック51の内側面51aに対向する内側面51b側では、発光素子層42は、n型GaN基板41の[11−2−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(11−22)面からなる結晶成長面(ファセット)42bを形成しながら結晶成長する。なお、内側面51aおよび内側面51bは、それぞれ、本発明の「凹部の一方の内側面」および「凹部の他方の内側面」の一例であり、結晶成長面42aおよび結晶成長面42bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。これにより、結晶成長面42aおよび42bは、発光素子層12の上面(主表面)に対してそれぞれ鈍角をなすように形成される。   At this time, in the second embodiment, when the light emitting element layer 42 is grown on the n-type GaN substrate 41, the light emitting element layer 12 is formed on the inner side surface 51a of the crack 51 extending in a stripe shape in the [1-100] direction. , While forming a crystal growth surface (facet) 42a composed of a (000-1) plane extending in a direction inclined by a predetermined angle with respect to the [11-2-2] direction (C2 direction) of the n-type GaN substrate 41 grow up. In addition, on the side of the inner surface 51b facing the inner surface 51a of the crack 51, the light emitting element layer 42 is inclined at a predetermined angle with respect to the [11-2-2] direction (C2 direction) of the n-type GaN substrate 41. The crystal grows while forming a crystal growth surface (facet) 42b consisting of a (11-22) plane extending in the direction. The inner side surface 51a and the inner side surface 51b are examples of “one inner side surface of the recess” and “the other inner side surface of the recess” in the present invention, respectively, and the crystal growth surface 42a and the crystal growth surface 42b are respectively These are examples of the “first side surface” and the “second side surface” of the present invention. Thereby, the crystal growth surfaces 42a and 42b are formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12, respectively.

その後、図7に示すように、発光素子層42の(000−1)面からなる結晶成長面42aおよび(11−22)面からなる結晶成長面42bに挟まれた凹部52(クラック51の上部の領域)を埋めるように発光波長に対して透明なSiOなどの絶縁膜22を形成する。そして、絶縁膜22および発光素子層42の上面上にp側電極47を形成するとともに、n型GaN基板41の下面上に、n側電極46を形成する。このようにして、図7に示した第2実施形態による発光ダイオードチップ40が形成される。 Thereafter, as shown in FIG. 7, the recess 52 (the upper portion of the crack 51) sandwiched between the crystal growth surface 42a composed of the (000-1) plane and the crystal growth surface 42b composed of the (11-22) plane of the light emitting element layer 42. An insulating film 22 such as SiO 2 that is transparent with respect to the emission wavelength is formed so as to fill the region. Then, the p-side electrode 47 is formed on the upper surfaces of the insulating film 22 and the light emitting element layer 42, and the n-side electrode 46 is formed on the lower surface of the n-type GaN substrate 41. In this manner, the light emitting diode chip 40 according to the second embodiment shown in FIG. 7 is formed.

第2実施形態では、上記のように、下地層50にクラック51が形成されたn型GaN基板41と、n型GaN基板41の主表面上にクラック51の内側面51aを起点として形成される(000−1)面からなる結晶成長面42aと、クラック51の内側面51bを起点として形成される結晶成長面42bとを含む発光素子層42とを備えることによって、発光素子層42には、n型GaN基板41上に予め形成された下地層50のクラック51の内側面51aおよび51bをそれぞれ起点とした結晶成長面42aおよび結晶成長面42bが形成される。すなわち、製造プロセス上、凹部などが無い平坦な基板上に積層された窒化物系半導体層に対してエッチング加工により上記のような結晶成長面42aまたは結晶成長面42bを形成する場合と異なり、エッチング加工を必要としないので、発光ダイオードチップ40の製造プロセスが複雑になるのを抑制することができる。また、発光素子層42の結晶成長面42aおよび結晶成長面42bは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層44などに損傷が生じにくい。これにより、発光層44からの光の取り出し効率を向上させることができる。   In the second embodiment, as described above, the n-type GaN substrate 41 having the crack 51 formed in the underlayer 50 and the inner surface 51a of the crack 51 are formed on the main surface of the n-type GaN substrate 41 as a starting point. The light emitting element layer 42 includes a light emitting element layer 42 including a crystal growing surface 42a composed of a (000-1) plane and a crystal growing surface 42b formed from the inner side surface 51b of the crack 51. On the n-type GaN substrate 41, a crystal growth surface 42a and a crystal growth surface 42b are formed starting from the inner side surfaces 51a and 51b of the crack 51 of the underlying layer 50 formed in advance. That is, unlike the case where the crystal growth surface 42a or the crystal growth surface 42b is formed by etching on a nitride-based semiconductor layer stacked on a flat substrate having no recess or the like in the manufacturing process, etching is performed. Since processing is not required, it is possible to suppress the manufacturing process of the light emitting diode chip 40 from becoming complicated. Further, since the crystal growth surface 42a and the crystal growth surface 42b of the light emitting element layer 42 are not formed by dry etching or the like, the light emitting layer 44 and the like are hardly damaged in the manufacturing process. Thereby, the light extraction efficiency from the light emitting layer 44 can be improved.

また、第2実施形態では、下地層50にクラック51が形成されたn型GaN基板41と、n型GaN基板41の主表面上にクラック51の内側面51aを起点として形成される(000−1)面からなる結晶成長面42aと、クラック51の内側面51bを起点として形成される結晶成長面42bとを含む発光素子層42とを備えることによって、発光素子層42がn型GaN基板41上に結晶成長する際に、成長層の上面(発光素子層42の主表面)が成長する成長速度よりも、クラック51の内側面51aを起点とした結晶成長面42aおよびクラック51の内側面51bを起点とした結晶成長面42bがそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記結晶成長面42aおよび結晶成長面42bからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層44を有する発光素子層42の表面(上面)の平坦性をより向上させることができる。   In the second embodiment, the n-type GaN substrate 41 with the crack 51 formed in the underlayer 50 is formed on the main surface of the n-type GaN substrate 41 with the inner surface 51a of the crack 51 as a starting point (000− 1) The light emitting element layer 42 includes the light emitting element layer 42 including the crystal growing face 42a formed of a plane and the crystal growing face 42b formed with the inner side face 51b of the crack 51 as a starting point. The crystal growth surface 42a starting from the inner side surface 51a of the crack 51 and the inner side surface 51b of the crack 51 are higher than the growth rate at which the upper surface of the growth layer (the main surface of the light emitting element layer 42) grows when the crystal is grown thereon. Since the growth rate at which each of the crystal growth surfaces 42b starting from is formed is slow, the upper surface (main surface) of the growth layer grows while maintaining flatness. Thereby, the flatness of the surface (upper surface) of the light emitting element layer 42 having the light emitting layer 44 as compared with the growth layer surface of the light emitting element layer when the end face composed of the crystal growth surface 42a and the crystal growth surface 42b is not formed. Can be further improved.

また、第2実施形態では、n型GaN基板41上にAlGaNからなる下地層50が形成されるとともに、n型GaN基板41の格子定数cと、下地層50の格子定数cとが、c>cの関係を有するように構成されており、発光素子層42の結晶成長面42aおよび結晶成長面42bを、それぞれ、クラック51の内側面51aおよび51bをそれぞれ起点として形成することによって、n型GaN基板41上にAlGaNからなる下地層50を形成する際に、下地層50の格子定数cがn型GaN基板41の格子定数cよりも小さい(c>c)ので、n型GaN基板41側の格子定数cに合わせようとして下地層50の内部に引張応力Rが生じる。この結果、下地層50の厚みが所定の厚み以上の場合にはこの引張応力Rに耐え切れずに下地層50にはクラック51が形成される。これにより、下地層50上に発光素子層42の結晶成長面42a((000−1)面)および結晶成長面42b((11−22)面)をそれぞれ結晶成長させるための基準となる内側面51aおよび51bを、容易に下地層50に形成することができる。 In the second embodiment, the underlying layer 50 made of AlGaN on the n-type GaN substrate 41 is formed, the lattice constant c 1 of the n-type GaN substrate 41, and a lattice constant c 2 of the underlayer 50, c 1 > c 2 , and the crystal growth surface 42 a and the crystal growth surface 42 b of the light emitting element layer 42 are formed by using the inner side surfaces 51 a and 51 b of the crack 51 as starting points, respectively. When forming the base layer 50 made of AlGaN on the n-type GaN substrate 41, the lattice constant c 2 of the base layer 50 is smaller than the lattice constant c 1 of the n-type GaN substrate 41 (c 1 > c 2 ). A tensile stress R is generated inside the underlayer 50 in an attempt to match the lattice constant c 1 on the n-type GaN substrate 41 side. As a result, when the thickness of the underlayer 50 is equal to or greater than a predetermined thickness, the underlayer 50 cannot withstand this tensile stress R, and a crack 51 is formed in the underlayer 50. Thus, the inner side surface serving as a reference for crystal growth of the crystal growth surface 42a ((000-1) surface) and the crystal growth surface 42b ((11-22) surface) of the light emitting element layer 42 on the base layer 50, respectively. 51a and 51b can be easily formed in the foundation layer 50.

また、第2実施形態では、発光素子層42の結晶成長面42a((000−1)面)および結晶成長面42b((11−22)面)を、発光素子層42の結晶成長面からなるように構成することによって、上記結晶成長面42aおよび結晶成長面42bの2種類の平坦な結晶成長面(端面)を、それぞれ、発光素子層42の結晶成長と同時に容易に形成することができる。   In the second embodiment, the crystal growth surface 42 a ((000-1) plane) and the crystal growth surface 42 b ((11-22) plane) of the light emitting element layer 42 are formed of the crystal growth surface of the light emitting element layer 42. With such a configuration, two types of flat crystal growth surfaces (end surfaces) of the crystal growth surface 42 a and the crystal growth surface 42 b can be easily formed simultaneously with the crystal growth of the light emitting element layer 42.

また、第2実施形態では、発光素子層42の結晶成長面42aおよび42bを、発光素子層42の主表面((11−2−2)面))に対して鈍角をなすように形成することによって、発光素子層42の結晶成長面42aと結晶成長面42bとが対向する複数の凹部52(n型GaN基板41上のクラック51を含むクラック51の上部領域)が、n型GaN基板41から発光素子層42の上面に向かって広がるように形成されるので、発光層44からの光を発光素子層42の上面のみならず、n型GaN基板41の主表面に対して傾斜した結晶成長面42aおよび42bを通して容易に取り出すことができる。これにより、発光ダイオードチップ40の発光効率をより向上させることができる。   In the second embodiment, the crystal growth surfaces 42 a and 42 b of the light emitting element layer 42 are formed so as to form an obtuse angle with respect to the main surface ((11-2-2) plane) of the light emitting element layer 42. As a result, a plurality of recesses 52 (the upper region of the crack 51 including the crack 51 on the n-type GaN substrate 41) where the crystal growth surface 42 a and the crystal growth surface 42 b of the light emitting element layer 42 face each other are separated from the n-type GaN substrate 41. Since it is formed so as to spread toward the upper surface of the light emitting element layer 42, the crystal growth surface in which the light from the light emitting layer 44 is inclined with respect to not only the upper surface of the light emitting element layer 42 but also the main surface of the n-type GaN substrate 41. It can be easily removed through 42a and 42b. Thereby, the luminous efficiency of the light emitting diode chip 40 can be further improved.

なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。   The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.

(第3実施形態)
図11は、本発明の第3実施形態による発光ダイオードチップの構造を説明するための断面図である。図12および図13は、図11に示した第3実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。図8および図11〜図13を参照して、この第3実施形態による発光ダイオードチップ60の製造プロセスでは、上記第2実施形態と異なり、n型GaN基板61上の下地層50に破線状のスクライブ傷70を形成することによってクラックの発生位置が制御されたクラック71を形成する場合について説明する。なお、n型GaN基板61は、本発明の「下地基板」の一例であり、クラック71は、本発明の「凹部」の一例である。
(Third embodiment)
FIG. 11 is a cross-sectional view illustrating the structure of a light emitting diode chip according to a third embodiment of the present invention. 12 and 13 are plan views for explaining a manufacturing process of the light-emitting diode chip according to the third embodiment shown in FIG. With reference to FIGS. 8 and 11 to 13, in the manufacturing process of the light-emitting diode chip 60 according to the third embodiment, unlike the second embodiment, the underlying layer 50 on the n-type GaN substrate 61 has a broken line shape. The case where the crack 71 in which the generation position of the crack is controlled by forming the scribe flaw 70 will be described. The n-type GaN substrate 61 is an example of the “underlying substrate” in the present invention, and the crack 71 is an example of the “concave portion” in the present invention.

この第3実施形態による発光ダイオードチップ60は、(1−10−2)面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ60の形状は、平面的に見て(発光ダイオードチップ60の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。   The light-emitting diode chip 60 according to the third embodiment is made of a wurtzite nitride semiconductor having a (1-10-2) plane as a main surface. Further, the shape of the light-emitting diode chip 60 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (from the upper surface side of the light-emitting diode chip 60).

ここで、第3実施形態における発光ダイオードチップ60の製造プロセスでは、図8に示した場合と同様に、n型GaN基板61(図11参照)上に、上記した第2実施形態の厚み(約3μm〜約4μm)よりも薄い臨界膜厚程度の厚みを有するAlGaNからなる下地層50を成長させる。この際、下地層50には、第2実施形態と同様の作用によって内部に引張応力R(図8参照)が発生する。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。   Here, in the manufacturing process of the light-emitting diode chip 60 in the third embodiment, as in the case shown in FIG. 8, the thickness (about approximately) on the n-type GaN substrate 61 (see FIG. 11). An underlayer 50 made of AlGaN having a thickness of about 3 μm to about 4 μm and a critical film thickness is grown. At this time, a tensile stress R (see FIG. 8) is generated in the underlayer 50 by the same action as in the second embodiment. Here, the critical film thickness means the minimum thickness of the semiconductor layer when a semiconductor layer having a different lattice constant is stacked and no cracks are generated in the semiconductor layer due to the difference in lattice constant.

この後、図12に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層50にA方向と略直交する[11−20]方向(B方向)に、約50μmの間隔で破線状のスクライブ傷70を形成する。また、スクライブ傷70は、A方向に、間隔L2のピッチで複数形成される。これにより、図13に示すように、下地層50には、破線状のスクライブ傷70を起点として、スクライブ傷70が形成されていない下地層50の領域にクラックが進行する。この結果、下地層50をB方向に分断する略直線状のクラック71(図13参照)が形成される。   Thereafter, as shown in FIG. 12, scribe scratches in the form of broken lines at intervals of about 50 μm in the [11-20] direction (B direction) substantially perpendicular to the A direction on the underlayer 50 by laser light or diamond points. 70 is formed. A plurality of scribe flaws 70 are formed in the A direction at a pitch of an interval L2. As a result, as shown in FIG. 13, the crack progresses in the base layer 50 in the region of the base layer 50 where the scribe scratch 70 is not formed, starting from the broken scribe scratch 70. As a result, a substantially linear crack 71 (see FIG. 13) that divides the underlayer 50 in the B direction is formed.

また、その際、スクライブ傷70も、深さ方向(図13の紙面に垂直な方向)に分割が進む。これにより、クラック71には、下地層50とn型GaN基板61の界面近傍まで達する内側面71a(破線で示す)が形成される。なお、内側面71aは、本発明の「凹部の一方の内側面」の一例である。   At that time, the scribe flaw 70 is also divided in the depth direction (direction perpendicular to the paper surface of FIG. 13). As a result, an inner side surface 71 a (shown by a broken line) reaching the vicinity of the interface between the foundation layer 50 and the n-type GaN substrate 61 is formed in the crack 71. The inner side surface 71a is an example of “one inner side surface of the recess” in the present invention.

その後、上記第2実施形態と同様の製造プロセスにより、下地層50上に、n型クラッド層43と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層44と、p型クラッド層45とを順次積層することにより、発光素子層42を形成する。 Thereafter, by a manufacturing process similar to that of the second embodiment, an n-type cladding layer 43 and a well layer (not shown) made of Ga 0.7 In 0.3 N having a thickness of about 2 nm are formed on the base layer 50. ) And a light emitting layer 44 made of MQW in which a barrier layer (not shown) made of Ga 0.9 In 0.1 N is laminated, and a p-type cladding layer 45 are sequentially laminated, whereby the light emitting element layer 42. Form.

この際、n型GaN基板61上の発光素子層42には、n型GaN基板61の[1−10−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(000−1)面からなる結晶成長面42cと、n型GaN基板61の[1−10−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(1−101)面からなる結晶成長面42dとが形成される。なお、結晶成長面42cおよび結晶成長面42dは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。   At this time, the light emitting element layer 42 on the n-type GaN substrate 61 extends in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction) of the n-type GaN substrate 61 (000-1). ) Plane and a (1-101) plane extending in a direction inclined by a predetermined angle with respect to the [1-10-2] direction (C2 direction) of the n-type GaN substrate 61. 42d is formed. The crystal growth surface 42c and the crystal growth surface 42d are examples of the “first side surface” and the “second side surface” of the present invention, respectively.

なお、第3実施形態によるその他の製造プロセスは、上記第2実施形態と同様である。このようにして、図11に示した第3実施形態による発光ダイオードチップ60が形成される。   The other manufacturing processes according to the third embodiment are the same as those of the second embodiment. In this way, the light emitting diode chip 60 according to the third embodiment shown in FIG. 11 is formed.

第3実施形態の製造プロセスでは、上記のように、クラック71の形成の際に、n型GaN基板61上に下地層50を臨界膜厚程度の厚みに形成した後、下地層50に対して、[11−20]方向(B方向)に延びる複数の破線状(約50μm間隔)のスクライブ傷70をA方向に間隔L2のピッチで形成する工程を備えることによって、下地層50には、破線状のスクライブ傷70を起点としてB方向に平行に、かつ、A方向に沿って等間隔のクラック71が形成される。すなわち、上記第2実施形態のように、自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、発光面積が揃った発光ダイオードチップ60(図11参照)を形成することができる。なお、第3実施形態のその他の効果は、上記第2実施形態と同様である。   In the manufacturing process of the third embodiment, as described above, when the crack 71 is formed, the base layer 50 is formed on the n-type GaN substrate 61 with a thickness of about the critical thickness, and then the base layer 50 is formed. By forming a plurality of broken-line-like (approximately 50 μm-interval) scribe scratches 70 extending in the [11-20] direction (B direction) at a pitch of the interval L2 in the A direction, The cracks 71 are formed in parallel to the B direction and at equal intervals along the A direction, starting from the scribe-shaped scratch 70. That is, as in the second embodiment, the light emitting diode chip 60 having a uniform light emitting area (see FIG. 11) can be more easily compared with the case where the semiconductor layers are stacked using the spontaneously formed cracks. ) Can be formed. The remaining effects of the third embodiment are similar to those of the aforementioned second embodiment.

(第4実施形態)
図14は、本発明の第4実施形態による発光ダイオードチップの構造を示した断面図である。図15は、図14に示した第4実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。図14および図15を参照して、この第4実施形態による発光ダイオードチップ80の製造プロセスでは、上記第1実施形態と異なり、m面((1−100)面)からなる主表面を有するn型GaN基板81上に、AlGaNからなる下地層50を形成した後、発光素子層12を形成する場合について説明する。なお、n型GaN基板81は、本発明の「下地基板」の一例である。
(Fourth embodiment)
FIG. 14 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fourth embodiment of the present invention. FIG. 15 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the fourth embodiment shown in FIG. 14 and 15, in the manufacturing process of the light-emitting diode chip 80 according to the fourth embodiment, unlike the first embodiment, n having a main surface composed of an m-plane ((1-100) plane). A case where the light emitting element layer 12 is formed after forming the base layer 50 made of AlGaN on the type GaN substrate 81 will be described. The n-type GaN substrate 81 is an example of the “underlying substrate” in the present invention.

この第4実施形態による発光ダイオードチップ80は、m面((1−100)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ80の形状は、平面的に見て(発光ダイオードチップ80の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。   The light-emitting diode chip 80 according to the fourth embodiment is made of a nitride semiconductor having a wurtzite structure whose main surface is an m-plane ((1-100) plane). Further, the shape of the light emitting diode chip 80 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (from the upper surface side of the light emitting diode chip 80).

ここで、第4実施形態における発光ダイオードチップ80の製造プロセスでは、図15に示すように、約100μmの厚みを有するn型GaN基板81上に、約3μm〜約4μmの厚みを有するAl0.05Ga0.95Nからなる下地層50を成長させる。その際、上記第2実施形態と同様に、n型GaN基板81と下地層50との格子定数差によるクラック51が下地層50に形成される。 Here, in the manufacturing process of the light-emitting diode chip 80 according to the fourth embodiment, as shown in FIG. 15, Al 0 .4 having a thickness of about 3 μm to about 4 μm is formed on an n-type GaN substrate 81 having a thickness of about 100 μm . An underlayer 50 made of 05 Ga 0.95 N is grown. At that time, as in the second embodiment, a crack 51 is formed in the underlayer 50 due to a difference in lattice constant between the n-type GaN substrate 81 and the underlayer 50.

その後、上記第1実施形態と同様の製造プロセスにより、下地層50上に、約0.5μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層13と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層14と、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層15とを順次積層することにより、発光素子層12を形成する。 Thereafter, the n-type cladding layer 13 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 μm is formed on the underlayer 50 by the same manufacturing process as in the first embodiment, and about 2 nm. And a MQW structure in which a well layer (not shown) made of Ga 0.7 In 0.3 N and a barrier layer (not shown) made of Ga 0.9 In 0.1 N are stacked. The light emitting element layer 12 is formed by sequentially laminating the light emitting layer 14 and the p-type cladding layer 15 also serving as a p-type contact layer made of p-type GaN having a thickness of about 0.2 μm.

この際、第4実施形態では、図15に示すように、n型GaN基板81上に発光素子層12を成長させた場合、[11−20]方向(B方向)に延びるクラック51の(000−1)面からなる内側面51aにおいて、発光素子層12は、クラック51の(000−1)面を引き継ぐように[1−100]方向(C2方向)に延びる(000−1)面からなる結晶成長面12cを形成しながら結晶成長する。また、クラック51の(000−1)面に対向する(0001)面(内側面51b)側では、発光素子層12は、[1−100]方向(C2方向)に対して所定の角度傾斜した方向に延びる(1−101)面からなる結晶成長面(ファセット)12dを形成しながら結晶成長する。これにより、結晶成長面12dは発光素子層12の上面(主表面)に対して鈍角をなすように形成される。なお、結晶成長面12cおよび結晶成長面12dは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。   At this time, in the fourth embodiment, as shown in FIG. 15, when the light emitting element layer 12 is grown on the n-type GaN substrate 81, the crack 51 (000) extending in the [11-20] direction (B direction). -1) In the inner surface 51a composed of a plane, the light emitting element layer 12 is composed of a (000-1) plane extending in the [1-100] direction (C2 direction) so as to take over the (000-1) plane of the crack 51. The crystal grows while forming the crystal growth surface 12c. On the (0001) plane (inner side surface 51b) side facing the (000-1) plane of the crack 51, the light emitting element layer 12 is inclined at a predetermined angle with respect to the [1-100] direction (C2 direction). The crystal grows while forming a crystal growth surface (facet) 12d composed of a (1-101) plane extending in the direction. Thereby, the crystal growth surface 12d is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 12. The crystal growth surface 12c and the crystal growth surface 12d are examples of the “first side surface” and the “second side surface” of the present invention, respectively.

また、第4実施形態においても、発光素子層12の結晶成長面12c((000−1)面)と結晶成長面12b((1−101)面)とによって挟まれた凹部20(クラック51を含むクラック51の上部の領域)を埋めるように発光波長に対して透明なSiOなどの絶縁膜22を形成する。 Also in the fourth embodiment, the concave portion 20 (the crack 51 is sandwiched between the crystal growth surface 12c ((000-1) surface) and the crystal growth surface 12b ((1-101) surface) of the light emitting element layer 12. An insulating film 22 such as SiO 2 that is transparent with respect to the emission wavelength is formed so as to fill the upper region of the crack 51 including it.

なお、第4実施形態によるその他の製造プロセスは、上記第1実施形態と同様である。このようにして、図14に示した第4実施形態による発光ダイオードチップ80が形成される。   Other manufacturing processes according to the fourth embodiment are the same as those in the first embodiment. In this way, the light emitting diode chip 80 according to the fourth embodiment shown in FIG. 14 is formed.

なお、第4実施形態による発光ダイオードチップ80の効果は、上記第1および第2実施形態と同様である。   The effect of the light-emitting diode chip 80 according to the fourth embodiment is the same as that of the first and second embodiments.

[実施例]
図16および図17は、図14に示した第4実施形態の製造プロセスにおけるn型GaN基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡を用いて観察した顕微鏡写真である。図9、図16および図17を参照して、上記第4実施形態の効果を確認するために行った実験について説明する。
[Example]
16 and 17 are micrographs obtained by observing a crystal growth state of the nitride-based semiconductor layer on the n-type GaN substrate in the manufacturing process of the fourth embodiment shown in FIG. 14 using a scanning electron microscope. . With reference to FIG. 9, FIG. 16, and FIG. 17, an experiment conducted for confirming the effect of the fourth embodiment will be described.

この確認実験では、まず、上記した第4実施形態の製造プロセスと同様の製造プロセスを用いて、m面((1−100)面)からなる主表面を有するn型GaN基板上に、MOCVD法を用いて3μm〜4μmの厚みを有するAlGaNからなる下地層を形成した。この際、n型GaN基板と下地層との格子定数差に起因して、下地層に図16および図17に示すようなクラックが形成された。この際、クラックは、図17に示すように、n型GaN基板の主表面に対して垂直な方向に延びる(000−1)面を形成しているのが確認された。また、クラックは、図9に示したように、n型GaN基板の[0001]方向(A方向)と直交する[11−20]方向(B方向)に沿ってストライプ状に形成されたのが確認された。   In this confirmation experiment, first, an MOCVD method is used on an n-type GaN substrate having a main surface made of an m-plane ((1-100) plane) using a manufacturing process similar to the manufacturing process of the fourth embodiment described above. Was used to form an underlayer made of AlGaN having a thickness of 3 μm to 4 μm. At this time, due to a difference in lattice constant between the n-type GaN substrate and the underlayer, cracks as shown in FIGS. 16 and 17 were formed in the underlayer. At this time, it was confirmed that the crack formed a (000-1) plane extending in a direction perpendicular to the main surface of the n-type GaN substrate, as shown in FIG. In addition, as shown in FIG. 9, the cracks were formed in stripes along the [11-20] direction (B direction) orthogonal to the [0001] direction (A direction) of the n-type GaN substrate. confirmed.

次に、MOCVD法を用いて、GaNからなる半導体層を下地層上にエピタキシャル成長させた。この結果、図17に示すように、クラックの(000−1)面からなる内側面において、半導体層がこの面方位を引き継ぐように垂直方向に延びるGaNの(000−1)面を形成しながら[1−100](C2方向)方向に結晶成長するのが確認された。また、図17に示すように、クラックの(000−1)面と反対側の内側面上には、GaNの(1−101)面からなる傾斜面(ファセット)が形成されるのが確認された。また、この傾斜面は半導体層の上面(主表面)に対して鈍角をなすように形成されているのが確認された。これにより、下地層に設けられたクラックの2つの内側面がそれぞれ結晶成長の起点となって、下地層上に半導体層を形成することが可能であることが確認された。また、下地層の形成時にn型GaN基板まで達していたクラックは、半導体層の積層に伴って、空隙の一部を埋められているのが確認された。   Next, a semiconductor layer made of GaN was epitaxially grown on the underlayer using MOCVD. As a result, as shown in FIG. 17, on the inner side surface of the (000-1) plane of the crack, while forming the (000-1) plane of GaN extending in the vertical direction so that the semiconductor layer takes over this plane orientation. Crystal growth was confirmed in the [1-100] (C2 direction) direction. Further, as shown in FIG. 17, it was confirmed that an inclined surface (facet) composed of the (1-101) plane of GaN was formed on the inner surface opposite to the (000-1) plane of the crack. It was. Further, it was confirmed that the inclined surface is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the semiconductor layer. Thereby, it was confirmed that the two inner surfaces of the cracks provided in the underlayer were the starting points of crystal growth, respectively, and it was possible to form a semiconductor layer on the underlayer. Further, it was confirmed that the crack that had reached the n-type GaN substrate at the time of forming the underlayer was filled in part of the gap with the lamination of the semiconductor layers.

上記の確認実験の結果から、本発明による窒化物系半導体層の形成方法では、結晶成長による半導体層の形成と同時に、エッチング加工などを用いることなく半導体層(発光層)に(000−1)面および(1−101)面からなる端面(半導体層の垂直な側面および傾斜面)を形成することが可能であるのが確認された。また、半導体層が結晶成長する過程で、上記(000−1)面および(1−101)面が形成される部分の成長速度と、半導体層の上面(主表面)が矢印C2方向(図16参照)へ成長する成長速度との差から、上記(000−1)面および(1−101)面の平坦性のみならず、半導体層の上面(主表面)の平坦性についても向上させることができるのが確認された。   From the result of the above confirmation experiment, in the method for forming a nitride-based semiconductor layer according to the present invention, the semiconductor layer (light-emitting layer) is formed on the semiconductor layer (light-emitting layer) without using an etching process or the like simultaneously with the formation of the semiconductor layer by crystal growth. It was confirmed that an end face (vertical side face and inclined face of the semiconductor layer) composed of a face and a (1-101) face can be formed. Further, in the process of crystal growth of the semiconductor layer, the growth rate of the portion where the (000-1) plane and the (1-101) plane are formed and the upper surface (main surface) of the semiconductor layer are in the direction of arrow C2 (FIG. 16). In addition to the flatness of the (000-1) plane and the (1-101) plane, the flatness of the upper surface (main surface) of the semiconductor layer can be improved. It was confirmed that it was possible.

(第5実施形態)
図18は、本発明の第5実施形態による発光ダイオードチップの構造を示した断面図である。図18を参照して、この第5実施形態による発光ダイオードチップ90では、上記第1実施形態と異なり、m面((1−100)面)からなる主表面を有するn型4H−SiC基板91上に、発光素子層92を形成する場合について説明する。なお、n型4H−SiC基板91および発光素子層92は、それぞれ、本発明の「基板」および「窒化物系半導体層」の一例である。
(Fifth embodiment)
FIG. 18 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fifth embodiment of the present invention. Referring to FIG. 18, in the light-emitting diode chip 90 according to the fifth embodiment, unlike the first embodiment, an n-type 4H—SiC substrate 91 having a main surface composed of an m-plane ((1-100) plane). The case where the light emitting element layer 92 is formed is described above. The n-type 4H—SiC substrate 91 and the light emitting element layer 92 are examples of the “substrate” and “nitride-based semiconductor layer” of the present invention, respectively.

この第5実施形態による発光ダイオードチップ90は、m面((1−100)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、発光ダイオードチップ90の形状は、平面的に見て(発光ダイオードチップ90の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。   The light-emitting diode chip 90 according to the fifth embodiment is made of a nitride semiconductor having a wurtzite structure whose main surface is an m-plane ((1-100) plane). The shape of the light-emitting diode chip 90 has a square shape, a rectangular shape, a rhombus shape, a parallelogram shape, or the like when viewed in plan (viewed from the upper surface side of the light-emitting diode chip 90).

また、発光ダイオードチップ90は、図18に示すように、約100μmの厚みを有するn型4H−SiC基板91上に、発光素子層92が形成されている。また、発光素子層92には、約0.5μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層93と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層94とが形成されている。また、発光層94上には、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層95が形成されている。なお、n型クラッド層93、発光層94およびp型クラッド層95は、それぞれ、本発明の「窒化物系半導体層」の一例である。 In the light emitting diode chip 90, as shown in FIG. 18, a light emitting element layer 92 is formed on an n-type 4H—SiC substrate 91 having a thickness of about 100 μm. The light emitting element layer 92 includes an n-type cladding layer 93 made of n-type Al 0.03 Ga 0.97 N having a thickness of about 0.5 μm, and Ga 0.7 In 0. A light emitting layer 94 having an MQW structure in which a well layer (not shown) made of 3N and a barrier layer (not shown) made of Ga 0.9 In 0.1 N are stacked is formed. A p-type cladding layer 95 also serving as a p-type contact layer made of p-type GaN having a thickness of about 0.2 μm is formed on the light emitting layer 94. The n-type cladding layer 93, the light emitting layer 94, and the p-type cladding layer 95 are examples of the “nitride-based semiconductor layer” in the present invention.

ここで、第5実施形態ではn型クラッド層93からp型クラッド層95にかけて、発光素子層92の(000−1)面からなる結晶成長面92aと、(1−101)面からなる結晶成長面92bとによって凹部20が形成されている。なお、結晶成長面92aおよび結晶成長面92bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。また、結晶成長面92aは、製造プロセス時にn型4H−SiC基板91の主表面に予め形成された溝部96の(000−1)面からなる内側面96aを引き継ぐように、n型4H−SiC基板91の主表面に対して略垂直な方向([1−100]方向)に伸びるように形成されている。また、結晶成長面92bは、溝部96の内側面96bを起点とした傾斜面からなり、発光素子層92の上面(主表面)に対して鈍角をなすように形成されている。なお、溝部96、内側面96aおよび96bは、それぞれ、本発明の「凹部」、「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。なお、図18では、図示の関係上、内側面96aおよび内側面96bの符号を図中の一部の溝部96にのみ記載している。   Here, in the fifth embodiment, from the n-type cladding layer 93 to the p-type cladding layer 95, the crystal growth surface 92a composed of the (000-1) plane of the light emitting element layer 92 and the crystal growth composed of the (1-101) plane. A recess 20 is formed by the surface 92b. The crystal growth surface 92a and the crystal growth surface 92b are examples of the “first side surface” and the “second side surface” of the present invention, respectively. In addition, the crystal growth surface 92a takes over the n-type 4H—SiC so as to take over the inner side surface 96a made of the (000-1) plane of the groove 96 formed in advance on the main surface of the n-type 4H—SiC substrate 91 during the manufacturing process. It is formed so as to extend in a direction substantially perpendicular to the main surface of the substrate 91 ([1-100] direction). The crystal growth surface 92b is an inclined surface starting from the inner side surface 96b of the groove portion 96, and is formed so as to form an obtuse angle with respect to the upper surface (main surface) of the light emitting element layer 92. The groove 96 and the inner side surfaces 96a and 96b are examples of the “concave portion”, “one inner side surface of the concave portion”, and “the other inner side surface of the concave portion” of the present invention, respectively. In FIG. 18, for the sake of illustration, the reference numerals of the inner side surface 96 a and the inner side surface 96 b are shown only in some of the groove portions 96 in the drawing.

また、n型4H−SiC基板91の下面上には、n側電極16が形成されている。また、凹部20には、絶縁膜22が形成され、発光波長に対して透明なSiOなどの絶縁膜22とp型クラッド層15とを覆うように、透光性を有するp側電極17が形成されている。 An n-side electrode 16 is formed on the lower surface of the n-type 4H—SiC substrate 91. In addition, an insulating film 22 is formed in the recess 20, and a p-side electrode 17 having translucency is provided so as to cover the insulating film 22 such as SiO 2 transparent to the emission wavelength and the p-type cladding layer 15. Is formed.

なお、第5実施形態による発光ダイオードチップ90の製造プロセスは、上記第1実施形態と同様である。また、第5実施形態の効果についても、上記第1実施形態と同様である。   The manufacturing process of the light-emitting diode chip 90 according to the fifth embodiment is the same as that of the first embodiment. The effects of the fifth embodiment are also the same as those of the first embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第1〜第5実施形態による発光ダイオードチップでは、発光素子層(発光素子層12など)を、AlGaNやInGaNなどの窒化物系半導体層により形成した例について示したが、本発明はこれに限らず、発光素子層を、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成してもよい。   For example, in the light-emitting diode chips according to the first to fifth embodiments, the light-emitting element layer (light-emitting element layer 12 and the like) is shown as being formed of a nitride-based semiconductor layer such as AlGaN or InGaN. However, the light-emitting element layer is not limited to this, and may be formed of a nitride semiconductor layer having a Wurtz structure made of AlN, InN, BN, TlN, or a mixed crystal thereof.

また、上記第1実施形態による発光ダイオードチップでは、n型GaN基板のa面((11−20)面)からなる主表面に溝部21を形成した上で発光素子層12を結晶成長させた例について示したが、本発明はこれに限らず、たとえばm面((1−100)面)などのn型GaN基板の(000±1)面に垂直な主表面に溝部(凹部)を形成した上で発光素子層を形成してもよい。   In the light-emitting diode chip according to the first embodiment, the light-emitting element layer 12 is crystal-grown after forming the groove 21 on the main surface composed of the a-plane ((11-20) plane) of the n-type GaN substrate. However, the present invention is not limited to this. For example, grooves (recesses) are formed on the main surface perpendicular to the (000 ± 1) plane of an n-type GaN substrate such as an m-plane ((1-100) plane). A light emitting element layer may be formed above.

また、上記第4実施形態による発光ダイオードチップでは、n型GaN基板81と下地層50との格子定数差を利用して下地層50に自発的にクラック51が形成されるのを利用した例について示したが、本発明はこれに限らず、上記第3実施形態と同様に、n型GaN基板上の下地層に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラックを形成するようにしてもよい。   Further, in the light-emitting diode chip according to the fourth embodiment, an example in which the crack 51 is spontaneously formed in the underlayer 50 using the lattice constant difference between the n-type GaN substrate 81 and the underlayer 50 is used. Although the present invention is not limited to this, as in the third embodiment, a crack in which the generation position of a crack is controlled by forming a broken-line-shaped scribe flaw on the underlayer on the n-type GaN substrate is shown. You may make it form.

また、上記第1〜第4実施形態による発光ダイオードチップでは、基板としてGaN基板を使用した例について示したが、本発明はこれに限らず、たとえば、a面((11−20)面)を主表面とする窒化物系半導体を予め成長させたr面((1102)面)サファイア基板や、a面((11−20)面)またはm面((1−100)面)を主表面とする窒化物系半導体を予め成長させたa面SiC基板またはm面SiC基板などを使用してもよい。また、上記の非極性窒化物系半導体を予め成長させたLiAlO・LiGaO基板などを用いてもよい。 In the light-emitting diode chips according to the first to fourth embodiments, the example in which the GaN substrate is used as the substrate has been shown. However, the present invention is not limited to this, and for example, the a-plane ((11-20) plane) is used. An r-plane ((1102) plane) sapphire substrate, or an a-plane ((11-20) plane) or m-plane ((1-100) plane) on which a nitride semiconductor as a main surface is grown in advance Alternatively, an a-plane SiC substrate or m-plane SiC substrate on which a nitride-based semiconductor to be grown is grown in advance may be used. It may also be used such as LiAlO 2 · LiGaO 2 substrate a non-polar nitride-based semiconductor were previously grown above.

また、上記第2〜第4実施形態による発光ダイオードチップでは、下地基板としてn型GaN基板を用いるとともに、n型GaN基板上にAlGaNからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてInGaN基板を用いるとともに、InGaN基板上にGaNまたはAlGaNからなる下地層を形成してもよい。   In the light-emitting diode chips according to the second to fourth embodiments, an example in which an n-type GaN substrate is used as a base substrate and a base layer made of AlGaN is formed on the n-type GaN substrate has been described. In addition to this, an InGaN substrate may be used as a base substrate, and a base layer made of GaN or AlGaN may be formed on the InGaN substrate.

また、上記第2および第4実施形態による発光ダイオードチップでは、n型GaN基板と下地層との格子定数差を利用して下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、下地層50(図9参照)のB方向(図9参照)の両端部(n型GaN基板41のB方向の端部に対応する領域)にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてB方向に延びるクラックを導入することができる。   In the light-emitting diode chip according to the second and fourth embodiments, an example in which a crack is spontaneously formed in the underlayer using a difference in lattice constant between the n-type GaN substrate and the underlayer is shown. However, the present invention is not limited to this, and only the both ends in the B direction (see FIG. 9) of the base layer 50 (see FIG. 9) (regions corresponding to the ends in the B direction of the n-type GaN substrate 41) are scribed. Scratches may be formed. Even if comprised in this way, the crack extended in a B direction can be introduce | transduced from the scribe flaw of both ends.

また、上記第3実施形態による発光ダイオードチップでは、下地層50にクラック導入用のスクライブ傷70を破線状(約50μm間隔)に形成した例について示したが、本発明はこれに限らず、下地層50のB方向(図12参照)の両端部(n型GaN基板61の端部に対応する領域)にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてB方向に延びるクラックを導入することができる。   Further, in the light-emitting diode chip according to the third embodiment, an example in which the scribe flaws 70 for introducing cracks are formed in the underlayer 50 in the shape of broken lines (interval of about 50 μm) is shown, but the present invention is not limited to this. Scribe flaws may be formed at both ends of the formation 50 in the B direction (see FIG. 12) (regions corresponding to the ends of the n-type GaN substrate 61). Even if comprised in this way, the crack extended in a B direction can be introduce | transduced from the scribe flaw of both ends.

本発明による発光ダイオードチップの概略的な構成を説明するための断面図である。It is sectional drawing for demonstrating the schematic structure of the light emitting diode chip | tip by this invention. 窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて半導体発光素子を形成する場合の基板の主表面の法線方向の範囲を示した図である。It is the figure which showed the range of the normal direction of the main surface of the board | substrate in the case of forming a semiconductor light-emitting device using the crystal orientation of a nitride-type semiconductor, and the manufacturing process in this invention. 本発明の第1実施形態による発光ダイオードチップの構造を示した断面図である。1 is a cross-sectional view illustrating a structure of a light-emitting diode chip according to a first embodiment of the present invention. 図3に示した第1実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。FIG. 6 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the first embodiment shown in FIG. 3; 図3に示した第1実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。FIG. 4 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. 3. 図3に示した第1実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。FIG. 4 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the first embodiment shown in FIG. 3. 本発明の第2実施形態による発光ダイオードチップの構造を示した断面図である。FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a second embodiment of the present invention. 図7に示した第2実施形態による発光ダイオードチップの製造プロセスを説明するための拡大断面図である。FIG. 8 is an enlarged cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. 7. 図7に示した第2実施形態による発光ダイオードチップの製造プロセスを説明するための拡大平面図である。FIG. 8 is an enlarged plan view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. 7. 図7に示した第2実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。FIG. 8 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the second embodiment shown in FIG. 7. 本発明の第3実施形態による発光ダイオードチップの構造を説明するための断面図である。It is sectional drawing for demonstrating the structure of the light emitting diode chip by 3rd Embodiment of this invention. 図11に示した第3実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。FIG. 12 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the third embodiment shown in FIG. 11; 図11に示した第3実施形態による発光ダイオードチップの製造プロセスを説明するための平面図である。FIG. 12 is a plan view for explaining a manufacturing process for the light-emitting diode chip according to the third embodiment shown in FIG. 11; 本発明の第4実施形態による発光ダイオードチップの構造を示した断面図である。FIG. 6 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fourth embodiment of the present invention. 図14に示した第4実施形態による発光ダイオードチップの製造プロセスを説明するための断面図である。FIG. 15 is a cross-sectional view for explaining a manufacturing process of the light-emitting diode chip according to the fourth embodiment shown in FIG. 14. 図14に示した第4実施形態の製造プロセスにおけるn型GaN基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡を用いて観察した顕微鏡写真である。It is the microscope picture which observed the mode of crystal growth of the nitride-type semiconductor layer on the n-type GaN substrate in the manufacturing process of 4th Embodiment shown in FIG. 14 using the scanning electron microscope. 図14に示した第4実施形態の製造プロセスにおけるn型GaN基板上の窒化物系半導体層の結晶成長の様子を走査型電子顕微鏡を用いて観察した顕微鏡写真である。It is the microscope picture which observed the mode of crystal growth of the nitride-type semiconductor layer on the n-type GaN substrate in the manufacturing process of 4th Embodiment shown in FIG. 14 using the scanning electron microscope. 本発明の第5実施形態による発光ダイオードチップの構造を示した断面図である。FIG. 7 is a cross-sectional view illustrating a structure of a light emitting diode chip according to a fifth embodiment of the present invention.

符号の説明Explanation of symbols

1 第1半導体(基板、窒化物系半導体層)
2 発光層(窒化物系半導体層)
3 第2半導体(窒化物系半導体層)
11、41 n型GaN基板(基板)
12、42、92 発光素子層(窒化物系半導体層)
12a、42a、92a 結晶成長面(第1側面)
12b、42b、92b 結晶成長面(第2側面)
13、43、93 n型クラッド層(窒化物系半導体層)
14、44、94 発光層(窒化物系半導体層)
15、45、95 p型クラッド層(窒化物系半導体層)
21、96 溝部(凹部)
21a、96a 内側面(凹部の一方の内側面)
21b、96b 内側面(凹部の他方の内側面)
50 下地層
51、71 クラック(凹部)
51a、71a 内側面(凹部の一方の内側面)
51b、71b 内側面(凹部の他方の内側面)
61、81 n型GaN基板(下地基板)
91 n型4H−SiC基板(基板)
1 First semiconductor (substrate, nitride-based semiconductor layer)
2 Light emitting layer (nitride semiconductor layer)
3 Second semiconductor (nitride semiconductor layer)
11, 41 n-type GaN substrate (substrate)
12, 42, 92 Light emitting element layer (nitride semiconductor layer)
12a, 42a, 92a Crystal growth surface (first side surface)
12b, 42b, 92b Crystal growth surface (second side surface)
13, 43, 93 n-type cladding layer (nitride-based semiconductor layer)
14, 44, 94 Light emitting layer (nitride semiconductor layer)
15, 45, 95 p-type cladding layer (nitride-based semiconductor layer)
21, 96 Groove (recess)
21a, 96a Inner surface (one inner surface of the recess)
21b, 96b Inner surface (the other inner surface of the recess)
50 Underlayer 51, 71 Crack (recess)
51a, 71a Inner surface (one inner surface of the recess)
51b, 71b Inner surface (the other inner surface of the recess)
61, 81 n-type GaN substrate (underlying substrate)
91 n-type 4H-SiC substrate (substrate)

Claims (8)

主表面に凹部が形成された基板と、
前記基板の主表面上に、発光層を有するとともに前記凹部の一方の内側面を起点として形成される(000−1)面からなる第1側面と、前記第1側面と対向する領域に、前記凹部の他方の内側面を起点として形成される第2側面とを含む窒化物系半導体層とを備える、窒化物系半導体発光ダイオード。
A substrate having a recess formed on the main surface;
On the main surface of the substrate, in a region facing the first side surface, a first side surface comprising a (000-1) surface having a light emitting layer and starting from one inner side surface of the recess. A nitride-based semiconductor light-emitting diode comprising a nitride-based semiconductor layer including a second side surface formed with the other inner side surface of the recess as a starting point.
前記凹部の一方の内側面は、(000−1)面を含んでいる、請求項1に記載の窒化物系半導体発光ダイオード。   2. The nitride-based semiconductor light-emitting diode according to claim 1, wherein one inner side surface of the recess includes a (000-1) plane. 前記第1側面および前記第2側面は、前記窒化物系半導体層の結晶成長面からなる、請求項1または2に記載の窒化物系半導体発光ダイオード。   The nitride-based semiconductor light-emitting diode according to claim 1, wherein the first side surface and the second side surface are formed of a crystal growth surface of the nitride-based semiconductor layer. 前記第2側面は、{A+B、A、−2A−B、2A+B}面(ここでA≧0およびB≧0であり、かつ、AおよびBの少なくともいずれか一方が0ではない整数)からなる、請求項1〜3のいずれか1項に記載の窒化物系半導体発光ダイオード。   The second side surface is composed of {A + B, A, −2A−B, 2A + B} planes (where A ≧ 0 and B ≧ 0, and at least one of A and B is not 0). The nitride semiconductor light emitting diode according to any one of claims 1 to 3. 前記基板は、窒化物系半導体からなる、請求項1〜4のいずれか1項に記載の窒化物系半導体発光ダイオード。   The nitride-based semiconductor light-emitting diode according to claim 1, wherein the substrate is made of a nitride-based semiconductor. 少なくとも前記第1側面または前記第2側面のいずれか一方は、前記窒化物系半導体層の主表面に対して鈍角をなすように形成される、請求項1〜5のいずれか1項に記載の窒化物系半導体発光ダイオード。   6. The device according to claim 1, wherein at least one of the first side surface and the second side surface is formed so as to form an obtuse angle with respect to a main surface of the nitride-based semiconductor layer. Nitride-based semiconductor light-emitting diodes. 前記基板は、下地基板と、前記下地基板上に形成され、AlGaNからなる下地層とを含み、
前記下地基板および前記下地層の格子定数を、それぞれ、cおよびcとした場合、c>cの関係を有し、
前記第1側面および前記第2側面は、それぞれ、前記下地層の(0001)面と前記基板の主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される、請求項1〜6のいずれか1項に記載の窒化物系半導体発光ダイオード。
The substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN,
When the lattice constants of the base substrate and the base layer are c 1 and c 2 , respectively, the relationship is c 1 > c 2 ,
Each of the first side surface and the second side surface is formed starting from an inner side surface of a crack formed so as to extend substantially parallel to the (0001) surface of the base layer and the main surface of the substrate. The nitride semiconductor light emitting diode according to any one of claims 1 to 6.
基板の主表面に凹部を形成する工程と、
前記基板の主表面上に、発光層を有するとともに前記凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、前記第1側面と対向する領域に前記凹部の他方の内側面を起点とした第2側面とを含むことにより窒化物系半導体層を形成する工程とを備える、窒化物系半導体発光ダイオードの製造方法。
Forming a recess in the main surface of the substrate;
On the main surface of the substrate, a first side surface having a light emitting layer and having a (000-1) plane starting from one inner side surface of the concave portion, and the other side of the concave portion in a region facing the first side surface And a step of forming a nitride-based semiconductor layer by including a second side surface starting from the inner surface of the nitride-based semiconductor light-emitting diode.
JP2007331097A 2007-09-28 2007-12-21 Nitride-based semiconductor light-emitting diode and manufacturing method thereof Active JP5172322B2 (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP2007331097A JP5172322B2 (en) 2007-12-21 2007-12-21 Nitride-based semiconductor light-emitting diode and manufacturing method thereof
CN2012100733253A CN102545055A (en) 2007-09-28 2008-09-25 Nitride-group semiconductor light-emitting element and manufacturing method thereof
PCT/JP2008/067238 WO2009041462A1 (en) 2007-09-28 2008-09-25 Nitride-group semiconductor light-emitting element, nitride-group semiconductor laser element, nitride-group semiconductor light emitting diode, their manufacturing method, and nitride-group semiconductor layer forming method
US12/680,412 US8750343B2 (en) 2007-09-28 2008-09-25 Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
CN2008801089373A CN101809833B (en) 2007-09-28 2008-09-25 Nitride-group semiconductor light-emitting element, nitride-group semiconductor laser element, nitride-group semiconductor light emitting diode, their manufacturing method, and nitride-group semiconductor layer forming method
CN2008801269573A CN101952982B (en) 2007-12-21 2008-12-12 Nitride semiconductor light emitting diode, nitride semiconductor laser element, methods for manufacturing such diode and element, and method for forming nitride semiconductor layer
US12/809,770 US20100265981A1 (en) 2007-12-21 2008-12-12 Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
CN2013101113322A CN103199433A (en) 2007-12-21 2008-12-12 Nitride-based semiconductor light-emitting diode, nitride-based semiconductor laser device, method of manufacturing the same, and method of forming nitride-based semiconductor layer
PCT/JP2008/072618 WO2009081762A1 (en) 2007-12-21 2008-12-12 Nitride semiconductor light emitting diode, nitride semiconductor laser element, methods for manufacturing such diode and element, and method for forming nitride semiconductor layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331097A JP5172322B2 (en) 2007-12-21 2007-12-21 Nitride-based semiconductor light-emitting diode and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2009152502A JP2009152502A (en) 2009-07-09
JP5172322B2 true JP5172322B2 (en) 2013-03-27

Family

ID=40921275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331097A Active JP5172322B2 (en) 2007-09-28 2007-12-21 Nitride-based semiconductor light-emitting diode and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5172322B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9784502B2 (en) 2012-03-05 2017-10-10 Afs Technology, Llc Solid fuel skewer suspension burning system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004989B2 (en) 2009-03-27 2012-08-22 シャープ株式会社 Nitride semiconductor light emitting device, method for manufacturing the same, and semiconductor optical device
JP4927121B2 (en) 2009-05-29 2012-05-09 シャープ株式会社 Nitride semiconductor wafer, nitride semiconductor device, and method of manufacturing nitride semiconductor device
JP2012114377A (en) * 2010-11-26 2012-06-14 Mitsubishi Chemicals Corp Semiconductor light-emitting element

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4345776B2 (en) * 2000-07-18 2009-10-14 ソニー株式会社 Semiconductor light emitting device, method for manufacturing the same, and image display device
JP4307113B2 (en) * 2002-03-19 2009-08-05 宣彦 澤木 Semiconductor light emitting device and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9784502B2 (en) 2012-03-05 2017-10-10 Afs Technology, Llc Solid fuel skewer suspension burning system

Also Published As

Publication number Publication date
JP2009152502A (en) 2009-07-09

Similar Documents

Publication Publication Date Title
JP4572270B2 (en) Nitride semiconductor device and manufacturing method thereof
JP5041902B2 (en) Semiconductor laser element
US8750343B2 (en) Nitride-based semiconductor light-emitting device, nitride-based semiconductor laser device, nitride-based semiconductor light-emitting diode, method of manufacturing the same, and method of forming nitride-based semiconductor layer
JP2009283912A (en) Nitride-based semiconductor device and method of manufacturing the same
WO2009081762A1 (en) Nitride semiconductor light emitting diode, nitride semiconductor laser element, methods for manufacturing such diode and element, and method for forming nitride semiconductor layer
KR20040062636A (en) Ultraviolet emitting device
JP5060055B2 (en) Nitride compound semiconductor substrate and semiconductor device
US7885304B2 (en) Nitride-based semiconductor laser device and method of manufacturing the same
JP5172322B2 (en) Nitride-based semiconductor light-emitting diode and manufacturing method thereof
JP2008016584A (en) Semiconductor element and its manufacturing method
JP2007036174A (en) Gallium nitride-based light emitting diode
JP2008034754A (en) Light-emitting device
JP3819398B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5245030B2 (en) Nitride-based semiconductor laser device and manufacturing method thereof
JP5172388B2 (en) Nitride-based semiconductor light-emitting diode and manufacturing method thereof
JP5245031B2 (en) Method for forming nitride-based semiconductor layer
JP2009088270A (en) Semiconductor element manufacturing method
JP5022136B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2009238834A (en) Support substrate having nitride-based semiconductor layer, and method of forming same
JP4897285B2 (en) Substrate for semiconductor device and method for manufacturing the same
JP4042775B2 (en) Semiconductor thin film and semiconductor device manufacturing method
JP4869179B2 (en) Semiconductor substrate and manufacturing method thereof
JP5416826B2 (en) Nitride semiconductor light emitting diode
JP4255937B2 (en) Semiconductor element
JP5416754B2 (en) Semiconductor substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5172322

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250