JP5172388B2 - Nitride-based semiconductor light-emitting diode and manufacturing method thereof - Google Patents
Nitride-based semiconductor light-emitting diode and manufacturing method thereof Download PDFInfo
- Publication number
- JP5172388B2 JP5172388B2 JP2008048832A JP2008048832A JP5172388B2 JP 5172388 B2 JP5172388 B2 JP 5172388B2 JP 2008048832 A JP2008048832 A JP 2008048832A JP 2008048832 A JP2008048832 A JP 2008048832A JP 5172388 B2 JP5172388 B2 JP 5172388B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- substrate
- nitride
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 158
- 150000004767 nitrides Chemical class 0.000 title claims description 88
- 238000004519 manufacturing process Methods 0.000 title claims description 65
- 239000000758 substrate Substances 0.000 claims description 126
- 239000013078 crystal Substances 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 16
- 229910002704 AlGaN Inorganic materials 0.000 claims description 14
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 57
- 238000005253 cladding Methods 0.000 description 41
- 238000005530 etching Methods 0.000 description 11
- 238000000605 extraction Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910003465 moissanite Inorganic materials 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 229910052984 zinc sulfide Inorganic materials 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910010093 LiAlO Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- 229910008433 SnCU Inorganic materials 0.000 description 1
- 229910005728 SnZn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- -1 or the like Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Description
本発明は、窒化物系半導体発光ダイオードおよびその製造方法に関する。 The present invention relates to a nitride semiconductor light emitting diode and a method for manufacturing the same.
従来、端面出射型の半導体レーザ素子として、ガリウム砒素系の半導体材料を用いた半導体素子層に、共振器端面(光出射面)とレーザ出射光を外部に反射させるための反射面とが一体的に形成された半導体レーザ素子およびその製造方法が開示されている(たとえば、非特許文献1参照)。 Conventionally, as an edge emitting type semiconductor laser element, a resonator element end face (light emitting surface) and a reflecting surface for reflecting laser emitted light to the outside are integrated with a semiconductor element layer using a gallium arsenide based semiconductor material. A semiconductor laser device formed in the above and a manufacturing method thereof are disclosed (for example, see Non-Patent Document 1).
上記非特許文献1に開示された半導体レーザ素子では、基板上に一様に積層されたガリウム砒素系の半導体素子層に対して、イオンビームエッチング技術により、光出射面側の共振器端面と、この共振器端面と所定の距離を隔てた位置に共振器端面に対して約45°傾斜した方向に延びる反射面(傾斜端面)とが形成されている。これにより、発光層からのレーザ出射光を、反射面によって基板と略垂直な方向に反射させて外部に取り出すことが可能に構成されている。
In the semiconductor laser device disclosed in
しかしながら、上記非特許文献1に開示された半導体レーザ素子では、基板と略垂直な方向にレーザ光を取り出すために共振器端面に対して約45°傾斜した反射面(傾斜端面)が形成されている一方、この反射面の面方位については開示も示唆もされていない。一般的に、イオンビームエッチングなどのドライエッチングを用いて半導体素子層に端面を形成した場合、この端面にはエッチングによる微細な凹凸形状が形成される。したがって、上記非特許文献1に開示された半導体レーザ素子では、反射面が微細な凹凸形状を有していると考えられる。この場合、共振器端面(光出射面)から出射されたレーザ光の一部が反射面で散乱するために、半導体レーザ素子の発光効率が低下してしまう。このため、上記非特許文献1に開示された半導体レーザ素子が有する素子構造を発光ダイオードに適用した場合、発光部(発光層)が発する光の一部が反射面において散乱するために、発光ダイオードの発光効率が低下してしまうという問題点がある。また、上記非特許文献1では、反射面を形成する工程においてドライエッチングを用いるために、発光部(発光層)近傍に損傷が生じやすいと考えられる。これによっても、発光部からの光の取り出し効率が低下してしまい、上記問題点がより顕著となる。
However, in the semiconductor laser element disclosed in
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、発光効率の低下を抑制することが可能な窒化物系半導体発光ダイオードおよびその製造方法を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nitride-based semiconductor light-emitting diode capable of suppressing a decrease in luminous efficiency and a method for manufacturing the same. Is to provide.
上記目的を達成するために、この発明の第1の局面による窒化物系半導体発光ダイオードは、(000−1)面からなる第1側面と、第1側面と対向する領域に第2側面とを含む窒化物系半導体層と、窒化物系半導体層に接合される支持基板とを備える。 In order to achieve the above object, a nitride-based semiconductor light-emitting diode according to a first aspect of the present invention includes a first side formed of a (000-1) plane, and a second side in a region facing the first side. And a support substrate bonded to the nitride semiconductor layer.
この発明の第1の局面による窒化物系半導体発光ダイオードでは、上記のように、(000−1)面からなる第1側面を含む窒化物系半導体層を備えることによって、上記の面方位を有する第1側面は平坦性を有するので、窒化物系半導体層内部における発光層の発する光は、エッチングなどより微細な凹凸形状が形成された端面を透過する場合と異なり、第1側面で散乱するのが抑制される。すなわち、発光層の発する光は、散乱などに伴う光量の減少が抑制された状態で素子外部に向けて出射される。この結果、発光ダイオードの発光効率が低下するのを抑制することができる。 In the nitride semiconductor light emitting diode according to the first aspect of the present invention, as described above, the nitride semiconductor semiconductor layer including the first side surface composed of the (000-1) plane has the plane orientation described above. Since the first side surface has flatness, the light emitted from the light emitting layer inside the nitride-based semiconductor layer is scattered on the first side surface, unlike the case where it passes through the end surface on which a fine uneven shape such as etching is formed. Is suppressed. That is, the light emitted from the light emitting layer is emitted toward the outside of the element in a state where a decrease in the amount of light accompanying scattering or the like is suppressed. As a result, it is possible to suppress a decrease in the light emission efficiency of the light emitting diode.
上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、窒化物系半導体層と支持基板とは、接合層を介して接合されている。このように構成すれば、接合層により、窒化物系半導体層と支持基板とを確実に接合することができる。 In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the nitride-based semiconductor layer and the support substrate are bonded via a bonding layer. If comprised in this way, a nitride-type semiconductor layer and a support substrate can be reliably joined by a joining layer.
上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第1側面および第2側面は、窒化物系半導体層の結晶成長面からなる。このように構成すれば、上記第1側面および第2側面の2種類の成長面(端面)を、それぞれ、窒化物系半導体層の結晶成長と同時に形成することができる。 In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the first side surface and the second side surface are formed of a crystal growth surface of the nitride-based semiconductor layer. If comprised in this way, the two types of growth surface (end surface) of the said 1st side surface and the 2nd side surface can each be formed simultaneously with the crystal growth of a nitride type semiconductor layer.
上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、第2側面は、{A+B、A、−2A−B、2A+B}面(ここでA≧0およびB≧0であり、かつ、AおよびBの少なくともいずれか一方が0ではない整数)からなる。このように構成すれば、たとえば成長用基板上に{A+B、A、−2A−B、2A+B}面に該当しない側面(端面)を形成する場合の窒化物系半導体層の成長層の表面(主表面)と比較して、成長用基板上に{A+B、A−B、−2A、2A+B}面からなる第2側面を形成する場合の成長層の表面(主表面)が確実に平坦性を有するように形成することができる。また、{A+B、A、−2A−B、2A+B}面は、窒化物系半導体層の主表面よりも成長速度が遅いので、結晶成長によって、容易に第2側面を形成することができる。 In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, the second side surface is a {A + B, A, −2A−B, 2A + B} plane (where A ≧ 0 and B ≧ 0, and An integer in which at least one of A and B is not 0). With this configuration, for example, the surface of the growth layer of the nitride-based semiconductor layer (mainly when the side surface (end surface) not corresponding to the {A + B, A, −2A−B, 2A + B} plane is formed on the growth substrate (mainly The surface (main surface) of the growth layer in the case where the second side surface composed of {A + B, AB, -2A, 2A + B} plane is formed on the growth substrate is surely flat compared to the surface). Can be formed. Further, the {A + B, A, -2A-B, 2A + B} plane has a slower growth rate than the main surface of the nitride-based semiconductor layer, so that the second side surface can be easily formed by crystal growth.
上記第1の局面による窒化物系半導体発光ダイオードにおいて、好ましくは、少なくとも第1側面または第2側面のいずれか一方は、窒化物系半導体層の主表面に対して傾斜するように形成されている。このように構成すれば、窒化物系半導体層の第1側面と第2側面とが対向する領域が、光の取り出し側に向かって広がるように形成される場合には、発光層からのLED光を窒化物系半導体層の光の取り出し面のみならず、窒化物系半導体層の主表面に対して傾斜した第1側面または第2側面を通して容易に取り出すことができる。一方、窒化物系半導体層の第1側面と第2側面とが対向する領域が、光の取り出し側に向かって狭まるように形成される場合には、発光層からのLED光を窒化物系半導体層の光の取り出し面から直接的に取り出すことに加えて、窒化物系半導体層の主表面に対して傾斜した第1側面または第2側面で反射させて取り出すことができる。これにより、窒化物系半導体発光ダイオードの発光効率をより向上させることができる。 In the nitride-based semiconductor light-emitting diode according to the first aspect, preferably, at least one of the first side surface and the second side surface is formed to be inclined with respect to the main surface of the nitride-based semiconductor layer. . With this configuration, when the region where the first side surface and the second side surface of the nitride-based semiconductor layer face each other is formed so as to expand toward the light extraction side, LED light from the light emitting layer is formed. Can be easily extracted not only through the light extraction surface of the nitride-based semiconductor layer but also through the first side surface or the second side surface inclined with respect to the main surface of the nitride-based semiconductor layer. On the other hand, when the region where the first side surface and the second side surface of the nitride-based semiconductor layer face each other is formed so as to narrow toward the light extraction side, the LED light from the light-emitting layer is transmitted to the nitride-based semiconductor. In addition to direct extraction from the light extraction surface of the layer, it can be reflected and extracted by the first side surface or the second side surface inclined with respect to the main surface of the nitride-based semiconductor layer. Thereby, the luminous efficiency of the nitride-based semiconductor light-emitting diode can be further improved.
この発明の第2の局面による窒化物系半導体発光ダイオードの製造方法は、成長用基板の主表面に凹部を形成する工程と、成長用基板の主表面上に、発光層を有するとともに凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、第1側面と対向する領域に凹部の他方の内側面を起点とした第2側面とを含む窒化物系半導体層を成長させる工程と、窒化物系半導体層に支持基板を接合する工程と、成長用基板を除去する工程を備える。 The method for manufacturing a nitride-based semiconductor light-emitting diode according to the second aspect of the present invention includes a step of forming a recess on the main surface of the growth substrate, a light-emitting layer on the main surface of the growth substrate, and one of the recesses. A nitride-based semiconductor layer including a first side surface having a (000-1) plane starting from the inner side surface of the first side surface and a second side surface starting from the other inner side surface of the recess in a region facing the first side surface A step of growing, a step of bonding the support substrate to the nitride-based semiconductor layer, and a step of removing the growth substrate.
この発明の第2の局面による窒化物系半導体発光ダイオードの製造方法では、上記のように、成長用基板の主表面に凹部を形成する工程と、成長用基板の主表面上に凹部の一方の内側面を起点とした(000−1)面からなる第1側面を含む窒化物系半導体層を成長させる工程とを備えることによって、たとえば、成長用基板上に形成した窒化物系半導体層に対してイオンビームエッチングなどにより微細な凹凸形状を有するような端面を形成する場合と異なり、上記の面方位を有する第1側面には良好な平坦性が得られる。これにより、窒化物系半導体層内部における発光層の発する光が第1側面で散乱するのが抑制されるので、発光層の発する光は、光量の減少が抑制された状態で素子外部に向けて出射される。この結果、発光効率の低下が抑制された発光ダイオードを形成することができる。また、成長用基板の主表面上に凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、凹部の他方の内側面を起点とした第2側面とを含む窒化物系半導体層を成長させる工程を備えることによって、窒化物系半導体層の第1側面および第2側面は、ドライエッチングなどにより形成されないので、製造プロセス上、発光層などに損傷が生じにくい。これにより、発光層からの光の取り出し効率が向上された発光ダイオードを形成することができる。また、第1側面および第2側面の形成にエッチング加工などを必要としないので、窒化物系半導体発光ダイオードの製造プロセスが複雑になるのを抑制することができる。 In the method for manufacturing a nitride-based semiconductor light-emitting diode according to the second aspect of the present invention, as described above, the step of forming a recess in the main surface of the growth substrate and one of the recesses on the main surface of the growth substrate. A step of growing a nitride-based semiconductor layer including a first side surface having a (000-1) plane starting from the inner side surface, for example, with respect to a nitride-based semiconductor layer formed on a growth substrate Unlike the case of forming an end face having a fine concavo-convex shape by ion beam etching or the like, good flatness is obtained on the first side face having the above plane orientation. As a result, the light emitted from the light emitting layer inside the nitride-based semiconductor layer is suppressed from being scattered at the first side surface, so that the light emitted from the light emitting layer is directed toward the outside of the device in a state where the decrease in the amount of light is suppressed. Emitted. As a result, a light emitting diode in which a decrease in light emission efficiency is suppressed can be formed. In addition, nitriding including a first side surface composed of a (000-1) plane starting from one inner side surface of the recess and a second side surface starting from the other inner side surface of the recess on the main surface of the growth substrate By providing the step of growing the physical semiconductor layer, the first side surface and the second side surface of the nitride based semiconductor layer are not formed by dry etching or the like, so that the light emitting layer or the like is hardly damaged in the manufacturing process. Thus, a light emitting diode with improved light extraction efficiency from the light emitting layer can be formed. In addition, since the etching process or the like is not required for forming the first side surface and the second side surface, it is possible to prevent the manufacturing process of the nitride semiconductor light emitting diode from becoming complicated.
また、成長用基板の主表面に凹部を形成する工程と、成長用基板の主表面上に凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、凹部の他方の内側面を起点とした第2側面とを含む窒化物系半導体層を成長させる工程とを備えることによって、窒化物系半導体層が成長用基板上に結晶成長する際に、成長層の上面(窒化物系半導体層の主表面)が成長する成長速度よりも、凹部の一方の内側面を起点とした第1側面および凹部の他方の内側面を起点とした第2側面がそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記第1側面および第2側面からなる端面を形成しない場合の窒化物系半導体層の成長層表面と比較して、発光層を有する半導体層の表面の平坦性をより向上させることができる。なお、この理由は、以下の通りと考えられる。 A step of forming a recess on the main surface of the growth substrate; a first side surface comprising a (000-1) plane starting from one inner surface of the recess on the main surface of the growth substrate; and the other side of the recess. And a step of growing a nitride-based semiconductor layer including a second side surface starting from the inner side surface of the substrate, when the nitride-based semiconductor layer is crystal-grown on the growth substrate, the upper surface ( Growth in which the first side surface starting from one inner side surface of the recess and the second side surface starting from the other inner side surface of the recess are formed rather than the growth rate at which the main surface of the nitride-based semiconductor layer grows. Since the speed is low, the upper surface (main surface) of the growth layer grows while maintaining flatness. As a result, the flatness of the surface of the semiconductor layer having the light emitting layer can be further improved as compared with the growth layer surface of the nitride-based semiconductor layer in the case where the end surface composed of the first side surface and the second side surface is not formed. it can. The reason for this is considered as follows.
(000−1)面や{A+B、A、−2A−B、2A+B}面のような成長速度の遅い面は表面エネルギーが小さい一方、成長速度の速い面の一例として、たとえば(1−100)面などは表面エネルギーが大きいと考えられる。結晶成長中の表面は、表面エネルギーが小さい方がより安定であるため、上記(1−100)面のみを成長面とした結晶成長を行う場合、(1−100)面よりも表面エネルギーが小さい(1−100)面以外の面が現れやすくなる。この結果、成長面(主表面)の平坦性が損なわれやすい。一方、本発明では、たとえば主表面として成長させる(1−100)面などよりも表面エネルギーの小さい(000−1)面や{A+B、A、−2A−B、2A+B}面を形成しながら成長面((1−100)面)を成長させるので、上記(1−100)面のみを成長面とした結晶成長を行う場合に比べて、成長面(主表面)の表面エネルギーを小さくすることができる。これにより、成長面の平坦性が改善されると考えられる。 Surfaces with a slow growth rate such as the (000-1) plane and the {A + B, A, -2A-B, 2A + B} plane have a small surface energy, while examples of a surface with a high growth rate include (1-100) Surfaces are considered to have a large surface energy. Since the surface during crystal growth is more stable when the surface energy is small, the surface energy is smaller than that of the (1-100) plane when performing crystal growth with only the (1-100) plane as the growth plane. Surfaces other than the (1-100) surface are likely to appear. As a result, the flatness of the growth surface (main surface) tends to be impaired. On the other hand, in the present invention, for example, the (000-1) plane or {A + B, A, -2A-B, 2A + B} plane having a smaller surface energy than the (1-100) plane grown as the main surface is formed. Since the plane ((1-100) plane) is grown, the surface energy of the growth plane (main surface) can be reduced compared to the case where crystal growth is performed using only the (1-100) plane as the growth plane. it can. This is thought to improve the flatness of the growth surface.
上記第2の局面による窒化物系半導体発光ダイオードの製造方法において、好ましくは、成長用基板は、窒化物系半導体からなる。このように構成すれば、窒化物系半導体からなる成長用基板上に窒化物系半導体層の結晶成長を利用して、(000−1)面からなる第1側面および第2側面を有する窒化物系半導体層を容易に形成することができる。 In the method for manufacturing a nitride semiconductor light emitting diode according to the second aspect, the growth substrate is preferably made of a nitride semiconductor. If comprised in this way, the nitride which has the 1st side surface which consists of a (000-1) plane, and a 2nd side surface using the crystal growth of a nitride-type semiconductor layer on the growth substrate which consists of nitride-type semiconductors A semiconductor layer can be easily formed.
上記第2の局面による窒化物系半導体発光ダイオードの製造方法において、好ましくは、成長用基板は、下地基板と、下地基板上に形成され、AlGaNからなる下地層とを含み、下地基板および下地層の格子定数を、それぞれ、c1およびc2とした場合、c1>c2の関係を有し、第1側面および第2側面は、それぞれ、下地層の(0001)面と下地基板の主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される。このように構成すれば、下地基板上にAlGaNからなる下地層を形成する際に、下地層の格子定数c2が下地基板の格子定数c1よりも小さい(c1>c2)ので、下地基板側の格子定数c1に合わせようとして下地層の内部に引張応力が生じる。この結果、下地層の厚みが所定の厚み以上の場合にはこの引張応力に耐え切れずに下地層にはクラックが形成される。これにより、下地層上に窒化物系半導体層の第1側面((000−1)面)を形成するための基準となる(000−1)面からなる内側面(凹部の一方の内側面)を、容易に下地層に形成することができる。
In the method for manufacturing a nitride semiconductor light emitting diode according to the second aspect, preferably, the growth substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN. If the lattice constants, respectively, and c 1 and c 2, has a relation of
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、本発明によるLEDチップの概略的な構成を説明するための断面図である。図1を参照して、本発明の具体的な実施形態を説明する前に、本発明によるLEDチップの概略的な構成について、LEDチップ10を例として説明する。
FIG. 1 is a cross-sectional view for explaining a schematic configuration of an LED chip according to the present invention. Before describing a specific embodiment of the present invention with reference to FIG. 1, a schematic configuration of an LED chip according to the present invention will be described using an
LEDチップ10は、図1に示すように、第1半導体1上に、発光層2が形成されている。発光層2上には、第2半導体3が形成されている。また、第1半導体1、発光層2および第2半導体3の各層には、側面10aと各層の主表面に対して傾斜した側面10bとが形成されている。ここで、側面10aまたは側面10bの一方は(000−1)面からなる。さらに、側面10aまたは側面10bの他方は、{A+B、A、−2A−B、2A+B}面(ここでA≧0およびB≧0であり、かつ、AおよびBの少なくともいずれか一方が0ではない整数)からなることが好ましい。また、第1半導体1の下面上には、第1電極4が形成されているとともに、第2半導体3上には、第2電極5が形成されている。また、第2電極5には、支持基板6が接合されている。なお、第1半導体1は、本発明の「成長用基板」および「窒化物系半導体層」の一例であり、発光層2および第2半導体3は、それぞれ、本発明の「窒化物系半導体層」の一例である。
As shown in FIG. 1, the
また、支持基板6としては、導電性を有する基板を用いてもよいし、絶縁性を有する基板を用いてもよい。導電性を有する基板としては、たとえば、Cu−W系、AlおよびFe−Ni系などの金属板や、単結晶のSi、SiC、GaAsおよびZnOなどの半導体基板や、多結晶のAlN基板を用いてもよい。また、金属などの導電性の微粒子を分散させた導電性樹脂フィルムや、金属および金属酸化物の複合材料などを用いてもよいし、金属を含侵した黒鉛粒子焼結体で構成される炭素および金属の複合材料を用いてもよい。また、導電性を有する基板を用いる場合、半導体層を接合する側と反対側の表面(上面)に電極を形成してもよい。また、支持基板6として半導体基板を用いてもよい。
Further, as the
また、支持基板6と第2電極5との間に接合層があることが好ましい。接合層は、半田や導電性ペーストなどの材料からなる層を用いることができる。半田としては、AuSn、InSn、SnAgCu、SnAgBi、SnAgCuBi、SnAgBiIn、SnZn、SnCu、SnBiおよびSnZnBiなどからなる半田を用いることができる。
Moreover, it is preferable that there is a bonding layer between the
ここで、一般的に、第1半導体1および第2半導体3の間に、第1半導体1および第2半導体3のバンドギャップよりも小さいバンドギャップを有する発光層2を形成して二重ヘテロ構造を形成することによって、発光層2にキャリアを閉じ込めやすくすることができるとともに、LEDチップ10の発光効率を向上させることが可能である。また、発光層2を単一量子井戸構造や多重量子井戸(MQW)構造とすることにより、さらに発光効率を向上させることが可能である。この量子井戸構造の場合、井戸層の厚みが小さいので、井戸層が歪みを有する場合においても、井戸層の結晶性が悪化するのを抑制することができる。なお、井戸層は、発光層2の主表面2aの面内方向に圧縮歪みを有する場合であっても、面内方向に引っ張り歪みを有する場合であっても、結晶性が悪化するのが抑制される。また、発光層2は、アンドープでもよく、ドーピングされていてもよい。
Here, generally, a
また、pn接合型のLEDチップ10では、第1半導体1と第2半導体3とは互いに異なる導電性を有する。第1半導体1がp型であり第2半導体3がn型であってもよいし、第1半導体1がn型であり第2半導体3がp型であってもよい。
In the pn junction
また、第1半導体1および第2半導体3は、発光層2よりもバンドギャップの大きいクラッド層(図示せず)などを含んでいてもよい。また、第1半導体1および第2半導体3は、それぞれ、発光層2側から近い順に、クラッド層とコンタクト層(図示せず)とを含んでいてもよい。この場合、コンタクト層は、クラッド層よりもバンドギャップが小さいことが好ましい。
The
また、第1半導体1、発光層2および第2半導体3は、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成される。たとえば、量子井戸の発光層2としては、井戸層としてGaInN、障壁層として井戸層よりもバンドギャップの大きいAlGaN、GaNおよびGaInNを用いることができる。また、クラッド層およびコンタクト層としては、GaNおよびAlGaNを用いることができる。
The
また、第1電極4は、第1半導体1上の一部の領域に形成してもよい。また、第1電極4は、透光性を有するのが好ましい。
Further, the first electrode 4 may be formed in a partial region on the
図2は、窒化物系半導体の結晶方位と、本発明における製造プロセスを用いて半導体発光素子を形成する場合の成長用基板の主表面の法線方向の範囲を示した図である。次に、図2を参照して、半導体層の面方位と、成長用基板としてウルツ構造の窒化物系半導体または2H−SiCを成長用基板として用いるときの成長用基板の面方位とについて説明する。 FIG. 2 is a diagram showing the crystal orientation of the nitride-based semiconductor and the range in the normal direction of the main surface of the growth substrate when a semiconductor light emitting device is formed using the manufacturing process of the present invention. Next, with reference to FIG. 2, the plane orientation of the semiconductor layer and the plane orientation of the growth substrate when a nitride-based semiconductor having a wurtz structure or 2H—SiC is used as the growth substrate will be described. .
図2に示すように、半導体層または成長用基板7の主表面7aの法線方向は、それぞれ、[11−20]方向と略[10−10]方向とを結ぶ線300([C+D、C、−2C−D、0]方向(C≧0およびD≧0であり、かつ、CおよびDの少なくともいずれか一方が0ではない整数))、および、[11−20]方向と略[11−2−5]方向とを結ぶ線400([1、1、−2、−E]方向(0≦E≦5))、および、[10−10]方向と略[10−1−4]方向とを結ぶ線500([1、−1、0、−F]方向(0≦F≦4))、および、略[11−2−5]方向と略[10−1−4]方向とを結ぶ線600([G+H、G、−2G−H、−5G−4H]方向(G≧0およびH≧0であり、かつ、GおよびHの少なくともいずれか一方が0ではない整数))によって囲まれる範囲(斜線でハッチングされた領域)にある。
As shown in FIG. 2, the normal direction of the
図3〜図5は、本発明によるLEDチップの概略的な製造プロセスを説明するための断面図である。次に、図1および図3〜図5を参照して、本発明のLEDの概略的な製造プロセスについて説明する。 3 to 5 are cross-sectional views for explaining a schematic manufacturing process of the LED chip according to the present invention. Next, a schematic manufacturing process of the LED of the present invention will be described with reference to FIGS. 1 and 3 to 5.
まず、図3に示すように、所定の方向に延びる複数の凹部7aが形成された成長用基板7の上面上に、剥離層8を形成した後、第1半導体1、発光層2および第2半導体3を順次結晶成長させる。この際、成長用基板7(剥離層8)と第1半導体1との間にバッファ層(図示せず)を形成してもよい。その後、第2半導体3上に、第2電極5を形成する。このようにしてLED素子部9が形成される。
First, as shown in FIG. 3, after the
剥離層8は、半導体層(第1半導体1、発光層2および第2半導体3)と比較して除去されやすい層や、機械的に分離されやすい層からなる。除去されやすい層としては、たとえば、半導体層と比較して融点や沸点が低い材料、半導体層と比較して分解しやすい材料、半導体層と比較して溶解しやすい材料、および、半導体層と比較して反応しやすい材料などからなる層がある。
The
また、半導体層をウルツ構造の窒化物系半導体により構成する場合、成長用基板7は、窒化物系半導体基板または異種基板を用いることが可能である。窒化物系半導体ではない異種基板としては、たとえば、六方晶構造および菱面体構造のα−SiC基板、GaAs基板、GaP基板、InP基板、Si基板、サファイア基板、スピネル基板およびLiAlO2基板などを用いることが可能である。また、a面((11−20)面)を主表面とする窒化物系半導体を予め成長させたr面((1−102)面)サファイア基板や、a面またはm面((1−100)面)を主表面とする窒化物系半導体を予め成長させたa面SiC基板またはm面SiC基板などを使用することも可能である。また、m面を主表面とする窒化物系半導体を予め成長させたLiAlO2やLiGaO2基板などの(100)面基板を使用することも可能である。なお、窒化物系半導体基板を用いることにより、最も結晶性のよい窒化物系半導体層を得ることができる。
Further, when the semiconductor layer is made of a nitride semiconductor having a wurtzite structure, the
その後、図4に示すように、LED素子部9を支持基板6に接合する。そして、図5に示すように、LED素子部9を成長用基板7から剥離する。この際、図5では、成長用基板7の下面側から剥離層8(破線で示す)に向かってレーザ照射を行い、剥離層8を蒸発させることによってLED素子部9を成長用基板7から剥離する例を示している。最後に、図1に示すように、第1半導体1の下面上に第1電極4を形成する。このようにしてLEDチップ10が形成される。
Thereafter, as shown in FIG. 4, the LED element portion 9 is bonded to the
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1実施形態)
図6は、本発明の第1実施形態によるLEDチップの構造を示した断面図である。図7〜図9は、それぞれ、図6に示した第1実施形態によるLEDチップの製造プロセスを説明するための平面図および断面図である。まず、図6および図9を参照して、第1実施形態によるLEDチップ30の構造について説明する。
(First embodiment)
FIG. 6 is a cross-sectional view illustrating the structure of the LED chip according to the first embodiment of the present invention. 7 to 9 are a plan view and a cross-sectional view for explaining a manufacturing process of the LED chip according to the first embodiment shown in FIG. First, the structure of the
この第1実施形態によるLEDチップ30は、a面((11−20)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、LEDチップ30の形状は、平面的に見て(LEDチップ30の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
The
また、LEDチップ30は、図6に示すように、発光素子層12が形成されている。また、発光素子層12には、約3μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層13と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層14とが形成されている。また、発光層14上には、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層15が形成されている。なお、発光素子層12、n型クラッド層13、発光層14およびp型クラッド層15は、それぞれ、本発明の「窒化物系半導体層」の一例である。
Further, the
ここで、第1実施形態では、n型クラッド層13からp型クラッド層15にかけて、発光素子層12の(000−1)面からなる結晶成長面12aと、(11−22)面からなる結晶成長面12bとによって複数の凹部20(図9参照)が形成されている。なお、結晶成長面12aおよび結晶成長面12bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。また、結晶成長面12aは、図9に示すように、後述する製造プロセス時にn型GaN基板11の主表面に予め形成された溝部21の(000−1)面からなる内側面21aを引き継ぐように、n型GaN基板11の主表面に対して略垂直な方向([11−20]方向)に伸びるように形成されている。なお、n型GaN基板11は、本発明の「成長用基板」の一例である。また、図9に示すように、結晶成長面12bは、溝部21の内側面21bを起点とした傾斜面からなり、発光素子層12の上面(主表面)に対して鈍角をなすように形成されている。なお、溝部21および内側面21aは、それぞれ、本発明の「凹部」および「凹部の一方の内側面」の一例である。
Here, in the first embodiment, from the n-
また、図6に示すように、n型クラッド層13の下面上には、ITOのn側透光性電極16が形成されている。また、n側透光性電極16上の一部の領域には、Auからなるパッド電極17が形成されている。また、凹部20(図9参照)には、発光波長に対して透明なSiO2などの絶縁膜22が所定の厚みを有するように形成されている。そして、略V字形状の絶縁膜22の上面とp型クラッド層15の上面とを覆うように、p型クラッド層15から近い順に約5nmの厚みを有するPt層と約200nmの厚みを有するAg層と約100nmの厚みを有するW層とからなるp側電極18が形成されている。このp側電極18は、Ag層を含むことにより発光層14が発する光をn側透光性電極16側に反射させる機能を有する。また、p側電極18には、AuSnからなる接合層33を介して、約100μmの厚みを有するCuWからなる支持基板32が接合されている。
As shown in FIG. 6, an n-side
次に、図6〜図9を参照して、第1実施形態によるLEDチップ30の製造プロセスについて説明する。
Next, a manufacturing process of the
まず、図7に示すように、エッチング技術を用いて、n型GaN基板11のa面((11−20)面)からなる主表面に、[0001]方向(A方向)に約5μmの幅W1を有するとともに、約2μmの深さを有し、[1−100]方向(B方向)に延びる複数の溝部21を形成する。なお、図7では、太い斜線部分が溝部21としてエッチングされた領域である。また、溝部21は、A方向に、約50μm(=W1+L1(L1=約45μm))周期でストライプ状に形成される。
First, as shown in FIG. 7, a width of about 5 μm in the [0001] direction (A direction) is formed on the main surface composed of the a-plane ((11-20) plane) of the n-
ここで、第1実施形態の製造プロセスでは、図8に示すように、溝部21には、n型GaN基板11の(11−20)面に対して略垂直な(000−1)面からなる内側面21aと、n型GaN基板11の(11−20)面に対して略垂直な(0001)面からなる内側面21bとが形成される。なお、内側面21bは、本発明の「凹部の他方の内側面」の一例である。
Here, in the manufacturing process of the first embodiment, as shown in FIG. 8, the
次に、有機金属気相成長(MOCVD)法を用いて、溝部21を有するn型GaN基板11上に、約20nmの厚みを有するIn0.35Ga0.65Nからなる剥離層31、n型クラッド層13、発光層14およびp型クラッド層15などを順次積層することにより、発光素子層12を形成する。ここで、剥離層31は、発光層14のMQW活性層よりもバンドギャップが小さい材料からなる。具体的には、第1実施形態においては、剥離層31は、発光層14のMQW活性層のInGaNよりもIn組成の高いInGaNが用いられる。
Next, a
この際、第1実施形態では、図9に示すように、n型GaN基板11上に発光素子層12を成長させた場合、[1−100]方向に延びる溝部21の(000−1)面からなる内側面21aにおいて、発光素子層12は、溝部21の(000−1)面を引き継ぐように[11−20]方向(C2方向)に延びる(000−1)面からなる結晶成長面12aを形成しながら結晶成長する。また、溝部21の(000−1)面に対向する(0001)面(内側面21b)側では、発光素子層12は、[11−20]方向(C2方向)に対して所定の角度傾斜した方向に延びる(11−22)面からなる結晶成長面(ファセット)12bを形成しながら結晶成長する。これにより、結晶成長面12bは発光素子層12の上面(主表面)に対して鈍角をなすように形成される。
At this time, in the first embodiment, as shown in FIG. 9, when the light emitting
なお、発光素子層12を上述の方法により形成することによって、溝部21などが無い平坦な基板上に積層された発光素子層12に対してエッチング加工により結晶成長面12aまたは結晶成長面12bに相当する端面を形成する場合と異なり、結晶成長面12aおよび12bの形成にエッチング加工を必要としないので、LEDチップ30の製造プロセスが簡素化される。また、結晶成長面12aおよび12bは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層14などに損傷が生じにくい。これにより、発光層14からの光の取り出し効率を向上させることが可能である。
In addition, by forming the light emitting
また、発光素子層12がn型GaN基板11上に結晶成長する際に、成長層の上面(発光素子層12の主表面)が成長する成長速度よりも、溝部21の内側面21aを起点とした結晶成長面12aおよび溝部21の内側面21bを起点とした結晶成長面12bがそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記結晶成長面12aおよび結晶成長面12bからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層14を有する発光素子層12の表面(上面)の平坦性をより向上させることが可能である。
Further, when the light emitting
その後、図6に示すように、発光素子層12の結晶成長面12a((000−1)面)および結晶成長面12b((11−22)面)に挟まれた凹部20(溝部21を含む溝部21の上部の領域)の上面に所定の厚みを有するように絶縁膜22を形成する。そして、絶縁膜22および発光素子層12の上面を覆うようにp側電極18を形成した後に、p側電極18側と支持基板32とをAuSnからなる接合層33を介して接合する。
Thereafter, as shown in FIG. 6, the
そして、図8に示した製造プロセスと同様に、n型GaN基板11の下面側から剥離層31に向かってレーザ照射を行う。その際、Nd:YAGレーザ光の第2高調波(波長:約532nm)を、約500mJ/cm2〜約2000mJ/cm2のエネルギ密度に調整した上で、n型GaN基板11の下面側からn型GaN基板11に向けて断続的(パルス状)に照射する。これにより、剥離層31の結晶結合が分解されて蒸発するとともに、発光素子層12側がn型GaN基板11から剥離される。なお、約532nmの波長を有するレーザ光は、剥離層31において吸収される一方、基板(n型GaN基板11および支持基板32)および発光素子層12では吸収されない。
Then, similarly to the manufacturing process shown in FIG. 8, laser irradiation is performed from the lower surface side of the n-
最後に、図6に示すように、n型クラッド層13の下面上にITOのn側透光性電極16を形成するとともに、n側透光性電極16の下面上の所定の領域にパッド電極17を形成する。このようにしてLEDチップ30が形成される。
Finally, as shown in FIG. 6, an ITO n-side
第1実施形態では、上記のように、(000−1)面からなる結晶成長面12aおよび(11−22)面からなる結晶成長面12bが形成された発光素子層12を備えることによって、上記の面方位を有する結晶成長面12aおよび12bは平坦性を有するので、発光素子層12内部における発光層14の発するLED光は、エッチングなどより微細な凹凸形状が形成された端面を透過する場合と異なり、結晶成長面12a((000−1)面)および結晶成長面12b((11−22)面)で散乱するのが抑制される。すなわち、発光層14の発する光は、散乱などに伴う光量の減少が抑制された状態でLEDチップ30の外部に向けて出射される。この結果、LEDチップ30の発光効率が低下するのを抑制することができる。
In the first embodiment, as described above, by providing the light emitting
また、第1実施形態では、発光素子層12と支持基板32とを接合層33を介して接合することによって、接合層33により発光素子層12と支持基板32とを確実に接合することができる。
In the first embodiment, the light emitting
また、第1実施形態では、(000−1)面からなる結晶成長面12aおよび(11−22)面からなる結晶成長面12bを、発光素子層12の結晶成長面からなるように構成することによって、結晶成長面12aおよび12bの2種類の成長面(端面)を、それぞれ、発光素子層12の結晶成長と同時に形成することができる。
In the first embodiment, the
また、第1実施形態では、結晶成長面12bを(11−22)面からなるように構成することによって、たとえばn型GaN基板11上に(11−22)面のようなファセットに該当しない側面(端面)を形成する場合の発光素子層12の成長層の表面(主表面)と比較して、n型GaN基板11上に(11−22)面からなるファセット(結晶成長面12b)を形成する場合の成長層の表面(上面)が確実に平坦性を有するように形成することができる。また、結晶成長面12bは、発光素子層12の主表面よりも成長速度が遅いので、結晶成長によって、容易に結晶成長面12bを形成することができる。
In the first embodiment, the
また、第1実施形態では、発光素子層12の結晶成長面12bを、発光素子層12の主表面((11−20)面))に対して傾斜して鈍角をなすように形成することによって、発光素子層12の結晶成長面12aと結晶成長面12bとが対向する領域(凹部20)が、発光素子層12から支持基板32に向かって広がるように形成されるので、発光層14からのLED光を発光素子層12の下面側(n型クラッド層13側)からC1方向(図6参照)に直接的に取り出すことに加えて、発光素子層12の主表面に対して傾斜した結晶成長面12bで反射させて発光素子層12の下面側からC1方向に取り出すことができる。これにより、LEDチップ30の発光効率をより向上させることができる。
In the first embodiment, the
また、第1実施形態では、発光素子層12に、結晶成長面12aと結晶成長面12bとからなる複数の凹部20を形成することによって、発光素子層12は凹部20によって横方向(図9のA方向)に分離されるので、製造プロセスにおいて、発光素子層12に支持基板32を接合する際、および、発光素子層12からn型GaN基板11を剥離する際の応力に起因して、発光素子層12にクラックが生じるのを抑制することができる。
In the first embodiment, the light emitting
また、第1実施形態では、成長用基板を、GaNなどの窒化物系半導体からなるn型GaN基板11であるように構成することによって、窒化物系半導体からなるn型GaN基板11上に発光素子層12の結晶成長を利用して、(000−1)面からなる結晶成長面12aおよび(11−22)面からなる結晶成長面12bを有する発光素子層12を、容易に形成することができる。
In the first embodiment, the growth substrate is configured to be the n-
(第2実施形態)
図10は、本発明の第2実施形態によるLEDチップの構造を示した断面図である。図11〜図13は、それぞれ、図10に示した第2実施形態によるLEDチップの製造プロセスを説明するための断面図および平面図である。図10〜図13を参照して、この第2実施形態によるLEDチップ40の製造プロセスでは、上記第1実施形態と異なり、n型GaN基板41上にn型AlGaNからなる下地層50を形成した後、発光素子層42を形成する場合について説明する。なお、n型GaN基板41は、本発明の「成長用基板」および「下地基板」の一例である。
(Second Embodiment)
FIG. 10 is a cross-sectional view illustrating a structure of an LED chip according to the second embodiment of the present invention. 11 to 13 are a cross-sectional view and a plan view, respectively, for explaining a manufacturing process of the LED chip according to the second embodiment shown in FIG. With reference to FIGS. 10 to 13, in the manufacturing process of the
この第2実施形態によるLEDチップ40は、(11−2−2)面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、LEDチップ40の形状は、平面的に見て(LEDチップ40の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
The
ここで、第2実施形態におけるLEDチップ40の製造プロセスでは、図11に示すように、約100μmの厚みを有するn型GaN基板41上に、約20nmの厚みを有するIn0.35Ga0.65Nからなる剥離層31と、約3μm〜約4μmの厚みを有するGeドープのn型Al0.05Ga0.95Nからなる下地層50とをこの順に成長させる。なお、下地層50が結晶成長する際、n型GaN基板41の格子定数c1よりも下地層50の格子定数c2が小さい(c1>c2)ので、所定の厚みに達した下地層50は、n型GaN基板41の格子定数c1に合わせようとして下地層50の内部に引張応力R(図11参照)が発生する。この結果、下地層50が局所的にA方向に縮むのに伴って、下地層50には、図11に示すようなクラック51が形成される。ここで、GaNとAlGaNとのc軸の格子定数の差の方が、GaNとAlGaNとのa軸の格子定数の差よりも大きいので、クラック51は、下地層50の(0001)面とn型GaN基板41の主表面の(11−2−2)面とに平行な[1−100]方向(B方向)に形成されやすい。なお、図11では、下地層50に自発的にクラック51が形成される様子を模式的に示している。
Here, in the manufacturing process of the
また、クラック51が形成されたn型GaN基板41を平面的に見た場合、図12に示すように、クラック51は、n型GaN基板41のA方向と略直交する[1−100]方向(B方向)に沿ってストライプ状に延びるように形成される。なお、クラック51は、本発明の「凹部」の一例である。
Further, when the n-
その後、図13に示すように、上記第1実施形態と同様の製造プロセスにより、下地層50上に、約0.5μmの厚みを有するn型GaNからなるn型クラッド層43と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層44と、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層45とを順次積層することにより、発光素子層42を形成する。なお、発光素子層42、n型クラッド層43、発光層44およびp型クラッド層45は、それぞれ、本発明の「窒化物系半導体層」の一例である。
Thereafter, as shown in FIG. 13, an n-
この際、第2実施形態では、n型GaN基板41上に発光素子層42を成長させた場合、[1−100]方向にストライプ状に延びるクラック51の内側面51aにおいて、発光素子層42は、n型GaN基板41の[11−2−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(000−1)面からなる結晶成長面(ファセット)42aを形成しながら結晶成長する。また、クラック51の内側面51aに対向する内側面51b側では、発光素子層42は、n型GaN基板41の[11−2−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(11−22)面からなる結晶成長面(ファセット)42bを形成しながら結晶成長する。なお、内側面51aおよび内側面51bは、それぞれ、本発明の「凹部の一方の内側面」および「凹部の他方の内側面」の一例であり、結晶成長面42aおよび結晶成長面42bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。これにより、結晶成長面42aおよび42bは、発光素子層42の上面(主表面)に対してそれぞれ鈍角をなすように形成される。
At this time, in the second embodiment, when the light emitting
なお、発光素子層42を上述の方法により形成することによって、クラック51などが無い平坦な基板上に積層された発光素子層42に対してエッチング加工により結晶成長面42aまたは結晶成長面42bに相当する端面を形成する場合と異なり、結晶成長面42aおよび42bの形成にエッチング加工を必要としないので、LEDチップ40の製造プロセスが簡素化される。また、結晶成長面42aおよび42bは、ドライエッチングなどにより形成されないので、製造プロセス上、発光層44などに損傷が生じにくい。これにより、発光層14からの光の取り出し効率を向上させることが可能である。
Note that by forming the light emitting
また、発光素子層42が下地層50上に結晶成長する際に、成長層の上面(発光素子層42の主表面)が成長する成長速度よりも、クラック51の内側面51aを起点とした結晶成長面42aおよびクラック51の内側面51bを起点とした結晶成長面42bがそれぞれ形成される成長速度が遅いので、成長層の上面(主表面)が平坦性を保ちながら成長する。これにより、上記結晶成長面42aおよび結晶成長面42bからなる端面を形成しない場合の発光素子層の成長層表面と比較して、発光層44を有する発光素子層42の表面(上面)の平坦性をより向上させることが可能である。
Further, when the light emitting
その後、第1実施形態と同様の製造プロセスにより、図10に示した第2実施形態によるLEDチップ40が形成される。
Thereafter, the
第2実施形態では、上記のように、(000−1)面からなる結晶成長面42aおよび(11−22)面からなる結晶成長面42bが形成された発光素子層42を備えることによって、上記の面方位を有する結晶成長面42aおよび42bは平坦性を有するので、発光素子層42内部における発光層44の発するLED光は、エッチングなどより微細な凹凸形状が形成された端面を透過する場合と異なり、結晶成長面42aおよび42bで散乱するのが抑制される。すなわち、発光層44の発する光は、散乱などに伴う光量の減少が抑制された状態でLEDチップ40の外部に向けて出射される。この結果、LEDチップ40の発光効率が低下するのを抑制することができる。
In the second embodiment, as described above, by including the light emitting
また、第2実施形態では、n型GaN基板41上にn型AlGaNからなる下地層50が形成されるとともに、n型GaN基板41の格子定数c1と、下地層50の格子定数c2とが、c1>c2の関係を有するように構成されており、発光素子層42の結晶成長面42aおよび結晶成長面42bを、それぞれ、クラック51の内側面51aおよび51bをそれぞれ起点として形成することによって、n型GaN基板41上に下地層50を形成する際に、下地層50の格子定数c2がn型GaN基板41の格子定数c1よりも小さい(c1>c2)ので、n型GaN基板41側の格子定数c1に合わせようとして下地層50の内部に引張応力Rが生じる。この結果、下地層50の厚みが所定の厚み以上の場合にはこの引張応力Rに耐え切れずに下地層50にはクラック51が形成される。これにより、下地層50上に発光素子層42の結晶成長面42a((000−1)面)および結晶成長面42b((11−22)面)をそれぞれ結晶成長させるための基準となる内側面51aおよび51bを、容易に下地層50に形成することができる。
In the second embodiment, the
また、第2実施形態では、発光素子層42の結晶成長面42a((000−1)面)および結晶成長面42b((11−22)面)を、発光素子層42の結晶成長面からなるように構成することによって、上記結晶成長面42aおよび結晶成長面42bの2種類の平坦な結晶成長面(端面)を、それぞれ、発光素子層42の結晶成長と同時に容易に形成することができる。
In the second embodiment, the
また、第2実施形態では、発光素子層42の結晶成長面42aおよび42bを、それぞれ、発光素子層42の主表面((11−2−2)面))に対して傾斜して鈍角をなすように形成することによって、発光素子層42の結晶成長面42aと42bとが対向する領域(凹部20)が、発光素子層42から支持基板32に向かって広がるように形成されるので、発光層44からのLED光を発光素子層42の下面側(n型クラッド層43側)からC1方向(図10参照)直接的に取り出すことに加えて、発光素子層42の主表面に対して傾斜した結晶成長面42aおよび42bでそれぞれ反射させて発光素子層42の下面側からC1方向に取り出すことができる。これにより、LEDチップ40の発光効率をより向上させることができる。
In the second embodiment, the crystal growth surfaces 42 a and 42 b of the light emitting
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。 The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.
(第3実施形態)
図14は、本発明の第3実施形態によるLEDチップの構造を説明するための断面図である。図15〜図17は、図14に示した第3実施形態によるLEDチップの製造プロセスを説明するための平面図および断面図である。図11および図14〜図17を参照して、この第3実施形態によるLEDチップ60の製造プロセスでは、上記第2実施形態と異なり、n型GaN基板61上の下地層50に破線状のスクライブ傷70を形成することによってクラックの発生位置が制御されたクラック71を形成する場合について説明する。なお、n型GaN基板61は、本発明の「成長用基板」および「下地基板」の一例であり、クラック71は、本発明の「凹部」の一例である。
(Third embodiment)
FIG. 14 is a cross-sectional view for explaining the structure of an LED chip according to a third embodiment of the present invention. 15 to 17 are a plan view and a cross-sectional view for explaining a manufacturing process of the LED chip according to the third embodiment shown in FIG. With reference to FIGS. 11 and 14 to 17, in the manufacturing process of the
この第3実施形態によるLEDチップ60は、(1−10−2)面を主表面とするウルツ鉱構造の窒化物半導体からなる。また、LEDチップ60の形状は、平面的に見て(LEDチップ60の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
The
ここで、第3実施形態におけるLEDチップ60の製造プロセスでは、図11に示した場合と同様に、n型GaN基板61(図17参照)上に、約20nmの厚みを有するIn0.35Ga0.65Nからなる剥離層31、約3μmの厚みを有するとともにGeドープのn型GaNからなるn型コンタクト層62、および上記した第2実施形態の厚み(約3μm〜約4μm)よりも薄い臨界膜厚程度の厚みを有するn型AlGaNからなる下地層50をこの順に成長させる。この際、下地層50には、第2実施形態と同様の作用によって内部に引張応力R(図17参照)が発生する。ここで、臨界膜厚とは、互いに異なる格子定数を有する半導体層を積層した際に、格子定数差に起因したクラックが半導体層に発生しない場合の半導体層の最小の厚みを意味する。
Here, in the manufacturing process of the
この後、図15に示すように、レーザ光またはダイヤモンドポイントなどにより、下地層50にA方向と略直交する[11−20]方向(B方向)に、約50μmの間隔で破線状のスクライブ傷70を形成する。また、スクライブ傷70は、A方向に、間隔L2(L2=約100μm)のピッチで複数形成される。これにより、図16に示すように、下地層50には、破線状のスクライブ傷70を起点として、スクライブ傷70が形成されていない下地層50の領域にクラックが進行する。この結果、下地層50をB方向に分断する略直線状のクラック71(図16参照)が形成される。
Thereafter, as shown in FIG. 15, broken line-shaped scribe scratches are formed at intervals of about 50 μm in the [11-20] direction (B direction) substantially perpendicular to the A direction on the
また、その際、スクライブ傷70も、深さ方向(図17のC1方向)に分割が進む。これにより、クラック71には、下地層50とn型コンタクト層62との界面近傍まで達する内側面71a(破線で示す)が形成される。なお、内側面71aは、本発明の「凹部の一方の内側面」の一例である。
At that time, the
その後、上記第2実施形態と同様の製造プロセスにより、下地層50上に、n型クラッド層43と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQWからなる発光層44と、p型クラッド層45とを順次積層することにより、発光素子層42(図14参照)を形成する。
Thereafter, by a manufacturing process similar to that of the second embodiment, an n-
この際、n型GaN基板61上の発光素子層42には、n型GaN基板61の[1−10−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(000−1)面からなる結晶成長面42c(図14参照)と、n型GaN基板61の[1−10−2]方向(C2方向)に対して所定の角度傾斜した方向に延びる(1−101)面からなる結晶成長面42d(図14参照)とが形成される。なお、結晶成長面42cおよび結晶成長面42dは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。
At this time, the light emitting
なお、第3実施形態によるその他の製造プロセスは、上記第2実施形態と同様である。このようにして、図14に示した第3実施形態によるLEDチップ60が形成される。
The other manufacturing processes according to the third embodiment are the same as those of the second embodiment. In this way, the
第3実施形態の製造プロセスでは、上記のように、クラック71の形成の際に、n型GaN基板61上に下地層50を臨界膜厚程度の厚みに形成した後、下地層50に対して、[11−20]方向(B方向)に延びる複数の破線状(約50μm間隔)のスクライブ傷70をA方向に間隔L2(=約100μm)のピッチで形成する工程を備えることによって、下地層50には、破線状のスクライブ傷70を起点としてB方向に平行に、かつ、A方向に沿って等間隔のクラック71が形成される。すなわち、上記第2実施形態のように、自発的に形成されたクラックを利用して半導体層を積層させる場合と比較して、より容易に、発光面積が揃ったLEDチップ60(図14参照)を形成することができる。なお、第3実施形態のその他の効果は、上記第2実施形態と同様である。
In the manufacturing process of the third embodiment, as described above, when the
(第4実施形態)
図18は、本発明の第4実施形態によるLEDチップの構造を示した断面図である。図19〜図22は、図18に示した第4実施形態によるLEDチップの製造プロセスを説明するための断面図である。図18〜図22を参照して、この第4実施形態によるLEDチップ80の製造プロセスでは、上記第1実施形態と異なり、m面((1−100)面)からなる主表面を有する発光素子層12を形成する場合について説明する。
(Fourth embodiment)
FIG. 18 is a cross-sectional view illustrating the structure of an LED chip according to a fourth embodiment of the present invention. 19 to 22 are cross-sectional views for explaining a manufacturing process of the LED chip according to the fourth embodiment shown in FIG. Referring to FIGS. 18 to 22, in the manufacturing process of
この第4実施形態によるLEDチップ80は、m面((1−100)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、LEDチップ80の形状は、平面的に見て(LEDチップ80の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
The
また、LEDチップ80は、図18に示すように、CuWからなる支持基板82上に、n側電極83が下面上に形成された発光素子層12が接合層33を介して接合されている。また、発光素子層12の上面上には、ITOのp側透光性電極84およびパッド電極17が形成されている。なお、第4実施形態によるLEDチップ80のその他の構造は、上記第1実施形態と同様である。
As shown in FIG. 18, the
また、第4実施形態におけるLEDチップ80の製造プロセスでは、図19に示すように、まず、m面((1−100)面)からなる主表面を有するとともに約100μmの厚みを有するn型GaN基板81上に、約3μm〜約4μmの厚みを有するアンドープのAl0.05Ga0.95Nからなる下地層50を成長させる。その際、上記第2実施形態と同様に、n型GaN基板81と下地層50との格子定数差によるクラック51が下地層50に形成される。なお、n型GaN基板81は、本発明の「成長用基板」および「下地基板」の一例である。ここで、GaNとAlGaNとのc軸の格子定数の差の方が、GaNとAlGaNとのa軸の格子定数の差よりも大きいので、クラック51は、下地層50の(0001)面とn型GaN基板81の主表面の(1−100)面とに平行な[11−20]方向(B方向)に形成されやすい。
In the manufacturing process of the
その後、上記第1実施形態と同様の製造プロセスにより、下地層50上に、約20nmの厚みを有するIn0.35Ga0.65Nからなる剥離層31と、約3μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層13と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層14と、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層15とを順次積層することにより、発光素子層12(図19参照)を形成する。
Thereafter, by a manufacturing process similar to that of the first embodiment, a
この際、第4実施形態では、n型GaN基板81上に発光素子層12を成長させた場合、[11−20]方向(B方向)に延びるクラック51の(000−1)面からなる内側面51aにおいて、発光素子層12は、クラック51の(000−1)面を引き継ぐように[1−100]方向(C2方向)に延びる(000−1)面からなる結晶成長面12cを形成しながら結晶成長する。また、クラック51の(000−1)面に対向する(0001)面(内側面51b)側では、発光素子層12は、[1−100]方向(C2方向)に対して所定の角度傾斜した方向に延びる(1−101)面からなる結晶成長面(ファセット)12dを形成しながら結晶成長する。これにより、結晶成長面12dは発光素子層12の上面(主表面)に対して鈍角をなすように形成される。なお、結晶成長面12cおよび結晶成長面12dは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。
At this time, in the fourth embodiment, when the light-emitting
また、第4実施形態の製造プロセスでは、図19に示すように、発光素子層12の結晶成長面12c((000−1)面)と結晶成長面12d((1−101)面)とによって略V字形状に形成された凹部20(クラック51を含むクラック51の上部の領域)を埋めるように発光波長に対して透明なSiO2などの絶縁膜22を形成する。
In the manufacturing process of the fourth embodiment, as shown in FIG. 19, the
その後、図20に示すように、発光素子層12のp型クラッド層15側に一時的な支持基板85を接合する。一時的な支持基板85として、たとえば、ポリエステルなどのフィルムの片面に熱剥離粘着材が形成された熱剥離シートを用い、フィルムの熱剥離粘着材が形成されている側を発光素子層12に接着する。その後、図21に示すように、上記第1実施形態と同様の製造プロセスによりn型GaN基板81を剥がす。その後、図22に示すように、n型クラッド層13の下面上に、n型クラッド層13から近い順に約10nmの厚みを有するAl、約20nmの厚みを有するPtおよび約300nmの厚みを有するWからなるn側電極83を形成する。さらに、AuSnの接合層33を介して、CuWからなる支持基板82を接合する。その後、一時的な支持基板85を剥がし、p型クラッド層15上に、p側透光性電極84(図18参照)およびパッド電極17(図18参照)を順次形成する。p側透光性電極84としては、たとえば、約5nmの厚みを有するPdと約5nmの厚みを有するAuとをp型クラッド層15側から順次積層して形成する。このようにして、図18に示したLEDチップ80が形成される。
Thereafter, as shown in FIG. 20, a
第4実施形態では、上記のように、(000−1)面からなる結晶成長面12cおよび(1−101)面からなる結晶成長面12dが形成された発光素子層12を備えることによって、上記の面方位を有する結晶成長面12cおよび12dは平坦性を有するので、発光素子層12内部における発光層14の発するLED光は、結晶成長面12cおよび12dで散乱するのが抑制される。すなわち、発光層14の発する光は、散乱などに伴う光量の減少が抑制された状態でLEDチップ80の外部に向けて出射される。この結果、LEDチップ80の発光効率が低下するのを抑制することができる。
In the fourth embodiment, as described above, by including the light emitting
また、第4実施形態では、発光素子層12の結晶成長面12dを、発光素子層12の主表面((1−100)面))に対して傾斜して鈍角をなすように形成することによって、発光素子層12の結晶成長面12cと12dとが対向する領域(凹部20)が、発光素子層12から支持基板82に向かって狭まるように形成されるので、発光層14からのLED光を発光素子層12の上面側(p型クラッド層15側)のみならず、発光素子層12の主表面に対して傾斜した結晶成長面12dを通してC2方向(図18参照)に容易に取り出すことができる。これにより、LEDチップ80の発光効率をより向上させることができる。
In the fourth embodiment, the
なお、第4実施形態によるLEDチップ80のその他の効果は、上記第1および第2実施形態と同様である。
The remaining effects of the
(第5実施形態)
図23は、本発明の第5実施形態によるLEDチップの構造を示した断面図である。図24は、図23に示した第5実施形態によるLEDチップの製造プロセスを示した断面図である。図23および図24を参照して、この第5実施形態によるLEDチップ90の製造プロセスでは、上記第1実施形態と異なり、m面((1−100)面)からなる主表面を有するn型4H−SiC基板91(図24参照)上に、発光素子層92を形成する場合について説明する。なお、n型4H−SiC基板91および発光素子層92は、それぞれ、本発明の「成長用基板」および「窒化物系半導体層」の一例である。
(Fifth embodiment)
FIG. 23 is a cross-sectional view illustrating the structure of an LED chip according to a fifth embodiment of the present invention. FIG. 24 is a cross-sectional view showing a manufacturing process of the LED chip according to the fifth embodiment shown in FIG. 23 and 24, in the manufacturing process of the
この第5実施形態によるLEDチップ90は、m面((1−100)面)を主表面とするウルツ鉱構造の窒化物半導体からなる。また、LEDチップ90の形状は、平面的に見て(LEDチップ90の上面側から見て)、正方形状、長方形状、菱形または平行四辺形などの形状を有する。
The
また、LEDチップ90は、図23に示すように、発光素子層92が形成されている。また、発光素子層92には、約0.5μmの厚みを有するn型Al0.03Ga0.97Nからなるn型クラッド層93と、約2nmの厚みを有するGa0.7In0.3Nからなる井戸層(図示せず)と、Ga0.9In0.1Nからなる障壁層(図示せず)とを積層したMQW構造からなる発光層94とが形成されている。また、発光層94上には、約0.2μmの厚みを有するp型GaNからなるp型コンタクト層を兼ねるp型クラッド層95が形成されている。なお、n型クラッド層93、発光層94およびp型クラッド層95は、それぞれ、本発明の「窒化物系半導体層」の一例である。
Further, as shown in FIG. 23, the
ここで、第5実施形態におけるLEDチップ90の製造プロセスでは、図24に示すように、n型クラッド層93からp型クラッド層95にかけて、発光素子層92の(000−1)面からなる結晶成長面92aと、(1−101)面からなる結晶成長面92bとによって凹部20が形成されている。なお、結晶成長面92aおよび結晶成長面92bは、それぞれ、本発明の「第1側面」および「第2側面」の一例である。また、結晶成長面92aは、n型4H−SiC基板91の主表面に予め形成された溝部96の(000−1)面からなる内側面96aを引き継ぐように、n型4H−SiC基板91の主表面に対して略垂直な方向([1−100]方向)に伸びるように形成されている。また、結晶成長面92bは、溝部96の内側面96bを起点とした傾斜面からなり、発光素子層92の上面(主表面)に対して鈍角をなすように形成されている。なお、溝部96、内側面96aおよび96bは、それぞれ、本発明の「凹部」、「凹部の一方の内側面」および「凹部の他方の内側面」の一例である。なお、図24では、図示の関係上、内側面96aおよび内側面96bの符号を図中の一部の溝部96にのみ記載している。
Here, in the manufacturing process of the
また、図23に示すように、n型クラッド層93の下面上には、ITOのn側透光性電極16が形成されている。また、n側透光性電極16上の一部の領域には、Auからなるパッド電極17が形成されている。また、略V字形状に形成された凹部20(図24参照)を埋めるように発光波長に対して透明なSiO2などの絶縁膜22が形成されている。また、絶縁膜22の上面とp型クラッド層95の上面とを覆うようにp側電極18が形成されている。また、p側電極18上には、AuSnからなる接合層33を介して、約100μmの厚みを有するCuWからなる支持基板32が接合されている。
As shown in FIG. 23, an n-side
なお、第5実施形態によるLEDチップ90のその他の構造および製造プロセスは、上記第1実施形態と同様である。また、第5実施形態の効果についても、上記第1実施形態と同様である。
The remaining structure and manufacturing process of the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記第1実施形態によるLEDチップ30では、n型GaN基板のa面((11−20)面)からなる主表面に溝部21を形成した後に発光素子層12を結晶成長させた例について示したが、本発明はこれに限らず、たとえばm面((1−100)面)などのn型GaN基板の(000±1)面に垂直な主表面に溝部(凹部)を形成した状態で発光素子層を結晶成長させてもよい。
For example, in the
また、上記第4実施形態によるLEDチップ80では、n型GaN基板81と下地層50との格子定数差を利用して下地層50に自発的にクラック51が形成されるのを利用した例について示したが、本発明はこれに限らず、上記第3実施形態と同様に、n型GaN基板上の下地層に破線状のスクライブ傷を形成することによってクラックの発生位置が制御されたクラックを形成するようにしてもよい。
In the
また、上記第2〜第4実施形態によるLEDチップでは、下地基板としてn型GaN基板を用いるとともに、n型GaN基板上にAlGaNからなる下地層を形成した例について示したが、本発明はこれに限らず、下地基板としてInGaN基板を用いるとともに、InGaN基板上にGaNまたはAlGaNからなる下地層を形成してもよい。 In the LED chips according to the second to fourth embodiments, an n-type GaN substrate is used as a base substrate, and a base layer made of AlGaN is formed on the n-type GaN substrate. In addition to using an InGaN substrate as a base substrate, a base layer made of GaN or AlGaN may be formed on the InGaN substrate.
また、上記第2および第4実施形態によるLEDチップでは、n型GaN基板と下地層との格子定数差によって下地層に自発的にクラックが形成されるのを利用した例について示したが、本発明はこれに限らず、下地層50(図12参照)のB方向(図12参照)の両端部(n型GaN基板41のB方向の端部に対応する領域)にのみスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてB方向に延びるクラックを容易に導入することができる。 In the LED chip according to the second and fourth embodiments, an example in which a crack is spontaneously formed in the underlayer due to a difference in lattice constant between the n-type GaN substrate and the underlayer has been described. The invention is not limited to this, and scribe scratches are formed only at both ends in the B direction (see FIG. 12) of the base layer 50 (see FIG. 12) (regions corresponding to the ends in the B direction of the n-type GaN substrate 41). May be. Even if comprised in this way, the crack extended in a B direction can be introduce | transduced easily from the scribe flaw of both ends.
また、上記第3実施形態によるLEDチップでは、下地層50にクラック導入用のスクライブ傷70を破線状(約50μm間隔)に形成した例について示したが、本発明はこれに限らず、下地層50のB方向(図15参照)の両端部(n型GaN基板61の端部に対応する領域)にスクライブ傷を形成してもよい。このように構成しても、両端部のスクライブ傷を起点としてB方向に延びるクラックを容易に導入することができる。
Moreover, in the LED chip according to the third embodiment, the example in which the scribe scratches 70 for introducing cracks are formed in a broken line shape (at intervals of about 50 μm) in the
また、上記第3〜第5実施形態によるLEDチップでは、略V字形状の凹部20に絶縁膜22を埋め込んだ例について示したが、本発明はこれに限らず、上記第1および第2実施形態と同様に、発光素子層の第1側面または第2側面上を覆うように略V字形状に絶縁膜を形成するとともに、絶縁膜上に反射膜を兼ねる電極を形成してもよい。
In the LED chips according to the third to fifth embodiments, the example in which the insulating
1 第1半導体(成長用基板、窒化物系半導体層)
2 発光層(窒化物系半導体層)
3 第2半導体(窒化物系半導体層)
7 成長用基板
11 n型GaN基板(成長用基板)
12、42、92 発光素子層(窒化物系半導体層)
12a、12c、42a、42c、92a 結晶成長面(第1側面)
12b、12d、42b、42d、92b 結晶成長面(第2側面)
13、43、93 n型クラッド層(窒化物系半導体層)
14、44、94 発光層(窒化物系半導体層)
15、45、95 p型クラッド層(窒化物系半導体層)
21、96 溝部(凹部)
21a、51a、71a、96a 内側面(凹部の一方の内側面)
21b、51b、71b、96b 内側面(凹部の他方の内側面)
41、61、81 n型GaN基板(成長用基板、下地基板)
33 接合層
50 下地層
51、71 クラック(凹部)
91 n型4H−SiC基板(成長用基板)
1 First semiconductor (growth substrate, nitride semiconductor layer)
2 Light emitting layer (nitride semiconductor layer)
3 Second semiconductor (nitride semiconductor layer)
7 Growth substrate 11 n-type GaN substrate (growth substrate)
12, 42, 92 Light emitting element layer (nitride semiconductor layer)
12a, 12c, 42a, 42c, 92a Crystal growth surface (first side surface)
12b, 12d, 42b, 42d, 92b Crystal growth surface (second side surface)
13, 43, 93 n-type cladding layer (nitride-based semiconductor layer)
14, 44, 94 Light emitting layer (nitride semiconductor layer)
15, 45, 95 p-type cladding layer (nitride-based semiconductor layer)
21, 96 Groove (recess)
21a, 51a, 71a, 96a Inner surface (one inner surface of the recess)
21b, 51b, 71b, 96b Inner surface (the other inner surface of the recess)
41, 61, 81 n-type GaN substrate (growth substrate, base substrate)
33
91 n-type 4H-SiC substrate (growth substrate)
Claims (6)
前記窒化物系半導体層に接合される支持基板とを備え、
少なくとも前記第1側面または前記第2側面のいずれか一方は、前記窒化物系半導体層の主表面に対して傾斜するように形成されている、窒化物系半導体発光ダイオード。 A nitride-based semiconductor layer including a first side composed of a (000-1) plane and a second side in a region facing the first side;
A support substrate bonded to the nitride-based semiconductor layer ,
At least one of the first side surface and the second side surface is a nitride semiconductor light emitting diode formed so as to be inclined with respect to a main surface of the nitride semiconductor layer .
前記成長用基板の主表面上に、発光層を有するとともに前記凹部の一方の内側面を起点とした(000−1)面からなる第1側面と、前記第1側面と対向する領域に前記凹部の他方の内側面を起点とした第2側面とを含む窒化物系半導体層を成長させる工程と、
前記窒化物系半導体層に支持基板を接合する工程と、
前記成長用基板を除去する工程を備え、
前記成長用基板は、下地基板と、前記下地基板上に形成され、AlGaNからなる下地層とを含み、
前記下地基板および前記下地層の格子定数を、それぞれ、c 1 およびc 2 とした場合、c 1 >c 2 の関係を有し、
前記第1側面および前記第2側面は、それぞれ、前記下地層の(0001)面と前記下地基板の主表面とに実質的に平行に延びるように形成されたクラックの内側面を起点として形成される、窒化物系半導体発光ダイオードの製造方法。 Forming a recess in the main surface of the growth substrate;
On the main surface of the growth substrate, there is a light emitting layer, the first side surface comprising a (000-1) plane starting from one inner side surface of the concave portion, and the concave portion in a region facing the first side surface. A step of growing a nitride-based semiconductor layer including a second side surface starting from the other inner side surface of
Bonding a support substrate to the nitride-based semiconductor layer;
Removing the growth substrate ,
The growth substrate includes a base substrate and a base layer formed on the base substrate and made of AlGaN,
When the lattice constants of the base substrate and the base layer are c 1 and c 2 , respectively, the relationship is c 1 > c 2 ,
Each of the first side surface and the second side surface is formed starting from an inner side surface of a crack formed so as to extend substantially parallel to the (0001) plane of the base layer and the main surface of the base substrate. A method for manufacturing a nitride semiconductor light emitting diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048832A JP5172388B2 (en) | 2008-02-28 | 2008-02-28 | Nitride-based semiconductor light-emitting diode and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008048832A JP5172388B2 (en) | 2008-02-28 | 2008-02-28 | Nitride-based semiconductor light-emitting diode and manufacturing method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012281889A Division JP5416826B2 (en) | 2012-12-26 | 2012-12-26 | Nitride semiconductor light emitting diode |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206374A JP2009206374A (en) | 2009-09-10 |
JP5172388B2 true JP5172388B2 (en) | 2013-03-27 |
Family
ID=41148336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008048832A Active JP5172388B2 (en) | 2008-02-28 | 2008-02-28 | Nitride-based semiconductor light-emitting diode and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5172388B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7316759B2 (en) | 2018-03-20 | 2023-07-28 | 三菱電機株式会社 | Air conditioner and air conditioning system |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009238834A (en) * | 2008-03-26 | 2009-10-15 | Sanyo Electric Co Ltd | Support substrate having nitride-based semiconductor layer, and method of forming same |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368332A (en) * | 2001-06-05 | 2002-12-20 | Nippon Telegr & Teleph Corp <Ntt> | Nitride semiconductor light emitting element and its manufacturing method |
US6967359B2 (en) * | 2001-09-13 | 2005-11-22 | Japan Science And Technology Agency | Nitride semiconductor substrate production method thereof and semiconductor optical device using the same |
JP4368225B2 (en) * | 2004-03-10 | 2009-11-18 | 三洋電機株式会社 | Method for manufacturing nitride-based semiconductor light-emitting device |
WO2005088666A1 (en) * | 2004-03-12 | 2005-09-22 | Hamamatsu Photonics K.K. | Process for producing layered member and layered member |
JP2006165070A (en) * | 2004-12-02 | 2006-06-22 | Mitsubishi Cable Ind Ltd | Manufacturing method of nitride semiconductor crystal |
JP4802316B2 (en) * | 2006-01-24 | 2011-10-26 | シャープ株式会社 | Nitride-based semiconductor light-emitting device and manufacturing method thereof |
JP2007329418A (en) * | 2006-06-09 | 2007-12-20 | Rohm Co Ltd | Nitride semiconductor light emitting element |
JP2009065048A (en) * | 2007-09-07 | 2009-03-26 | Rohm Co Ltd | Semiconductor light-emitting element and method of manufacturing the same |
-
2008
- 2008-02-28 JP JP2008048832A patent/JP5172388B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7316759B2 (en) | 2018-03-20 | 2023-07-28 | 三菱電機株式会社 | Air conditioner and air conditioning system |
Also Published As
Publication number | Publication date |
---|---|
JP2009206374A (en) | 2009-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4572270B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
KR100709058B1 (en) | Ultraviolet emitting device | |
JP2009283912A (en) | Nitride-based semiconductor device and method of manufacturing the same | |
JP4626306B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
WO2009081762A1 (en) | Nitride semiconductor light emitting diode, nitride semiconductor laser element, methods for manufacturing such diode and element, and method for forming nitride semiconductor layer | |
US7939429B2 (en) | Nitride semiconductor device and method of manufacturing the same | |
JP2007087973A (en) | Manufacture of nitride semiconductor device, method for manufacturing nitride semiconductor device, and nitride semiconductor light-emitting device obtained by the same | |
WO2007126158A1 (en) | Semiconductor light emitting element and wafer | |
JP2008066717A (en) | Semiconductor device and manufacturing method thereof | |
JP2006237074A (en) | Method of manufacturing nitride semiconductor element and nitride semiconductor element | |
JP2005116794A (en) | Nitride semiconductor light emitting element | |
JP2009267377A (en) | Nitride-based semiconductor laser element and method of manufacturing the same | |
JP4802314B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
US8871612B2 (en) | Method for forming a cleaved facet of semiconductor device | |
JP2009123939A (en) | Nitride-based semiconductor element and manufacturing method therefor | |
JP4731180B2 (en) | Nitride semiconductor device manufacturing method | |
JP5172322B2 (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof | |
JP5172388B2 (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof | |
JP4097343B2 (en) | Manufacturing method of nitride semiconductor laser device | |
JPWO2004086580A1 (en) | Semiconductor laser and manufacturing method thereof | |
JP5758481B2 (en) | Manufacturing method of semiconductor device | |
JP5416826B2 (en) | Nitride semiconductor light emitting diode | |
JP2009238834A (en) | Support substrate having nitride-based semiconductor layer, and method of forming same | |
JP2002261370A (en) | Method of preparing nitride-based semiconductor element | |
JP5245031B2 (en) | Method for forming nitride-based semiconductor layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5172388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160111 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |