JP5416754B2 - Semiconductor substrate and manufacturing method thereof - Google Patents
Semiconductor substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP5416754B2 JP5416754B2 JP2011249885A JP2011249885A JP5416754B2 JP 5416754 B2 JP5416754 B2 JP 5416754B2 JP 2011249885 A JP2011249885 A JP 2011249885A JP 2011249885 A JP2011249885 A JP 2011249885A JP 5416754 B2 JP5416754 B2 JP 5416754B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- substrate
- semiconductor layer
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 310
- 239000000758 substrate Substances 0.000 title claims description 190
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 21
- 239000000203 mixture Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 324
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 78
- 229910002601 GaN Inorganic materials 0.000 description 74
- 229910052594 sapphire Inorganic materials 0.000 description 26
- 239000010980 sapphire Substances 0.000 description 26
- 238000005253 cladding Methods 0.000 description 22
- 230000035882 stress Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000008646 thermal stress Effects 0.000 description 3
- 229910002704 AlGaN Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 229910010093 LiAlO Inorganic materials 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910021431 alpha silicon carbide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- -1 nitride compound Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、非極性面からなる主表面を有する半導体基板およびその製造方法に関する。 The present invention relates to a semiconductor substrate having a main surface composed of a nonpolar plane and a method for manufacturing the same.
従来、窒化ガリウム(GaN)などの窒化物系材料からなる発光素子は、ディスク装置などで利用される青紫色半導体レーザ(LD)や、照明用の光源などに利用される発光ダイオード(LED)として実用化されている。これらの発光素子では、一般的に、結晶膜の成長が比較的容易なGaNのc面とよばれる(0001)面上に素子構造が形成される。なお、このc面は、ヘテロ接合を形成した場合に、自発分極および圧電分極を発生する、いわゆる極性面である。しかし、近年、極性面上に形成した発光素子では、大きなピエゾ電界の影響により発光遷移確率が低くなるため、発光素子の発光効率が低下することが明らかにされている。 Conventionally, a light emitting element made of a nitride material such as gallium nitride (GaN) is used as a blue-violet semiconductor laser (LD) used in a disk device or the like, or a light emitting diode (LED) used in a light source for illumination. It has been put into practical use. In these light-emitting elements, an element structure is generally formed on the (0001) plane called the c-plane of GaN where the growth of the crystal film is relatively easy. The c-plane is a so-called polar plane that generates spontaneous polarization and piezoelectric polarization when a heterojunction is formed. However, in recent years, it has been clarified that in the light emitting element formed on the polar surface, the light emission transition probability is lowered due to the influence of a large piezoelectric field, so that the light emission efficiency of the light emitting element is lowered.
そこで、c面とは異なる(1−100)面(m面)、(11−20)面(a面)などの無極性面や、(11−22)面など半極性面などの非極性面(非c面)からなる主表面を有する基板(非極性基板)上に素子構造を形成することが検討されている。また、従来では、非極性面基板の製造方法も提案されている(たとえば特許文献1参照)。 Therefore, nonpolar surfaces such as (1-100) plane (m plane), (11-20) plane (a plane), and other nonpolar planes such as (11-22) plane are different from c plane. It has been studied to form an element structure on a substrate (nonpolar substrate) having a main surface (non-c-plane). Conventionally, a method for manufacturing a nonpolar plane substrate has also been proposed (see, for example, Patent Document 1).
上記特許文献1には、GaAs基板上にGaN層を成長させるとともに、このGaN層(インゴット)を、層の成長方向と平行な面でスライス加工することにより、非極性面(非c面)からなる主表面を有する単結晶GaN基板を形成する方法が提案されている。上記特許文献1に提案された単結晶GaN基板の製造方法では、大面積の非極性基板を得るためには、GaAs基板上に厚みの大きいGaN成長層を形成する必要がある。 In Patent Document 1, a GaN layer is grown on a GaAs substrate, and this GaN layer (ingot) is sliced along a plane parallel to the growth direction of the layer, so that a nonpolar plane (non-c plane) is removed. A method of forming a single crystal GaN substrate having a main surface is proposed. In the method for manufacturing a single crystal GaN substrate proposed in Patent Document 1, it is necessary to form a GaN growth layer having a large thickness on a GaAs substrate in order to obtain a non-polar substrate having a large area.
しかしながら、上記特許文献1において提案された単結晶GaN基板の製造方法では、GaAs基板上に厚みの大きいGaN層をエピタキシャル成長させるには、基板温度を約1000℃以上の高温にする必要がある。ところが、GaAs基板は、格子定数および熱膨張係数がGaNとは異なるために、GaN層を成長させた後の基板の冷却過程において、熱応力に起因して基板に反りが生じる。さらに、熱応力に起因してGaN層に欠陥やクラックが発生してしまう。すなわち、上記特許文献1において提案された製造方法では、GaN層をより厚く成長させるほど基板の反りが顕著となるので、GaN層の厚みを大きくすることは困難である。このため、GaN層の成長方向と略平行な面でスライス加工して得られる非極性基板のサイズを大きくするのは困難であるという問題点がある。 However, in the method for manufacturing a single crystal GaN substrate proposed in Patent Document 1, in order to epitaxially grow a GaN layer having a large thickness on a GaAs substrate, it is necessary to raise the substrate temperature to about 1000 ° C. or higher. However, since the lattice constant and the thermal expansion coefficient of the GaAs substrate are different from those of GaN, the substrate is warped due to thermal stress in the cooling process of the substrate after the GaN layer is grown. Furthermore, defects and cracks occur in the GaN layer due to thermal stress. In other words, in the manufacturing method proposed in Patent Document 1, the warpage of the substrate becomes more prominent as the GaN layer grows thicker, so it is difficult to increase the thickness of the GaN layer. For this reason, there is a problem that it is difficult to increase the size of the nonpolar substrate obtained by slicing along a plane substantially parallel to the growth direction of the GaN layer.
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、大面積化が可能な非極性基板およびその製造方法を提供することである。 The present invention has been made to solve the above-described problems, and one object of the present invention is to provide a nonpolar substrate capable of increasing the area and a method for manufacturing the same.
上記目的を達成するために、この発明の第1の局面による半導体基板の製造方法は、成長用基板上に、第1半導体層と、第1半導体層と異なる材質の第2半導体層とが積層された半導体成長層を形成する工程と、半導体成長層を、半導体成長層の成長面と交差する方向に沿って分割することにより、第1半導体層からなる第1領域と第2半導体層からなる第2領域とを含む非極性面からなる主表面を有する半導体基板を形成する工程とを備える。 To achieve the above object, a method of manufacturing a semiconductor substrate according to a first aspect of the invention, the growth substrate, a first semiconductor layer, and a second semiconductor layer of a material different from the first semiconductor layer product Forming a layered semiconductor growth layer, and dividing the semiconductor growth layer along a direction intersecting a growth surface of the semiconductor growth layer, whereby the first region composed of the first semiconductor layer and the second semiconductor layer are separated from each other; Forming a semiconductor substrate having a main surface composed of a nonpolar plane including the second region.
この発明の第1の局面による半導体基板の製造方法では、上記のように、第1半導体層および第2半導体層が積層された半導体成長層を形成する工程と、半導体成長層を、半導体成長層の成長面と交差する方向に沿って分割することにより、第1半導体層からなる第1領域と第2半導体層からなる第2領域とを含む非極性面からなる主表面を有する半導体基板を形成する工程とを備えることによって、たとえば、成長用基板に対して互いに異なる格子定数を有する第1半導体層と第2半導体層とを積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、成長用基板に対する第1半導体層の反りの方向と、第1半導体層上に積層される第2半導体層の反りの方向とを実質的に相反する方向となるように組み合わせることが可能であるために、成長用基板に対して反りの程度を緩和させながら半導体成長層を形成していくことができる。これにより、成長用基板に対して1種類の材質からなる半導体層を積層させる場合と異なり、成長用基板上に成長させる半導体層の厚みを大きくすることができる。そして、厚みの大きな半導体成長層に対して成長面(極性面)と交差する方向に分割することにより、主表面が大面積化された非極性面からなる非極性基板(半導体基板)を得ることができる。 In the first method for manufacturing a semiconductor substrate according to aspects of the present invention, as hereinabove described, the steps of the first semiconductor layer and the second semiconductor layer forming the semiconductor growth layer which is the product layer, the semiconductor growth layer, semiconductor growth A semiconductor substrate having a main surface composed of a nonpolar plane including a first region composed of a first semiconductor layer and a second region composed of a second semiconductor layer by dividing along a direction intersecting with the growth surface of the layer by and forming, for example, a first semiconductor layer having a different lattice constant with respect to the growth substrate and the second semiconductor layer in the product layer, the thermal expansion coefficient and lattice constant of the crystal growth Due to the difference, the warp direction of the first semiconductor layer relative to the growth substrate and the warp direction of the second semiconductor layer stacked on the first semiconductor layer are substantially opposite to each other. Can be combined For, while mitigating the extent of warpage relative to the growth substrate can continue to form the semiconductor growth layer. This makes it possible to increase the thickness of the semiconductor layer grown on the growth substrate, unlike when a semiconductor layer made of one kind of material is stacked on the growth substrate. Then, a nonpolar substrate (semiconductor substrate) composed of a nonpolar surface whose main surface is increased in area is obtained by dividing the thick semiconductor growth layer in a direction intersecting the growth surface (polar surface). Can do.
上記第1の局面による半導体基板の製造方法において、好ましくは、半導体成長層を形成する工程は、第1半導体層および第2半導体層に発生する応力が互いに緩和されるように第1半導体層および第2半導体層の材質を選択して積層する工程を含む。このように構成すれば、たとえば、第1半導体層と第2半導体層とを積層する際に、成長用基板に対する第1半導体層の反り変形と、第1半導体層上に積層される第2半導体層の反り変形とが互いに打ち消されるので、反り変形の少ない半導体成長層を容易に形成することができる。 In the method of manufacturing a semiconductor substrate according to the first aspect, preferably, the step of forming the semiconductor growth layer includes the first semiconductor layer and the semiconductor layer so that stresses generated in the first semiconductor layer and the second semiconductor layer are relieved from each other. comprising the step of product layer by selecting the material of the second semiconductor layer. According to this structure, for example, a first semiconductor layer and the second semiconductor layer in the product layer, and the warping of the first semiconductor layer on the growth substrate, the laminated on the first semiconductor layer 2 Since the warp deformation of the semiconductor layer cancels each other, a semiconductor growth layer with less warpage deformation can be easily formed.
上記第1の局面による半導体基板の製造方法において、好ましくは、成長用基板、第1半導体層および第2半導体層の熱膨張係数が、それぞれ、αsub、α1、およびα2であり、第1半導体層および第2半導体層の格子定数が、それぞれ、b1およびb2であって、成長用基板および第1半導体層が、αsub>α1の関係を有する場合には、第1半導体層および第2半導体層は、少なくともα1<α2またはb1>b2のいずれか一方の関係を有する。このように構成すれば、高温条件下で成長用基板上に半導体成長層を形成した後に常温へ移行した場合、成長用基板の収縮率が第1半導体層の収縮率よりも大きいために、成長用基板と第1半導体層との間には、第1半導体層側に凸の反り変形を生じさせる内部応力が発生する。その一方で、第1半導体層と第2半導体層との関係が、少なくともα1<α2またはb1>b2のいずれか一方の関係を有するので、第2半導体層の収縮率が第1半導体層の収縮率よりも大きいために、第1半導体層と第2半導体層との間には、第2半導体層により、第1半導体層が上記の方向に凸に変形するのを引き戻す方向に内部応力が発生する。したがって、反りが抑制された半導体基板を容易に得ることができる。 In the method for manufacturing a semiconductor substrate according to the first aspect, preferably, the thermal expansion coefficients of the growth substrate, the first semiconductor layer, and the second semiconductor layer are α sub , α 1 , and α 2 , respectively. When the lattice constants of the first semiconductor layer and the second semiconductor layer are b 1 and b 2 , respectively, and the growth substrate and the first semiconductor layer have a relationship of α sub > α 1 , the first semiconductor The layer and the second semiconductor layer have at least one relationship of α 1 <α 2 or b 1 > b 2 . With this configuration, when the semiconductor growth layer is formed on the growth substrate under a high temperature condition and then transferred to room temperature, the growth rate is higher than the shrinkage rate of the first semiconductor layer. An internal stress that causes convex warpage deformation on the first semiconductor layer side is generated between the substrate for use and the first semiconductor layer. On the other hand, since the relationship between the first semiconductor layer and the second semiconductor layer has at least one of α 1 <α 2 or b 1 > b 2 , the shrinkage rate of the second semiconductor layer is the first Since the shrinkage rate of the semiconductor layer is larger, the first semiconductor layer is pulled between the first semiconductor layer and the second semiconductor layer in a direction to pull back the first semiconductor layer to be convexly deformed in the above direction. Internal stress is generated. Therefore, it is possible to easily obtain a semiconductor substrate in which warpage is suppressed.
上記第1の局面による半導体基板の製造方法において、好ましくは、成長用基板、第1半導体層および第2半導体層の熱膨張係数が、それぞれ、αsub、α1、およびα2であり、第1半導体層および第2半導体層の格子定数が、それぞれ、b1およびb2であって、成長用基板および第1半導体層が、αsub<α1の関係を有する場合には、第1半導体層および第2半導体層は、少なくともα1>α2またはb1<b2のいずれか一方の関係を有する。このように構成すれば、高温条件下で成長用基板上に半導体成長層を形成した後に常温へ移行した場合、成長用基板の収縮率が第1半導体層の収縮率よりも小さいために、成長用基板と第1半導体層との間には、成長用基板側に凸の反り変形を生じさせる内部応力が発生する。その一方で、第1半導体層と第2半導体層との関係が、少なくともα1>α2またはb1<b2のいずれか一方の関係を有するので、第2半導体層の収縮率が第1半導体層の収縮率よりも小さいために、第1半導体層と第2半導体層との間には、第2半導体層により、第1半導体層が上記の方向に凸に変形するのを引き戻す方向に内部応力が発生する。したがって、反りが抑制された半導体基板を容易に得ることができる。 In the method for manufacturing a semiconductor substrate according to the first aspect, preferably, the thermal expansion coefficients of the growth substrate, the first semiconductor layer, and the second semiconductor layer are α sub , α 1 , and α 2 , respectively. When the lattice constants of the first semiconductor layer and the second semiconductor layer are b 1 and b 2 , respectively, and the growth substrate and the first semiconductor layer have a relationship of α sub <α 1 , the first semiconductor layer The layer and the second semiconductor layer have a relationship of at least α 1 > α 2 or b 1 <b 2 . According to this structure, when the semiconductor growth layer is formed on the growth substrate under a high temperature condition and then transferred to room temperature, the growth rate is smaller than the shrinkage rate of the first semiconductor layer. An internal stress is generated between the growth substrate and the first semiconductor layer that causes convex warpage deformation on the growth substrate side. On the other hand, since the relationship between the first semiconductor layer and the second semiconductor layer has at least one of α 1 > α 2 or b 1 <b 2 , the shrinkage rate of the second semiconductor layer is the first Since the shrinkage rate of the semiconductor layer is smaller, the first semiconductor layer is pulled between the first semiconductor layer and the second semiconductor layer so that the first semiconductor layer is deformed to protrude in the above direction by the second semiconductor layer. Internal stress is generated. Therefore, it is possible to easily obtain a semiconductor substrate in which warpage is suppressed.
上記第1の局面による半導体基板の製造方法において、好ましくは、第1半導体層および第2半導体層は、少なくともGaN、AlXGa(1−X)N(0<X≦1)、および、InYGa(1−Y)N(0<Y≦1)のいずれかを含み、第1半導体層と第2半導体層とは、異なる組成である。このように構成すれば、反りが抑制された窒化物系化合物半導体からなる半導体基板を容易に得ることができる。 In the method for manufacturing a semiconductor substrate according to the first aspect, preferably, the first semiconductor layer and the second semiconductor layer include at least GaN, Al X Ga (1-X) N (0 <X ≦ 1), and In One of Y Ga (1-Y) N (0 <Y ≦ 1) is included, and the first semiconductor layer and the second semiconductor layer have different compositions. If comprised in this way, the semiconductor substrate which consists of a nitride type compound semiconductor by which curvature was suppressed can be obtained easily.
この発明の第2の局面による半導体基板は、第1半導体層からなる第1領域と、第1半導体層と異なる材質であるとともに第1領域に接合する第2半導体層からなる第2領域とを備え、第1領域と第2領域とを含む非極性面からなる主表面を有する。 A semiconductor substrate according to a second aspect of the present invention includes a first region composed of a first semiconductor layer and a second region composed of a second semiconductor layer made of a material different from that of the first semiconductor layer and bonded to the first region. provided, having a main surface formed of a non-polar surface including a first region and a second region.
この発明の第2の局面による半導体基板では、上記のように、第1半導体層からなる第1領域と、第1半導体層と異なる材質の第2半導体層からなる第2領域とを含む非極性面からなる主表面を有するように構成することによって、たとえば、半導体基板の形成時に、成長用基板に対して互いに異なる格子定数を有する第1半導体層と第2半導体層とを積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、成長用基板に対する第1半導体層の反りの方向と、第1半導体層上に積層される第2半導体層の反りの方向とを反対方向となるように組み合わせることが可能であるために、成長用基板に対して反りの程度を緩和しながら半導体成長層を厚く形成することができる。これにより、成長用基板に対して1種類の材質からなる半導体層を積層させる場合と異なり、成長用基板上に成長させる半導体層の厚みを大きくすることができる。そして、厚みの大きな半導体成長層に対して成長面(極性面)と交差する方向に分割することにより、主表面が大面積化された非極性面からなる非極性基板として得ることができる。 In the semiconductor substrate according to the second aspect of the present invention, as described above, the non-polarity includes the first region made of the first semiconductor layer and the second region made of the second semiconductor layer made of a material different from the first semiconductor layer. by configured to have a main surface consisting of a surface, for example, during the formation of the semiconductor substrate, a first semiconductor layer having a different lattice constant with respect to the growth substrate and the second semiconductor layer when the product layer Due to the difference in thermal expansion coefficient and lattice constant during crystal growth, the warp direction of the first semiconductor layer relative to the growth substrate and the warp direction of the second semiconductor layer stacked on the first semiconductor layer Therefore, the semiconductor growth layer can be formed thick while relaxing the degree of warpage with respect to the growth substrate. This makes it possible to increase the thickness of the semiconductor layer grown on the growth substrate, unlike when a semiconductor layer made of one kind of material is stacked on the growth substrate. Then, by dividing the semiconductor growth layer having a large thickness in the direction intersecting with the growth surface (polar surface), it is possible to obtain a nonpolar substrate composed of a nonpolar surface whose main surface is enlarged.
以下、本発明の実施形態を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
(第1実施形態)
図1〜図8は、本発明の第1実施形態による半導体基板の製造プロセスを説明するための図である。図9は、本発明の第1実施形態による半導体基板の構成を説明するための図である。まず、図1〜図9を参照して、第1実施形態による半導体基板100の製造プロセスおよび半導体基板100の構成について説明する。
(First embodiment)
FIGS. 1-8 is a figure for demonstrating the manufacturing process of the semiconductor substrate by 1st Embodiment of this invention. FIG. 9 is a view for explaining the configuration of the semiconductor substrate according to the first embodiment of the present invention. First, the manufacturing process of the
第1実施形態による半導体基板100の製造プロセスでは、半導体成長層の形成工程および成長用基板の除去工程を行い、その後、スライス加工による半導体基板の形成工程を行うことにより、図9に示すような主表面が非極性面からなる縞状の半導体基板100が形成される。以下、各工程順に具体的に説明する。
In the manufacturing process of the
まず、半導体成長層の形成工程では、図1に示すように、サファイア基板10の上面上に、有機金属化学的気相成長法(MOCVD法)により、GaN層11を所定の厚さにエピタキシャル成長させる。その際、GaN層11の成長面を極性面(c面)として成長させるために、略(0001)面を主表面とするサファイア基板10を用いている。なお、サファイア基板10およびGaN層11は、それぞれ、本発明の「成長用基板」および「第1半導体層」の一例である。
First, in the process of forming a semiconductor growth layer, as shown in FIG. 1, the
なお、GaN層11を成長させる成長用基板としては、上記サファイア基板10に限らず、窒化物系半導体基板や窒化物系半導体ではない異種基板(たとえばα−SiC基板、ZnO基板、スピネル基板およびLiAlO3基板など)を用いてもよい。また、略(111)面を主表面にもつGaAs基板を用いてもよい。
The growth substrate on which the
また、GaN層11は、気相から固層への反応を利用した薄膜成長法により成膜されるために、上記MOCVD法のほかに、ハイドライド気相成長法(HVPE法)や有機金属塩化物気相成長法(MOC法)などを適用してもよい。
Further, since the
ここで、サファイア基板10の熱膨張係数αsub(a軸では約7.5×10−6/Kを有し、c軸では約8.5×10−6/Kを有する)と、GaAs基板の熱膨張係数αsub’(約6.0×10−6/Kを有する)とは、共に、GaN層11(図1参照)の熱膨張係数α1(a軸では約5.59×10−6/Kを有し、c軸では約3.17×10−6/Kを有する)よりも大きい(αsub、αsub’>α1)ために、サファイア基板10上にGaN層11のみの単層を厚く積層した場合、図4に示すように、成長後の冷却過程における熱応力(矢印P方向の応力)に起因して、GaN層11側(矢印A方向)に凸の反り変形が生じる。なお、図4では、上記の現象を分かりやすく説明するために、反りの形状を誇張して示している。
Here, the thermal expansion coefficient α sub of the sapphire substrate 10 (having about 7.5 × 10 −6 / K for the a-axis and about 8.5 × 10 −6 / K for the c-axis), and a GaAs substrate the thermal expansion coefficient of the alpha sub '(having about 6.0 × 10 -6 / K) are both,
そこで、第1実施形態では、上記GaN層11を成長させた後、図2に示すように、GaN層11とは異なる格子定数のAlXGa(1−X)N(0<X≦1)層12を所定の厚さにエピタキシャル成長させる。なお、以降の説明では、AlXGa(1−X)N(0<X≦1)層12をAlXGa(1−X)N層12として記載する。このAlXGa(1−X)N層12の成長により、AlXGa(1−X)N層12の格子定数b2(a軸方向では約3.112≦b2<3.189を有する)がGaN層11の格子定数b1(a軸方向では約3.189を有する)よりも小さい(b1>b2)ために、AlXGa(1−X)N層12には、図5に示すように、半導体層の内部に向かう方向(矢印Q方向)の応力が生じる。このため、AlXGa(1−X)N層12に生じる内部応力が、GaN層11側に凸に変形するのを矢印B方向に引き戻す(打ち消す)役割として作用する。なお、AlXGa(1−X)N層12は、本発明の「第2半導体層」の一例である。
Thus, in the first embodiment, after the
また、第1実施形態では、図3に示すように、AlXGa(1−X)N層12を成長させた後、GaN層11を、再度、所定の厚さにエピタキシャル成長させる。そして、さらに、GaN層11の成長の後、AlXGa(1−X)N層12を、再度、所定の厚さにエピタキシャル成長させる。この場合も、GaN層11の格子定数b1と、AlXGa(1−X)N層12の格子定数b2とに大小関係(b1>b2)を有するために、互いの半導体層内部に発生する応力を打ち消し合う作用が生じる(図5参照)。すなわち、図6に示すように、GaN層11とAlXGa(1−X)N層12とが繰り返して積層されることによって、半導体成長層20を、サファイア基板10上に反りが生じない状態か、または、反りが緩和された状態で、大きな厚みを有するように形成することが可能である。また、半導体成長層20には若干の反りが生じる場合もある。なお、半導体成長層20に若干の反りが生じる場合でも、反りの程度は、後述する半導体基板100の形成後に、半導体レーザ素子形成時の成長用基板または支持基板として半導体基板100を使用する際に、支障を来たす程度ではない。
In the first embodiment, as shown in FIG. 3, after the Al X Ga (1-X) N layer 12 is grown, the
このようにして、GaN層11とAlXGa(1−X)N層12とが所定の回数だけ繰り返して積層されることによって、半導体成長層の形成工程が行われる。
In this manner, the
次に、成長用基板の除去工程では、図7に示すように、成長用基板としてのサファイア基板10を半導体成長層20から分離除去する。その際、スライサー(図示せず)などによって物理的に除去してもよい。また、成長用基板がGaAs基板などの場合には、化学的エッチング処理によって除去してもよい。
Next, in the step of removing the growth substrate, the
次に、スライス加工による半導体基板の形成工程では、図8に示すように、GaN層11とAlXGa(1−X)N層12とが繰り返し積層された半導体成長層20の成長面に対して、実質的に垂直な方向(半導体成長層20の積層方向(図8の矢印C方向))に、スライサー(図示せず)などを使用して分割線500(破線)に沿ってスライス加工を施すことにより、半導体成長層20から半導体基板100を薄板状に切り出す。これにより、図9に示すように、GaN層11の第1領域11aとAlXGa(1−X)N層12の第2領域12aとが横方向(矢印C方向)に交互に積層された半導体基板100が得られる。
Next, in the process of forming the semiconductor substrate by slicing, as shown in FIG. 8, the growth surface of the
ここで、第1実施形態では、図9に示すように、半導体基板100の切り出し面100a(第1領域11aと第2領域12aとが縞状に配置された面)が、m面((1−100)面)またはa面((11−20)面)となるように切り出すことによって、無極性面(非c面)からなる主表面を有する半導体基板100が得られる。ここで、m面およびa面は、それぞれ、c面((0001)面)とよばれる極性面に対して法線方向の面を示す。なお、m面およびa面は、それぞれ、本発明の「非極性面」の一例であり、切り出し面100aは、本発明の「主表面」の一例である。
Here, in the first embodiment, as shown in FIG. 9, the cut-
また、この場合、GaN層11およびAlXGa(1−X)N層12の各層の厚みや、AlXGa(1−X)N層12の組成比Xは、成長用基板の材質(サファイア基板10やGaAs基板などの熱膨張係数αsub)や、所望の半導体基板100の切り出し面100aにおける第1領域11aおよび第2領域12aの縞の間隔に基づいて、適宜調整される必要がある。
In this case, the thickness of each layer of the
たとえば、半導体レーザ素子を形成する際に、図9を参照して、半導体基板100のGaN層11の第1領域11a上にのみ、レーザ素子部を形成するならば、レーザ素子部が形成されない不要なAlXGa(1−X)N層12の第2領域12aはGaN層11の第1領域11aよりも狭く形成されるのが望ましい。その場合、Alの組成比Xを増やすことによりAlXGa(1−X)N層12としての格子定数b2をより小さくすることができる。これにより、半導体層の内部に向かう方向の応力を増大させることができるので、AlXGa(1−X)N層12の厚みをより小さくすることができる。通常の半導体レーザ素子のサイズは、数100μm(一辺)×数100μm(一辺)であり、隣り合う素子間隔を数10μm程度離す。このため、GaN層11の第1領域11a上にのみレーザ素子を形成する場合には、GaN層11の厚みを数100μmに形成するとともに、AlXGa(1−X)N層12の厚みを、数10μm程度に形成するのが好ましい。ただし、GaN層11とAlXGa(1−X)N層12とのそれぞれの格子定数b1およびb2の差が大きくなり過ぎると、半導体層内部に欠陥やクラック(ひび割れ)などが発生する原因となるので、Alの組成比Xの調整には注意が必要である。
For example, when forming a semiconductor laser element, referring to FIG. 9, if a laser element part is formed only on
このようにして、第1実施形態による製造プロセスにより、主表面が無極性面からなる半導体基板100が形成(製造)される。
In this manner, the
第1実施形態では、上記のように、GaN層11およびAlXGa(1−X)N層12が交互に積層された半導体成長層20を形成する工程と、半導体成長層20を、半導体成長層20の成長面(GaN層11およびAlXGa(1−X)N層12の積層方向(図8の矢印C方向)の成長面)と実質的に平行な切り出し面100aによって分割することにより、GaN層11の第1領域11aとAlXGa(1−X)N層12の第2領域12aとが縞状に配置された非極性面(非c面)からなる主表面(切り出し面100a)を有する半導体基板100を形成する工程とを備えることによって、たとえば、サファイア基板10に対して互いに異なる格子定数を有するGaN層11とAlXGa(1−X)N層12とを交互に積層する際に、結晶成長時の熱膨張係数や格子定数の差に起因して、サファイア基板10に対するGaN層11の反りの方向と、GaN層11上に積層されるAlXGa(1−X)N層12の反りの方向とを実質的に相反する方向となるように組み合わせることが可能であるために、サファイア基板10に対して反りの程度を緩和させながら半導体成長層20を形成することができる。これにより、成長用基板に対して1種類の材質からなる半導体層を積層させる場合と異なり、サファイア基板10上に成長させる半導体成長層20の厚みを大きくすることができる。そして、厚みの大きな半導体成長層20に対して、半導体成長層20の成長面(極性面)と実質的に平行な方向に分割することにより、切り出し面100a(主表面)が大面積化された非極性面からなる半導体基板100を得ることができる。
In the first embodiment, as described above, the step of forming the
また、第1実施形態では、半導体成長層20を形成する工程が、GaN層11およびAlXGa(1−X)N層12に発生する応力が互いに緩和されるようにGaN層11およびAlXGa(1−X)N層12の材質を選択して交互に積層する工程を含むように構成することによって、たとえば、GaN層11とAlXGa(1−X)N層12とを交互に積層する際に、成長用基板(サファイア基板10)に対するGaN層11の反り変形と、GaN層11上に積層されるAlXGa(1−X)N層12の反り変形とが互いに打ち消されるので、反り変形の少ない半導体成長層20を容易に形成することができる。
In the first embodiment, the step of forming a
また、第1実施形態では、成長用基板(サファイア基板10)、GaN層11およびAlXGa(1−X)N層12の熱膨張係数が、それぞれ、αsub、α1、およびα2であり、GaN層11およびAlXGa(1−X)N層12の格子定数が、それぞれ、b1およびb2であって、成長用基板(サファイア基板10)およびGaN層11が、αsub>α1関係を有する場合には、GaN層11およびAlXGa(1−X)N層12は、b1>b2の関係を有するように構成することによって、高温条件下(約800℃〜1000℃)でサファイア基板10上に半導体成長層20を形成した後に常温へ移行した場合、サファイア基板10の収縮率がGaN層11の収縮率よりも大きいために、サファイア基板10とGaN層11との間には、GaN層11側(図4の矢印A方向)に凸の反り変形を生じさせる内部応力が発生する。その一方で、GaN層11とAlXGa(1−X)N層12との関係が、上述のようにb1>b2の関係を有するので、GaN層11とAlXGa(1−X)N層12との間には、AlXGa(1−X)N層12によって、GaN層11が上記方向に凸に変形するのを引き戻す方向(図5の矢印B方向)に内部応力が発生する。したがって、反りが抑制された半導体基板100を容易に得ることができる。
In the first embodiment, the thermal expansion coefficients of the growth substrate (sapphire substrate 10), the
また、第1実施形態では、GaN層11を、GaNを含むように構成するとともに、AlXGa(1−X)N層12を、GaN層11と異なる組成であるAlXGa(1−X)N(0<X≦1)を含むように構成することによって、反りが抑制された窒化物系化合物半導体からなる半導体基板100を容易に得ることができる。
In the first embodiment, the
(第2実施形態)
図10は、本発明の第2実施形態による半導体基板の製造プロセスを説明するための図である。図11は、本発明の第2実施形態による半導体基板の構成を説明するための図である。この第2実施形態による半導体基板110の製造プロセスでは、スライス加工による半導体基板の形成工程において半導体基板110を半導体成長層20から切り出す角度が、上記第1実施形態と異なる。図10および図11を参照して、この第2実施形態による半導体基板110の製造プロセスおよび半導体基板110の構成について説明する。
(Second Embodiment)
FIG. 10 is a view for explaining a semiconductor substrate manufacturing process according to the second embodiment of the present invention. FIG. 11 is a view for explaining a configuration of a semiconductor substrate according to the second embodiment of the present invention. In the manufacturing process of the
本発明の第2実施形態では、図10に示すように、まず、上記第1実施形態と同様の製造プロセスにより、サファイア基板10上に半導体成長層20を形成した上で、半導体成長層20からサファイア基板10を分離除去する。その後、スライス加工による半導体基板の形成工程に移行する。
In the second embodiment of the present invention, as shown in FIG. 10, first, after the
ここで、第2実施形態では、図10に示すように、GaN層11とAlXGa(1−X)N層12とが繰り返し積層された半導体成長層20の成長面に対して、斜め方向(半導体成長層20の積層方向(矢印C方向)に対して所定の角度で交差する方向)の分割線600(破線)に沿ってスライス加工を施すことにより、半導体成長層20から半導体基板110を薄板状に切り出す。これにより、図11に示すように、GaN層11の第1領域11aとAlXGa(1−X)N層12の第2領域12aとが交互に積層されているとともに、正面側(矢印D方向の矢視)から見て、半導体基板110の切り出し面110aに対して半導体成長層20の積層方向(図10の矢印C方向)が所定の角度を有する半導体基板110が得られる。なお、切り出し面110aは、本発明の「主表面」の一例である。
Here, in the second embodiment, as shown in FIG. 10, the direction is oblique with respect to the growth surface of the
また、第2実施形態では、半導体成長層20を積層方向(図10の矢印C方向)に対して斜め方向(図10の分割線600の方向)にスライスすることによって、半極性面からなる主表面を有する半導体基板110が得られる。ここで、半極性面とは、GaN層11の結晶成長におけるc面((0001)面)とよばれる極性面に対して傾いた方向の面を意味している。なお、半極性面であっても、第1実施形態のように無極性面(非c面)からなる主表面を有する半導体基板100と同様にピエゾ電界を弱められるので、半導体基板110上に形成された発光素子における発光効率の向上が期待できる。
In the second embodiment, the
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。 The remaining effects of the second embodiment are similar to those of the aforementioned first embodiment.
(第3実施形態)
図12は、本発明の第1実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。図13は、本発明の第1実施形態による半導体基板を用いた半導体レーザ素子の構成について説明するための図である。図12および図13を参照して、この第3実施形態による半導体レーザ素子200の製造プロセスおよび半導体レーザ素子200の構成について説明する。
(Third embodiment)
FIG. 12 is a diagram for explaining a manufacturing process for forming the semiconductor laser device using the semiconductor substrate according to the first embodiment of the present invention. FIG. 13 is a view for explaining the configuration of the semiconductor laser device using the semiconductor substrate according to the first embodiment of the present invention. A manufacturing process of the
本発明の第3実施形態による半導体レーザ素子200の製造プロセスでは、上記第1実施形態の半導体基板100上に、半導体レーザ素子層および電極の形成を行うことにより、ウェーハ状の半導体レーザ素子200が形成される。その後、分割工程を行うことにより、個々の半導体レーザ素子200が形成される。以下、各工程順に具体的に説明する。
In the manufacturing process of the
まず、半導体レーザ素子層の形成工程では、図12に示すように、半導体基板100の上面(主表面)上に、MOCVD法により、第1クラッド層101と、活性層102と、第2クラッド層103などの半導体レーザ素子層を順に積層する。なお、第1クラッド層101と第2クラッド層103とは、互いに反対の導電型を有している。また、第1クラッド層101は、活性層102よりもバンドギャップが大きく、第2クラッド層103は、活性層102よりもバンドギャップが大きい。この第1クラッド層101および第2クラッド層103の材質は、特に、窒化物系化合物半導体であるGaNや、AlGaNなどが用いられる。また、上記構成による半導体レーザ素子層は、GaN、AlN、InN、BN、TlNおよびこれらの混晶からなるウルツ構造の窒化物系半導体層により形成されていてもよい。
First, in the process of forming the semiconductor laser element layer, as shown in FIG. 12, the
また、第1クラッド層101と活性層102との間に、第1クラッド層101と活性層102との中間のバンドギャップを有する光ガイド層などが形成されていてもよく、活性層102と第2クラッド層103との間に、活性層102と第2クラッド層103との中間のバンドギャップを有する光ガイド層などが形成されていてもよい。
Further, an optical guide layer having a band gap intermediate between the
また、活性層102は、アンドープであっても、Siなどの不純物がドーピングされていてもよく、特に、活性層102の材質としてInGaNなどが用いられる。また、活性層102は、たとえば4層の障壁層と、3層の井戸層とが交互に積層された多重量子井戸(MQW)構造により形成される。なお、活性層102は、単層または単一量子井戸(SQW)構造などにより形成されてもよい。
The
次に、図12に示すように、第2クラッド層103の上面に、エッチング加工などにより図面に垂直な方向(図13の矢印E方向)に峰状に延びるリッジ部103aを形成する。このリッジ部103aを形成することによって、導波路構造が形成されている。なお、導波路構造の形成方法はリッジ部103aを形成する方法に限らず、埋め込みヘテロ構造などにより、導波路構造を形成してもよい。
Next, as shown in FIG. 12, a
次に、電極の形成工程では、図12に示すように、第2クラッド層103のリッジ部103aの上面上に、電極104を真空蒸着により形成する。なお、第2クラッド層103と電極104との間には、第2クラッド層103よりも好ましくはバンドギャップが小さいコンタクト層(図示せず)が形成されてもよい。また、研磨やエッチング加工などにより所定の厚みに調整された半導体基板100の下面上に、電極105を真空蒸着により形成する。
Next, in the electrode forming step, as shown in FIG. 12, the
次に、半導体基板100および半導体レーザ素子層の分割工程を行う。具体的には、劈開面形成工程の後に、図12に示すように、半導体基板100のGaN層11からなる第1領域11a上に上述の半導体レーザ素子層(第1クラッド層101、活性層102および第2クラッド層103など)およびリッジ部103aを形成した場合には、GaN層11と異なる材質からなるAlXGa(1−X)N層12からなる第2領域12aを切除する。すなわち、図12に示すように、スライサーなどを使用して、分割線700(破線)に沿って、AlXGa(1−X)N層12からなる第2領域12aとAlXGa(1−X)N層12からなる第2領域12aの上部に積層された半導体レーザ素子層とを、共に半導体基板100から切除する。これにより、図13に示すように、GaN層11ベースの成長用基板を有するチップ状の半導体レーザ素子200が個々に分離される。
Next, a dividing process of the
なお、第3実施形態では、上記第1実施形態による無極性面を主表面とする半導体基板100を成長用基板として用いるために、ピエゾ電界の影響が生じないので、半導体レーザ素子の発光効率を向上させることができる。
In the third embodiment, since the
(第4実施形態)
図14は、本発明の第1実施形態による半導体基板を用いた半導体レーザ素子を形成する際の製造プロセスを説明するための図である。図15は、本発明の第1実施形態による半導体基板を用いた他の半導体レーザ素子の構成について説明するための図である。この第4実施形態による半導体レーザ素子210の製造プロセスでは、半導体レーザ素子層の形成工程において半導体基板100のAlXGa(1−X)N層12のからなる第2領域12a上に、リッジ部103aおよび電極104を形成する点が、上記第3実施形態と異なる。図14および図15を参照して、この第4実施形態による半導体レーザ素子210の製造プロセスおよび半導体レーザ素子210の構成について説明する。
(Fourth embodiment)
FIG. 14 is a view for explaining a manufacturing process for forming the semiconductor laser device using the semiconductor substrate according to the first embodiment of the present invention. FIG. 15 is a view for explaining the configuration of another semiconductor laser device using the semiconductor substrate according to the first embodiment of the present invention. In the manufacturing process of the
すなわち、第4実施形態では、第3実施形態と同様の方法により、図14に示すように、上記第1実施形態による半導体基板100のAlXGa(1−X)N層12の第2領域12a上に、半導体レーザ素子層(第1クラッド層101、活性層102および第2クラッド層103など)を形成するとともに、AlXGa(1−X)N層12のからなる第2領域12a上に、リッジ部103aおよび電極104を形成する。
That is, in the fourth embodiment, the second region of the Al X Ga (1-X) N layer 12 of the
そして、第4実施形態では、図14に示すように、半導体基板100上の互いに隣接するAlXGa(1−X)N層12に挟まれたGaN層11からなる第1領域11aの中央部近傍を、分割線800(破線)に沿って、スライサーなどを使用して分割する。これにより、図15に示すように、主にAlXGa(1−X)N層12からなる第2領域12a上に積層された半導体レーザ素子層からなるチップ状の半導体レーザ素子210が得られる。
Then, in the fourth embodiment, as shown in FIG. 14, the central portion of the
この第4実施形態では、半導体基板100のうちのAlXGa(1−X)N層12からなる第2領域12a(図14参照)上に、リッジ部103aが形成されている。このため、第1クラッド層101および第2クラッド層103が、AlGaNなどの材質からなる場合には、第1クラッド層101および第2クラッド層103と第2領域12aとの間には、格子定数や熱膨張係数の差に起因する歪みが生じにくい。この結果、リッジ部103aには、上記の歪みの影響が生じにくいので、半導体レーザ素子の特性が低下しにくくなる。
In the fourth embodiment, a
なお、第4実施形態では、上記第1実施形態による無極性面を主表面とする半導体基板100を成長用基板として用いるために、第3実施形態と同様に、ピエゾ電界の影響が生じないので、半導体レーザ素子の発光効率を向上させることができる。
In the fourth embodiment, since the
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.
たとえば、上記第1〜第4実施形態では、サファイア基板10に対してGaN層11(第1半導体層)およびAlXGa(1−X)N層12(第2半導体層)を繰り返し積層させて半導体成長層の形成工程を行う例について示したが、本発明はこれに限らず、サファイア基板10に対してAlXGa(1−X)N(0<X≦1)およびInYGa(1−Y)N(0<Y≦1)などからなる異種の半導体層を繰り返し積層させて半導体成長層の形成工程を行うようにしてもよい。
For example, in the first to fourth embodiments, the GaN layer 11 (first semiconductor layer) and the Al X Ga (1-X) N layer 12 (second semiconductor layer) are repeatedly stacked on the
また、上記第1および第2実施形態では、成長用基板としてサファイア基板10を用いた例について示したが、本発明はこれに限らず、サファイア基板以外のたとえばGaAs、SiCおよびSiなどの材質からなる基板などを用いてもよい。
In the first and second embodiments, the example in which the
また、上記第1実施形態では、成長用基板(サファイア基板10)、第1半導体層(GaN層11)および第2半導体層(AlXGa(1−X)N層12)の熱膨張係数を、それぞれαsub、α1、およびα2とし、GaN層11およびAlXGa(1−X)N層12の格子定数を、それぞれb1およびb2とした場合に、αsub>α1であって、b1>b2の関係を有するように、GaN層11に対してAlXGa(1−X)N層12の材質を選択するように構成した例について示したが、本発明はこれに限らず、少なくともα1<α2またはb1>b2の関係を有するように第1半導体層および第2半導体層の材質を選択してもよい。また、αsub<α1であって、少なくともα1>α2またはb1<b2のいずれか一方の関係を有するように、第1半導体層および第2半導体層の材質を選択してもよい。
In the first embodiment, the thermal expansion coefficients of the growth substrate (sapphire substrate 10), the first semiconductor layer (GaN layer 11), and the second semiconductor layer (Al X Ga (1-X) N layer 12) are set. Α sub > α 1, where α sub , α 1 , and α 2 are set, and the lattice constants of the
また、上記第3および第4実施形態では、上記第1実施形態において形成された無極性面を主表面とした半導体基板100を用いて半導体レーザ素子200および210を形成した例について示したが、本発明はこれに限らず、上記第2実施形態において形成された半極性面を主表面とした半導体基板110を用いて半導体レーザ素子を形成してもよい。
In the third and fourth embodiments, the
また、上記第3および第4実施形態では、上記第1実施形態において形成された無極性面を主表面とした半導体基板100を用いて半導体レーザ素子200および210を形成した例について示したが、本発明はこれに限らず、半導体レーザ素子200および210の代わりに、発光ダイオードやトランジスタなどを形成してもよい。
In the third and fourth embodiments, the
10 サファイア基板(成長用基板)
11 GaN層(第1半導体層)
11a 第1領域
12 AlXGa(1−X)N層(第2半導体層)
12a 第2領域
100、110 半導体基板
100a、110a 切り出し面(主表面)
10 Sapphire substrate (growth substrate)
11 GaN layer (first semiconductor layer)
11a first region 12 Al X Ga (1-X ) N layer (second semiconductor layer)
12a 2nd area | region 100,110
Claims (6)
前記半導体成長層を、前記半導体成長層の成長面と交差する方向に沿って分割することにより、前記第1半導体層からなる第1領域と前記第2半導体層からなる第2領域とを含む非極性面からなる主表面を有する半導体基板を形成する工程とを備えた、半導体基板の製造方法。 The growth substrate, forming a first semiconductor layer, the semiconductor growth layer and the second semiconductor layer is a product layer of a different material as the first semiconductor layer,
Said semiconductor growth layer, wherein by dividing along a direction intersecting the growth surface of the semiconductor growth layer, non and a second region where the first region made of the first semiconductor layer and made of the second semiconductor layer Forming a semiconductor substrate having a main surface composed of a polar surface.
前記成長用基板および前記第1半導体層が、αsub>α1の関係を有する場合には、前記第1半導体層および前記第2半導体層は、少なくともα1<α2またはb1>b2のいずれか一方の関係を有する、請求項1または2に記載の半導体基板の製造方法。 Thermal growth coefficients of the growth substrate, the first semiconductor layer, and the second semiconductor layer are α sub , α 1 , and α 2 , respectively, and lattice constants of the first semiconductor layer and the second semiconductor layer Are b 1 and b 2 respectively,
When the growth substrate and the first semiconductor layer have a relationship of α sub > α 1 , the first semiconductor layer and the second semiconductor layer have at least α 1 <α 2 or b 1 > b 2. The manufacturing method of the semiconductor substrate of Claim 1 or 2 which has any one relationship of these.
前記成長用基板および前記第1半導体層が、αsub<α1の関係を有する場合には、前記第1半導体層および前記第2半導体層は、少なくともα1>α2またはb1<b2のいずれか一方の関係を有する、請求項1または2に記載の半導体基板の製造方法。 Thermal growth coefficients of the growth substrate, the first semiconductor layer, and the second semiconductor layer are α sub , α 1 , and α 2 , respectively, and lattice constants of the first semiconductor layer and the second semiconductor layer Are b 1 and b 2 respectively,
When the growth substrate and the first semiconductor layer have a relationship of α sub <α 1 , the first semiconductor layer and the second semiconductor layer have at least α 1 > α 2 or b 1 <b 2. The manufacturing method of the semiconductor substrate of Claim 1 or 2 which has any one relationship of these.
前記第1半導体層と前記第2半導体層とは、異なる組成である、請求項1〜4のいずれか1項に記載の半導体基板の製造方法。 The first semiconductor layer and the second semiconductor layer include at least GaN, Al X Ga (1-X) N (0 <X ≦ 1), and In Y Ga (1-Y) N (0 <Y ≦ 1). )
The method for manufacturing a semiconductor substrate according to claim 1, wherein the first semiconductor layer and the second semiconductor layer have different compositions.
前記第1半導体層と異なる材質であるとともに前記第1領域に接合する第2半導体層からなる第2領域とを備え、
前記第1領域と前記第2領域とを含む非極性面からなる主表面を有する、半導体基板。 A first region comprising a first semiconductor layer;
A second region made of a second semiconductor layer made of a material different from that of the first semiconductor layer and joined to the first region ;
Having a main surface formed of a non-polar surface comprising a pre-Symbol first region and the second region, the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249885A JP5416754B2 (en) | 2011-11-15 | 2011-11-15 | Semiconductor substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011249885A JP5416754B2 (en) | 2011-11-15 | 2011-11-15 | Semiconductor substrate and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007210458A Division JP4869179B2 (en) | 2007-08-10 | 2007-08-10 | Semiconductor substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012041269A JP2012041269A (en) | 2012-03-01 |
JP5416754B2 true JP5416754B2 (en) | 2014-02-12 |
Family
ID=45897994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011249885A Active JP5416754B2 (en) | 2011-11-15 | 2011-11-15 | Semiconductor substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5416754B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3968968B2 (en) * | 2000-07-10 | 2007-08-29 | 住友電気工業株式会社 | Manufacturing method of single crystal GaN substrate |
JP2005167275A (en) * | 2000-12-07 | 2005-06-23 | Ngk Insulators Ltd | Semiconductor device |
JP4084539B2 (en) * | 2001-01-10 | 2008-04-30 | 豊田合成株式会社 | Method for producing crystal growth substrate of group III nitride compound semiconductor |
KR101363377B1 (en) * | 2002-04-15 | 2014-02-14 | 더 리전츠 오브 더 유니버시티 오브 캘리포니아 | Dislocation Reduction in Non-Polar Gallium Nitride Thin Films |
JP3886859B2 (en) * | 2002-07-30 | 2007-02-28 | 独立行政法人科学技術振興機構 | Method for producing single crystal thin film on substrate made of iron Si and single crystal thin film apparatus |
JP4915128B2 (en) * | 2005-04-11 | 2012-04-11 | 日亜化学工業株式会社 | Nitride semiconductor wafer and method for manufacturing the same |
-
2011
- 2011-11-15 JP JP2011249885A patent/JP5416754B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012041269A (en) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11508620B2 (en) | Method of removing a substrate with a cleaving technique | |
JP4513446B2 (en) | Crystal growth method of semiconductor crystal | |
JP2000106455A (en) | Nitride semiconductor structure, fabrication thereof and light emitting element | |
JP2001313259A (en) | Method for producing iii nitride based compound semiconductor substrate and semiconductor element | |
JP2009283912A (en) | Nitride-based semiconductor device and method of manufacturing the same | |
JP2006114829A (en) | Semiconductor device, its manufacturing method and substrate therefor | |
KR20090023672A (en) | Zno-based semiconductor element | |
JP6978206B2 (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device | |
JP2024079871A (en) | Non-polar and semi-polar device formation method using epitaxial lateral overgrowth | |
JP3545197B2 (en) | Semiconductor device and method of manufacturing the same | |
US20100317131A1 (en) | Method for manufacturing light emitting device | |
JP4802314B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
JP2007131527A (en) | Nitride semiconductor substrate, nitride semiconductor laser element, manufacturing method of nitride semiconductor substrate, and manufacturing method of nitride semiconductor laser element | |
JP4698053B2 (en) | Method for producing group III nitride compound semiconductor | |
JP5172322B2 (en) | Nitride-based semiconductor light-emitting diode and manufacturing method thereof | |
JP2008034754A (en) | Light-emitting device | |
JP4523097B2 (en) | Group III nitride compound semiconductor laser diode | |
JP4869179B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP5031674B2 (en) | Nitride semiconductor laser device and method for manufacturing nitride semiconductor laser device | |
JP5022136B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP2008034862A (en) | Growing method for nitride semiconductor | |
JP5416754B2 (en) | Semiconductor substrate and manufacturing method thereof | |
JP5003719B2 (en) | Semiconductor device and crystal growth substrate | |
JP2009238834A (en) | Support substrate having nitride-based semiconductor layer, and method of forming same | |
JP4363415B2 (en) | Crystal film, crystal substrate and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130129 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20130222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130624 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130710 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5416754 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |