JP3545197B2

JP3545197B2 - Semiconductor device and method of manufacturing the same

Info

Publication number: JP3545197B2
Application number: JP7417998A
Authority: JP
Inventors: 竜也國里; 康彦野村; 浩司冨永; 雅幸畑
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1998-03-23
Filing date: 1998-03-23
Publication date: 2004-07-21
Anticipated expiration: 2018-03-23
Also published as: JPH11274560A

Description

【０００１】
【発明の属する技術分野】
本発明は、３族窒化物半導体を用いた受光・発光素子あるいは電子素子に関する。
【０００２】
【従来の技術】
ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＧａＩｎＮ等の３族窒化物半導体を用いた半導体素子は、可視から紫外にわたる領域の光に対する受光・発光素子として、また高温下で使用する耐環境電子素子あるいは移動体通信等で使用する高周波ハイパワー電子素子としての応用が期待されている。
【０００３】
通常、これらの３族窒化物半導体素子は、３族窒化物半導体と格子定数の大きく異なるサファイアや炭化珪素等の材料からなる基板上に、有機金属気相成長（ＭＯＶＰＥ）法や分子線エピタキシャル成長（ＭＢＥ）法によりヘテロエピタキシャル成長させて形成した３族窒化物半導体から構成される能動素子領域を有している。このような格子定数の大きく異なる基板上への３族窒化物半導体のエピタキシャル成長において、実用レベルの結晶欠陥の少ない３族窒化物半導体を得る方法として、従来、例えば、特開平２−２２９４７６号に報告されているように、サファイア基板上に、例えば６００℃の低温で単層のＡｌＮからなるバッファ層を成長した後に、例えば１１５０℃の高温でＧａＮを結晶成長する方法が知られている。また、ジャパニーズジャーナルオブアプライドフィジクス、３０巻、Ｌ１７０５頁には、前記バッファ層として、４５０〜６００℃で低温成長した単層のＧａＮを用いる方法が示されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記の方法により結晶成長した３族窒化物半導体には未だに大量の結晶欠陥が存在し、３族窒化物半導体素子の性能を劣化させる。したがって、結晶欠陥等を低減した性能の高い３族窒化物半導体素子を得る素子構造とその製造方法の開発が望まれる。
【０００５】
また、サファイア基板上にＭＯＶＰＥ法によりＧａＮをエピタキシャル成長する際に、単層のＡｌＮバッファ層を用いた場合、バッファ層の層厚が１２ｎｍより厚くなるにつれ、ＧａＮ中の結晶欠陥が増加する。一方、バッファ層の層厚が１０ｎｍより薄くなるにつれ、ＧａＮの成長表面の平坦性が悪化する。斯かるＧａＮ中の結晶欠陥の増加、あるいは成長表面の平坦性の悪化は、半導体素子の性
能を劣化させるので、良好な素子特性を得るためには、ＡｌＮバッファ層の層厚を１０〜１２ｎｍの範囲内に精度良く制御する必要がある。
【０００６】
このように、３族窒化物半導体の結晶性は、バッファ層の層厚、組成等の影響を敏感に受けやすい。したがって、良好な結晶性を有する３族窒化物半導体を得るためには、バッファ層の厳密な層厚、組成等の制御が必要である。
【０００７】
しかしながら、結晶成長装置の反応管内部や基板のサセプタへの反応生成物の
付着により、原料ガスの流れや基板温度に経時変化が生じ、結晶成長速度が変化する。このため、バッファ層の層厚を厳密に制御することは極めて難しく、このバッファ層の層厚の最適値からのずれにより３族窒化物半導体中に欠陥の増大や成長表面の凹凸が発生し、素子の性能を劣化させる原因となる結晶欠陥等の少ない信頼性の高い３族窒化物半導体素子を再現性よく得ることは困難であった。また、バッファ層の層厚には基板面内の約４０％の部分で２０〜３０％の不均一性が存在するため、基板面内で３族窒化物半導体の特性の差が大きく、製造歩留まりを低下させる。
【０００８】
したがって、結晶欠陥が少なく表面の平坦な３族窒化物半導体を用いた半導体素子を再現性よく得る素子構造とその製造方法の開発が望まれる。
【０００９】
本発明の課題は、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子を提供すると同時に、前記半導体素子を再現性よく提供することにある。
【００１０】
本発明の他の課題は、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子の製造方法を提供すると同時に、前記半導体素子の再現性のよい製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
斯かる課題を解決するために、本願の半導体素子は、基板上に３族窒化物半導体からなる能動素子領域を備えた半導体素子であって、該基板と該能動素子領域との間に、多層構造を有するバッファ層を備えたことを特徴とする。
【００１２】
また、前記バッファ層が、島状の層を含むことを特徴とする。
【００１３】
さらに、前記バッファ層の最上層は、該バッファ層を構成する各層のなかで、前記３族窒化物半導体に最も近い格子定数を有する物質からなる層であることを特徴とする。
【００１４】
加えて、前記バッファ層を構成する各層は、前記基板側から前記３族窒化物半導体側へ、前記３族窒化物半導体と前記各層を構成する物質との格子定数差が小さくなる順序で積層されていることを特徴とする。
【００１５】
また、前記バッファ層は、少なくとも１つの窒化物の層を含むことを特徴とする。
【００１６】
さらには、前記バッファ層は、組成の異なる複数の窒化物の層を含むことを特徴とする。
【００１７】
さらには、前記窒化物が、Ｂ、Ａｌ、Ｇａ、Ｉｎから選択される１もしくは複数の元素の窒化物であることを特徴とする。
【００１８】
また、基板上に３族窒化物半導体からなる能動素子領域を形成した半導体素子の製造方法において、該基板と該能動素子領域との間に多層構造を有するバッファ層を、前記能動素子領域を形成する温度より低い温度で形成することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の第１の参考の形態について図面を参照して説明する。本参考の形態の半導体素子は、周期的な多層構造を有するバッファ層上に３族窒化物半導体を形成したことを特徴とする。
【００２０】
図１、図２は、この発明の第１の参考の形態を示し、図２はＧａＩｎＮを発光層として用いた３族窒化物半導体からなる発光ダイオード素子（以下ＬＥＤチップという）の上面平面図、図１は図２のＡ−Ｂ縦断面図である。
【００２１】
図１において、（０００１）面を基板表面とするサファイアからなる基板１上に例えば層厚２．５ｎｍのＡｌＮ層２ａと例えば層厚２．５ｎｍのＧａＮ層２ｂを交互に例えば４周期積層した多層構造からなるバッファ層２が形成されている。該バッファ層２上には、層厚１μｍのアンドープＧａＮからなる下地層３、層厚５μｍのｎ型クラッド層を兼用するＳｉドープＧａＮからなるｎ型コンタクト層４がこの順序で形成されている。
【００２２】
ｎ型コンタクト層４上には、層厚５ｎｍのアンドープＧａＮからなる障壁層５ａ（６層）と層厚５ｎｍのアンドープＧａ_0.65Ｉｎ_0.35Ｎからなる井戸層５ｂ（５層）とが交互に積層され、多重量子井戸（ＭＱＷ）からなる発光層５を構成し、さらに発光層５上には、該発光層の結晶劣化を防止するための層厚１０ｎｍのアンドープＧａＮからなる保護層６が形成されている。保護層６上には層厚０．１５μｍのＭｇドープＡｌ_0.05Ｇａ_0.95Ｎからなるｐ型クラッド層７、及び層厚０．３μｍのＭｇドープＧａＮからなるｐ型コンタクト層８が順に形成されている。
【００２３】
さらに、図１、図２において、ｐ型コンタクト層８からｎ型コンタクト層４中の所定位置までの一部領域が除去され、ｎ型コンタクト層４が露出している。ｐ型コンタクト層８の上面に例えば膜厚２ｎｍのＮｉ膜９ａ、例えば膜厚４ｎｍのＡｕ膜９ｂからなるｐ側透光性電極９が形成され、さらにその上には例えば膜厚３０ｎｍのＴｉ膜１０ａ、例えば膜厚５００ｎｍのＡｕ膜１０ｂからなるｐ側パッド電極１０が形成されている。また、ｎ型コンタクト層４が露出したｎ側電極形成領域上には例えば膜厚５００ｎｍのＡｌ膜からなるｎ側電極１１が形成されている。
【００２４】
次に、上記のＬＥＤの製造方法を説明する。本参考の形態では、ＭＯＶＰＥ法により各半導体が形成される。
【００２５】
まず、ＭＯＶＰＥ装置内に基板１を設置した後、その基板１を非単結晶成長温度、例えば６００℃の成長温度（基板温度）に保持した状態にして、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約５０％）、原料ガスとしてＮＨ₃、トリメチルアルミニウム（ＴＭＡｌ）及びトリメチルガリウム（ＴＭＧａ）を用いて基板１上に非単結晶の層厚２．５ｎｍのアンドープのＡｌＮ層２ａと層厚２．５ｎｍのＧａＮ層２ｂを交互に４周期成長することにより、多層構造からなる層厚２０ｎｍのバッファ層２を形成する。
【００２６】
その後、基板１を単結晶成長温度、好ましくは１０００〜１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約５０％）、原料ガスとしてＮＨ₃及びＴＭＧａを用いてバッファ層２上に単結晶のアンドープＧａＮからなる層厚１μｍの下地層３を成長速度約３μｍ／ｈで成長させる。
【００２７】
続いて、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態で、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約５０％）、原料ガスとしてＮＨ₃及びＴＭＧａ、ドーパントガスとしてＳｉＨ₄を用いて、下地層３上に単結晶のＳｉドープＧａＮからなる層厚５μｍのｎ型コンタクト層４を成長速度約３μｍ／ｈで成長させる。
【００２８】
次に、基板１を単結晶成長温度、好ましくは７００から１０００℃、例えば８５０℃の成長温度に保持した状態にして、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約１〜５％）、原料ガスとしてＮＨ₃、トリエチルガリウム（ＴＥＧａ）、トリメチルインジウム（ＴＭＩｎ）を用いて、ｎ型コンタクト層４上に単結晶のアンドープＧａＮからなる層厚５ｎｍの障壁層５ａ（６層）と単結晶のアンドープＧａ_0.65Ｉｎ_0.35Ｎからなる層厚５ｎｍの井戸層５ｂ（５層）を交互に成長することにより、ＭＱＷからなる発光層５を成長速度約０．４ｎｍ／ｓで成長し、さらに連続して、単結晶のアンドープＧａＮからなる層厚１０ｎｍの保護層６を成長速度約０．４ｎｍ／ｓで成長する。
【００２９】
その後、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約１〜３％）、原料ガスとしてＮＨ₃、ＴＭＧａ、ＴＭＡｌ、ドーパントガスとしてシクロペンタジエニルマグネシウム（Ｃｐ₂Ｍｇ）を用いて、保護層６上に単結晶のＭｇドープＡｌ_0.05Ｇａ_0.95Ｎからなる層厚０．１５μｍのｐ型クラッド層７を成長速度約３μｍ／ｈで成長させる。
【００３０】
次に、基板１を単結晶成長温度、好ましくは１０００から１２００℃、例えば１１５０℃の成長温度に保持した状態にして、Ｈ₂及びＮ₂からなるキャリアガス（Ｈ₂の含有率は約１〜３％）、原料ガスとしてＮＨ₃、ＴＭＧａ、ドーパントガスとしてＣｐ₂Ｍｇを用いて、ｐ型クラッド層７上にＭｇドープＧａＮからなる層厚０．３μｍのｐ型コンタクト層８を成長速度約３μｍ／ｈで成長させる。
【００３１】
上記ｐ型クラッド層７とｐ型コンタクト層８を結晶成長中、キャリアガスの水素組成を低くすることで、Ｎ₂雰囲気中で熱処理することなく、Ｍｇドーパントを活性化して高キャリア濃度のｐ型半導体層を得ることができる。
【００３２】
上記結晶成長後、反応性イオンビームエッチング（ＲＩＢＥ）法等により、ｐ型コンタクト層８からｎ型コンタクト層４の層途中までをエッチング除去して、図２のようにＬＥＤチップの方形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コンタクト層４が露出したｎ側電極形成領域を形成する。
【００３３】
その後、ｐ型コンタクト層８上のほぼ全面にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を真空蒸着法等により形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１を真空蒸着法等により形成した後、５００℃で熱処理してｐ側透光性電極９及びｎ側電極１１をそれぞれｐ型コンタクト層８及びｎ型コンタクト層４にオーミック接触させる。このようにして図１、図２の構造のＬＥＤチップが作製される。
【００３４】
ここで、本参考の形態で用いたＡｌＮ層２ａとＧａＮ層２ｂを交互に積層した多層構造からなるバッファ層２の有効性を調べるために、以下の（１）〜（７）に示すように、サファイア基板上に６００℃にてＡｌＮ層とＧａＮ層を交互に積層した多層構造からなるバッファ層を総合計層厚４〜１００ｎｍの範囲で変化させて成長後、アンドープＧａＮ層を１１５０℃にして約３μｍ成長した試料を作製した。
（１）層厚４ｎｍのバッファ層（０．５ｎｍのＡｌＮ層と０．５ｎｍのＧａＮ層を４周期）
（２）層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）
（３）層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を４周期）
（４）層厚１６ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を４周期）
（５）層厚２０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を４周期）
（６）層厚５０ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を１０周期）
（７）層厚１００ｎｍのバッファ層（２．５ｎｍのＡｌＮ層と２．５ｎｍのＧａＮ層を２０周期）
なお、（１）と（２）の試料について膜厚は成長条件の設定値である。
【００３５】
図４は本参考の形態において（１）と（２）のバッファ層２を用いたＧａＩｎＮ発光層からなる本発明の実施例であるＬＥＤチップの縦断面図である。層厚の薄いＧａＮ層１０２ｂはもはや連続層とはならず、図４に示すように島状となり、ＡｌＮ層１０２ａに埋め込まれるように形成されていることが透過型電子線顕微鏡による観察からわかった。このように島状となる現象は、Ａｌ_XＢ_1-XＮにおいてＸが大きくなる程、Ａｌ_1-YＧａ_YＮにおいてＹが大きくなる程、さらにはＧａ_1-ZＩｎ_ZＮにおいてＺが大きくなる程、また層厚の薄い程顕著に発生する。
【００３６】
比較試料として、サファイア基板上に６００℃にて従来周知の単層のＧａＮバッファ層または単層のＡｌＮバッファ層を４〜１００ｎｍの範囲で変化させて成長後、アンドープＧａＮ層を１１５０℃にして約３μｍ成長した試料を作製した。
【００３７】
このアンドープＧａＮの表面平坦性及びＧａＮのＸ線ロッキングカーブ（ＸＲＣ）半値幅を比較した。
【００３８】
まず、光学顕微鏡を用いてＧａＮ層の表面を観察し、表面の平坦性を調べた。表１は表面平坦性のバッファ層厚依存性を示し、表中○は光学顕微鏡下で極めて平坦であること、△は光学顕微鏡下で凹凸の有ること、×は表面が白濁しており目視で表面状態が劣悪であることを表す。ここで、多層構造からなるバッファ層（表１中ＡｌＮ／ＧａＮと記載）におけるバッファ層厚は多層構造を構成するＡｌＮ層とＧａＮ層の総合計層厚である。
【００３９】
【表１】

【００４０】
本発明の多層構造からなるバッファ層の場合、バッファ層の層厚が６〜８０ｎｍの範囲でその上に形成されるＧａＮ層の表面平坦性が良好である。一方、従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用いた場合、層厚がそれぞれ１０ｎｍあるいは１５ｎｍより薄くなるにつれ、ＧａＮの成長表面の平坦性が悪化する。
【００４１】
次に、バッファ層上に形成されたアンドープＧａＮの結晶性に及ぼすバッファ層厚の影響について述べる。図３は、ＸＲＣ半値幅のバッファ層厚依存性であり、前記半値幅が狭いほど結晶性が良好であることを示す。
【００４２】
バッファ層の種類に関わらず、バッファ層厚の増加に伴い、バッファ層上に形成されるＧａＮ層の結晶性が劣化するが、いずれのバッファ層厚においても、多層構造からなるバッファ層を用いた場合（図中○で示す）に、従来の単層のＡｌＮバッファ層（図中□）、あるいは単層のＧａＮバッファ層（図中△）に比べて最も結晶性の良好なＧａＮ層が得られることが判明した。例えば、層厚１２ｎｍの単層のＡｌＮバッファ層を用いた場合に得られるものと同等以上の結晶性のＧａＮ層を得るためには、単層のＧａＮバッファ層を用いた場合は約４０ｎｍ以下の層厚、多層構造からなるバッファ層を用いた場合は約８０ｎｍ以下の層厚とすればよい。
【００４３】
以上、表１及び図３に示した結果から明らかなように、本発明の多層構造からなるバッファ層を用いることにより、広いバッファ層厚の範囲に渡って、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体を得ることができる。例えば、層厚１０〜１２ｎｍのＡｌＮバッファ層を用いた場合に得られるものと同等以上の結晶性のＧａＮ層を得るためには、単層のＧａＮバッファ層を用いた場合でも１５〜４０ｎｍの層厚とする必要があるのに対し、本発明の多層構造からなるバッファ層を用いた場合は６〜８０ｎｍの層厚とすればよい。
【００４４】
このため、本発明によれば結晶成長装置の層厚の再現性に起因するバッファ層厚の最適値からのずれによる悪影響を抑制できるため、良好な３族窒化物半導体が再現性良く得られる。あるいは基板面内でバッファ層厚が不均一であっても、基板面内の大部分にわたって良好な３族窒化物半導体が得られる。
【００４５】
斯かる構成の本参考の形態においては、バッファ層２はＡｌＮ層２ａとＧａＮ層２ｂとを交互に４周期積層した多層構造から構成している。したがって、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られ、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００４６】
次に、バッファ層の最上層を構成する物質について調べた。前述の（１）〜（７）の実施例及び参考例ではいずれもＧａＮ層を最上層としていたが、比較のため、ＡｌＮ層を最上層とする層厚１０．５ｎｍのバッファ層（４層の１．５ｎｍのＡｌＮ層と３層の１．５ｎｍのＧａＮ層を交互に積層）上に、ＧａＮ層を約３μｍ成長した試料を作製した。このバッファ層では、バッファ層の最上層を、アンドープＧａＮ（ａ軸の格子定数０．３１６ｎｍ）からなる下地層と格子定数の異なるＡｌＮ（ａ軸の格子定数０．３１１ｎｍ）層から構成している。この試料のＧａＮ層の、ＸＲＣ半値幅は３５０〜４００秒であった。
【００４７】
一方、バッファ層の最上層をＧａＮ層から構成している前述の（３）の参考例の層厚１２ｎｍのバッファ層（１．５ｎｍのＡｌＮ層と１．５ｎｍのＧａＮ層を４周期）上のＧａＮ層のＸＲＣ半値幅は約３００秒であり、５０〜１００秒半値幅が狭く、バッファ層の最上層をＧａＮ層とすることで結晶性が向上していることがわかる。
【００４８】
本参考の形態では、多層構造を有するバッファ層２の最上層を、アンドープＧａＮからなる下地層３と格子定数が等しいＧａＮ層２ｂから構成している。斯かる構成とすることで、さらに結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００４９】
加えて、バッファ層を構成する各層の層厚について調べた。比較のため、層厚８ｎｍのバッファ層（２ｎｍのＡｌＮ層と２ｎｍのＧａＮ層を２周期）上に、ＧａＮ層を約３μｍ成長した試料を作製した。この試料のＧａＮ層の表面の平坦性を調べたところ、ピットが多数存在する等凹凸が顕著であった。一方、前述した（２）の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）上のＧａＮ層は極めて平坦であった。
【００５０】
前述した（２）の実施例の層厚８ｎｍのバッファ層（１ｎｍのＡｌＮ層と１ｎｍのＧａＮ層を４周期）では、多層構造が島状の層を含んでいる。斯かる構成とすることで、層厚が８ｎｍと薄い場合においても、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００５１】
この結果、ＬＥＤチップのｐ側パッド電極１０とｎ側電極１１間に順方向電圧を印加することにより波長約４６０ｎｍの発光が得られ、発光強度は従来のＡｌＮをバッファ層として用いたものに比して約２０％向上した。
【００５２】
したがって、前記３族窒化物半導体からなるＬＥＤチップの特性が高まるとともに、製造歩留りが向上する。
【００５３】
なお、本参考の形態では、膜厚の等しいＡｌＮとＧａＮを交互に積層したが、ＡｌＮとＧａＮの膜厚に差があっても同様の効果がある。
【００５４】
また、本参考の形態では、図２のようにＬＥＤチップの隅部の一ヶ所を方形状にｎ型コンタクト層４の層途中までエッチングしてｎ側電極１１を設置したが、ｎ側電極１１を設置する位置は、例えばＬＥＤチップの辺部の中央の一ヶ所等いずれの位置でもよい。
【００５５】
加えて、本参考の形態では、ＬＥＤチップの周辺部の４辺をエッチング除去してｎ型コンタクト層４を露出したが、周辺部の４辺全てをエッチングする必要はなく、また周辺部のエッチングを省略してもよい。
【００５６】
以下、本発明の第２の参考の形態について図面を参照して説明する。第１の参考の形態では、周期的な多層構造を有するバッファ層を用いたが、本参考の形態の半導体素子は、組成の徐々に異なる多層膜を有するバッファ層を用いたことを特徴とする。
【００５７】
図５、図６は、この発明の第２の参考の形態を示し、図６はＧａＩｎＮを発光層として用いた３族窒化物半導体からなるＬＥＤチップの上面平面図、図５は図６のＣ−Ｄ縦断面図である。
【００５８】
図５において、（１１−２０）面を基板表面とするサファイアからなる基板１上に層厚２．５ｎｍのＡｌＮ層２０２ａと、層厚２．５ｎｍのＡｌ_0.7Ｇａ_0.3Ｎ層２０２ｂ、層厚２．５ｎｍのＡｌ_0.3Ｇａ_0.7Ｎ層２０２ｃ、層厚２．５ｎｍのＧａＮ層２０２ｄ、を順次積層されてなる多層構造からなる総合計層厚１０μｍのバッファ層２が形成されている。
【００５９】
多層構造からなるバッファ層２上には、アンドープＧａＮからなる層厚１μｍの下地層３、層厚５μｍのｎ型コンタクト層４、ＧａＩｎＮのＭＱＷからなる発光層５、層厚１０ｎｍの保護層６、層厚０．１５μｍのｐ型クラッド層７、層厚０．３μｍのｐ型コンタクト層８が順に形成され、また、ｐ型コンタクト層８上にはｐ側透光性電極９とｐ側パッド電極１０が、ｎ型コンタクト層４が露出したｎ側電極形成領域にはｎ側電極１１が形成されている。
【００６０】
本参考例において、ノンドープＧａＮからなる下地層３のＸＲＣ半値幅は約３００秒であり、且つノンドープＧａＮからなる下地層３の表面は平坦であった。一方、比較例として、本参考例と層厚の等しい層厚１０ｎｍの単層のＡｌＮバッファ層の上に成長したＧａＮ層のＸＲＣ半値幅は図３に示すように約３５０秒である。また、表１に示すように、層厚１０ｎｍの単層のＧａＮバッファ層の上に成長したＧａＮ層の表面平坦性は劣悪である。本参考例において、比較例より良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られる。
【００６１】
本参考の形態では、バッファ層２はＡｌＮ層２０２ａ（格子定数０．３１１ｎｍ）と、Ａｌ_0.7Ｇａ_0.3Ｎ層２０２ｂ（格子定数０．３１３ｎｍ）と、Ａｌ_0.3Ｇａ_0.7Ｎ層２０２ｃ（格子定数０．３１４ｎｍ）と、ＧａＮ層２０２ｄ（格子定数０．３１６ｎｍ）とで積層された多層構造から構成している。ここで、バッファ層を構成する各層は、基板１側からＧａＮの下地層３側へ、ＧａＮの下地層３とバッファ層の各層を構成する物質との格子定数差が小さくなる順序で積層されている。斯かる構成とすることで、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００６２】
この結果、本参考の形態におけるＬＥＤの特性は第１の参考の形態とほぼ同様であり、特にバッファ層は周期的な多層構造でなくてもよく、従来の単層のＡｌＮバッファ層あるいは単層のＧａＮバッファ層を用いた場合の発光強度に比して約４０％発光強度が改善された。さらに、本参考の形態においても多層構造からなるバッファ層３２の層厚を３倍に増加しても特性の劣化は認められず、ＬＥＤの製造歩留りが向上した。
【００６３】
また、本参考の形態においても、多層構造を有するバッファ層２の最上層を、アンドープＧａＮからなる下地層３と格子定数が等しいＧａＮ層２０２ｄから構成している。斯かる構成とすることで、さらに結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００６４】
次に、上記図５、図６に示すＬＥＤチップの各３族窒化物半導体層は、図１に示すＬＥＤチップと同様にＭＯＶＰＥ法によりサファイアからなる基板１上に形成される。基板１を非単結晶成長温度、例えば６００℃の成長温度に保持した状態にして、非単結晶のＡｌＮ層２０２ａと、Ａｌ_0.7Ｇａ_0.3Ｎ層２０２ｂと、Ａｌ_0.3Ｇａ_0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを順次成長することにより、多層構造からなるバッファ層２を形成する。
【００６５】
その後、基板１を例えば１１５０℃の成長温度に保持した状態にして、下地層３、ｎ型コンタクト層４を成長させる。次に、基板１を例えば８５０℃の成長温度に保持した状態にして、障壁層５ａ（６層）と井戸層５ｂ（５層）を交互に成長することによりＭＱＷからなる発光層５を形成し、さらに保護層６を成長する。最後に、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
【００６６】
上記結晶成長後、ＲＩＢＥ法等により、ｐ型コンタクト層８からｎ型コンタクト層４の層途中までをエッチング除去して、図６のようにＬＥＤチップの方形状の隅部の一ヶ所と周辺部とから構成される、ｎ型コンタクト層４が露出したｎ側電極形成領域を形成する。
【００６７】
その後、ｐ型コンタクト層８上のほぼ全面にＮｉ膜９ａ、Ａｕ膜９ｂを順次積層してｐ側透光性電極９を、さらにｐ側透光性電極９上の一部にＴｉ膜１０ａ、Ａｕ膜１０ｂを順次積層してｐ側パッド電極１０を形成し、また、ｎ型コンタクト層４の上記ｎ側電極形成領域上にＡｌからなるｎ側電極１１を形成した後、５００℃で熱処理する。このようにして図５、図６の構造のＬＥＤチップが作製される。
【００６８】
なお、本参考の形態では、組成の徐々に異なる多層膜を有するバッファ層を用いて３族窒化物半導体を形成したが、組成の連続的に変化するバッファ層を用いてもよい。
【００６９】
加えて、第１の参考の形態においては、ＡｌＮ層２ａとＧａＮ層２ｂを交互に４周期積層した多層構造からなるバッファ層２上に、３族窒化物半導体を成長している。また、第２の参考の形態においては、ＡｌＮ層２０２ａと、Ａｌ_0.7Ｇａ_0.3Ｎ層２０２ｂと、Ａｌ_0.3Ｇａ_0.7Ｎ層２０２ｃと、ＧａＮ層２０２ｄを積層した多層構造からなるバッファ層２上に、３族窒化物半導体を成長している。第１および第２の参考の形態バッファ層２は、組成の異なる複数の窒化物の層から構成されている。斯かる構成とすることで、結晶欠陥等を低減した信頼性の高い３族窒化物半導体を用いた半導体素子が得られると同時に、前記半導体素子を再現性よく製造できる。
【００７０】
上記参考の形態１乃至２では、ｐ側透光性電極９の略中央部にｐ側パッド電極１０を設置したが、ｐ側パッド電極１０の設置位置はｐ側透光性電極９上であればいずれの位置にあってもよく、例えば、ｎ側電極１１と反対側の隅部や辺部に設置してもよい。また、ｐ側パッド電極１０とｎ側電極１１の形状は、それぞれ丸、方形、三角形等任意の形状でよい。さらにｐ側パッド電極１０とｎ側電極１１は同一形状を有していてもよい。加えて、ｐ側パッド電極１０はｐ側透光性電極９上に線状の補助電極を有していてもよい。また、ｐ側電極として、ｐ側パッド電極１０のみでもよい。例えば、図７〜図２５に示す電極配置、形状が考えられる。
【００７１】
なお、ｐ側透光性電極９上にＳｉ酸化物、Ｓｉ窒化物等の透光性の保護膜を設けてもよい。
【００７２】
図２６は、この発明の第３の参考の形態を示し、図２６はＧａＩｎＮを発光層として用いた３族窒化物半導体からなる半導体レーザ素子（以下ＬＤチップという）の縦断面図である。
【００７３】
図２６において、ｎ型（１１１）面を基板表面とするＳｉからなる基板１上に例えば層厚２．５ｎｍのＮドープｎ型のＳｉＣ層３０２ａと、例えば層厚２．５ｎｍのＳｉドープｎ型のＧａＮ層３０２ｂを交互に例えば４周期積層した多層構造からなるバッファ層２が形成されている。
【００７４】
多層構造からなるバッファ層２上には、順次ｎ型ＧａＮからなる層厚０．５μｍのｎ型下地層３０３、ｎ型Ａｌ_0.25Ｇａ_0.75Ｎからなる層厚０．５μｍのｎ型クラッド層３０４、活性層として層厚５ｎｍのアンドープＧａＮ障壁層５ａ（６層）と層厚５ｎｍのアンドープＧａ_0.85Ｉｎ_0.15Ｎ井戸層５ｂ（５層）とが交互に積層されたＭＱＷからなる発光層５、ｐ型Ａｌ_0.25Ｇａ_0.75Ｎからなる層厚０．５μｍのｐ型クラッド層７、ｐ型ＧａＮからなる層厚５０ｎｍのｐ型コンタクト層８が形成されている。さらに、ｐ型コンタクト層８上には幅約２μｍのｐ型コンタクト層８に接合するｐ電極３１０と、基板１の裏面にはｎ側電極１１が形成されている。
【００７５】
比較のため、Ｓｉからなる基板１上に単層の層厚２０ｎｍのＳｉＣ層からなるバッファ層あるいは単層の層厚２０ｎｍのＧａＮ層からなるバッファ層上に、ＧａＮ層を約３μｍ成長した試料を作製した。この試料においては、単結晶のＧａＮ層を得ることはできなかった。
【００７６】
ここで、本参考の形態では、バッファ層２は層厚２．５ｎｍのＳｉＣ層３０２ａと、層厚２．５ｎｍのＧａＮ層３０２ｂを交互に例えば４周期積層した多層構造から構成され、多層構造は少なくとも１つの窒化物の層を含むことを特徴とする。斯かる構成とすることで、良好な表面平坦性及び良好な結晶性を有する３族窒化物半導体が得られる。この結果、本参考の形態において良好な特性を有するＬＤを作製できる。
【００７７】
次に、上記図２６に示すＬＤチップの各３族窒化物半導体層は、図１に示すＬＥＤチップと同様にＭＯＶＰＥ法によりＳｉからなる基板１上に形成される。基板１を非単結晶成長温度、例えば６００℃の成長温度に保持した状態にして、Ｈ₂からなるキャリアガス、原料ガスとしてＳｉＨ₄、Ｃ₃Ｈ₈、ドーパントガスとしてＮ₂を用いて非単結晶のＮドープｎ型のＳｉＣ層３０２ａと、Ｈ₂及びＮ₂からなるキャリアガス、原料ガスとしてＮＨ₃、ＴＭＧａ、ドーパントガスとしてＳｉＨ₄を用いて非単結晶のＳｉドープｎ型のＧａＮ層３０２ｂを交互に４周期成長することにより、多層構造からなるバッファ層２を形成する。
【００７８】
その後、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｎ型下地層３０３、ｎ型クラッド層３０４を成長させる。次に、基板１を例えば８５０℃の成長温度に保持した状態にして、障壁層５ａ（６層）と井戸層ｂ（５層）を交互に成長することによりＭＱＷからなる発光層５を成長する。最後に、基板１を例えば１１５０℃の成長温度に保持した状態にして、ｐ型クラッド層７、ｐ型コンタクト層８を成長させる。
【００７９】
その後、ｐ型コンタクト層４７上にストライプ状のｐ側電極３１０を形成し、また、Ｓｉからなる基板１の裏面にｎ側電極１１を形成した後、５００℃で熱処理する。このようにして図２６の構造のＬＤチップが作製される。
【００８０】
上記参考の形態１乃至３では、３族窒化物半導体を用いたＬＥＤ素子、ＬＤ素子について説明したが、他の発光素子や、受光素子、電界効果トランジスタ等の電子デバイスをはじめとする他の半導体素子へも応用できる。
【００８１】
上記参考の形態１乃至３では、バッファ層を構成する材料としてＡｌＮとＧａＮおよびＡｌＧａＮあるいはＳｉＣを用いたが、ＢＮやＩｎＮ等の他の３族窒化物半導体やこれらの混晶を用いてもよい。また、Ｓｉ、Ｇｅ、ＳｉＣ、あるいはＧａＰ、ＧａＡｓ等の３−５族化合物半導体や２−６族化合物半導体を用いてもよい。
【００８２】
また、上記参考の形態１乃至２では、基板として（０００１）面あるいは（１１−２０）面を基板表面とするサファイアを用いたが、他の面方位のサファイア基板を用いてもよい。また、基板としてサファイア、Ｓｉ以外に、スピネル、ＳｉＣ、ＧａＰ、ＧａＡｓ等を用いてもよい。
【００８３】
加えて、３族窒化物半導体の結晶構造として、ウルツ鉱型であっても閃亜鉛鉱型構造であってもよい。
【００８４】
【発明の効果】
以上詳述した如く、本発明半導体素子およびその製造方法によれば、基板と３族窒化物半導体からなる能動素子領域との間に、多層構造を有するバッファ層を備えたことによって、性能を劣化させる原因となる結晶欠陥が少なく表面の平坦な信頼性の高い３族窒化物半導体を用いた半導体素子を作製可能となると同時に、前記半導体素子を再現性よく作製可能となった。
【図面の簡単な説明】
【図１】本発明半導体素子に係わる第１参考の形態の縦断面図である。
【図２】本発明半導体素子に係わる第１参考の形態の上面平面図である。
【図３】Ｘ線ロッキングカーブ半値幅のバッファ層厚依存性を示す図である
。
【図４】本発明半導体素子に係わる第１参考の形態における本発明の実施例の縦断面図である。
【図５】本発明半導体素子に係わる第２参考の形態の縦断面図である。
【図６】本発明半導体素子に係わる第２参考の形態の上面平面図である。
【図７】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図８】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図９】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１０】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１１】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１２】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１３】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１４】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１５】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１６】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１７】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１８】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図１９】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２０】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２１】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２２】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２３】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２４】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２５】本発明半導体素子に係わる第１あるいは第２参考の形態の斜視図である。
【図２６】本発明半導体素子に係わる第３参考の形態の縦断面図である。
【符号の説明】
１…基板、２…バッファ層、２ａ…ＡｌＮ層、２ｂ…ＧａＮ層、３…下地層、
４…ｎ型コンタクト層、５…発光層、５ａ…障壁層、５ｂ…井戸層、
６…保護層、７…ｐ型クラッド層、８…ｐ型コンタクト層、
９…ｐ側透光性電極、１０…ｐ側パッド電極、１１…ｎ側電極、
１０２ａ…ＡｌＮ層、１０２ｂ…ＧａＮ層、
２０２ａ…ＡｌＮ層、２０２ｂ…Ａｌ_0.7Ｇａ_0.3Ｎ層、
２０２ｃ…Ａｌ_0.3Ｇａ_0.7Ｎ層、２０２ｄ…ＧａＮ層、
３０２ａ…ＳｉＣ層、３０２ｂ…ＧａＮ層、
３０３…ｎ型下地層、３０４…ｎ型クラッド層、３１０…ｐ電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light-receiving / light-emitting device or an electronic device using a group III nitride semiconductor.
[0002]
[Prior art]
Semiconductor devices using Group III nitride semiconductors such as GaN, InGaN, AlGaN, and AlGaInN are used as light-receiving / light-emitting devices for light in the visible to ultraviolet region, as well as environmentally resistant electronic devices or mobile communication devices used at high temperatures. It is expected to be applied as a high-frequency high-power electronic device used in a semiconductor device.
[0003]
Usually, these group III nitride semiconductor devices are formed on a substrate made of a material such as sapphire or silicon carbide having a lattice constant that is significantly different from that of the group III nitride semiconductor, by a metal organic chemical vapor deposition (MOVPE) method or a molecular beam epitaxial growth (MOVPE) method. It has an active element region made of a group III nitride semiconductor formed by heteroepitaxial growth by MBE). As a method for obtaining a group III nitride semiconductor having few crystal defects at a practical level in epitaxial growth of a group III nitride semiconductor on a substrate having such a large difference in lattice constant, a method conventionally reported in, for example, JP-A-2-229476 has been reported. As described above, a method is known in which a single-layer buffer layer made of AlN is grown on a sapphire substrate at a low temperature of, for example, 600 ° C., and then GaN is grown at a high temperature of, for example, 1150 ° C. Also, Japanese Journal of Applied Physics, Vol. 30, page L1705 shows a method of using a single-layer GaN grown at a low temperature of 450 to 600 ° C. as the buffer layer.
[0004]
[Problems to be solved by the invention]
However, the group III nitride semiconductor grown by the above-described method still has a large amount of crystal defects, and deteriorates the performance of the group III nitride semiconductor device. Therefore, development of an element structure for obtaining a high-performance group III nitride semiconductor element with reduced crystal defects and the like and a method of manufacturing the same are desired.
[0005]
When a single AlN buffer layer is used for epitaxially growing GaN on a sapphire substrate by MOVPE, crystal defects in GaN increase as the buffer layer becomes thicker than 12 nm. On the other hand, as the thickness of the buffer layer becomes thinner than 10 nm, the flatness of the growth surface of GaN deteriorates. Such an increase in crystal defects in GaN or deterioration of the flatness of the growth surface is due to the property of the semiconductor element.
In order to obtain good device characteristics, it is necessary to precisely control the thickness of the AlN buffer layer within the range of 10 to 12 nm.
[0006]
As described above, the crystallinity of the group III nitride semiconductor is easily affected by the thickness, composition, and the like of the buffer layer. Therefore, in order to obtain a group III nitride semiconductor having good crystallinity, it is necessary to strictly control the thickness and composition of the buffer layer.
[0007]
However, the reaction products inside the reaction tube of the crystal growth equipment and on the susceptor of the substrate
Due to the adhesion, the flow of the raw material gas and the substrate temperature change with time, and the crystal growth rate changes. Therefore, it is extremely difficult to strictly control the thickness of the buffer layer, and the deviation of the thickness of the buffer layer from the optimum value causes an increase in defects and irregularities on the growth surface in the group III nitride semiconductor, It has been difficult to obtain a highly reliable group III nitride semiconductor device having few crystal defects and the like which cause deterioration of device performance with good reproducibility. In addition, since the thickness of the buffer layer has a non-uniformity of 20 to 30% in a portion of about 40% in the substrate surface, the difference in characteristics of the group III nitride semiconductor is large in the substrate surface, and the production yield is large. Lower.
[0008]
Therefore, there is a demand for the development of an element structure capable of producing a semiconductor element using a group III nitride semiconductor having few crystal defects and having a flat surface with good reproducibility, and a method of manufacturing the same.
[0009]
It is an object of the present invention to provide a semiconductor element using a highly reliable group III nitride semiconductor having a flat surface and few crystal defects which cause deterioration of performance, and at the same time to provide the semiconductor element with good reproducibility. It is in.
[0010]
Another object of the present invention is to provide a method of manufacturing a semiconductor device using a highly reliable group III nitride semiconductor having a flat surface and few crystal defects which cause performance degradation, and at the same time, reproducing the semiconductor device. It is to provide a good manufacturing method.
[0011]
[Means for Solving the Problems]
In order to solve such a problem, a semiconductor element according to the present application is a semiconductor element having an active element region made of a group III nitride semiconductor on a substrate, and a multi-layer structure between the substrate and the active element region. A buffer layer having a structure is provided.
[0012]
Further, the buffer layer includes an island-shaped layer.
[0013]
Further, the uppermost layer of the buffer layer is a layer made of a substance having a lattice constant closest to the Group III nitride semiconductor among the layers constituting the buffer layer.
[0014]
In addition, the layers constituting the buffer layer are stacked from the substrate side to the group III nitride semiconductor side in an order in which a lattice constant difference between the group III nitride semiconductor and the material constituting each layer becomes smaller. It is characterized by having.
[0015]
Further, the buffer layer includes at least one nitride layer.
[0016]
Further, the buffer layer includes a plurality of nitride layers having different compositions.
[0017]
Further, the nitride is a nitride of one or more elements selected from B, Al, Ga, and In.
[0018]
In a method of manufacturing a semiconductor device in which an active element region made of a group III nitride semiconductor is formed on a substrate, a buffer layer having a multilayer structure is formed between the substrate and the active element region. It is characterized in that it is formed at a lower temperature.
[0019]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the first of the present invention reference The embodiment will be described with reference to the drawings. Book reference Is characterized in that a group III nitride semiconductor is formed on a buffer layer having a periodic multilayer structure.
[0020]
1 and 2 show a first embodiment of the present invention. reference FIG. 2 is a top plan view of a light emitting diode element (hereinafter, referred to as an LED chip) made of a group III nitride semiconductor using GaInN as a light emitting layer, and FIG. 1 is a vertical cross-sectional view taken along a line AB in FIG. .
[0021]
In FIG. 1, for example, a multilayer structure in which, for example, an AlN layer 2a having a layer thickness of 2.5 nm and a GaN layer 2b having a layer thickness of 2.5 nm, for example, are alternately laminated on a substrate 1 made of sapphire having a (0001) plane as a substrate surface, for example, four periods. A buffer layer 2 having a structure is formed. On the buffer layer 2, an underlayer 3 made of undoped GaN having a layer thickness of 1 μm, and an n-type contact layer 4 made of Si-doped GaN also serving as an n-type cladding layer having a layer thickness of 5 μm are formed in this order.
[0022]
On the n-type contact layer 4, a barrier layer 5a (six layers) made of undoped GaN having a layer thickness of 5 nm and an undoped Ga layer having a layer thickness of 5 nm are formed. _0.65 In _0.35 N well layers 5b (five layers) are alternately stacked to form a light emitting layer 5 composed of multiple quantum wells (MQW). Further, on the light emitting layer 5, in order to prevent crystal deterioration of the light emitting layer. A protective layer 6 made of undoped GaN having a layer thickness of 10 nm is formed. On the protective layer 6, a Mg-doped Al layer having a thickness of 0.15 μm _0.05 Ga _0.95 A p-type cladding layer 7 made of N and a p-type contact layer 8 made of Mg-doped GaN having a layer thickness of 0.3 μm are sequentially formed.
[0023]
1 and 2, a part of the region from the p-type contact layer 8 to a predetermined position in the n-type contact layer 4 is removed, and the n-type contact layer 4 is exposed. On the upper surface of the p-type contact layer 8, a p-side translucent electrode 9 composed of, for example, a 2 nm-thick Ni film 9a, for example, a 4 nm-thick Au film 9b is formed, and further thereon, for example, a 30-nm-thick Ti film A p-side pad electrode 10 made of 10a, for example, an Au film 10b having a thickness of 500 nm is formed. On the n-side electrode formation region where the n-type contact layer 4 is exposed, an n-side electrode 11 made of, for example, an Al film having a thickness of 500 nm is formed.
[0024]
Next, a method of manufacturing the above LED will be described. In the present embodiment, each semiconductor is formed by the MOVPE method.
[0025]
First, after placing the substrate 1 in the MOVPE apparatus, the substrate 1 is kept at a non-single crystal growth temperature, for example, at a growth temperature (substrate temperature) of 600 ° C. _Two And N _Two Carrier gas (H _Two Is about 50%), and NH is used as a source gas. _Three A non-single crystal undoped AlN layer 2a having a thickness of 2.5 nm and a GaN layer 2b having a thickness of 2.5 nm are alternately grown on the substrate 1 for four periods using trimethylaluminum (TMAl) and trimethylgallium (TMGa). Thereby, the buffer layer 2 having a layer thickness of 20 nm and having a multilayer structure is formed.
[0026]
Thereafter, the substrate 1 is maintained at a growth temperature of a single crystal, preferably 1000 to 1200 ° C., for example, 1150 ° C. _Two And N _Two Carrier gas (H _Two Is about 50%), and NH is used as a source gas. _Three And a base layer 3 of single-crystal undoped GaN having a thickness of 1 μm is grown on the buffer layer 2 at a growth rate of about 3 μm / h using TMGa.
[0027]
Subsequently, while maintaining the substrate 1 at a single crystal growth temperature, preferably at a growth temperature of 1000 to 1200 ° C., for example, 1150 ° C., _Two And N _Two Carrier gas (H _Two Is about 50%), and NH is used as a source gas. _Three And TMGa, SiH as a dopant gas _Four Is used to grow an n-type contact layer 4 made of single crystal Si-doped GaN with a thickness of 5 μm on the underlayer 3 at a growth rate of about 3 μm / h.
[0028]
Next, the substrate 1 is kept at a growth temperature of a single crystal, preferably 700 to 1000 ° C., for example, 850 ° C. _Two And N _Two Carrier gas (H _Two Is about 1 to 5%), and NH is used as a source gas. _Three Barrier layer 5a (six layers) of single-crystal undoped GaN having a thickness of 5 nm and single-crystal undoped Ga on n-type contact layer 4 using triethylgallium (TEGa) and trimethylindium (TMIn). _0.65 In _0.35 The light emitting layer 5 made of MQW is grown at a growth rate of about 0.4 nm / s by alternately growing the well layers 5b (five layers) having a layer thickness of 5 nm made of N, and further continuously, undoping a single crystal. A protective layer 6 made of GaN and having a thickness of 10 nm is grown at a growth rate of about 0.4 nm / s.
[0029]
Thereafter, the substrate 1 is kept at a growth temperature of a single crystal, preferably 1000 to 1200 ° C., for example, 1150 ° C. _Two And N _Two Carrier gas (H _Two Is about 1-3%), and NH is used as a source gas. _Three , TMGa, TMAl, and cyclopentadienyl magnesium (Cp _Two Mg), a single crystal Mg-doped Al _0.05 Ga _0.95 A p-type cladding layer 7 made of N and having a thickness of 0.15 μm is grown at a growth rate of about 3 μm / h.
[0030]
Next, the substrate 1 is kept at a growth temperature of a single crystal, preferably 1000 to 1200 ° C., for example, 1150 ° C. _Two And N _Two Carrier gas (H _Two Is about 1-3%), and NH is used as a source gas. _Three , TMGa, Cp as dopant gas _Two Using Mg, a p-type contact layer 8 of Mg-doped GaN having a thickness of 0.3 μm is grown on the p-type cladding layer 7 at a growth rate of about 3 μm / h.
[0031]
During the crystal growth of the p-type cladding layer 7 and the p-type contact layer 8, the hydrogen composition of the carrier gas is lowered to reduce the N content. _Two The Mg dopant can be activated without heat treatment in an atmosphere to obtain a p-type semiconductor layer with a high carrier concentration.
[0032]
After the crystal growth, a part of the p-type contact layer 8 to the middle of the n-type contact layer 4 is removed by etching by a reactive ion beam etching (RIBE) method or the like, and as shown in FIG. An n-side electrode formation region including the one portion and the peripheral portion, where the n-type contact layer 4 is exposed, is formed.
[0033]
Thereafter, a Ni film 9a and an Au film 9b are sequentially laminated almost on the entire surface of the p-type contact layer 8 to form a p-side light-transmitting electrode 9, and a Ti film 10a is formed on a part of the p-side light-transmitting electrode 9. The Au film 10b is sequentially laminated to form the p-side pad electrode 10 by a vacuum deposition method or the like, and the n-side electrode 11 made of Al is formed on the n-side electrode formation region of the n-type contact layer 4 by the vacuum deposition method or the like. Then, heat treatment is performed at 500 ° C. to bring the p-side light-transmitting electrode 9 and the n-side electrode 11 into ohmic contact with the p-type contact layer 8 and the n-type contact layer 4, respectively. Thus, the LED chip having the structure shown in FIGS. 1 and 2 is manufactured.
[0034]
Where the book reference In order to investigate the effectiveness of the buffer layer 2 having a multilayer structure in which the AlN layer 2a and the GaN layer 2b used in the above-described embodiment are alternately stacked, as shown in the following (1) to (7), A sample in which a buffer layer having a multilayer structure in which an AlN layer and a GaN layer are alternately laminated at 600 ° C. is grown while changing the total layer thickness in a range of 4 to 100 nm, and then the undoped GaN layer is grown at 1150 ° C. to grow about 3 μm. Was prepared.
(1) 4 nm thick buffer layer (4 cycles of 0.5 nm AlN layer and 0.5 nm GaN layer)
(2) 8 nm thick buffer layer (4 cycles of 1 nm AlN layer and 1 nm GaN layer)
(3) 12 nm thick buffer layer (4 cycles of 1.5 nm AlN layer and 1.5 nm GaN layer)
(4) 16 nm thick buffer layer (4 cycles of 2 nm AlN layer and 2 nm GaN layer)
(5) Buffer layer with a thickness of 20 nm (4 cycles of 2.5 nm AlN layer and 2.5 nm GaN layer)
(6) Buffer layer with a thickness of 50 nm (10 cycles of 2.5 nm AlN layer and 2.5 nm GaN layer)
(7) 100 nm thick buffer layer (20 cycles of 2.5 nm AlN layer and 2.5 nm GaN layer)
The film thickness of the samples (1) and (2) is a set value of the growth condition.
[0035]
Figure 4 In this reference form It consists of a GaInN light emitting layer using the buffer layer 2 of (1) and (2). It is an embodiment of the present invention. It is a longitudinal section of an LED chip. Observation with a transmission electron microscope revealed that the thin GaN layer 102b was no longer a continuous layer, but instead became an island as shown in FIG. 4 and was formed so as to be embedded in the AlN layer 102a. . Such an island-like phenomenon is caused by Al _X B _1-X As X in N increases, Al _1-Y Ga _Y As Y increases in N, Ga further increases. _1-Z In _Z In N, it occurs remarkably as Z increases and as the layer thickness decreases.
[0036]
As a comparative sample, a conventionally known single-layer GaN buffer layer or single-layer AlN buffer layer was grown on a sapphire substrate at 600 ° C. in a range of 4 to 100 nm. A sample grown by 3 μm was prepared.
[0037]
The surface flatness of the undoped GaN and the FWHM of X-ray rocking curve (XRC) of GaN were compared.
[0038]
First, the surface of the GaN layer was observed using an optical microscope, and the flatness of the surface was examined. Table 1 shows the dependence of the surface flatness on the thickness of the buffer layer. In the table, ○ indicates that the surface is extremely flat under an optical microscope, Δ indicates that there are irregularities under an optical microscope, and X indicates that the surface is cloudy and is visually observed. It indicates that the surface condition is poor. Here, the buffer layer thickness in the buffer layer having a multilayer structure (described as AlN / GaN in Table 1) is the total thickness of the AlN layer and the GaN layer constituting the multilayer structure.
[0039]
[Table 1]

[0040]
In the case of the buffer layer having a multilayer structure according to the present invention, the surface flatness of the GaN layer formed thereon is good when the thickness of the buffer layer is in the range of 6 to 80 nm. On the other hand, when the conventional single-layer AlN buffer layer or single-layer GaN buffer layer is used, the flatness of the GaN growth surface deteriorates as the layer thickness becomes thinner than 10 nm or 15 nm, respectively.
[0041]
Next, the effect of the buffer layer thickness on the crystallinity of undoped GaN formed on the buffer layer will be described. FIG. 3 shows the buffer layer thickness dependence of the XRC half width, and shows that the smaller the half width, the better the crystallinity.
[0042]
Regardless of the type of buffer layer, the crystallinity of the GaN layer formed on the buffer layer is degraded with an increase in the buffer layer thickness. In this case (indicated by a circle in the figure), a GaN layer having the best crystallinity can be obtained as compared with a conventional single-layer AlN buffer layer (in the figure) or a single-layer GaN buffer layer (in the figure). It has been found. For example, in order to obtain a crystalline GaN layer having a crystallinity equal to or higher than that obtained when a single AlN buffer layer having a thickness of 12 nm is used, when a single GaN buffer layer is used, a thickness of about 40 nm or less is obtained. When a buffer layer having a layer thickness and a multilayer structure is used, the layer thickness may be about 80 nm or less.
[0043]
As is clear from the results shown in Table 1 and FIG. 3, as described above, by using the buffer layer having the multilayer structure of the present invention, good surface flatness and good crystallinity can be obtained over a wide range of buffer layer thickness. It is possible to obtain a group III nitride semiconductor having properties. For example, in order to obtain a GaN layer having a crystallinity equal to or higher than that obtained when an AlN buffer layer having a layer thickness of 10 to 12 nm is used, a layer having a thickness of 15 to 40 nm is used even when a single GaN buffer layer is used. In contrast to the case where the buffer layer having a multilayer structure of the present invention is used, the thickness may be 6 to 80 nm.
[0044]
For this reason, according to the present invention, it is possible to suppress the adverse effect due to the deviation of the buffer layer thickness from the optimum value due to the reproducibility of the layer thickness of the crystal growth apparatus, and thus a good Group III nitride semiconductor can be obtained with good reproducibility. Alternatively, even if the thickness of the buffer layer is not uniform in the substrate surface, a good Group III nitride semiconductor can be obtained over most of the substrate surface.
[0045]
Book with such a configuration reference In the embodiment, the buffer layer 2 has a multilayer structure in which the AlN layer 2a and the GaN layer 2b are alternately stacked for four periods. Therefore, a group III nitride semiconductor having good surface flatness and good crystallinity can be obtained, and a semiconductor element using a highly reliable group III nitride semiconductor with reduced crystal defects and the like can be obtained. Semiconductor elements can be manufactured with good reproducibility.
[0046]
Next, the material constituting the uppermost layer of the buffer layer was examined. Examples of the above (1) to (7) And reference examples In each case, the GaN layer was used as the uppermost layer. However, for comparison, a buffer layer having a layer thickness of 10.5 nm with the AlN layer as the uppermost layer (four 1.5 nm AlN layers and three 1.5 nm GaN layers) A sample in which a GaN layer was grown by about 3 μm was prepared. In this buffer layer, the uppermost layer of the buffer layer is composed of an underlayer made of undoped GaN (a-axis lattice constant of 0.316 nm) and an AlN (a-axis lattice constant of 0.311 nm) layer having a different lattice constant. . The XRC half width of the GaN layer of this sample was 350 to 400 seconds.
[0047]
On the other hand, on the buffer layer having a thickness of 12 nm (four periods of an AlN layer of 1.5 nm and a GaN layer of 1.5 nm) of the reference example (3) in which the uppermost layer of the buffer layer is composed of a GaN layer. The XRC half-width of the GaN layer is about 300 seconds, the half-width of 50 to 100 seconds is narrow, and the crystallinity is improved by using the GaN layer as the uppermost layer of the buffer layer.
[0048]
Book reference In the embodiment, the uppermost layer of the buffer layer 2 having a multilayer structure is composed of the GaN layer 2b having the same lattice constant as the underlayer 3 made of undoped GaN. With such a structure, a highly reliable semiconductor device using a group III nitride semiconductor with further reduced crystal defects and the like can be obtained, and the semiconductor device can be manufactured with high reproducibility.
[0049]
In addition, the thickness of each layer constituting the buffer layer was examined. For comparison, a sample in which a GaN layer was grown by about 3 μm on a buffer layer having a layer thickness of 8 nm (two periods of a 2 nm AlN layer and a 2 nm GaN layer) was prepared. When the flatness of the surface of the GaN layer of this sample was examined, the unevenness such as the presence of many pits was remarkable. On the other hand, the GaN layer on the buffer layer having a layer thickness of 8 nm (four periods of the AlN layer of 1 nm and the GaN layer of 1 nm) was extremely flat in the above-mentioned embodiment (2).
[0050]
In the buffer layer having a layer thickness of 8 nm (4 cycles of an AlN layer of 1 nm and a GaN layer of 1 nm) of the embodiment (2) described above, the multilayer structure includes island-like layers. With such a configuration, even when the layer thickness is as thin as 8 nm, a semiconductor element using a highly reliable group III nitride semiconductor with reduced crystal defects and the like can be obtained, and the semiconductor element can be reproducibly manufactured. Can be manufactured well.
[0051]
As a result, when a forward voltage is applied between the p-side pad electrode 10 and the n-side electrode 11 of the LED chip, light emission of a wavelength of about 460 nm is obtained. About 20%.
[0052]
Therefore, the characteristics of the LED chip made of the group III nitride semiconductor are improved, and the production yield is improved.
[0053]
The book reference In the embodiment, AlN and GaN having the same thickness are alternately stacked, but the same effect can be obtained even if the thickness of AlN and GaN is different.
[0054]
Also book reference In the embodiment, the n-side electrode 11 is installed by etching one corner of the LED chip in a square shape to the middle of the n-type contact layer 4 as shown in FIG. May be any position, for example, one position at the center of the side of the LED chip.
[0055]
In addition, the book reference In the embodiment, the n-type contact layer 4 is exposed by removing the four sides of the peripheral portion of the LED chip by etching, but it is not necessary to etch all the four sides of the peripheral portion, and even if the etching of the peripheral portion is omitted. Good.
[0056]
Hereinafter, the second embodiment of the present invention reference The embodiment will be described with reference to the drawings. First reference In the embodiment, a buffer layer having a periodic multilayer structure is used. reference The semiconductor device according to the embodiment is characterized in that a buffer layer having a multilayer film whose composition gradually changes is used.
[0057]
5 and 6 show a second embodiment of the present invention. reference FIG. 6 is a top plan view of an LED chip made of a group III nitride semiconductor using GaInN as a light emitting layer, and FIG. 5 is a vertical sectional view taken along line CD of FIG.
[0058]
In FIG. 5, an AlN layer 202a having a thickness of 2.5 nm and an AlN layer having a thickness of 2.5 nm are formed on a substrate 1 made of sapphire having a (11-20) plane as a substrate surface. _0.7 Ga _0.3 N layer 202b, Al having a thickness of 2.5 nm _0.3 Ga _0.7 A buffer layer 2 having a total layer thickness of 10 μm and a multilayer structure formed by sequentially laminating an N layer 202c and a GaN layer 202d having a thickness of 2.5 nm is formed.
[0059]
On the buffer layer 2 having a multilayer structure, an underlayer 3 of undoped GaN having a thickness of 1 μm, an n-type contact layer 4 of 5 μm thickness, a light emitting layer 5 of MQW of GaInN, a protective layer 6 of 10 nm thickness, A p-type cladding layer 7 having a thickness of 0.15 μm and a p-type contact layer 8 having a thickness of 0.3 μm are formed in this order. On the p-type contact layer 8, a p-side translucent electrode 9 and a p-side pad electrode are provided. Reference numeral 10 denotes an n-side electrode 11 formed in an n-side electrode formation region where the n-type contact layer 4 is exposed.
[0060]
Book reference In the example, the XRC half width of the underlayer 3 made of non-doped GaN was about 300 seconds, and the surface of the underlayer 3 made of non-doped GaN was flat. On the other hand, as a comparative example, reference The XRC half-width of the GaN layer grown on the single-layer AlN buffer layer having a thickness of 10 nm, which is the same as that of the example, is about 350 seconds as shown in FIG. Further, as shown in Table 1, the surface flatness of the GaN layer grown on the single-layer GaN buffer layer having a thickness of 10 nm is poor. Book reference In the example, a group III nitride semiconductor having better surface flatness and better crystallinity than the comparative example is obtained.
[0061]
Book reference In the embodiment, the buffer layer 2 includes an AlN layer 202a (lattice constant: 0.311 nm) and an AlN layer 202a. _0.7 Ga _0.3 N layer 202b (lattice constant 0.313 nm) and Al _0.3 Ga _0.7 It has a multilayer structure in which an N layer 202c (lattice constant 0.314 nm) and a GaN layer 202d (lattice constant 0.316 nm) are stacked. Here, the layers constituting the buffer layer are stacked from the substrate 1 side to the GaN underlayer 3 in an order in which the lattice constant difference between the GaN underlayer 3 and the material constituting each layer of the buffer layer becomes small. I have. With such a structure, a highly reliable semiconductor element using a group III nitride semiconductor with reduced crystal defects and the like can be obtained, and the semiconductor element can be manufactured with high reproducibility.
[0062]
As a result, the book reference The characteristics of the LED in the form of reference In particular, the buffer layer does not need to have a periodic multilayer structure, and the buffer layer has a light emission intensity which is about the same as that of a conventional single-layer AlN buffer layer or single-layer GaN buffer layer. The emission intensity was improved by 40%. In addition, the book reference Also in the embodiment, even if the layer thickness of the buffer layer 32 having a multilayer structure was increased by three times, no deterioration in characteristics was observed, and the production yield of the LED was improved.
[0063]
Also book reference Also in the embodiment, the uppermost layer of the buffer layer 2 having a multilayer structure is formed of the GaN layer 202d having the same lattice constant as the underlayer 3 made of undoped GaN. With such a structure, a highly reliable semiconductor device using a group III nitride semiconductor with further reduced crystal defects and the like can be obtained, and the semiconductor device can be manufactured with high reproducibility.
[0064]
Next, each group III nitride semiconductor layer of the LED chip shown in FIGS. 5 and 6 is formed on the substrate 1 made of sapphire by the MOVPE method similarly to the LED chip shown in FIG. With the substrate 1 kept at a non-single-crystal growth temperature, for example, at a growth temperature of 600 ° C., a non-single-crystal AlN layer 202 a _0.7 Ga _0.3 N layer 202b and Al _0.3 Ga _0.7 The buffer layer 2 having a multilayer structure is formed by sequentially growing the N layer 202c and the GaN layer 202d.
[0065]
Thereafter, the substrate 1 is kept at a growth temperature of, for example, 1150 ° C., and the underlying layer 3 and the n-type contact layer 4 are grown. Next, the substrate 1 is maintained at a growth temperature of, for example, 850 ° C., and the barrier layers 5 a (six layers) and the well layers 5 b (five layers) are alternately grown to form the light emitting layer 5 made of MQW. Then, a protective layer 6 is further grown. Finally, with the substrate 1 kept at a growth temperature of, for example, 1150 ° C., the p-type cladding layer 7 and the p-type contact layer 8 are grown.
[0066]
After the crystal growth, the part from the p-type contact layer 8 to the middle of the n-type contact layer 4 is removed by etching by the RIBE method or the like, and one corner and the peripheral part of the square shape of the LED chip as shown in FIG. And an n-side electrode formation region where the n-type contact layer 4 is exposed is formed.
[0067]
Thereafter, a Ni film 9a and an Au film 9b are sequentially laminated almost on the entire surface of the p-type contact layer 8 to form a p-side light-transmitting electrode 9, and a Ti film 10a is formed on a part of the p-side light-transmitting electrode 9. Au films 10b are sequentially laminated to form a p-side pad electrode 10, and an n-side electrode 11 made of Al is formed on the n-side electrode formation region of the n-type contact layer 4, and then heat-treated at 500 ° C. . Thus, the LED chip having the structure shown in FIGS. 5 and 6 is manufactured.
[0068]
The book reference In the embodiment, the group III nitride semiconductor is formed using a buffer layer having a multilayer film whose composition is gradually changed, but a buffer layer whose composition continuously changes may be used.
[0069]
In addition, the first reference In the embodiment, a group III nitride semiconductor is grown on a buffer layer 2 having a multilayer structure in which an AlN layer 2a and a GaN layer 2b are alternately stacked for four periods. Also, the second reference In the embodiment, the AlN layer 202a _0.7 Ga _0.3 N layer 202b and Al _0.3 Ga _0.7 A group III nitride semiconductor is grown on the buffer layer 2 having a multilayer structure in which an N layer 202c and a GaN layer 202d are stacked. First and second reference The buffer layer 2 is composed of a plurality of nitride layers having different compositions. With such a structure, a highly reliable semiconductor element using a group III nitride semiconductor with reduced crystal defects and the like can be obtained, and the semiconductor element can be manufactured with high reproducibility.
[0070]
the above reference In the first and second embodiments, the p-side pad electrode 10 is installed at a substantially central portion of the p-side translucent electrode 9, but the installation position of the p-side pad electrode 10 may be any position on the p-side translucent electrode 9. May be provided, for example, at a corner or a side opposite to the n-side electrode 11. Further, the shapes of the p-side pad electrode 10 and the n-side electrode 11 may be arbitrary shapes such as a circle, a square, and a triangle. Further, the p-side pad electrode 10 and the n-side electrode 11 may have the same shape. In addition, the p-side pad electrode 10 may have a linear auxiliary electrode on the p-side translucent electrode 9. Further, only the p-side pad electrode 10 may be used as the p-side electrode. For example, the electrode arrangements and shapes shown in FIGS.
[0071]
Note that a light-transmitting protective film such as Si oxide or Si nitride may be provided on the p-side light-transmitting electrode 9.
[0072]
FIG. 26 shows a third embodiment of the present invention. Reference form FIG. 26 is a longitudinal sectional view of a semiconductor laser device (hereinafter referred to as an LD chip) made of a group III nitride semiconductor using GaInN as a light emitting layer.
[0073]
In FIG. 26, an N-doped n-type SiC layer 302a having a layer thickness of, for example, 2.5 nm and a Si-doped n-type Si layer having a layer thickness of, for example, 2.5 nm are formed on a substrate 1 made of Si having an n-type (111) plane as a substrate surface. The buffer layer 2 has a multilayer structure in which the GaN layers 302b are alternately stacked, for example, for four periods.
[0074]
On the buffer layer 2 having a multilayer structure, an n-type base layer 303 made of n-type GaN having a layer thickness of 0.5 μm and an n-type Al _0.25 Ga _0.75 N-type cladding layer 304 of 0.5 μm in thickness made of N, undoped GaN barrier layers 5 a (6 layers) of 5 nm in thickness as active layers and undoped Ga of 5 nm in thickness _0.85 In _0.15 A light emitting layer 5 composed of MQW in which N well layers 5b (five layers) are alternately stacked, p-type Al _0.25 Ga _0.75 A p-type cladding layer 7 made of N and having a thickness of 0.5 μm and a p-type contact layer 8 made of p-type GaN and having a thickness of 50 nm are formed. Further, on the p-type contact layer 8, a p-electrode 310 to be joined to the p-type contact layer 8 having a width of about 2 μm and an n-side electrode 11 on the back surface of the substrate 1 are formed.
[0075]
For comparison, a sample obtained by growing a GaN layer by about 3 μm on a buffer layer consisting of a single-layer SiC layer having a thickness of 20 nm on a substrate 1 consisting of Si or a buffer layer consisting of a GaN layer having a single layer thickness of 20 nm was used. Produced. In this sample, a single crystal GaN layer could not be obtained.
[0076]
Where the book reference In the embodiment, the buffer layer 2 has a multilayer structure in which a 2.5-nm-thick SiC layer 302a and a 2.5-nm-thick GaN layer 302b are alternately stacked, for example, for four periods, and the multilayer structure includes at least one nitride. Characterized by including a layer of With such a structure, a group III nitride semiconductor having good surface flatness and good crystallinity can be obtained. As a result, the book reference In this mode, an LD having good characteristics can be manufactured.
[0077]
Next, each group III nitride semiconductor layer of the LD chip shown in FIG. 26 is formed on the substrate 1 made of Si by the MOVPE method similarly to the LED chip shown in FIG. With the substrate 1 kept at a non-single crystal growth temperature, for example, at a growth temperature of 600 ° C., H _Two Gas consisting of SiH as a source gas _Four , C _Three H ₈ , N as a dopant gas _Two And a non-single-crystal N-doped n-type SiC layer 302a _Two And N _Two Gas consisting of _Three , TMGa, SiH as a dopant gas _Four The buffer layer 2 having a multilayer structure is formed by alternately growing the non-single-crystal Si-doped n-type GaN layer 302b for four periods by using the method described above.
[0078]
Thereafter, the substrate 1 is kept at a growth temperature of, for example, 1150 ° C., and the n-type underlayer 303 and the n-type clad layer 304 are grown. Next, the substrate 1 is maintained at a growth temperature of, for example, 850 ° C., and the barrier layers 5 a (six layers) and the well layers b (five layers) are alternately grown to grow the light emitting layer 5 made of MQW. . Finally, with the substrate 1 kept at a growth temperature of, for example, 1150 ° C., the p-type cladding layer 7 and the p-type contact layer 8 are grown.
[0079]
Thereafter, a stripe-shaped p-side electrode 310 is formed on the p-type contact layer 47, and the n-side electrode 11 is formed on the back surface of the substrate 1 made of Si, and then heat-treated at 500 ° C. Thus, an LD chip having the structure shown in FIG. 26 is manufactured.
[0080]
the above reference In the first to third embodiments, an LED element and an LD element using a group III nitride semiconductor have been described. However, the present invention is applicable to other light emitting elements, light receiving elements, and other semiconductor elements including electronic devices such as field effect transistors. Can also be applied.
[0081]
the above reference In the first to third embodiments, AlN, GaN, AlGaN, or SiC are used as the material forming the buffer layer. However, other group III nitride semiconductors such as BN and InN, and mixed crystals thereof may be used. Alternatively, a Group 3-5 compound semiconductor or a Group 2-6 compound semiconductor such as Si, Ge, SiC, GaP, or GaAs may be used.
[0082]
Also, the above reference In the first and second embodiments, sapphire having a (0001) plane or a (11-20) plane as a substrate surface is used as the substrate, but a sapphire substrate having another plane orientation may be used. Further, in addition to sapphire and Si, spinel, SiC, GaP, GaAs or the like may be used as the substrate.
[0083]
In addition, the crystal structure of the group III nitride semiconductor may be a wurtzite type or a zinc blende type structure.
[0084]
【The invention's effect】
As described above in detail, according to the semiconductor device and the method of manufacturing the same of the present invention, the performance is degraded by providing the buffer layer having a multilayer structure between the substrate and the active device region made of the group III nitride semiconductor. A semiconductor device using a highly reliable group III nitride semiconductor with a flat surface and high reliability can be manufactured, and the semiconductor device can be manufactured with high reproducibility.
[Brief description of the drawings]
FIG. 1 shows a first example of a semiconductor device according to the present invention. reference It is a longitudinal cross-sectional view of the form.
FIG. 2 shows a first example of the semiconductor device of the present invention. reference It is a top plan view of the form of FIG.
FIG. 3 is a diagram showing the buffer layer thickness dependence of the X-ray rocking curve half width.
.
FIG. 4 shows a first example of the semiconductor device of the present invention. reference In the form of The present invention It is a longitudinal cross-sectional view of the Example of FIG.
FIG. 5 shows a second example of the semiconductor device of the present invention. reference It is a longitudinal cross-sectional view of the form.
FIG. 6 shows a second example of the semiconductor device of the present invention. reference It is a top plan view of the form.
FIG. 7 shows a first or second embodiment of the semiconductor device of the present invention. reference It is a perspective view of a form.
FIG. 8 shows a first or second embodiment of the semiconductor device of the present invention. reference It is a perspective view of a form.
FIG. 9 shows a first or second embodiment of the semiconductor device of the present invention. reference It is a perspective view of a form.
FIG. 10 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 11 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 12 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 13 shows a first or second embodiment of the semiconductor device of the present invention. reference It is a perspective view of a form.
FIG. 14 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 15 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 16 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 17 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 18 shows a first or second semiconductor device according to the present invention. reference It is a perspective view of a form.
FIG. 19 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 20 is a view showing a first or second semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 21 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 22 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 23 shows a first or second semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 24 is a view showing a first or second semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 25 is a view showing a first or second embodiment of the semiconductor device according to the present invention; reference It is a perspective view of a form.
FIG. 26 is a third view related to the semiconductor device of the present invention; reference It is a longitudinal cross-sectional view of the form.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Substrate, 2 ... Buffer layer, 2a ... AlN layer, 2b ... GaN layer, 3 ... Underlayer,
4 n-type contact layer, 5 light-emitting layer, 5 a barrier layer, 5 b well layer,
6 protection layer, 7 p-type cladding layer, 8 p-type contact layer,
9 ... p-side translucent electrode, 10 ... p-side pad electrode, 11 ... n-side electrode,
102a ... AlN layer, 102b ... GaN layer,
202a ... AlN layer, 202b ... Al _0.7 Ga _0.3 N layer,
202c ... Al _0.3 Ga _0.7 N layer, 202d GaN layer,
302a ... SiC layer, 302b ... GaN layer,
303 ... n-type underlayer, 304 ... n-type cladding layer, 310 ... p-electrode

Claims

What is claimed is: 1. A semiconductor device having an active element region made of a group III nitride semiconductor on a substrate, comprising: an island-shaped nitride layer; and an island-shaped nitride layer between the substrate and the active element region. A buffer layer having a multi-layer structure in which nitride layers in which are embedded are alternately and periodically stacked .

2. The semiconductor according to claim 1 , wherein the uppermost layer of the buffer layer is a layer made of a substance having a lattice constant closest to the group III nitride semiconductor among the layers constituting the buffer layer. 3. element.

Each layer constituting the buffer layer is stacked from the substrate side to the group III nitride semiconductor side in an order in which a lattice constant difference between the group III nitride semiconductor and a material constituting each layer becomes smaller. The semiconductor device according to claim 1, wherein:

4. The semiconductor device according to claim 1 , wherein the nitride is a nitride of one or more elements selected from B, Al, Ga, and In .

In a method of manufacturing a semiconductor device in which an active element region made of a group III nitride semiconductor is formed on a substrate, an island-shaped nitride layer and an island-shaped nitride are provided between the substrate and the active element region. A method of manufacturing a semiconductor device, comprising: forming a buffer layer having a multilayer structure in which nitride layers in which layers are buried are alternately and periodically stacked at a temperature lower than a temperature at which the active element region is formed.