JP2003081697A - Nitride-based iii-v compound semiconductor substrate, production method of the same, production method of semiconductor light-emitting element and production method of semiconductor device - Google Patents
Nitride-based iii-v compound semiconductor substrate, production method of the same, production method of semiconductor light-emitting element and production method of semiconductor deviceInfo
- Publication number
- JP2003081697A JP2003081697A JP2001273245A JP2001273245A JP2003081697A JP 2003081697 A JP2003081697 A JP 2003081697A JP 2001273245 A JP2001273245 A JP 2001273245A JP 2001273245 A JP2001273245 A JP 2001273245A JP 2003081697 A JP2003081697 A JP 2003081697A
- Authority
- JP
- Japan
- Prior art keywords
- nitride
- compound semiconductor
- iii
- substrate
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、窒化物系ＩＩＩ
−Ｖ族化合物半導体基板およびその製造方法ならびに半
導体発光素子の製造方法ならびに半導体装置の製造方法
に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用
いた半導体レーザや発光ダイオードあるいは電子走行素
子の製造に適用して好適なものである。TECHNICAL FIELD The present invention relates to a nitride system III.
TECHNICAL FIELD The present invention relates to a group-V compound semiconductor substrate, a method for manufacturing the same, a method for manufacturing a semiconductor light-emitting element, and a method for manufacturing a semiconductor device, and in particular, a semiconductor laser, a light-emitting diode, or an electron transit element using a nitride III-V group compound semiconductor. It is suitable to be applied to.
【０００２】[0002]
【従来の技術】従来、結晶内の欠陥密度が低い窒化物系
ＩＩＩ−Ｖ族化合物半導体基板の製造方法としては、Ｅ
ＬＯ（Epitaxial Lateral Overgrowth）（Japanese Jou
rnal of Applied Physics vol.36(1997)p.L899) や、Ｅ
ＬＯの改良版とも言うべきＰＥＮＤＥＯ（Applied Phys
ics Letters vol.75(1999)pp.196-198) などの横方向結
晶成長技術が用いられている。そして、光ディスクの高
密度化に必要である青色領域から紫外線領域におよぶ発
光が可能な半導体レーザとして近年盛んに研究開発が行
われている、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ
族化合物半導体を用いた半導体レーザも、こうした基板
を用いることで長寿命化が実現されている（Japanese J
ournal of Applied Physics vol.36(1997)pp.L1568-L15
71) 。2. Description of the Related Art Conventionally, as a method for producing a nitride-based III-V group compound semiconductor substrate having a low defect density in the crystal, E
LO (Epitaxial Lateral Overgrowth) (Japanese Jou
rnal of Applied Physics vol.36 (1997) p.L899) and E
PENDEO (Applied Phys)
A lateral crystal growth technique such as ics Letters vol.75 (1999) pp.196-198) is used. In addition, nitride-based III-V such as AlGaInN, which has been actively researched and developed in recent years, is a semiconductor laser capable of emitting light in the blue region to the ultraviolet region, which is necessary for increasing the density of optical discs.
Semiconductor lasers using group compound semiconductors also have a long life by using such a substrate (Japanese J
ournal of Applied Physics vol.36 (1997) pp.L1568-L15
71).
【０００３】図８〜図１４に、ＰＥＮＤＥＯを用いて得
られた窒化物系ＩＩＩ−Ｖ族化合物半導体基板を用いて
半導体レーザを製造する方法を示す。この方法では、図
８に示すように、まず、ｃ面サファイア基板１０１上に
低温で成長させたＧａＮバッファ層１０２を介してＧａ
Ｎ層１０３を成長させる。次に、図９に示すように、こ
のＧａＮ層１０３をエッチングすることにより〈１−１
００〉方向に延在するストライプ形状にパターニングす
る。このパターニング後のＧａＮ層１０３の平面形状を
図１０に示す。次に、図１１および図１２に示すよう
に、このＧａＮ層１０３を種結晶として、ｃ面サファイ
ア基板１０１の全面で連続膜となるようにＧａＮ層１０
４を横方向成長させる。このＧａＮ層１０４の面方位は
（０００１）となる。8 to 14 show a method of manufacturing a semiconductor laser using a nitride-based III-V group compound semiconductor substrate obtained by using PENDEO. In this method, as shown in FIG. 8, first, Ga is formed on a c-plane sapphire substrate 101 via a GaN buffer layer 102 grown at a low temperature.
The N layer 103 is grown. Next, as shown in FIG. 9, by etching the GaN layer 103, <1-1
Patterning in a stripe shape extending in the <00> direction. The planar shape of the GaN layer 103 after this patterning is shown in FIG. Next, as shown in FIGS. 11 and 12, the GaN layer 10 is used as a seed crystal so that the GaN layer 10 becomes a continuous film over the entire surface of the c-plane sapphire substrate 101.
4 is grown laterally. The plane orientation of this GaN layer 104 is (0001).
【０００４】次に、図１３に示すように、このようにし
て得られた低欠陥密度のＧａＮ層１０４上に、ｎ型Ｇａ
Ｎコンタクト層１０５、ｎ型ＡｌＧａＮクラッド層１０
６、ｎ型ＧａＮ光導波層１０７、活性層１０８、ｐ型Ａ
ｌＧａＮキャップ層１０９、ｐ型ＧａＮ光導波層１１
０、ｐ型ＡｌＧａＮクラッド層１１１およびｐ型ＧａＮ
コンタクト層１１２を順次エピタキシャル成長させる。Next, as shown in FIG. 13, n-type Ga is formed on the low defect density GaN layer 104 thus obtained.
N contact layer 105, n-type AlGaN cladding layer 10
6, n-type GaN optical waveguide layer 107, active layer 108, p-type A
lGaN cap layer 109, p-type GaN optical waveguide layer 11
0, p-type AlGaN cladding layer 111 and p-type GaN
The contact layer 112 is sequentially epitaxially grown.
【０００５】次に、図１４に示すように、ｎ型ＧａＮコ
ンタクト層１０５の上層部、ｎ型ＡｌＧａＮクラッド層
１０６、ｎ型ＧａＮ光導波層１０７、活性層１０８、ｐ
型ＡｌＧａＮキャップ層１０９、ｐ型ＧａＮ光導波層１
１０、ｐ型ＡｌＧａＮクラッド層１１１およびｐ型Ｇａ
Ｎコンタクト層１１２をエッチングによりメサ形状にパ
ターニングした後、さらにｐ型ＡｌＧａＮクラッド層１
１１およびｐ型ＧａＮコンタクト層１１２をエッチング
によりパターニングすることによりリッジ１１３を形成
する。この後、ｐ側電極およびｎ側電極の形成などの工
程を経て、目的とするＧａＮ系半導体レーザが製造され
る。Next, as shown in FIG. 14, the upper layer portion of the n-type GaN contact layer 105, the n-type AlGaN cladding layer 106, the n-type GaN optical waveguide layer 107, the active layer 108, and p.
-Type AlGaN cap layer 109, p-type GaN optical waveguide layer 1
10, p-type AlGaN cladding layer 111 and p-type Ga
The p-type AlGaN cladding layer 1 is further formed after the N contact layer 112 is patterned into a mesa shape by etching.
The ridge 113 is formed by patterning 11 and the p-type GaN contact layer 112 by etching. After that, the desired GaN-based semiconductor laser is manufactured through steps such as formation of the p-side electrode and the n-side electrode.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、ｃ面サ
ファイア基板１０１上にＧａＮ系半導体層をエピタキシ
ャル成長させる上述の従来のＧａＮ系半導体レーザの製
造方法には、次のような問題があった。すなわち、サフ
ァイアとＧａＮなどのＧａＮ系半導体とは格子定数およ
び熱膨張係数が互いに大きく異なるため、ｃ面サファイ
ア基板１０１上にＧａＮ系半導体層をエピタキシャル成
長させると、基板全体が大きく反ってしまう。例えば、
ｃ面サファイア基板１０１の直径が５０ｍｍ（２イン
チ）で厚さが４３０μｍの場合における基板の反り量と
ＧａＮ系半導体層の厚さとの関係は図１５に示すように
なり、ＧａＮ系半導体層の厚さの増加に伴って反り量が
増加する。図１５には、参考のために、ＰＥＮＤＥＯを
用いず、ｃ面サファイア基板１０１上にＧａＮ系半導体
層を直接エピタキシャル成長させたときの反り量も載せ
てあるが、ＰＥＮＤＥＯを用いた場合と大差ない。図１
５より、直径５０ｍｍで厚さ４３０μｍのｃ面サファイ
ア基板１０１の反り量は、ＧａＮ系半導体層の厚さが７
μｍのとき８０μｍ程度になることが分かる。However, the above-mentioned conventional method for manufacturing a GaN-based semiconductor laser in which a GaN-based semiconductor layer is epitaxially grown on the c-plane sapphire substrate 101 has the following problems. That is, since sapphire and GaN-based semiconductors such as GaN have greatly different lattice constants and coefficients of thermal expansion, when a GaN-based semiconductor layer is epitaxially grown on the c-plane sapphire substrate 101, the entire substrate largely warps. For example,
When the diameter of the c-plane sapphire substrate 101 is 50 mm (2 inches) and the thickness is 430 μm, the relationship between the amount of warpage of the substrate and the thickness of the GaN-based semiconductor layer is as shown in FIG. The amount of warp increases as the thickness increases. For reference, FIG. 15 also shows the warpage amount when the GaN-based semiconductor layer is directly epitaxially grown on the c-plane sapphire substrate 101 without using PENDEO, but it is not much different from the case where PENDEO is used. Figure 1
5, the warpage amount of the c-plane sapphire substrate 101 having a diameter of 50 mm and a thickness of 430 μm is as follows:
It can be seen that when it is μm, it becomes about 80 μm.
【０００７】ｃ面サファイア基板１０１にこのような大
きな反りが生じると、ＧａＮ系半導体レーザの製造工
程、特にリッジを形成するためのフォトリソグラフィー
工程における露光やｃ面サファイア基板１０１の裏面研
削などに支障が生じる。When such a large warp occurs in the c-plane sapphire substrate 101, it interferes with the exposure of the GaN semiconductor laser manufacturing process, especially in the photolithography process for forming the ridge and the back surface grinding of the c-plane sapphire substrate 101. Occurs.
【０００８】すなわち、露光工程においては、図１６に
示すように、ＧａＮ系半導体層１１４を成長させたｃ面
サファイア基板１０１の表面にレジスト（図示せず）を
塗布したものにフォトマスク１１５を用いて露光を行
う。フォトマスク１１５は、透明なガラス基板１１５ａ
上にマスクパターン１１５ｂを形成したものである。こ
の露光においては、ｃ面サファイア基板１０１に上記の
ような大きな反りが生じていると、フォトマスク１１５
とレジストとの間の距離が基板面内で不均一になって焦
点ずれが生じたり、基板面内でフォトマスク１１５と基
板との寸法のずれが生じたりすることにより、基板面全
体で精度良くマスク合わせを行うことが困難である。と
ころで、ＧａＮ系半導体レーザの発光効率の低下、信頼
性の低下、寿命の低下などを防止するため、図１７に示
すように、電流注入領域となるリッジ１１３は、レーザ
構造を形成するＧａＮ系半導体層１１４のうちの、種結
晶であるＧａＮ層１０３と横方向成長の会合部１１６と
の間の欠陥密度の低い領域１１７に形成する必要があ
る。しかしながら、上述のようにｃ面サファイア基板１
０１に大きな反りが生じていると基板面全体で精度良く
マスク合わせを行うことができないため、リッジ１１３
の形成位置が欠陥密度の低い領域１１７から外れてしま
う箇所が発生するのを避けることができない。また、ｃ
面サファイア基板１０１の周辺部と中心部とでフォトマ
スク１１５による露光パターンの幅が異なり、周辺部の
方が中心部に比べて大きくなる結果、リッジ１１３の幅
が周辺部では中心部に比べて大きくなって基板面全体で
リッジ１１３の幅が不揃いとなり、ＧａＮ系半導体レー
ザの歩留まりの低下をもたらす。That is, in the exposure step, as shown in FIG. 16, a photomask 115 is used for the c-plane sapphire substrate 101 on which the GaN-based semiconductor layer 114 has been grown, to which a resist (not shown) is applied. Exposure. The photomask 115 is a transparent glass substrate 115a.
The mask pattern 115b is formed on the top. In this exposure, if the c-plane sapphire substrate 101 is greatly warped as described above, the photomask 115
The distance between the resist and the resist becomes non-uniform in the plane of the substrate to cause defocus, or the dimension of the photomask 115 and the substrate deviates from each other in the plane of the substrate. It is difficult to align the mask. By the way, in order to prevent a decrease in luminous efficiency, a decrease in reliability, and a decrease in life of the GaN-based semiconductor laser, as shown in FIG. 17, the ridge 113 serving as a current injection region has a GaN-based semiconductor forming a laser structure. It is necessary to form the layer 114 in the region 117 having a low defect density between the seed crystal GaN layer 103 and the laterally grown association portion 116. However, as described above, the c-plane sapphire substrate 1
If 01 has a large warp, mask alignment cannot be performed accurately over the entire substrate surface.
It is unavoidable that a position where the formation position of (1) deviates from the region 117 having a low defect density occurs. Also, c
The width of the exposure pattern by the photomask 115 is different between the peripheral portion and the central portion of the planar sapphire substrate 101, and the peripheral portion is larger than the central portion. As a result, the width of the ridge 113 in the peripheral portion is larger than that in the central portion. As the width increases, the ridges 113 become uneven in width over the entire surface of the substrate, resulting in a decrease in the yield of GaN-based semiconductor lasers.
【０００９】また、共振器端面を形成するために、Ｇａ
Ｎ系半導体層１１４を成長させたｃ面サファイア基板１
０１の劈開を行うのが一般的であるが、この劈開を容易
に行うためには、ｃ面サファイア基板１０１の裏面を研
削（ラッピング）して薄くする必要がある。ところが、
上記のように大きな反りが生じていると、研削時にｃ面
サファイア基板１０１が割れてしまうという問題が発生
する。Further, in order to form the cavity end face, Ga
C-plane sapphire substrate 1 on which N-based semiconductor layer 114 is grown
Generally, the cleavage of 01 is performed, but in order to easily perform this cleavage, the back surface of the c-plane sapphire substrate 101 needs to be ground (lapped) to be thin. However,
When the large warp occurs as described above, the problem that the c-plane sapphire substrate 101 is broken during grinding occurs.
【００１０】これらの問題を解消するために、ｃ面サフ
ァイア基板１０１の厚さを大きくして反り量を低減する
ことも考えられるが、ｃ面サファイア基板１０１の厚さ
を大きくすると研削に膨大な時間を要するため、現実的
な対策ではない。In order to solve these problems, it is possible to increase the thickness of the c-plane sapphire substrate 101 to reduce the amount of warpage. However, if the thickness of the c-plane sapphire substrate 101 is increased, the grinding will be enormous. This is not a realistic measure because it takes time.
【００１１】したがって、この発明が解決しようとする
課題は、基板の反り量の大幅な低減を図ることができる
窒化物系ＩＩＩ−Ｖ族化合物半導体基板およびこのよう
な窒化物系ＩＩＩ−Ｖ族化合物半導体基板を簡単なプロ
セスで容易に製造することができる窒化物系ＩＩＩ−Ｖ
族化合物半導体基板の製造方法を提供することにある。Therefore, the problem to be solved by the present invention is to provide a nitride-based III-V group compound semiconductor substrate capable of significantly reducing the warp amount of the substrate and such a nitride-based III-V group compound. Nitride-based III-V capable of easily manufacturing a semiconductor substrate by a simple process
It is to provide a method for manufacturing a group compound semiconductor substrate.
【００１２】この発明が解決しようとする他の課題は、
基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層が形成さ
れた窒化物系ＩＩＩ−Ｖ族化合物半導体基板を用いて半
導体発光素子を製造する場合に、基板の反り量の大幅な
低減を図ることができ、フォトリソグラフィー工程にお
ける露光や基板の裏面研削を短時間で支障なく行うこと
ができる半導体発光素子の製造方法を提供することにあ
る。Another problem to be solved by the present invention is
When manufacturing a semiconductor light emitting device using a nitride-based III-V group compound semiconductor substrate in which a nitride-based III-V group compound semiconductor layer is formed on the substrate, it is possible to significantly reduce the amount of warpage of the substrate. It is possible to provide a method for manufacturing a semiconductor light emitting device that can perform exposure in a photolithography process and back surface grinding of a substrate in a short time without trouble.
【００１３】この発明が解決しようとするさらに他の課
題は、基板上に窒化物系ＩＩＩ−Ｖ族化合物半導体層が
形成された窒化物系ＩＩＩ−Ｖ族化合物半導体基板を用
いて半導体装置を製造する場合に、基板の反り量の大幅
な低減を図ることができ、フォトリソグラフィー工程に
おける露光や基板の裏面研削などを支障なく行うことが
できる半導体装置の製造方法を提供することにある。Still another problem to be solved by the present invention is to manufacture a semiconductor device using a nitride-based III-V compound semiconductor substrate having a nitride-based III-V compound semiconductor layer formed on the substrate. In this case, it is an object of the present invention to provide a method for manufacturing a semiconductor device, which can significantly reduce the amount of warpage of a substrate and can perform exposure in the photolithography process, grinding the back surface of the substrate, and the like without any trouble.
【００１４】この発明が解決しようとする他の課題は、
上記のような窒化物系ＩＩＩ−Ｖ族化合物半導体基板あ
るいはその製造方法を利用した半導体発光素子の製造方
法および半導体装置の製造方法を提供することにある。Another problem to be solved by the present invention is
It is an object of the present invention to provide a method for manufacturing a semiconductor light emitting element and a method for manufacturing a semiconductor device using the nitride-based III-V group compound semiconductor substrate or the method for manufacturing the same.
【００１５】[0015]
【課題を解決するための手段】本発明者は、上記課題を
解決するために鋭意検討を行った。その概要について説
明すると、次のとおりである。図１２に示すように、従
来のＰＥＮＤＥＯにおいては、ＧａＮ層１０４が基板面
全体で連続膜となるまで横方向成長を行うことを当然の
こととしている。そして、その上にレーザ構造を形成す
るＧａＮ系半導体層をエピタキシャル成長させている。
このようにＰＥＮＤＥＯにより横方向成長させたＧａＮ
層１０４およびその上にエピタキシャル成長させたＧａ
Ｎ系半導体層１１４が連続膜となって基板面全体にわた
って延在していることが、ｃ面サファイア基板１０１に
大きな反りが生じる原因である。Means for Solving the Problems The present inventor has conducted extensive studies in order to solve the above problems. The outline is as follows. As shown in FIG. 12, in the conventional PENDEO, it is natural that the lateral growth is performed until the GaN layer 104 becomes a continuous film over the entire substrate surface. Then, a GaN-based semiconductor layer forming a laser structure is epitaxially grown thereon.
Thus laterally grown GaN by PENDEO
Layer 104 and Ga epitaxially grown thereon
The fact that the N-based semiconductor layer 114 becomes a continuous film and extends over the entire substrate surface is a cause of the large warpage of the c-plane sapphire substrate 101.
【００１６】そこで、本発明者は、ｃ面サファイア基板
の反り量の低減を図るためには、ＰＥＮＤＥＯにより横
方向成長させるＧａＮ層およびその上にエピタキシャル
成長させるＧａＮ系半導体層が基板面全体にわたって連
続膜とならないようにすることが有効であると考え、そ
のための具体的な方策を見い出したものである。すなわ
ち、従来は、図９および図１０に示すように、ｃ面サフ
ァイア基板１０１の全面にわたって、種結晶となるスト
ライプ形状のＧａＮ層１０３を間隔Ｗで周期的に形成し
ている。ここで、ＷはＧａＮ層１０３から横方向成長す
るＧａＮ層１０４が完全につながるように選ばれてい
る。ＧａＮ層１０３の幅をＷ1 、それらの間にある欠陥
密度が低い領域全体の幅をＷ2 とするとＷ＝Ｗ1 ＋Ｗ2
となる。Therefore, in order to reduce the warp amount of the c-plane sapphire substrate, the present inventor has proposed that a GaN layer laterally grown by PENDEO and a GaN-based semiconductor layer epitaxially grown thereon are a continuous film over the entire substrate surface. We believe that it is effective to prevent such a situation, and have found concrete measures for that. That is, conventionally, as shown in FIGS. 9 and 10, stripe-shaped GaN layers 103 serving as seed crystals are periodically formed at intervals W over the entire surface of the c-plane sapphire substrate 101. Here, W is selected so that the GaN layer 104 laterally grown from the GaN layer 103 is completely connected. If the width of the GaN layer 103 is W 1 and the width of the entire region between them having a low defect density is W 2 , then W = W 1 + W 2
Becomes
【００１７】これに対し、図１に示すように、種結晶で
あるストライプ形状のＧａＮ層３を間隔Ｗで周期的に形
成することを基調としつつも、ＧａＮ層３から横方向成
長するＧａＮ層４がつながらないような、Ｗ´＞Ｗを満
たす間隔となる箇所を少なくとも一箇所設けることを考
える。図１において、符号１はｃ面サファイア基板、２
はＧａＮバッファ層を示す。このようにすれば、図２に
示すように、横方向成長するＧａＮ層４が基板面上で分
断され、その上にエピタキシャル成長されるＧａＮ系半
導体層も同様に分断されたものとなるため、ｃ面サファ
イア基板１の反り量は大幅に低減されることになる。On the other hand, as shown in FIG. 1, a GaN layer laterally grown from the GaN layer 3 is formed on the basis that the stripe-shaped GaN layer 3 as a seed crystal is periodically formed at intervals W. It is considered to provide at least one place having an interval satisfying W '> W such that 4 is not connected. In FIG. 1, reference numeral 1 is a c-plane sapphire substrate, 2
Indicates a GaN buffer layer. By doing so, as shown in FIG. 2, the laterally grown GaN layer 4 is divided on the substrate surface, and the GaN-based semiconductor layer epitaxially grown thereon is also divided. The amount of warpage of the surface sapphire substrate 1 is significantly reduced.
【００１８】以上のことは、横方向結晶成長技術として
ＰＥＮＤＥＯを用いる場合に限られず、他の横方向結晶
成長技術を用いる場合にも成立し得るものである。ま
た、基板がサファイアと異なる物質からなる場合であっ
ても成立し得るものである。この発明は、本発明者によ
る以上の検討に基づいてさらに検討を行った結果、案出
されたものである。The above is not limited to the case where PENDEO is used as the lateral crystal growth technique, but can be established when other lateral crystal growth techniques are used. Further, it can be established even when the substrate is made of a material different from sapphire. The present invention was devised as a result of further study based on the above study by the present inventor.
【００１９】すなわち、上記課題を解決するために、こ
の発明の第１の発明は、基板の一主面上に成長された第
１の窒化物系ＩＩＩ−Ｖ族化合物半導体層をパターニン
グすることにより形成されたストライプ形状の種結晶を
用いて基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導
体層を横方向成長させた窒化物系ＩＩＩ−Ｖ族化合物半
導体基板において、互いに隣接する少なくとも一対の種
結晶から横方向成長した第２の窒化物系ＩＩＩ−Ｖ族化
合物半導体層が会合していない領域を有することを特徴
とするものである。That is, in order to solve the above-mentioned problems, the first invention of the present invention is to pattern a first nitride-based III-V group compound semiconductor layer grown on one main surface of a substrate. At least a pair of adjacent nitride-based III-V compound semiconductor substrates in which a second nitride-based III-V compound semiconductor layer is laterally grown on the substrate using the formed stripe-shaped seed crystal. The second nitride-based III-V group compound semiconductor layer laterally grown from the seed crystal has a region in which it is not associated.
【００２０】この発明の第２の発明は、基板の一主面上
に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長さ
せる工程と、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層をパターニングすることによりストライプ形状の種結
晶を形成し、この際、第１の領域では種結晶が第１の間
隔で周期的に形成され、第２の領域では種結晶が第１の
間隔より大きい第２の間隔で形成されるようにする工程
と、種結晶を用いて基板上に第２の窒化物系ＩＩＩ−Ｖ
族化合物半導体層を横方向成長させる工程とを有するこ
とを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体基板
の製造方法である。A second aspect of the present invention is a step of growing a first nitride-based III-V group compound semiconductor layer on one main surface of a substrate, and a first nitride-based III-V group compound semiconductor. By patterning the layer, stripe-shaped seed crystals are formed. At this time, the seed crystals are periodically formed in the first region at the first intervals, and the seed crystals are formed in the second region more than the first intervals. A second nitride system III-V on the substrate using a seed crystal.
And a step of laterally growing the group III compound semiconductor layer, which is a method for manufacturing a nitride III-V group compound semiconductor substrate.
【００２１】この発明の第３の発明は、基板の一主面上
に成長された第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層をパターニングすることによりストライプ形状の種結
晶を形成し、この種結晶を用いて基板上に第２の窒化物
系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、この
際、互いに隣接する少なくとも一対の種結晶から横方向
成長した第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が
会合していない領域を有するようにした窒化物系ＩＩＩ
−Ｖ族化合物半導体基板を用い、この窒化物系ＩＩＩ−
Ｖ族化合物半導体基板上に、発光素子構造を形成する第
３の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させる
ようにしたことを特徴とする半導体発光素子の製造方法
である。According to a third aspect of the present invention, a stripe-shaped seed crystal is formed by patterning a first nitride III-V compound semiconductor layer grown on one main surface of a substrate. A second nitride III-V compound semiconductor layer is laterally grown on the substrate by using the seed crystal, and at this time, the second nitride III is laterally grown from at least a pair of seed crystals adjacent to each other. -Nitride type III having a group V compound semiconductor layer not associated with each other
Using a Group V compound semiconductor substrate, this nitride III-
A method for manufacturing a semiconductor light emitting device, characterized in that a third nitride-based III-V compound semiconductor layer forming a light emitting device structure is grown on a V compound semiconductor substrate.
【００２２】この発明の第４の発明は、基板の一主面上
に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長さ
せる工程と、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層をパターニングすることによりストライプ形状の種結
晶を形成し、この際、第１の領域では種結晶が第１の間
隔で周期的に形成され、第２の領域では種結晶が第１の
間隔より大きい第２の間隔で形成されるようにする工程
と、種結晶を用いて基板上に第２の窒化物系ＩＩＩ−Ｖ
族化合物半導体層を横方向成長させる工程と、第２の窒
化物系ＩＩＩ−Ｖ族化合物半導体層上に、発光素子構造
を形成する第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層
を成長させる工程とを有することを特徴とする半導体発
光素子の製造方法である。A fourth aspect of the present invention is a step of growing a first nitride-based III-V group compound semiconductor layer on one main surface of a substrate, and a first nitride-based III-V group compound semiconductor. By patterning the layer, stripe-shaped seed crystals are formed. At this time, the seed crystals are periodically formed in the first region at the first intervals, and the seed crystals are formed in the second region more than the first intervals. A second nitride system III-V on the substrate using a seed crystal.
Laterally growing the group III compound semiconductor layer, and growing a third nitride group III-V compound semiconductor layer forming a light emitting device structure on the second nitride group III-V compound semiconductor layer. And a step of manufacturing the semiconductor light emitting device.
【００２３】この発明の第５の発明は、基板の一主面上
に成長された第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層をパターニングすることによりストライプ形状の種結
晶を形成し、この種結晶を用いて基板上に第２の窒化物
系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ、この
際、互いに隣接する少なくとも一対の種結晶から横方向
成長した第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が
会合していない領域を有するようにした窒化物系ＩＩＩ
−Ｖ族化合物半導体基板を用い、この窒化物系ＩＩＩ−
Ｖ族化合物半導体基板上に、素子構造を形成する第３の
窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させるよう
にしたことを特徴とする半導体装置の製造方法である。According to a fifth aspect of the present invention, a stripe-shaped seed crystal is formed by patterning a first nitride III-V group compound semiconductor layer grown on one main surface of a substrate. A second nitride III-V compound semiconductor layer is laterally grown on the substrate by using the seed crystal, and at this time, the second nitride III is laterally grown from at least a pair of seed crystals adjacent to each other. -Nitride type III having a group V compound semiconductor layer not associated with each other
Using a Group V compound semiconductor substrate, this nitride III-
A third method of manufacturing a semiconductor device is characterized in that a third nitride-based III-V group compound semiconductor layer forming an element structure is grown on a group V compound semiconductor substrate.
【００２４】この発明の第６の発明は、基板の一主面上
に第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長さ
せる工程と、第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層をパターニングすることによりストライプ形状の種結
晶を形成し、この際、第１の領域では種結晶が第１の間
隔で周期的に形成され、第２の領域では種結晶が第１の
間隔より大きい第２の間隔で形成されるようにする工程
と、種結晶を用いて基板上に第２の窒化物系ＩＩＩ−Ｖ
族化合物半導体層を横方向成長させる工程と、第２の窒
化物系ＩＩＩ−Ｖ族化合物半導体層上に、素子構造を形
成する窒化物系ＩＩＩ−Ｖ族化合物半導体層を成長させ
る工程とを有することを特徴とする半導体装置の製造方
法である。According to a sixth aspect of the present invention, a step of growing a first nitride-based III-V group compound semiconductor layer on one main surface of a substrate, and a first nitride-based III-V group compound semiconductor. By patterning the layer, stripe-shaped seed crystals are formed. At this time, the seed crystals are periodically formed in the first region at the first intervals, and the seed crystals are formed in the second region more than the first intervals. A second nitride system III-V on the substrate using a seed crystal.
A step of laterally growing the group III compound semiconductor layer and a step of growing a nitride group III-V compound semiconductor layer forming a device structure on the second nitride group III-V compound semiconductor layer. A method of manufacturing a semiconductor device is characterized by the above.
【００２５】この発明の第１、第３および第５の発明に
おいて、窒化物系ＩＩＩ−Ｖ族化合物半導体基板は、典
型的には、種結晶が第１の間隔で周期的に形成されてい
る第１の領域と、種結晶が第１の間隔より大きい第２の
間隔で形成されている第２の領域とを有する。この第２
の領域では、互いに隣接する少なくとも一対の種結晶か
ら横方向成長する第２の窒化物系ＩＩＩ−Ｖ族化合物半
導体層が会合しないようにすることができる。In the first, third and fifth aspects of the present invention, the nitride-based III-V group compound semiconductor substrate typically has seed crystals periodically formed at first intervals. It has a 1st area | region and a 2nd area | region in which a seed crystal is formed in the 2nd space | interval larger than a 1st space | interval. This second
In this region, it is possible to prevent the second nitride-based III-V group compound semiconductor layers laterally grown from at least a pair of seed crystals adjacent to each other from associating with each other.
【００２６】この発明において、互いに隣接する少なく
とも一対の種結晶から横方向成長した第２の窒化物系Ｉ
ＩＩ−Ｖ族化合物半導体層が会合していない領域あるい
は種結晶が第１の間隔より大きい第２の間隔で形成され
ている第２の領域は少なくとも一つあればよいが、基板
の反り量をより低減し、あるいは、基板が大型化しても
反り量を小さく抑える観点からは、好適には複数設けら
れる。これらの領域を複数設ける場合、これらの領域は
周期的に設けてもよいし、非周期的に設けてもよい。In the present invention, a second nitride system I laterally grown from at least a pair of seed crystals adjacent to each other.
There may be at least one region where the II-V compound semiconductor layers are not associated with each other or at least one second region where the seed crystals are formed at the second interval larger than the first interval, but From the viewpoint of further reducing or suppressing the amount of warpage even if the size of the substrate increases, a plurality of substrates are preferably provided. When a plurality of these areas are provided, these areas may be provided periodically or aperiodically.
【００２７】この発明において、第２の窒化物系ＩＩＩ
−Ｖ族化合物半導体層上に発光素子構造などの素子構造
を形成する第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層
が成長される場合、典型的には、第２の窒化物系ＩＩＩ
−Ｖ族化合物半導体層が会合していない領域において第
３の窒化物系ＩＩＩ−Ｖ族化合物半導体層がつながら
ず、分断された状態となる。In the present invention, the second nitride system III
When a third nitride-based III-V compound semiconductor layer forming a device structure, such as a light-emitting device structure, is grown on the -V compound semiconductor layer, typically a second nitride-based III
In the region where the group-V compound semiconductor layers are not associated with each other, the third nitride-based group III-V compound semiconductor layers are not connected and are separated.
【００２８】この発明において、窒化物系ＩＩＩ−Ｖ族
化合物半導体は、Ｇａ、Ａｌ、ＩｎおよびＢからなる群
より選ばれた少なくとも一種のＩＩＩ族元素と、少なく
ともＮを含み、場合によってさらにＡｓまたはＰを含む
Ｖ族元素とからなり、具体例を挙げると、ＧａＮ、Ｉｎ
Ｎ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ
などである。In the present invention, the nitride-based III-V group compound semiconductor contains at least one group III element selected from the group consisting of Ga, Al, In and B, and at least N, and if necessary, As or It is composed of a group V element including P, and specific examples thereof include GaN and In.
N, AlN, AlGaN, InGaN, AlGaInN
And so on.
【００２９】最も典型的には、第１の窒化物系ＩＩＩ−
Ｖ族化合物半導体層および第２の窒化物系ＩＩＩ−Ｖ族
化合物半導体層はＧａＮ層であるが、ＡｌＧａＮ層、Ｉ
ｎＧａＮ層、ＡｌＧａＩｎＮ層などであることもある。
特に、第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層がＧ
ａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＩｎＮ
層である場合には、それぞれＧａＮ基板、ＡｌＧａＮ基
板、ＩｎＧａＮ基板、ＡｌＧａＩｎＮ基板を得ることが
できる。これらのＧａＮ層、ＡｌＧａＮ層、ＩｎＧａＮ
層、ＡｌＧａＩｎＮ層はノンドープであっても、ｎ型不
純物またはｐ型不純物をドーピングしたものであっても
よく、前者の場合にはノンドープの基板が、後者の場合
にはｎ型またはｐ型の基板を得ることができる。種結晶
は好適には、〈１−１００〉方向に互いに平行に延在す
るストライプ形状を有する。Most typically, the first nitride system III-
The V-group compound semiconductor layer and the second nitride III-V-group compound semiconductor layer are GaN layers.
It may be an nGaN layer, an AlGaInN layer, or the like.
In particular, the second nitride III-V compound semiconductor layer is G
aN layer, AlGaN layer, InGaN layer, AlGaInN
When it is a layer, a GaN substrate, an AlGaN substrate, an InGaN substrate, and an AlGaInN substrate can be obtained, respectively. These GaN layer, AlGaN layer, InGaN
The layer and the AlGaInN layer may be non-doped or doped with n-type impurities or p-type impurities. In the former case, the non-doped substrate is used, and in the latter case, the n-type or p-type substrate. Can be obtained. The seed crystal preferably has a stripe shape extending parallel to each other in the <1-100> direction.
【００３０】第１の窒化物系ＩＩＩ−Ｖ族化合物半導体
層を成長させる基板は、窒化物系ＩＩＩ−Ｖ族化合物半
導体と異なる物質からなる基板であり、具体的には、サ
ファイア基板、ＳｉＣ基板、Ｓｉ基板、ＧａＡｓ基板、
ＧａＰ基板、ＩｎＰ基板、スピネル（ＭｇＡｌ2 Ｏ4 ）
基板、酸化シリコン基板などである。この基板の形状
は、基本的にはどのような形状であってもよいが、典型
的には円形である。The substrate on which the first nitride-based III-V group compound semiconductor layer is grown is a substrate made of a material different from the nitride-based III-V group compound semiconductor, and specifically, a sapphire substrate or a SiC substrate. , Si substrate, GaAs substrate,
GaP substrate, InP substrate, spinel (MgAl 2 O 4 )
Substrates, silicon oxide substrates, etc. The shape of this substrate may be basically any shape, but is typically circular.
【００３１】窒化物系ＩＩＩ−Ｖ族化合物半導体層の成
長方法としては、有機金属化学気相成長（ＭＯＣＶ
Ｄ）、ハイドライド気相エピタキシャル成長またはハラ
イド気相エピタキシャル成長（ＨＶＰＥ）などを用いる
ことができ、成長は常圧で行っても減圧で行ってもよ
い。As a method for growing the nitride-based III-V group compound semiconductor layer, metal organic chemical vapor deposition (MOCV) is used.
D), hydride vapor phase epitaxial growth, halide vapor phase epitaxial growth (HVPE), or the like can be used, and the growth may be performed under normal pressure or under reduced pressure.
【００３２】半導体発光素子は、具体的には、例えば、
半導体レーザや発光ダイオードである。また、半導体装
置は、半導体レーザや発光ダイオードのような半導体発
光素子を含むほか、ＦＥＴやヘテロ接合バイポーラトラ
ンジスタなどの電子走行素子を含む。The semiconductor light emitting device is specifically, for example,
These are semiconductor lasers and light emitting diodes. The semiconductor device includes a semiconductor light emitting element such as a semiconductor laser and a light emitting diode, and also includes an electron transit element such as an FET and a heterojunction bipolar transistor.
【００３３】上述のように構成されたこの発明によれ
ば、互いに隣接する少なくとも一対の種結晶から横方向
成長した第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が
会合していない領域を有することにより、その上に発光
素子構造などの素子構造を形成する第３の窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層を成長させた場合、この第３の
窒化物系ＩＩＩ−Ｖ族化合物半導体層はその部分でつな
がらず、分断された状態となる。このため、基板が、サ
ファイアなどの窒化物系ＩＩＩ−Ｖ族化合物半導体と格
子定数および／または熱膨張係数が大きく異なる物質か
らなるものであっても、基板全面に第２の窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層および第３の窒化物系ＩＩＩ−
Ｖ族化合物半導体層が成長される場合に比べて、基板の
反り量の大幅な低減を図ることができる。According to the present invention configured as described above, the second nitride-based III-V group compound semiconductor layer laterally grown from at least a pair of seed crystals adjacent to each other has a region which is not associated. Thereby forming a device structure such as a light emitting device structure thereon.
When the IV compound semiconductor layer is grown, the third nitride III-V compound semiconductor layer is not connected at that portion and is in a divided state. Therefore, even if the substrate is made of a material such as sapphire having a large difference in lattice constant and / or thermal expansion coefficient from the nitride-based III-V group compound semiconductor, the second nitride-based II
Group IV compound semiconductor layer and third nitride-based III-
As compared with the case where the group V compound semiconductor layer is grown, the amount of warpage of the substrate can be significantly reduced.
【００３４】[0034]
【発明の実施の形態】以下、この発明の一実施形態につ
いて図面を参照しながら説明する。なお、実施形態の全
図において、同一または対応する部分には同一の符号を
付す。図１〜図３、図６および図７は、この発明の一実
施形態によるＧａＮ系半導体レーザの製造方法を示す。
このＧａＮ系半導体レーザは、リッジ構造およびＳＣＨ
（Separate Confinement Heterostructure）構造を有す
るものである。DETAILED DESCRIPTION OF THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. In all the drawings of the embodiments, the same or corresponding parts are designated by the same reference numerals. 1 to 3, 6 and 7 show a method for manufacturing a GaN-based semiconductor laser according to an embodiment of the present invention.
This GaN semiconductor laser has a ridge structure and an SCH.
(Separate Confinement Heterostructure) structure.
【００３５】この一実施形態においては、図１に示すよ
うに、まず、あらかじめサーマルクリーニングなどによ
り表面を清浄化したｃ面サファイア基板１上に有機金属
化学気相成長（ＭＯＣＶＤ）法により例えば５００℃程
度の温度でアンドープＧａＮバッファ層２を成長させた
後、このアンドープＧａＮバッファ層２上にＭＯＣＶＤ
法により例えば１０００℃程度の成長温度でアンドープ
ＧａＮ層３を成長させる。アンドープＧａＮバッファ層
２は厚さが例えば３０ｎｍである。また、アンドープＧ
ａＮ層３は厚さが例えば２μｍである。ここで、図１Ａ
は平面図、図１Ｂは断面図である。In this embodiment, as shown in FIG. 1, first, a metal-organic chemical vapor deposition (MOCVD) method is performed on a c-plane sapphire substrate 1 whose surface has been previously cleaned by thermal cleaning, for example, at 500 ° C. After growing the undoped GaN buffer layer 2 at about the temperature, MOCVD is performed on the undoped GaN buffer layer 2.
Method, the undoped GaN layer 3 is grown at a growth temperature of about 1000 ° C., for example. The undoped GaN buffer layer 2 has a thickness of 30 nm, for example. Also, undoped G
The aN layer 3 has a thickness of 2 μm, for example. Here, FIG. 1A
Is a plan view and FIG. 1B is a sectional view.
【００３６】次に、アンドープＧａＮ層３の全面に例え
ばＣＶＤ法、真空蒸着法、スパッタリング法などにより
例えば厚さが０．１μｍのＳｉＯ2 膜（図示せず）を形
成した後、このＳｉＯ2 膜上にリソグラフィーにより所
定形状のレジストパターン（図示せず）を形成し、この
レジストパターンをマスクとして、例えばフッ酸系のエ
ッチング液を用いたウエットエッチング、または、ＣＦ
4 やＣＨＦ3 などのフッ素を含むエッチングガスを用い
たＲＩＥ法によりＳｉＯ2 膜をエッチングし、パターニ
ングする。次に、この所定形状のＳｉＯ2 膜をマスクと
して例えばＲＩＥ法によりｃ面サファイア基板１に達す
るまでエッチングを行う。このＲＩＥのエッチングガス
としては例えば塩素系ガスを用いる。このエッチングに
よって、図１に示すように、ｃ面サファイア基板１上の
第１の領域では種結晶となるストライプ形状のアンドー
プＧａＮ層３が間隔Ｗで周期的に形成されるとともに、
第２の領域では間隔Ｗ´＞Ｗで種結晶となるストライプ
形状のアンドープＧａＮ層３が形成される。この第２の
領域は好適には、等間隔、例えば１０ｍｍ間隔で複数設
けられる。この場合、第１の領域と第２の領域とが交互
に配置されることになる。種結晶となるストライプ形状
のアンドープＧａＮ層３の幅Ｗ1 および間隔Ｗ2 は、例
えばＷ1 ＝２．５μｍ、Ｗ2 ＝１３．５μｍとし、この
ときＷ＝Ｗ1＋Ｗ2 ＝１６μｍである。Ｗ´は後述のよ
うにして決められるが、例えばＷ´＝５０μｍとする。
このストライプ形状のアンドープＧａＮ層３の延在方向
は〈１−１００〉方向である。Next, a SiO 2 film (not shown) having a thickness of 0.1 μm, for example, is formed on the entire surface of the undoped GaN layer 3 by, for example, the CVD method, the vacuum deposition method, the sputtering method or the like, and then this SiO 2 film is formed. A resist pattern (not shown) having a predetermined shape is formed on the top by lithography, and using this resist pattern as a mask, for example, wet etching using a hydrofluoric acid-based etching solution or CF
The SiO 2 film is etched and patterned by the RIE method using an etching gas containing fluorine such as 4 or CHF 3 . Next, using this SiO 2 film having a predetermined shape as a mask, etching is performed by, eg, RIE until the c-plane sapphire substrate 1 is reached. For example, chlorine-based gas is used as the etching gas for this RIE. By this etching, as shown in FIG. 1, in the first region on the c-plane sapphire substrate 1, stripe-shaped undoped GaN layers 3 serving as seed crystals are periodically formed at intervals W, and
In the second region, the stripe-shaped undoped GaN layer 3 serving as a seed crystal is formed with an interval W ′> W. A plurality of the second regions are preferably provided at equal intervals, for example, 10 mm intervals. In this case, the first area and the second area are arranged alternately. The width W 1 and the interval W 2 of the stripe-shaped undoped GaN layer 3 serving as a seed crystal are, for example, W 1 = 2.5 μm and W 2 = 13.5 μm, and at this time, W = W 1 + W 2 = 16 μm. W'is determined as described later, but for example, W '= 50 μm.
The extending direction of the stripe-shaped undoped GaN layer 3 is the <1-100> direction.
【００３７】次に、エッチングマスクとして用いたＳｉ
Ｏ2 膜をエッチング除去した後、図２に示すように、ス
トライプ形状のアンドープＧａＮ層３を種結晶としてＰ
ＥＮＤＥＯによりｎ型ＧａＮ層４を横方向成長させる。
このときの成長温度は例えば１０７０℃とする。また、
このｎ型ＧａＮ層４は厚さが例えば５μｍであり、ｎ型
不純物として例えばシリコン（Ｓｉ）がドープされてい
る。このｎ型ＧａＮ層４は、種結晶となるストライプ形
状のアンドープＧａＮ層３が間隔Ｗで周期的に形成され
た第１の領域では連続膜となるが、種結晶となるストラ
イプ形状のアンドープＧａＮ層３が間隔Ｗ´＞Ｗで形成
された第２の領域ではつながらず、分断された状態とな
る。このｎ型ＧａＮ層４の面方位は例えば（０００１）
であり、第２の領域に現れる、基板面に対して傾斜した
側面の面方位は（１１−２２）である。次に、詳細は後
述するが、図３に示すように、ｎ型ＧａＮ層４上にｎ型
ＧａＮコンタクト層５をエピタキシャル成長させた後、
その上にレーザ構造を形成するＧａＮ系半導体層Ｌをエ
ピタキシャル成長させる。Next, Si used as an etching mask
After the O 2 film is removed by etching, as shown in FIG. 2, the stripe-shaped undoped GaN layer 3 is used as a seed crystal to form P.
The n-type GaN layer 4 is laterally grown by ENDEO.
The growth temperature at this time is, eg, 1070 ° C. Also,
The n-type GaN layer 4 has a thickness of, for example, 5 μm, and is doped with, for example, silicon (Si) as an n-type impurity. This n-type GaN layer 4 is a continuous film in the first region in which stripe-shaped undoped GaN layers 3 serving as seed crystals are periodically formed at intervals W, but stripe-shaped undoped GaN layers serving as seed crystals. No. 3 is not connected in the second region formed with the interval W '> W, and is in a divided state. The plane orientation of the n-type GaN layer 4 is, for example, (0001)
And the plane orientation of the side surface which appears in the second region and is inclined with respect to the substrate surface is (11-22). Next, as will be described later in detail, as shown in FIG. 3, after the n-type GaN contact layer 5 is epitaxially grown on the n-type GaN layer 4,
A GaN-based semiconductor layer L forming a laser structure is epitaxially grown thereon.
【００３８】ここで、Ｗ´＞Ｗの具体的な決定方法につ
いて説明する。いま、図３に示すように、ＰＥＮＤＥＯ
によりｎ型ＧａＮ層４を横方向成長させ、その上にｎ型
ＧａＮコンタクト層５を成長させ、さらにその上にレー
ザ構造を形成するＧａＮ系半導体層Ｌを成長させる場合
を考える。ｎ型ＧａＮコンタクト層５の厚さをｈ1 、Ｇ
ａＮ系半導体層Ｌの厚さをｈ2 とする。また、ｎ型Ｇａ
Ｎ層４、ｎ型ＧａＮコンタクト層５およびＧａＮ系半導
体層Ｌの基板面に垂直方向（縦方向）の成長速度をＶ
⊥、基板面に平行な方向（横方向）の成長速度をＶ‖と
する（図３参照）。なお、レーザ構造を形成するＧａＮ
系半導体層Ｌには数種類のＧａＮ系半導体層が含まれる
が、ここでは、これらの層の成長速度は互いに同一であ
ると仮定する。Here, a specific method of determining W '> W will be described. Now, as shown in FIG. 3, PENDEO
Consider a case in which the n-type GaN layer 4 is laterally grown by the above method, the n-type GaN contact layer 5 is grown thereon, and the GaN-based semiconductor layer L forming a laser structure is further grown thereon. The thickness of the n-type GaN contact layer 5 is h 1 , G
The thickness of the aN-based semiconductor layer L is h 2 . In addition, n-type Ga
The growth rate of the N layer 4, the n-type GaN contact layer 5, and the GaN-based semiconductor layer L in the direction perpendicular to the substrate surface (vertical direction) is V
⊥, and the growth rate in the direction parallel to the substrate surface (lateral direction) is V∥ (see FIG. 3). GaN forming the laser structure
The system semiconductor layer L includes several types of GaN-based semiconductor layers, but here it is assumed that the growth rates of these layers are the same.
【００３９】まず、
Ｖ⊥：Ｖ‖＝１：ａ（ただし、ａは比例定数で成長条件
に依存する）
とすると、
Ｖ⊥＝Ｖ‖／ａ （１）
となる。First, assuming that V⊥: V‖ = 1: a (where a is a proportional constant and depends on the growth condition), V⊥ = V‖ / a (1)
【００４０】種結晶となるストライプ形状のアンドープ
ＧａＮ層３が間隔Ｗで周期的に形成される第１の領域で
横方向成長するｎ型ＧａＮ層４が連続膜となるまでの時
間をｔ1 とすると、
ｔ1 ＝（Ｗ／２）／Ｖ‖＝Ｗ／２Ｖ‖ （２）
である。The time until the lateral growth of the n-type GaN layer 4 in the first region in which the stripe-shaped undoped GaN layer 3 serving as a seed crystal is periodically formed at intervals W becomes a continuous film is t 1 . Then, it is t 1 = (W / 2) / V‖ = W / 2V‖ (2).
【００４１】ｎ型ＧａＮ層４が連続膜となってからレー
ザ構造を形成するＧａＮ系半導体層Ｌの成長を開始する
までの時間をｔ2 とすると、
ｔ2 ＝ｈ1 ／Ｖ⊥＝ａｈ1 ／Ｖ‖ （３）
となる。Letting t 2 be the time from when the n-type GaN layer 4 becomes a continuous film to when the growth of the GaN-based semiconductor layer L forming the laser structure is started, t 2 = h 1 / V⊥ = ah 1 / V‖ (3).
【００４２】レーザ構造を形成するＧａＮ系半導体層Ｌ
の成長時の成長条件下では成長温度が低いため、
Ｖ⊥≫Ｖ‖ （４）
となる。GaN-based semiconductor layer L forming a laser structure
Since the growth temperature is low under the growth conditions at the time of growing, V⊥ >> V‖ (4).
【００４３】いま、
Ｖ⊥＝Ｖ‖ （５）
となる条件を横方向の成長速度の最大値と仮定すれば、
レーザ構造を形成するＧａＮ系半導体層Ｌを成長し終え
るまでの時間ｔ3 は
ｔ3 ＝ｈ2 ／Ｖ⊥＝ｈ2 ／Ｖ‖ （６）
となる。Assuming that the condition of V⊥ = V‖ (5) is the maximum value of the lateral growth rate,
Time t 3 to finish to grow a GaN-based semiconductor layer L to form a laser structure becomes t 3 = h 2 / V⊥ = h 2 / V‖ (6).
【００４４】（２）、（３）、（６）式よりＷとＷ´と
の関係は以下のように導かれる。
Ｗ´／２＞Ｖ‖（ｔ1 ＋ｔ2 ＋ｔ3 ）＝Ｗ／２＋ａｈ1 ＋ｈ2 （７）
（７）式を変形すると、
Ｗ´＞Ｗ＋２（ａｈ1 ＋ｈ2 ） （８）
となる。すなわち、与えられたＷ、ｈ1 、ｈ2 に対して
（８）式を満たすようにＷ´を選ぶことにより、第２の
領域において横方向成長するｎ型ＧａＮ層４がつながら
ないようにすることができる。From the expressions (2), (3) and (6), the relationship between W and W'is derived as follows. W ′ / 2> V / (t 1 + t 2 + t 3 ) = W / 2 + ah 1 + h 2 (7) When the equation (7) is modified, W ′> W + 2 (ah 1 + h 2 ) (8). That is, W'is selected so as to satisfy the formula (8) for given W, h 1 and h 2 so that the laterally grown n-type GaN layer 4 is not connected. You can
【００４５】ａの値は次のようにして決定することがで
きる。図４はＭＯＣＶＤ法により常圧でＧａＮを成長さ
せたときの縦方向の成長速度（Ｖ⊥）および横方向の成
長速度（Ｖ‖）の成長温度依存性を示す。図４より、成
長温度が高い方が横方向成長が促進されることが分か
る。図４より、縦方向成長速度に対する横方向成長速度
の比、すなわちａを求めることができる。The value of a can be determined as follows. FIG. 4 shows the growth temperature dependence of the growth rate in the vertical direction (V⊥) and the growth rate in the horizontal direction (V‖) when GaN is grown at normal pressure by the MOCVD method. It can be seen from FIG. 4 that the higher the growth temperature is, the more the lateral growth is promoted. From FIG. 4, the ratio of the lateral growth rate to the vertical growth rate, that is, a can be obtained.
【００４６】図５は、Ｇａ原料としてＴＭＧａを用いて
ＭＯＣＶＤ法により常圧でＧａＮを成長させたときの縦
方向成長速度および横方向成長速度のＴＭＧａ供給レー
ト依存性を示す。ただし、成長温度は１０６５℃であ
る。図５より、ＴＭＧａ供給レートが低いとき（例え
ば、４０μｍｏｌ／ｍｉｎ以下）には縦方向成長速度は
〜０μｍ／ｈであり、横方向成長が支配的になり、成長
方向の高い選択性が得られていることが分かる。FIG. 5 shows the dependency of the TMGa supply rate on the vertical growth rate and the horizontal growth rate when GaN was grown at normal pressure using TMGa as a Ga raw material by the MOCVD method. However, the growth temperature is 1065 ° C. From FIG. 5, when the TMGa supply rate is low (for example, 40 μmol / min or less), the vertical growth rate is ˜0 μm / h, the horizontal growth becomes dominant, and high selectivity in the growth direction is obtained. I understand that.
【００４７】図４および図５の結果を総合すると、ａの
値の範囲は一般には０＜ａ＜∞となる。ａの値の具体例
を挙げると、成長温度が１０６５℃のとき約３である。
（８）式にａ＝３、後述のようにｈ1 ＝４μｍを代入
し、また、後述のようにレーザ構造を形成するＧａＮ系
半導体層Ｌの厚さの典型的な値としてｈ2 ＝２μｍを代
入し、さらにＷ＝１６μｍを代入すると、
Ｗ´＞Ｗ＋２（ａｈ1 ＋ｈ2 ）＝１６＋２（３×４＋
２）＝４４μｍ
となる。よって、この不等式を満たすＷ´の値として例
えば５０μｍを選ぶ。When the results of FIGS. 4 and 5 are combined, the range of the value of a is generally 0 <a <∞. A specific example of the value of a is about 3 when the growth temperature is 1065 ° C.
Substituting a = 3 into equation (8) and h 1 = 4 μm as described later, and as a typical value of the thickness of the GaN-based semiconductor layer L forming the laser structure as described later, h 2 = 2 μm And W = 16 μm, W ′> W + 2 (ah 1 + h 2 ) = 16 + 2 (3 × 4 +
2) = 44 μm. Therefore, for example, 50 μm is selected as the value of W ′ that satisfies this inequality.
【００４８】なお、すでに述べたようにレーザ構造を形
成するＧａＮ系半導体層Ｌは数種類のＧａＮ系半導体層
を含むものであり、種類の異なるＧａＮ系半導体層の成
長速度は程度の差はあれ互いに異なり得るので、これを
考慮して（６）式を一般化すると次式のようになる。
ｔ3 ＝Σｔ3i＝Σｈ2i／Ｖ⊥i ＝Σｈ2i／Ｖ‖i （６）´
ここで、ｔ3iはＧａＮ系半導体層Ｌを構成するｉ番目の
層の成長に要する時間、ｈ2iはその層の厚さ、Ｖ⊥i は
その縦方向成長速度、Ｖ‖i はその横方向成長速度で、
ΣはＧａＮ系半導体層Ｌがｎ個の層からなるとするとｉ
＝１からｉ＝ｎまでの和をとる。また、このときの
（７）式に対応する式は
Ｗ´／２＞Ｖ‖（ｔ1 ＋ｔ2 ）＋ΣＶ‖i ×ｔ3i
＝Ｖ‖（ｔ1 ＋ｔ2 ）＋ΣＶ‖i ×ｈ2i／Ｖ‖i
＝Ｖ‖（ｔ1 ＋ｔ2 ）＋Σｈ2i
＝Ｗ／２＋ａｈ1 ＋ｈ2
となり、これは（７）式と同じである。よって、この場
合も、（８）式が成立する。As described above, the GaN-based semiconductor layer L forming the laser structure includes several kinds of GaN-based semiconductor layers, and the growth rates of the different types of GaN-based semiconductor layers are different from each other. Since it can be different, the formula (6) is generalized in consideration of this, and the following formula is obtained. t 3 = Σt 3i = Σh 2i / V⊥ i = Σh 2i / V‖ i (6) ′ where t 3i is the time required for growing the i-th layer forming the GaN-based semiconductor layer L, and h 2i is the thickness of the layer, V⊥ i its vertical growth rate, V‖ i at that lateral growth rate,
Σ is i when the GaN-based semiconductor layer L is composed of n layers.
Take the sum from = 1 to i = n. Furthermore, expression corresponding to the expression (7) at this time W'/ 2> V‖ (t 1 + t 2) + ΣV‖ i × t 3i = V‖ (t 1 + t 2) + ΣV‖ i × h 2i / V ‖ i = V‖ (t 1 + t 2) + Σh 2i = W / 2 + ah 1 + h 2 becomes, which is the same as equation (7). Therefore, also in this case, the expression (8) is established.
【００４９】さて、図２に示すようにｎ型ＧａＮ層４を
横方向成長させた後、図６に示すように、ｎ型ＧａＮ層
４上に、ＭＯＣＶＤ法により、ｎ型ＧａＮコンタクト層
５、ｎ型ＡｌＧａＮクラッド層６、ｎ型ＧａＮ光導波層
７、アンドープのＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ
多重量子井戸構造の活性層８、アンドープＩｎＧａＮ劣
化防止層９、ｐ型ＡｌＧａＮキャップ層１０、ｐ型Ｇａ
Ｎ光導波層１１、ｐ型ＡｌＧａＮクラッド層１２および
ｐ型ＧａＮコンタクト層１３を順次成長させる。これら
のＧａＮ系半導体層は、図３に示すように、第２の領域
においてつながらず、分断された状態となる。After lateral growth of the n-type GaN layer 4 as shown in FIG. 2, the n-type GaN contact layer 5 is formed on the n-type GaN layer 4 by MOCVD as shown in FIG. n-type AlGaN cladding layer 6, n-type GaN optical waveguide layer 7, undoped Ga 1-x In x N / Ga 1-y In y N
Active layer 8 of multiple quantum well structure, undoped InGaN deterioration prevention layer 9, p-type AlGaN cap layer 10, p-type Ga
The N optical waveguide layer 11, the p-type AlGaN cladding layer 12, and the p-type GaN contact layer 13 are sequentially grown. As shown in FIG. 3, these GaN-based semiconductor layers are not connected to each other in the second region and are in a separated state.
【００５０】ここで、ｎ型ＧａＮコンタクト層５は厚さ
が例えば４μｍであり、ｎ型不純物として例えばＳｉが
ドープされている。ｎ型ＡｌＧａＮクラッド層５は厚さ
が例えば１．０μｍであり、ｎ型不純物として例えばＳ
ｉがドープされ、Ａｌ組成は例えば０．０８である。ｎ
型ＧａＮ光導波層６は厚さが例えば０．１μｍであり、
ｎ型不純物として例えばＳｉがドープされている。アン
ドープＩｎx Ｇａ1-xＮ／Ｉｎy Ｇａ1-y Ｎ多重量子井
戸構造の活性層８は、例えば、井戸層としてのＩｎx Ｇ
ａ1-x Ｎ層の厚さが３．５ｎｍでｘ＝０．１４、障壁層
としてのＩｎyＧａ1-y Ｎ層の厚さが７ｎｍでｙ＝０．
０２、井戸数が３である。The n-type GaN contact layer 5 has a thickness of, for example, 4 μm, and is doped with, for example, Si as an n-type impurity. The n-type AlGaN cladding layer 5 has a thickness of, for example, 1.0 μm, and the n-type impurity is, for example, S.
i is doped, and the Al composition is, for example, 0.08. n
The type GaN optical waveguide layer 6 has a thickness of, for example, 0.1 μm,
For example, Si is doped as the n-type impurity. The active layer 8 of the undoped In x Ga 1-x N / In y Ga 1-y N multiple quantum well structure is, for example, In x G as a well layer.
When the thickness of the a 1-x N layer is 3.5 nm, x = 0.14, and the thickness of the In y Ga 1-y N layer as a barrier layer is 7 nm, and y = 0.14.
02, the number of wells is 3.
【００５１】アンドープＩｎＧａＮ劣化防止層９は、活
性層８に接している面から、ｐ型ＡｌＧａＮキャップ層
９に接している面に向かってＩｎ組成が徐々に単調減少
するグレーディッド構造を有し、活性層８に接している
面におけるＩｎ組成は活性層８の障壁層としてのＩｎy
Ｇａ1-y Ｎ層のＩｎ組成ｙと一致しており、ｐ型ＡｌＧ
ａＮキャップ層１０に接している面におけるＩｎ組成は
０となっている。このアンドープＩｎＧａＮ劣化防止層
９の厚さは例えば２０ｎｍである。The undoped InGaN deterioration prevention layer 9 has a graded structure in which the In composition gradually decreases monotonically from the surface in contact with the active layer 8 to the surface in contact with the p-type AlGaN cap layer 9. The In composition on the surface in contact with the active layer 8 is In y as a barrier layer of the active layer 8.
The In composition y of the Ga 1-y N layer coincides with that of p-type AlG
The In composition on the surface in contact with the aN cap layer 10 is zero. The thickness of the undoped InGaN deterioration prevention layer 9 is, for example, 20 nm.
【００５２】ｐ型ＡｌＧａＮキャップ層１０は厚さが例
えば１０ｎｍであり、ｐ型不純物として例えばマグネシ
ウム（Ｍｇ）がドープされている。このｐ型ＡｌＧａＮ
キャップ層１０のＡｌ組成は例えば０．２である。この
ｐ型ＡｌＧａＮキャップ層１０は、ｐ型ＧａＮ光導波層
１１、ｐ型ＡｌＧａＮクラッド層１２およびｐ型ＧａＮ
コンタクト層１３の成長時に活性層８からＩｎが脱離し
て劣化するのを防止するとともに、活性層８からのキャ
リア（電子）のオーバーフローを防止するためのもので
ある。ｐ型ＧａＮ光導波層１１は厚さが例えば０．１μ
ｍであり、ｐ型不純物として例えばＭｇがドープされて
いる。ｐ型ＡｌＧａＮクラッド層１２は厚さが例えば
０．５μｍであり、ｐ型不純物として例えばＭｇがドー
プされ、Ａｌ組成は例えば０．０８である。ｐ型ＧａＮ
コンタクト層１３は厚さが例えば０．１μｍであり、ｐ
型不純物として例えばＭｇがドープされている。The p-type AlGaN cap layer 10 has a thickness of, for example, 10 nm, and is doped with, for example, magnesium (Mg) as a p-type impurity. This p-type AlGaN
The Al composition of the cap layer 10 is, for example, 0.2. The p-type AlGaN cap layer 10 includes a p-type GaN optical waveguide layer 11, a p-type AlGaN cladding layer 12 and a p-type GaN.
It is intended to prevent In from being desorbed from the active layer 8 during the growth of the contact layer 13 and to be deteriorated, and also to prevent overflow of carriers (electrons) from the active layer 8. The p-type GaN optical waveguide layer 11 has a thickness of, for example, 0.1 μm.
m, and is doped with, for example, Mg as a p-type impurity. The p-type AlGaN cladding layer 12 has a thickness of, for example, 0.5 μm, is doped with, for example, Mg as a p-type impurity, and has an Al composition of, for example, 0.08. p-type GaN
The contact layer 13 has a thickness of 0.1 μm, and p
For example, Mg is doped as a type impurity.
【００５３】また、Ｉｎを含まない層であるｎ型ＧａＮ
コンタクト層５、ｎ型ＡｌＧａＮクラッド層６、ｎ型Ｇ
ａＮ光導波層７、ｐ型ＡｌＧａＮキャップ層１０、ｐ型
ＧａＮ光導波層１１、ｐ型ＡｌＧａＮクラッド層１２お
よびｐ型ＧａＮコンタクト層１３の成長温度は例えば１
０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎ x
Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層８の成
長温度は例えば７００〜８００℃、例えば７３０℃とす
る。アンドープＩｎＧａＮ劣化防止層９の成長温度は、
成長開始時点は活性層８の成長温度と同じく例えば７３
０℃に設定し、その後例えば直線的に上昇させ、成長終
了時点でｐ型ＡｌＧａＮキャップ層１０の成長温度と同
じく例えば８３５℃になるようにする。Further, n-type GaN which is a layer not containing In
Contact layer 5, n-type AlGaN cladding layer 6, n-type G
aN optical waveguide layer 7, p-type AlGaN cap layer 10, p-type
GaN optical waveguide layer 11, p-type AlGaN cladding layer 12 and
And the growth temperature of the p-type GaN contact layer 13 is, for example, 1
Ga which is a layer containing In at about 000 ° C.1-xIn x
N / Ga1-yInyFormation of active layer 8 of N multiple quantum well structure
The long temperature is, for example, 700 to 800 ° C, for example, 730 ° C.
It The growth temperature of the undoped InGaN deterioration prevention layer 9 is
The growth start time is, for example, 73% like the growth temperature of the active layer 8.
Set to 0 ℃, then increase linearly, for example,
At the end of the growth, the growth temperature of the p-type AlGaN cap layer 10 is the same as the growth temperature.
For example, the temperature is adjusted to 835 ° C.
【００５４】これらのＧａＮ系半導体層の成長原料は、
例えば、Ｇａの原料としてはトリメチルガリウム（（Ｃ
Ｈ3 ）3 Ｇａ、ＴＭＧ）、Ａｌの原料としてはトリメチ
ルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）、Ｉｎの
原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉ
ｎ、ＴＭＩ）を、Ｎの原料としてはＮＨ3 を用いる。ま
た、キャリアガスとしては、例えば、Ｈ2 を用いる。ド
ーパントについては、ｎ型ドーパントとしては例えばシ
ラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビ
ス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ
3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエ
ニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。The raw materials for growing these GaN-based semiconductor layers are
For example, as a Ga raw material, trimethylgallium ((C
H 3 ) 3 Ga, TMG), trimethyl aluminum ((CH 3 ) 3 Al, TMA) as a raw material for Al, and trimethyl indium ((CH 3 ) 3 I as a raw material for In.
n, TMI), and NH 3 as a raw material of N. Further, as the carrier gas, for example, H 2 is used. Regarding the dopant, for example, silane (SiH 4 ) is used as the n-type dopant, and bis = methylcyclopentadienyl magnesium ((CH
3 C 5 H 4 ) 2 Mg) or bis = cyclopentadienyl magnesium ((C 5 H 5 ) 2 Mg) is used.
【００５５】次に、上述のようにしてＧａＮ系半導体層
を成長させたｃ面サファイア基板１をＭＯＣＶＤ装置か
ら取り出す。そして、ｐ型ＧａＮコンタクト層１３の全
面に例えばＣＶＤ法、真空蒸着法、スパッタリング法な
どにより例えば厚さが０．１μｍのＳｉＯ2 膜（図示せ
ず）を形成した後、このＳｉＯ2 膜上にリソグラフィー
によりメサ部の形状に対応した所定形状のレジストパタ
ーン（図示せず）を形成し、このレジストパターンをマ
スクとして、例えばフッ酸系のエッチング液を用いたウ
エットエッチング、または、ＣＦ4 やＣＨＦ3 などのフ
ッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉ
Ｏ2 膜をエッチングし、パターニングする。次に、この
所定形状のＳｉＯ2 膜をマスクとして例えばＲＩＥ法に
よりｎ型ＧａＮコンタクト層５に達するまでエッチング
を行う。このＲＩＥのエッチングガスとしては例えば塩
素系ガスを用いる。このエッチングにより、ｎ型ＧａＮ
コンタクト層５の上層部、ｎ型ＡｌＧａＮクラッド層
６、ｎ型ＧａＮ光導波層７、活性層８、アンドープＩｎ
ＧａＮ劣化防止層９、ｐ型ＡｌＧａＮキャップ層１０、
ｐ型ＧａＮ光導波層１１、ｐ型ＡｌＧａＮクラッド層１
２およびｐ型ＧａＮコンタクト層１３３メサ形状にパタ
ーニングされる。Next, the c-plane sapphire substrate 1 on which the GaN-based semiconductor layer has been grown as described above is taken out from the MOCVD apparatus. Then, a SiO 2 film (not shown) having a thickness of 0.1 μm, for example, is formed on the entire surface of the p-type GaN contact layer 13 by, for example, the CVD method, the vacuum vapor deposition method, the sputtering method or the like, and then, on this SiO 2 film. A resist pattern (not shown) having a predetermined shape corresponding to the shape of the mesa portion is formed by lithography, and using this resist pattern as a mask, for example, wet etching using a hydrofluoric acid-based etching solution or CF 4 or CHF 3 is performed. Si by RIE method using an etching gas containing fluorine such as
The O 2 film is etched and patterned. Next, using this SiO 2 film having a predetermined shape as a mask, etching is performed by, eg, RIE until reaching the n-type GaN contact layer 5. For example, chlorine-based gas is used as the etching gas for this RIE. By this etching, n-type GaN
Upper layer of contact layer 5, n-type AlGaN cladding layer 6, n-type GaN optical waveguide layer 7, active layer 8, undoped In
GaN deterioration prevention layer 9, p-type AlGaN cap layer 10,
p-type GaN optical waveguide layer 11 and p-type AlGaN cladding layer 1
2 and p-type GaN contact layer 133 patterned into a mesa shape.
【００５６】次に、エッチングマスクとして用いたＳｉ
Ｏ2 膜をエッチング除去した後、再び基板全面に例えば
ＣＶＤ法、真空蒸着法、スパッタリング法などにより例
えば厚さが０．２μｍのＳｉＯ2 膜（図示せず）を形成
した後、このＳｉＯ2 膜上にリソグラフィーによりリッ
ジ部に対応する所定形状のレジストパターン（図示せ
ず）を形成し、このレジストパターンをマスクとして、
例えばフッ酸系のエッチング液を用いたウエットエッチ
ング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエ
ッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜をエッ
チングし、リッジ部に対応する形状とする。Next, Si used as an etching mask
After the O 2 film is removed by etching, for example, CVD on the entire surface of the substrate again, a vacuum deposition method, after the example of thickness such as a sputtering method to form a 0.2 [mu] m SiO 2 film (not shown), the SiO 2 film A resist pattern (not shown) of a predetermined shape corresponding to the ridge portion is formed on the top by lithography, and using this resist pattern as a mask,
For example, the SiO 2 film is etched by wet etching using a hydrofluoric acid-based etching solution or RIE using an etching gas containing fluorine such as CF 4 or CHF 3 to form a shape corresponding to the ridge portion.
【００５７】次に、このＳｉＯ2 膜をマスクとしてＲＩ
Ｅ法によりｐ型ＡｌＧａＮクラッド層１１の厚さ方向の
所定の深さまでエッチングを行うことにより、図７に示
すように、〈１−１００〉方向に延在するリッジ１４を
形成する。このリッジ１４の幅は例えば３μｍである。
このＲＩＥのエッチングガスとしては例えば塩素系ガス
を用いる。Next, using this SiO 2 film as a mask, RI
By etching to a predetermined depth in the thickness direction of the p-type AlGaN cladding layer 11 by the E method, the ridge 14 extending in the <1-100> direction is formed as shown in FIG. The width of this ridge 14 is, for example, 3 μm.
For example, chlorine-based gas is used as the etching gas for this RIE.
【００５８】次に、エッチングマスクとして用いたＳｉ
Ｏ2 膜をエッチング除去した後、基板全面に例えばＣＶ
Ｄ法、真空蒸着法、スパッタリング法などにより例えば
厚さが０．３μｍのＳｉＯ2 膜のような絶縁膜１５を上
記のメサ部の全体を覆うように成膜する。この絶縁膜１
５は電気絶縁および表面保護のためのものである。Next, Si used as an etching mask
After removing the O 2 film by etching, a CV
An insulating film 15 such as a SiO 2 film having a thickness of 0.3 μm is formed by D method, vacuum evaporation method, sputtering method or the like so as to cover the entire mesa portion. This insulating film 1
5 is for electrical insulation and surface protection.
【００５９】次に、リソグラフィーによりｎ側電極形成
領域を除いた領域の絶縁膜１５の表面を覆うレジストパ
ターン（図示せず）を形成する。次に、このレジストパ
ターンをマスクとして絶縁膜１５をエッチングすること
により、開口１４ａを形成する。Next, a resist pattern (not shown) is formed by lithography to cover the surface of the insulating film 15 in the region excluding the n-side electrode formation region. Next, the opening 14a is formed by etching the insulating film 15 using this resist pattern as a mask.
【００６０】次に、レジストパターンを残したままの状
態で基板全面に例えば真空蒸着法によりＴｉ膜、Ｐｔ膜
およびＡｕ膜を順次形成した後、レジストパターンをそ
の上に形成されたＴｉ膜、Ｐｔ膜およびＡｕ膜とともに
除去する（リフトオフ）。これによって、絶縁膜１５の
開口１５ａを通じてｎ型ＧａＮコンタクト層５にコンタ
クトしたｎ側電極１６が形成される。ここで、このｎ側
電極１６を構成するＴｉ膜、Ｐｔ膜およびＡｕ膜の厚さ
は例えばそれぞれ１０ｎｍ、５０ｎｍおよび１００ｎｍ
とする。次に、ｎ側電極１６をオーミック接触させるた
めのアロイ処理を行う。Next, a Ti film, a Pt film, and an Au film are sequentially formed on the entire surface of the substrate with the resist pattern left, for example, by a vacuum deposition method, and then the resist pattern is formed on the Ti film, Pt. The film and the Au film are removed together (lift-off). As a result, the n-side electrode 16 that contacts the n-type GaN contact layer 5 through the opening 15a of the insulating film 15 is formed. Here, the thicknesses of the Ti film, the Pt film, and the Au film forming the n-side electrode 16 are, for example, 10 nm, 50 nm, and 100 nm, respectively.
And Next, an alloying process is performed to bring the n-side electrode 16 into ohmic contact.
【００６１】次に、同様なプロセスで、リッジ１４の上
の部分の絶縁膜１５をエッチング除去して開口１４ｂを
形成した後、ｎ側電極１６と同様にして、この開口１４
ｂを通じてｐ型ＧａＮコンタクト層１３にコンタクトし
たＰｄ／Ｐｔ／Ａｕ構造のｐ側電極１７を形成する。こ
のｐ側電極１７を構成するＰｄ膜、Ｐｔ膜およびＡｕ膜
の厚さは、例えばそれぞれ１０ｎｍ、１００ｎｍおよび
３００ｎｍである。次に、ｐ側電極１７をオーミック接
触させるためのアロイ処理を行う。Next, in a similar process, the insulating film 15 on the ridge 14 is removed by etching to form an opening 14b, and then the opening 14b is formed in the same manner as the n-side electrode 16.
A p-side electrode 17 having a Pd / Pt / Au structure is formed in contact with the p-type GaN contact layer 13 through b. The Pd film, Pt film, and Au film forming the p-side electrode 17 have thicknesses of 10 nm, 100 nm, and 300 nm, respectively. Next, an alloy process for making ohmic contact with the p-side electrode 17 is performed.
【００６２】次に、上述のようにしてレーザ構造が形成
されたｃ面サファイア基板１の裏面を研削して薄膜化し
た後、これを劈開などによりバー状に加工して両共振器
端面を形成する。次に、これらの共振器端面に端面コー
ティングを施した後、このバーを劈開などによりチップ
化する。以上により、目的とするリッジ構造およびＳＣ
Ｈ構造を有するＧａＮ系半導体レーザが製造される。Next, after the back surface of the c-plane sapphire substrate 1 on which the laser structure is formed as described above is ground to make a thin film, this is processed into a bar shape by cleavage or the like to form both resonator end faces. To do. Next, after end face coating is applied to the end faces of these resonators, the bars are made into chips by cleavage or the like. From the above, the target ridge structure and SC
A GaN-based semiconductor laser having an H structure is manufactured.
【００６３】以上のように、この一実施形態によれば、
ｃ面サファイア基板１上の第１の領域ではストライプ形
状のアンドープＧａＮ層３を間隔Ｗで周期的に形成する
とともに、第２の領域では間隔Ｗ´＞Ｗでストライプ形
状のアンドープＧａＮ層３を形成し、これらのアンドー
プＧａＮ層３を種結晶としてＰＥＮＤＥＯによりｎ型Ｇ
ａＮ層４を横方向成長させているので、第１の領域では
ｎ型ＧａＮ層４は連続膜となるが、第２の領域ではｎ型
ＧａＮ層４がつながらず、分断された状態となる。そし
て、このｎ型ＧａＮ層４上に成長するｎ型ＧａＮコンタ
クト層５およびその上に成長するレーザ構造を形成する
ＧａＮ系半導体層Ｌも同様に、第１の領域では連続膜と
なるが、第２の領域ではつながらず、分断された状態と
なる。このため、レーザ構造を形成するＧａＮ系半導体
層Ｌの成長後のｃ面サファイア基板１の反り量の大幅な
低減を図ることができる。これによって、レーザのリッ
ジを形成するためのリソグラフィー工程における露光時
に、基板面全体で精度良くマスク合わせを行うことが可
能となるため、リッジ１４を種結晶であるストライプ形
状のアンドープＧａＮ層３と横方向成長の会合部との間
の欠陥密度の低い領域に正確に形成することができ、Ｇ
ａＮ系半導体レーザの発光効率の低下、信頼性の低下、
寿命の低下などを防止することができるとともに、リッ
ジ１４の幅を基板面全体で均一に揃えることができ、Ｇ
ａＮ系半導体レーザの歩留まりの向上を図ることができ
る。また、ｃ面サファイア基板１が裏面研削時に割れて
しまうという問題も解消することができ、これによって
もＧａＮ系半導体レーザの歩留まりの向上を図ることが
できる。さらに、反りを抑えるためにｃ面サファイア基
板１を厚くする必要がないので、裏面研削に要する時間
を短く抑えることができる。As described above, according to this embodiment,
In the first region on the c-plane sapphire substrate 1, stripe-shaped undoped GaN layers 3 are periodically formed at intervals W, and in the second region, stripe-shaped undoped GaN layers 3 are formed at intervals W ′> W. Then, using these undoped GaN layers 3 as seed crystals, n-type G
Since the aN layer 4 is laterally grown, the n-type GaN layer 4 is a continuous film in the first region, but the n-type GaN layer 4 is not connected in the second region and is in a divided state. The n-type GaN contact layer 5 grown on the n-type GaN layer 4 and the GaN-based semiconductor layer L forming the laser structure grown on the n-type GaN layer 4 are also continuous films in the first region, but In the area of No. 2, they are not connected and are in a divided state. Therefore, the amount of warpage of the c-plane sapphire substrate 1 after the growth of the GaN-based semiconductor layer L forming the laser structure can be significantly reduced. As a result, during exposure in the lithography process for forming the laser ridge, it is possible to perform mask alignment with good precision over the entire substrate surface, so that the ridge 14 and the stripe-shaped undoped GaN layer 3 that is a seed crystal are laterally aligned. It can be accurately formed in a region having a low defect density between the directional growth junction and G
decrease in luminous efficiency of aN semiconductor laser, decrease in reliability,
It is possible to prevent a decrease in life and the like and to make the width of the ridge 14 uniform over the entire substrate surface.
It is possible to improve the yield of the aN semiconductor laser. Further, it is possible to solve the problem that the c-plane sapphire substrate 1 is cracked at the time of grinding the back surface, which also improves the yield of the GaN-based semiconductor laser. Further, since it is not necessary to make the c-plane sapphire substrate 1 thick in order to suppress the warpage, the time required for the back surface grinding can be suppressed to be short.
【００６４】また、ＧａＮ系半導体層Ｌの成長時のｃ面
サファイア基板１の反り量も低減することにより、成長
時の基板面内温度分布が均一となるため、ＧａＮ系半導
体層Ｌの厚さや組成の分布が基板面内で均一となり、特
に、活性層８の組成分布を均一にすることができること
により発光波長の分布の均一性の向上を図ることがで
き、ＧａＮ系半導体レーザの歩留まりの向上を図ること
ができる。Further, by reducing the amount of warpage of the c-plane sapphire substrate 1 during the growth of the GaN-based semiconductor layer L, the temperature distribution within the substrate surface during the growth becomes uniform, so that the thickness of the GaN-based semiconductor layer L and The composition distribution becomes uniform in the plane of the substrate, and in particular, the composition distribution of the active layer 8 can be made uniform, whereby the uniformity of the emission wavelength distribution can be improved and the yield of the GaN-based semiconductor laser can be improved. Can be achieved.
【００６５】さらに、ＧａＮ系半導体層ＬのうちのＡｌ
ＧａＮ層（特に、ｎ型ＡｌＧａＮクラッド層６）を成長
させると、特に基板周辺部において下地のｎ型ＧａＮコ
ンタクト層１０５との格子定数差によりこのＡｌＧａＮ
層にクラックが発生するが、ＧａＮ系半導体層Ｌは第２
の領域で分断されるため、このクラックが基板中心方向
に伝播するのをほぼ完全に防止することができ、基板中
心部のクラック本数をほぼ０にすることができ、ＧａＮ
系半導体レーザの歩留まりの大幅な向上を図ることがで
きる。Further, Al in the GaN-based semiconductor layer L
When the GaN layer (particularly the n-type AlGaN cladding layer 6) is grown, this AlGaN is formed due to the difference in lattice constant from the underlying n-type GaN contact layer 105, especially in the peripheral portion of the substrate.
Although a crack occurs in the layer, the GaN-based semiconductor layer L is
The cracks can be almost completely prevented from propagating toward the center of the substrate, and the number of cracks in the center of the substrate can be reduced to almost zero.
It is possible to significantly improve the yield of the semiconductor lasers.
【００６６】加えて、この一実施形態によれば、活性層
８に接してアンドープＩｎＧａＮ劣化防止層９が設けら
れ、このアンドープＩｎＧａＮ劣化防止層９に接してｐ
型ＡｌＧａＮキャップ層１０が設けられているので、ア
ンドープＩｎＧａＮ劣化防止層９により、ｐ型ＡｌＧａ
Ｎキャップ層１０により活性層８に発生する応力を大幅
に緩和することができるとともに、ｐ型層のｐ型ドーパ
ントとして用いられるＭｇが活性層７に拡散するのを有
効に抑制することができる。In addition, according to this embodiment, the undoped InGaN deterioration preventing layer 9 is provided in contact with the active layer 8 and the undoped InGaN deterioration preventing layer 9 is in contact with the p layer.
Since the AlGaN cap layer 10 is provided, the undoped InGaN deterioration prevention layer 9 prevents the p-type AlGa
The N cap layer 10 can significantly reduce the stress generated in the active layer 8 and can effectively suppress the diffusion of Mg used as the p-type dopant of the p-type layer into the active layer 7.
【００６７】以上、この発明の一実施形態について具体
的に説明したが、この発明は、上述の実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。Although one embodiment of the present invention has been specifically described above, the present invention is not limited to the above embodiment, and various modifications can be made based on the technical idea of the present invention. .
【００６８】例えば、上述の一実施形態において挙げた
数値、構造、基板、原料、プロセスなどはあくまでも例
に過ぎず、必要に応じて、これらと異なる数値、構造、
基板、原料、プロセスなどを用いてもよい。For example, the numerical values, structures, substrates, raw materials, processes and the like mentioned in the above-mentioned embodiment are merely examples, and different numerical values, structures, and
Substrates, raw materials, processes, etc. may be used.
【００６９】具体的には、例えば、上述の一実施形態に
おいては、レーザ構造を形成するｎ型層を基板上に最初
に積層し、その上にｐ型層を積層しているが、これと積
層順序を逆にし、基板上に最初にｐ型層を積層し、その
上にｎ型層を積層した構造としてもよい。Specifically, for example, in the above-described embodiment, the n-type layer forming the laser structure is first laminated on the substrate, and the p-type layer is laminated thereon. The stacking order may be reversed, and the p-type layer may be first stacked on the substrate, and the n-type layer may be stacked thereon.
【００７０】また、上述の一実施形態においては、ｃ面
サファイア基板を用いているが、必要に応じて、ＳｉＣ
基板、Ｓｉ基板、スピネル基板、厚いＧａＮ層からなる
基板などを用いてもよい。また、ＧａＮバッファ層の代
わりに、ＡｌＮバッファ層やＡｌＧａＮバッファ層を用
いてもよい。In addition, although the c-plane sapphire substrate is used in the above-described embodiment, if necessary, SiC may be used.
A substrate, a Si substrate, a spinel substrate, a substrate made of a thick GaN layer, or the like may be used. Further, an AlN buffer layer or an AlGaN buffer layer may be used instead of the GaN buffer layer.
【００７１】また、上述の一実施形態においては、この
発明をＳＣＨ構造のＧａＮ系半導体レーザの製造に適用
した場合について説明したが、この発明は、例えば、Ｄ
Ｈ（Double Heterostructure）構造のＧａＮ系半導体レ
ーザの製造に適用してもよいことはもちろん、ＧａＮ系
発光ダイオードの製造に適用してもよく、さらにはＧａ
Ｎ系ＦＥＴやＧａＮ系ヘテロ接合バイポーラトランジス
タ（ＨＢＴ）などの窒化物系ＩＩＩ−Ｖ族化合物半導体
を用いた電子走行素子に適用してもよい。Further, in the above-mentioned one embodiment, the case where the present invention is applied to the manufacture of the SCH semiconductor laser of the SCH structure has been described.
It may be applied not only to the manufacture of an H (Double Heterostructure) structure GaN-based semiconductor laser but also to the manufacture of a GaN-based light-emitting diode.
It may be applied to an electron transit device using a nitride-based III-V group compound semiconductor such as an N-type FET or a GaN-based heterojunction bipolar transistor (HBT).
【００７２】さらに、上述の一実施形態においては、Ｍ
ＯＣＶＤ法により成長を行う際のキャリアガスとしてＨ
2 ガスを用いているが、必要に応じて、他のキャリアガ
ス、例えばＨ2 とＮ2 あるいはＨｅ、Ａｒガスなどとの
混合ガスを用いてもよい。Further, in the above-described embodiment, M
H as a carrier gas when growing by the OCVD method
Two gases are used, but other carrier gases such as a mixed gas of H 2 and N 2 or He or Ar gas may be used if necessary.
【００７３】[0073]
【発明の効果】以上説明したように、この発明によれ
ば、基板の一主面上に成長された第１の窒化物系ＩＩＩ
−Ｖ族化合物半導体層をパターニングすることによりス
トライプ形状の種結晶を形成し、この際、第１の領域で
は種結晶が第１の間隔で周期的に形成され、第２の領域
では種結晶が第１の間隔より大きい第２の間隔で形成さ
れるようにし、これらの種結晶を用いて基板上に第２の
窒化物系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させ
るようにしていることにより、この第２の窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層が第２の領域においてつながら
ず、分断された状態とすることができる。そして、その
上に成長させる、発光素子構造などの素子構造を形成す
る第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層も、第２
の領域においてつながらず、分断された状態とすること
ができる。このため、基板としてサファイアなどの窒化
物系ＩＩＩ−Ｖ族化合物半導体と格子定数および／また
は熱膨張係数が大きく異なる物質からなるものを用いて
も、第３の窒化物系ＩＩＩ−Ｖ族化合物半導体層の成長
後における基板の反り量の大幅な低減を図ることができ
る。このため、半導体発光素子や半導体装置の製造にお
いて、フォトリソグラフィー工程における露光や基板の
裏面研削などを支障なく行うことができる。As described above, according to the present invention, the first nitride system III grown on one main surface of the substrate is used.
A stripe-shaped seed crystal is formed by patterning the -V compound semiconductor layer. At this time, the seed crystal is periodically formed in the first region at the first interval, and the seed crystal is formed in the second region. A second gap larger than the first gap is formed, and a second nitride III-V compound semiconductor layer is laterally grown on the substrate by using these seed crystals. This second nitride system II
The IV compound semiconductor layer can be in a separated state without being connected to the second region. The third nitride-based III-V group compound semiconductor layer, which is grown on the third nitride-based III-V compound semiconductor layer and forms a device structure such as a light-emitting device structure, is
It is possible to make a divided state without connecting in the area of. Therefore, even if the substrate made of a material such as sapphire that has a large difference in lattice constant and / or thermal expansion coefficient from the nitride-based III-V group compound semiconductor, the third nitride-based III-V group compound semiconductor is used. It is possible to significantly reduce the amount of warpage of the substrate after the growth of the layer. Therefore, in the manufacture of the semiconductor light emitting element and the semiconductor device, the exposure in the photolithography process and the back surface grinding of the substrate can be performed without any trouble.
【図１】この発明の一実施形態によるＧａＮ系半導体レ
ーザの製造方法を説明するための平面図および断面図で
ある。FIG. 1 is a plan view and a cross-sectional view for explaining a method of manufacturing a GaN-based semiconductor laser according to an embodiment of the present invention.
【図２】この発明の一実施形態によるＧａＮ系半導体レ
ーザの製造方法を説明するための断面図である。FIG. 2 is a cross-sectional view illustrating the method for manufacturing the GaN-based semiconductor laser according to the embodiment of the present invention.
【図３】この発明の一実施形態によるＧａＮ系半導体レ
ーザの製造方法を説明するための断面図である。FIG. 3 is a cross-sectional view illustrating the method for manufacturing the GaN-based semiconductor laser according to the embodiment of the present invention.
【図４】ＭＯＣＶＤ法により成長されるＧａＮの縦方向
成長速度および横方向成長速度の成長温度依存性を示す
略線図である。FIG. 4 is a schematic diagram showing the growth temperature dependence of the vertical growth rate and the horizontal growth rate of GaN grown by the MOCVD method.
【図５】ＭＯＣＶＤ法により成長されるＧａＮの縦方向
成長速度および横方向成長速度のＴＭＧａ供給レート依
存性を示す略線図である。FIG. 5 is a schematic diagram showing the dependency of the vertical growth rate and the horizontal growth rate of GaN grown by the MOCVD method on the TMGa supply rate.
【図６】この発明の一実施形態によるＧａＮ系半導体レ
ーザの製造方法を説明するための断面図である。FIG. 6 is a sectional view illustrating the method for manufacturing the GaN-based semiconductor laser according to the embodiment of the present invention.
【図７】この発明の一実施形態によるＧａＮ系半導体レ
ーザの製造方法を説明するための断面図である。FIG. 7 is a sectional view illustrating the method for manufacturing the GaN-based semiconductor laser according to the embodiment of the present invention.
【図８】従来のＧａＮ系半導体レーザの製造方法を説明
するための断面図である。FIG. 8 is a sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図９】従来のＧａＮ系半導体レーザの製造方法を説明
するための断面図である。FIG. 9 is a sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１０】従来のＧａＮ系半導体レーザの製造方法を説
明するための平面図である。FIG. 10 is a plan view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１１】従来のＧａＮ系半導体レーザの製造方法を説
明するための断面図である。FIG. 11 is a cross-sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１２】従来のＧａＮ系半導体レーザの製造方法を説
明するための断面図である。FIG. 12 is a cross-sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１３】従来のＧａＮ系半導体レーザの製造方法を説
明するための断面図である。FIG. 13 is a cross-sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１４】従来のＧａＮ系半導体レーザの製造方法を説
明するための断面図である。FIG. 14 is a cross-sectional view for explaining a conventional method for manufacturing a GaN-based semiconductor laser.
【図１５】サファイア基板上にＧａＮ系半導体層を成長
させたときの基板の反り量とＧａＮ系半導体層の厚さと
の関係を示す略線図である。FIG. 15 is a schematic diagram showing the relationship between the amount of substrate warpage and the thickness of a GaN-based semiconductor layer when a GaN-based semiconductor layer is grown on a sapphire substrate.
【図１６】従来のＧａＮ系半導体レーザの製造方法の問
題点を説明するための略線図である。FIG. 16 is a schematic diagram for explaining a problem of a conventional method for manufacturing a GaN-based semiconductor laser.
【図１７】従来のＧａＮ系半導体レーザの製造方法の問
題点を説明するための平面図である。FIG. 17 is a plan view for explaining a problem of a conventional method for manufacturing a GaN-based semiconductor laser.
１・・・ｃ面サファイア基板、３・・・アンドープＧａ
Ｎ層、４・・・ｎ型ＧａＮ層、５・・・ｎ型ＧａＮコン
タクト層、６・・・ｎ型ＡｌＧａＮクラッド層、７・・
・ｎ型ＧａＮ光導波層、８・・・活性層、９・・・アン
ドープＩｎＧａＮ劣化防止層、１０・・・ｐ型ＡｌＧａ
Ｎキャップ層、１１・・・ｐ型ＧａＮ光導波層、１２・
・・ｐ型ＡｌＧａＮクラッド層、１３・・・ｐ型ＧａＮ
コンタクト層、１４・・・リッジ、１５・・・絶縁膜、
１６・・・ｎ側電極、１７・・・ｐ側電極1 ... c-plane sapphire substrate, 3 ... undoped Ga
N layer, 4 ... n-type GaN layer, 5 ... n-type GaN contact layer, 6 ... n-type AlGaN cladding layer, 7 ...
N-type GaN optical waveguide layer, 8 ... Active layer, 9 ... Undoped InGaN deterioration prevention layer, 10 ... p-type AlGa
N cap layer, 11 ... P-type GaN optical waveguide layer, 12 ...
..P-type AlGaN cladding layer, 13 ... P-type GaN
Contact layer, 14 ... ridge, 15 ... insulating film,
16 ... n side electrode, 17 ... p side electrode
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中島 博 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA03 BE15 DB08 ED06 EE05 EF03 HA02 TK04 TK06 5F045 AA04 AA18 AA19 AB09 AB14 AB17 AB18 AB32 AC08 AC12 AD09 AD14 AE29 AF02 AF03 AF04 AF07 AF09 AF13 AF14 AF20 BB11 CA10 CA12 DA53 DA55 HA12 5F073 AA13 AA46 AA74 AA83 CA07 CB02 CB05 CB08 DA05 DA07 DA21 DA32 DA33 EA29 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Hiroshi Nakajima 6-735 Kita-Shinagawa, Shinagawa-ku, Tokyo Soni -Inside the corporation F-term (reference) 4G077 AA03 BE15 DB08 ED06 EE05 EF03 HA02 TK04 TK06 5F045 AA04 AA18 AA19 AB09 AB14 AB17 AB18 AB32 AC08 AC12 AD09 AD14 AE29 AF02 AF03 AF04 AF07 AF09 AF13 AF14 AF20 BB11 CA10 CA12 DA53 DA55 HA12 5F073 AA13 AA46 AA74 AA83 CA07 CB02 CB05 CB08 DA05 DA07 DA21 DA32 DA33 EA29
Claims (35)
物系ＩＩＩ−Ｖ族化合物半導体層をパターニングするこ
とにより形成されたストライプ形状の種結晶を用いて上
記基板上に第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層
を横方向成長させた窒化物系ＩＩＩ−Ｖ族化合物半導体
基板において、 互いに隣接する少なくとも一対の上記種結晶から横方向
成長した上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体
層が会合していない領域を有することを特徴とする窒化
物系ＩＩＩ−Ｖ族化合物半導体基板。1. A stripe-shaped seed crystal formed by patterning a first nitride-based III-V group compound semiconductor layer grown on one main surface of a substrate to form a second seed film on the substrate. A nitride-based III-V compound semiconductor substrate in which a nitride-based III-V compound semiconductor layer is laterally grown, the second nitride-based semiconductor laterally grown from at least a pair of the seed crystals adjacent to each other. A nitride-based III-V compound semiconductor substrate having a region where the III-V compound semiconductor layer is not associated.
されている第１の領域と、上記種結晶が上記第１の間隔
より大きい第２の間隔で形成されている第２の領域とを
有することを特徴とする請求項１記載の窒化物系ＩＩＩ
−Ｖ族化合物半導体基板。2. A first region in which the seed crystal is periodically formed at a first interval, and a second region in which the seed crystal is formed at a second interval larger than the first interval. The nitride system III according to claim 1, characterized in that
-Group V compound semiconductor substrate.
半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合物
半導体層はＧａＮ層であることを特徴とする請求項１記
載の窒化物系ＩＩＩ−Ｖ族化合物半導体基板。3. The nitride according to claim 1, wherein the first nitride-based III-V group compound semiconductor layer and the second nitride-based III-V group compound semiconductor layer are GaN layers. Physical III-V compound semiconductor substrate.
に平行に延在するストライプ形状を有することを特徴と
する請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体
基板。4. The nitride-based III-V group compound semiconductor substrate according to claim 1, wherein the seed crystal has a stripe shape extending in parallel with each other in the <1-100> direction.
半導体層上に、素子構造を形成する第３の窒化物系ＩＩ
Ｉ−Ｖ族化合物半導体層が成長されていることを特徴と
する請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半導体
基板。5. A third nitride system II forming a device structure on the second nitride group III-V compound semiconductor layer.
The nitride-based III-V compound semiconductor substrate according to claim 1, wherein an IV compound semiconductor layer is grown.
半導体層が会合していない領域において上記第３の窒化
物系ＩＩＩ−Ｖ族化合物半導体層がつながっていないこ
とを特徴とする請求項５記載の窒化物系ＩＩＩ−Ｖ族化
合物半導体基板。6. The third nitride-based III-V compound semiconductor layer is not connected in a region where the second nitride-based III-V compound semiconductor layer is not associated. Item 5. A nitride-based III-V group compound semiconductor substrate according to item 5.
半導体と異なる物質からなることを特徴とする請求項１
記載の窒化物系ＩＩＩ−Ｖ族化合物半導体基板。7. The substrate is made of a material different from a nitride III-V compound semiconductor.
The nitride-based III-V group compound semiconductor substrate described.
徴とする請求項１記載の窒化物系ＩＩＩ−Ｖ族化合物半
導体基板。8. The nitride-based III-V group compound semiconductor substrate according to claim 1, wherein the substrate is made of sapphire.
−Ｖ族化合物半導体層を成長させる工程と、 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層をパタ
ーニングすることによりストライプ形状の種結晶を形成
し、この際、第１の領域では上記種結晶が第１の間隔で
周期的に形成され、第２の領域では上記種結晶が上記第
１の間隔より大きい第２の間隔で形成されるようにする
工程と、 上記種結晶を用いて上記基板上に第２の窒化物系ＩＩＩ
−Ｖ族化合物半導体層を横方向成長させる工程とを有す
ることを特徴とする窒化物系ＩＩＩ−Ｖ族化合物半導体
基板の製造方法。9. A first nitride system III on one major surface of the substrate.
A step of growing a group-V compound semiconductor layer and a patterning of the first nitride-based III-V group compound semiconductor layer form a stripe-shaped seed crystal. At this time, the seed crystal is formed in the first region. Crystals are periodically formed at a first interval, and the seed crystals are formed at a second interval larger than the first interval in a second region; Second nitride system III on substrate
And a step of laterally growing a group V compound semiconductor layer, the method for manufacturing a nitride-based group III-V compound semiconductor substrate.
物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合
物半導体層はＧａＮ層であることを特徴とする請求項９
記載の窒化物系ＩＩＩ−Ｖ族化合物半導体基板の製造方
法。10. The first nitride III-V group compound semiconductor layer and the second nitride III-V group compound semiconductor layer are GaN layers.
A method for manufacturing a nitride-based III-V compound semiconductor substrate as described above.
いに平行に延在するストライプ形状を有することを特徴
とする請求項９記載の窒化物系ＩＩＩ−Ｖ族化合物半導
体基板の製造方法。11. The method for manufacturing a nitride-based III-V group compound semiconductor substrate according to claim 9, wherein the seed crystal has a stripe shape extending in parallel with each other in the <1-100> direction.
物半導体と異なる物質からなることを特徴とする請求項
９記載の窒化物系ＩＩＩ−Ｖ族化合物半導体基板の製造
方法。12. The method for producing a nitride-based III-V compound semiconductor substrate according to claim 9, wherein the substrate is made of a material different from a nitride-based III-V compound semiconductor.
特徴とする請求項９記載の窒化物系ＩＩＩ−Ｖ族化合物
半導体基板の製造方法。13. The method for manufacturing a nitride-based III-V group compound semiconductor substrate according to claim 9, wherein the substrate is made of sapphire.
化物系ＩＩＩ−Ｖ族化合物半導体層をパターニングする
ことによりストライプ形状の種結晶を形成し、この種結
晶を用いて上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化
合物半導体層を横方向成長させ、この際、互いに隣接す
る少なくとも一対の上記種結晶から横方向成長した上記
第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が会合して
いない領域を有するようにした窒化物系ＩＩＩ−Ｖ族化
合物半導体基板を用い、 この窒化物系ＩＩＩ−Ｖ族化合物半導体基板上に、発光
素子構造を形成する第３の窒化物系ＩＩＩ−Ｖ族化合物
半導体層を成長させるようにしたことを特徴とする半導
体発光素子の製造方法。14. A stripe-shaped seed crystal is formed by patterning a first nitride-based III-V compound semiconductor layer grown on one main surface of the substrate, and the substrate is formed using this seed crystal. A second nitride III-V compound semiconductor layer is laterally grown on the second nitride III-V compound semiconductor layer, and the second nitride III-V compound is laterally grown from at least a pair of the seed crystals adjacent to each other. A nitride-based III-V group compound semiconductor substrate having a region where semiconductor layers are not associated is used, and a third nitride for forming a light-emitting device structure is formed on the nitride-based III-V group compound semiconductor substrate. A method for manufacturing a semiconductor light emitting device, characterized in that a physical III-V group compound semiconductor layer is grown.
体基板は、上記種結晶が第１の間隔で周期的に形成され
ている第１の領域と、上記種結晶が上記第１の間隔より
大きい第２の間隔で形成されている第２の領域とを有す
ることを特徴とする請求項１４記載の半導体発光素子の
製造方法。15. The nitride-based III-V group compound semiconductor substrate comprises: a first region in which the seed crystals are periodically formed at a first spacing; and the seed crystals are formed in a first spacing. 15. The method for manufacturing a semiconductor light emitting device according to claim 14, further comprising a second region formed with a large second spacing.
物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合
物半導体層はＧａＮ層であることを特徴とする請求項１
４記載の半導体発光素子の製造方法。16. The first nitride III-V group compound semiconductor layer and the second nitride III-V group compound semiconductor layer are GaN layers.
4. The method for manufacturing a semiconductor light emitting device according to 4.
いに平行に延在するストライプ形状を有することを特徴
とする請求項１４記載の半導体発光素子の製造方法。17. The method for manufacturing a semiconductor light emitting device according to claim 14, wherein the seed crystal has a stripe shape extending in parallel with each other in the <1-100> direction.
物半導体と異なる物質からなることを特徴とする請求項
１４記載の半導体発光素子の製造方法。18. The method for manufacturing a semiconductor light emitting device according to claim 14, wherein the substrate is made of a material different from a nitride III-V compound semiconductor.
特徴とする請求項１４記載の半導体発光素子の製造方
法。19. The method of manufacturing a semiconductor light emitting device according to claim 14, wherein the substrate is made of sapphire.
Ｉ−Ｖ族化合物半導体層を成長させる工程と、 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層をパタ
ーニングすることによりストライプ形状の種結晶を形成
し、この際、第１の領域では上記種結晶が第１の間隔で
周期的に形成され、第２の領域では上記種結晶が上記第
１の間隔より大きい第２の間隔で形成されるようにする
工程と、上記種結晶を用いて上記基板上に第２の窒化物
系ＩＩＩ−Ｖ族化合物半導体層を横方向成長させる工程
と、 上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、
発光素子構造を形成する第３の窒化物系ＩＩＩ−Ｖ族化
合物半導体層を成長させる工程とを有することを特徴と
する半導体発光素子の製造方法。20. A first nitride system II on one main surface of a substrate.
A step of growing an I-V group compound semiconductor layer and a patterning of the first nitride-based III-V group compound semiconductor layer form a stripe-shaped seed crystal. A step of forming seed crystals periodically at a first interval, and forming the seed crystals at a second interval larger than the first interval in the second region; and using the seed crystals A step of laterally growing a second nitride-based III-V group compound semiconductor layer on the substrate; and, on the second nitride-based III-V group compound semiconductor layer,
And a step of growing a third nitride-based III-V group compound semiconductor layer forming a light emitting device structure.
物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合
物半導体層はＧａＮ層であることを特徴とする請求項２
０記載の半導体発光素子の製造方法。21. The first nitride III-V group compound semiconductor layer and the second nitride III-V group compound semiconductor layer are GaN layers.
0. The method for manufacturing a semiconductor light emitting device according to 0.
いに平行に延在するストライプ形状を有することを特徴
とする請求項２０記載の半導体発光素子の製造方法。22. The method for manufacturing a semiconductor light emitting device according to claim 20, wherein the seed crystal has a stripe shape extending in parallel with each other in the <1-100> direction.
物半導体と異なる物質からなることを特徴とする請求項
２０記載の半導体発光素子の製造方法。23. The method for manufacturing a semiconductor light emitting device according to claim 20, wherein the substrate is made of a material different from a nitride III-V compound semiconductor.
特徴とする請求項２０記載の半導体発光素子の製造方
法。24. The method of manufacturing a semiconductor light emitting device according to claim 20, wherein the substrate is made of sapphire.
化物系ＩＩＩ−Ｖ族化合物半導体層をパターニングする
ことによりストライプ形状の種結晶を形成し、この種結
晶を用いて上記基板上に第２の窒化物系ＩＩＩ−Ｖ族化
合物半導体層を横方向成長させ、この際、互いに隣接す
る少なくとも一対の上記種結晶から横方向成長した上記
第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層が会合して
いない領域を有するようにした窒化物系ＩＩＩ−Ｖ族化
合物半導体基板を用い、 この窒化物系ＩＩＩ−Ｖ族化合物半導体基板上に、素子
構造を形成する第３の窒化物系ＩＩＩ−Ｖ族化合物半導
体層を成長させるようにしたことを特徴とする半導体装
置の製造方法。25. A stripe-shaped seed crystal is formed by patterning a first nitride-based III-V group compound semiconductor layer grown on one main surface of the substrate, and the substrate is formed using this seed crystal. A second nitride III-V compound semiconductor layer is laterally grown on the second nitride III-V compound semiconductor layer, and the second nitride III-V compound is laterally grown from at least a pair of the seed crystals adjacent to each other. A nitride-based III-V group compound semiconductor substrate having a region where semiconductor layers are not associated is used, and a third nitride forming an element structure on the nitride-based III-V group compound semiconductor substrate. A method for manufacturing a semiconductor device, wherein a group III-V group compound semiconductor layer is grown.
体基板は、上記種結晶が第１の間隔で周期的に形成され
ている第１の領域と、上記種結晶が上記第１の間隔より
大きい第２の間隔で形成されている第２の領域とを有す
ることを特徴とする請求項２５記載の半導体装置の製造
方法。26. The nitride-based III-V group compound semiconductor substrate comprises: a first region in which the seed crystals are periodically formed at a first spacing; and the seed crystals are formed in a first spacing. 26. The method of manufacturing a semiconductor device according to claim 25, further comprising a second region formed with a large second interval.
物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合
物半導体層はＧａＮ層であることを特徴とする請求項２
５記載の半導体装置の製造方法。27. The first nitride III-V group compound semiconductor layer and the second nitride III-V group compound semiconductor layer are GaN layers.
5. The method for manufacturing a semiconductor device according to 5.
いに平行に延在するストライプ形状を有することを特徴
とする請求項２５記載の半導体装置の製造方法。28. The method of manufacturing a semiconductor device according to claim 25, wherein the seed crystal has a stripe shape extending parallel to each other in the <1-100> direction.
物半導体と異なる物質からなることを特徴とする請求項
２５記載の半導体装置の製造方法。29. The method of manufacturing a semiconductor device according to claim 25, wherein the substrate is made of a material different from a nitride III-V compound semiconductor.
特徴とする請求項２５記載の半導体装置の製造方法。30. The method of manufacturing a semiconductor device according to claim 25, wherein the substrate is made of sapphire.
Ｉ−Ｖ族化合物半導体層を成長させる工程と、 上記第１の窒化物系ＩＩＩ−Ｖ族化合物半導体層をパタ
ーニングすることによりストライプ形状の種結晶を形成
し、この際、第１の領域では上記種結晶が第１の間隔で
周期的に形成され、第２の領域では上記種結晶が上記第
１の間隔より大きい第２の間隔で形成されるようにする
工程と、 上記種結晶を用いて上記基板上に第２の窒化物系ＩＩＩ
−Ｖ族化合物半導体層を横方向成長させる工程と、 上記第２の窒化物系ＩＩＩ−Ｖ族化合物半導体層上に、
素子構造を形成する窒化物系ＩＩＩ−Ｖ族化合物半導体
層を成長させる工程とを有することを特徴とする半導体
装置の製造方法。31. A first nitride system II is formed on one major surface of a substrate.
A step of growing an I-V group compound semiconductor layer and a patterning of the first nitride-based III-V group compound semiconductor layer form a stripe-shaped seed crystal. A step of forming seed crystals periodically at a first interval, and forming the seed crystals at a second interval larger than the first interval in the second region; and using the seed crystals, A second nitride system III on the substrate
A step of laterally growing a group-V compound semiconductor layer, and a step of growing the second nitride-based group III-V compound semiconductor layer above,
And a step of growing a nitride III-V compound semiconductor layer forming an element structure.
物半導体層および上記第２の窒化物系ＩＩＩ−Ｖ族化合
物半導体層はＧａＮ層であることを特徴とする請求項３
１記載の半導体装置の製造方法。32. The first nitride-based III-V group compound semiconductor layer and the second nitride-based III-V group compound semiconductor layer are GaN layers.
1. The method for manufacturing a semiconductor device according to 1.
いに平行に延在するストライプ形状を有することを特徴
とする請求項３１記載の半導体装置の製造方法。33. The method of manufacturing a semiconductor device according to claim 31, wherein the seed crystal has a stripe shape extending in parallel with each other in the <1-100> direction.
物半導体と異なる物質からなることを特徴とする請求項
３１記載の半導体装置の製造方法。34. The method of manufacturing a semiconductor device according to claim 31, wherein the substrate is made of a material different from a nitride III-V compound semiconductor.
特徴とする請求項３１記載の半導体装置の製造方法。35. The method of manufacturing a semiconductor device according to claim 31, wherein the substrate is made of sapphire.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273245A JP4720051B2 (en) | 2001-09-10 | 2001-09-10 | Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001273245A JP4720051B2 (en) | 2001-09-10 | 2001-09-10 | Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003081697A true JP2003081697A (en) | 2003-03-19 |
| JP2003081697A5 JP2003081697A5 (en) | 2008-09-18 |
| JP4720051B2 JP4720051B2 (en) | 2011-07-13 |
Family
ID=19098486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001273245A Expired - Fee Related JP4720051B2 (en) | 2001-09-10 | 2001-09-10 | Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4720051B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006344930A (en) * | 2005-04-07 | 2006-12-21 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor device |
| JP2007502546A (en) * | 2003-05-21 | 2007-02-08 | ルミログ | Fabrication of gallium nitride substrates by lateral growth through a mask and devices fabricated therefrom. |
| WO2007091637A1 (en) * | 2006-02-08 | 2007-08-16 | Rohm Co., Ltd. | Semiconductor light-emitting device and process for producing the same |
| JP2009130010A (en) * | 2007-11-21 | 2009-06-11 | New Japan Radio Co Ltd | Manufacturing method of nitride semiconductor device |
| JP2010245542A (en) * | 2005-06-16 | 2010-10-28 | Lg Electronics Inc | Light emitting diode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001039800A (en) * | 1999-05-21 | 2001-02-13 | Nichia Chem Ind Ltd | Growing method of nitride semiconductor and nitride semiconductor element |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63319294A (en) * | 1987-06-19 | 1988-12-27 | Sharp Corp | Production of silicon carbide single crystal substrate |
-
2001
- 2001-09-10 JP JP2001273245A patent/JP4720051B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001039800A (en) * | 1999-05-21 | 2001-02-13 | Nichia Chem Ind Ltd | Growing method of nitride semiconductor and nitride semiconductor element |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007502546A (en) * | 2003-05-21 | 2007-02-08 | ルミログ | Fabrication of gallium nitride substrates by lateral growth through a mask and devices fabricated therefrom. |
| JP2006344930A (en) * | 2005-04-07 | 2006-12-21 | Showa Denko Kk | Manufacturing method of group iii nitride semiconductor device |
| JP2010245542A (en) * | 2005-06-16 | 2010-10-28 | Lg Electronics Inc | Light emitting diode |
| WO2007091637A1 (en) * | 2006-02-08 | 2007-08-16 | Rohm Co., Ltd. | Semiconductor light-emitting device and process for producing the same |
| US8222655B2 (en) | 2006-02-08 | 2012-07-17 | Rohm Co., Ltd. | Semiconductor light-emitting device and process for producing the same |
| JP2009130010A (en) * | 2007-11-21 | 2009-06-11 | New Japan Radio Co Ltd | Manufacturing method of nitride semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4720051B2 (en) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3988018B2 (en) | Crystal film, crystal substrate and semiconductor device | |
| JP4928874B2 (en) | Nitride-based semiconductor light-emitting device manufacturing method and nitride-based semiconductor light-emitting device | |
| JP3864735B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2003063897A (en) | Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device | |
| US20070221932A1 (en) | Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device | |
| JP2002368343A (en) | Nitride semiconductor laser | |
| US6670204B2 (en) | Semiconductor light emitting device and method for manufacturing the same | |
| JP4822608B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
| JP3796060B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| JP4608731B2 (en) | Manufacturing method of semiconductor laser | |
| JP3804335B2 (en) | Semiconductor laser | |
| JP4523097B2 (en) | Group III nitride compound semiconductor laser diode | |
| JP4720051B2 (en) | Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device | |
| JP3588285B2 (en) | Method for manufacturing semiconductor device | |
| JP2004165550A (en) | Nitride semiconductor element | |
| JP4679867B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP4760821B2 (en) | Manufacturing method of semiconductor device | |
| JP4363415B2 (en) | Crystal film, crystal substrate and semiconductor device | |
| JP3969989B2 (en) | Nitride-based semiconductor device and manufacturing method thereof | |
| JP2002009399A (en) | Method for manufacturing semiconductor light-emitting element, and semiconductor laser | |
| JP4240854B2 (en) | Nitride-based semiconductor light-emitting device and manufacturing method thereof | |
| JP3874186B2 (en) | Nitride semiconductor substrate and method for manufacturing the same | |
| JP2003007999A (en) | Iii-v nitride-based compound semiconductor substrate, its manufacturing method, method of manufacturing semiconductor light emitting element, and method of manufacturing semiconductor device | |
| JP5679699B2 (en) | Nitride semiconductor light emitting device | |
| JP3975971B2 (en) | Manufacturing method of semiconductor laser |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041224 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |