JP2002009399A - Method for manufacturing semiconductor light-emitting element, and semiconductor laser - Google Patents

Method for manufacturing semiconductor light-emitting element, and semiconductor laser

Info

Publication number
JP2002009399A
JP2002009399A JP2000190320A JP2000190320A JP2002009399A JP 2002009399 A JP2002009399 A JP 2002009399A JP 2000190320 A JP2000190320 A JP 2000190320A JP 2000190320 A JP2000190320 A JP 2000190320A JP 2002009399 A JP2002009399 A JP 2002009399A
Authority
JP
Japan
Prior art keywords
layer
opening
nitride
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000190320A
Other languages
Japanese (ja)
Other versions
JP4623799B2 (en
Inventor
Tetsuhiro Tanabe
哲弘 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2000190320A priority Critical patent/JP4623799B2/en
Priority to US09/864,275 priority patent/US6469320B2/en
Publication of JP2002009399A publication Critical patent/JP2002009399A/en
Priority to US10/235,705 priority patent/US6670204B2/en
Application granted granted Critical
Publication of JP4623799B2 publication Critical patent/JP4623799B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor element whereby warpage of a wafer is reduced to a degree not causing a problem on device characteristics and handling of the wafer when a semiconductor layer is selectively grown on a mask by ELO growth, and a semiconductor laser by which warpage of the wafer is reduced in the case of LD while a dislocation density of a stripe light-emitting part is reduced. SOLUTION: When a nitride compound semiconductor layer is selectively grown on a wafer substrate by ELO growth and a semiconductor layer is stacked thereon so as to form a light-emitting layer forming part, a mask for selective growth in a horizontal direction is formed such that openings for exposing seeds entirely on the surface of the wafer substrate are not arranged only in a single direction successively. Further, in the case of LD, a mask is formed such that openings are not arranged only in a single direction successively while a part not having a dislocation density is formed in a stripe shape.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明はチッ化物系化合物半
導体(III 族元素とチッ素などとの化合物半導体)を用
い、高い記憶密度を有する光ディスクメモリや、レーザ
ビームプリンタの高精細化に必要な青色領域で発光可能
な半導体レーザおよび発光ダイオードなども含めた半導
体発光素子の製法に関する。さらに詳しくは、横方向成
長を用いてチッ化物系化合物半導体層の貫通転位密度を
下げながら、ウェハでの反りを防止することができる半
導体発光素子の製法、および発光層での転位密度をでき
るだけ少なくし、発振特性を改良し得る半導体レーザに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention uses a nitride-based compound semiconductor (compound semiconductor of a group III element and nitrogen, etc.) and is required for an optical disk memory having a high storage density and a high definition of a laser beam printer. The present invention relates to a method for manufacturing a semiconductor light emitting device including a semiconductor laser and a light emitting diode capable of emitting light in a blue region. More specifically, a method of manufacturing a semiconductor light emitting device capable of preventing warpage in a wafer while lowering the threading dislocation density of a nitride compound semiconductor layer using lateral growth, and reducing the dislocation density in the light emitting layer as much as possible. And a semiconductor laser capable of improving oscillation characteristics.

【0002】[0002]

【従来の技術】従来の青色領域で発光する発光ダイオー
ド(LED)やレーザダイオード(LD)は、サファイ
ア基板上にIII 族チッ化物化合物半導体が有機金属気相
成長法(Metal Organic Chemical Vapour Deposition
以下、MOCVDという)により順次積層されることに
より実現されている。
2. Description of the Related Art Conventional light emitting diodes (LEDs) and laser diodes (LDs) that emit light in the blue region include a group III nitride compound semiconductor formed on a sapphire substrate by a metal organic chemical vapor deposition method.
This is realized by sequentially laminating the layers by MOCVD.

【0003】たとえば青色領域でCW発振する半導体レ
ーザは、図8に示されるように、サファイア基板21上
にIII 族チッ化物化合物半導体がMOCVD法により順
次積層されるもので、GaN緩衝層22、n形GaNか
らなるコンタクト層23、Al0.12Ga0.88Nからなる
n形クラッド層24、GaNからなるn形光ガイド層2
5、InGaN系化合物半導体の多重量子井戸構造から
なる活性層26、p形GaNからなるp形光ガイド層2
7、p形Al0.12Ga0.88Nからなるp形クラッド層2
8、p形GaNからなるp形コンタクト層29が順次積
層され、積層された半導体層の一部が図8に示されるよ
うにドライエッチングなどによりエッチングされてn形
コンタクト層23を露出させ、その表面にn側電極3
1、前述のp形コンタクト層29上にp側電極30がそ
れぞれ形成されることにより構成されている。そして、
p側電極30のストライプに沿った部分が発光部として
利用されている。
For example, as shown in FIG. 8, a semiconductor laser that oscillates in CW in a blue region is one in which a group III nitride compound semiconductor is sequentially laminated on a sapphire substrate 21 by MOCVD, and a GaN buffer layer 22, n Contact layer 23 made of n-type GaN, n-type cladding layer 24 made of Al 0.12 Ga 0.88 N, n-type light guide layer 2 made of GaN
5. Active layer 26 having a multiple quantum well structure of InGaN-based compound semiconductor, p-type light guide layer 2 of p-type GaN
7. p-type cladding layer 2 made of p-type Al 0.12 Ga 0.88 N
8. A p-type contact layer 29 made of p-type GaN is sequentially laminated, and a part of the laminated semiconductor layer is etched by dry etching or the like as shown in FIG. N-side electrode 3 on the surface
1. The p-side electrode 30 is formed on the p-type contact layer 29 described above. And
A portion of the p-side electrode 30 along the stripe is used as a light emitting unit.

【0004】しかし、チッ化物系化合物を成長するサフ
ァイア基板は、チッ化物系化合物半導体との格子定数や
熱膨張係数が大幅に異なり、成長するチッ化物系化合物
半導体層の貫通転位(Threading Dislocation;TD)
密度は、1×108〜1×10 10cm-2程度となり、赤
色系のGaAs基板上に成長される化合物半導体層の1
×102cm-2程度と比べて大幅に転位密度が大きくな
っている。半導体レーザでは、とくに転位密度が大きい
と、しきい電流値などが増大して、発光ダイオード(L
ED)より転位密度の小さいことが要望される。しか
し、サファイアの他に工業的に適した基板も見つかって
いない。
[0004] However, when growing nitride compounds,
The via substrate has a lattice constant with nitride compound semiconductors.
Growing nitride compounds with significantly different coefficients of thermal expansion
Threading Dislocation (TD) in the semiconductor layer
Density is 1 × 108~ 1 × 10 Tencm-2About red
1 of a compound semiconductor layer grown on a color-based GaAs substrate
× 10Twocm-2Significantly higher dislocation density than
ing. In semiconductor lasers, the dislocation density is particularly large
And the threshold current value increases, and the light emitting diode (L
It is demanded that the dislocation density be lower than ED). Only
In addition to sapphire, industrially suitable substrates have been found
Not in.

【0005】一方、TD低減の手法として、たとえば笹
岡らによる「ハイドライドVPE、MOVPEによるG
aN ELO成長」(日本結晶成長学会誌、第25巻第
8号、1998年、99〜105頁)に示されるよう
に、ELO(Epitaxial Lateral Overgrowth)を利用し
た結晶成長が注目されている。この方法は、たとえば半
導体層上に開口窓を有するSiO2マスクを設け、その
開口窓から露出する半導体層をシードとして、SiO2
マスク上を横方向に成長させることにより、チッ化物系
化合物では、縦方向よりも横方向への成長が行われやす
いことを利用して、TDをなくするものである。
[0005] On the other hand, as a method of reducing TD, for example, Sasaoka et al.
As shown in “aNELO growth” (Journal of the Japan Society for Crystal Growth, Vol. 25, No. 8, 1998, pp. 99-105), crystal growth utilizing ELO (Epitaxial Lateral Overgrowth) has attracted attention. As this method, a seed of a semiconductor layer of SiO 2 mask is provided, exposed from the opening window with an open window on the example semiconductor layer, SiO 2
By growing the mask in the horizontal direction on the mask, the TD is eliminated by utilizing the fact that the nitride-based compound grows more easily in the horizontal direction than in the vertical direction.

【0006】しかし、ELO成長する場合、図7に示さ
れるように、第1のGaN層42上のマスク層43に一
定間隔で設けられる両側の開口部44から順次横方向に
第2のGaN層45が成長し、マスク層43の中央部で
合致するように成長するが、その合致部分では転位密度
が大きくなり、とくに4角形状の4つの開口部からの成
長層が接合する中心部における転位密度は非常に大きく
なる。また、開口部44上の成長層も第1のGaN層の
貫通転位密度が縦方向にそのまま続き転位密度が大き
い。そのため、マスク層43はできるだけ幅広に形成さ
れることが全体の転位密度を小さくする上で好ましい
が、マスク層の幅が広くなると、それに応じてエピタキ
シャル成長する半導体層を厚くしなければ均一な半導体
層にならないと共に、別の要因により転位密度が大きく
なるなどの問題が生じる。
However, in the case of the ELO growth, as shown in FIG. 7, the second GaN layer is successively arranged in the lateral direction from openings 44 on both sides provided at regular intervals in the mask layer 43 on the first GaN layer 42. 45 grows so as to match at the center of the mask layer 43, but the dislocation density increases at the matching portion, particularly at the center where the growth layer from the four openings of the quadrilateral joins. The density becomes very large. In the growth layer on the opening 44, the threading dislocation density of the first GaN layer continues in the vertical direction, and the dislocation density is large. Therefore, it is preferable that the mask layer 43 be formed as wide as possible in order to reduce the overall dislocation density. However, as the width of the mask layer increases, the uniform semiconductor layer must be formed unless the semiconductor layer epitaxially grown is made thicker. In addition to the above, problems such as an increase in dislocation density due to other factors occur.

【0007】ところが、半導体レーザは、たとえば前述
の図8に示されるように、発光部はストライプ状の一部
領域のみで、その部分の半導体層の転位密度を小さくす
れば、結晶欠陥に基づくしきい電流値の増大、ならびに
LDの通電特性の劣化などを抑制できることが想定され
る。この場合、図6に示されるように、一方向に直線状
の開口部43とマスク層44を交互に形成することが効
率的であるが、前述のようにマスク幅の両端部および中
心部は転位密度が大きくなり、マスク幅の半分のうち、
その両端部を除いた部分を、たとえばLDのストライプ
幅の発光領域に使用することが好ましい。そのため、L
Dのストライプ幅を4μm程度としても、マスク幅Mが
少なくとも10〜15μm以上は必要で、この場合、マ
スク上に成長するGaN層はマスク幅より厚く、すなわ
ち15〜20μm程度以上は成長する必要がある。
However, in the semiconductor laser, as shown in FIG. 8, for example, the light emitting portion is formed only in a partial region of a stripe shape. It is assumed that the increase in the threshold current value and the deterioration of the conduction characteristics of the LD can be suppressed. In this case, as shown in FIG. 6, it is efficient to alternately form the linear openings 43 and the mask layer 44 in one direction. However, both ends and the center of the mask width are formed as described above. The dislocation density increases and half of the mask width
It is preferable to use the portion excluding the both ends for a light emitting region having a stripe width of an LD, for example. Therefore, L
Even if the stripe width of D is about 4 μm, the mask width M must be at least 10 to 15 μm or more. In this case, the GaN layer grown on the mask must be thicker than the mask width, that is, about 15 to 20 μm or more. is there.

【0008】[0008]

【発明が解決しようとする課題】前述のように、半導体
レーザの発光部のみでも結晶欠陥の少ないデバイスにし
ようとすると、デバイスの発光部を形成するストライプ
方向に沿ってマスクの開口部を設ける必要があり、図6
に示されるように、一方向のみにマスクの開口部が形成
される。一方、マスク幅が狭くてその上に成長するGa
N層が5μm程度の薄い積層構造では問題ないが、マス
ク幅が10μm以上になり、その上に積層する半導体層
の厚さが15μm以上になると、その半導体層と基板と
の熱膨張係数の差に基づき、ウェハの反りが顕著になっ
てくる。ウェハの反りが発生すると、ウェハプロセス中
にウェハ内で均一な処理が行えず、ストライプ幅を均一
にできないこと、ウェハをラッピングする際に割れが生
じやすいこと、反りに起因してデバイスに応力が働き特
性変動を来しやすいこと、などの問題が生じる。
As described above, in order to make a device having few crystal defects by using only the light emitting portion of the semiconductor laser, it is necessary to provide an opening portion of the mask along the stripe direction forming the light emitting portion of the device. FIG. 6
As shown in (2), the opening of the mask is formed only in one direction. On the other hand, the mask width is small and Ga
Although there is no problem with a laminated structure in which the N layer is as thin as about 5 μm, when the mask width becomes 10 μm or more and the thickness of the semiconductor layer laminated thereon becomes 15 μm or more, the difference in the thermal expansion coefficient between the semiconductor layer and the substrate becomes larger. , The warp of the wafer becomes remarkable. When wafer warpage occurs, uniform processing cannot be performed within the wafer during the wafer process, the stripe width cannot be made uniform, cracks are likely to occur when wrapping the wafer, and stress is applied to the device due to the warpage. Problems such as the fact that the working characteristics are likely to fluctuate occur.

【0009】一方、基板の厚さを従来の330μm程度
から700μm程度に厚くすれば、ウェハプロセス中の
問題はなくなるが、チップ化する前の最終的な基板研削
が大変であると共に、基板研削をすれば、反りが生じ前
述の問題が発生する。また、特開平11−186178
号公報には、基板との熱膨張係数の差に基づくウェハの
反りを防止するため、前述のELO成長を利用し、基板
の全面に半導体層をエピタキシャル成長しないで、成長
領域を島状に形成することにより(非成長領域に大きな
マスクを設けることにより成長しなくなる)、ウェハの
反りを防止する方法が開示されている。しかし、この方
法では、実施例から見てもウェハの半分以上は非成長領
域で、非常に無駄が多くなるという問題がある。
On the other hand, if the thickness of the substrate is increased from the conventional value of about 330 μm to about 700 μm, there will be no problem during the wafer process. Then, warpage occurs and the above-described problem occurs. Also, JP-A-11-186178
In order to prevent the warpage of the wafer due to the difference in thermal expansion coefficient from the substrate, the above-mentioned publication utilizes the above-mentioned ELO growth and forms a growth region in an island shape without epitaxially growing a semiconductor layer over the entire surface of the substrate. Thus, a method for preventing wafer warpage by disposing a large mask in a non-growth region to prevent the wafer from growing is disclosed. However, this method has a problem in that more than half of the wafer is a non-growth region even in the case of the embodiment, and the waste is greatly increased.

【0010】本発明はこのような状況に鑑みてなされた
もので、ELO成長によりマスク上に半導体層を選択成
長する場合に、マスク幅を広くすることによりウェハ全
体としての貫通転位密度を小さくしながら、その上に成
長する半導体層が厚くなっても、ウェハの反りをデバイ
ス特性やウェハのハンドリングに支障がない程度に小さ
くし得る半導体発光素子の製法を提供することを目的と
する。
The present invention has been made in view of such a situation, and when a semiconductor layer is selectively grown on a mask by ELO growth, the threading dislocation density as a whole wafer is reduced by increasing the mask width. However, it is an object of the present invention to provide a method of manufacturing a semiconductor light emitting device capable of reducing the warpage of a wafer to such an extent that device characteristics and wafer handling are not hindered even when a semiconductor layer grown thereon becomes thicker.

【0011】本発明の他の目的は、半導体レーザのよう
に発光領域をストライプ状部分などに限定できる場合
に、少なくともそのストライプ状の発光領域部分におけ
る活性層の転位密度を小さくし、しきい電流値を下げ、
高出力を得られるようにしながら、ウェハの反りを防止
し得る構造の半導体レーザを提供することにある。
Another object of the present invention is to reduce the dislocation density of the active layer in at least the stripe-shaped light-emitting region when the light-emitting region can be limited to a stripe-shaped portion as in a semiconductor laser, and to reduce the threshold current. Lower the value,
An object of the present invention is to provide a semiconductor laser having a structure capable of preventing wafer warpage while obtaining high output.

【0012】[0012]

【課題を解決するための手段】本発明者は、マスク層上
にチッ化物系化合物半導体層を横方向に選択成長する
(ELO成長する)場合に、マスク幅を大きくして、そ
の上に成長するチッ化物系化合物半導体層も厚くするこ
とにより発生するウェハの反りの影響をなくするため、
鋭意検討を重ねた結果、マスク層の開口部が一方向のみ
に連続して形成されていると、反りの方向は開口部の方
向に関連して一定方向に反り、逆に開口部の大部分を散
在させたり、一方向のみに連続した開口部にしなけれ
ば、マスク幅を広くすることにより成長層を厚くした
り、長い直線状の開口部を形成する場合でも、反りを大
幅に減らすことができることを見出した。
In order to selectively grow a nitride-based compound semiconductor layer on a mask layer in the lateral direction (grow by ELO), the present inventor increases the mask width and grows on the mask layer. In order to eliminate the effect of wafer warpage caused by increasing the thickness of the nitride-based compound semiconductor layer,
As a result of intensive studies, if the openings in the mask layer are formed continuously in only one direction, the direction of the warp will be warped in a certain direction in relation to the direction of the openings, and conversely most of the openings will be Even if the growth layer is thickened by widening the mask width or a long linear opening is formed, warping can be significantly reduced unless the openings are scattered or the openings are continuous only in one direction. I found what I could do.

【0013】本発明による半導体発光素子の製法は、ウ
ェハ状基板表面に直接、または該基板上に設けられる層
上に、その上にはチッ化物系化合物半導体層が直接には
成長しないマスク層を形成し、該マスク層にチッ化物系
化合物半導体層を成長するシードを露出するための開口
部を、前記ウェハ状基板の全面で単一方向に連続するも
ののみにならないように形成し、該開口部から前記マス
ク層上に横方向に選択成長することによりチッ化物系化
合物半導体層を前記ウェハ状基板上の全面に設け、該チ
ッ化物系化合物半導体層上に発光層を形成するようにチ
ッ化物系化合物半導体からなる半導体積層部を形成し、
前記ウェハ状基板をチップ化することを特徴とする。
According to the method of manufacturing a semiconductor light emitting device of the present invention, a mask layer on which a nitride compound semiconductor layer does not grow directly is formed directly on the surface of a wafer-like substrate or on a layer provided on the substrate. An opening for exposing a seed for growing a nitride-based compound semiconductor layer in the mask layer is formed so as not to be only continuous in a single direction over the entire surface of the wafer-like substrate. A nitride-based compound semiconductor layer is provided on the entire surface of the wafer-like substrate by selectively growing laterally on the mask layer from the portion, and a nitride is formed so as to form a light-emitting layer on the nitride-based compound semiconductor layer. Forming a semiconductor laminated portion made of a base compound semiconductor,
The wafer-shaped substrate is formed into chips.

【0014】ここにチッ化物系化合物半導体とは、G
a、Al、InなどのIII 族元素とNまたはNと他のV
族元素との化合物からなる半導体を意味する。したがっ
て、GaNの他、AlとGaとの組成比が変えられるA
lGaN系化合物や、InとGaの組成比が変えられる
InGaN系化合物など、III族元素の混晶比やV族元
素の混晶比が適宜変化されるNを含む化合物半導体を意
味する。また、マスク層とは、たとえばSiO2のよう
に、チッ化物系化合物半導体層をエピタキシャル成長し
ようとしても、直接にはその表面にエピタキシャル成長
をすることができない材料からなる層を意味する。
Here, the nitride compound semiconductor is G
a, Al, In and other Group III elements and N or N and other V
It means a semiconductor made of a compound with a group element. Therefore, in addition to GaN, A in which the composition ratio of Al and Ga is changed
It refers to a compound semiconductor containing N in which the mixed crystal ratio of a group III element or the mixed crystal ratio of a group V element is appropriately changed, such as an lGaN-based compound or an InGaN-based compound in which the composition ratio of In and Ga is changed. Further, the mask layer means a layer made of a material such as SiO 2 , which cannot be directly epitaxially grown on the surface of a nitride-based compound semiconductor layer even if the nitride-based compound semiconductor layer is to be epitaxially grown.

【0015】この方法によれば、マスク層の開口部が一
方向のみに連続して形成されないため、基板と成長する
半導体層との熱膨張係数差に基づく応力が、一方向のみ
に働かないで、四方に均等にかかり、一方向での極端な
反りが発生しなくなる。その結果、ウェハ工程における
処理の不均一さやウェハの割れなどを防止することがで
き、非常に品質が向上する。
According to this method, since the openings in the mask layer are not formed continuously in only one direction, the stress based on the difference in thermal expansion coefficient between the substrate and the semiconductor layer to be grown does not act in only one direction. , Evenly in all directions, and no extreme warpage occurs in one direction. As a result, it is possible to prevent non-uniformity of processing in the wafer process, cracking of the wafer, and the like, and the quality is greatly improved.

【0016】前記開口部の大部分を、平面形状が4角形
または6角形になるように形成することにより、4角形
であれば、横方向の結晶成長の速度がA面に垂直な方向
とM面に垂直な方向とで異なっていても、その成長方向
の長さを調整しやすいし、6角形であれば、GaN系化
合物が六方晶系であるため、各方向への成長速度が同じ
になるようにすることができ、横方向への成長を均一に
することができる。ここに開口部の大部分とは、たとえ
ばLDのストライプ状発光部の近傍など、一部には直線
状の開口部が設けられ得ることを意味する。
Most of the openings are formed so that the plane shape is a quadrangle or a hexagon, so that if the shape is a quadrangle, the rate of crystal growth in the horizontal direction is M and the direction perpendicular to the A-plane. Even if the direction differs from the direction perpendicular to the plane, it is easy to adjust the length in the growth direction, and if it is hexagonal, the growth rate in each direction is the same because the GaN-based compound is hexagonal. So that the lateral growth can be uniform. Here, the majority of the opening means that a linear opening can be provided in a part, for example, in the vicinity of the stripe light emitting part of the LD.

【0017】本発明による半導体レーザは、基板と、該
基板上に直接、または基板上に積層される層の上に設け
られ、開口部を有するマスク層と、該マスク層上に前記
開口部から横方向に選択成長されるチッ化物系化合物半
導体層と、該チッ化物系化合物半導体層上にストライプ
状発光部を有する発光層を形成するようにチッ化物系化
合物半導体層が積層される半導体積層部とからなり、前
記マスク層は、前記ストライプ状発光部の下側に開口部
を横切らず、チップ全長に亘って延びると共に、前記ス
トライプ状発光部の下側以外の部分には前記開口部が散
在して形成されている。
A semiconductor laser according to the present invention comprises a substrate, a mask layer provided directly on the substrate or on a layer laminated on the substrate and having an opening, and a mask layer provided on the mask layer from the opening. A semiconductor laminated portion in which a nitride-based compound semiconductor layer selectively grown in a lateral direction and a nitride-based compound semiconductor layer are laminated so as to form a light-emitting layer having a stripe-shaped light-emitting portion on the nitride-based compound semiconductor layer The mask layer extends over the entire length of the chip without crossing the opening below the stripe-shaped light-emitting portion, and the openings are scattered in portions other than below the stripe-shaped light-emitting portion. It is formed.

【0018】この構造にすることにより、半導体レーザ
のストライプ状の発光部は、結晶欠陥の非常に少ない部
分のみで形成されながら、一方向のみにマスク層の開口
部が形成されていないため、ウェハの反りは非常に小さ
く抑えられ、歩留りも向上すると共に、しきい電流値の
小さい高特性の半導体レーザが得られる。
According to this structure, the stripe-shaped light-emitting portion of the semiconductor laser is formed only of a portion having very few crystal defects, and the opening of the mask layer is not formed in only one direction. Warpage can be suppressed very small, the yield can be improved, and a high-performance semiconductor laser with a small threshold current value can be obtained.

【0019】具体的には、前記マスク層の開口部が前記
ストライプ状発光部に隣接する部分では該ストライプ状
発光部に沿って直線状に形成され、該ストライプ状発光
部以外の部分ではマトリクス状またはランダムに形成さ
れたり、前記マスク層が、直線状の開口部を有するパタ
ーンと、該パターンを60°回転させたパターンと、1
20°回転させたパターンとを重ね合せて形成される3
回対称の形状に形成されることにより、一方向のみに連
続した開口部を有しないで、ストライプ状発光部には、
開口部が横切らないで、ストライプ状発光部の全体に亘
って転位密度の小さい半導体層を有する半導体レーザが
得られる。
Specifically, the opening of the mask layer is formed linearly along the stripe-shaped light-emitting portion in a portion adjacent to the stripe-shaped light-emitting portion, and is formed in a matrix shape in portions other than the stripe-shaped light-emitting portion. Or a pattern in which the mask layer is formed randomly or the mask layer has a linear opening,
3 formed by superimposing a pattern rotated by 20 °
By being formed into a symmetrical shape, without having a continuous opening in only one direction, the stripe-shaped light emitting portion,
A semiconductor laser having a semiconductor layer with a low dislocation density over the entire stripe-shaped light emitting portion without crossing the opening can be obtained.

【0020】[0020]

【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子の製法および半導体レーザについて
説明をする。本発明による半導体発光素子の製法は、ウ
ェハ状基板上にELO成長によりチッ化物系化合物半導
体層を選択成長し、その上に発光層形成部を構成するよ
うに半導体層を積層する場合に、横方向への選択成長を
するためのマスクを、図1にその一実施形態のマスクパ
ターンの例が示されるように、ウェハ状基板の全面でシ
ードを露出する開口部が、単一方向に連続するもののみ
にならないで、大部分の開口部がn(nは2以上の整
数)回対称になる(180°回転する間にn回対称構造
になること)ように形成することを特徴とする。このよ
うなマスクを用いて、その開口部からマスク層上に横方
向に選択成長することによりチッ化物系化合物半導体層
をウェハ状基板上の全面に設け、その上に発光層を形成
するようにチッ化物系化合物半導体層を積層することに
より半導体積層部を形成し、ウェハ状基板をブレークし
てチップ化することにより半導体発光素子を製造する。
Next, a method for manufacturing a semiconductor light emitting device and a semiconductor laser according to the present invention will be described with reference to the drawings. The method for manufacturing a semiconductor light emitting device according to the present invention is a method for selectively growing a nitride-based compound semiconductor layer by ELO growth on a wafer-like substrate, and laminating a semiconductor layer thereon so as to constitute a light emitting layer forming portion. As shown in FIG. 1, an example of a mask for performing selective growth in one direction is a mask pattern according to an embodiment of the present invention. It is characterized in that most of the openings are formed so as to be n-fold (n is an integer of 2 or more) symmetrical (n-fold symmetrical structure during 180 ° rotation). Using such a mask, a nitride-based compound semiconductor layer is provided over the entire surface of the wafer-like substrate by selectively growing in a lateral direction on the mask layer from the opening, and a light-emitting layer is formed thereon. A semiconductor laminated portion is formed by laminating nitride compound semiconductor layers, and a semiconductor substrate is manufactured by breaking a wafer-like substrate into chips.

【0021】図1に示される例は、直線上に開口部が設
けられたパターンと、それを60°および120°それ
ぞれ回転してできるパターンを3枚重ねることにより形
成されたパターンの例で、3回対称の例が示されてい
る。その結果、開口部は、図1(b)に拡大図が示され
るように、6角形状で散在し、60°ごとに並んで形成
され、一方向のみに連続する開口部にはなっていない。
The example shown in FIG. 1 is an example of a pattern formed by laminating three patterns formed by opening openings on a straight line and three patterns obtained by rotating the patterns by 60 ° and 120 °, respectively. An example of a three-fold symmetry is shown. As a result, as shown in the enlarged view of FIG. 1B, the openings are scattered in a hexagonal shape, are formed side by side at intervals of 60 °, and are not openings that are continuous only in one direction. .

【0022】前述のように、本発明者は、ELO成長に
より、たとえば10μm以上程度の厚いチッ化物半導体
層をサファイア基板上に成長すると、ウェハが反り、特
性変動やハンドリング時の破損などが起こりやすいた
め、厚い半導体層を成長してもウェハが反らないように
するため鋭意検討を重ねた結果、マスクに設けるシード
とするための開口部の方向と関係があることを見出し
た。
As described above, the present inventor has found that when a thick nitride semiconductor layer having a thickness of, for example, about 10 μm or more is grown on a sapphire substrate by ELO growth, the wafer is likely to be warped, causing characteristic fluctuations and damage during handling. Therefore, as a result of intensive studies to prevent the wafer from warping even when a thick semiconductor layer is grown, it has been found that there is a relationship with the direction of the opening for forming a seed provided on the mask.

【0023】すなわち、ELO成長により成長した半導
体層でも、その開口部では、下層の貫通転移をそのまま
引き継ぐため、依然として貫通転移が存在し、また、マ
スクの中央部でも、両方向からの成長の接合部になり転
位密度が大きくなることが知られており、半導体レーザ
のようにチップ全体で発光させる必要がなく、ストライ
プ状部分のみで発光させるような場合、そのストライプ
状の発光部には、前述の開口部や接合部の転位密度の大
きい部分が含まれないようにすることが好ましい。この
ような観点から、図6に示されるように、ウェハに対し
て一方向にのみ開口部44が形成されると、330μm
厚のサファイア基板からなる2インチのウェハで、24
μm厚のGaN層をELO成長すると、図6に示される
上部と中心(T−C)および下部と中心(B−C)の反
りはそれぞれ300μmあるのに対して、左側と中心
(L−C)および右側と中心(R−C)はそれぞれ40
μmであり、開口部の方向と非常に反りが密接に関係す
ることを見出した。
That is, even in a semiconductor layer grown by ELO growth, a threading dislocation still exists at the opening thereof because the threading dislocation of the lower layer is inherited as it is. Also, a junction part grown from both directions also exists in the center of the mask. It is known that the dislocation density becomes large, and it is not necessary to emit light in the entire chip as in a semiconductor laser. It is preferable not to include a portion having a large dislocation density in the opening or the junction. From such a viewpoint, as shown in FIG. 6, when the opening 44 is formed only in one direction with respect to the wafer,
2 inch wafer of thick sapphire substrate, 24
When a GaN layer having a thickness of μm is grown by ELO, the warpage of the upper portion and the center (T-C) and the lower portion and the center (B-C) shown in FIG. ) And right and center (RC) are each 40
μm, and it was found that the direction of the opening was very closely related to the warpage.

【0024】なお、4μmのELO成長をしたもので
は、いずれ方向でも、反りは40μm程度であり、成長
厚さが24μmでも基板厚さを700μmにすると、前
述の方向での反りがそれぞれ50μmと20μmであっ
たが、最終のチップ化の前に基板を薄くする300μm
程度への薄膜化により前述と同様の反りが発生した。一
方、図1に示されるパターンのマスクを用いて24μm
厚のGaN半導体層をELO成長した結果、前述の(T
−C、B−C)方向、(L−C、R−C)方向共に60
μmであった。すなわち、図1に示されるパターンの開
口部を有するマスク層を用いると、若干反りが増える
が、従来の一方向のみに開口部が設けられる構造と比較
すると、格段に反りを抑制できたことが分る。
In the case of ELO growth of 4 μm, the warpage is about 40 μm in any direction. If the substrate thickness is 700 μm even if the growth thickness is 24 μm, the warpage in the above-mentioned directions is 50 μm and 20 μm, respectively. However, before the final chip was formed, the substrate was thinned to 300 μm.
Due to the thinning to the extent, the same warpage as described above occurred. On the other hand, using a mask having the pattern shown in FIG.
As a result of the ELO growth of a thick GaN semiconductor layer, the (T
-C, BC) and (LC, RC) directions are 60
μm. That is, when the mask layer having the openings of the pattern shown in FIG. 1 is used, the warpage slightly increases, but the warpage can be significantly suppressed as compared with the conventional structure in which the openings are provided only in one direction. I understand.

【0025】図1(a)に示されるパターンは、前述の
ように、直線状の10〜20μm幅Qの開口部と20〜
30μm幅Pのパターンが周期的に形成されたもの(図
では、PがQより小さく表しているが、開口部を明示す
るためで、実際にはPがQの1〜3倍程度ある)と、6
0度回転したパターンと、120°回転したパターンと
をそれぞれ重ね合わせて形成された形状のもので、その
開口部3aは、図1(b)に示されるように、6角形に
なる(必ずしも正6角形になる必要はない)この開口部
3aからマスク3上に横方向に成長するチッ化物系化合
物半導体は、六方晶系であるため、6角形の開口部から
はどの方向にも一定の割合で成長するように形成でき
る。その結果、複数の開口部から横方向に成長する半導
体層の接合部は点になり、接合部での転位密度の増大も
殆ど生じない。そのため、図1(a)に、Sで示される
ように、マスク幅Pの中心部を避けた半分の領域にスト
ライプ状発光部を形成することにより、開口部3aを横
切らないで、転位密度の小さいストライプ状発光部を形
成することができる。
As shown in FIG. 1A, the pattern shown in FIG. 1A has a linear opening having a width of 10 to 20 μm and a width of 20 to 20 μm.
A pattern in which a pattern having a width P of 30 μm is formed periodically (in the figure, P is smaller than Q, but in order to clearly show the opening, P is actually about 1 to 3 times Q) , 6
The opening 3a has a hexagonal shape as shown in FIG. 1B, which is formed by superimposing a pattern rotated by 0 ° and a pattern rotated by 120 °. (It is not necessary to form a hexagon.) Since the nitride-based compound semiconductor that grows laterally on the mask 3 from the opening 3a is hexagonal, a certain percentage of the hexagonal opening is formed in any direction from the opening. Can be formed to grow. As a result, the junction of the semiconductor layer which grows laterally from the plurality of openings becomes a point, and the dislocation density at the junction hardly increases. Therefore, as shown by S in FIG. 1A, by forming a stripe-shaped light emitting portion in a half region avoiding the center of the mask width P, the dislocation density can be reduced without crossing the opening 3a. A small stripe-shaped light emitting portion can be formed.

【0026】このような転位密度の非常に小さい部分に
ストライプ状の発光部を形成した半導体レーザチップ
(LD)の断面説明図が図2に示されている。すなわ
ち、本発明による半導体レーザは、基板1上に直接、ま
たは基板上に積層される第1のチッ化物系化合物半導体
層2が設けられ、その上に開口部3aを有するマスク層
3が設けられ、そのマスク層3上に前記開口部3aから
横方向に選択成長される第2のチッ化物系化合物半導体
層4、さらに、ストライプ状発光部を有する発光層を形
成するように積層されるチッ化物系化合物半導体層から
なる半導体積層部15が設けられている。そして、マス
ク層3は、ストライプ状発光部の下側に開口部を横切ら
ず、チップ全長に亘って延びると共に、ストライプ状発
光部の下側以外の部分には開口部3aが散在して形成さ
れている。なお、図2では、マスク層3が発光層形成部
の下側のみにしか示されていないが、実際にはその横側
にも形成されている(図では、ストライプ部が拡大して
示されている)。
FIG. 2 is a sectional explanatory view of a semiconductor laser chip (LD) in which a stripe-shaped light emitting portion is formed in such a portion having a very low dislocation density. That is, in the semiconductor laser according to the present invention, a first nitride-based compound semiconductor layer 2 is provided directly on a substrate 1 or laminated on the substrate, and a mask layer 3 having an opening 3a is provided thereon. A second nitride-based compound semiconductor layer 4 selectively grown laterally from the opening 3a on the mask layer 3; and a nitride stacked to form a light-emitting layer having a stripe-shaped light-emitting portion. A semiconductor laminated portion 15 made of a system compound semiconductor layer is provided. The mask layer 3 extends over the entire length of the chip without crossing the opening below the stripe-shaped light-emitting portion, and has openings 3a scattered in portions other than below the stripe-shaped light-emitting portion. ing. In FIG. 2, the mask layer 3 is shown only on the lower side of the light emitting layer forming portion, but is actually formed on the lateral side thereof (in the drawing, the stripe portion is shown in an enlarged manner). ing).

【0027】基板1は、たとえば高温にも耐え得るサフ
ァイア(Al23単結晶)基板が用いられるが、サファ
イアに限定されず、Si、Geなどの他の半導体基板な
どを用いることができる。どの材料が用いられても、G
aNとは格子定数が合わず、格子整合を採ることができ
ないが、マスク層を介して横方向の選択成長をすること
により、マスク層上に転位密度の小さい半導体層を成長
することができる。
The substrate 1 is, for example, a sapphire (Al 2 O 3 single crystal) substrate that can withstand high temperatures, but is not limited to sapphire, and other semiconductor substrates such as Si and Ge can be used. Whatever material is used, G
Although the lattice constant of aN does not match with that of aN, lattice matching cannot be achieved. However, by performing lateral selective growth through the mask layer, a semiconductor layer having a low dislocation density can be grown on the mask layer.

【0028】第1のチッ化物系化合物半導体層2は、た
とえば4μm程度の厚さで、ノンドープのGaNを、M
OCVD法などの通常のエピタキシャル成長法により形
成されたもので、後述する第2のチッ化物系化合物半導
体層4を選択成長する際のシードとするものである。し
かし、この第1のチッ化物系化合物半導体層は設けられ
なくても、Siなどの半導体基板またはサファイア基板
をシードとしてチッ化物系化合物半導体層を成長するこ
とができれば省略してもよい。
The first nitride-based compound semiconductor layer 2 has a thickness of, for example, about 4 μm,
It is formed by a normal epitaxial growth method such as an OCVD method, and is used as a seed when a second nitride-based compound semiconductor layer 4 described later is selectively grown. However, even if the first nitride-based compound semiconductor layer is not provided, it may be omitted if the nitride-based compound semiconductor layer can be grown using a semiconductor substrate such as Si or a sapphire substrate as a seed.

【0029】マスク層3は、たとえばSiO2、Si3
4、Wなどの、その上には直接半導体層をエピタキシャ
ル成長することができない材料が、スパッタリングなど
により、200nm程度の厚さに形成されている。この
マスク層3は、基板1表面または第1のGaN層2上に
直接第2の半導体層が成長しないようにするもので、マ
スクの機能を有する程度に形成されれば、薄いほど段差
が生じにくく好ましい。このマスク層3は、ウェハ状態
の第1のチッ化物系化合物半導体層2上に全面に設けら
れた後に、前述の図1に示されるようなパターンにパタ
ーニングされて開口部3aが形成されると共に、さらに
図2に示される例では、残されたマスク層3の表面側に
開口部から2μm程度の幅を残して凹部3bが形成され
ている。図2に示される半導体レーザを製造する場合、
ストライプに沿った方向のマスク層3の幅Mは10〜1
5μm程度に形成されている。このマスク幅Mは、前述
のようにストライプ状に発光させるLDでも最低限必要
とされる幅で、さらに大きくすることもできる。
The mask layer 3 is made of, for example, SiO 2 , Si 3 N
4. A material such as W, on which a semiconductor layer cannot be directly epitaxially grown, is formed to a thickness of about 200 nm by sputtering or the like. The mask layer 3 prevents the second semiconductor layer from growing directly on the surface of the substrate 1 or on the first GaN layer 2. It is difficult and preferable. The mask layer 3 is provided on the entire surface of the first nitride-based compound semiconductor layer 2 in a wafer state, and is then patterned into the pattern shown in FIG. 1 to form an opening 3a. Further, in the example shown in FIG. 2, a concave portion 3b is formed on the surface side of the remaining mask layer 3 leaving a width of about 2 μm from the opening. When manufacturing the semiconductor laser shown in FIG.
The width M of the mask layer 3 in the direction along the stripe is 10 to 1
It is formed to about 5 μm. The mask width M is the minimum width required for the LD that emits light in a stripe shape as described above, and can be further increased.

【0030】マスク層3の表面に形成される凹部3b
は、開口部3aが形成された後に、再度レジスト膜でマ
スクを形成し、HF系水溶液によりエッチングすること
により、マスク層3の厚さの半分程度、すなわち100
nm程度の深さに形成されている。したがって、マスク
層3の両端部から2μm程度の幅をそれぞれ残して、そ
れより内部側の表面には凹部3bが形成されている。こ
の2μm程度設けるのは、製造条件でのバラツキによっ
ても、凹部が開口部側に露出しないようにするためであ
る。この凹部3bは、横方向に成長する第2の半導体層
4との間に接触応力が働かないようにし、横方向に真っ
直ぐ成長するようにするものである。
Depression 3b formed on the surface of mask layer 3
After the opening 3a is formed, a mask is formed again with a resist film, and etching is performed using an HF-based aqueous solution, so that the thickness is about half the thickness of the mask layer 3, that is, 100%.
It is formed to a depth of about nm. Therefore, a concave portion 3b is formed on the inner surface of the mask layer 3 except for a width of about 2 μm from both ends. The reason why the thickness is set to about 2 μm is to prevent the concave portion from being exposed to the opening side due to variations in manufacturing conditions. The concave portion 3b prevents the contact stress from acting on the second semiconductor layer 4 growing in the lateral direction and grows straight in the lateral direction.

【0031】第2のチッ化物系化合物半導体層4は、た
とえばノンドープのGaN層で20μm程度の厚さに形
成される。この半導体層4は、前述のマスク層3の開口
部3aから露出する第1のGaN層2をシードとして成
長し始め、マスク層3の表面に達すると、横方向に選択
成長する。すなわち、GaN層は、縦方向の成長よりも
横方向への成長の方が早くしかも結晶性よく成長するた
め、マスク層3に凹部3bが設けられていても、下側に
は殆ど成長せず、マスク層3との間に空隙3cを形成し
ながら横方向に成長し、上方にも僅かに成長して、最終
的にはマスク層3の中央部あたりで3方向の開口部から
横方向に成長してきた半導体層が合致する。そしてマス
ク層3の表面が完全に埋まった後は上方に成長し、マス
ク層3上にも完全に第2のGaN層(半導体層)4が成
長する。この第2のGaN層4は、マスク層3上の両端
部(開口部3aに接する部分)および中央部の合致する
部分を除いた部分の結晶性がよく、転位密度も小さくな
る。
The second nitride-based compound semiconductor layer 4 is, for example, a non-doped GaN layer having a thickness of about 20 μm. The semiconductor layer 4 begins to grow using the first GaN layer 2 exposed from the opening 3a of the mask layer 3 as a seed, and when the semiconductor layer 4 reaches the surface of the mask layer 3, is selectively grown in the lateral direction. That is, since the GaN layer grows faster and more crystallographically in the lateral direction than in the vertical direction, even if the mask layer 3 is provided with the recess 3b, it hardly grows below. , Grows laterally while forming a gap 3c between the mask layer 3 and slightly grows upward, and finally in the lateral direction from the opening in three directions around the center of the mask layer 3. The grown semiconductor layer matches. After the surface of the mask layer 3 is completely buried, it grows upward, and the second GaN layer (semiconductor layer) 4 also grows completely on the mask layer 3. The second GaN layer 4 has good crystallinity except for both ends (parts in contact with the openings 3a) and a part where the center part matches on the mask layer 3, and has a low dislocation density.

【0032】第2のGaN層4上の半導体積層部15
は、通常の半導体レーザを構成する半導体積層部になっ
ている。すなわち、たとえばSiが5×1018cm-3
度にドープされたn形GaNからなるn形コンタクト層
5が0.5μm程度、たとえばSiが5×1018cm-3
程度にドープされたn形Al0.08Ga0.92Nからなるn
形クラッド層6が0.4μm程度、たとえばSiが1×
1018cm-3程度にドープされたn形GaNからなる第
1のn形ガイド層7が0.2μm程度、たとえばSiが
ドープされたIn0.01Ga0.99Nからなる第2のn形ガ
イド層8を50nm程度、In0.1Ga0.9Nからなるウ
ェル層を5nm程度、In0.02Ga0.98Nからなるバリ
ア層を5nm程度づつ交互にウェル層を5層積層した多
重量子井戸(MQW)構造からなる活性層9を50n
m、たとえばMgがドープされたAl 0.2Ga0.8Nから
なるp形キャップ層10を20nm程度、たとえばMg
が1×1018cm-3程度にドープされたGaNからなる
p形ガイド層11を0.1μm程度、たとえばMgが2
×1017cm-3程度にドープされたAl0.08Ga0.92
からなるp形クラッド層12を0.4μm程度、たとえ
ばMgが3×1018cm- 3程度にドープされたGaNか
らなるp形コンタクト層13を0.1μm程度、それぞ
れ順次積層することにより形成されている。
Semiconductor laminated portion 15 on second GaN layer 4
Is a semiconductor lamination part that constitutes a normal semiconductor laser.
ing. That is, for example, when Si is 5 × 1018cm-3About
N-type contact layer made of heavily doped n-type GaN
5 is about 0.5 μm, for example, Si is 5 × 1018cm-3
Moderately doped n-type Al0.08Ga0.92N consisting of N
The shape cladding layer 6 is about 0.4 μm, for example, Si is 1 ×
1018cm-3A n-type GaN that is heavily doped
1 is approximately 0.2 μm, for example, Si
Doped In0.01Ga0.99A second n-type gas consisting of N
The thickness of the nitride layer 8 is about 50 nm,0.1Ga0.9C consisting of N
Well layer with a thickness of about 5 nm.0.02Ga0.98Bali made of N
A layer in which five well layers are alternately laminated by about 5 nm each
50 n of the active layer 9 having a quantum well (MQW) structure
m, for example, Mg-doped Al 0.2Ga0.8From N
The p-type cap layer 10 having a thickness of about 20 nm, for example, Mg
Is 1 × 1018cm-3Consists of moderately doped GaN
The p-type guide layer 11 has a thickness of about 0.1 μm,
× 1017cm-3Moderately doped Al0.08Ga0.92N
The p-type cladding layer 12 made of
If Mg is 3 × 1018cm- ThreeLightly doped GaN
P-type contact layer 13 of about 0.1 μm
It is formed by successively laminating.

【0033】半導体積層部15の構造や各層の材料は、
この例に限定されるものではなく、活性層9も量子井戸
構造でないバルク構造のものでもよく、所望の発光波長
により定まる材料の活性層9が、それよりバンドギャッ
プの大きい材料からなるクラッド層6、12により挟持
される構成に形成される。また、図2に示される例のよ
うに半導体レーザを構成する場合、活性層9の屈折率が
クラッド層6、12の屈折率より大きい材料により形成
される。そうすることにより、活性層9に光を閉じ込め
ることができるが、活性層9が薄く充分に光を閉じ込め
ることができないときは、図2に示される例のように、
クラッド層6、12と活性層9との間の屈折率を有する
光ガイド層7、8、11が設けられる。しかし、活性層
9で充分に光を閉じ込められれば光ガイド層7、8、1
1を設ける必要はない。
The structure of the semiconductor laminated portion 15 and the material of each layer are as follows:
The present invention is not limited to this example, and the active layer 9 may have a bulk structure other than the quantum well structure. The active layer 9 made of a material determined by a desired emission wavelength may be a clad layer 6 made of a material having a larger band gap. , 12 are formed. When a semiconductor laser is configured as in the example shown in FIG. 2, the active layer 9 is formed of a material having a higher refractive index than the cladding layers 6 and 12. By doing so, light can be confined in the active layer 9, but when the active layer 9 is too thin to confine light sufficiently, as in the example shown in FIG.
Light guide layers 7, 8, 11 having a refractive index between the cladding layers 6, 12 and the active layer 9 are provided. However, if light is sufficiently confined by the active layer 9, the light guide layers 7, 8, 1
It is not necessary to provide 1.

【0034】半導体積層部15の最上層のp形コンタク
ト層13は、メサエッチングが施されると共に、半導体
積層部15の一部がエッチングされてn形コンタクト層
5を露出させ、その表面の全面にSiO2が成膜されて
保護膜14が形成されている。そして、保護膜14のコ
ンタクト孔を介してp形コンタクト層13のメサ部上に
Ni-Auからなるp側電極16、およびn形コンタク
ト層と接続してTi-Alからなるn側電極17がそれ
ぞれ形成されている。そして、共振器長(紙面に垂直方
向の長さ)が500μm程度になるように劈開され、図
2に示されるLDチップが形成されている。
The uppermost p-type contact layer 13 of the semiconductor laminated portion 15 is subjected to mesa etching and a part of the semiconductor laminated portion 15 is etched to expose the n-type contact layer 5, and the entire surface thereof is exposed. A protective film 14 is formed by depositing SiO 2 on the substrate. Then, a p-side electrode 16 made of Ni—Au and an n-side electrode 17 made of Ti—Al connected to the n-type contact layer are formed on the mesa portion of the p-type contact layer 13 through the contact hole of the protective film 14. Each is formed. The cavity is cleaved so that the cavity length (length in the direction perpendicular to the paper) is about 500 μm, and the LD chip shown in FIG. 2 is formed.

【0035】この積層構造で、p形コンタクト層13の
ストライプ状のメサ型にされた部分が電流注入領域とな
り(コンタクト層13がメサ形にされなくてもp側電極
がストライプ状に形成されておればストライプ状の電流
注入領域が形成される)、その下層に、マスク層3に設
けられるストライプ状凹部3bの幅の半分以下が位置す
るように、マスク層3およびp側電極16が位置合せし
て形成されている。
In this laminated structure, the stripe-shaped mesa-shaped portion of the p-type contact layer 13 becomes a current injection region (even if the contact layer 13 is not mesa-shaped, the p-side electrode is formed in a stripe shape). If this is done, a stripe-shaped current injection region is formed), and the mask layer 3 and the p-side electrode 16 are positioned under the lower layer so that the width is equal to or less than half the width of the stripe-shaped recess 3b provided in the mask layer 3. It is formed.

【0036】つぎに、この半導体レーザの製法について
説明をする。たとえばMOCVDなどのエピタキシャル
成長装置を用いて、基板温度を1100℃程度にしてH
2雰囲気でサーマルクリーニングをする。その後、Ga
の原料ガスとしてのトリエチルガリウム(TEG)、N
の原料ガスとしてのアンモニア(NH3)を導入し、ノ
ンドープの第1のGaN層2を、4μm程度成長する。
ついで、成長装置から基板を採りだし、たとえばスパッ
タリング装置を用いて、SiO2膜を200nm程度成
膜する。その後、SiO2膜上にレジスト膜を設け、パ
ターニングし、HF水溶液を用いてSiO2膜をエッチ
ングすることにより、図1に示されるように開口部3a
を形成し、3回対称のマスク層3を形成する。さらに、
表面全面にレジスト膜を設けてパターニングし、再度H
F水溶液によりエッチングすることにより、凹部3bを
ストライプ状に(紙面に垂直方向)形成する。
Next, a method of manufacturing the semiconductor laser will be described. For example, using an epitaxial growth apparatus such as MOCVD, the substrate temperature is set to about 1100 ° C. and H
Perform thermal cleaning in 2 atmospheres. Then, Ga
Triethyl gallium (TEG) as a source gas for N
Ammonia (NH 3 ) as a raw material gas is introduced, and the non-doped first GaN layer 2 is grown to about 4 μm.
Next, the substrate is taken out of the growth apparatus, and a SiO 2 film is formed to a thickness of about 200 nm using, for example, a sputtering apparatus. Thereafter, a resist film is provided on the SiO 2 film, patterned, and the SiO 2 film is etched using an HF aqueous solution, thereby opening the opening 3a as shown in FIG.
Is formed, and a three-fold symmetric mask layer 3 is formed. further,
A resist film is provided on the entire surface and patterned, and H
By etching with the F aqueous solution, the concave portions 3b are formed in a stripe shape (perpendicular to the paper surface).

【0037】その後、再度MOCVD装置などの成長装
置に入れて、原料ガスとして、前述のガスのほかにAl
のトリメチルアルミニウム(TMA)、Inのトリメチ
ルインジウム(TMIn)、n形ドーパントとして、S
iH4、p形ドーパントとしてシクロペンタジエニルマ
グネシウム(Cp2Mg)またはジメチル亜鉛(DMZ
n)の必要なガスをキャリアガスの水素と共に導入し
て、第2のチッ化物化合物半導体層4および半導体積層
部15の各半導体層をそれぞれ前述の厚さで成長する。
この場合、第1のn形ガイド層7までは、基板温度を1
050℃程度で成長し、第2のn形ガイド層8および活
性層9は基板温度を770℃程度にして成長し、その後
の各層は再度基板温度を1050℃程度にして成長す
る。
Thereafter, the wafer is again put into a growth apparatus such as a MOCVD apparatus, and as a source gas, in addition to the above-mentioned gases, Al
Trimethylaluminum (TMA), trimethylindium (TMIn) of In, and S as an n-type dopant
iH 4 , cyclopentadienyl magnesium (Cp 2 Mg) or dimethyl zinc (DMZ) as a p-type dopant
The necessary gas of n) is introduced together with hydrogen of the carrier gas, and the second nitride compound semiconductor layer 4 and each semiconductor layer of the semiconductor laminated portion 15 are grown to the above-mentioned thicknesses.
In this case, the substrate temperature is 1 until the first n-type guide layer 7.
The second n-type guide layer 8 and the active layer 9 are grown at a substrate temperature of about 770 ° C., and the subsequent layers are grown again at a substrate temperature of about 1050 ° C.

【0038】各半導体層の成長が終了したら、基板を成
長装置から取出して、表面にレジストマスクを設け、リ
アクティブ イオン ビーム エッチング(RIBE)
装置で、図3(a)に示されるように、400μm周期
の一部の200μm幅で、半導体積層部15の一部をエ
ッチングし、n形コンタクト層5の一部を露出させる。
さらにレジストマスクを除去して再度レジストマスクを
設け、同装置により図3(b)に示されるように、p形
コンタクト層13を4μm程度の幅に残るようにメサエ
ッチングをする。その後、たとえばプラズマCVDのよ
うな成膜装置を用いて、SiO2のような保護膜14を
200nm程度の厚さで全面に成膜し、電極の形成部を
HF系エッチャントによりエッチングしてコンタクト孔
を形成する。
After the growth of each semiconductor layer is completed, the substrate is taken out of the growth apparatus, a resist mask is provided on the surface, and reactive ion beam etching (RIBE) is performed.
As shown in FIG. 3A, a part of the semiconductor lamination portion 15 is etched with a 200 μm width in a part of a 400 μm period by using the apparatus to expose a part of the n-type contact layer 5.
Further, the resist mask is removed, a resist mask is provided again, and mesa etching is performed by the same apparatus so that the p-type contact layer 13 remains in a width of about 4 μm as shown in FIG. Thereafter, using a film forming apparatus such as a plasma CVD method, a protective film 14 such as SiO 2 is formed on the entire surface to a thickness of about 200 nm, and the electrode formation portion is etched with an HF-based etchant to form a contact hole. To form

【0039】ついで、p側電極16として、Niを10
0nm、Auを200nmそれぞれ真空蒸着装置により
成膜し、さらにn側電極17として、Tiを100n
m、Alを200nmそれぞれ成膜して電極16、17
を形成し、基板1の裏面を研削して60μm程度に薄く
した後、共振器長が500μm程度になるように劈開す
ることにより、LDチップが形成される。
Next, as the p-side electrode 16,
0 nm and 200 nm of Au were deposited by a vacuum deposition apparatus, and 100 n of Ti was used as the n-side electrode 17.
m and Al are deposited to a thickness of 200 nm, and electrodes 16 and 17 are formed.
Is formed, and the back surface of the substrate 1 is ground to a thickness of about 60 μm, and then cleaved so that the resonator length becomes about 500 μm, thereby forming an LD chip.

【0040】本発明によれば、一方向のみに連続した開
口部を形成しないでウェハの反りをなくしながら、開口
部を横切ることなく直線状に転位密度の小さいチッ化物
化合物半導体層部分を成長し、かつ、その転位密度の小
さい部分にストライプ状の発光部を有するように半導体
積層部を形成しているので、半導体レーザの発光させる
ストライプ状の共振器部分については、結晶性および平
坦性の優れた半導体層上に成長することができ、その共
振器部分の半導体積層部も結晶性よく成長し、しきい電
流値の小さい高特性な半導体レーザが得られる。しか
も、ウェハの全面を使用することができ、基板の半分以
上を無駄にするというようなこともない。また、マスク
層の表面に凹部が形成されることにより、成長の際にマ
スク層と半導体層との間の接触応力が働かず、成長する
半導体層の結晶軸が応力により曲げられることはなく、
長い幅に亘って平坦な半導体層が成長する。
According to the present invention, the nitride compound semiconductor layer portion having a small dislocation density is grown linearly without crossing the opening while eliminating the warpage of the wafer without forming a continuous opening in only one direction. In addition, since the semiconductor lamination portion is formed so as to have a stripe-shaped light emitting portion in a portion having a low dislocation density, the stripe-shaped resonator portion for emitting the semiconductor laser has excellent crystallinity and flatness. The semiconductor lamination part of the resonator part also grows with good crystallinity, and a high-performance semiconductor laser with a small threshold current value can be obtained. Moreover, the entire surface of the wafer can be used, and more than half of the substrate is not wasted. In addition, since the concave portion is formed on the surface of the mask layer, the contact stress between the mask layer and the semiconductor layer does not work during growth, and the crystal axis of the growing semiconductor layer is not bent by the stress,
A flat semiconductor layer grows over a long width.

【0041】また、前述の例では、p形コンタクト層1
3をメサ型のストライプ形状にしただけのストライプ構
造の半導体レーザであったが、半導体層をエッチングし
ないで電極だけをストライプ状に形成してもよく、ま
た、活性層の近くまでメサ型にしてもよく、さらには、
プロトンなどを打ち込んだプロトン打込み型にすること
もできる。さらに、電流制限層を埋め込む屈折率導波型
構造にすることもできる。
In the above example, the p-type contact layer 1
Although the semiconductor laser 3 has a stripe structure in which only a mesa-type stripe shape is used, only the electrodes may be formed in a stripe shape without etching the semiconductor layer. Well, and
A proton implantation type in which protons or the like are implanted can also be used. Further, a refractive index waveguide structure in which the current limiting layer is embedded may be employed.

【0042】図4および5に、LDのストライプ状発光
部に転位密度の大きい部分を横切らないで、全域に亘っ
て転位密度の小さい発光領域を形成しながら、ウェハの
反りを抑制するマスクパターンの別の例が示されてい
る。すなわち、図4はストライプ状発光部Sを形成する
部分は直線状開口部3dで挟んだ直線状のマスク層3
で、他の部分はマスク層3が格子状に形成され、4角形
の開口部3aがマトリクス状に形成されている。その結
果、ウェハにおいても、ストライプ状発光部Sでは直線
状の開口部がウェハを貫通するが、他の部分では開口部
3aが縦横両方向に同じような間隔で設けられているの
で、一方向のみに反りが発生することはなく、ウェハで
の反りを抑制することができる。なお、図4では、4角
形の開口部3aの間隔(マスク幅)が縦横同じ間隔に書
かれているが、成長速度の差に応じてその間隔を調整す
ることができる。また、ストライプ状発光部Sの隣にも
う1本の直線状マスク部分が形成されているが、これは
発光部近傍の横方向へのレートを大きくするためのもの
で、ストライプ状発光部Sの1本だけでもよい。
FIGS. 4 and 5 show mask patterns for suppressing the warpage of the wafer while forming a light emitting region having a low dislocation density over the entire area without crossing a portion having a high dislocation density in the stripe light emitting portion of the LD. Another example is shown. That is, FIG. 4 shows that a portion where the stripe-shaped light emitting portion S is formed has a linear mask layer 3 sandwiched between linear openings 3d.
In other portions, the mask layer 3 is formed in a lattice shape, and the square openings 3a are formed in a matrix shape. As a result, also in the wafer, in the stripe-shaped light emitting portion S, the linear opening penetrates the wafer, but in other portions, since the openings 3a are provided at the same interval in both the vertical and horizontal directions, only one direction is provided. No warpage occurs, and warpage in the wafer can be suppressed. In FIG. 4, the intervals (mask width) of the rectangular openings 3a are written at the same vertical and horizontal intervals, but the intervals can be adjusted according to the difference in the growth rate. Further, another linear mask portion is formed adjacent to the stripe-shaped light-emitting portion S. This is for increasing the rate in the horizontal direction near the light-emitting portion. Only one may be used.

【0043】前述の例は、1個のチップのパターンをウ
ェハ内に同じ形状で繰返す例(図4では1個のチップ分
のパターンだけが示されていた)であったが、図5は、
各チップのパターン間に連続性を遮断するパターンの形
成された例である。すなわち、1個のチップでは、スト
ライプ状発光部Sと平行に開口部が設けられる構造であ
るが、チップとして使用する領域Jと隣接するチップと
して使用しない領域Kとで、そのマスク部分3と開口部
3eとが逆になるようなパターンになっている。そし
て、ウェハからチップ化の際には、図の破線Hで劈開す
ることにより、領域JよりLDチップを製造し、領域K
は廃棄するものである。このパターンにしても、開口部
が直線状には連続しないため、ウェハの反りは抑制でき
た。なお、領域Kは廃棄する部分で短いほど好ましい
が、領域Jの長さより半分程度に短くしても、ウェハの
反りには影響しなかった。また、LEDの場合は、劈開
する必要がないため、領域Kでも使用することができ、
全然無駄は発生しない。
The above-described example is an example in which the pattern of one chip is repeated in the same shape in the wafer (only the pattern for one chip is shown in FIG. 4).
This is an example in which a pattern for interrupting continuity is formed between patterns of each chip. That is, although one chip has a structure in which an opening is provided in parallel with the stripe-shaped light emitting portion S, the mask portion 3 and the opening J are used in a region J used as a chip and an adjacent region K not used as a chip. The pattern is such that the portion 3e is reversed. When a chip is formed from the wafer, an LD chip is manufactured from the region J by cleaving at the broken line H in the figure, and the region K is formed.
Is to be discarded. Even with this pattern, since the openings were not continuous in a straight line, the warpage of the wafer could be suppressed. It is preferable that the region K is shorter in the portion to be discarded. However, even if the region K is shorter than the length of the region J by about half, the warpage of the wafer is not affected. In the case of an LED, since it is not necessary to cleave the LED, it can be used also in the region K.
There is no waste at all.

【0044】[0044]

【発明の効果】本発明によれば、マスク層の開口部を一
方向のみに連続する開口部で形成していないため、マス
ク幅が広くなってその上に成長する半導体層の成長厚さ
を厚くする必要が生じても、ウェハの反りが生じない。
その結果、ウェハプロセスでのハンドリングや、デバイ
スの特性に何ら悪影響を及ぼすことなく、品質の優れた
半導体発光素子を安価に得ることができる。
According to the present invention, since the opening of the mask layer is not formed by an opening continuous only in one direction, the mask width is increased, and the growth thickness of the semiconductor layer grown thereon is reduced. Even if the thickness needs to be increased, the wafer does not warp.
As a result, a high quality semiconductor light emitting device can be obtained at low cost without adversely affecting handling in a wafer process or device characteristics.

【0045】さらに、本発明の半導体レーザによれば、
ストライプ状の発光部には、転位密度の大きい部分が全
然存在せずストライプ状発光部の全体に亘り、結晶欠陥
の少ない半導体層部を有しながら、少なくともストライ
プ状発光部近傍以外には直線状の開口部が存在せず、厚
いチッ化物系化合物半導体層を成長してもウェハの状態
で反りが問題になることはない。しかも、基板を有効に
利用することができ、製造コストの低減を図ることもで
きる。その結果、しきい電流値の小さい高特性の半導体
レーザが安価に得られる。
Further, according to the semiconductor laser of the present invention,
The stripe-shaped light-emitting portion has no portion having a large dislocation density at all, and has a semiconductor layer portion with few crystal defects over the entire stripe-shaped light-emitting portion. There is no opening, and even if a thick nitride-based compound semiconductor layer is grown, warpage does not become a problem in the state of the wafer. In addition, the substrate can be effectively used, and the manufacturing cost can be reduced. As a result, a high-performance semiconductor laser having a small threshold current value can be obtained at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体発光素子の製法に用いるマ
スクパターンの例を示す図である。
FIG. 1 is a diagram showing an example of a mask pattern used in a method for manufacturing a semiconductor light emitting device according to the present invention.

【図2】本発明による半導体レーザの一実施形態の断面
説明図である。
FIG. 2 is an explanatory cross-sectional view of one embodiment of a semiconductor laser according to the present invention.

【図3】半導体を積層した後、積層部をエッチングする
パターン例の説明図である。
FIG. 3 is an explanatory diagram of a pattern example in which a laminated portion is etched after laminating semiconductors.

【図4】本発明による半導体レーザに適したマスクパタ
ーンの他の例である。
FIG. 4 is another example of a mask pattern suitable for a semiconductor laser according to the present invention.

【図5】本発明による半導体レーザに適したマスクパタ
ーンのさらに他の例である。
FIG. 5 is yet another example of a mask pattern suitable for a semiconductor laser according to the present invention.

【図6】LDのストライプ状発光部の全体に転位密度の
小さい半導体層を成長するのに好ましいパターンの例
と、その場合の反りの状況を説明する図である。
FIG. 6 is a diagram illustrating an example of a preferable pattern for growing a semiconductor layer having a low dislocation density over the entire stripe-shaped light emitting portion of an LD, and a state of warpage in that case.

【図7】ELO成長により半導体層を成長する場合の問
題を説明する図である。
FIG. 7 is a diagram illustrating a problem when a semiconductor layer is grown by ELO growth.

【図8】従来の青色系半導体レーザの一例を示す断面説
明図である。
FIG. 8 is an explanatory sectional view showing an example of a conventional blue semiconductor laser.

【符号の説明】[Explanation of symbols]

3 マスク層 3a 開口部 4 第2のチッ化物系化合物半導体層 9 活性層 15 半導体積層部 Reference Signs List 3 mask layer 3a opening 4 second nitride-based compound semiconductor layer 9 active layer 15 semiconductor lamination

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F041 AA40 CA34 CA40 CA57 CA74 CA82 CA92 CB05 FF13 FF16 5F045 AA04 AB14 AC01 AC08 AC09 AC12 AD14 AD15 AF09 BB08 BB12 BB16 CA10 CA12 DB02 5F073 AA43 AA74 BA06 CA07 CB05 DA05 DA32 EA23 EA24  ──────────────────────────────────────────────────続 き Continued on the front page F-term (reference)

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ウェハ状基板表面に直接、または該基板
上に設けられる層上に、その上にはチッ化物系化合物半
導体層が直接には成長しないマスク層を形成し、該マス
ク層にチッ化物系化合物半導体層を成長するシードを露
出するための開口部を、前記ウェハ状基板の全面で単一
方向に連続するもののみにならないように形成し、該開
口部から前記マスク層上に横方向に選択成長することに
よりチッ化物系化合物半導体層を前記ウェハ状基板上の
全面に設け、該チッ化物系化合物半導体層上に発光層を
形成するようにチッ化物系化合物半導体からなる半導体
積層部を形成し、前記ウェハ状基板をチップ化すること
を特徴とする半導体発光素子の製法。
A mask layer on which a nitride-based compound semiconductor layer does not directly grow is formed directly on the surface of a wafer-like substrate or on a layer provided on the substrate. An opening for exposing a seed for growing a nitride-based compound semiconductor layer is formed so as not to be continuous only in a single direction over the entire surface of the wafer-like substrate, and a horizontal portion is formed on the mask layer from the opening. A semiconductor laminated portion made of a nitride-based compound semiconductor such that a nitride-based compound semiconductor layer is provided on the entire surface of the wafer-like substrate by selectively growing in the direction, and a light-emitting layer is formed on the nitride-based compound semiconductor layer. And forming the wafer-like substrate into chips.
【請求項2】 前記開口部の大部分を、平面形状が4角
形または6角形になるように形成する請求項1記載の半
導体発光素子の製法。
2. The method for manufacturing a semiconductor light emitting device according to claim 1, wherein most of the opening is formed so that the planar shape becomes a square or a hexagon.
【請求項3】 基板と、該基板上に直接、または基板上
に積層される層の上に設けられ、開口部を有するマスク
層と、該マスク層上に前記開口部から横方向に選択成長
されるチッ化物系化合物半導体層と、該チッ化物系化合
物半導体層上にストライプ状発光部を有する発光層を形
成するようにチッ化物系化合物半導体層が積層される半
導体積層部とからなり、前記マスク層は、前記ストライ
プ状発光部の下側に開口部を横切らず、チップ全長に亘
って延びると共に、前記ストライプ状発光部の下側以外
の部分には前記開口部が散在して形成されてなる半導体
レーザ。
3. A substrate, a mask layer having an opening provided directly on the substrate or on a layer laminated on the substrate, and selectively growing laterally from the opening on the mask layer. A nitride-based compound semiconductor layer, and a semiconductor laminated portion on which the nitride-based compound semiconductor layer is laminated so as to form a light-emitting layer having a stripe-shaped light-emitting portion on the nitride-based compound semiconductor layer, The mask layer extends over the entire length of the chip without crossing the opening below the stripe-shaped light-emitting portion, and the openings are formed scattered in portions other than below the stripe-shaped light-emitting portion. Semiconductor laser.
【請求項4】 前記マスク層の開口部が前記ストライプ
状発光部に隣接する部分では該ストライプ状発光部に沿
って直線状に形成され、該ストライプ状発光部以外の部
分ではマトリクス状またはランダムに形成されてなる請
求項3記載の半導体レーザ。
4. An opening of the mask layer is formed linearly along the stripe-shaped light-emitting portion in a portion adjacent to the stripe-shaped light-emitting portion, and is formed in a matrix or randomly in a portion other than the stripe-shaped light-emitting portion. 4. The semiconductor laser according to claim 3, which is formed.
【請求項5】 前記マスク層が、直線状の開口部を有す
るパターンと、該パターンを60°回転させたパターン
と、120°回転させたパターンとを重ね合せて形成さ
れる3回対称の形状に形成されてなる請求項3記載の半
導体レーザ。
5. A three-fold symmetrical shape wherein the mask layer is formed by superposing a pattern having a linear opening, a pattern obtained by rotating the pattern by 60 °, and a pattern obtained by rotating the pattern by 120 °. 4. The semiconductor laser according to claim 3, wherein the semiconductor laser is formed.
JP2000190320A 2000-05-25 2000-06-23 Semiconductor light emitting device manufacturing method and semiconductor laser Expired - Fee Related JP4623799B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000190320A JP4623799B2 (en) 2000-06-23 2000-06-23 Semiconductor light emitting device manufacturing method and semiconductor laser
US09/864,275 US6469320B2 (en) 2000-05-25 2001-05-25 Semiconductor light emitting device
US10/235,705 US6670204B2 (en) 2000-05-25 2002-09-06 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000190320A JP4623799B2 (en) 2000-06-23 2000-06-23 Semiconductor light emitting device manufacturing method and semiconductor laser

Publications (2)

Publication Number Publication Date
JP2002009399A true JP2002009399A (en) 2002-01-11
JP4623799B2 JP4623799B2 (en) 2011-02-02

Family

ID=18689808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000190320A Expired - Fee Related JP4623799B2 (en) 2000-05-25 2000-06-23 Semiconductor light emitting device manufacturing method and semiconductor laser

Country Status (1)

Country Link
JP (1) JP4623799B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065556A1 (en) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production therefor
JP2004207610A (en) * 2002-12-26 2004-07-22 Sumitomo Electric Ind Ltd White light emitting device and its manufacturing method
JP2006156953A (en) * 2004-11-05 2006-06-15 Sharp Corp Nitride semiconductor element and its manufacturing method
JP2007150376A (en) * 2007-03-20 2007-06-14 Sharp Corp Nitride semiconductor light-emitting device, epi wafer and its manufacturing method, and epi wafer
JP2017532784A (en) * 2014-09-29 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method and semiconductor chip for manufacturing a plurality of semiconductor chips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP2000012900A (en) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE AND MANUFACTURE THEREOF
JP2000021789A (en) * 1997-08-29 2000-01-21 Toshiba Corp Nitride semiconductor element, light emitting element and their manufacture

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11103135A (en) * 1997-07-30 1999-04-13 Mitsubishi Cable Ind Ltd Board for gallium nitride crystal growth, and its application
JPH1192296A (en) * 1997-09-24 1999-04-06 Mitsubishi Cable Ind Ltd Substrate for growing gallium nitride crystal and its use

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011518A1 (en) * 1995-09-18 1997-03-27 Hitachi, Ltd. Semiconductor material, method of producing the semiconductor material, and semiconductor device
JP2000021789A (en) * 1997-08-29 2000-01-21 Toshiba Corp Nitride semiconductor element, light emitting element and their manufacture
JP2000012900A (en) * 1998-06-18 2000-01-14 Sumitomo Electric Ind Ltd GaN SINGLE CRYSTAL SUBSTRATE AND MANUFACTURE THEREOF

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002065556A1 (en) * 2001-02-15 2002-08-22 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production therefor
US6984841B2 (en) 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
JP2004207610A (en) * 2002-12-26 2004-07-22 Sumitomo Electric Ind Ltd White light emitting device and its manufacturing method
JP2006156953A (en) * 2004-11-05 2006-06-15 Sharp Corp Nitride semiconductor element and its manufacturing method
JP2007150376A (en) * 2007-03-20 2007-06-14 Sharp Corp Nitride semiconductor light-emitting device, epi wafer and its manufacturing method, and epi wafer
JP2017532784A (en) * 2014-09-29 2017-11-02 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method and semiconductor chip for manufacturing a plurality of semiconductor chips
US10186423B2 (en) 2014-09-29 2019-01-22 Osram Opto Semiconductors Gmbh Method for producing a plurality of semiconductor chips having a mask layer with openings
US10727052B2 (en) 2014-09-29 2020-07-28 Osram Oled Gmbh Semiconductor chip having a mask layer with openings

Also Published As

Publication number Publication date
JP4623799B2 (en) 2011-02-02

Similar Documents

Publication Publication Date Title
JP3898537B2 (en) Nitride semiconductor thin film forming method and nitride semiconductor light emitting device
JP3876649B2 (en) Nitride semiconductor laser and manufacturing method thereof
US6670204B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP3515974B2 (en) Nitride semiconductor, manufacturing method thereof and nitride semiconductor device
JP2003124573A (en) Method for fabricating semiconductor light emitting element, method for fabricating semiconductor element, method for fabricating element, method for growing nitride iii-v compound semiconductor layer, method for growing semiconductor layer, and method for growing layer
JP2002246698A (en) Nitride semiconductor light-emitting device and method of manufacturing the same
JP2002009004A (en) Method of manufacturing nitride semiconductor, nitride semiconductor device, method of manufacturing the same semiconductor light emitting device and its manufacturing method
JP2002217116A (en) Method for manufacturing crystal film, crystal substrate, and semiconductor device
JPH11238687A (en) Semiconductor substrate and semiconductor light-emitting device
JP3839580B2 (en) Manufacturing method of semiconductor substrate
JP2000223417A (en) Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device
JP4608731B2 (en) Manufacturing method of semiconductor laser
JP4623799B2 (en) Semiconductor light emitting device manufacturing method and semiconductor laser
JP2004165550A (en) Nitride semiconductor element
JP2000216502A (en) Manufacture of nitride semiconductor element
JP2004158500A (en) Nitride semiconductor, nitride semiconductor substrate, nitride semiconductor device, and method of manufacturing them
JP2001156403A (en) Iii-family nitride-system compound semiconductor laser diode
JP4760821B2 (en) Manufacturing method of semiconductor device
JP4698053B2 (en) Method for producing group III nitride compound semiconductor
JP4720051B2 (en) Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device
JP2002280308A (en) Method of growing nitride semiconductor and element using the same
JP4394800B2 (en) Nitride III-V compound semiconductor device and manufacturing method thereof
JP4363415B2 (en) Crystal film, crystal substrate and semiconductor device
JP2005229132A (en) Manufacturing method for group-iii nitride compound semiconductor led
JP2001267243A (en) Method of manufacturing group iii nitride-based compound semiconductor and group iii nitride-based compound semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101026

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101102

R150 Certificate of patent or registration of utility model

Ref document number: 4623799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees