JP3874186B2 - Nitride semiconductor substrate and method for manufacturing the same - Google Patents
Nitride semiconductor substrate and method for manufacturing the same Download PDFInfo
- Publication number
- JP3874186B2 JP3874186B2 JP2002304021A JP2002304021A JP3874186B2 JP 3874186 B2 JP3874186 B2 JP 3874186B2 JP 2002304021 A JP2002304021 A JP 2002304021A JP 2002304021 A JP2002304021 A JP 2002304021A JP 3874186 B2 JP3874186 B2 JP 3874186B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- nitride semiconductor
- layer
- semiconductor substrate
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
本発明は、成長基板に窒化物半導体よりなる種結晶層を備えた窒化物半導体基板およびその製造方法に関する。
【0002】
【従来の技術】
GaN,AlGaN混晶あるいはAlGaInN混晶などの窒化物半導体は、直接遷移の半導体材料であると共に、可視領域から紫外領域までの発光を得ることができ、半導体レーザ(LD;Laser Diode )などの発光素子を構成する材料として注目されている。
【0003】
この窒化物半導体を用いた半導体レーザ(以下、「窒化物半導体レーザ」という。)には、種々の理由から成長基板にサファイア(Al2 O3 )が用いられ、クラッド層には、AlGaN混晶が用いられている。しかし、サファイアとAlGaN混晶とでは格子定数の不整合あるいは熱膨張係数差が大きいため、クラッド層に、歪みを緩和するためにクラックが発生する。クラックが発生すると、クラックが電子と正孔とが再結合しても発光しない非発光再結合の中心あるいは電流リーク箇所となり、窒化物半導体レーザの光学的あるいは電気的特性が損なわれてしまう。また、素子寿命も低下する。特に、厚みが厚くなると、内部応力が大きくなるため、クラックが発生しやすく、特性も一層低下する。
【0004】
【発明が解決しようとする課題】
しかしながら、FFP(Far Field Pattern ;ファー・フィールド・パターン)を安定化させるには、クラッド層をある程度厚くする必要があり、そのためクラックを抑制することは難しい。
【0005】
更に、窒化物半導体レーザは、例えば、成長基板に複数の素子を同時に形成したのち、素子ごとに分離することにより作製されるため、窒化物半導体レーザの製造時には、クラックが一部の領域で発生したとしても、複数の素子にまで伝播して歩留まりが低下してしまうという問題もある。
【0006】
本発明はかかる問題点に鑑みてなされたもので、その目的は、クラックの発生を抑制することができ、歩留りの向上を図ることが可能な窒化物半導体基板およびその製造方法を提供することにある。
【0008】
【課題を解決するための手段】
本発明による第1の窒化物半導体基板は、成長基板に窒化物半導体よりなる種結晶層を備えたものであって、種結晶層に、複数の開口を含む縞状の開口部が設けられていると共に、この縞状の開口部を囲むように環状の開口部が設けられており、環状の開口部の幅が、縞状の開口部の開口の幅よりも広いものである。
【0012】
本発明による第1の窒化物半導体基板の製造方法は、成長基板に窒化物半導体よりなる種結晶層を備えた窒化物半導体基板を製造する方法であって、種結晶層に、複数の開口を含む縞状の開口部を形成すると共に、縞状の開口部を囲むように、縞状の開口部の開口よりも広い幅を有する環状の開口部を形成する工程を含むものである。
【0016】
本発明による第1の窒化物半導体基板では、種結晶層に、複数の縞状の開口を含む縞状の開口部を囲み、縞状の開口の幅よりも広い幅を有する環状の開口部が設けられているので、この環状の開口部によって、種結晶層上に形成される結晶層に働く内部応力が分散され、結晶層にクラックが発生することが抑制される。
【0019】
本発明による第1の窒化物半導体基板の製造方法では、種結晶層に、複数の開口を含む縞状の開口部と、この縞状の開口部を囲むように、この縞状の開口部の開口よりも広い幅を有する環状の開口部が形成される。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0021】
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る窒化物半導体基板を含む窒化物半導体素子基板の断面構成を表すものであり、図2は図1に示した窒化物半導体基板10の平面構成を表すものである。なお、図1は、図2のI−I線に沿った断面構成に対応している。この窒化物半導体素子基板1は、例えば、窒化物半導体レーザなどの窒化物半導体素子の形成に用いられるものであり、窒化物半導体基板10上に窒化物半導体の結晶層よりなる素子形成層20を有している。なお、この窒化物半導体素子基板1は、後述する製造方法により得られるものである。ここで、窒化物半導体とは、短周期型周期表における3B族元素のうちの少なくとも1種と、短周期型周期表における5B族元素のうちの少なくとも窒素(N)とを含む化合物半導体のことをいう。
【0022】
窒化物半導体基板10は、例えば、成長基板11の一面側にバッファ層12を介して積層された種結晶層13を備えている。成長基板11は、例えば、積層方向における厚み(以下、単に厚みという)が80μm程度のサファイアにより構成されており、バッファ層12および種結晶層13はこの成長基板11のc面に形成されている。
【0023】
バッファ層12は、例えば、厚みが30nmであり、不純物が添加されていないundope−GaNにより構成されている。
【0024】
種結晶層13は、例えば、不純物が添加されていないundope−GaNにより構成されている。この種結晶層13には、例えば、縞状の開口部13aが設けられている。開口部13aは、例えば、所定の幅を有する帯状の第1の開口13a1と、この第1の開口13a1よりも広い幅を有する帯状の第2の開口13a2とが互いに周期的に配列されることにより構成されている。より具体的には、形成予定の素子の横方向における側面位置20L(図7,8参照)が、第2の開口13a2に対応するように、第1の開口13a1および第2の開口13a2が配列されている。本実施の形態では、この第2の開口13a2により、素子形成層20に働く内部応力が分散され、クラックの発生が抑制されるようになっている。
【0025】
第1の開口13a1の幅は、例えば18μmである。第2の開口13a2の幅は、例えば30μm以上50μm以下である。なお、図2では、第1の開口13a1および第2の開口13a2の数を実際よりも少なく示している。
【0026】
素子形成層20は、例えば、種結晶層13を基礎として成長したn型コンタクト層21と、このn型コンタクト層21を覆うように形成された、n型クラッド層22,n型ガイド層23,活性層24,p型ガイド層25,p型クラッド層26およびp型コンタクト層27とを有しており、その表面は平坦となっている。この素子形成層20では、第2の開口13a2に対応する領域において結晶が会合しておらず、それにより素子部分を構成しない空間部20aが形成されている。これにより、図3、更に詳細には図4に示したように、素子形成層20にクラックK1が発生したとしても、空間部20aにおいてクラックK1の他の領域への伝播が抑止されるようになっている。ここで、図4は、クラックの伝播の様子を詳細に示すために、図3の一部を拡大して表したものである。
【0027】
n型コンタクト層21は、例えば、厚みが3μmであり、n型不純物としてケイ素(Si)を添加したn型GaNにより構成されている。このn型コンタクト層21は、第1の開口13a1および第2の開口13a2のそれぞれに対応して、種結晶層13の側壁面を基礎として第1の開口13a1および第2の開口13a2の配列方向(横方向)に成長した横方向成長領域を有している。この横方向成長領域は、種結晶層13からの貫通転位が伝播しにくく、転位密度が低くなっている。これにより、n型コンタクト層21の上に積層されているn型クラッド層22からp型コンタクト層27までの各層についても、横方向成長領域に対応して転位密度が低くなっている。よって、この窒化物半導体基板10上の素子は開口部13aに対応する位置に形成される。
【0028】
n型クラッド層22は、例えば、厚みが1μmであり、n型不純物としてケイ素を添加したn型AlGaN混晶により構成されている。n型ガイド層23は、例えば、厚みが0.1μmであり、n型不純物としてケイ素を添加したn型GaNにより構成されている。
【0029】
活性層24は、例えば、厚みが30nmであり、組成の異なるGax In1-x N(但し、0≦x≦1)混晶層を積層した多重量子井戸構造を有している。
【0030】
p型ガイド層25は、例えば、厚みが0.1μmであり、p型不純物としてマグネシウム(Mg)を添加したp型GaNにより構成されている。p型クラッド層26は例えば、厚みが0.8μmであり、p型不純物としてマグネシウムを添加したp型AlGaN混晶により構成されている。
【0031】
p型コンタクト層27は、例えば、厚みが0.5μmであり、p型不純物としてマグネシウムを添加したp型GaNにより構成されている。
【0032】
このような構成を有する窒化物半導体素子基板1は、例えば、次のようにして製造することができる。
【0033】
図5および図6は、その窒化物半導体素子基板1の製造工程を表すものである。まず、図5(A)に示したように、例えば、厚み400μmのサファイアよりなる成長基板11を用意し、この成長基板11の一面(c面)上に、MOCVD(Metal Organic Chemical Vapor Deposition ; 有機金属化学気相成長)法により、undope−GaNよりなるバッファ層12およびundope−GaNよりなる種結晶層13を順次成長させる。
【0034】
次いで、図5(B)に示したように、例えば、種結晶層13の上に二酸化ケイ素(SiO2 )よりなるマスク層31を形成し、このマスク層31を利用してRIE(Reactive Ion Etching;反応性イオンエッチング)により種結晶層13およびバッファ層12を選択的に除去し、種結晶層13に縞状の開口部13aを形成する。すなわち、所定の幅を有する帯状の第1の開口13a1と、この第1の開口13a1よりも広い幅を有する帯状の第2の開口13a2とを周期的に配列させる。具体的には、形成予定の素子の横方向における側面位置20L(図7,8参照)が第2の開口13a2に対応するように、第1の開口13a1および第2の開口13a2を配列させる。第2の開口13a2を形成するのは、素子形成層20を形成する際に、素子形成層20に働く内部応力を分散させ、クラックの発生を抑制するためである。
【0035】
第1の開口13a1の幅は、n型コンタクト層21を成長させる後続の工程において、第1の開口13a1で結晶が会合する程度、例えば18μmとすることが好ましい。また、第2の開口13a2の幅は、50μm以下とすることが好ましく、30μm以上とすればより好ましい。n型コンタクト層21を成長させる工程において、広すぎると原料の行き場がなくなるためGaNが異常成長し、それに基づいて素子形成層20の表面に種々の問題を誘発する突起が形成される虞があり、狭すぎると空間部20aが形成されない虞があるからである。すなわち、第2の開口13a2の幅を30μm以上50μm以下とすることにより、素子形成層20(図1参照)の表面が平坦となり、かつ空間部20aが形成され易くなる。
【0036】
なお、開口部13aを形成する際には、種結晶層13と共に成長基板11の一部も選択的に除去し、種結晶層13の除去領域(すなわち開口部13a)に対応して、成長基板11に凹部を形成するようにすることが好ましい。後続のn型コンタクト層21を成長させる工程において、n型コンタクト層21が成長基板11に接触して欠陥が発生してしまうことを防止するためである。開口部13aを形成したのち、マスク層31を除去する。
【0037】
次いで、例えば、MOCVD法により種結晶層13を基礎として素子形成層20を形成する。具体的には、図6に示したように、まず、種結晶層13を基礎としてn型GaNよりなるn型コンタクト層21を成長させる。その際、n型コンタクト層21は、その側面が、例えば結晶方位に応じて、成長基板11側が広く傾斜した状態で成長していく。このn型コンタクト層21を成長させる工程は、第1の開口13a1においてGaNが会合した時点で終了させる。
【0038】
次いで、図1に示したように、n型コンタクト層21の上に、MOCVD法により、n型AlGaN混晶よりなるn型クラッド層22、n型GaNよりなるn型ガイド層23、組成の異なるGax In1-x N(但し、1≧x≧0)混晶層を積層した多重量子井戸構造を有する活性層24、p型GaNよりなるp型ガイド層25、p型AlGaN混晶よりなるp型クラッド層26およびp型GaNよりなるp型コンタクト層27を順次成長させる。その際、n型クラッド層22などの各層は、例えば種結晶層13の上面および側面を覆うようにして形成される。これらの各層は、成長温度等の各成長条件を調整することにより、第2の開口13a2において結晶が会合しないように、また、結晶が異常成長しないように成長させる。これにより、素子形成層20に空間部20aが形成されると共に、素子形成層20の表面が平坦となる。
【0039】
なお、MOCVDを行う際の原料には、ガリウムの原料ガスとして例えばトリメチルガリウム((CH3 )3 Ga)、アルミニウム(Al)の原料ガスとして例えばトリメチルアルミニウム((CH3 )3 Al)、インジウム(In)の原料ガスとして例えばトリメチルインジウム((CH3 )3 In)、ホウ素(B)の原料ガスとして例えばトリメチルホウ素((CH3 )3 B)、窒素(N)の原料ガスとして例えばアンモニア(NH3 )をそれぞれ用いる。また、マグネシウムの原料ガスとしては例えばビス=シクロペンタジエニルマグネシウム((C5 H5 )2 Mg)を用いる。
【0040】
以上の工程により、図1に示した窒化物半導体素子基板1が完成する。
【0041】
このようにして製造される窒化物半導体素子基板1は、例えば、窒化物半導体レーザの形成に用いられる。
【0042】
図7および図8は本実施の形態に係る窒化物半導体レーザの製造工程を表すものである。
【0043】
まず、例えば、先の窒化物半導体素子基板1を製造する(図1参照)。次いで、図7に示したように、例えば、素子形成層20(すなわちp型コンタクト層27)の上に図示しないマスク層を形成し、このマスク層を利用して例えばRIEによりp型コンタクト層27およびp型クラッド層26の一部を選択的に除去して、p型クラッド層26の上部およびp型コンタクト層27を第1の開口13a1の延在方向に平行な細い帯状(リッジ状)とする。そののち、マスク層を除去し、全面(すなわちp型クラッド層26およびp型コンタクト層27の上)に、例えば蒸着法により二酸化ケイ素よりなる絶縁膜41を形成する。次いで、例えば、絶縁膜41の上に、図示しないレジスト膜を塗布形成し、このレジスト膜をマスクとして、RIEにより、絶縁膜41,p型コンタクト層27,p型クラッド層26,p型ガイド層25,活性層24,n型ガイド層23,n型クラッド層22およびn型コンタクト層21の一部を順次選択的に除去し、n型コンタクト層21を露出させる。
【0044】
次いで、レジスト膜を除去し、全面(すなわち絶縁膜41およびn型コンタクト層21の上)に図示しない他のレジスト膜を塗布形成し、このレジスト膜をマスクとして絶縁膜41を選択的に除去し、p型コンタクト層27を露出させる。そののち、全面(すなわちp型コンタクト層27およびレジスト膜の上)に、例えば、パラジウム(Pd),白金(Pt)および金(Au)の各金属を順次蒸着し、レジスト膜をその上に積層された金属と共に除去し(リフトオフ)、p側電極42を形成する。
【0045】
p側電極42を形成したのち、全面(すなわち、n型コンタクト層21,絶縁膜41およびp側電極42の上)に、n型コンタクト層21に対応して開口を有する図示しないレジスト膜を塗布形成する。そののち、全面(すなわちn型コンタクト層21およびレジスト膜の上)に、例えば真空蒸着法によりチタン(Ti),白金および金の各金属を順次蒸着し、レジスト膜をその上に形成された金属と共に除去し(リフトオフ)、n側電極43を形成する。
【0046】
n側電極43を形成したのち、成長基板11を例えば80μm程度の厚みとなるように研削する。次いで、成長基板11を第1の開口13a1の延在方向に対して垂直な方向に劈開することにより、図示しない端面が形成された複数の棒状のバーを作製する。次いで、端面に図示しない反射鏡膜を形成する。そののち、各バーを空間部20aの所定の位置101で劈開(ペレタイズ)する。ここでは、従来のように成長基板上に形成された素子形成層を劈開する必要がなく、成長基板11のみを劈開すればよいので、容易に各素子に分離することが可能である。以上の工程により、図8に示した半導体レーザが完成する。
【0047】
この窒化物半導体レーザでは、p側電極42とn側電極43との間に所定の電圧が印加されると、活性層24に電流が注入され、電子−正孔再結合により発光が起こる。この光は、図示しない反射鏡膜によって反射され、増幅されてレーザ発振を生じ、レーザ光として外部に射出される。この窒化物半導体レーザは、本実施の形態の窒化物半導体基板10を含む窒化物半導体素子基板1を用いて作製されているので、クラックが少なくなっている。よって、電圧の印加による劣化が起こりにくく、使用による動作電流の上昇が抑えられ、素子の寿命が長くなる。
【0048】
このように本実施の形態では、種結晶層13に、所定の幅を有する第1の開口13a1よりも広い幅を有する第2の開口13a2を設けるようにしたので、第2の開口13a2により素子形成層20に働く内部応力が分散され、素子形成層20にクラックが発生することを抑制することができる。また、素子形成層20に空間部20aを形成するようにしたので、クラックK1が発生したとしても、この空間部20aにおいてクラックK1が他の領域へ伝播することを抑止することができる。よって、クラックが少なく、素子寿命および信頼性に優れた窒化物半導体レーザを効率的に得ることができる。すなわち、歩留まりを向上させることができる。
【0049】
また、本実施の形態では、第1の開口13a1および第2の開口13a2の配列を調整することにより、素子の横方向における側面位置20Lが第2の開口13a2に対応するようにしたので、素子は空間部20aで自発的に分離される。よって、バーを空間部20aで劈開(ペレタイズ)すれば、従来のように素子形成層を劈開する必要がなく、成長基板11のみを劈開すればよいので、容易に各素子に分離することができる。すなわち、作業性、更には生産性を向上させることができる。
【0050】
[第2の実施の形態]
図9は、本発明の第2の実施の形態に係る窒化物半導体基板を含む窒化物半導体素子基板の断面構成を表すものであり、図10は図9に示した窒化物半導体基板10の平面構成を表すものである。なお、図9は、図10のVIII−VIII線に沿った断面構成に対応している。この窒化物半導体素子基板2は、例えば、後述する製造方法により得られるものであり、窒化物半導体基板50上に窒化物半導体の結晶層よりなる素子形成層60を有している。なお、ここでは、第1の実施の形態と同一の構成要素には同一の符号を付し、同一部分についての説明を省略する。
【0051】
窒化物半導体基板50は、種結晶層13に、縞状の開口部13aに代えて、縞状の開口部53aが設けられていると共に、更に、環状の開口部53bが設けられていることを除き、第1の実施の形態の窒化物半導体基板10と同様の構成を有している。
【0052】
開口部53aは、例えば、所定の幅を有する帯状の開口53a1が一定間隔で配列されることにより構成されている。開口部53bは、例えば、環状であり、開口部53aを囲むように設けられている。なお、この開口部53bは、一部が結晶により埋められ、完全な環状となっていなくてもよい。開口53a1の幅は例えば18μmである。開口部53bの幅は、開口53a1よりも広く、例えば、30μm以上50μm以下である。本実施の形態では、この開口部53bにより、素子形成層60に働く応力が分散され、素子形成層60にクラックが発生することが抑制されるようになっている。なお、図10では、開口53a1の数は実際よりも少なく示している。
【0053】
素子形成層60は、例えば、空間部20aに代えて空間部60aを有することを除き、第1の実施の形態の素子形成層20と同様の構成を有している。空間部60aは、窒化物半導体基板50の環状の開口部53bに対応する領域に形成されている。通常の窒化物半導体素子基板では、外周部が結晶で埋まりきらず穴が形成され、この穴により開口53a1の延在方向に対して垂直な方向にクラックが発生することが多いが、本実施の形態では、図11に示したように素子形成層60の外周部でクラックK2が発生したとしても、空間部60aにおいてクラックK2の伝播が抑止されるようになっている。すなわち、空間部60aの内側、すなわち素子が形成される領域においてはクラックK2が少なくなる。
【0054】
このような構成を有する窒化物半導体素子基板2は、例えば、異なるマスク層を利用して開口部53a,53bを形成することを除き、第1の実施の形態と同様にして製造することができる。また、この窒化物半導体素子基板2は、例えば、第1の実施の形態と同様に、窒化物半導体レーザなどの窒化物半導体素子の形成に用いられる。
【0055】
図12および図13は、本実施の形態に係る窒化物半導体レーザの製造工程を表すものである。
【0056】
まず、例えば、先の窒化物半導体素子基板2を製造する(図9参照)。次いで、図12に示したように、例えば、第1の実施の形態と同様にして、p型クラッド層26の上部およびp型コンタクト層27を細い帯状(リッジ状)とする。次いで、第1の実施の形態と同様にして、絶縁膜41を形成したのち、p型コンタクト層27,p型クラッド層26,p型ガイド層25,活性層24,n型ガイド層23,n型クラッド層22およびn型コンタクト層21の一部を順次選択的に除去して、n型コンタクト層21を露出させる。次いで、第1の実施の形態と同様にして、絶縁膜41を選択的に除去してp型コンタクト層27を露出させたのち、p側電極42を形成する。p側電極42を形成したのち、第1の実施の形態と同様にして、露出されたn型コンタクト層21の上にn側電極43を形成する。
【0057】
n側電極43を形成したのち、第1の実施の形態と同様にして、成長基板11を例えば80μm程度の厚みとなるように研削する。次いで、窒化物半導体素子基板2を開口53a1の延在方向に対して垂直な方向に劈開することにより、図示しない端面を有する複数の棒状のバーを作製する。そののち、端面に図示しない反射鏡膜を形成する。
【0058】
反射鏡膜を形成したのち、各バーを開口53a1の延在方向の分離位置201で劈開(ペレタイズ)し、その劈開面に図示しない反射鏡膜を形成する。これにより、図13に示した窒化物半導体レーザが完成する。
【0059】
この半導体レーザは、第1の実施の形態と同様に作用する。
【0060】
このように本実施の形態では、種結晶層13に、縞状の開口部53aを囲み、開口53a1よりも広い幅を有する環状の開口53bを設けるようにしたので、開口部53bにより素子形成層60に働く内部応力が分散され、素子形成層60にクラックが発生することを抑制することができる。また、素子形成層60に空間部60aを形成するようにしたので、外周部にクラックK2が発生したとしても、この空間部60aにより空間部60aの内側にクラックK2が伝播することを抑止することができる。すなわち、素子が形成される領域のクラックが低減される。よって、クラックが少なく、素子寿命および信頼性に優れた窒化物半導体レーザを効率的に得ることができ、歩留まりを向上させることができる。
【0061】
[第3の実施の形態]
図14は、本発明の第3の実施の形態に係る窒化物半導体基板の平面構成を表すものであり、図2および図10に対応している。この窒化物半導体基板80は、縞状の開口部53aに代えて、縞状の開口部83aを備えたことを除き、第2の実施の形態と同様の構成を有している。よって、ここでは、第2の実施の形態と同一の構成要素には同一の符号を付し、同一部分についての説明を省略する。
【0062】
開口部83aは、例えば、第1の実施の形態と同様に、所定の幅を有する第1の開口83a1と、この第1の開口83a1よりも広い幅を有する第2の開口83a2とにより構成されている。すなわち、本実施の形態の窒化物半導体基板80は、第1の形態の窒化物半導体基板10および第2の実施の形態の窒化物半導体基板50の両方の特徴を有している。よって、この窒化物半導体基板80を用いた窒化物半導体素子基板は、第1および第2の実施の形態の両方の作用および効果を有し、異なるマスクを利用して種結晶層13を形成することを除き、第1および第2の実施の形態と同様にして製造することができる。また、第1および第2の実施の形態と同様に窒化物半導体レーザなどの窒化物半導体素子の作製に用いられる。その窒化物半導体素子基板を用いた窒化物半導体レーザの製造方法は、第1の実施の形態と同様である。
【0063】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態では、バッファ層12,種結晶層13,n型コンタクト層21,n型クラッド層22,n型ガイド層23,活性層24,p型ガイド層25,p型クラッド層26およびp型コンタクト層27を構成する材料について具体例を挙げて説明したが、これらの各層を他の材料により構成するようにしてもよい。
【0064】
また、上記実施の形態では、n型コンタクト層21,n型クラッド層22,n型ガイド層23,活性層24,p型ガイド層25,p型クラッド層26およびp型コンタクト層27を有する素子形成層20,60を備えた窒化物半導体素子基板1,2について説明したが、他の構成を有する素子形成層を備えていてもよい。例えば、活性層とp型クラッド層との間に電流ブロック層を備えていてもよく、n型ガイド層およびp型ガイド層を備えていなくてもよい。
【0065】
更に、上記実施の形態では、成長基板11をサファイアにより構成するようにしたが、他の材料により構成するようにしてもよい。他の材料としては、窒化ガリウム,炭化ケイ素(SiC),スピネル(MgAl2 O4 )が挙げられる。基板を例えば、不純物を添加した窒化ガリウムなどの導電材料により構成する場合には、n側電極とp側電極とを基板の同一側に設けるのではなく、n型電極を基板の裏面側、すなわちp側電極と反対側に設けるようにしてもよい。
【0066】
加えて、上記実施の形態では、MOCVD法により窒化物半導体を成長させる場合について説明したが、MBE(Molecular Beam Epitaxy ;分子線エピタキシー)法,ハイドライド気相成長法あるいはハライド気相成長法などの他の方法により成長させるようにしてもよい。なお、ハイドライド気相成長法とはハイドライド(水素化物)が反応もしくは原料ガスの輸送に寄与する気相成長法のことであり、ハライド気相成長法とはハライド(ハロゲン化物)が反応もしくは原料ガスの輸送に寄与する気相成長法のことである。
【0067】
更にまた、上記実施の形態では、窒化物半導体を用いた半導体基板,半導体素子基板および半導体レーザについて説明したが、本発明は、他のIII−V族化合物半導体あるいはII−VI族化合物半導体などの他の半導体材料を用いた半導体基板,半導体素子基板および半導体レーザにも適用することができる。
【0068】
加えてまた、本発明は、発光ダイオードあるいは電界トランジスタなどの半導体レーザ以外の他の半導体素子についても適用することができる。
【0072】
【発明の効果】
また、請求項1ないし請求項5のいずれか1項に記載の窒化物半導体基板、または請求項6ないし請求項10のいずれか1項に記載の窒化物半導体基板の製造方法によれば、複数の開口を含む縞状の開口部を囲むように、縞状の開口部の開口よりも広い幅を有する環状の開口部を設けるようにしたので、環状の開口部により種結晶層上に形成される結晶層の内部応力が分散され、結晶層にクラックが発生することを抑制することができる。
【0073】
特に、請求項3記載の窒化物半導体基板、または請求項8記載の窒化物半導体基板の製造方法によれば、結晶層に、環状の開口部に対応した空間部を設けるようにしたので、例えば外周部でクラックが発生したとしても、空間部において、空間部の内側にクラックが伝播することを抑止することができる。よって、空間部の内側に対応した領域に素子を形成すれば、クラックが少なく、素子寿命および信頼性に優れた窒化物半導体素子を効率よく製造することができ、歩留まりを向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る窒化物半導体素子基板の構成を表す断面図である。
【図2】図1に示した窒化物半導体基板の構成を表す平面図である。
【図3】図1に示した素子形成層におけるクラックの伝播の様子を説明するための平面図である。
【図4】図3に示したクラックの伝播の様子を拡大して表す平面図である。
【図5】 図1に示した窒化物半導体基板の製造工程を表す断面図である。
【図6】図5に続く製造工程を表す断面図である。
【図7】本発明の第1の実施の形態に係る窒化物半導体レーザの製造工程を表す断面図である。
【図8】図7に続く製造工程を表す断面図である。
【図9】本発明の第2の実施の形態に係る窒化物半導体素子基板の構成を表す断面図である。
【図10】図9に示した窒化物半導体基板の構成を表す平面図である。
【図11】図10に示した素子形成層におけるクラックの伝播の様子を説明するための平面図である。
【図12】本発明の第2の実施の形態に係る窒化物半導体レーザの製造工程を表す断面図である。
【図13】図12に続く製造工程を表す断面図である。
【図14】本発明の第3の実施の形態に係る窒化物半導体基板の構成を表す平面図である。
【符号の説明】
1,2…窒化物半導体素子基板、10,50,80…窒化物半導体基板、11…成長基板、12…バッファ層、13…種結晶層、13a,53a,53b,83a…開口部、13a1,83a1…第1の開口、13a2,83a2…第2の開口、20,60…素子形成層、20a,60a…空間部、20L…側面位置、21…n型コンタクト層、22…n型クラッド層、23…n型ガイド層、24…活性層、25…p型ガイド層、26…p型クラッド層、27…p型コンタクト層、31…マスク層、41…絶縁膜、42…p側電極、43…n側電極、K1,K2…クラック[0001]
In the present invention, a growth substrate includes a seed crystal layer made of a nitride semiconductor.Nitride semiconductor substrate and method for manufacturing the sameAbout.
[0002]
[Prior art]
Nitride semiconductors such as GaN, AlGaN mixed crystals, or AlGaInN mixed crystals are direct transition semiconductor materials, and can emit light from the visible region to the ultraviolet region, and emit light from a semiconductor laser (LD; Laser Diode). It is attracting attention as a material constituting the element.
[0003]
In this semiconductor laser using a nitride semiconductor (hereinafter referred to as “nitride semiconductor laser”), sapphire (Al2OThreeAnd an AlGaN mixed crystal is used for the cladding layer. However, since sapphire and AlGaN mixed crystal have mismatched lattice constants or a large difference in thermal expansion coefficient, cracks are generated in the cladding layer to alleviate strain. When a crack occurs, the crack becomes the center of non-radiative recombination that does not emit light even when electrons and holes recombine, or a current leak location, and the optical or electrical characteristics of the nitride semiconductor laser are impaired. In addition, the device life is also reduced. In particular, as the thickness increases, the internal stress increases, so that cracks are likely to occur and the characteristics are further deteriorated.
[0004]
[Problems to be solved by the invention]
However, in order to stabilize FFP (Far Field Pattern), it is necessary to thicken the cladding layer to some extent, and it is difficult to suppress cracks.
[0005]
Furthermore, since a nitride semiconductor laser is manufactured by, for example, simultaneously forming a plurality of elements on a growth substrate and then separating each element, cracks are generated in some regions during the manufacture of a nitride semiconductor laser. Even so, there is also a problem that the yield is lowered due to propagation to a plurality of elements.
[0006]
The present invention has been made in view of such problems, and the object thereof is to suppress the occurrence of cracks and to improve the yield.Nitride semiconductor substrate and method for manufacturing the sameIs to provide.
[0008]
[Means for Solving the Problems]
A first nitride semiconductor substrate according to the present invention includes a growth substrate provided with a seed crystal layer made of a nitride semiconductor, and the seed crystal layer is provided with striped openings including a plurality of openings. In addition, an annular opening is provided so as to surround the striped opening, and the width of the annular opening is wider than the width of the opening of the striped opening.
[0012]
According to the present invention1The method for manufacturing a nitride semiconductor substrate is a method for manufacturing a nitride semiconductor substrate having a growth substrate provided with a seed crystal layer made of a nitride semiconductor.Includes multiple openingsWhile forming the striped opening and surrounding the striped opening,Striped openingA step of forming an annular opening having a wider width.
[0016]
According to the present invention1In the nitride semiconductor substrate, in the seed crystal layer,Includes multiple striped openingsSurround the striped opening,Striped openingAn annular opening having a width wider than the width of the crystal is provided, so that the internal stress acting on the crystal layer formed on the seed crystal layer is dispersed by this annular opening, and a crack is generated in the crystal layer. Is suppressed.
[0019]
According to the present invention1In the nitride semiconductor substrate manufacturing method, the seed crystal layer hasIncludes multiple openingsSo that the striped opening and the striped opening are enclosed.Striped openingAn annular opening having a wider width is formed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0021]
[First Embodiment]
FIG. 1 shows a cross-sectional configuration of a nitride semiconductor element substrate including a nitride semiconductor substrate according to the first embodiment of the present invention, and FIG. 2 shows a plane of the
[0022]
The
[0023]
The
[0024]
The
[0025]
The width of the first opening 13a1 is, for example, 18 μm. The width of the second opening 13a2 is, for example, not less than 30 μm and not more than 50 μm. In FIG. 2, the number of the first openings 13a1 and the second openings 13a2 is smaller than the actual number.
[0026]
The
[0027]
The n-
[0028]
The n-
[0029]
For example, the
[0030]
The p-
[0031]
The p-
[0032]
The nitride semiconductor device substrate 1 having such a configuration can be manufactured, for example, as follows.
[0033]
5 and 6 show the manufacturing process of the nitride semiconductor device substrate 1. First, as shown in FIG. 5A, for example, a
[0034]
Next, as shown in FIG. 5B, for example, silicon dioxide (SiO 2) is formed on the
[0035]
The width of the first opening 13a1 is preferably set to such an extent that crystals are associated with each other in the first opening 13a1 in a subsequent process of growing the n-
[0036]
When the
[0037]
Next, the
[0038]
Next, as shown in FIG. 1, an n-
[0039]
As a raw material for MOCVD, for example, trimethylgallium ((CHThree)ThreeAs source gas for Ga) and aluminum (Al), for example, trimethylaluminum ((CHThree)ThreeAs source gas of Al) and indium (In), for example, trimethylindium ((CHThree)ThreeFor example, trimethylboron ((CH) as a source gas for In) and boron (B)Three)ThreeB), for example, ammonia (NH) as a source gas of nitrogen (N)Three) Respectively. As the source gas of magnesium, for example, bis = cyclopentadienyl magnesium ((CFiveHFive)2Mg) is used.
[0040]
The nitride semiconductor device substrate 1 shown in FIG. 1 is completed through the above steps.
[0041]
The nitride semiconductor device substrate 1 manufactured in this way is used, for example, for forming a nitride semiconductor laser.
[0042]
7 and 8 show the manufacturing process of the nitride semiconductor laser according to the present embodiment.
[0043]
First, for example, the above-described nitride semiconductor element substrate 1 is manufactured (see FIG. 1). Next, as shown in FIG. 7, for example, a mask layer (not shown) is formed on the element forming layer 20 (that is, the p-type contact layer 27), and the p-
[0044]
Next, the resist film is removed, another resist film (not shown) is applied and formed on the entire surface (that is, on the insulating
[0045]
After forming the p-
[0046]
After the n-
[0047]
In this nitride semiconductor laser, when a predetermined voltage is applied between the p-
[0048]
As described above, in the present embodiment, since the second opening 13a2 having a width wider than the first opening 13a1 having a predetermined width is provided in the
[0049]
In the present embodiment, since the
[0050]
[Second Embodiment]
FIG. 9 shows a cross-sectional configuration of a nitride semiconductor element substrate including a nitride semiconductor substrate according to the second embodiment of the present invention, and FIG. 10 is a plan view of the
[0051]
The
[0052]
The
[0053]
The
[0054]
The nitride semiconductor device substrate 2 having such a configuration can be manufactured in the same manner as in the first embodiment, for example, except that the
[0055]
12 and 13 show a manufacturing process of the nitride semiconductor laser according to the present embodiment.
[0056]
First, for example, the above-described nitride semiconductor element substrate 2 is manufactured (see FIG. 9). Next, as shown in FIG. 12, for example, in the same manner as in the first embodiment, the upper portion of the p-
[0057]
After the n-
[0058]
After forming the reflecting mirror film, each bar is cleaved (pelletized) at the
[0059]
This semiconductor laser operates in the same manner as in the first embodiment.
[0060]
As described above, in the present embodiment, the
[0061]
[Third Embodiment]
FIG. 14 shows a planar configuration of a nitride semiconductor substrate according to the third embodiment of the present invention, and corresponds to FIG. 2 and FIG. The
[0062]
The
[0063]
The present invention has been described with reference to the embodiment. However, the present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above embodiment, the
[0064]
Further, in the above embodiment, the element having the n-
[0065]
Furthermore, in the above embodiment, the
[0066]
In addition, in the above-described embodiment, the case where the nitride semiconductor is grown by the MOCVD method has been described. You may make it grow by the method of. The hydride vapor phase growth method is a vapor phase growth method in which hydride (hydride) contributes to the reaction or transport of the raw material gas. The halide vapor phase growth method is a method in which halide (halide) is reacted or the raw material gas. It is a vapor phase growth method that contributes to the transport of methane.
[0067]
Furthermore, in the above embodiment, a semiconductor substrate, a semiconductor element substrate, and a semiconductor laser using a nitride semiconductor have been described. However, the present invention is not limited to other III-V compound semiconductors or II-VI group compound semiconductors. The present invention can also be applied to semiconductor substrates, semiconductor element substrates, and semiconductor lasers using other semiconductor materials.
[0068]
In addition, the present invention can also be applied to other semiconductor elements other than a semiconductor laser such as a light emitting diode or an electric field transistor.
[0072]
【The invention's effect】
Claims1Or claims5The nitride semiconductor substrate according to claim 1, or the claim6Or claims10According to the method for manufacturing a nitride semiconductor substrate according to any one of the following:Includes multiple openingsTo surround the striped opening,Striped openingSince the annular opening having a wider width is provided, the internal stress of the crystal layer formed on the seed crystal layer is dispersed by the annular opening, and the generation of cracks in the crystal layer is suppressed. be able to.
[0073]
In particular, the claims3The nitride semiconductor substrate according to claim or claim8According to the described method for manufacturing a nitride semiconductor substrate, since the space corresponding to the annular opening is provided in the crystal layer, for example, even if a crack occurs in the outer peripheral portion, It is possible to prevent the crack from propagating inside. Therefore, if an element is formed in a region corresponding to the inside of the space portion, a nitride semiconductor element with few cracks and excellent element lifetime and reliability can be manufactured efficiently, and the yield can be improved.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a configuration of a nitride semiconductor device substrate according to a first embodiment of the present invention.
2 is a plan view showing the configuration of the nitride semiconductor substrate shown in FIG. 1. FIG.
3 is a plan view for explaining a state of propagation of cracks in the element formation layer shown in FIG. 1; FIG.
4 is an enlarged plan view showing a state of propagation of cracks shown in FIG. 3. FIG.
5 is a cross-sectional view showing a manufacturing process of the nitride semiconductor substrate shown in FIG. 1. FIG.
6 is a cross-sectional view illustrating a manufacturing process subsequent to FIG. 5. FIG.
7 is a cross-sectional view showing a manufacturing step of the nitride semiconductor laser according to the first embodiment of the invention. FIG.
8 is a cross-sectional view illustrating a manufacturing process subsequent to FIG. 7. FIG.
FIG. 9 is a cross-sectional view showing a configuration of a nitride semiconductor device substrate according to a second embodiment of the present invention.
10 is a plan view showing the configuration of the nitride semiconductor substrate shown in FIG. 9. FIG.
11 is a plan view for explaining a crack propagation state in the element formation layer shown in FIG. 10;
FIG. 12 is a cross-sectional view showing a manufacturing process of the nitride semiconductor laser according to the second embodiment of the invention.
13 is a cross-sectional view illustrating a manufacturing process subsequent to FIG. 12. FIG.
FIG. 14 is a plan view showing a configuration of a nitride semiconductor substrate according to a third embodiment of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1, 2 ... Nitride
Claims (10)
前記種結晶層に、複数の開口を含む縞状の開口部が設けられていると共に、この縞状の開口部を囲むように環状の開口部が設けられており、
前記環状の開口部の幅が、前記縞状の開口部の開口の幅よりも広い
ことを特徴とする窒化物半導体基板。A nitride semiconductor substrate provided with a seed crystal layer made of a nitride semiconductor on a growth substrate,
The seed crystal layer is provided with a striped opening including a plurality of openings, and an annular opening is provided so as to surround the striped opening,
The width of the annular opening is wider than the width of the opening of the striped opening .
ことを特徴とする請求項1記載の窒化物半導体基板。Furthermore, the nitride semiconductor substrate according to claim 1, characterized by comprising the seed crystal layer crystal layer made of a nitride semiconductor that is grown as a basis.
ことを特徴とする請求項2記載の窒化物半導体基板。The nitride semiconductor substrate according to claim 2 , wherein the crystal layer has a space corresponding to the annular opening and has a flat surface.
前記環状の開口部の幅は、前記第1の開口の幅よりも広い
ことを特徴とする請求項1記載の窒化物半導体基板。The striped opening is composed of a first opening having a predetermined width and a second opening having a width wider than the first opening,
The width of the opening of the annular, nitride semiconductor substrate according to claim 1, wherein a wider than the width of the first opening.
前記種結晶層に、複数の開口を含む縞状の開口部を形成すると共に、前記縞状の開口部を囲むように、前記縞状の開口部の開口よりも広い幅を有する環状の開口部を形成する工程を含む
ことを特徴とする窒化物半導体基板の製造方法。A method for manufacturing a nitride semiconductor substrate comprising a seed substrate made of a nitride semiconductor on a growth substrate,
An annular opening having a width wider than the opening of the striped opening so as to surround the striped opening while forming a striped opening including a plurality of openings in the seed crystal layer A method for manufacturing a nitride semiconductor substrate, comprising the step of: forming.
ことを特徴とする請求項6記載の窒化物半導体基板の製造方法。The method for manufacturing a nitride semiconductor substrate according to claim 6 , further comprising a step of growing a crystal layer made of a nitride semiconductor based on the seed crystal layer.
ことを特徴とする請求項7記載の窒化物半導体基板の製造方法。The method for manufacturing a nitride semiconductor substrate according to claim 7 , wherein the crystal layer is formed so that a space is provided corresponding to the annular opening and the surface is flat.
ことを特徴とする請求項6記載の窒化物半導体基板の製造方法。The striped opening is configured by a first opening having a predetermined width and a second opening having a width wider than the first opening, and the width of the annular opening is the first opening. The method for manufacturing a nitride semiconductor substrate according to claim 6 , wherein the width is wider than the width of one opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304021A JP3874186B2 (en) | 2002-10-18 | 2002-10-18 | Nitride semiconductor substrate and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002304021A JP3874186B2 (en) | 2002-10-18 | 2002-10-18 | Nitride semiconductor substrate and method for manufacturing the same |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005263477A Division JP3874199B2 (en) | 2005-09-12 | 2005-09-12 | Nitride semiconductor device and manufacturing method thereof |
JP2005263476A Division JP2006013548A (en) | 2005-09-12 | 2005-09-12 | Nitride semiconductor element and manufacturing method therefor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004140213A JP2004140213A (en) | 2004-05-13 |
JP2004140213A5 JP2004140213A5 (en) | 2005-11-10 |
JP3874186B2 true JP3874186B2 (en) | 2007-01-31 |
Family
ID=32451576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002304021A Expired - Fee Related JP3874186B2 (en) | 2002-10-18 | 2002-10-18 | Nitride semiconductor substrate and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3874186B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070221932A1 (en) | 2006-03-22 | 2007-09-27 | Sanyo Electric Co., Ltd. | Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device |
-
2002
- 2002-10-18 JP JP2002304021A patent/JP3874186B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004140213A (en) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3925753B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor light emitting device | |
KR101083872B1 (en) | - GaN -V COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE AND METHOD FOR MANUFACTURING SAME | |
JP3876649B2 (en) | Nitride semiconductor laser and manufacturing method thereof | |
JP3830051B2 (en) | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, optical semiconductor device manufacturing method, and optical semiconductor device | |
JP4644942B2 (en) | Crystal film, crystal substrate, and method of manufacturing semiconductor device | |
JP2001196699A (en) | Semiconductor element | |
US7485902B2 (en) | Nitride-based semiconductor light-emitting device | |
US6469320B2 (en) | Semiconductor light emitting device | |
JPH11135770A (en) | Iii-v compd. semiconductor, manufacture thereof and semiconductor element | |
JP2001267691A (en) | Semiconductor element and manufacturing method | |
JP2004111514A (en) | Nitride semiconductor light emitting element and its manufacturing method | |
JP2000223417A (en) | Growing method of semiconductor, manufacture of semiconductor substrate, and manufacture of semiconductor device | |
JP2002314198A (en) | Semiconductor laser | |
JP2000223781A (en) | Semiconductor laser and its manufacture as well as semiconductor device and its manufacture | |
JP3874186B2 (en) | Nitride semiconductor substrate and method for manufacturing the same | |
JP4720051B2 (en) | Nitride III-V compound semiconductor substrate, method for manufacturing the same, method for manufacturing semiconductor light emitting element, and method for manufacturing semiconductor device | |
JP3588285B2 (en) | Method for manufacturing semiconductor device | |
JP2004165550A (en) | Nitride semiconductor element | |
JPH10303505A (en) | Gallium nitride semiconductor light emitting device and its manufacture | |
JP2002305356A (en) | Nitride semiconductor element and method for forming the same | |
JP4363415B2 (en) | Crystal film, crystal substrate and semiconductor device | |
JP3874199B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
JP4623799B2 (en) | Semiconductor light emitting device manufacturing method and semiconductor laser | |
JP3438675B2 (en) | Method for growing nitride semiconductor | |
JP2006013548A (en) | Nitride semiconductor element and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050912 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050912 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061005 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061018 |
|
LAPS | Cancellation because of no payment of annual fees |