JP2004253448A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2004253448A JP2004253448A JP2003039667A JP2003039667A JP2004253448A JP 2004253448 A JP2004253448 A JP 2004253448A JP 2003039667 A JP2003039667 A JP 2003039667A JP 2003039667 A JP2003039667 A JP 2003039667A JP 2004253448 A JP2004253448 A JP 2004253448A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor device
- power semiconductor
- voltage side
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
【課題】サージ電圧による制御回路の破壊を防止する電力用半導体装置を提供する。
【解決手段】電力用半導体装置１１ａにおいて、低圧側スイッチング素子を駆動する制御回路ＩＣ２はそれらのスイッチング素子をオフする際の基準電位を与えるための出力基準端子ＶＮ０を有する。また、電力用半導体装置１１ａは低圧側スイッチング素子の低圧側端子（エミッタ端子）Ｓ１ａ〜Ｓ３ａが接続された外部端子Ｎを有する。出力基準端子ＶＮ０は、その外部端子Ｎにおいて低圧側スイッチング素子Ｓ１〜Ｓ３の低圧側端子が接続される部分Ｐ１と、外部端子Ｎの外部に露出した部分Ｐ２との間に接続される。
【選択図】 図１
【解決手段】電力用半導体装置１１ａにおいて、低圧側スイッチング素子を駆動する制御回路ＩＣ２はそれらのスイッチング素子をオフする際の基準電位を与えるための出力基準端子ＶＮ０を有する。また、電力用半導体装置１１ａは低圧側スイッチング素子の低圧側端子（エミッタ端子）Ｓ１ａ〜Ｓ３ａが接続された外部端子Ｎを有する。出力基準端子ＶＮ０は、その外部端子Ｎにおいて低圧側スイッチング素子Ｓ１〜Ｓ３の低圧側端子が接続される部分Ｐ１と、外部端子Ｎの外部に露出した部分Ｐ２との間に接続される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に、電力用半導体装置におけるサージ電圧保護に関する。
【０００２】
【従来の技術】
電力用半導体装置は、スイッチング素子を低圧側及び高圧側に直列に接続したハーフブリッジ回路を複数並列に接続してなるインバータ回路と、低圧側及び高圧側のスイッチング素子をそれぞれ駆動する制御回路とを備える（例えば特許文献１参照）。
【０００３】
一般に、低圧側スイッチング素子を駆動する制御回路は、低圧側スイッチング素子のゲートに接続されその電位を制御する出力端子と、低圧側スイッチング素子のエミッタに接続され、低圧側スイッチング素子をオフさせる際の基準電位を出力する出力基準端子とを備える。制御回路は、低圧側スイッチング素子をオンさせるときは、出力端子から低圧側スイッチング素子をオンさせるのに十分高い電圧の信号を出力し、一方、低圧側スイッチング素子をオフさせるときは、出力端子の電位を出力基準端子の電位と同電位となるよう制御する。
【０００４】
制御回路の出力基準端子は低圧側スイッチング素子のエミッタ端子に接続されるが、このとき、出力基準端子ＶＮ０は、低圧側スイッチング素子のエミッタ端子に直接ワイヤボンド接続されるか、又は、配線フレームや配線パターンを介してワイヤボンド接続される。
【０００５】
電力用半導体装置内の全ての低圧側スイッチング素子のエミッタ端子は共通の外部端子に接続される。電力用半導体装置の外部において、その外部端子には過電流検出用のシャント抵抗の一端が接続される。シャント抵抗の他端はグランド電位（接地電位）を与えるグランド端子に接続される。
【０００６】
なお、以上のような構成を有する半導体装置に関する先行技術として特許文献２、３に開示のものがある。
【０００７】
【特許文献１】
特開平１０−４２５７５号公報
【特許文献２】
特開平２００１−２７４３２２号公報
【特許文献３】
特開平２００２−６４１８０号公報
【０００８】
【発明が解決しようとする課題】
以上の構成を有する従来の半導体装置では、スイッチング動作時に、低圧側スイッチング素子のエミッタ端子と外部端子とを接続する配線のインダクタンスと、その外部端子とシャント抵抗とを接続する配線のインダクタンスと、シャント抵抗自身の内部インダクタンスとにサージ電圧が発生した場合、そのサージ電圧は出力基準端子と電力用半導体装置のグランド端子との間に印加される。よって、低圧側スイッチング素子を駆動する制御回路にこのサージ電圧が印加され、制御回路が破壊される場合がある。
【０００９】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、サージ電圧による制御回路の破壊を防止する電力用半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る電力用半導体装置は、直列接続されたスイッチング素子からなるハーフブリッジ回路が複数並列に接続されてなるインバータ回路と、ハーフブリッジ回路において低圧側に接続されたスイッチング素子を駆動する制御回路と、低圧側スイッチング素子の低圧側の端子が接続され、一部が外部に露出した外部端子とを備えた電力用半導体装置である。制御回路は低圧側スイッチング素子をオフする際の基準電位を与えるための基準端子を有する。その基準端子は外部端子において低圧側スイッチング素子の低圧側の端子が接続される部分と、外部端子の外部に露出した部分との間に接続される。
【００１１】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る電力用半導体装置の実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は本実施形態の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図である。図２は本発明に係る電力用半導体装置の構成を示した図である。図２に示すように、電力用半導体装置は３相交流電圧を出力する電力用パワーモジュール（ＩＰＭ）であり、複数のスイッチング素子Ｓ１〜Ｓ４からなるインバータ回路と、それらのスイッチング素子を駆動する制御回路ＩＣ１、ＩＣ２とを備える。各スイッチング素子Ｓ１〜Ｓ４にはダイオードＤ１〜Ｄ４がそれぞれ並列に逆接続される。
【００１３】
制御回路ＩＣ１はＵ相の高圧側のスイッチング素子Ｓ４を駆動する。なお、図２において、Ｖ相、Ｗ相においては、高圧側のスイッチング素子およびそれを駆動する制御回路は回路Ｑ１、Ｑ２に含まれる。
【００１４】
制御回路ＩＣ２は低圧側のスイッチング素子Ｓ１〜Ｓ３を駆動し、そのため、出力端子ＯＵＴ１〜ＯＵＴ３を有している。
【００１５】
低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子は電力半導体装置１１ａの外部端子Ｎに接続される。外部端子Ｎは過電流検出を行なうためのシャント抵抗Ｒ１を介してグランド電位（接地電位）を与えるグランド端子Ｎ１に接続される。
【００１６】
図２において、インダクタンスＬ１、Ｌ２、Ｌ３は、それぞれ低圧側スイッチング素子Ｓ１、Ｓ２、Ｓ３のエミッタ端子と外部端子Ｎを接続する配線のインダクタンス成分を示す。インダクタンスＬ４は端子Ｎとシャント抵抗Ｒ１間の配線のインダクタンス成分、インダクタンスＬ５はシャント抵抗Ｒ１と端子Ｎ１間の配線のインダクタンス成分を示す。
【００１７】
シャント抵抗Ｒ１に発生する電圧ＶＲは、抵抗Ｒ２とコンデンサＣ１からなるフィルタ回路及び過電流検知端子ＣＩＮを介して制御回路ＩＣ２に入力される。電圧ＶＲが所定値を超えると制御回路ＩＣ２は過電流保護機能を作動し、その出力ＯＵＴ１〜ＯＵＴ３を遮断する。
【００１８】
制御回路ＩＣ２は低圧側スイッチング素子Ｓ１〜Ｓ３のオフさせる際の基準電位を与える出力基準端子ＶＮ０を有する。具体的には、制御回路ＩＣ２はスイッチング素子Ｓ１〜Ｓ３をオフさせる際は、出力端子ＯＵＴ１〜ＯＵＴ３の電位を出力基準端子ＶＮ０の電位と同じになるように制御する。すなわち、制御回路ＩＣ２はスイッチング素子Ｓ１〜Ｓ３をオフさせる際は、その内部において出力基準端子ＶＮ０とそれぞれの出力端子ＯＵＴ１〜ＯＵＴ３とを短絡する。
【００１９】
図１を参照し、Ｕ相電圧を外部に出力するための外部端子Ｕには、スイッチング素子Ｓ１のエミッタ端子Ｓ１ａと、スイッチング素子Ｓ１に逆並列接続されたダイオードＤ１のアノード端子Ｄ１ａとが接続されている。同様に、Ｖ相電圧を外部に出力するための外部端子Ｖには、スイッチング素子Ｓ２のエミッタ端子Ｓ２ａと、スイッチング素子Ｓ２に逆並列接続されたダイオードＤ２のアノード端子Ｄ２ａとが接続されている。Ｗ相電圧を外部に出力するための外部端子Ｗには、スイッチング素子Ｓ３のエミッタ端子Ｓ３ａと、スイッチング素子Ｓ３に逆並列接続されたダイオードＤ３のアノード端子Ｄ３ａとが接続されている。
【００２０】
出力基準端子ＶＮ０は外部端子Ｎに接続される。より詳細には、図１に示すように、出力基準端子ＶＮ０は、配線２１及びボンディングワイヤ２３を介して、外部端子Ｎを構成する導電部材２２の電力用半導体装置内側にある低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子が接続される部分Ｐ１と、導電部材２２の外部に露出した部分Ｐ２との間の部分に接続されている。このように、出力基準端子ＶＮ０を、外部端子Ｎ内の低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子が接続される部分Ｐ１よりも、より外部側に近いところに接続する。これにより、制御回路ＩＣ２の出力基準端子ＶＮ０には、低圧側スイッチング素子Ｓ１〜Ｓ３の各エミッタ端子と外部端子Ｎ間の配線のインダクタンスＬ１、Ｌ２、Ｌ３により発生するサージ電圧が印加されることがなくなるため、サージ電圧による制御回路の破壊を防止でき、サージ破壊耐量を向上できる。
【００２１】
実施の形態２．
図３は本発明に係る電力用半導体装置の別の構成を示した図である。また、図４は本実施形態の電力用半導体装置１１ｂの出力端子Ｕ、Ｖ、Ｗ近傍の配線の状況を示した図である。
【００２２】
本実施形態の電力用半導体装置１１ｂは、実施の形態１の構成においてさらに外部端子Ｖｎｏを備える。外部端子Ｖｎｏは電力用半導体装置１１ｂ内において制御回路ＩＣ２の出力基準端子ＶＮ０と接続され、電力用半導体装置１１ｂ外部においてシャント抵抗Ｒ１における端子Ｎとの接続端に接続される。このような出力基準端子ＶＮ０に接続する外部端子Ｖｎｏを設けたことにより、出力基準端子ＶＮ０を配線インダクタンスの影響を低減できる所望の位置に接続することが可能となる。
【００２３】
このように、制御回路ＩＣ２の出力基準端子ＶＮ０はシャント抵抗Ｒ１における端子Ｎとの接続端に接続されることにより、インダクタンスＬ１〜Ｌ３で発生するサージ電圧に加え、端子Ｎとシャント抵抗Ｒ１間の配線のインダクタンスＬ４で発生するサージ電圧の制御回路ＩＣ２への印加を防止でき、実施の形態１に比してより効果的にサージ電圧による制御回路の破壊を防止でき、さらにサージ破壊耐量を向上できる。
【００２４】
実施の形態３．
図５は本発明に係る電力用半導体装置のさらに別の構成を示した図である。本実施形態の電力用半導体装置１１ｃは実施の形態１の構成においてさらに外部端子Ｖｎｏを備える。外部端子Ｖｎｏは電力用半導体装置１１ｃ内において制御回路ＩＣ２の出力基準端子ＶＮ０と接続され、電力用半導体装置１１ｃ外部においてグランド電位を与えるグランド端子Ｎ１に接続される。
【００２５】
このように、制御回路ＩＣ２の出力基準端子ＶＮ０がグランド電位を与えるグランド端子Ｎ１に接続されることにより、インダクタンス成分Ｌ１〜Ｌ３、Ｌ４で発生するサージ電圧に加えてシャント抵抗Ｒ１のインダクタンス成分Ｌ５で発生するサージ電圧の制御回路ＩＣ２への印加を防止でき、実施の形態１、２に比してさらに効果的にサージ電圧による制御回路の破壊を防止でき、よりサージ破壊耐量を向上できる。
【００２６】
なお、本実施形態の回路構成では、低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子と制御回路ＩＣ２の出力基準端子ＶＮ０との間に直列にシャント抵抗が挿入されることになるが、このシャント抵抗値を考慮に入れて制御回路ＩＣ２内部のゲート抵抗値を適宜設定することで適切なスイッチング速度を実現できる。
【００２７】
なお、上記の各実施形態において配線は配線フレームや配線パターン等で実現される。
【００２８】
【発明の効果】
本発明の電力用半導体装置によれば、低圧側スイッチング素子を駆動する制御回路に対する、配線のインダクタンス成分により生じるサージ電圧の影響を排除できるため、サージ電圧による制御回路の破壊を防止でき、サージ電圧耐量を向上できる。
【図面の簡単な説明】
【図１】実施の形態１の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図
【図２】本発明の実施の形態１における電力用半導体装置の回路図
【図３】本発明の実施の形態２における電力用半導体装置の回路図
【図４】実施の形態２の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図
【図５】本発明の実施の形態３における電力用半導体装置の回路図
【符号の説明】
１１ａ，１１ｂ，１１ｃ 電力用半導体装置（ＩＰＭ）、 ＣＩＮ 過電流検出端子、 Ｓ１〜Ｓ３ 低圧側スイッチ、 Ｎ 外部端子、 Ｎ１ 基準電位を与える端子、 Ｌ１〜Ｌ３，Ｌ４ 配線のインダクタンス成分、 Ｌ５ シャント抵抗のインダクタンス成分、 Ｒ１ シャント抵抗、 Ｖｎｏ 外部端子
【発明の属する技術分野】
本発明は電力用半導体装置に関し、特に、電力用半導体装置におけるサージ電圧保護に関する。
【０００２】
【従来の技術】
電力用半導体装置は、スイッチング素子を低圧側及び高圧側に直列に接続したハーフブリッジ回路を複数並列に接続してなるインバータ回路と、低圧側及び高圧側のスイッチング素子をそれぞれ駆動する制御回路とを備える（例えば特許文献１参照）。
【０００３】
一般に、低圧側スイッチング素子を駆動する制御回路は、低圧側スイッチング素子のゲートに接続されその電位を制御する出力端子と、低圧側スイッチング素子のエミッタに接続され、低圧側スイッチング素子をオフさせる際の基準電位を出力する出力基準端子とを備える。制御回路は、低圧側スイッチング素子をオンさせるときは、出力端子から低圧側スイッチング素子をオンさせるのに十分高い電圧の信号を出力し、一方、低圧側スイッチング素子をオフさせるときは、出力端子の電位を出力基準端子の電位と同電位となるよう制御する。
【０００４】
制御回路の出力基準端子は低圧側スイッチング素子のエミッタ端子に接続されるが、このとき、出力基準端子ＶＮ０は、低圧側スイッチング素子のエミッタ端子に直接ワイヤボンド接続されるか、又は、配線フレームや配線パターンを介してワイヤボンド接続される。
【０００５】
電力用半導体装置内の全ての低圧側スイッチング素子のエミッタ端子は共通の外部端子に接続される。電力用半導体装置の外部において、その外部端子には過電流検出用のシャント抵抗の一端が接続される。シャント抵抗の他端はグランド電位（接地電位）を与えるグランド端子に接続される。
【０００６】
なお、以上のような構成を有する半導体装置に関する先行技術として特許文献２、３に開示のものがある。
【０００７】
【特許文献１】
特開平１０−４２５７５号公報
【特許文献２】
特開平２００１−２７４３２２号公報
【特許文献３】
特開平２００２−６４１８０号公報
【０００８】
【発明が解決しようとする課題】
以上の構成を有する従来の半導体装置では、スイッチング動作時に、低圧側スイッチング素子のエミッタ端子と外部端子とを接続する配線のインダクタンスと、その外部端子とシャント抵抗とを接続する配線のインダクタンスと、シャント抵抗自身の内部インダクタンスとにサージ電圧が発生した場合、そのサージ電圧は出力基準端子と電力用半導体装置のグランド端子との間に印加される。よって、低圧側スイッチング素子を駆動する制御回路にこのサージ電圧が印加され、制御回路が破壊される場合がある。
【０００９】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、サージ電圧による制御回路の破壊を防止する電力用半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る電力用半導体装置は、直列接続されたスイッチング素子からなるハーフブリッジ回路が複数並列に接続されてなるインバータ回路と、ハーフブリッジ回路において低圧側に接続されたスイッチング素子を駆動する制御回路と、低圧側スイッチング素子の低圧側の端子が接続され、一部が外部に露出した外部端子とを備えた電力用半導体装置である。制御回路は低圧側スイッチング素子をオフする際の基準電位を与えるための基準端子を有する。その基準端子は外部端子において低圧側スイッチング素子の低圧側の端子が接続される部分と、外部端子の外部に露出した部分との間に接続される。
【００１１】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係る電力用半導体装置の実施の形態を詳細に説明する。
【００１２】
実施の形態１．
図１は本実施形態の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図である。図２は本発明に係る電力用半導体装置の構成を示した図である。図２に示すように、電力用半導体装置は３相交流電圧を出力する電力用パワーモジュール（ＩＰＭ）であり、複数のスイッチング素子Ｓ１〜Ｓ４からなるインバータ回路と、それらのスイッチング素子を駆動する制御回路ＩＣ１、ＩＣ２とを備える。各スイッチング素子Ｓ１〜Ｓ４にはダイオードＤ１〜Ｄ４がそれぞれ並列に逆接続される。
【００１３】
制御回路ＩＣ１はＵ相の高圧側のスイッチング素子Ｓ４を駆動する。なお、図２において、Ｖ相、Ｗ相においては、高圧側のスイッチング素子およびそれを駆動する制御回路は回路Ｑ１、Ｑ２に含まれる。
【００１４】
制御回路ＩＣ２は低圧側のスイッチング素子Ｓ１〜Ｓ３を駆動し、そのため、出力端子ＯＵＴ１〜ＯＵＴ３を有している。
【００１５】
低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子は電力半導体装置１１ａの外部端子Ｎに接続される。外部端子Ｎは過電流検出を行なうためのシャント抵抗Ｒ１を介してグランド電位（接地電位）を与えるグランド端子Ｎ１に接続される。
【００１６】
図２において、インダクタンスＬ１、Ｌ２、Ｌ３は、それぞれ低圧側スイッチング素子Ｓ１、Ｓ２、Ｓ３のエミッタ端子と外部端子Ｎを接続する配線のインダクタンス成分を示す。インダクタンスＬ４は端子Ｎとシャント抵抗Ｒ１間の配線のインダクタンス成分、インダクタンスＬ５はシャント抵抗Ｒ１と端子Ｎ１間の配線のインダクタンス成分を示す。
【００１７】
シャント抵抗Ｒ１に発生する電圧ＶＲは、抵抗Ｒ２とコンデンサＣ１からなるフィルタ回路及び過電流検知端子ＣＩＮを介して制御回路ＩＣ２に入力される。電圧ＶＲが所定値を超えると制御回路ＩＣ２は過電流保護機能を作動し、その出力ＯＵＴ１〜ＯＵＴ３を遮断する。
【００１８】
制御回路ＩＣ２は低圧側スイッチング素子Ｓ１〜Ｓ３のオフさせる際の基準電位を与える出力基準端子ＶＮ０を有する。具体的には、制御回路ＩＣ２はスイッチング素子Ｓ１〜Ｓ３をオフさせる際は、出力端子ＯＵＴ１〜ＯＵＴ３の電位を出力基準端子ＶＮ０の電位と同じになるように制御する。すなわち、制御回路ＩＣ２はスイッチング素子Ｓ１〜Ｓ３をオフさせる際は、その内部において出力基準端子ＶＮ０とそれぞれの出力端子ＯＵＴ１〜ＯＵＴ３とを短絡する。
【００１９】
図１を参照し、Ｕ相電圧を外部に出力するための外部端子Ｕには、スイッチング素子Ｓ１のエミッタ端子Ｓ１ａと、スイッチング素子Ｓ１に逆並列接続されたダイオードＤ１のアノード端子Ｄ１ａとが接続されている。同様に、Ｖ相電圧を外部に出力するための外部端子Ｖには、スイッチング素子Ｓ２のエミッタ端子Ｓ２ａと、スイッチング素子Ｓ２に逆並列接続されたダイオードＤ２のアノード端子Ｄ２ａとが接続されている。Ｗ相電圧を外部に出力するための外部端子Ｗには、スイッチング素子Ｓ３のエミッタ端子Ｓ３ａと、スイッチング素子Ｓ３に逆並列接続されたダイオードＤ３のアノード端子Ｄ３ａとが接続されている。
【００２０】
出力基準端子ＶＮ０は外部端子Ｎに接続される。より詳細には、図１に示すように、出力基準端子ＶＮ０は、配線２１及びボンディングワイヤ２３を介して、外部端子Ｎを構成する導電部材２２の電力用半導体装置内側にある低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子が接続される部分Ｐ１と、導電部材２２の外部に露出した部分Ｐ２との間の部分に接続されている。このように、出力基準端子ＶＮ０を、外部端子Ｎ内の低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子が接続される部分Ｐ１よりも、より外部側に近いところに接続する。これにより、制御回路ＩＣ２の出力基準端子ＶＮ０には、低圧側スイッチング素子Ｓ１〜Ｓ３の各エミッタ端子と外部端子Ｎ間の配線のインダクタンスＬ１、Ｌ２、Ｌ３により発生するサージ電圧が印加されることがなくなるため、サージ電圧による制御回路の破壊を防止でき、サージ破壊耐量を向上できる。
【００２１】
実施の形態２．
図３は本発明に係る電力用半導体装置の別の構成を示した図である。また、図４は本実施形態の電力用半導体装置１１ｂの出力端子Ｕ、Ｖ、Ｗ近傍の配線の状況を示した図である。
【００２２】
本実施形態の電力用半導体装置１１ｂは、実施の形態１の構成においてさらに外部端子Ｖｎｏを備える。外部端子Ｖｎｏは電力用半導体装置１１ｂ内において制御回路ＩＣ２の出力基準端子ＶＮ０と接続され、電力用半導体装置１１ｂ外部においてシャント抵抗Ｒ１における端子Ｎとの接続端に接続される。このような出力基準端子ＶＮ０に接続する外部端子Ｖｎｏを設けたことにより、出力基準端子ＶＮ０を配線インダクタンスの影響を低減できる所望の位置に接続することが可能となる。
【００２３】
このように、制御回路ＩＣ２の出力基準端子ＶＮ０はシャント抵抗Ｒ１における端子Ｎとの接続端に接続されることにより、インダクタンスＬ１〜Ｌ３で発生するサージ電圧に加え、端子Ｎとシャント抵抗Ｒ１間の配線のインダクタンスＬ４で発生するサージ電圧の制御回路ＩＣ２への印加を防止でき、実施の形態１に比してより効果的にサージ電圧による制御回路の破壊を防止でき、さらにサージ破壊耐量を向上できる。
【００２４】
実施の形態３．
図５は本発明に係る電力用半導体装置のさらに別の構成を示した図である。本実施形態の電力用半導体装置１１ｃは実施の形態１の構成においてさらに外部端子Ｖｎｏを備える。外部端子Ｖｎｏは電力用半導体装置１１ｃ内において制御回路ＩＣ２の出力基準端子ＶＮ０と接続され、電力用半導体装置１１ｃ外部においてグランド電位を与えるグランド端子Ｎ１に接続される。
【００２５】
このように、制御回路ＩＣ２の出力基準端子ＶＮ０がグランド電位を与えるグランド端子Ｎ１に接続されることにより、インダクタンス成分Ｌ１〜Ｌ３、Ｌ４で発生するサージ電圧に加えてシャント抵抗Ｒ１のインダクタンス成分Ｌ５で発生するサージ電圧の制御回路ＩＣ２への印加を防止でき、実施の形態１、２に比してさらに効果的にサージ電圧による制御回路の破壊を防止でき、よりサージ破壊耐量を向上できる。
【００２６】
なお、本実施形態の回路構成では、低圧側スイッチング素子Ｓ１〜Ｓ３のエミッタ端子と制御回路ＩＣ２の出力基準端子ＶＮ０との間に直列にシャント抵抗が挿入されることになるが、このシャント抵抗値を考慮に入れて制御回路ＩＣ２内部のゲート抵抗値を適宜設定することで適切なスイッチング速度を実現できる。
【００２７】
なお、上記の各実施形態において配線は配線フレームや配線パターン等で実現される。
【００２８】
【発明の効果】
本発明の電力用半導体装置によれば、低圧側スイッチング素子を駆動する制御回路に対する、配線のインダクタンス成分により生じるサージ電圧の影響を排除できるため、サージ電圧による制御回路の破壊を防止でき、サージ電圧耐量を向上できる。
【図面の簡単な説明】
【図１】実施の形態１の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図
【図２】本発明の実施の形態１における電力用半導体装置の回路図
【図３】本発明の実施の形態２における電力用半導体装置の回路図
【図４】実施の形態２の電力用半導体装置の出力端子Ｕ、Ｖ、Ｗ近傍の配線状況を示した図
【図５】本発明の実施の形態３における電力用半導体装置の回路図
【符号の説明】
１１ａ，１１ｂ，１１ｃ 電力用半導体装置（ＩＰＭ）、 ＣＩＮ 過電流検出端子、 Ｓ１〜Ｓ３ 低圧側スイッチ、 Ｎ 外部端子、 Ｎ１ 基準電位を与える端子、 Ｌ１〜Ｌ３，Ｌ４ 配線のインダクタンス成分、 Ｌ５ シャント抵抗のインダクタンス成分、 Ｒ１ シャント抵抗、 Ｖｎｏ 外部端子
Claims (4)
- 直列接続されたスイッチング素子からなるハーフブリッジ回路が複数並列に接続されてなるインバータ回路と、前記ハーフブリッジ回路において低圧側に接続されたスイッチング素子を駆動する制御回路と、前記低圧側スイッチング素子の低圧側の端子が接続され、一部が外部に露出した外部端子とを備えた電力用半導体装置において、
前記制御回路は低圧側スイッチング素子をオフする際の基準電位を与えるための基準端子を有し、該基準端子は、前記外部端子において前記低圧側スイッチング素子の低圧側の端子が接続される部分と、前記外部端子の外部に露出した部分との間に接続されることを特徴とする請求項１記載の電力用半導体装置。 - 直列接続されたスイッチング素子からなるハーフブリッジ回路が複数並列に接続されてなるインバータ回路と、前記ハーフブリッジ回路において低圧側に接続されたスイッチング素子を駆動する制御回路と、前記低圧側スイッチング素子の低圧側の主電極が接続される第１の外部端子とを備えた電力用半導体装置において、
さらに、第２の外部端子を備え、
前記制御回路は低圧側スイッチング素子をオフする際の基準電位を与えるための基準端子を有し、該基準端子は前記第２の外部端子に接続されたことを特徴とする電力用半導体装置。 - 前記第１の外部端子に電流検出用のシャント抵抗の一端が接続され、前記第２の外部端子に該シャント抵抗の一端が接続されることを特徴とする請求項２記載の電力用半導体装置。
- 前記第１の外部端子に電流検出用のシャント抵抗の一端が接続され、前記シャント抵抗の他端にグランド電位を与えるグランド端子が接続され、前記第２の外部端子に前記グランド端子が接続されることを特徴とする請求項２記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039667A JP2004253448A (ja) | 2003-02-18 | 2003-02-18 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003039667A JP2004253448A (ja) | 2003-02-18 | 2003-02-18 | 電力用半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004253448A true JP2004253448A (ja) | 2004-09-09 |
Family
ID=33023780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003039667A Pending JP2004253448A (ja) | 2003-02-18 | 2003-02-18 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004253448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| WO2020157963A1 (ja) * | 2019-02-01 | 2020-08-06 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
-
2003
- 2003-02-18 JP JP2003039667A patent/JP2004253448A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017228683A (ja) * | 2016-06-23 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| WO2020157963A1 (ja) * | 2019-02-01 | 2020-08-06 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JPWO2020157963A1 (ja) * | 2019-02-01 | 2021-10-21 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| JP7069358B2 (ja) | 2019-02-01 | 2022-05-17 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193827B2 (ja) | 半導体パワーモジュールおよび電力変換装置 | |
| JP4682007B2 (ja) | 電力用半導体装置 | |
| JP4313658B2 (ja) | インバータ回路 | |
| US6593781B2 (en) | Power semiconductor device | |
| JPH02266712A (ja) | 半導体装置 | |
| US7978453B2 (en) | Low side driver with short to battery protection | |
| JP2000350465A (ja) | ３レベルインバータ | |
| JP3762491B2 (ja) | 高電圧駆動回路 | |
| JP6107949B2 (ja) | 半導体モジュール | |
| JP4847707B2 (ja) | 電力用半導体装置 | |
| JP2003309982A (ja) | 電力用半導体装置 | |
| JP2008061339A (ja) | インバータ回路 | |
| JP2004253448A (ja) | 電力用半導体装置 | |
| JP4770063B2 (ja) | Ｉｐｍ回路 | |
| JP4278440B2 (ja) | 電力用半導体装置および該装置に用いられる半導体集積回路装置 | |
| JPH10145206A (ja) | 半導体装置の保護回路 | |
| KR20200123385A (ko) | 집적형 서지 전압 제한 요소를 구비한 전력 모듈 | |
| CN115913198B (zh) | 多驱动通道高压集成电路和半导体电路 | |
| US11606090B2 (en) | Semiconductor device | |
| WO2022075000A1 (ja) | 半導体モジュール | |
| JP7435359B2 (ja) | 負荷駆動回路 | |
| JP2021190640A (ja) | パワーモジュール | |
| JP2022181192A (ja) | インバータ装置およびそれを備えた車両 | |
| JPH03236280A (ja) | 半導体装置 | |
| JPH04334995A (ja) | 直流ブラシレスモータのインバータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090120 |