JP2004252886A

JP2004252886A - 基準電圧発生回路

Info

Publication number: JP2004252886A
Application number: JP2003044867A
Authority: JP
Inventors: Kan Shimizu; 簡清水
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-02-21
Filing date: 2003-02-21
Publication date: 2004-09-09

Abstract

【課題】電源電圧除去比の小さく、安定な基準電圧を発生することが困難電圧あった。
【解決手段】定電流回路１１の出力端にはキャパシタ１２を用いたローパス・フィルタＬＰＦが接続されている。このローパス・フィルタＬＰＦを通して基準電圧発生部１３に電源を供給することにより、基準電圧発生部１３では除去しきれない高周波の電源電圧変動が基準電圧発生部１３に供給されることが防止される。このため、全体としての電源電圧除去能力を向上できる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばＤＣ／ＤＣコンバータＩＣに適用される基準電圧発生回路に関する。
【０００２】
【従来の技術】
例えば出力トランジスタを内蔵し電圧を低下させるタイプの所謂Ｂｕｃｋ型ＤＣ／ＤＣコンバータＩＣが開発されている。このＢｕｃｋ型ＤＣ／ＤＣコンバータＩＣは、ＤＣ／ＤＣコンバータのスイッチング動作に同期して平均負荷電流以上に電源電流が変化する。電源電流が変化すると、ＩＣチップ外部とＩＣチップを接続する例えばボンディングワイアなどの電気抵抗やインダクタンスによって電圧が降下したり変化したりする。このため、ＩＣチップに供給される電源電圧がＤＣ／ＤＣコンバータのスイッチングに同期して変化する。
【０００３】
図６は、この種のＤＣ／ＤＣコンバータに適用される従来の基準電圧発生回路の一例を示している。この基準電圧発生回路は、誤差増幅器１と、電圧検出回路２とにより構成されている。誤差増幅器１は電源端子３と接地端子４との間に接続され、反転入力端と非反転入力端は電圧検出回路２の出力端に接続されている。誤差増幅器１の出力端は、出力端子５に接続され、電圧検出回路２の入力端は、出力端子５、６に接続されている。出力端子６は接地端子４に接続され、さらに出力端子５、６にはＤＣ／ＤＣコンバータ７が接続されている。
【０００４】
【発明が解決しようとする課題】
このような構成の基準電圧発生回路において、ＤＣ／ＤＣコンバータ７のスイッチング動作に応じて発生する高周波雑音は電源電圧に重畳される。この高周波雑音が重畳された電源電圧は誤差増幅器１に供給される。このため、誤差増幅器１から出力される基準電圧に高周波雑音が重畳される。したがって、この基準電圧発生回路は、高い電源電圧除去比を得ることが困難である。
【０００５】
このように、従来の基準電圧発生回路は、ＤＣ／ＤＣコンバータから発生される高周波雑音により電源電圧の変動を受け易い、すなわち、電源電圧除去比が小さい。このように電源電圧除去比が小さい基準電圧発生回路をＤＣ／ＤＣコンバータに適用した場合、基準電圧発生回路から発生される基準電圧がＤＣ／ＤＣコンバータのスイッチング動作に同期して変化する。このため、ＤＣ／ＤＣコンバータの出力電圧が設計値と異なり、出力電圧が安定しないなどの問題を生じる。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、電源電圧除去比が大きく、安定な基準電圧を発生することが可能な基準電圧発生回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明の基準電圧発生回路は、上記課題を解決するため、電源が供給され定電流を出力する定電流回路と、前記定電流回路の出力端と基準電位との間に接続されてローパス・フィルタを構成するキャパシタと、前記定電流回路の出力端に接続され、前記ローパス・フィルタの出力を電源として動作し基準電圧を発生する基準電圧発生部とを具備し、前記基準電圧発生部の出力が抵抗性素子を介して前記定電流回路の出力端に接続されたことを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００９】
（第１の実施形態）
図１は、本発明の第１の実施形態を示す基準電圧発生回路を示している。図１に示す基準電圧発生回路は、定電流回路１１、キャパシタ１２、基準電圧発生部１３、抵抗性素子１４、第１、第２の電源端子１５、１６、第１、第２の出力端子１７、１８により構成されている。
【００１０】
前記定電流回路１１は第１、第２の電源端子１５、１６に接続されている。第１の電源端子１５には直流電圧ＶＤＤが供給され、第２の電源端子１６には基準電位、例えば接地電位ＶＳＳが供給されている。定電流回路１１は、電源を受けて所定の定電流を発生する。この定電流回路１１の出力端と第２の電源端子１６の間にはローパス・フィルタＬＰＦを構成する、例えば５ｐＦの容量を有するキャパシタ１２が接続されている。このため、定電流回路１１から出力される定電流から高周波成分が除去される。さらに、定電流回路１１の出力端と第２の電源端子１６の間には、基準電圧発生部１３、及び抵抗性素子１４が接続されている。
【００１１】
前記基準電圧発生部１３は、例えばバンドギャップ型の電圧検出回路１３ａ、誤差増幅器１３ｂ、電流吸収用のＮチャネルＭＯＳトランジスタ１３ｃにより構成されている。トランジスタ１３ｃは抵抗性素子１４と第２の電源端子１６の相互間に接続されている。電圧検出回路１３ａの両入力端は、前記トランジスタ１３ｃの両端部に接続されている。電圧検出回路１３ａの両出力端は、誤差増幅器１３ｂの非反転入力端及び反転入力端にそれぞれ接続されている。この誤差増幅器１３ｂの出力端はトランジスタ１３ｃのゲート電極に接続されている。トランジスタ１３ｃと抵抗性素子１４の接続ノードには第１の出力端子１７が接続され、第２の出力端子１８は第２の電源端子１６に接続されている。第１、第２の出力端子１７、１８の相互間に平滑用キャパシタ１９を接続してもよい。
【００１２】
図２は、前記定電流回路１１の一例を示すものであり、図２において、図１と同一部分には同一符号を付している。この定電流回路１１は、例えば特公平２−２１００９に示されたものである。
【００１３】
図２に示す定電流回路１１は、例えばＰチャネルＭＯＳトランジスタ２１、２２、ＮチャネルＭＯＳトランジスタ２３、２４、２５、抵抗Ｒ、負荷Ｌにより構成されている。図２に示す回路を図１に適用する場合、負荷Ｌは不要であり、トランジスタ２５とのドレインより定電流が出力される。トランジスタ２１、２２はミラー回路を構成し、トランジスタ２３、２４、２５もミラー回路を構成している。この定電流回路１１は、電圧変動が最も小さい接続点、すなわち、トランジスタ２３のドレインから電流取り出し用バイアス電圧を取り出している。このため、この定電流回路１１は、本発明の一部として使用するのに適している。
【００１４】
上記定電流回路１１の詳細な動作は省略するが、定電流回路１１に流れる電流は、電源電圧にもＭＯＳトランジスタの閾値電圧にも依存せず、トランジスタのディメンジョンの比、抵抗Ｒ、及びトランジスタの特性定数Ｋ（テーリング領域の傾きに対応する）のみによって決定される。ここで、トランジスタ２１、２２、２３、２４のディメンジョン、すなわち、（チャネル幅）×（チャネル長）をそれぞれＳ２１、Ｓ２２、Ｓ２３、Ｓ２４とした場合、高周波あるいはパルス性の電源雑音の影響を排除するのに最適な（Ｓ２４／Ｓ２２）・（Ｓ２１／Ｓ２３）の値は、例えば３〜４となる。この値となるように各トランジスタのディメンジョンが設定される。また、この最適値は、回路シミュレーションによって求めることができる。
【００１５】
一方、図１に示すキャパシタ１２は、適用する集積回路の製造プロセスで最も専有面積が小さくローパス・フィルタとしての効果を得ることができる種類を選択する必要がある。例えば図１の円内に示すように、ＭＯＳトランジスタのゲートとドレイン、ソース間の容量を利用したキャパシタが有効である。また、巨大な１個のキャパシタは等価直列抵抗が大きくなる傾向がある。このため、入力端子と出力端子が三端子あるいは四端子に分かれた微細な複数のキャパシタを直列又は並列接続する。このような構成とすることにより、キャパシタの等価直列抵抗や直列インダクタンスの影響を避けることが可能である。
【００１６】
前記基準電圧発生部１３において、電圧検出回路１３ａは第１の出力端子１７から出力される基準電圧に応じた誤差電圧を検出する。この電圧検出回路１３ａから出力される誤差電圧は誤差増幅器１３ｂに供給される。この誤差増幅器１３ｂは誤差電圧に応じて基準電圧が高過ぎる場合、トランジスタ１３ｃに流れる電流を増加させ、基準電圧が低過ぎる場合、トランジスタ１３ｃに流れる電流を減少させる。
【００１７】
前記抵抗性素子１４は、例えば拡散抵抗等の抵抗器、ダイオード接続されたＭＯＳトランジスタやバイポーラトランジスタ、或いは、それらを組み合わせた回路により構成される。ダイオード接続されたＭＯＳトランジスタは、電圧をシフトする作用と小信号に対する抵抗としての作用を併せ持つ。このため、ダイオード接続されたＭＯＳトランジスタは、誤差増幅器１３ｂの動作電源電圧が基準電圧よりも高い場合に使用する。
【００１８】
上記構成において、図１に示す回路の動作について説明する。
【００１９】
定電流回路１１は、基準電圧発生部１３に定電流を供給する。しかし、第１の電源端子１５に供給される電圧が、例えば雑音により変化すると、出力電流が変化する。出力電流の変化の割合は雑音の周波数が高いほど大きくなる傾向がある。キャパシタ１２は、定電流回路１１の出力電流に含まれる周波数の高い成分を抑え、基準電圧発生部１３に供給される電源電圧の変動を抑制する。
【００２０】
基準電圧発生部１３は、第１の出力端子１７から出力される基準電圧が、所定の電圧よりも高いとき、トランジスタ１３ｃに流れる電流を増加させ、基準電圧が所定の電圧よりも低いとき、トランジスタ１３ｃに流れる電流を減少させる。定電流回路１１の出力電流は、抵抗性素子１４を介して基準電圧発生部１３の出力端子に接続されている。このため、前記トランジスタ１３ｃに流れる電流の増減により、第１の出力端子１７から出力される基準電圧がほぼ所定の電圧に制御される。
【００２１】
上記実施形態において特徴的なのは、抵抗性素子１４を有することである。抵抗性素子１４は、基準電圧発生部１３の電源端子の電圧を基準電圧出力よりも高くする作用を有している。この抵抗性素子１４が無い場合、基準電圧発生部１３の出力端から基準電圧発生部１３の電源端へ帰還ループが形成される。この帰還ループにより、トランジスタ１３ｃの動作に応じて生じた基準電圧の変化により基準電圧発生部１３の電源電圧が変化される。このため、基準電圧発生部１３の動作が不安定になりやすい。しかし、抵抗性素子１４を設けることにより、前記帰還ループが形成されることを防止できる。したがって、基準電圧発生部１３の動作を安定化できる。尚、帰還ループの形成を防止するため、抵抗性素子１４の抵抗値は、配線の寄生抵抗より高く、定電流回路１３の出力インピーダンスより低く設定する必要がある。
【００２２】
図３及び図４は、図１に示す基準電圧発生回路の具体的な回路図である。図３は、図１の定電流回路１１を示し、図４は、図１の基準電圧発生部１３及び抵抗性素子１４を示している。
【００２３】
図３、図４に示す回路は、図１に示す回路構成とほぼ一致するが、実用のために、種々の回路が追加されている。図３、図４において図１と同一部分には同一符号を付している。
【００２４】
図３において、定電流回路本体３１は、ＰチャネルＭＯＳトランジスタ２１、２２、２１ａ、ＮチャネルＭＯＳトランジスタ２３、２４、２４ａ、及び抵抗Ｒにより構成されている。トランジスタ２１とトランジスタ２１ａは、カスコード接続され、トランジスタ２４とトランジスタ２４ａは、カスコード接続されている。このようにトランジスタをカスコード接続することにより、電源電圧除去比を向上できる。
【００２５】
バイアス回路３２は、ＰチャネルＭＯＳトランジスタ３２ａ、ＮチャネルＭＯＳトランジスタ３２ｂ、３２ｃにより構成されている。このバイアス回路３２は、カスコード接続されたトランジスタ２４ａのゲートバイアスを生成している。バイアス回路３３は、ＰチャネルＭＯＳトランジスタ３３ａ、ＮチャネルＭＯＳトランジスタ３３ｂ、３３ｃにより構成されている。このバイアス回路３３は、カスコード接続されたトランジスタ２１ａのゲートバイアスを生成している。
【００２６】
尚、カスコード接続されたトランジスタのゲートバイアスは、電源電圧とトランジスタの閾値電圧の関係によって大きく変わる。バイアス回路３２、３３は、例えば電源電圧がトランジスタの閾値電圧の約５倍である場合用に設計されている。
【００２７】
起動回路３４は、ＰチャネルＭＯＳトランジスタ３４ａ、３４ｂ、３４ｃ、ＮチャネルＭＯＳトランジスタ３４ｄ、３４ｅ、３４ｆ、３４ｇにより構成されている。この起動回路３４は、定電流回路１１の起動時のオーバーシュートを抑制し、定電流回路１１を確実に起動する。
【００２８】
バイアス電流出力回路３５は、ＰチャネルＭＯＳトランジスタ３５ａ、ＮチャネルＭＯＳトランジスタ３５ｂ、３５ｃ、３５ｄにより構成されている。このバイアス電流出力回路３５は、誤差増幅器１３ｂのバイアス電流ＩＳＮＫを出力する。
【００２９】
定電流出力回路３６は、ＰチャネルＭＯＳトランジスタ３６ａ、３６ｂ、３６ｃ、３６ｄ、３６ｅ、ＮチャネルＭＯＳトランジスタ３６ｆ、３６ｇ、３６ｈ、３６ｉにより構成されている。この定電流出力回路３６は、定電流回路本体３１の出力電流に応じて定電流ＩＯＵＴを出力する。トランジスタ３６ｄ、３６ｅの出力インピーダンスは、抵抗性素子１４より高く設定されている。この出力インピーダンスは、キャパシタ１２とともにローパス・フィルタを構成する。
【００３０】
遮断回路３７は、ＰチャネルＭＯＳトランジスタ３７ａ、３７ｂ、３７ｇ、３７ｈ、３７ｉ、３７ｊ、ＮチャネルＭＯＳトランジスタ３７ｃ、３７ｄ、３７ｋ、３７ｌ、３７ｍ（図４に示す）により構成されている。この遮断回路３７は、遮断制御信号ＰＤＢが例えば接地電位（ＶＳＳ）とされると、前記定電流回路本体３１、バイアス回路３２、３３、起動回路３４、バイアス電流出力回路３５、定電流出力回路３６、及び基準電圧発生部１３の動作を停止させる。このため、基準電圧発生回路全体の消費電流を削減できる。
【００３１】
一方、図４に示す基準電圧発生部１３において、電圧検出回路１３ａは、ＰＮＰトランジスタ４１ａ、４１ｂ、抵抗４１ｃ、４１ｄ、４１ｅ、及び位相補償用キャパシタ４１ｆにより構成されている。トランジスタ４１ａ、４１ｂのエミッタ面積比は、例えば１８０：９に設定されている。この電圧検出回路１３ａは、例えばバイポーラトランジスタ４１ａ、４１ｂのベース、エミッタ電流密度比の対数、及び絶対温度に比例した電圧差と、抵抗４１ｃ、４１ｄ、４１ｅによって生じる電圧降下の差を誤差電圧として出力する。バンドギャップリファレンス回路としては、バイポーラトランジスタを用いた回路に限らず、ダイオードのアノード電流密度比を利用する回路を用いることも可能である。
【００３２】
誤差増幅器１３ｂは、ＰチャネルＭＯＳトランジスタ４２ａ、４２ｂ、４２ｃ、４２ｄ、ＮチャネルＭＯＳトランジスタ４２ｅ、４２ｆにより構成されている。この誤差増幅器１３ｂは、定電流源を必要とするタイプの回路により構成されている。このため、トランジスタ４２ａ、４２ｂからなる定電流源は、図３に示すバイアス電流出力回路３５から供給されるバイアス電流ＩＳＮＫによりバイアスされている。この誤差増幅器１３ｂは、電圧検出回路１３ａの出力電圧に応じてトランジスタ１３ｃを制御する。
【００３３】
抵抗性素子１４は、例えばＰチャネルＭＯＳトランジスタ４３ａにより構成されている。
【００３４】
図３に示す定電流回路１１は、カスコード接続されたトランジスタを多用し、図４に示す基準電圧発生部１３は、カスコード接続されたトランジスタを使用していない。この理由は、第１に、基準電圧発生部１３に供給される電源電圧が安定化され、基準電圧発生部１３から出力される基準電圧が十分に安定化されているため、基準電圧発生部１３において、トランジスタのカスコード接続による電源電圧除去能力を必要としないこと。第２に、基準電圧発生部１３をなるべく低い電源電圧で動作させるためである。
【００３５】
図５は、上記実施形態と従来の基準電圧発生回路の電源電圧除去比を比較して示している。図５より明らかなように、−４０ｄＢ以上の電源電圧除去比が得られる周波数は、図６に示す従来の回路の場合、１００ｋＨ程度までである。これに対して、第１、第２の実施形態の場合、５００ＭＨｚ程度の高周波においても、−４０ｄＢの電源電圧除去比を得ることができる。したがって、上記実施形態の基準電圧発生回路は、高い電源電圧除去比を備えた基準電圧発生回路であると言える。
【００３６】
上記実施形態によれば、定電流回路１１により定電流を発生させ、この定電流をキャパシタ１２を用いたローパス・フィルタを介して基準電圧発生部１３に電源として供給している。このため、基準電圧発生部１３では除去することが困難な高周波の電源電圧変動を低減させることができる。したがって、高周波領域まで、高い電源電圧除去能力を得ることができる。
【００３７】
また、定電流回路１１は、出力インピーダンスが高いため、組み合わせるキャパシタの容量が小さくてもローパス・フィルタの遮断周波数を充分に低くすることができる。このため、抵抗とキャパシタによりローパス・フィルタを構成する場合よりも、回路の専有面積を小さくできる利点を有している。
【００３８】
さらに、基準電圧発生部１３の出力端は、抵抗性素子１４を介して基準電圧発生部１３の電源端子に接続され、基準電圧発生部１３の出力端と基準電圧発生部１３の電源端子との間に帰還ループが形成されることを防止している。このため、基準電圧発生部１３の動作を安定化することができ、より一層電源電圧除去能力を向上することができる。
【００３９】
また、図３に示す構成において、定電流回路本体３１は、カスコード接続されたトランジスタ２１とトランジスタ２１ａ、及びトランジスタ２４とトランジスタ２４ａを有している。このため、より一層電源電圧除去比を向上できる。
【００４０】
尚、本発明は、上記第１、第２の実施形態に限定されるものではなく、本発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。
【００４１】
【発明の効果】
以上、詳述したように本発明によれば、電源電圧除去比が大きく、安定な基準電圧を発生することが可能な基準電圧発生回路を提供できる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す構成図。
【図２】図１に示す定電流回路の一例を示す回路図。
【図３】図１に示す回路を具体的に示す回路図。
【図４】図１に示す回路を具体的に示す回路図。
【図５】本発明と、従来の回路の電源電圧除去比を比較して示す特性図。
【図６】従来の基準電圧発生回路の一例を示す回路構成図。
【符号の説明】
１１…定電流回路、
１２…キャパシタ、
ＬＰＦ…ローパス・フィルタ、
１３…基準電圧発生部、
１３ａ…電圧検出回路、
１３ｂ…誤差増幅器、
１３ｃ…トランジスタ、
１４…抵抗性素子。

Claims

電源が供給され定電流を出力する定電流回路と、
前記定電流回路の出力端と基準電位との間に接続されてローパス・フィルタを構成するキャパシタと、
前記定電流回路の出力端に接続され、前記ローパス・フィルタの出力を電源として動作し基準電圧を発生する基準電圧発生部とを具備し、
前記基準電圧発生部の出力が抵抗性素子を介して前記定電流回路の出力端に接続されたことを特徴とする基準電圧発生回路。
前記抵抗性素子は、抵抗器、ダイオード接続されたトランジスタ、及びこれらを組み合わせた回路のうちの１つにより構成されることを特徴とする請求項１記載の基準電圧発生回路。
前記ローパス・フィルタは、前記定電流回路の出力インピーダンスと、前記キャパシタにより構成されていることを特徴とする請求項１記載の基準電圧発生回路。
前記基準電圧発生部は、前記基準電圧発生部の前記出力端と前記抵抗性素子との接続ノードに接続され、前記基準電圧と所定の電圧との誤差電圧を検出する電圧検出回路と、
前記電圧検出回路により検出された前記誤差電圧を増幅する誤差増幅器と、
前記接続ノードと前記所定の電位と間に接続され、前記誤差増幅器の出力信号に応じて導通制御されるトランジスタと
を具備することを特徴とする請求項１記載の基準電圧発生回路。
前記電圧検出回路は、バンドギャップ・リファレンス回路を含むことを特徴とする請求項４記載の基準電圧発生回路。