JP2004247522A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004247522A JP2004247522A JP2003035897A JP2003035897A JP2004247522A JP 2004247522 A JP2004247522 A JP 2004247522A JP 2003035897 A JP2003035897 A JP 2003035897A JP 2003035897 A JP2003035897 A JP 2003035897A JP 2004247522 A JP2004247522 A JP 2004247522A
- Authority
- JP
- Japan
- Prior art keywords
- connection region
- insulating film
- electrode member
- conductive member
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H10W72/019—
-
- H10W72/07551—
-
- H10W72/07553—
-
- H10W72/50—
-
- H10W72/531—
-
- H10W72/536—
-
- H10W72/59—
-
- H10W72/923—
-
- H10W72/934—
-
- H10W72/952—
-
- H10W72/983—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】パッド構造に対して総合的に高信頼性のボンド・リフト対策を講じた半導体装置及びその製造方法を提供する。
【解決手段】図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、層間絶縁膜１０上に形成される。層間絶縁膜１０上に配線層の接続領域１１が形成されている。この接続領域１１上に柱状導電部材１２が所定数配されている。最上層のパッドとなる電極部材１４は、層間絶縁膜１３の除去された領域においてこの柱状導電部材１２を覆い、かつ接続領域１１と接触した形態をとっている。電極部材１４上の周辺には保護膜１５が形成されている。電極部材１４の露出面はパッド開口面であり、柱状導電部材１２の存在を反映した凹凸面を有する。
【選択図】 図１
【解決手段】図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、層間絶縁膜１０上に形成される。層間絶縁膜１０上に配線層の接続領域１１が形成されている。この接続領域１１上に柱状導電部材１２が所定数配されている。最上層のパッドとなる電極部材１４は、層間絶縁膜１３の除去された領域においてこの柱状導電部材１２を覆い、かつ接続領域１１と接触した形態をとっている。電極部材１４上の周辺には保護膜１５が形成されている。電極部材１４の露出面はパッド開口面であり、柱状導電部材１２の存在を反映した凹凸面を有する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置における外部接続用のパッド形成に係り、特にボンディングワイヤまたはバンプが接続される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置における外部接続用のパッドは、接続されるボンディングワイヤやバンプ等の電気的接続の安定性を得るため、また高抵抗化を避けるために、配線部材として適当な材料を選びつつある程度の大きさを確保しなければならない。かつ、各種応力、衝撃によって剥離するのを防止するために、下地の絶縁層と密着性のよい材料で構成される必要がある。
【０００３】
上記剥離防止対策がなされるパッド構造は、例えば下層の配線層において形成したパッド領域と上層のパッド配線層とが接続部材を介して接続される形態を有する。下層の配線層が層間絶縁膜を介して１層以上あり、これらがそれぞれパッド領域を有し、接続プラグ（Ｗ（タングステン）等）によって接続される構成もある。このような構成により、パッドのボンディング剥がれや絶縁膜のクラックを防止する（例えば、特許文献１参照）。
また、上記と同様に、絶縁膜に形成された接続プラグ（Ｗプラグ）を用いて下地のポリサイド膜と接続されるパッド領域が構成される。Ｗプラグの埋め込みはバリア膜としてのチタン及びチタン化合物を伴い、パッド領域はＷプラグ、チタン及びチタン化合物と接続される。（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２０００−１１４３０９号公報（第５−８頁、図１）
【特許文献２】
特開２０００−２６９２６５号公報（第４−５頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、パッド層は接続プラグ（Ｗプラグ等）によって接続されているものの、ＳｉＯ２膜などの層間絶縁膜と接触している領域も多い。しかも、密着領域は概して平坦形状であり、未だなおワイヤボンディングによる剥離の懸念（ボンド・リフト強度の低下）がある。
また、上記特許文献２では、下地のＢＰＳＧ膜（ＳｉＯ２膜）などの層間絶縁膜とＴｉ層の接触面積が少なくなるものの、その接触部分は全体に均一的に存在する。よって、密着性を劣化させるＴｉＯ２反応層の形成が懸念される。しかも、密着領域は概して平坦形状であり、やはり、ボンド・リフト強度の低下の恐れがある。
【０００６】
本発明は上記のような事情を考慮してなされたもので、パッド構造に対して総合的に高信頼性のボンド・リフト対策を講じた半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、前記接続領域に所定数配された柱状導電部材と、前記柱状導電部材を覆いかつ前記接続領域と接触する電極部材と、前記電極部材上の周辺の保護膜と、を具備したことを特徴とする。
【０００８】
本発明に係る半導体装置は、半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、前記接続領域に所定数配された柱状導電部材と、前記柱状導電部材を覆い前記接続領域と電気的に接続される電極部材と、前記電極部材上の周辺の保護膜と、を具備したことを特徴とする。
【０００９】
上記それぞれ本発明に係る半導体装置によれば、電極部材が直接的に柱状導電部材を覆いかつ接続領域と接触する、あるいは接続領域と電気的に接続される。すなわち、柱状導電部材間に電極部材が入り込み、総合的に下層の接続領域との強固な接続構成を実現する。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。
【００１０】
上記それぞれ本発明に係る半導体装置において、前記電極部材の露出面は、前記柱状導電部材の存在を反映した凹凸面を有することを特徴とする。柱状導電部材による凹凸で電極部材の表面積をより大きくする。
上記それぞれ本発明に係る半導体装置において、前記柱状導電部材は少なくとも前記電極部材の露出面周辺に相当する領域に設けられていることを特徴とする。電極部材すなわちパッドを剥がれ難くする構成として最低限の柱状導電部材の配置が必要である。
上記それぞれ本発明に係る半導体装置において、前記柱状導電部材は、少なくとも前記半導体集積回路における接続プラグ用の金属を利用して構成されたことを特徴とする。製造上有利な構成となる。
上記それぞれ本発明に係る半導体装置において、前記電極部材は前記半導体集積回路における最上層配線の端部領域であり、前記配線層の接続領域は前記最上層配線の下層における配線層の一部領域であることを特徴とする。製造上有利な構成をとることもできる。
【００１１】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、少なくとも前記開孔に導電部材を充填する工程と、前記接続領域上の層間絶縁膜を選択的に除去する工程と、前記導電部材を覆いかつ前記接続領域と接触する電極部材を形成する工程と、前記電極部材上の周辺に保護膜を形成する工程と、を具備したことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、少なくとも前記開孔に導電部材を充填する工程と、前記接続領域上の層間絶縁膜を選択的に除去する工程と、前記導電部材を覆い前記接続領域と電気的に接続させる電極部材を形成する工程と、前記電極部材上の周辺に保護膜を形成する工程と、を具備したことを特徴とする。
【００１３】
上記それぞれ本発明に係る半導体装置の製造方法によれば、接続領域上の層間絶縁膜を開孔したところに導電部材を充填し、層間絶縁膜の部分を選択的に除去することによって柱状の導電部材を作る。電極部材はこの柱状の導電部材間に入り込み下層の接続領域と総合的に強固に接続されることになる。
【００１４】
上記それぞれ本発明に係る半導体装置の製造方法において、前記開孔に導電部材を充填する工程は、前記層間絶縁膜及び導電部材の平坦化工程を含むことを特徴とする。電極部材は接続領域上に設けられる柱状の導電部材の凹凸を反映させた表面形状を作る。よって、柱状の導電部材の形状を整えることは有用であり、また、層間絶縁膜を選択的に制御性よく除去し易くする。
【００１５】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置のパッド部分の要部構成を示す断面図である。図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜１０上に形成される。
例えば、層間絶縁膜１０上に配線層の接続領域１１が形成されている。この接続領域１１上に柱状導電部材１２が所定数配されている。最上層のパッドとなる電極部材１４は、層間絶縁膜１３の除去された領域においてこの柱状導電部材１２を覆い、かつ接続領域１１と接触した形態をとっている。電極部材１４上の周辺には保護膜１５が形成されている。保護膜１５はパッド開口周辺のパッシベーション膜であり、例えば窒化膜であったり、異なる種類の絶縁膜の積層（酸化膜／窒化膜）でなる。
【００１６】
電極部材１４の露出面はパッド開口面であり、柱状導電部材１２の存在を反映した凹凸面を有する。これにより、ボンディングワイヤあるいはバンプ等の接続面積の増大に寄与する。破線はボンディングワイヤの接続例である。なお、電極部材１４の構成上、柱状導電部材１２の存在を反映した凹凸面を呈することがないパッド開口面の場合も考えられる。
【００１７】
上記電極部材１４は、半導体装置を構成する半導体集積回路の最上層配線の端部領域であってもよい。その場合、接続領域１１は、上記最上層配線の下層における配線層の一部領域である。柱状導電部材１２はビア接続のためのプラグ金属を用いてもよい。一例として、電極部材１４及び接続領域１１はアルミニウム合金でなる異なる配線層、柱状導電部材１２はＷ（タングステン）プラグで構成されることが考えられる。金属の種類は他にも考えられるので限定されない。各々必要なバリアメタルの被覆が含まれることもある。
【００１８】
また、上記電極部材１４は、パッド領域に設けられる単なる金属層であることも考えられる。その場合、接続領域１１は、半導体装置を構成する半導体集積回路の最上層配線の端部領域となる。一例として、電極部材１４はアルミニウム合金や銅、金、接続領域１１はアルミニウム合金の配線層、柱状導電部材１２はＷ（タングステン）プラグで構成されることが考えられる。金属の種類は他にも考えられるので限定されない。各々必要なバリアメタルの被覆が含まれることもある。
【００１９】
上記実施形態の構成によれば、電極部材１４が直接的に柱状導電部材１２を覆いかつ接続領域１１と接触する。すなわち、柱状導電部材１２間に電極部材１４が入り込み、総合的に下層の接続領域１１との強固な接続構成を実現する。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。
【００２０】
図２（ａ）〜（ｃ）は、それぞれ図１の構成における柱状導電部材１２の配置例を示すパッド開口の平面図である。柱状導電部材１２は、少なくとも電極部材１４の露出面周辺に相当する所定領域に設けられている。電極部材１２すなわちパッドを剥がれ難くする構成として最低限の柱状導電部材１２の配置が必要である。（ａ）はパッドの対向する２辺に対応する柱状導電部材１２の配置、（ｂ）はパッド４辺に対応する柱状導電部材１２の配置、（ｃ）は例えばマトリクス状にした柱状導電部材１２の配置を示す。このような柱状導電部材１２の最小配置間隔は、例えば１μｍ以上であり、電極部材１４形成時に確実に入り込める程度にしておくことが重要である。
【００２１】
図３〜図５は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法であって、パッド部分の要部を工程順に示す断面図である。前記図１と同様の箇所には同一の符号を付して説明する。
図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜１０上に形成される。
【００２２】
図３に示すように、例えば、層間絶縁膜１０上に配線層が形成され、フォトリソグラフィ工程等を経て、パッド形成予定部には接続領域１１を設ける。この接続領域１１上に層間絶縁膜１３を形成する。層間絶縁膜１３に対しフォトリソグラフィ工程、ＲＩＥ（反応性イオンエッチング）技術等を用いて接続領域１１に達する所定数の開孔３１を形成する。層間絶縁膜１３、開孔３１は図示しない他の領域におけるビア開孔と同一工程で形成してもよい。次に、スパッタ法を用いて開孔３１に導電部材１２を充填する。図示しない他の領域における接続プラグ形成と同一工程で形成する場合、開孔３１内にバリアメタルの被覆（図示せず）が含まれる。あるいはこのパッド形成予定部においてはバリアメタルの被覆を選択的に除いてもよい。導電部材１２の充填形態は、ここでは例えばＣＭＰ（化学的機械的研磨）技術を用いた平坦化工程を伴い達成される。
【００２３】
次に、図４に示すように、フォトリソグラフィ工程、ＣＤＥ（化学的エッチング）及びＲＩＥ技術等を用いて、接続領域１１上の層間絶縁膜１３を選択的に除去する。この際、基本的に層間絶縁膜１３の除去領域は底部に接続領域１１が露出し、接続領域１１上に導電部材１２が柱状に配置された形態を実現する。しかし、層間絶縁膜１３の除去領域の底部に接続領域１１は露出させず、層間絶縁膜１３を所定厚さ残しておくことも考えられる。いずれにしても、導電部材１２が柱状に配置された形態を実現する。
【００２４】
次に、図５に示すように、接続領域１１上に電極部材１４を形成し、パターニングする。このとき、柱状の導電部材１２間にも電極部材１４が入り込み、接続領域１１と直接接触させるようにする。スパッタ蒸着、リフローによる熱処理技術を用いるなどする。柱状の導電部材１２の最小配置間隔は、この電極部材１４形成時に確実に入り込める程度にしておくことが重要である。その後、保護膜（パッシベーション膜）１５を形成し、図示しないレジストマスクのパターンに従って、パッド開口部を選択的に除去する。
【００２５】
上記実施形態における方法によれば、接続領域１１上の層間絶縁膜１３を開孔したところに導電部材１２を充填し、層間絶縁膜１３の部分を選択的に除去することによって柱状の導電部材１２を作る。電極部材１４はこの柱状の導電部材１２間に入り込み下層の接続領域１１と総合的に強固に接続されることになる。なお、上記実施形態における方法は、接続領域１１、電極部材１４を形成する配線層はそれぞれアルミニウム合金、柱状の導電部材１２はＷプラグを想定して説明した。これ以外の金属によって形成されることも十分考えられる。
【００２６】
図６は、本発明の第３実施形態に係る半導体装置のパッド部分の要部構成を示す断面図である。前記第１実施形態の図１と比べて、パッド部における層間絶縁膜１３の除去領域が異なる。すなわち、層間絶縁膜１３の除去領域の底部に接続領域１１は露出させず、層間絶縁膜１３を所定厚さ残してある。電極部材１４は接続領域１１と導電部材１２を介して電気的に接続された形態をとっている。前記図１の構成に比べれば、電極部材１４形成時に柱状導電部材１２の高さが低くなっているので、電極部材１４が柱状導電部材１２間に確実に入り込み易くなる。その他の構成は前記第１実施形態と同様であり、図１と同一の符号を付し、説明は省略する。形成方法関しては、前記図４における層間絶縁膜１３の除去工程において、例えばエッチング時間を制御して行い、層間絶縁膜１３を所定厚さ残せばよい。
【００２７】
以上各実施形態及び方法によれば、電極部材が直接的に柱状導電部材を覆いかつ接続領域と接触する、あるいは接続領域と電気的に接続される。柱状導電部材間に電極部材が入り込み、総合的に下層の接続領域との強固な接続構成を実現する。すなわち、柱状導電部材によってパッド下層において積極的に形成される凹凸が層間の密着性を良好なものとする。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。また、電極部材すなわちパッド表面において、柱状導電部材の凹凸形状を積極的に反映させることも可能であり、ボンディングワイヤ等パッドに接触する部材の密着性向上に寄与する。この結果、パッド構造に対して総合的に高信頼性のボンド・リフト対策を講じた半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置のパッド部分の要部構成断面図。
【図２】図１の柱状導電部材の配置例を示すパッド開口の各平面図。
【図３】第２実施形態に係る半導体装置の製造方法の第１工程断面図。
【図４】図３に続く第２工程断面図。
【図５】図４に続く第３工程断面図。
【図６】第３実施形態に係る半導体装置のパッド部分の要部構成断面図。
【符号の説明】
１０…層間絶縁膜、１１…接続領域、１２…柱状導電部材、１３…層間絶縁膜、１４…電極部材、１５…保護膜、３１…開孔。
【発明の属する技術分野】
本発明は、半導体装置における外部接続用のパッド形成に係り、特にボンディングワイヤまたはバンプが接続される半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体装置における外部接続用のパッドは、接続されるボンディングワイヤやバンプ等の電気的接続の安定性を得るため、また高抵抗化を避けるために、配線部材として適当な材料を選びつつある程度の大きさを確保しなければならない。かつ、各種応力、衝撃によって剥離するのを防止するために、下地の絶縁層と密着性のよい材料で構成される必要がある。
【０００３】
上記剥離防止対策がなされるパッド構造は、例えば下層の配線層において形成したパッド領域と上層のパッド配線層とが接続部材を介して接続される形態を有する。下層の配線層が層間絶縁膜を介して１層以上あり、これらがそれぞれパッド領域を有し、接続プラグ（Ｗ（タングステン）等）によって接続される構成もある。このような構成により、パッドのボンディング剥がれや絶縁膜のクラックを防止する（例えば、特許文献１参照）。
また、上記と同様に、絶縁膜に形成された接続プラグ（Ｗプラグ）を用いて下地のポリサイド膜と接続されるパッド領域が構成される。Ｗプラグの埋め込みはバリア膜としてのチタン及びチタン化合物を伴い、パッド領域はＷプラグ、チタン及びチタン化合物と接続される。（例えば、特許文献２参照）。
【０００４】
【特許文献１】
特開２０００−１１４３０９号公報（第５−８頁、図１）
【特許文献２】
特開２０００−２６９２６５号公報（第４−５頁、図１）
【０００５】
【発明が解決しようとする課題】
しかしながら、上記特許文献１では、パッド層は接続プラグ（Ｗプラグ等）によって接続されているものの、ＳｉＯ２膜などの層間絶縁膜と接触している領域も多い。しかも、密着領域は概して平坦形状であり、未だなおワイヤボンディングによる剥離の懸念（ボンド・リフト強度の低下）がある。
また、上記特許文献２では、下地のＢＰＳＧ膜（ＳｉＯ２膜）などの層間絶縁膜とＴｉ層の接触面積が少なくなるものの、その接触部分は全体に均一的に存在する。よって、密着性を劣化させるＴｉＯ２反応層の形成が懸念される。しかも、密着領域は概して平坦形状であり、やはり、ボンド・リフト強度の低下の恐れがある。
【０００６】
本発明は上記のような事情を考慮してなされたもので、パッド構造に対して総合的に高信頼性のボンド・リフト対策を講じた半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、前記接続領域に所定数配された柱状導電部材と、前記柱状導電部材を覆いかつ前記接続領域と接触する電極部材と、前記電極部材上の周辺の保護膜と、を具備したことを特徴とする。
【０００８】
本発明に係る半導体装置は、半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、前記接続領域に所定数配された柱状導電部材と、前記柱状導電部材を覆い前記接続領域と電気的に接続される電極部材と、前記電極部材上の周辺の保護膜と、を具備したことを特徴とする。
【０００９】
上記それぞれ本発明に係る半導体装置によれば、電極部材が直接的に柱状導電部材を覆いかつ接続領域と接触する、あるいは接続領域と電気的に接続される。すなわち、柱状導電部材間に電極部材が入り込み、総合的に下層の接続領域との強固な接続構成を実現する。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。
【００１０】
上記それぞれ本発明に係る半導体装置において、前記電極部材の露出面は、前記柱状導電部材の存在を反映した凹凸面を有することを特徴とする。柱状導電部材による凹凸で電極部材の表面積をより大きくする。
上記それぞれ本発明に係る半導体装置において、前記柱状導電部材は少なくとも前記電極部材の露出面周辺に相当する領域に設けられていることを特徴とする。電極部材すなわちパッドを剥がれ難くする構成として最低限の柱状導電部材の配置が必要である。
上記それぞれ本発明に係る半導体装置において、前記柱状導電部材は、少なくとも前記半導体集積回路における接続プラグ用の金属を利用して構成されたことを特徴とする。製造上有利な構成となる。
上記それぞれ本発明に係る半導体装置において、前記電極部材は前記半導体集積回路における最上層配線の端部領域であり、前記配線層の接続領域は前記最上層配線の下層における配線層の一部領域であることを特徴とする。製造上有利な構成をとることもできる。
【００１１】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、少なくとも前記開孔に導電部材を充填する工程と、前記接続領域上の層間絶縁膜を選択的に除去する工程と、前記導電部材を覆いかつ前記接続領域と接触する電極部材を形成する工程と、前記電極部材上の周辺に保護膜を形成する工程と、を具備したことを特徴とする。
【００１２】
本発明に係る半導体装置の製造方法は、半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、少なくとも前記開孔に導電部材を充填する工程と、前記接続領域上の層間絶縁膜を選択的に除去する工程と、前記導電部材を覆い前記接続領域と電気的に接続させる電極部材を形成する工程と、前記電極部材上の周辺に保護膜を形成する工程と、を具備したことを特徴とする。
【００１３】
上記それぞれ本発明に係る半導体装置の製造方法によれば、接続領域上の層間絶縁膜を開孔したところに導電部材を充填し、層間絶縁膜の部分を選択的に除去することによって柱状の導電部材を作る。電極部材はこの柱状の導電部材間に入り込み下層の接続領域と総合的に強固に接続されることになる。
【００１４】
上記それぞれ本発明に係る半導体装置の製造方法において、前記開孔に導電部材を充填する工程は、前記層間絶縁膜及び導電部材の平坦化工程を含むことを特徴とする。電極部材は接続領域上に設けられる柱状の導電部材の凹凸を反映させた表面形状を作る。よって、柱状の導電部材の形状を整えることは有用であり、また、層間絶縁膜を選択的に制御性よく除去し易くする。
【００１５】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置のパッド部分の要部構成を示す断面図である。図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜１０上に形成される。
例えば、層間絶縁膜１０上に配線層の接続領域１１が形成されている。この接続領域１１上に柱状導電部材１２が所定数配されている。最上層のパッドとなる電極部材１４は、層間絶縁膜１３の除去された領域においてこの柱状導電部材１２を覆い、かつ接続領域１１と接触した形態をとっている。電極部材１４上の周辺には保護膜１５が形成されている。保護膜１５はパッド開口周辺のパッシベーション膜であり、例えば窒化膜であったり、異なる種類の絶縁膜の積層（酸化膜／窒化膜）でなる。
【００１６】
電極部材１４の露出面はパッド開口面であり、柱状導電部材１２の存在を反映した凹凸面を有する。これにより、ボンディングワイヤあるいはバンプ等の接続面積の増大に寄与する。破線はボンディングワイヤの接続例である。なお、電極部材１４の構成上、柱状導電部材１２の存在を反映した凹凸面を呈することがないパッド開口面の場合も考えられる。
【００１７】
上記電極部材１４は、半導体装置を構成する半導体集積回路の最上層配線の端部領域であってもよい。その場合、接続領域１１は、上記最上層配線の下層における配線層の一部領域である。柱状導電部材１２はビア接続のためのプラグ金属を用いてもよい。一例として、電極部材１４及び接続領域１１はアルミニウム合金でなる異なる配線層、柱状導電部材１２はＷ（タングステン）プラグで構成されることが考えられる。金属の種類は他にも考えられるので限定されない。各々必要なバリアメタルの被覆が含まれることもある。
【００１８】
また、上記電極部材１４は、パッド領域に設けられる単なる金属層であることも考えられる。その場合、接続領域１１は、半導体装置を構成する半導体集積回路の最上層配線の端部領域となる。一例として、電極部材１４はアルミニウム合金や銅、金、接続領域１１はアルミニウム合金の配線層、柱状導電部材１２はＷ（タングステン）プラグで構成されることが考えられる。金属の種類は他にも考えられるので限定されない。各々必要なバリアメタルの被覆が含まれることもある。
【００１９】
上記実施形態の構成によれば、電極部材１４が直接的に柱状導電部材１２を覆いかつ接続領域１１と接触する。すなわち、柱状導電部材１２間に電極部材１４が入り込み、総合的に下層の接続領域１１との強固な接続構成を実現する。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。
【００２０】
図２（ａ）〜（ｃ）は、それぞれ図１の構成における柱状導電部材１２の配置例を示すパッド開口の平面図である。柱状導電部材１２は、少なくとも電極部材１４の露出面周辺に相当する所定領域に設けられている。電極部材１２すなわちパッドを剥がれ難くする構成として最低限の柱状導電部材１２の配置が必要である。（ａ）はパッドの対向する２辺に対応する柱状導電部材１２の配置、（ｂ）はパッド４辺に対応する柱状導電部材１２の配置、（ｃ）は例えばマトリクス状にした柱状導電部材１２の配置を示す。このような柱状導電部材１２の最小配置間隔は、例えば１μｍ以上であり、電極部材１４形成時に確実に入り込める程度にしておくことが重要である。
【００２１】
図３〜図５は、それぞれ本発明の第２実施形態に係る半導体装置の製造方法であって、パッド部分の要部を工程順に示す断面図である。前記図１と同様の箇所には同一の符号を付して説明する。
図示しない半導体集積回路内部の導電領域と接続されるパッド構造は、一般にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜１０上に形成される。
【００２２】
図３に示すように、例えば、層間絶縁膜１０上に配線層が形成され、フォトリソグラフィ工程等を経て、パッド形成予定部には接続領域１１を設ける。この接続領域１１上に層間絶縁膜１３を形成する。層間絶縁膜１３に対しフォトリソグラフィ工程、ＲＩＥ（反応性イオンエッチング）技術等を用いて接続領域１１に達する所定数の開孔３１を形成する。層間絶縁膜１３、開孔３１は図示しない他の領域におけるビア開孔と同一工程で形成してもよい。次に、スパッタ法を用いて開孔３１に導電部材１２を充填する。図示しない他の領域における接続プラグ形成と同一工程で形成する場合、開孔３１内にバリアメタルの被覆（図示せず）が含まれる。あるいはこのパッド形成予定部においてはバリアメタルの被覆を選択的に除いてもよい。導電部材１２の充填形態は、ここでは例えばＣＭＰ（化学的機械的研磨）技術を用いた平坦化工程を伴い達成される。
【００２３】
次に、図４に示すように、フォトリソグラフィ工程、ＣＤＥ（化学的エッチング）及びＲＩＥ技術等を用いて、接続領域１１上の層間絶縁膜１３を選択的に除去する。この際、基本的に層間絶縁膜１３の除去領域は底部に接続領域１１が露出し、接続領域１１上に導電部材１２が柱状に配置された形態を実現する。しかし、層間絶縁膜１３の除去領域の底部に接続領域１１は露出させず、層間絶縁膜１３を所定厚さ残しておくことも考えられる。いずれにしても、導電部材１２が柱状に配置された形態を実現する。
【００２４】
次に、図５に示すように、接続領域１１上に電極部材１４を形成し、パターニングする。このとき、柱状の導電部材１２間にも電極部材１４が入り込み、接続領域１１と直接接触させるようにする。スパッタ蒸着、リフローによる熱処理技術を用いるなどする。柱状の導電部材１２の最小配置間隔は、この電極部材１４形成時に確実に入り込める程度にしておくことが重要である。その後、保護膜（パッシベーション膜）１５を形成し、図示しないレジストマスクのパターンに従って、パッド開口部を選択的に除去する。
【００２５】
上記実施形態における方法によれば、接続領域１１上の層間絶縁膜１３を開孔したところに導電部材１２を充填し、層間絶縁膜１３の部分を選択的に除去することによって柱状の導電部材１２を作る。電極部材１４はこの柱状の導電部材１２間に入り込み下層の接続領域１１と総合的に強固に接続されることになる。なお、上記実施形態における方法は、接続領域１１、電極部材１４を形成する配線層はそれぞれアルミニウム合金、柱状の導電部材１２はＷプラグを想定して説明した。これ以外の金属によって形成されることも十分考えられる。
【００２６】
図６は、本発明の第３実施形態に係る半導体装置のパッド部分の要部構成を示す断面図である。前記第１実施形態の図１と比べて、パッド部における層間絶縁膜１３の除去領域が異なる。すなわち、層間絶縁膜１３の除去領域の底部に接続領域１１は露出させず、層間絶縁膜１３を所定厚さ残してある。電極部材１４は接続領域１１と導電部材１２を介して電気的に接続された形態をとっている。前記図１の構成に比べれば、電極部材１４形成時に柱状導電部材１２の高さが低くなっているので、電極部材１４が柱状導電部材１２間に確実に入り込み易くなる。その他の構成は前記第１実施形態と同様であり、図１と同一の符号を付し、説明は省略する。形成方法関しては、前記図４における層間絶縁膜１３の除去工程において、例えばエッチング時間を制御して行い、層間絶縁膜１３を所定厚さ残せばよい。
【００２７】
以上各実施形態及び方法によれば、電極部材が直接的に柱状導電部材を覆いかつ接続領域と接触する、あるいは接続領域と電気的に接続される。柱状導電部材間に電極部材が入り込み、総合的に下層の接続領域との強固な接続構成を実現する。すなわち、柱状導電部材によってパッド下層において積極的に形成される凹凸が層間の密着性を良好なものとする。これにより、ワイヤボンディングによる衝撃、剥がれ応力に対し強くなる。また、電極部材すなわちパッド表面において、柱状導電部材の凹凸形状を積極的に反映させることも可能であり、ボンディングワイヤ等パッドに接触する部材の密着性向上に寄与する。この結果、パッド構造に対して総合的に高信頼性のボンド・リフト対策を講じた半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置のパッド部分の要部構成断面図。
【図２】図１の柱状導電部材の配置例を示すパッド開口の各平面図。
【図３】第２実施形態に係る半導体装置の製造方法の第１工程断面図。
【図４】図３に続く第２工程断面図。
【図５】図４に続く第３工程断面図。
【図６】第３実施形態に係る半導体装置のパッド部分の要部構成断面図。
【符号の説明】
１０…層間絶縁膜、１１…接続領域、１２…柱状導電部材、１３…層間絶縁膜、１４…電極部材、１５…保護膜、３１…開孔。
Claims (9)
- 半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、
前記接続領域に所定数配された柱状導電部材と、
前記柱状導電部材を覆いかつ前記接続領域と接触する電極部材と、
前記電極部材上の周辺の保護膜と、
を具備したことを特徴とする半導体装置。 - 半導体集積回路における絶縁膜上に設けられた配線層の接続領域と、
前記接続領域に所定数配された柱状導電部材と、
前記柱状導電部材を覆い前記接続領域と電気的に接続される電極部材と、
前記電極部材上の周辺の保護膜と、
を具備したことを特徴とする半導体装置。 - 前記電極部材の露出面は、前記柱状導電部材の存在を反映した凹凸面を有することを特徴とする請求項１または２記載の半導体装置。
- 前記柱状導電部材は少なくとも前記電極部材の露出面周辺に相当する領域に設けられていることを特徴とする請求項１〜３いずれか一つに記載の半導体装置。
- 前記柱状導電部材は、少なくとも前記半導体集積回路における接続プラグ用の金属を利用して構成されたことを特徴とする請求項１〜４いずれか一つに記載の半導体装置。
- 前記電極部材は前記半導体集積回路における最上層配線の端部領域であり、前記配線層の接続領域は前記最上層配線の下層における配線層の一部領域であることを特徴とする請求項１〜５いずれか一つに記載の半導体装置。
- 半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、
少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、
少なくとも前記開孔に導電部材を充填する工程と、
前記接続領域上の層間絶縁膜を選択的に除去する工程と、
前記導電部材を覆いかつ前記接続領域と接触する電極部材を形成する工程と、
前記電極部材上の周辺に保護膜を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 半導体集積回路における絶縁膜上に接続領域を含む配線層を形成する工程と、
少なくとも前記接続領域上に層間絶縁膜を形成し、前記接続領域に達する所定数の開孔を選択的に形成する工程と、
少なくとも前記開孔に導電部材を充填する工程と、
前記接続領域上の層間絶縁膜を選択的に除去する工程と、
前記導電部材を覆い前記接続領域と電気的に接続させる電極部材を形成する工程と、
前記電極部材上の周辺に保護膜を形成する工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 前記開孔に導電部材を充填する工程は、前記層間絶縁膜及び導電部材の平坦化工程を含むことを特徴とする請求項７または８記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003035897A JP2004247522A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003035897A JP2004247522A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004247522A true JP2004247522A (ja) | 2004-09-02 |
Family
ID=33021155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003035897A Withdrawn JP2004247522A (ja) | 2003-02-14 | 2003-02-14 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004247522A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311432A (ja) * | 2006-05-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
| CN104485295A (zh) * | 2014-12-16 | 2015-04-01 | 南通富士通微电子股份有限公司 | 晶圆级封装方法 |
| WO2015050000A1 (ja) * | 2013-10-04 | 2015-04-09 | ソニー株式会社 | 半導体装置および固体撮像素子 |
| JP2015126175A (ja) * | 2013-12-27 | 2015-07-06 | 日本電信電話株式会社 | 多層配線用パッド構造および多層配線用パッド構造の製造方法 |
| US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
| US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
-
2003
- 2003-02-14 JP JP2003035897A patent/JP2004247522A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007311432A (ja) * | 2006-05-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US9293432B2 (en) | 2012-11-08 | 2016-03-22 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for chip packaging structure |
| CN102931110A (zh) * | 2012-11-08 | 2013-02-13 | 南通富士通微电子股份有限公司 | 半导体器件的封装方法 |
| US9548282B2 (en) | 2012-11-08 | 2017-01-17 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| US9379077B2 (en) | 2012-11-08 | 2016-06-28 | Nantong Fujitsu Microelectronics Co., Ltd. | Metal contact for semiconductor device |
| CN105580136A (zh) * | 2013-10-04 | 2016-05-11 | 索尼公司 | 半导体装置和固体摄像器件 |
| WO2015050000A1 (ja) * | 2013-10-04 | 2015-04-09 | ソニー株式会社 | 半導体装置および固体撮像素子 |
| JPWO2015050000A1 (ja) * | 2013-10-04 | 2017-03-09 | ソニー株式会社 | 半導体装置および固体撮像素子 |
| US10026769B2 (en) | 2013-10-04 | 2018-07-17 | Sony Corporation | Semiconductor device and solid-state imaging device |
| TWI676279B (zh) * | 2013-10-04 | 2019-11-01 | 新力股份有限公司 | 半導體裝置及固體攝像元件 |
| US10804313B2 (en) | 2013-10-04 | 2020-10-13 | Sony Corporation | Semiconductor device and solid-state imaging device |
| CN105580136B (zh) * | 2013-10-04 | 2021-02-19 | 索尼公司 | 半导体装置和固体摄像器件 |
| JP2015126175A (ja) * | 2013-12-27 | 2015-07-06 | 日本電信電話株式会社 | 多層配線用パッド構造および多層配線用パッド構造の製造方法 |
| CN104485295A (zh) * | 2014-12-16 | 2015-04-01 | 南通富士通微电子股份有限公司 | 晶圆级封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1842233B1 (en) | Method of forming bump sites on bond-pads | |
| US7067928B2 (en) | Method of forming a bonding pad structure | |
| US5703408A (en) | Bonding pad structure and method thereof | |
| US20030230809A1 (en) | Semiconductor device and method of manufacturing same | |
| US9786601B2 (en) | Semiconductor device having wires | |
| US6455943B1 (en) | Bonding pad structure of semiconductor device having improved bondability | |
| JP3659112B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| US7777340B2 (en) | Semiconductor device | |
| JP3365495B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004247522A (ja) | 半導体装置及びその製造方法 | |
| JP2002222811A (ja) | 半導体装置およびその製造方法 | |
| JP3719994B2 (ja) | 半導体装置 | |
| KR101589690B1 (ko) | 반도체 소자의 본딩 패드 및 그의 제조방법 | |
| JP2002324797A (ja) | 半導体装置及びその製造方法 | |
| JP2011018832A (ja) | 半導体装置及びその製造方法 | |
| JP2010287750A (ja) | 半導体装置及びその製造方法 | |
| JP2007227970A (ja) | 半導体装置及びその製造方法 | |
| JP2011023568A (ja) | 半導体装置及びその製造方法 | |
| JP2006203025A (ja) | 半導体装置及びその製造方法 | |
| JP2004296499A (ja) | 半導体装置及びその製造方法 | |
| JP2003309120A (ja) | 半導体装置 | |
| JP2005123649A (ja) | 半導体装置およびその製造方法 | |
| JP2002305217A (ja) | 半導体装置のパッド構造及びその製造方法 | |
| KR20020060452A (ko) | 반도체 집적 회로 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |