JP2004247372A - 半導体デバイスヘの高周波給電装置 - Google Patents
半導体デバイスヘの高周波給電装置 Download PDFInfo
- Publication number
- JP2004247372A JP2004247372A JP2003033149A JP2003033149A JP2004247372A JP 2004247372 A JP2004247372 A JP 2004247372A JP 2003033149 A JP2003033149 A JP 2003033149A JP 2003033149 A JP2003033149 A JP 2003033149A JP 2004247372 A JP2004247372 A JP 2004247372A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor
- optical device
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Abstract
【解決手段】キャリア9上にヒートシンク6を固定し、ヒートシンク6上に半導体光デバイス1を固定し、半導体光デバイス1の上方に高周波給電用配線2およびワイヤリング用の貫通窓10を有し、高架橋構造をもつ配線基板5を、半導体光デバイス1に接触しないようにキャリア9上に仮置きし、半導体光デバイス1の表面電極7上部に貫通窓10が位置するように位置合わせを行った後、配線基板5をキャリア9上に固定し、貫通窓10を通して、表面電極7と高周波給電用配線2とを金属線3によって電気的に接続してなる半導体光デバイスヘの給電装置を構成する。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体デバイスヘの高周波給電装置に関する。
【0002】
【従来の技術】
【非特許文献1】「論文“High−speed and low−driving−voltage InGaAs/InAlAs multiquantum well optical modulators.” I. Kotaka, et al., Electronics Letters, Volume 27, Issue 23, 7 Nov. 1991, pp. 2162−2163」
【非特許文献2】「論文“A hybrid high−speed silica−based planar lightwave circuit platform integrating a laser diode and a driver IC.” Y.Akahori, et al., 11th International Conference on Integrated Optics andOptical Fibre Communications (Conf. Publ. No. 448), Volume 3, 22−25 Sep. 1997, pp. 359−362」。
【0003】
近年、光通信は、その大容量、超高速性により、多くの情報通信網で用いられている。このような光通信網では、発光素子や受光素子などの光半導体部品が広く利用されており、その研究開発が盛んである。光半導体部品の研究開発は、半導体レーザ(LD)やフォトダイオード(PD)のような個別部品の研究開発は勿論のこと、LDに代表されるアクティブ光デバイスや多モード干渉計(MMI)やアレイ導波路グレーティング(AWG)に代表されるパッシブ光デバイスなどを半導体基板上にモノリシック集積することも精力的に行われている。
【0004】
光通信の大容量化を実現するため、ファイバ内に波長の異なる多数の光信号を伝搬させる波長分割多重(WDM)伝送方式が用いられている。この方式では、多数の光信号を1本のファイバで伝送することができるため、低コストで大容量化を実現できる。ここで、各チャンネルに対応する複数の信号光が必要となり、半導体光デバイスでは多チャンネル化が必須となる。さらに伝送速度が高速化すると、各チャンネルヘ個別の高周波電気信号を供給(給電)する必要があるため、上記のモノリシック集積された半導体光デバイスに電気的クロストークを低く抑えて効率よく高周波電気信号を給電することが重要な課題となる。
【0005】
また、上記のような半導体光デバイスに高周波電気信号を給電する場合のみならず、高周波半導体変調器、高周波半導体増幅器等の半導体デバイスに高周波電気信号を入力として給電する場合においても、その高周波電気信号を効率よく給電することが重要な課題となる。
【0006】
【発明が解決しようとする課題】
従来、半導体光デバイスに高周波電気信号を給電する場合には、例えば上記非特許文献1に記載されている光変調器においては、図3に示すように、半導体光デバイス1直近まで引かれた高周波給電用配線2と半導体光デバイス1とを、金属線3(通常は金線であり、ワイヤリング用金線と呼ばれる)を用いて電気的に接続(ワイヤリング)して、半導体光デバイス1に高周波電気信号を給電している。高周波給電用配線2は高周波電気信号の伝搬損失や反射損失が十分低くなるようにインピーダンス整合するように設計されている。一方、ワイヤリング部分は、高周波領域において、インピーダンス整合条件を満足できないので、損失を抑えるために長さができるだけ短くなるようにワイヤリングされている。しかしながら、多チャンネル化された半導体光デバイス1では、従来の単体デバイスとは異なり、様々な素子と光導波路などが1つのチップ上に配置されているため、素子サイズが数mmに及ぶため、外部の高周波給電用配線2や終端抵抗(図3の4で例示)へ結ばれる金属線3の長さは素子サイズに大きく依存し、短くすることが困難になる。
【0007】
上記の問題を解決するため、例えば上記非特許文献2に記載されている光導波路−半導体レーザ集積体においては、図4に示すように、高周波給電用配線2を配線基板5上に作製して、その上に半導体光デバイス1をその表面が配線基板5の表面と接触するようにフリップチップボンディングにより実装する方法が提案されている。なお、図4において、半導体光デバイス1は、フリップチップボンディング前の状態で、配線基板5から上方に離れた位置に描かれている。フリップチップボンディングにより実装する方法においては、半導体光デバイス1の表面電極7は高周波給電用配線2に直接電気的に接続するので、高周波の給電に関しては理想的であり、高周波給電用配線2や終端抵抗4への電気的接続のための金属線3は不要となる。このようなフリップチップボンディングはLSIなどの半導体デバイス等の実装に広く利用されている。
【0008】
しかしながら、上記方法には次のような問題がある。
【0009】
第1の問題は熱的な問題である。LDやSOAなどの半導体光デバイス1では、電流注入により光利得を生じさせ、発振動作や光増幅動作を得ているため、動作電流は数十mAから数百mAとなる。この電流は抵抗成分をもった素子を流れることで熱を発生させる。半導体光デバイス1の素子特性は一般的に温度に依存するため、熱が蓄積して半導体光デバイス1の温度が上がらないように、ヒートシンク(図4においてはキャリア9上のヒートシンク6で示される)等により放熱されるように設計される。しかしながら、上記の様な構成においては、放熱すべきヒートシンク6と、発熱部分を有する半導体光デバイス1との間に配線基板5が配置されている。この配線基板5は高周波用配線2を形成するためにセラミックなどの誘電体材料で構成する必要があり、このような誘電体材料の熱伝導率は一般的に金属等に比べて非常に低い。従って、上記方法を用いると、半導体光デバイス1の発熱により素子特性が劣化する。この問題は、半導体光デバイスのみならず、一般の半導体デバイスにおいても、重要な問題となる。
【0010】
第2の問題は素子の位置合わせの問題である。上記方法では、裏返しとなった半導体光デバイス1の表面電極7と配線基板5上の高周波給電用配線2とを位置精度良く合わせて接続させる必要がある。これには半導体光デバイス1または配線基板5を透過できるような光、例えば赤外光で両面を観察しながら位置合わせ工程を行ったり、赤外光が透過できるように裏面側の電極を裏面パターン電極8にしたりする必要が生じるため、作製および実装コストが増大する。またInP等の半導体光デバイスの機械的強度は配線基板等に比べて大幅に劣るため、位置合わせ時の機械的な接触により、半導体光デバイスが容易に損傷を受ける。この問題も、半導体光デバイスのみならず、一般の半導体デバイスにおいても、重要な問題となる。
【0011】
本発明は上記の諸問題に鑑みてなされたものであり、その目的は、半導体デバイスに効率よく高周波給電を行うことが可能であり、放熱性に優れた放熱経路の構築を容易とする、実装工程が容易な半導体デバイスヘの給電装置を提供することにある。
【0012】
【課題を解決するための手段】
上記課題を解決するために、本発明においては、請求項1に記載したように、半導体デバイスヘ高周波電気信号を給電する半導体デバイスヘの高周波給電装置であって、高周波給電用配線および貫通窓を有する配線基板と、前記高周波給電用配線と前記半導体デバイスの表面に設けられた表面電極との間を前記貫通窓を通して電気的に接続する金属線とを構成要素とすることを特徴とする半導体デバイスヘの高周波給電装置を構成する。
【0013】
また、本発明においては、請求項2に記載したように、
上記半導体デバイスが上記高周波電気信号を給電され光信号を出力する半導体光デバイスであることを特徴とする請求項1記載の半導体デバイスヘの給電装置を構成する。
【0014】
また、本発明においては、請求項3に記載したように、
上記貫通窓が、一辺の長さが100μm以上の正方形を含む広さの貫通面を有することを特徴とする請求項1または2記載の半導体デバイスヘの高周波給電装置を構成する。
【0015】
また、本発明においては、請求項4に記載したように、
上記半導体デバイスが基板上に固定されたヒートシンク上に固定されていることを特徴とする請求項1、2または3記載の半導体デバイスヘの給電装置を構成する。
【0016】
また、本発明においては、請求項5に記載したように、
上記配線基板が高架橋構造をもち、上記半導体デバイスと接触していないことを特徴とする請求項1、2、3または4記載の半導体デバイスヘの高周波給電装置を構成する。
【0017】
【発明の実施の形態】
本発明が解決しようとする課題は、半導体光デバイスを含む半導体デバイスヘ高周波電気信号を給電する給電装置に共通する課題であり、本発明において、その課題を解決する手段も共通しているので、以下の発明の実施の形態の説明においては、半導体光デバイスヘの高周波給電装置を例として説明する。以下に説明する手段を一般の半導体デバイスヘの高周波給電装置に適用した場合にも、半導体光デバイスヘの高周波給電装置の場合と同様の効果がもたらされることはいうまでもない。
【0018】
以下に、半導体光デバイスヘの高周波給電装置を例として、本発明の実施の形態について詳しく述べる。
【0019】
図1は本発明に係る半導体光デバイスヘの高周波給電装置の基本的な構成とその周辺構成との組み合わせを示している。図において、基板であるキャリア9上にヒートシンク6が固定され、ヒートシンク6上に半導体光デバイス1が固定され、半導体光デバイス1の上方に高周波給電用配線2を持った配線基板5が配置されている。配線基板5は、半導体光デバイス1の上方において半導体光デバイス1に接触しないように、断面形状がコの字形をなす高架橋構造をもっている。また、半導体光デバイス1の表面電極7上方に位置する、配線基板5の部位にはワイヤリング用の貫通窓10が設けられている。このワイヤリング用の貫通窓10の大きさは、ワイヤリング用のキャピラリが通過でき、且つ視認が容易となるように、一辺の長さが100μm以上の正方形を含む広さの貫通面を有するような大きさであることが適当である。半導体光デバイス1の表面に設けられた表面電極7と配線基板5上の高周波給電用配線2とは、この貫通窓10を通して、ワイヤリング用の金属線3(多くの場合に金線)で電気的に接続(ワイヤリング)される。
【0020】
本発明の利点について以下に述べる。
【0021】
第1の利点はワイヤリングの長さ(ワイヤリング用の金属線3の長さ)を大幅に低減できることである。本発明では、ワイヤリングの長さは素子サイズ(半導体光デバイス1の大きさ)とは全く無関係に、半導体光デバイス1上面から配線基板5の上面までの高さのみで決まる。位置合わせ時の半導体光デバイス1と配線基板5との物理的接触を避けるために、配線基板5底面と半導体光デバイス1上面との間を500μm程度とった場合でも、配線基板5の厚さは一般的に数百μmのため、ワイヤリングの長さは1mm程度となって、上記従来例の数mmに比べて大幅に低減できる。これによって、高周波給電の効率が向上する。
【0022】
第2の利点は放熱性に優れた放熱経路の構築が容易となることである。図1に示すように、本発明に係る半導体光デバイスヘの高周波給電装置を用いることによって、半導体光デバイス1は、間に何も介することなく、ヒートシンク6上に実装することができるようになるため、それによって、容易に優れた放熱経路が構築され、優れた放熱効果が得られ、その結果として、温度上昇による素子特性の劣化の心配がなくなる。
【0023】
第3の利点は位置合わせ工程が簡易化できることである。図1に例示した本発明に係る半導体光デバイスヘの高周波給電装置を構成する場合にも、図4に示した従来例のように、半導体光デバイス1と配線基板5との位置合わせが必要であることは変わりないが、本発明においては、配線基板5上に貫通したワイヤリング用の貫通窓10があるため、図1中の白矢印で示したように、配線基板5上方から、可視光で、貫通窓10を通して半導体光デバイス1の表面を観察しながら、半導体光デバイス1と配線基板5との位置合わせを容易に行うことができる。また、配線基板5の高さ方向位置は配線基板5の高架橋構造により一意に決まるため、半導体光デバイス1と配線基板5との非接触が保証された上での水平面内移動での位置合わせが行える。以上により、単純な実装装置で、物理的接触による素子損傷を予防した上で、容易に位置合わせを行うことができる。
【0024】
以下に、本発明に係る半導体光デバイスヘの高周波給電装置の実例の作製方法について、周辺構成の作製方法も含めて、図2を用いて述べる。
【0025】
まず、基板であるキャリア9上にヒートシンク6をAuSnにより固定する。そのヒートシンク6上面に、4ch(4チャンネル)の半導体レーザ11と光結合器12とを持った半導体光デバイス1を、表面電極7に該当する電極パッド13が設けられた表面を上にして、AuSnにより固定して図2の(a)に示した状態とする。半導体光デバイス1の表面には、各半導体レーザ11に対応する表面電極7に該当する直径150μmの電極パッド13が設けられている。
【0026】
次に、高架橋構造をもった配線基板5をキャリア9上に仮置きして図2の(b)に示した状態とする。この配線基板5は、その表面に高周波給電用配線2として4chの配線を持ち、半導体光デバイス1の電極パッド13上方部位近傍にワイヤリング用の貫通窓10として200μm×200μmの貫通孔を持ち、貫通窓10縁部に近接してワイヤリング用電極パッド14として100μm×100μmの電極構造を持つ。また、高架橋構造の高さは半導体光デバイス1の上面と配線基板5の底面との間が500μmとなるように設計する。
【0027】
次に、図2の(c)に示したように、上部からCCDカメラ15で観察しながら、マニュピレータ(図示せず)を用いて配線基板5を水平方向のみに移動させて、ワイヤリング用の貫通窓10と半導体光デバイス1の電極パッド13の位置が重なるように、位置合わせ誤差±10μmで、位置調整を行う。
【0028】
次に、配線基板5とキャリア9をAuSnにより固定し、配線基板5上方から、ワイヤリング用の貫通窓10を通して、金線の一端を半導体光デバイス1の電極パッド13に電気的に接続(ボンディング)し、他の個所を配線基板5上のワイヤリング用電極パッド14にボンディングすることによって金属線3を形成し、表面電極7に該当する電極パッド13と高周波給電用配線2との間を金属線3によって導通させて図2の(d)に示した状態とする。
【0029】
以上の工程を経て、本発明に係る半導体光デバイスヘの高周波給電装置およびその周辺構成が完成する。
【0030】
ここでは、4chの半導体レーザを持った半導体光デバイス1を例として説明したが、半導体光増幅器、電界吸収型光変調器など他の素子を用いても勿論良いし、それらが集積されたものを用いても良い。さらには、半導体光デバイス1に代えて、高周波電気信号を入力とし電気信号を出力とする半導体デバイス、例えば高周波半導体変調器、高周波半導体増幅器等を用いても良い。
【0031】
【発明の効果】
以上説明したように、本発明の実施により、半導体デバイスに効率よく高周波給電を行うことが可能であり、放熱性に優れた放熱経路の構築を容易とする、実装工程が容易な半導体デバイスヘの給電装置を提供することが可能となる。
【図面の簡単な説明】
【図1】本発明に係る半導体光デバイスヘの給電装置を説明する図である。
【図2】本発明に係る半導体光デバイスヘの給電装置の作製工程を説明する図である。
【図3】従来の半導体光デバイスヘの給電装置の一例を説明する図である。
【図4】
従来の半導体光デバイスヘの給電装置の他の例を説明する図である。
【符号の説明】
1…半導体光デバイス、2…高周波給電用配線、3…金属線、4…終端抵抗、5…配線基板、6…ヒートシンク、7…表面電極、8…裏面パターン電極、9…キャリア、10…貫通窓、11…半導体レーザ、12…光結合器、13…電極パッド、14…ワイヤリング用電極パッド、15…CCDカメラ。
Claims (5)
- 半導体デバイスヘ高周波電気信号を給電する半導体デバイスヘの高周波給電装置であって、高周波給電用配線および貫通窓を有する配線基板と、前記高周波給電用配線と前記半導体デバイスの表面に設けられた表面電極との間を前記貫通窓を通して電気的に接続する金属線とを構成要素とすることを特徴とする半導体デバイスヘの高周波給電装置。
- 上記半導体デバイスが上記高周波電気信号を給電され光信号を出力する半導体光デバイスであることを特徴とする請求項1記載の半導体デバイスヘの給電装置。
- 上記貫通窓が、一辺の長さが100μm以上の正方形を含む広さの貫通面を有することを特徴とする請求項1または2記載の半導体デバイスヘの高周波給電装置。
- 上記半導体デバイスが基板上に固定されたヒートシンク上に固定されていることを特徴とする請求項1、2または3記載の半導体デバイスヘの給電装置。
- 上記配線基板が高架橋構造をもち、上記半導体デバイスと接触していないことを特徴とする請求項1、2、3または4記載の半導体デバイスヘの高周波給電装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033149A JP3917085B2 (ja) | 2003-02-12 | 2003-02-12 | 半導体デバイスヘの高周波給電装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003033149A JP3917085B2 (ja) | 2003-02-12 | 2003-02-12 | 半導体デバイスヘの高周波給電装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247372A true JP2004247372A (ja) | 2004-09-02 |
JP3917085B2 JP3917085B2 (ja) | 2007-05-23 |
Family
ID=33019223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003033149A Expired - Fee Related JP3917085B2 (ja) | 2003-02-12 | 2003-02-12 | 半導体デバイスヘの高周波給電装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3917085B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107681462A (zh) * | 2017-09-12 | 2018-02-09 | 北京工业大学 | 一种半导体芯片自对准摆片 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6972067B2 (ja) * | 2017-11-17 | 2021-11-24 | 株式会社東芝 | 半導体装置 |
-
2003
- 2003-02-12 JP JP2003033149A patent/JP3917085B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107681462A (zh) * | 2017-09-12 | 2018-02-09 | 北京工业大学 | 一种半导体芯片自对准摆片 |
CN107681462B (zh) * | 2017-09-12 | 2019-10-08 | 北京工业大学 | 一种半导体芯片自对准摆片 |
Also Published As
Publication number | Publication date |
---|---|
JP3917085B2 (ja) | 2007-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10037982B2 (en) | Photonic integrated circuit package | |
JP6567663B2 (ja) | 電子/フォトニックチップの集積化及びボンディング | |
CN106716199B (zh) | 光电部件 | |
US20120328229A1 (en) | Optical Module | |
US20140185980A1 (en) | Silicon-On-Insulator Platform for Integration of Tunable Laser Arrays | |
US9042740B2 (en) | Transmitter optical module | |
US20110049334A1 (en) | Optical module | |
JP2015216169A (ja) | 光デバイス及び光モジュール | |
US11728614B2 (en) | Silicon photonics light source | |
JP6232950B2 (ja) | 発光モジュール | |
JP2007207803A (ja) | 光送信モジュール | |
JP2002131712A (ja) | 光デバイスおよびその製造方法 | |
Kanazawa et al. | Compact flip-chip interconnection 112-Gbit/s EADFB laser array module with high eye-mask margin | |
US20120148190A1 (en) | Optical module and optical transmission device using the same | |
JP2012174700A (ja) | 多チャネル光送信モジュール及びその作製方法 | |
JP3917085B2 (ja) | 半導体デバイスヘの高周波給電装置 | |
JP2010245186A (ja) | 半導体光通信モジュール及び、その製造方法 | |
JP6260167B2 (ja) | 光電融合モジュール | |
JP2011060982A (ja) | 多チャネル光送信光源 | |
JP2003229636A (ja) | 半導体レーザ素子及び半導体レーザ装置 | |
Guzowski et al. | The integration of optical interconnections on ceramic substrates | |
JP5759401B2 (ja) | 多チャネル光送信モジュールおよびその作製方法 | |
JP2004006749A (ja) | 光デバイス、その製造方法、光モジュール、光伝送システム | |
JP3923355B2 (ja) | 光変調装置 | |
JP2004264628A (ja) | 光送信モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |