JP2004246267A - 光部品実装構造とその製法 - Google Patents
光部品実装構造とその製法 Download PDFInfo
- Publication number
- JP2004246267A JP2004246267A JP2003038440A JP2003038440A JP2004246267A JP 2004246267 A JP2004246267 A JP 2004246267A JP 2003038440 A JP2003038440 A JP 2003038440A JP 2003038440 A JP2003038440 A JP 2003038440A JP 2004246267 A JP2004246267 A JP 2004246267A
- Authority
- JP
- Japan
- Prior art keywords
- fitting
- optical component
- optical
- mounting
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mounting And Adjusting Of Optical Elements (AREA)
- Lens Barrels (AREA)
- Optical Couplings Of Light Guides (AREA)
Abstract
【課題】複数の光部品の位置決めを高精度且つ簡単になしうる光部品実装構造とその製法を提供する。
【解決手段】石英基板１０の一方の主面には、嵌合孔Ｓ１〜Ｓ６を有する金属層１２を選択メッキ処理等の薄膜プロセスにより形成する。光ファイバアレイ１４、マイクロレンズアレイ１６等の光部品の底部には、それぞれ嵌合突起Ｐ１，Ｐ２、Ｑ１を薄膜プロセスにより形成する。嵌合突起Ｐ１，Ｐ２，Ｑ１を嵌合孔Ｓ１，Ｓ２，Ｓ３にそれぞれ嵌合させて光ファイバアレイ１４及びマイクロレンズアレイ１６を基板上面にて位置決めし、光学系を構成する。嵌合孔Ｓ６には、金属層１２と同様の構成の他の金属層の底部に設けた嵌合突起を嵌合させると共に該他の金属層に設けた嵌合孔には、マイクロレンズアレイ等の光部品の底部に設けた嵌合突起を嵌合させることによりマイクロレンズアレイ１６等の光部品と共に光学系を構成してもよい。
【選択図】 図１
【解決手段】石英基板１０の一方の主面には、嵌合孔Ｓ１〜Ｓ６を有する金属層１２を選択メッキ処理等の薄膜プロセスにより形成する。光ファイバアレイ１４、マイクロレンズアレイ１６等の光部品の底部には、それぞれ嵌合突起Ｐ１，Ｐ２、Ｑ１を薄膜プロセスにより形成する。嵌合突起Ｐ１，Ｐ２，Ｑ１を嵌合孔Ｓ１，Ｓ２，Ｓ３にそれぞれ嵌合させて光ファイバアレイ１４及びマイクロレンズアレイ１６を基板上面にて位置決めし、光学系を構成する。嵌合孔Ｓ６には、金属層１２と同様の構成の他の金属層の底部に設けた嵌合突起を嵌合させると共に該他の金属層に設けた嵌合孔には、マイクロレンズアレイ等の光部品の底部に設けた嵌合突起を嵌合させることによりマイクロレンズアレイ１６等の光部品と共に光学系を構成してもよい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の光部品を用いて光学系を構成するに好適な光部品実装構造とその製法に関するものである。
【０００２】
【従来の技術】
従来、シリコン基板等の実装基板上に光半導体素子、光導波路等の複数の光部品を実装する方法としては、予めホトリソグラフィ処理により実装基板及び各光部品の対向面に位置合せマークを形成しておき、画像認識により位置合せマークを認識して実装基板上で各光部品を位置決めし、このような位置決め状態において各光部品を半田又は接着材により実装基板に固定するものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−３５６２４５号公報
【０００４】
【発明が解決しようとする課題】
上記した従来技術によると、ホトリソグラフィ処理により形成した位置合せマークを用いて位置決めを行なうので、実装面での位置決め精度としては、１μｍ以内の精度を確保することができる。しかしながら、次の（イ），（ロ）のような問題点がある。
【０００５】
（イ）画像認識により位置合せマークを検出するには、実装基板又は光部品のいずれかが透明材である必要がある。また、実装基板、光部品及び位置合せマークについては、光学的なコントラストが得られる材料組合せを選定する必要がある。さらに、ホトリソグラフィ処理により位置合せマークを形成するには、実装基板や光部品がウェハ状態で取扱えることが必要である。従って、実装基板や光部品の材料、厚さ、形状等によっては、位置合せマークの検出が困難となる事態が生ずる。
【０００６】
（ロ）位置合せマークの検出結果をフィードバックしながら位置決めを行なうため、高度の位置調整設備が必要であり、実装に要する時間とコストが増大する。
【０００７】
この発明の目的は、複数の光部品の位置決めを高精度且つ簡単になしうる新規な光部品実装構造とその製法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明に係る第１の光部品実装構造は、
光部品位置決め用の複数の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた嵌合凸部を前記複数の嵌合凹部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えたものである。
【０００９】
第１の光部品実装構造によれば、実装基板の複数の嵌合凹部及び各光部品の嵌合凸部は、いずれも薄膜プロセスにより形成可能であり、位置精度及び寸法精度としては、サブミクロンの精度が得られる。従って、実装基板上で各光部品の嵌合凸部を対応する嵌合凹部に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行い、実装を達成することができる。この精度は、光学系を構成する上で支障がない精度である。
【００１０】
この発明に係る第２の光部品実装構造は、
実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の複数の嵌合凸部と、
各々の底部に設けられた嵌合凹部を前記複数の嵌合凸部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えたものである。
【００１１】
第２の光部品実装構造によれば、実装基板上の複数の嵌合凸部及び各光部品の嵌合凹部は、いずれも薄膜プロセスにより形成可能であり、位置精度及び寸法精度としては、サブミクロンの精度が得られる。従って、実装基板上で各光部品の嵌合凹部を対応する嵌合凸部に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行ない、実装を達成することができる。
【００１２】
この発明に係る光部品実装構造の製法は、
光部品位置決め用の複数の嵌合凹部（又は嵌合凸部）を実装基板の一方の主面に薄膜プロセスにより形成する工程と、
複数の光部品のうちの各光部品毎にその底部に嵌合凸部（又は嵌合凹部）を薄膜プロセスにより形成する工程と、
前記複数の光部品の嵌合凸部（又は嵌合凹部）を前記実装基板の複数の嵌合凹部（又は嵌合凸部）にそれぞれ嵌合させることにより前記複数の光部品を含む光学系を構成する工程と
を含むものである。この製法は、前述した第１又は第２の光部品実装構造を製作するのに適している。各光部品の底部に嵌合凸部（又は嵌合凹部）を形成する工程は、実装基板の一方の主面に嵌合凹部（又は嵌合凸部）を形成する工程の前でもよく、あるいは実装基板の一方の主面に嵌合凹部（又は嵌合凸部）を形成する工程と並行的に実行してもよい。
【００１３】
この発明の光部品実装構造の製法によれば、実装基板の複数の嵌合凹部（又は嵌合凸部）と各光部品の嵌合凸部（又は嵌合凹部）とを薄膜プロセスにより形成するので、各嵌合凹部及び各嵌合凸部をサブミクロンの精度で形成可能である。
従って、実装基板上で各光部品の嵌合凸部（又は嵌合凹部）を対応する嵌合凹部（又は嵌合凸部）に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行ない、実装を達成することができる。
【００１４】
この発明に係る第３の光部品実装構造は、
光部品位置決め用の第１〜第３の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた第１及び第２の嵌合凸部を前記第１及び第２の嵌合凹部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凸部を前記第３の嵌合凹部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合したものである。
【００１５】
第３の光部品実装構造によれば、実装基板上で第１〜第３の嵌合凹部に第１，第２の光部品の第１，第２の嵌合凸部及び金属層の第３の嵌合凸部をそれぞれ嵌合させて実装を行なうので、第１の光部品実装構造に関して前述したと同様に簡単に高精度の実装を達成することができる。また、金属層には第３の光部品を装着すると共に、第２の光部品により第１及び第３の光部品を光学的に結合するようにしたので、基板及び金属層の上面を利用して複雑で高度の機能を持った光学系（光モジュール）を実現することができる。
【００１６】
この発明に係る第４の光部品実装構造は、
実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の第１〜第３の嵌合凸部と、
各々の底部に設けられた第１及び第２の嵌合凹部を前記第１及び第２の嵌合凸部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凹部を前記第３の嵌合凸部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合したものである。
【００１７】
第４の光部品実装構造によれば、実装基板上で第１〜第３の嵌合凸部に第１，第２の光部品の第１，第２の嵌合凹部及び金属層の第３の嵌合凹部をそれぞれ嵌合させて実装を行なうので、第２の光部品実装構造に関して前述したと同様に簡単に高精度の実装を達成することができる。また、金属層には第３の光部品を装着すると共に、第２の光部品により第１及び第３の光部品を光学的に結合するようにしたので、基板及び金属層の上面を利用して複雑で高度の機能を持った光学系を実現することができる。
【００１８】
第３又は第４の光部品実装構造において、前記所定の位置に設けた嵌合凹部（又は嵌合凸部）と前記第３の光部品の底部に設けた嵌合凸部（又は嵌合凹部）との嵌合により前記第３の光部品の実装を達成してもよい。このようにすると、第３の光部品を簡単に高精度で位置決めして実装することができる。
【００１９】
この発明に係る光部品実装構造及びその製法において、嵌合凹部としては、嵌合孔又は嵌合溝のいずれを用いてもよく、嵌合凸部としても、嵌合孔又は嵌合溝に適合するものを用いることができる。
【００２０】
【発明の実施の形態】
図１，２は、この発明の一実施形態に係る光部品実装構造を示すもので、図１は、図２の光ファイバＦ５及びレンズＬ５に沿う断面を示している。
【００２１】
実装基板１０は、シリコン、石英又はステンレススチール等からなるもので、その一方の主面には、Ｎｉ−Ｆｅ合金等からなる金属層１２がメッキ処理等を含む薄膜プロセスにより形成されている。金属層１２は、平面形状が例えば円形状である多数の嵌合孔を有するように形成される。図１には、便宜上、金属層１２の多数の嵌合孔のうちの６個の嵌合孔Ｓ１〜Ｓ６を示す。Ｓ１等の多数の嵌合孔の位置は、光ファイバアレイ１４、マイクロレンズアレイ１６等の光部品を用いて所望の光学系を構成する際に各々の光部品を配置すべき設計位置に対応して決定される。Ｓ１等の各嵌合孔は、開口端に近づくにつれてサイズ（直径）が増大するように形成される。このようにすると、嵌合が容易となり遊びを少なくして精密な嵌合を達成できる。
【００２２】
一例として、基板１０を石英基板で構成する場合、基板１０の厚さＡは１２５０μｍ、金属層１２の厚さＢは５０μｍ、Ｓ１等の各嵌合孔の直径は５０．３μｍとすることができる。Ｓ１等の各嵌合孔の平面形状は、円形状に限らず、楕円形状、細長形状、多角形状等であってもよい。また、光部品１個あたりの嵌合孔設置数は、１又は複数個とすることができ、１個とするときは回転しない形状とすればよい。
【００２３】
光ファイバアレイ１４は、８つの光ファイバ保持孔が並設された光ファイバホルダＦＨと、このホルダＦＨの８つの光ファイバ保持孔にそれぞれ保持された８本のシングルモードの光ファイバＦ１〜Ｆ８と、ホルダＦＨの底部に設けられた複数の嵌合突起とを備えている。図１には、便宜上、ホルダＦＨの複数の嵌合突起のうちの２つの嵌合突起Ｐ１，Ｐ２を示す。嵌合突起Ｐ１，Ｐ２は、いずれもＮｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ１，Ｓ２にそれぞれ嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、ホルダＦＨに設けられたＰ１，Ｐ２以外の嵌合突起についても同様である。一例として、ホルダＦＨの長さＣは２０００μｍ、ホルダＦＨの厚さＤは６００μｍ、Ｆ５等の各光ファイバの中心（光軸）とホルダＦＨの底面との間の距離Ｅは３００μｍとすることができる。
【００２４】
マイクロレンズアレイ１６は、光ファイバアレイ１４からの射出光を受取るもので、石英等からなる透光基板ＢＰと、この基板ＢＰの一方の主面に並設された８つの凸状レンズＬ１〜Ｌ８と、透光窓ＬＰにてレンズＬ１〜Ｌ８を露呈するように基板ＢＰに装着され、底部に複数の嵌合突起を有する支持枠ＳＦとを備えている。図１には、便宜上、支持枠ＳＦの複数の嵌合突起のうちの１つの嵌合突起Ｑ１を示す。嵌合突起Ｑ１は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ３に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、支持枠ＳＦに設けられたＱ１以外の嵌合突起について同様である。基板ＢＰの他方の主面（光ファイバアレイ１４の光射出面に対向する主面）には、反射戻り光を抑制するため斜め研磨が施されている。基板ＢＰの他方の主面における光軸位置と光ファイバアレイ１４の光射出面との間の間隔Ｆは、３００μｍとすることができる。
【００２５】
前述したようにＳ１等の各嵌合孔の平面形状を円形状とし、各嵌合孔の直径を５０．３μｍとした場合、Ｐ１，Ｐ２，Ｑ１等の各嵌合突起を円柱状とし、各嵌合突起の直径を５０μｍとすることができる。各嵌合孔の位置精度及び寸法精度と各嵌合突起の位置精度及び寸法精度とは、いずれも薄膜プロセスで使用する縮小投影露光装置のアライメント精度に等しいため、０．１〜０．２μｍの精度とすることができる。
【００２６】
実装基板１０に光部品を実装する際には、光ファイバアレイ１４のＰ１，Ｐ２等の嵌合突起をＳ１，Ｓ２等の嵌合孔に嵌合し、マイクロレンズアレイ１６のＱ１等の嵌合突起をＳ３等の嵌合孔に嵌合する。このように嵌合するだけで簡単に１μｍ以下の高精度でアレイ１４、１６等の光部品を実装基板１０上に位置決めし、実装することができる。
【００２７】
この後は、必要に応じて各光部品を金属層１２に固定する作業を行なうことができる。この場合、Ｐ１等の各嵌合突起が金属製であるため、半田付け、レーザー（例えばＹＡＧ［Ｙｔｔｒｉｕｍ Ａｌｍｉｎｉｕｍ Ｇａｒｎｅｔ］レーザー）溶接等の信頼性の高い固定手段を用いることができる。
【００２８】
図１，２に示す光学系では、光ファイバアレイ１４の例えば光ファイバＦ５から射出した光は、マイクロレンズアレイ１６のレンズＬ５でコリメート（平行光化）される。このような動作は、Ｆ５以外の光ファイバＦ１〜Ｆ４，Ｆ６〜Ｆ８の射出光についても同様である。
【００２９】
図１，２の実施形態によれば、簡単に高精度の実装を行なうことができ、実装に要する時間とコストを大幅に低減することができる。
【００３０】
図３は、この発明の他の実施形態に係る光部品実装構造を示すもので、図１，２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３１】
マイクロレンズアレイ１６は、図１に示したマイクロレンズアレイ１６とは透光基板ＢＰの一方の主面にＬ５等の８個の凸状レンズを並設する代りにＬ５１等の８個の凹状レンズを並設した点のみを異にするものである。
【００３２】
光導波路１７は、マイクロレンズアレイ１６からの射出光を受取るもので、マイクロレンズアレイ１６の８個の凹状レンズにそれぞれ対応した８本のコア（導光路）を有する。光導波路１７の底部には複数の嵌合突起が設けられている。図３には、便宜上、光導波路１７の複数の嵌合突起のうちの２つの嵌合突起Ｕ１，Ｕ２を示す。嵌合突起Ｕ１，Ｕ２は、いずれもＮｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ４，Ｓ５にそれぞれ嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、光導波路１７に設けられたＵ１，Ｕ２以外の嵌合突起についても同様である。
【００３３】
Ｎｉ−Ｆｅ合金等からなる金属層１２’は、金属層１２と同様に多数の嵌合孔を有するもので、メッキ処理等を含む薄膜プロセスにより形成される。図３には、便宜上、金属層１２’の多数の嵌合孔のうちの１つの嵌合孔Ｓ０を示す。Ｓ０等の多数の嵌合孔の位置は、マイクロレンズアレイ１６’等の複数の光部品を用いて所望の光学系を構成する際に各々の光部品を配置すべき設計位置に対応して決定される。Ｓ０等の各嵌合孔は、開口端に近づくにつれてサイズ（直径）が増大するように形成される。このようにすると、嵌合が容易となり、精密な嵌合が可能になる。
【００３４】
金属層１２’の底部には、複数の嵌合突起が設けられている。図３では、便宜上、金属層１２’の複数の嵌合突起のうちの１つの嵌合突起Ｔ１を示す。嵌合突起Ｔ１は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ６に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、金属層１２’に設けられたＴ１以外の嵌合突起についても同様である。
【００３５】
マイクロレンズアレイ１６’は、光導波路１７からの射出光を受取るもので、石英等からなる透光基板ＢＰ’と、この基板ＢＰ’の一方の主面に並設された８つの凸状レンズと、透光窓ＬＰ’にて８つの凸状レンズを露呈するように基板ＢＰ’に装着され、底部に複数の嵌合突起を有する支持枠ＳＦ’とを備えている。図３には、便宜上、８つに凸状レンズのうちの１つのレンズＬ５２を示すと共に、複数の嵌合突起のうちの１つの嵌合突起Ｑ０を示す。
【００３６】
レンズＬ５２は、マイクロレンズアレイ１６のレンズＬ５１に対応するものである。嵌合突起Ｑ０は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ０に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、支持枠ＳＦ’に設けられたＱ０以外の嵌合突起についても同様である。
基板ＢＰ’の他方の主面（光導波路１７の光射出面に対向する主面）は、傾斜のない平坦面としたが、マイクロレンズアレイ１６の基板ＢＰと同様に斜め研磨を施してもよい。
【００３７】
一例として、Ｓ０，Ｓ４〜Ｓ６等の各嵌合孔の平面形状を円形状とし、各嵌合孔の直径を５０．３μｍとした場合、Ｑ０，Ｕ１，Ｕ２，Ｔ１等の各嵌合突起を円柱状とし、各嵌合突起の直径を５０μｍとすることができる。各嵌合孔の位置精度及び寸法精度と各嵌合突起の位置精度及び寸法精度とは、図１の実施形態に関して前述したと同様にいずれも０．１〜０．２μｍの精度とすることができる。なお、各嵌合孔の平面形状が円形状に限定されないことは前述した通りである。
【００３８】
実装基板１０に光部品を実装する際には、光導波路１７のＵ１，Ｕ２等の嵌合突起をＳ４，Ｓ５等の嵌合孔に嵌合し、金属層１２’のＴ１等の嵌合突起をＳ６等の嵌合孔に嵌合し、マイクロレンズアレイ１６’のＱ０等の嵌合突起をＳ０等の嵌合孔に嵌合する。また、金属層１２’において、図示しない１又は複数の嵌合孔には、図示しない１又は複数の光部品の嵌合突起をそれぞれ嵌合する。予め光部品を嵌合により装着した金属層１２’を金属層１２に嵌合により装着してもよい。このように嵌合するだけで簡単に１μｍ以下の高精度で光導波路１７、マイクロレンズアレイ１６’等の光部品を実装基板１０上で多層的に位置決めし、実装することができる。実装作業の後は、前述したと同様に固定作業を行なうことができる。
【００３９】
図３の実施形態によれば、図１，２の実施形態と同様に簡単に高精度の実装を行なうことができる。その上、限られた実装面内において多層的に光部品の実装を行なうことができるので、小型で高機能の光学系を実現できる利点もある。
【００４０】
図３に示す光学系では、光ファイバアレイ１４の例えば光ファイバＦ５から射出した光は、マイクロレンズアレイ１６のレンズＬ５１で集光され、光導波路１７にて対応するコアを介してマイクロレンズアレイ１６’のレンズＬ５２でコリメートされる。このような動作は、Ｆ５以外の光ファイバからの射出光についても同様である。
【００４１】
図４〜９は、この発明に係るマイクロレンズアレイの製法の一例を示すものである。
【００４２】
図４（Ａ）の工程では、石英基板２０の一方の主面に所定のマイクロレンズアレイ領域毎に４つの凸状レンズにそれぞれ対応する４つのレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、１つのマイクロレンズアレイのためのレジスト層Ｋ１１〜Ｋ１４が形成される。また、レジスト層Ｋ１１〜Ｋ１４の左隣りには、他のマイクロレンズアレイのためのレジスト層Ｋ１５，Ｋ１６等が形成され、レジスト層Ｋ１１〜Ｋ１４の右隣りには、更に他のマイクロレンズアレイのためのレジスト層Ｋ１７，Ｋ１８等が形成される。そして、レジスト層Ｋ１１〜Ｋ１８にリフローのための熱処理を施して各レジスト層が球面状凸部をなすようにする。
【００４３】
図４（Ｂ）の工程では、レジスト層Ｋ１１〜Ｋ１８及び基板２０の表面にエッチング処理を施してレジスト層Ｋ１１〜Ｋ１８のレンズパターンを基板２０の表面に転写することによりレジスト層Ｋ１１〜Ｋ１８にそれぞれ対応する凸状レンズＬ１１〜Ｌ１８を基板２０の表面に形成する。このとき形成されるレンズＬ１１〜Ｌ１８の平面配置パターンは、図７に示されている。図４（Ｂ）は、図７のＸ−Ｘ’線断面に対応している。
【００４４】
図４（Ｃ）の工程では、基板２０の上面にマイクロレンズアレイ領域毎に４個のレンズを覆うようにリフトオフ用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ２１が形成される。また、レンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ２２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ２３が形成される。
【００４５】
図５（Ｄ）の工程では、基板２０の上面にスパッタ法により順次にＣｒ層及びＣｕ層を堆積してＣｕ／Ｃｒ積層（Ｃｒ層にＣｕ層を重ねた積層）を形成する。このとき形成されるＣｕ／Ｃｒ積層のうち、レジスト層Ｋ２１〜Ｋ２３上に堆積される積層には符号２２を付し、基板２０の表面に堆積される積層には符号２２ａを付す。Ｃｕ／Ｃｒ積層２２ａは、犠牲層として用いられるもので、平面形状が長方形であるレジスト層Ｋ２１を取囲むように形成される。一例として、Ｃｒ層及びＣｕ層の厚さは、それぞれ３０ｎｍ及び３００ｎｍとすることができる。
Ｃｒ層は、Ｃｕ層の密着性を向上させるために用いられるものである。
【００４６】
図５（Ｅ）の工程では、リフトオフ処理によりレジスト層Ｋ２１〜Ｋ２３をその上のＣｕ／Ｃｒ積層２２と共に除去し、Ｃｕ／Ｃｒ積層２２ａを残存させる。
そして、基板２０の上面にマイクロレンズアレイ領域毎に４個のレンズを覆うようにリフトオフ用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ３１が形成される。また、レンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ３２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ３３が形成される。レジスト層Ｋ３１〜Ｋ３３は、Ｃｕ／Ｃｒ積層２２ａの両側に基板２０の表面部分を露呈させるよう形成される。
【００４７】
この後、基板２０の上面にスパッタ法によりＮｉ−Ｆｅ合金層を形成する。このとき形成されるＮｉ−Ｆｅ合金層のうち、レジスト層Ｋ３１〜Ｋ３３上に堆積される合金層には符号２４を付し、Ｃｕ／Ｃｒ積層２２ａを覆って基板２０の表面に堆積される合金層には符号２４ａを付す。Ｎｉ−Ｆｅ合金層２４ａは、メッキ下地層として用いられるもので、平面形状が長方形状であるレジスト層Ｋ３１を取囲むように形成される。Ｎｉ−Ｆｅ合金層２４ａの厚さは、１５０ｎｍ程度とすることができる。
【００４８】
図５（Ｆ）の工程では、リフトオフ処理によりレジスト層Ｋ３１〜Ｋ３３をその上のＮｉ−Ｆｅ合金層２４と共に除去し、Ｎｉ−Ｆｅ合金層２４ａを残存させる。そして、Ｃｕ／Ｃｒ積層２２ａとＮｉ−Ｆｅ合金層２４ａとの積層膜の上に所定のダイシング線に沿ってレジスト層２６ａ〜２６ｄ，２６ｅ〜２６ｈを図７に示すような平面パターンで形成する。レジスト層２６ａ〜２６ｈは、図６（Ｉ）のダイシング工程においてダイシング深さ方向の緩衝層として役立つものである。
【００４９】
図６（Ｇ）の工程では、基板２０の上面にメッキマスク用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、マイクロレンズアレイ領域毎にＬ１１〜Ｌ１４等の４つのレンズを覆うようにレジスト層が形成されると共に、２６ａ，２６ｂ等の隣り合うレジスト層毎に該レジスト層間で延長するようにレジスト層が形成される。すなわち、図６（Ｇ）及び図７に示すように、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ４１が形成されると共にレンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ４２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ４３が形成される。また、レジスト層２６ａ，２６ｂ間で延長するようにレジスト層Ｋ４４が形成されると共に、レジスト層２６ｃ，２６ｄ間で延長するようにレジスト層Ｋ４５が形成される。さらに、レジスト層２６ｅ，２６ｆ間で延長するようにレジスト層Ｋ４６が形成されると共に、レジスト２６ｇ，２６ｈ間で延長するようにレジスト層Ｋ４７が形成され、レジスト層Ｋ４６，Ｋ４７は、次の工程で形成される支持枠２８に嵌合突起Ｑ１〜Ｑ４を付与するように凹部を有するパターンで形成される。レジスト層Ｋ４４〜Ｋ４７は、交点毎に連続する格子状のパターンで形成される。
【００５０】
図６（Ｈ）の工程では、レジスト層Ｋ４１〜Ｋ４７をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりマイクロレンズアレイ領域毎にＮｉ−Ｆｅ合金からなる支持枠２８をＮｉ−Ｆｅ合金層（メッキ下地層）２４ａの上に形成する。このとき、支持枠２８には、図７に示すように嵌合突起Ｑ１〜Ｑ４が付与される。
【００５１】
図６（Ｉ）の工程では、基板２０の他方の主面に対して２６ａ〜２６ｈ等の各レジスト層に沿ってダイシング刃ＢＬによりダイシング処理を施すことにより基板２０をチップ化する。２０Ａは、チップ化された基板である。このとき、２６ａ〜２６ｈ等の各レジスト層は、ダイシング刃ＢＬが支持枠２８に損傷を与えるのを防ぐ。
【００５２】
この後、図６（Ｉ）に示す構造体にチップ分離処理を施すと、図８，９に示すようなマイクロレンズアレイが得られる。図８は、図９のＹ−Ｙ’線断面に相当する。チップ分離処理では、薬液処理によりＣｕ／Ｃｒ積層（犠牲層）２２ａを除去すると共に、レジスト層２６ａ〜２６ｈ，Ｋ４１〜Ｋ４７を除去し、隣り合うチップ（チップ化された基板）間でＮｉ−Ｆｅ合金層２４ａを切断する。レジスト層Ｋ４１を除去することで支持枠２８には透光窓２８Ａが付与され、レンズＬ１１〜Ｌ１４が透光窓２８Ａから露呈される。図８において、２８ｂ，２８ｃは、図７のレジスト層２６ｂ，２６ｃにそれぞれ対応する孔である。
【００５３】
図８，９に示したマイクロレンズアレイは、サブミクロンの精度で形成されるもので、図１〜３に示したマイクロレンズアレイ１６と同様にして実装基板に簡単に且つ高精度で実装することができる。
【００５４】
図１０〜１２は、この発明に係る光ファイバアレイの製法の一例を示すものである。
【００５５】
図１０（Ａ）の工程では、石英基板３０の一方の主面にスパッタ法により順次にＣｒ層及びＣｕ層を堆積してメッキ下地層としてのＣｕ／Ｃｒ積層３２を形成する。一例として、Ｃｒ層及びＣｕ層の厚さは、それぞれ３０ｎｍ及び３００ｎｍとすることができる。
【００５６】
図１０（Ｂ）の工程では、Ｃｕ／Ｃｒ積層３２の上に孔Ｏ１〜Ｏ６を有するレジスト層３３をホトリソグラフィ処理により形成する。孔Ｏ１〜Ｏ６は、いずれも所望の嵌合突起に対応するもので、平面形状を例えば５０μｍ角の方形状とすることができる。レジスト層３３の厚さは、８０μｍ程度とすることができる。
【００５７】
図１０（Ｃ）の工程では、基板３０の上面にＮｉ−Ｆｅ合金のオーバーフローメッキ処理を施すことにより孔Ｏ１〜Ｏ６及びレジスト層３３を覆うように１５０μｍ程度の厚さのＮｉ−Ｆｅ合金層３４を形成する。合金層３４は、下面に孔Ｏ１〜Ｏ６にそれぞれ対応する嵌合突起Ｐ１１〜Ｐ１６を有するように形成される。この後、合金層３４の表面を１０μｍ程度研磨することにより合金層３４の表面を平坦化する。
【００５８】
次に、孔Ｏ１〜Ｏ３の上方の光ファイバ保持部に対応するライン・スペース部３６Ａと孔Ｏ４〜Ｏ６の上方の光ファイバ保持部に対応するライン・スペース部３６Ｂとを有するレジスト層３６を合金層３４の上にホトリソグラフィ処理により形成する。ライン・スペース部３６Ａにおいては、図１１（Ｄ）及び図１２に示すファイバ整列層３８Ａ，３８Ａ１〜３８Ａ８が得られるように複数の細長いレジスト層が並列的に形成され、ライン・スペース部３６Ｂにおいても、ライン・スペース部３６Ａと同様にレジスト層が並列的に形成される。
【００５９】
図１１（Ｄ）の工程では、ライン・スペース部３６Ａ，３６Ｂを有するレジスト層３６をマスクとしてＮｉ−Ｆｅ合金の選択メッキ処理を行なうことにより７０μｍ程度の厚さを有するファイバ整列層３８Ａ，３８Ｂをそれぞれライン・スペース部３６Ａ，３６Ｂに形成する。ライン・スペース部３６Ａにおいては、図１２に示すようにファイバ整列層３８Ａから紙面の奥方向にファイバ整列層３８Ａ８，３８Ａ７…３８Ａ１が並ぶように形成され、ライン・スペース部３６Ｂにおいても、ファイバ整列層３８Ｂから紙面の奥方向にライン・スペース部３６Ａと同様に８つのファイバ整列層が並べて形成される。
【００６０】
図１１（Ｅ）の工程では、レジスト層３６とライン・スペース部３６Ａ，３６Ｂのレジスト層とを除去する。そして、基板３０、Ｃｕ／Ｃｒ積層３２及びＮｉ−Ｆｅ合金層３４の積層体に対してダイシング刃ＢＬによりダイシング処理を施すことにより該積層体を所定の光ファイバホルダ領域毎にチップ化する。３０Ａは、チップ化された基板であり、３４Ａは、チップ化された基板３０Ａ上のＮｉ−Ｆｅ合金層からなる光ファイバホルダである。
【００６１】
この後、各チップ毎に薬液処理によりＣｕ／Ｃｒ積層３２を除去すると共にレジスト層３３を除去すると、図１２に示すように嵌合突起Ｐ１１〜Ｐ１３を底部に有すると共にファイバ整列層３８Ａ，３８Ａ１〜３８Ａ８を上部に有する光ファイバホルダ３４Ａが得られる。
【００６２】
光ファイバホルダ３４Ａにおいて、３８Ａ１，３８Ａ２等の隣り合うファイバ整列層間にはＦ１等の光ファイバを装填する。８本の光ファイバＦ１〜Ｆ８を装填し、整列し終わった段階で、金属板又は石英板等からなる押え板３９で光ファイバＦ１〜Ｆ８を押えて光ファイバホルダ３４Ａに固定する。この固定には、レーザー溶接、半田付け、ＵＶ（紫外線）接着剤等を使用することができる。
【００６３】
図１０〜１２では、金属層３４Ａの下面に３つの嵌合突起Ｐ１１〜Ｐ１３を形成する例を示したが、必要に応じて更に多くの嵌合突起を前述したと同様にして形成することができる。なお、Ｐ１１等の各嵌合突起の平面形状を方形状とした（各嵌合突起を角柱状とした）ときは、図１に示したＳ１等の嵌合孔の平面形状も方形状とするのが望ましい。
【００６４】
図１２に示した光ファイバアレイは、サブミクロンの精度で形成されるもので、Ｐ１１等の各嵌合突起を図１又は図３に示した実装基板１０のＳ１等の嵌合孔に嵌合させるだけで簡単に高精度の実装を達成することができる。
【００６５】
図１３は、この発明に係る実装基板の製法の一例を示すものである。
【００６６】
図１３（Ａ）の工程では、石英からなる実装基板４０の一方の主面にスパッタ法によりＮｉ−Ｆｅ合金層４２を形成する。合金層４２は、メッキ下地層として用いられるもので、１５０ｎｍ程度の厚さで形成することができる。
【００６７】
図１３（Ｂ）の工程では、図１４（Ｅ）に示す嵌合孔Ｓ１１〜Ｓ１４にそれぞれ対応するレジスト層Ｋ５１〜Ｋ５４を含むレジスト群と、嵌合孔Ｓ１５〜Ｓ１８にそれぞれ対応するレジスト層Ｋ５５〜Ｋ５８を含むレジスト群とをＮｉ−Ｆｅ合金層４２の上に所定の間隔を隔ててホトリソグラフィ処理により形成する。
Ｋ５１等の各レジスト層は、Ｓ１１等の各嵌合孔が開口端に近づくにつれてサイズを増大するのを可能にするために形成されるもので、Ｓ１１等の各嵌合孔の嵌合部のサイズより若干大きなサイズで形成される。
【００６８】
図１３（Ｃ）の工程では、ホトリソグラフィ処理によりレジスト層Ｋ５１〜Ｋ５４の上にそれぞれレジスト層Ｋ６１〜Ｋ６４を形成すると共にレジスト層Ｋ５５〜Ｋ５８の上にそれぞれレジスト層Ｋ６５〜Ｋ６８を形成する。Ｋ６１等の各レジスト層は、Ｓ１１等の各嵌合孔に対応するもので、Ｓ１１等の各嵌合孔の嵌合部に相当するサイズで形成される。
【００６９】
図１４（Ｄ）の工程では、レジスト層Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理を行なうことによりＮｉ−Ｆｅ合金からなる金属層４４をＮｉ−Ｆｅ合金層（メッキ下地層）４２の上に形成する。金属層４４の厚さは、５０μｍ程度にすることができる。
【００７０】
図１４（Ｅ）の工程では、レジスト層Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８を除去して金属層４４に嵌合孔Ｓ１１〜Ｓ１８を付与する。Ｓ１１等の各嵌合孔は、Ｋ６１等の各レジスト層の周囲にＫ５１等各レジスト層が存在してメッキの成長を遅らせるため、開口端に近づくにつれてサイズが増大するように形成される。
【００７１】
図１４（Ｆ）の工程では、実装基板４０に各種の光部品を装填する。一例として、光ファイバアレイ１４は、光ファイバホルダＦＨの上部にて光ファイバＦ０を複数保持するもので、ホルダＦＨの底部には嵌合突起Ｐ２１〜Ｐ２４が設けられている。嵌合突起Ｐ２１〜Ｐ２４を嵌合孔Ｓ１５〜Ｓ１８にそれぞれ嵌合させることにより光ファイバアレイ１４を実装基板４０に実装することができる。
【００７２】
図１４（Ｆ）に示す実装構造にあっては、Ｓ１５等の各嵌合孔の深さに比べてＰ２１等の各嵌合突起の突出長を大きく設定してあるので、金属層４４のメッキ厚さのばらつきの影響を受けることなく、Ｎｉ−Ｆｅ合金層４２の表面を基準として光部品間の光軸調整を行なうことができる。
【００７３】
図１５は、この発明に係る光ファイバアレイの他の例を示すもので、図１２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００７４】
図１５の光ファイバアレイの特徴は、図１２で示したように金属層３４Ａの下面に嵌合突起Ｐ１１〜Ｐ１３を設ける代りに、金属層３４Ａの下面に嵌合孔Ｎ１〜Ｎ４を設けた点にある。
【００７５】
図１５に示した光ファイバアレイを得るためには、図１０〜１２に関して前述した製法に若干の変更を加えればよい。すなわち、図１０（Ｂ）の工程では、Ｃｕ／Ｃｒ積層３２の上にレジスト層Ｍ１〜Ｍ４，Ｍ５〜Ｍ８をホトリソグラフィ処理により形成する。レジスト層Ｍ１〜Ｍ４は、所望の４つの嵌合孔に対応したもので、いずれも平面形状が方形状のレジスト層からなっている。レジスト層Ｍ１，Ｍ４，Ｍ５，Ｍ８のいずれについても、１つの側部を破線で示す。Ｍ１等の各レジスト層の平面的に見たサイズは、５０μｍ角とすることができ、各レジスト層の厚さは、８０μｍ程度とすることができる。レジスト層Ｍ５〜Ｍ８も、レジスト層Ｍ１〜Ｍ４と同様に形成される。この後は、図１０（Ｃ）〜図１２の工程を前述したと同様に実行する。
【００７６】
図１６は、図１５の光ファイバアレイを実装基板に装着した状態を示すもので、図１５と同様の部分には同様の符号を付してある。
【００７７】
実装基板５０は、石英、シリコン又はステンレススチール等からなるもので、その一方の主面には、Ｎｉ−Ｆｅ合金等からなる金属層５２が形成されている。
金属層５２の上には、金属層３４Ａの嵌合孔Ｎ１〜Ｎ４にそれぞれ対応する嵌合突起Ｐ３１〜Ｐ３４が形成されている。Ｐ３１等の各嵌合突起は、先端に近づくにつれてサイズが減少するように形成される。このようにすると、嵌合が容易となり、精密な嵌合が可能となる。
【００７８】
図１５の光ファイバアレイは、サブミクロンの精度で形成されるもので、Ｎ１等の嵌合孔を実装基板５０のＰ３１等の嵌合突起に嵌合させるだけに簡単に高精度の実装を達成することができる。
【００７９】
図１７〜１９は、この発明に係る実装基板の製法の他の例を示すもので、この製法では、図１６に示したのと同様の嵌合突起を有する実装基板が得られる。
【００８０】
図１７の工程では、石英からなる実装基板５０の一方の主面に例えばスパッタ法によりＮｉ−Ｆｅ合金を堆積してメッキ下地層としての金属層（Ｎｉ−Ｆｅ合金層）５２を形成する。金属層５２の厚さは、１５０ｎｍ程度とすることができる。次に、金属層５２の上には、図１９の嵌合突起Ｐ３１〜Ｐ３４にそれぞれ対応する孔ｅ１〜ｅ４を有するレジスト層５４をホトリソグラフィ処理により形成する。ｅ１等の各孔は、金属層（メッキ下地層）５２の一部を露呈するもので、Ｐ３１等の各嵌合突起の嵌合部より若干小さいサイズで形成される。
【００８１】
この後、図１９の嵌合突起Ｐ３１〜Ｐ３４にそれぞれ対応する孔Ｅ１〜Ｅ４を有するレジスト層５６をホトリソグラフィ処理により形成する。Ｅ１等の各孔は、ｅ１等の各孔とその周囲のレジスト部分（レジスト層５４の一部）とを露呈するもので、Ｐ３１等の各嵌合突起の嵌合部に相当するサイズで形成される。
【００８２】
図１８の工程では、レジスト層５４，５６をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりＮｉ−Ｆｅ合金からなる嵌合突起Ｐ３１〜Ｐ３４を形成する。Ｐ３１等の各嵌合突起は、ｅ１等の各孔の周囲にレジスト層５４の一部が環状をなすように存在してメッキの成長を遅らせるため、先端に近づくにつれてサイズが減少するように形成される。
【００８３】
図１９の工程では、レジスト層５４，５６を除去する。この結果、嵌合突起Ｐ３１〜Ｐ３４を有する実装基板５０が得られる。
【００８４】
図２０〜２２は、この発明に係る実装基板の更に他の例を示すもので、この製法では、図１６に示したものとは異なる嵌合突起を有する実装基板が得られる。
【００８５】
図２０の工程では、石英からなる実装基板５０の一方の主面にメッキ下地層としての金属層５２ａ〜５２ｄを形成する。金属層５２ａ〜５２ｄは、図２２の嵌合突起Ｐ４１〜Ｐ４４にそれぞれ対応するもので、例えば金属層５２ａ〜５２ｄにそれぞれ対応する４つの孔を有するレジスト層を基板表面に形成した後、スパッタ法によりＮｉ−Ｆｅ合金を堆積し、レジスト層をその上のＮｉ−Ｆｅ合金層と共に除去（リフトオフ）し、残存するＮｉ−Ｆｅ合金層により形成することができる。５２ａ等の各金属層は、Ｐ４１等の各嵌合突起の嵌合部より若干小さいサイズで形成される。
【００８６】
次に、基板５０の一方の主面には、図２２の嵌合突起Ｐ４１〜Ｐ４４にそれぞれ対応する孔Ｅ１１〜Ｅ１４を有するレジスト層５８をホトリソグラフィ処理により形成する。Ｅ１１等の各孔は、５２ａ等の各金属層とその周囲の基板表面部分とを露呈するもので、Ｐ４１等の各嵌合突起の嵌合部に相当するサイズで形成される。
【００８７】
図２１の工程では、レジスト層５８をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりＮｉ−Ｆｅ合金からなる嵌合突起Ｐ４１〜Ｐ４４を形成する。Ｐ４１等の各嵌合突起は、５２ａ等の各金属層（メッキ下地層）の周囲に基板表面部分が環状に露呈してメッキの成長を遅らせるため、先端に近づくにつれてサイズが減少するように形成される。
【００８８】
図２２の工程では、レジスト層５８を除去する。この結果、嵌合突起Ｐ４１〜Ｐ４４を有する実装基板５０が得られる。この実装基板５０は、図１６に関して前述した実装基板５０と同様にして簡単且つ高精度の実装が可能である。
【００８９】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。
【００９０】
（１）図１３，１４に示した実装基板の製法においては、Ｓ１１〜Ｓ１４等の嵌合孔を図２０〜２２に示した製法の応用により形成してもよい。
【００９１】
（２）レンズ配置、光ファイバ配置、嵌合孔配置及び嵌合突起配置については、一次元配置を例示したが、二次元配置にしてもよい。
【００９２】
【発明の効果】
以上のように、この発明によれば、実装基板の一方の主面において複数の光部品を凹凸嵌合により位置決めし、実装するようにしたので、簡単に高精度の光学系を実現できる効果が得られる。また、高度な位置調整設備や複雑なアライメントフィードバックを必要としないので、短時間且つ低コストで実装を行なえる利点もある。
【００９３】
その上、基板及び金属層の上面を利用して多層的に光部品を配置するようにしたので、限られた実装面内において高度の機能を有する光学系を実現できる効果も得られる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る光部品実装構造を示す断面図である。
【図２】図１の光部品実装構造を示す斜視図である。
【図３】この発明の他の実施形態に係る光部品実装構造を示す断面図である。
【図４】この発明に係るマイクロレンズアレイの製法の一例を示すもので、（Ａ）は、レジスト層形成工程及びレジストリフロー工程を示す断面図、（Ｂ）は、レンズ形成工程を示す断面図、（Ｃ）は、レジスト層形成工程を示す断面図である。
【図５】図４（Ｃ）の工程に続く工程を示すものであって、（Ｄ）は、Ｃｕ／Ｃｒ積層形成工程を示す断面図、（Ｅ）は、リフトオフ工程、レジスト層形成工程及びＮｉ−Ｆｅ合金層形成工程を示す断面図、（Ｆ）は、リフトオフ工程及びレジスト層形成工程を示す断面図である。
【図６】図５（Ｆ）の工程に続く工程を示すものであって、（Ｇ）は、レジスト層形成工程を示す断面図、（Ｈ）は、選択メッキ工程を示す断面図、（Ｉ）は、ダイシング工程を示す断面図である。
【図７】図６（Ｉ）の基板の上面図である。
【図８】図６（Ｉ）のダイシング工程の後、チップ分離処理を施して得られたマイクロレンズアレイを示す断面図である。
【図９】図８のマイクロレンズアレイの上面図である。
【図１０】この発明に係る光ファイバアレイの製法の一例を示すもので、（Ａ）は、Ｃｕ／Ｃｒ積層形成工程を示す断面図、（Ｂ）は、レジスト層形成工程を示す断面図、（Ｃ）はオーバーメッキ工程及びレジスト層形成工程を示す断面図である。
【図１１】図１０（Ｃ）の工程に続く工程を示すもので、（Ｄ）は、選択メッキ工程を示す断面図、（Ｅ）は、レジスト除去工程及びダイシング工程を示す断面図である。
【図１２】図１１（Ｅ）の工程の後、Ｃｕ／Ｃｒ積層除去処理及びレジスト除去処理を施して得られた基板を用いて光ファイバアレイを構成する様子を示す斜視図である。
【図１３】この発明に係る実装基板の製法の一例を示すもので、（Ａ）は、Ｎｉ−Ｆｅ合金層形成工程を示す断面図、（Ｂ）は、レジスト層形成工程を示す断面図、（Ｃ）は、レジスト層形成工程を示す断面図である。
【図１４】図１３（Ｃ）の工程に続く工程を示すもので、（Ｄ）は、選択メッキ工程を示す断面図、（Ｅ）は、レジスト除去工程を示す断面図、（Ｆ）は、光部品装填工程を示す断面図である。
【図１５】光ファイバアレイの他の例を示す斜視図である。
【図１６】図１５の光ファイバアレイを実装基板に装着した状態を示す断面図である。
【図１７】この発明に係る実装基板の製法の他の例におけるＮｉ−Ｆｅ合金層形成工程及びレジスト層形成工程を示す断面図である。
【図１８】図１７の工程に続く選択メッキ工程を示す断面図である。
【図１９】図１８の工程に続くレジスト除去工程を示す断面図である。
【図２０】この発明に係る実装基板の製法の更に他の例におけるＮｉ−Ｆｅ合金層形成工程及びレジスト層形成工程を示す断面図である。
【図２１】図２０の工程に続く選択メッキ工程を示す断面図である。
【図２２】図２１の工程に続くレジスト除去工程を示す断面図である。
【符号の説明】
１０，４０，５０：実装基板、１２，１２’，４４，５２，５２ａ〜５２ｄ：金属層、１４：光ファイバアレイ、１６，１６’：マイクロレンズアレイ、１７：光導波路、２０，３０：石英基板、２０Ａ，３０Ａ：チップ化された基板、２２，２２ａ，３２：Ｃｕ／Ｃｒ積層、２４，２４ａ，３４，：Ｎｉ−Ｆｅ合金層、２６ａ〜２６ｈ，３６，４４，４６，５４，５６，５８，Ｋ１１〜Ｋ１８，Ｋ２１〜Ｋ２３，Ｋ３１〜Ｋ３３，Ｋ４１〜Ｋ４７，Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８，Ｍ１〜Ｍ８：レジスト層、２８：支持枠、２８Ａ：透光窓、３４Ａ：光ファイバホルダ、３８Ａ，３８Ａ１〜３８Ａ８，３８Ｂ：ファイバ整列層、３９：押え板、Ｓ０〜Ｓ６，Ｓ１１〜Ｓ１８，Ｎ１〜Ｎ４：嵌合孔、Ｐ１，Ｐ２，Ｐ１１〜Ｐ１３，Ｐ２１〜Ｐ２４，Ｐ３１〜Ｐ３４，Ｐ４１〜Ｐ４４，Ｑ０〜Ｑ４，Ｒ１，Ｒ２，Ｔ１，Ｕ１，Ｕ２：嵌合突起、Ｆ０〜Ｆ８：光ファイバ、Ｌ１〜Ｌ８，Ｌ１１〜Ｌ１８，Ｌ５１，Ｌ５２：レンズ、ＢＬ：ダイシング刃。
【発明の属する技術分野】
この発明は、複数の光部品を用いて光学系を構成するに好適な光部品実装構造とその製法に関するものである。
【０００２】
【従来の技術】
従来、シリコン基板等の実装基板上に光半導体素子、光導波路等の複数の光部品を実装する方法としては、予めホトリソグラフィ処理により実装基板及び各光部品の対向面に位置合せマークを形成しておき、画像認識により位置合せマークを認識して実装基板上で各光部品を位置決めし、このような位置決め状態において各光部品を半田又は接着材により実装基板に固定するものが知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−３５６２４５号公報
【０００４】
【発明が解決しようとする課題】
上記した従来技術によると、ホトリソグラフィ処理により形成した位置合せマークを用いて位置決めを行なうので、実装面での位置決め精度としては、１μｍ以内の精度を確保することができる。しかしながら、次の（イ），（ロ）のような問題点がある。
【０００５】
（イ）画像認識により位置合せマークを検出するには、実装基板又は光部品のいずれかが透明材である必要がある。また、実装基板、光部品及び位置合せマークについては、光学的なコントラストが得られる材料組合せを選定する必要がある。さらに、ホトリソグラフィ処理により位置合せマークを形成するには、実装基板や光部品がウェハ状態で取扱えることが必要である。従って、実装基板や光部品の材料、厚さ、形状等によっては、位置合せマークの検出が困難となる事態が生ずる。
【０００６】
（ロ）位置合せマークの検出結果をフィードバックしながら位置決めを行なうため、高度の位置調整設備が必要であり、実装に要する時間とコストが増大する。
【０００７】
この発明の目的は、複数の光部品の位置決めを高精度且つ簡単になしうる新規な光部品実装構造とその製法を提供することにある。
【０００８】
【課題を解決するための手段】
この発明に係る第１の光部品実装構造は、
光部品位置決め用の複数の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた嵌合凸部を前記複数の嵌合凹部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えたものである。
【０００９】
第１の光部品実装構造によれば、実装基板の複数の嵌合凹部及び各光部品の嵌合凸部は、いずれも薄膜プロセスにより形成可能であり、位置精度及び寸法精度としては、サブミクロンの精度が得られる。従って、実装基板上で各光部品の嵌合凸部を対応する嵌合凹部に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行い、実装を達成することができる。この精度は、光学系を構成する上で支障がない精度である。
【００１０】
この発明に係る第２の光部品実装構造は、
実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の複数の嵌合凸部と、
各々の底部に設けられた嵌合凹部を前記複数の嵌合凸部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えたものである。
【００１１】
第２の光部品実装構造によれば、実装基板上の複数の嵌合凸部及び各光部品の嵌合凹部は、いずれも薄膜プロセスにより形成可能であり、位置精度及び寸法精度としては、サブミクロンの精度が得られる。従って、実装基板上で各光部品の嵌合凹部を対応する嵌合凸部に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行ない、実装を達成することができる。
【００１２】
この発明に係る光部品実装構造の製法は、
光部品位置決め用の複数の嵌合凹部（又は嵌合凸部）を実装基板の一方の主面に薄膜プロセスにより形成する工程と、
複数の光部品のうちの各光部品毎にその底部に嵌合凸部（又は嵌合凹部）を薄膜プロセスにより形成する工程と、
前記複数の光部品の嵌合凸部（又は嵌合凹部）を前記実装基板の複数の嵌合凹部（又は嵌合凸部）にそれぞれ嵌合させることにより前記複数の光部品を含む光学系を構成する工程と
を含むものである。この製法は、前述した第１又は第２の光部品実装構造を製作するのに適している。各光部品の底部に嵌合凸部（又は嵌合凹部）を形成する工程は、実装基板の一方の主面に嵌合凹部（又は嵌合凸部）を形成する工程の前でもよく、あるいは実装基板の一方の主面に嵌合凹部（又は嵌合凸部）を形成する工程と並行的に実行してもよい。
【００１３】
この発明の光部品実装構造の製法によれば、実装基板の複数の嵌合凹部（又は嵌合凸部）と各光部品の嵌合凸部（又は嵌合凹部）とを薄膜プロセスにより形成するので、各嵌合凹部及び各嵌合凸部をサブミクロンの精度で形成可能である。
従って、実装基板上で各光部品の嵌合凸部（又は嵌合凹部）を対応する嵌合凹部（又は嵌合凸部）に嵌合させるだけで簡単に１μｍ以下の高精度で位置決めを行ない、実装を達成することができる。
【００１４】
この発明に係る第３の光部品実装構造は、
光部品位置決め用の第１〜第３の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた第１及び第２の嵌合凸部を前記第１及び第２の嵌合凹部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凸部を前記第３の嵌合凹部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合したものである。
【００１５】
第３の光部品実装構造によれば、実装基板上で第１〜第３の嵌合凹部に第１，第２の光部品の第１，第２の嵌合凸部及び金属層の第３の嵌合凸部をそれぞれ嵌合させて実装を行なうので、第１の光部品実装構造に関して前述したと同様に簡単に高精度の実装を達成することができる。また、金属層には第３の光部品を装着すると共に、第２の光部品により第１及び第３の光部品を光学的に結合するようにしたので、基板及び金属層の上面を利用して複雑で高度の機能を持った光学系（光モジュール）を実現することができる。
【００１６】
この発明に係る第４の光部品実装構造は、
実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の第１〜第３の嵌合凸部と、
各々の底部に設けられた第１及び第２の嵌合凹部を前記第１及び第２の嵌合凸部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凹部を前記第３の嵌合凸部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合したものである。
【００１７】
第４の光部品実装構造によれば、実装基板上で第１〜第３の嵌合凸部に第１，第２の光部品の第１，第２の嵌合凹部及び金属層の第３の嵌合凹部をそれぞれ嵌合させて実装を行なうので、第２の光部品実装構造に関して前述したと同様に簡単に高精度の実装を達成することができる。また、金属層には第３の光部品を装着すると共に、第２の光部品により第１及び第３の光部品を光学的に結合するようにしたので、基板及び金属層の上面を利用して複雑で高度の機能を持った光学系を実現することができる。
【００１８】
第３又は第４の光部品実装構造において、前記所定の位置に設けた嵌合凹部（又は嵌合凸部）と前記第３の光部品の底部に設けた嵌合凸部（又は嵌合凹部）との嵌合により前記第３の光部品の実装を達成してもよい。このようにすると、第３の光部品を簡単に高精度で位置決めして実装することができる。
【００１９】
この発明に係る光部品実装構造及びその製法において、嵌合凹部としては、嵌合孔又は嵌合溝のいずれを用いてもよく、嵌合凸部としても、嵌合孔又は嵌合溝に適合するものを用いることができる。
【００２０】
【発明の実施の形態】
図１，２は、この発明の一実施形態に係る光部品実装構造を示すもので、図１は、図２の光ファイバＦ５及びレンズＬ５に沿う断面を示している。
【００２１】
実装基板１０は、シリコン、石英又はステンレススチール等からなるもので、その一方の主面には、Ｎｉ−Ｆｅ合金等からなる金属層１２がメッキ処理等を含む薄膜プロセスにより形成されている。金属層１２は、平面形状が例えば円形状である多数の嵌合孔を有するように形成される。図１には、便宜上、金属層１２の多数の嵌合孔のうちの６個の嵌合孔Ｓ１〜Ｓ６を示す。Ｓ１等の多数の嵌合孔の位置は、光ファイバアレイ１４、マイクロレンズアレイ１６等の光部品を用いて所望の光学系を構成する際に各々の光部品を配置すべき設計位置に対応して決定される。Ｓ１等の各嵌合孔は、開口端に近づくにつれてサイズ（直径）が増大するように形成される。このようにすると、嵌合が容易となり遊びを少なくして精密な嵌合を達成できる。
【００２２】
一例として、基板１０を石英基板で構成する場合、基板１０の厚さＡは１２５０μｍ、金属層１２の厚さＢは５０μｍ、Ｓ１等の各嵌合孔の直径は５０．３μｍとすることができる。Ｓ１等の各嵌合孔の平面形状は、円形状に限らず、楕円形状、細長形状、多角形状等であってもよい。また、光部品１個あたりの嵌合孔設置数は、１又は複数個とすることができ、１個とするときは回転しない形状とすればよい。
【００２３】
光ファイバアレイ１４は、８つの光ファイバ保持孔が並設された光ファイバホルダＦＨと、このホルダＦＨの８つの光ファイバ保持孔にそれぞれ保持された８本のシングルモードの光ファイバＦ１〜Ｆ８と、ホルダＦＨの底部に設けられた複数の嵌合突起とを備えている。図１には、便宜上、ホルダＦＨの複数の嵌合突起のうちの２つの嵌合突起Ｐ１，Ｐ２を示す。嵌合突起Ｐ１，Ｐ２は、いずれもＮｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ１，Ｓ２にそれぞれ嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、ホルダＦＨに設けられたＰ１，Ｐ２以外の嵌合突起についても同様である。一例として、ホルダＦＨの長さＣは２０００μｍ、ホルダＦＨの厚さＤは６００μｍ、Ｆ５等の各光ファイバの中心（光軸）とホルダＦＨの底面との間の距離Ｅは３００μｍとすることができる。
【００２４】
マイクロレンズアレイ１６は、光ファイバアレイ１４からの射出光を受取るもので、石英等からなる透光基板ＢＰと、この基板ＢＰの一方の主面に並設された８つの凸状レンズＬ１〜Ｌ８と、透光窓ＬＰにてレンズＬ１〜Ｌ８を露呈するように基板ＢＰに装着され、底部に複数の嵌合突起を有する支持枠ＳＦとを備えている。図１には、便宜上、支持枠ＳＦの複数の嵌合突起のうちの１つの嵌合突起Ｑ１を示す。嵌合突起Ｑ１は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ３に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、支持枠ＳＦに設けられたＱ１以外の嵌合突起について同様である。基板ＢＰの他方の主面（光ファイバアレイ１４の光射出面に対向する主面）には、反射戻り光を抑制するため斜め研磨が施されている。基板ＢＰの他方の主面における光軸位置と光ファイバアレイ１４の光射出面との間の間隔Ｆは、３００μｍとすることができる。
【００２５】
前述したようにＳ１等の各嵌合孔の平面形状を円形状とし、各嵌合孔の直径を５０．３μｍとした場合、Ｐ１，Ｐ２，Ｑ１等の各嵌合突起を円柱状とし、各嵌合突起の直径を５０μｍとすることができる。各嵌合孔の位置精度及び寸法精度と各嵌合突起の位置精度及び寸法精度とは、いずれも薄膜プロセスで使用する縮小投影露光装置のアライメント精度に等しいため、０．１〜０．２μｍの精度とすることができる。
【００２６】
実装基板１０に光部品を実装する際には、光ファイバアレイ１４のＰ１，Ｐ２等の嵌合突起をＳ１，Ｓ２等の嵌合孔に嵌合し、マイクロレンズアレイ１６のＱ１等の嵌合突起をＳ３等の嵌合孔に嵌合する。このように嵌合するだけで簡単に１μｍ以下の高精度でアレイ１４、１６等の光部品を実装基板１０上に位置決めし、実装することができる。
【００２７】
この後は、必要に応じて各光部品を金属層１２に固定する作業を行なうことができる。この場合、Ｐ１等の各嵌合突起が金属製であるため、半田付け、レーザー（例えばＹＡＧ［Ｙｔｔｒｉｕｍ Ａｌｍｉｎｉｕｍ Ｇａｒｎｅｔ］レーザー）溶接等の信頼性の高い固定手段を用いることができる。
【００２８】
図１，２に示す光学系では、光ファイバアレイ１４の例えば光ファイバＦ５から射出した光は、マイクロレンズアレイ１６のレンズＬ５でコリメート（平行光化）される。このような動作は、Ｆ５以外の光ファイバＦ１〜Ｆ４，Ｆ６〜Ｆ８の射出光についても同様である。
【００２９】
図１，２の実施形態によれば、簡単に高精度の実装を行なうことができ、実装に要する時間とコストを大幅に低減することができる。
【００３０】
図３は、この発明の他の実施形態に係る光部品実装構造を示すもので、図１，２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００３１】
マイクロレンズアレイ１６は、図１に示したマイクロレンズアレイ１６とは透光基板ＢＰの一方の主面にＬ５等の８個の凸状レンズを並設する代りにＬ５１等の８個の凹状レンズを並設した点のみを異にするものである。
【００３２】
光導波路１７は、マイクロレンズアレイ１６からの射出光を受取るもので、マイクロレンズアレイ１６の８個の凹状レンズにそれぞれ対応した８本のコア（導光路）を有する。光導波路１７の底部には複数の嵌合突起が設けられている。図３には、便宜上、光導波路１７の複数の嵌合突起のうちの２つの嵌合突起Ｕ１，Ｕ２を示す。嵌合突起Ｕ１，Ｕ２は、いずれもＮｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ４，Ｓ５にそれぞれ嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、光導波路１７に設けられたＵ１，Ｕ２以外の嵌合突起についても同様である。
【００３３】
Ｎｉ−Ｆｅ合金等からなる金属層１２’は、金属層１２と同様に多数の嵌合孔を有するもので、メッキ処理等を含む薄膜プロセスにより形成される。図３には、便宜上、金属層１２’の多数の嵌合孔のうちの１つの嵌合孔Ｓ０を示す。Ｓ０等の多数の嵌合孔の位置は、マイクロレンズアレイ１６’等の複数の光部品を用いて所望の光学系を構成する際に各々の光部品を配置すべき設計位置に対応して決定される。Ｓ０等の各嵌合孔は、開口端に近づくにつれてサイズ（直径）が増大するように形成される。このようにすると、嵌合が容易となり、精密な嵌合が可能になる。
【００３４】
金属層１２’の底部には、複数の嵌合突起が設けられている。図３では、便宜上、金属層１２’の複数の嵌合突起のうちの１つの嵌合突起Ｔ１を示す。嵌合突起Ｔ１は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ６に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、金属層１２’に設けられたＴ１以外の嵌合突起についても同様である。
【００３５】
マイクロレンズアレイ１６’は、光導波路１７からの射出光を受取るもので、石英等からなる透光基板ＢＰ’と、この基板ＢＰ’の一方の主面に並設された８つの凸状レンズと、透光窓ＬＰ’にて８つの凸状レンズを露呈するように基板ＢＰ’に装着され、底部に複数の嵌合突起を有する支持枠ＳＦ’とを備えている。図３には、便宜上、８つに凸状レンズのうちの１つのレンズＬ５２を示すと共に、複数の嵌合突起のうちの１つの嵌合突起Ｑ０を示す。
【００３６】
レンズＬ５２は、マイクロレンズアレイ１６のレンズＬ５１に対応するものである。嵌合突起Ｑ０は、Ｎｉ−Ｆｅ合金等の金属からなるもので、嵌合孔Ｓ０に嵌合可能なサイズ及び形状を有するように薄膜プロセスにより形成される。このことは、支持枠ＳＦ’に設けられたＱ０以外の嵌合突起についても同様である。
基板ＢＰ’の他方の主面（光導波路１７の光射出面に対向する主面）は、傾斜のない平坦面としたが、マイクロレンズアレイ１６の基板ＢＰと同様に斜め研磨を施してもよい。
【００３７】
一例として、Ｓ０，Ｓ４〜Ｓ６等の各嵌合孔の平面形状を円形状とし、各嵌合孔の直径を５０．３μｍとした場合、Ｑ０，Ｕ１，Ｕ２，Ｔ１等の各嵌合突起を円柱状とし、各嵌合突起の直径を５０μｍとすることができる。各嵌合孔の位置精度及び寸法精度と各嵌合突起の位置精度及び寸法精度とは、図１の実施形態に関して前述したと同様にいずれも０．１〜０．２μｍの精度とすることができる。なお、各嵌合孔の平面形状が円形状に限定されないことは前述した通りである。
【００３８】
実装基板１０に光部品を実装する際には、光導波路１７のＵ１，Ｕ２等の嵌合突起をＳ４，Ｓ５等の嵌合孔に嵌合し、金属層１２’のＴ１等の嵌合突起をＳ６等の嵌合孔に嵌合し、マイクロレンズアレイ１６’のＱ０等の嵌合突起をＳ０等の嵌合孔に嵌合する。また、金属層１２’において、図示しない１又は複数の嵌合孔には、図示しない１又は複数の光部品の嵌合突起をそれぞれ嵌合する。予め光部品を嵌合により装着した金属層１２’を金属層１２に嵌合により装着してもよい。このように嵌合するだけで簡単に１μｍ以下の高精度で光導波路１７、マイクロレンズアレイ１６’等の光部品を実装基板１０上で多層的に位置決めし、実装することができる。実装作業の後は、前述したと同様に固定作業を行なうことができる。
【００３９】
図３の実施形態によれば、図１，２の実施形態と同様に簡単に高精度の実装を行なうことができる。その上、限られた実装面内において多層的に光部品の実装を行なうことができるので、小型で高機能の光学系を実現できる利点もある。
【００４０】
図３に示す光学系では、光ファイバアレイ１４の例えば光ファイバＦ５から射出した光は、マイクロレンズアレイ１６のレンズＬ５１で集光され、光導波路１７にて対応するコアを介してマイクロレンズアレイ１６’のレンズＬ５２でコリメートされる。このような動作は、Ｆ５以外の光ファイバからの射出光についても同様である。
【００４１】
図４〜９は、この発明に係るマイクロレンズアレイの製法の一例を示すものである。
【００４２】
図４（Ａ）の工程では、石英基板２０の一方の主面に所定のマイクロレンズアレイ領域毎に４つの凸状レンズにそれぞれ対応する４つのレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、１つのマイクロレンズアレイのためのレジスト層Ｋ１１〜Ｋ１４が形成される。また、レジスト層Ｋ１１〜Ｋ１４の左隣りには、他のマイクロレンズアレイのためのレジスト層Ｋ１５，Ｋ１６等が形成され、レジスト層Ｋ１１〜Ｋ１４の右隣りには、更に他のマイクロレンズアレイのためのレジスト層Ｋ１７，Ｋ１８等が形成される。そして、レジスト層Ｋ１１〜Ｋ１８にリフローのための熱処理を施して各レジスト層が球面状凸部をなすようにする。
【００４３】
図４（Ｂ）の工程では、レジスト層Ｋ１１〜Ｋ１８及び基板２０の表面にエッチング処理を施してレジスト層Ｋ１１〜Ｋ１８のレンズパターンを基板２０の表面に転写することによりレジスト層Ｋ１１〜Ｋ１８にそれぞれ対応する凸状レンズＬ１１〜Ｌ１８を基板２０の表面に形成する。このとき形成されるレンズＬ１１〜Ｌ１８の平面配置パターンは、図７に示されている。図４（Ｂ）は、図７のＸ−Ｘ’線断面に対応している。
【００４４】
図４（Ｃ）の工程では、基板２０の上面にマイクロレンズアレイ領域毎に４個のレンズを覆うようにリフトオフ用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ２１が形成される。また、レンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ２２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ２３が形成される。
【００４５】
図５（Ｄ）の工程では、基板２０の上面にスパッタ法により順次にＣｒ層及びＣｕ層を堆積してＣｕ／Ｃｒ積層（Ｃｒ層にＣｕ層を重ねた積層）を形成する。このとき形成されるＣｕ／Ｃｒ積層のうち、レジスト層Ｋ２１〜Ｋ２３上に堆積される積層には符号２２を付し、基板２０の表面に堆積される積層には符号２２ａを付す。Ｃｕ／Ｃｒ積層２２ａは、犠牲層として用いられるもので、平面形状が長方形であるレジスト層Ｋ２１を取囲むように形成される。一例として、Ｃｒ層及びＣｕ層の厚さは、それぞれ３０ｎｍ及び３００ｎｍとすることができる。
Ｃｒ層は、Ｃｕ層の密着性を向上させるために用いられるものである。
【００４６】
図５（Ｅ）の工程では、リフトオフ処理によりレジスト層Ｋ２１〜Ｋ２３をその上のＣｕ／Ｃｒ積層２２と共に除去し、Ｃｕ／Ｃｒ積層２２ａを残存させる。
そして、基板２０の上面にマイクロレンズアレイ領域毎に４個のレンズを覆うようにリフトオフ用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ３１が形成される。また、レンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ３２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ３３が形成される。レジスト層Ｋ３１〜Ｋ３３は、Ｃｕ／Ｃｒ積層２２ａの両側に基板２０の表面部分を露呈させるよう形成される。
【００４７】
この後、基板２０の上面にスパッタ法によりＮｉ−Ｆｅ合金層を形成する。このとき形成されるＮｉ−Ｆｅ合金層のうち、レジスト層Ｋ３１〜Ｋ３３上に堆積される合金層には符号２４を付し、Ｃｕ／Ｃｒ積層２２ａを覆って基板２０の表面に堆積される合金層には符号２４ａを付す。Ｎｉ−Ｆｅ合金層２４ａは、メッキ下地層として用いられるもので、平面形状が長方形状であるレジスト層Ｋ３１を取囲むように形成される。Ｎｉ−Ｆｅ合金層２４ａの厚さは、１５０ｎｍ程度とすることができる。
【００４８】
図５（Ｆ）の工程では、リフトオフ処理によりレジスト層Ｋ３１〜Ｋ３３をその上のＮｉ−Ｆｅ合金層２４と共に除去し、Ｎｉ−Ｆｅ合金層２４ａを残存させる。そして、Ｃｕ／Ｃｒ積層２２ａとＮｉ−Ｆｅ合金層２４ａとの積層膜の上に所定のダイシング線に沿ってレジスト層２６ａ〜２６ｄ，２６ｅ〜２６ｈを図７に示すような平面パターンで形成する。レジスト層２６ａ〜２６ｈは、図６（Ｉ）のダイシング工程においてダイシング深さ方向の緩衝層として役立つものである。
【００４９】
図６（Ｇ）の工程では、基板２０の上面にメッキマスク用のレジスト層をホトリソグラフィ処理により形成する。このときのホトリソグラフィ処理では、マイクロレンズアレイ領域毎にＬ１１〜Ｌ１４等の４つのレンズを覆うようにレジスト層が形成されると共に、２６ａ，２６ｂ等の隣り合うレジスト層毎に該レジスト層間で延長するようにレジスト層が形成される。すなわち、図６（Ｇ）及び図７に示すように、レンズＬ１１〜Ｌ１４を覆うようにレジスト層Ｋ４１が形成されると共にレンズＬ１５，Ｌ１６等を覆うようにレジスト層Ｋ４２が形成され、レンズＬ１７，Ｌ１８等を覆うようにレジスト層Ｋ４３が形成される。また、レジスト層２６ａ，２６ｂ間で延長するようにレジスト層Ｋ４４が形成されると共に、レジスト層２６ｃ，２６ｄ間で延長するようにレジスト層Ｋ４５が形成される。さらに、レジスト層２６ｅ，２６ｆ間で延長するようにレジスト層Ｋ４６が形成されると共に、レジスト２６ｇ，２６ｈ間で延長するようにレジスト層Ｋ４７が形成され、レジスト層Ｋ４６，Ｋ４７は、次の工程で形成される支持枠２８に嵌合突起Ｑ１〜Ｑ４を付与するように凹部を有するパターンで形成される。レジスト層Ｋ４４〜Ｋ４７は、交点毎に連続する格子状のパターンで形成される。
【００５０】
図６（Ｈ）の工程では、レジスト層Ｋ４１〜Ｋ４７をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりマイクロレンズアレイ領域毎にＮｉ−Ｆｅ合金からなる支持枠２８をＮｉ−Ｆｅ合金層（メッキ下地層）２４ａの上に形成する。このとき、支持枠２８には、図７に示すように嵌合突起Ｑ１〜Ｑ４が付与される。
【００５１】
図６（Ｉ）の工程では、基板２０の他方の主面に対して２６ａ〜２６ｈ等の各レジスト層に沿ってダイシング刃ＢＬによりダイシング処理を施すことにより基板２０をチップ化する。２０Ａは、チップ化された基板である。このとき、２６ａ〜２６ｈ等の各レジスト層は、ダイシング刃ＢＬが支持枠２８に損傷を与えるのを防ぐ。
【００５２】
この後、図６（Ｉ）に示す構造体にチップ分離処理を施すと、図８，９に示すようなマイクロレンズアレイが得られる。図８は、図９のＹ−Ｙ’線断面に相当する。チップ分離処理では、薬液処理によりＣｕ／Ｃｒ積層（犠牲層）２２ａを除去すると共に、レジスト層２６ａ〜２６ｈ，Ｋ４１〜Ｋ４７を除去し、隣り合うチップ（チップ化された基板）間でＮｉ−Ｆｅ合金層２４ａを切断する。レジスト層Ｋ４１を除去することで支持枠２８には透光窓２８Ａが付与され、レンズＬ１１〜Ｌ１４が透光窓２８Ａから露呈される。図８において、２８ｂ，２８ｃは、図７のレジスト層２６ｂ，２６ｃにそれぞれ対応する孔である。
【００５３】
図８，９に示したマイクロレンズアレイは、サブミクロンの精度で形成されるもので、図１〜３に示したマイクロレンズアレイ１６と同様にして実装基板に簡単に且つ高精度で実装することができる。
【００５４】
図１０〜１２は、この発明に係る光ファイバアレイの製法の一例を示すものである。
【００５５】
図１０（Ａ）の工程では、石英基板３０の一方の主面にスパッタ法により順次にＣｒ層及びＣｕ層を堆積してメッキ下地層としてのＣｕ／Ｃｒ積層３２を形成する。一例として、Ｃｒ層及びＣｕ層の厚さは、それぞれ３０ｎｍ及び３００ｎｍとすることができる。
【００５６】
図１０（Ｂ）の工程では、Ｃｕ／Ｃｒ積層３２の上に孔Ｏ１〜Ｏ６を有するレジスト層３３をホトリソグラフィ処理により形成する。孔Ｏ１〜Ｏ６は、いずれも所望の嵌合突起に対応するもので、平面形状を例えば５０μｍ角の方形状とすることができる。レジスト層３３の厚さは、８０μｍ程度とすることができる。
【００５７】
図１０（Ｃ）の工程では、基板３０の上面にＮｉ−Ｆｅ合金のオーバーフローメッキ処理を施すことにより孔Ｏ１〜Ｏ６及びレジスト層３３を覆うように１５０μｍ程度の厚さのＮｉ−Ｆｅ合金層３４を形成する。合金層３４は、下面に孔Ｏ１〜Ｏ６にそれぞれ対応する嵌合突起Ｐ１１〜Ｐ１６を有するように形成される。この後、合金層３４の表面を１０μｍ程度研磨することにより合金層３４の表面を平坦化する。
【００５８】
次に、孔Ｏ１〜Ｏ３の上方の光ファイバ保持部に対応するライン・スペース部３６Ａと孔Ｏ４〜Ｏ６の上方の光ファイバ保持部に対応するライン・スペース部３６Ｂとを有するレジスト層３６を合金層３４の上にホトリソグラフィ処理により形成する。ライン・スペース部３６Ａにおいては、図１１（Ｄ）及び図１２に示すファイバ整列層３８Ａ，３８Ａ１〜３８Ａ８が得られるように複数の細長いレジスト層が並列的に形成され、ライン・スペース部３６Ｂにおいても、ライン・スペース部３６Ａと同様にレジスト層が並列的に形成される。
【００５９】
図１１（Ｄ）の工程では、ライン・スペース部３６Ａ，３６Ｂを有するレジスト層３６をマスクとしてＮｉ−Ｆｅ合金の選択メッキ処理を行なうことにより７０μｍ程度の厚さを有するファイバ整列層３８Ａ，３８Ｂをそれぞれライン・スペース部３６Ａ，３６Ｂに形成する。ライン・スペース部３６Ａにおいては、図１２に示すようにファイバ整列層３８Ａから紙面の奥方向にファイバ整列層３８Ａ８，３８Ａ７…３８Ａ１が並ぶように形成され、ライン・スペース部３６Ｂにおいても、ファイバ整列層３８Ｂから紙面の奥方向にライン・スペース部３６Ａと同様に８つのファイバ整列層が並べて形成される。
【００６０】
図１１（Ｅ）の工程では、レジスト層３６とライン・スペース部３６Ａ，３６Ｂのレジスト層とを除去する。そして、基板３０、Ｃｕ／Ｃｒ積層３２及びＮｉ−Ｆｅ合金層３４の積層体に対してダイシング刃ＢＬによりダイシング処理を施すことにより該積層体を所定の光ファイバホルダ領域毎にチップ化する。３０Ａは、チップ化された基板であり、３４Ａは、チップ化された基板３０Ａ上のＮｉ−Ｆｅ合金層からなる光ファイバホルダである。
【００６１】
この後、各チップ毎に薬液処理によりＣｕ／Ｃｒ積層３２を除去すると共にレジスト層３３を除去すると、図１２に示すように嵌合突起Ｐ１１〜Ｐ１３を底部に有すると共にファイバ整列層３８Ａ，３８Ａ１〜３８Ａ８を上部に有する光ファイバホルダ３４Ａが得られる。
【００６２】
光ファイバホルダ３４Ａにおいて、３８Ａ１，３８Ａ２等の隣り合うファイバ整列層間にはＦ１等の光ファイバを装填する。８本の光ファイバＦ１〜Ｆ８を装填し、整列し終わった段階で、金属板又は石英板等からなる押え板３９で光ファイバＦ１〜Ｆ８を押えて光ファイバホルダ３４Ａに固定する。この固定には、レーザー溶接、半田付け、ＵＶ（紫外線）接着剤等を使用することができる。
【００６３】
図１０〜１２では、金属層３４Ａの下面に３つの嵌合突起Ｐ１１〜Ｐ１３を形成する例を示したが、必要に応じて更に多くの嵌合突起を前述したと同様にして形成することができる。なお、Ｐ１１等の各嵌合突起の平面形状を方形状とした（各嵌合突起を角柱状とした）ときは、図１に示したＳ１等の嵌合孔の平面形状も方形状とするのが望ましい。
【００６４】
図１２に示した光ファイバアレイは、サブミクロンの精度で形成されるもので、Ｐ１１等の各嵌合突起を図１又は図３に示した実装基板１０のＳ１等の嵌合孔に嵌合させるだけで簡単に高精度の実装を達成することができる。
【００６５】
図１３は、この発明に係る実装基板の製法の一例を示すものである。
【００６６】
図１３（Ａ）の工程では、石英からなる実装基板４０の一方の主面にスパッタ法によりＮｉ−Ｆｅ合金層４２を形成する。合金層４２は、メッキ下地層として用いられるもので、１５０ｎｍ程度の厚さで形成することができる。
【００６７】
図１３（Ｂ）の工程では、図１４（Ｅ）に示す嵌合孔Ｓ１１〜Ｓ１４にそれぞれ対応するレジスト層Ｋ５１〜Ｋ５４を含むレジスト群と、嵌合孔Ｓ１５〜Ｓ１８にそれぞれ対応するレジスト層Ｋ５５〜Ｋ５８を含むレジスト群とをＮｉ−Ｆｅ合金層４２の上に所定の間隔を隔ててホトリソグラフィ処理により形成する。
Ｋ５１等の各レジスト層は、Ｓ１１等の各嵌合孔が開口端に近づくにつれてサイズを増大するのを可能にするために形成されるもので、Ｓ１１等の各嵌合孔の嵌合部のサイズより若干大きなサイズで形成される。
【００６８】
図１３（Ｃ）の工程では、ホトリソグラフィ処理によりレジスト層Ｋ５１〜Ｋ５４の上にそれぞれレジスト層Ｋ６１〜Ｋ６４を形成すると共にレジスト層Ｋ５５〜Ｋ５８の上にそれぞれレジスト層Ｋ６５〜Ｋ６８を形成する。Ｋ６１等の各レジスト層は、Ｓ１１等の各嵌合孔に対応するもので、Ｓ１１等の各嵌合孔の嵌合部に相当するサイズで形成される。
【００６９】
図１４（Ｄ）の工程では、レジスト層Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理を行なうことによりＮｉ−Ｆｅ合金からなる金属層４４をＮｉ−Ｆｅ合金層（メッキ下地層）４２の上に形成する。金属層４４の厚さは、５０μｍ程度にすることができる。
【００７０】
図１４（Ｅ）の工程では、レジスト層Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８を除去して金属層４４に嵌合孔Ｓ１１〜Ｓ１８を付与する。Ｓ１１等の各嵌合孔は、Ｋ６１等の各レジスト層の周囲にＫ５１等各レジスト層が存在してメッキの成長を遅らせるため、開口端に近づくにつれてサイズが増大するように形成される。
【００７１】
図１４（Ｆ）の工程では、実装基板４０に各種の光部品を装填する。一例として、光ファイバアレイ１４は、光ファイバホルダＦＨの上部にて光ファイバＦ０を複数保持するもので、ホルダＦＨの底部には嵌合突起Ｐ２１〜Ｐ２４が設けられている。嵌合突起Ｐ２１〜Ｐ２４を嵌合孔Ｓ１５〜Ｓ１８にそれぞれ嵌合させることにより光ファイバアレイ１４を実装基板４０に実装することができる。
【００７２】
図１４（Ｆ）に示す実装構造にあっては、Ｓ１５等の各嵌合孔の深さに比べてＰ２１等の各嵌合突起の突出長を大きく設定してあるので、金属層４４のメッキ厚さのばらつきの影響を受けることなく、Ｎｉ−Ｆｅ合金層４２の表面を基準として光部品間の光軸調整を行なうことができる。
【００７３】
図１５は、この発明に係る光ファイバアレイの他の例を示すもので、図１２と同様の部分には同様の符号を付して詳細な説明を省略する。
【００７４】
図１５の光ファイバアレイの特徴は、図１２で示したように金属層３４Ａの下面に嵌合突起Ｐ１１〜Ｐ１３を設ける代りに、金属層３４Ａの下面に嵌合孔Ｎ１〜Ｎ４を設けた点にある。
【００７５】
図１５に示した光ファイバアレイを得るためには、図１０〜１２に関して前述した製法に若干の変更を加えればよい。すなわち、図１０（Ｂ）の工程では、Ｃｕ／Ｃｒ積層３２の上にレジスト層Ｍ１〜Ｍ４，Ｍ５〜Ｍ８をホトリソグラフィ処理により形成する。レジスト層Ｍ１〜Ｍ４は、所望の４つの嵌合孔に対応したもので、いずれも平面形状が方形状のレジスト層からなっている。レジスト層Ｍ１，Ｍ４，Ｍ５，Ｍ８のいずれについても、１つの側部を破線で示す。Ｍ１等の各レジスト層の平面的に見たサイズは、５０μｍ角とすることができ、各レジスト層の厚さは、８０μｍ程度とすることができる。レジスト層Ｍ５〜Ｍ８も、レジスト層Ｍ１〜Ｍ４と同様に形成される。この後は、図１０（Ｃ）〜図１２の工程を前述したと同様に実行する。
【００７６】
図１６は、図１５の光ファイバアレイを実装基板に装着した状態を示すもので、図１５と同様の部分には同様の符号を付してある。
【００７７】
実装基板５０は、石英、シリコン又はステンレススチール等からなるもので、その一方の主面には、Ｎｉ−Ｆｅ合金等からなる金属層５２が形成されている。
金属層５２の上には、金属層３４Ａの嵌合孔Ｎ１〜Ｎ４にそれぞれ対応する嵌合突起Ｐ３１〜Ｐ３４が形成されている。Ｐ３１等の各嵌合突起は、先端に近づくにつれてサイズが減少するように形成される。このようにすると、嵌合が容易となり、精密な嵌合が可能となる。
【００７８】
図１５の光ファイバアレイは、サブミクロンの精度で形成されるもので、Ｎ１等の嵌合孔を実装基板５０のＰ３１等の嵌合突起に嵌合させるだけに簡単に高精度の実装を達成することができる。
【００７９】
図１７〜１９は、この発明に係る実装基板の製法の他の例を示すもので、この製法では、図１６に示したのと同様の嵌合突起を有する実装基板が得られる。
【００８０】
図１７の工程では、石英からなる実装基板５０の一方の主面に例えばスパッタ法によりＮｉ−Ｆｅ合金を堆積してメッキ下地層としての金属層（Ｎｉ−Ｆｅ合金層）５２を形成する。金属層５２の厚さは、１５０ｎｍ程度とすることができる。次に、金属層５２の上には、図１９の嵌合突起Ｐ３１〜Ｐ３４にそれぞれ対応する孔ｅ１〜ｅ４を有するレジスト層５４をホトリソグラフィ処理により形成する。ｅ１等の各孔は、金属層（メッキ下地層）５２の一部を露呈するもので、Ｐ３１等の各嵌合突起の嵌合部より若干小さいサイズで形成される。
【００８１】
この後、図１９の嵌合突起Ｐ３１〜Ｐ３４にそれぞれ対応する孔Ｅ１〜Ｅ４を有するレジスト層５６をホトリソグラフィ処理により形成する。Ｅ１等の各孔は、ｅ１等の各孔とその周囲のレジスト部分（レジスト層５４の一部）とを露呈するもので、Ｐ３１等の各嵌合突起の嵌合部に相当するサイズで形成される。
【００８２】
図１８の工程では、レジスト層５４，５６をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりＮｉ−Ｆｅ合金からなる嵌合突起Ｐ３１〜Ｐ３４を形成する。Ｐ３１等の各嵌合突起は、ｅ１等の各孔の周囲にレジスト層５４の一部が環状をなすように存在してメッキの成長を遅らせるため、先端に近づくにつれてサイズが減少するように形成される。
【００８３】
図１９の工程では、レジスト層５４，５６を除去する。この結果、嵌合突起Ｐ３１〜Ｐ３４を有する実装基板５０が得られる。
【００８４】
図２０〜２２は、この発明に係る実装基板の更に他の例を示すもので、この製法では、図１６に示したものとは異なる嵌合突起を有する実装基板が得られる。
【００８５】
図２０の工程では、石英からなる実装基板５０の一方の主面にメッキ下地層としての金属層５２ａ〜５２ｄを形成する。金属層５２ａ〜５２ｄは、図２２の嵌合突起Ｐ４１〜Ｐ４４にそれぞれ対応するもので、例えば金属層５２ａ〜５２ｄにそれぞれ対応する４つの孔を有するレジスト層を基板表面に形成した後、スパッタ法によりＮｉ−Ｆｅ合金を堆積し、レジスト層をその上のＮｉ−Ｆｅ合金層と共に除去（リフトオフ）し、残存するＮｉ−Ｆｅ合金層により形成することができる。５２ａ等の各金属層は、Ｐ４１等の各嵌合突起の嵌合部より若干小さいサイズで形成される。
【００８６】
次に、基板５０の一方の主面には、図２２の嵌合突起Ｐ４１〜Ｐ４４にそれぞれ対応する孔Ｅ１１〜Ｅ１４を有するレジスト層５８をホトリソグラフィ処理により形成する。Ｅ１１等の各孔は、５２ａ等の各金属層とその周囲の基板表面部分とを露呈するもので、Ｐ４１等の各嵌合突起の嵌合部に相当するサイズで形成される。
【００８７】
図２１の工程では、レジスト層５８をマスクとするＮｉ−Ｆｅ合金の選択メッキ処理によりＮｉ−Ｆｅ合金からなる嵌合突起Ｐ４１〜Ｐ４４を形成する。Ｐ４１等の各嵌合突起は、５２ａ等の各金属層（メッキ下地層）の周囲に基板表面部分が環状に露呈してメッキの成長を遅らせるため、先端に近づくにつれてサイズが減少するように形成される。
【００８８】
図２２の工程では、レジスト層５８を除去する。この結果、嵌合突起Ｐ４１〜Ｐ４４を有する実装基板５０が得られる。この実装基板５０は、図１６に関して前述した実装基板５０と同様にして簡単且つ高精度の実装が可能である。
【００８９】
この発明は、上記した実施形態に限定されるものではなく、種々の改変形態で実施可能なものである。例えば、次のような変更が可能である。
【００９０】
（１）図１３，１４に示した実装基板の製法においては、Ｓ１１〜Ｓ１４等の嵌合孔を図２０〜２２に示した製法の応用により形成してもよい。
【００９１】
（２）レンズ配置、光ファイバ配置、嵌合孔配置及び嵌合突起配置については、一次元配置を例示したが、二次元配置にしてもよい。
【００９２】
【発明の効果】
以上のように、この発明によれば、実装基板の一方の主面において複数の光部品を凹凸嵌合により位置決めし、実装するようにしたので、簡単に高精度の光学系を実現できる効果が得られる。また、高度な位置調整設備や複雑なアライメントフィードバックを必要としないので、短時間且つ低コストで実装を行なえる利点もある。
【００９３】
その上、基板及び金属層の上面を利用して多層的に光部品を配置するようにしたので、限られた実装面内において高度の機能を有する光学系を実現できる効果も得られる。
【図面の簡単な説明】
【図１】この発明の一実施形態に係る光部品実装構造を示す断面図である。
【図２】図１の光部品実装構造を示す斜視図である。
【図３】この発明の他の実施形態に係る光部品実装構造を示す断面図である。
【図４】この発明に係るマイクロレンズアレイの製法の一例を示すもので、（Ａ）は、レジスト層形成工程及びレジストリフロー工程を示す断面図、（Ｂ）は、レンズ形成工程を示す断面図、（Ｃ）は、レジスト層形成工程を示す断面図である。
【図５】図４（Ｃ）の工程に続く工程を示すものであって、（Ｄ）は、Ｃｕ／Ｃｒ積層形成工程を示す断面図、（Ｅ）は、リフトオフ工程、レジスト層形成工程及びＮｉ−Ｆｅ合金層形成工程を示す断面図、（Ｆ）は、リフトオフ工程及びレジスト層形成工程を示す断面図である。
【図６】図５（Ｆ）の工程に続く工程を示すものであって、（Ｇ）は、レジスト層形成工程を示す断面図、（Ｈ）は、選択メッキ工程を示す断面図、（Ｉ）は、ダイシング工程を示す断面図である。
【図７】図６（Ｉ）の基板の上面図である。
【図８】図６（Ｉ）のダイシング工程の後、チップ分離処理を施して得られたマイクロレンズアレイを示す断面図である。
【図９】図８のマイクロレンズアレイの上面図である。
【図１０】この発明に係る光ファイバアレイの製法の一例を示すもので、（Ａ）は、Ｃｕ／Ｃｒ積層形成工程を示す断面図、（Ｂ）は、レジスト層形成工程を示す断面図、（Ｃ）はオーバーメッキ工程及びレジスト層形成工程を示す断面図である。
【図１１】図１０（Ｃ）の工程に続く工程を示すもので、（Ｄ）は、選択メッキ工程を示す断面図、（Ｅ）は、レジスト除去工程及びダイシング工程を示す断面図である。
【図１２】図１１（Ｅ）の工程の後、Ｃｕ／Ｃｒ積層除去処理及びレジスト除去処理を施して得られた基板を用いて光ファイバアレイを構成する様子を示す斜視図である。
【図１３】この発明に係る実装基板の製法の一例を示すもので、（Ａ）は、Ｎｉ−Ｆｅ合金層形成工程を示す断面図、（Ｂ）は、レジスト層形成工程を示す断面図、（Ｃ）は、レジスト層形成工程を示す断面図である。
【図１４】図１３（Ｃ）の工程に続く工程を示すもので、（Ｄ）は、選択メッキ工程を示す断面図、（Ｅ）は、レジスト除去工程を示す断面図、（Ｆ）は、光部品装填工程を示す断面図である。
【図１５】光ファイバアレイの他の例を示す斜視図である。
【図１６】図１５の光ファイバアレイを実装基板に装着した状態を示す断面図である。
【図１７】この発明に係る実装基板の製法の他の例におけるＮｉ−Ｆｅ合金層形成工程及びレジスト層形成工程を示す断面図である。
【図１８】図１７の工程に続く選択メッキ工程を示す断面図である。
【図１９】図１８の工程に続くレジスト除去工程を示す断面図である。
【図２０】この発明に係る実装基板の製法の更に他の例におけるＮｉ−Ｆｅ合金層形成工程及びレジスト層形成工程を示す断面図である。
【図２１】図２０の工程に続く選択メッキ工程を示す断面図である。
【図２２】図２１の工程に続くレジスト除去工程を示す断面図である。
【符号の説明】
１０，４０，５０：実装基板、１２，１２’，４４，５２，５２ａ〜５２ｄ：金属層、１４：光ファイバアレイ、１６，１６’：マイクロレンズアレイ、１７：光導波路、２０，３０：石英基板、２０Ａ，３０Ａ：チップ化された基板、２２，２２ａ，３２：Ｃｕ／Ｃｒ積層、２４，２４ａ，３４，：Ｎｉ−Ｆｅ合金層、２６ａ〜２６ｈ，３６，４４，４６，５４，５６，５８，Ｋ１１〜Ｋ１８，Ｋ２１〜Ｋ２３，Ｋ３１〜Ｋ３３，Ｋ４１〜Ｋ４７，Ｋ５１〜Ｋ５８，Ｋ６１〜Ｋ６８，Ｍ１〜Ｍ８：レジスト層、２８：支持枠、２８Ａ：透光窓、３４Ａ：光ファイバホルダ、３８Ａ，３８Ａ１〜３８Ａ８，３８Ｂ：ファイバ整列層、３９：押え板、Ｓ０〜Ｓ６，Ｓ１１〜Ｓ１８，Ｎ１〜Ｎ４：嵌合孔、Ｐ１，Ｐ２，Ｐ１１〜Ｐ１３，Ｐ２１〜Ｐ２４，Ｐ３１〜Ｐ３４，Ｐ４１〜Ｐ４４，Ｑ０〜Ｑ４，Ｒ１，Ｒ２，Ｔ１，Ｕ１，Ｕ２：嵌合突起、Ｆ０〜Ｆ８：光ファイバ、Ｌ１〜Ｌ８，Ｌ１１〜Ｌ１８，Ｌ５１，Ｌ５２：レンズ、ＢＬ：ダイシング刃。
Claims (6)
- 光部品位置決め用の複数の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた嵌合凸部を前記複数の嵌合凹部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えた光部品実装構造。 - 実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の複数の嵌合凸部と、
各々の底部に設けられた嵌合凹部を前記複数の嵌合凸部にそれぞれ嵌合させた状態で光学系を構成する複数の光部品とを備えた光部品実装構造。 - 光部品位置決め用の複数の嵌合凹部（又は嵌合凸部）を実装基板の一方の主面に薄膜プロセスにより形成する工程と、
複数の光部品のうちの各光部品毎にその底部に嵌合凸部（又は嵌合凹部）を薄膜プロセスにより形成する工程と、
前記複数の光部品の嵌合凸部（又は嵌合凹部）を前記実装基板の複数の嵌合凹部（又は嵌合凸部）にそれぞれ嵌合させることにより前記複数の光部品を含む光学系を構成する工程とを含む光部品実装構造の製法。 - 光部品位置決め用の第１〜第３の嵌合凹部が一方の主面に形成された実装基板と、
各々の底部に設けられた第１及び第２の嵌合凸部を前記第１及び第２の嵌合凹部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凸部を前記第３の嵌合凹部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合した光部品実装構造。 - 実装基板と、
この実装基板の一方の主面に形成された光部品位置決め用の第１〜第３の嵌合凸部と、
各々の底部に設けられた第１及び第２の嵌合凹部を前記第１及び第２の嵌合凸部にそれぞれ嵌合させた状態で前記実装基板の一方の主面に配置された第１及び第２の光部品と、
底部に設けられた第３の嵌合凹部を前記第３の嵌合凸部に嵌合させた状態で前記実装基板の一方の主面に配置された金属層と、
この金属層の上面において所定の位置に装着された第３の光部品と
を備え、前記第２の光部品により前記第１及び第３の光部品を光学的に結合した光部品実装構造。 - 前記所定の位置に設けた嵌合凹部（又は嵌合凸部）と前記第３の光部品の底部に設けた嵌合凸部（又は嵌合凹部）との嵌合により前記第３の光部品の実装を達成した請求項４又は５記載の光部品実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038440A JP4022918B2 (ja) | 2003-02-17 | 2003-02-17 | 光部品実装構造とその製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003038440A JP4022918B2 (ja) | 2003-02-17 | 2003-02-17 | 光部品実装構造とその製法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007213742A Division JP2008015544A (ja) | 2007-08-20 | 2007-08-20 | 光部品実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004246267A true JP2004246267A (ja) | 2004-09-02 |
| JP4022918B2 JP4022918B2 (ja) | 2007-12-19 |
Family
ID=33022974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003038440A Expired - Fee Related JP4022918B2 (ja) | 2003-02-17 | 2003-02-17 | 光部品実装構造とその製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4022918B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102507968A (zh) * | 2011-11-09 | 2012-06-20 | 浙江大学 | 用于光纤加速度计的低蠕变光纤盘及其制作方法 |
| WO2017026363A1 (ja) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | 光電変換素子、および、光学モジュール |
-
2003
- 2003-02-17 JP JP2003038440A patent/JP4022918B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102507968A (zh) * | 2011-11-09 | 2012-06-20 | 浙江大学 | 用于光纤加速度计的低蠕变光纤盘及其制作方法 |
| WO2017026363A1 (ja) * | 2015-08-12 | 2017-02-16 | 株式会社村田製作所 | 光電変換素子、および、光学モジュール |
| JPWO2017026363A1 (ja) * | 2015-08-12 | 2018-02-15 | 株式会社村田製作所 | 光電変換素子、および、光学モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4022918B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3385774B1 (en) | Light-guide optical element and method of its manufacture | |
| US7025511B2 (en) | Micro lens array and its manufacture | |
| TWI362058B (en) | Micro-optics on optoelectronics | |
| JP2006270046A (ja) | 発光ダイオードパッケージ及びその製造方法 | |
| TWI432788B (zh) | 膜懸置光學元件與相關方法 | |
| US10343899B2 (en) | Method for wafer-level manufacturing of objects and corresponding semi-finished products | |
| JP2007101649A (ja) | 光学レンズ，および，光学レンズの製造方法 | |
| JP4240890B2 (ja) | 光学素子の製造方法および光学素子 | |
| JP2003202409A (ja) | レーザーアレイ及びその製作方法 | |
| JP2003195008A (ja) | 両側マイクロレンズアレイ及びその製造方法 | |
| JP2004246267A (ja) | 光部品実装構造とその製法 | |
| JP4207522B2 (ja) | マイクロレンズアレイとその製法 | |
| JP4239722B2 (ja) | 光部品とその製法及び光部品加工用具とその製法 | |
| JP2010103155A (ja) | パターニング方法 | |
| JP2008015544A (ja) | 光部品実装構造 | |
| US7269322B2 (en) | Optical filter, manufacturing method thereof, and planar lightwave circuit using the same | |
| JP3753109B2 (ja) | 光ファイバアレイと光ファイバ位置決め方法 | |
| JP2009098485A (ja) | ミラー貼り付け光路変換素子とその作製方法 | |
| KR101856481B1 (ko) | 광 디바이스용 기판 및 그 제조방법 및 광 디바이스 | |
| JP2003255180A (ja) | マイクロレンズアレイ結合系及びマイクロレンズアレイとその製法 | |
| JP3988131B2 (ja) | マイクロレンズアレイとその製法 | |
| JP2002026397A (ja) | 素子実装方法と光伝送装置 | |
| US20230317753A1 (en) | Methods Of Forming Optical Modules | |
| JP3797279B2 (ja) | 光ファイバアレイとその製法及び光ファイバ固定板 | |
| JP2008262218A (ja) | 光部品とその製法及び光部品加工用具とその製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| RD03 | Notification of appointment of power of attorney |
Effective date: 20070221 Free format text: JAPANESE INTERMEDIATE CODE: A7423 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070622 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070820 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070910 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070923 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20111012 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20131012 |
|
| LAPS | Cancellation because of no payment of annual fees |