JP2004240419A - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP2004240419A JP2004240419A JP2004008102A JP2004008102A JP2004240419A JP 2004240419 A JP2004240419 A JP 2004240419A JP 2004008102 A JP2004008102 A JP 2004008102A JP 2004008102 A JP2004008102 A JP 2004008102A JP 2004240419 A JP2004240419 A JP 2004240419A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- bridge wiring
- crystal display
- wiring portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
【課題】機械的衝撃に伴って生じる表示ムラを軽減して表示品位を向上させる。
【解決手段】液晶表示装置はアレイ基板と、対向基板と、アレイ基板および対向基板間に挟持される液晶層とを備え、アレイ基板上の画素電極は画素領域に電場を印加する複数の電極部1、画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するよう複数の電極部2間に配置されるスリット2、およびスリット2の一部を横断して複数の電極部1を接続するブリッジ配線部3を含む。特に、アレイ基板はブリッジ配線部3および対向電極間の単位面積当たりのキャパシタンスを電極部1および対向電極間の単位面積当たりのキャパシタンスより小さくする構造を有する。
【選択図】図7
【解決手段】液晶表示装置はアレイ基板と、対向基板と、アレイ基板および対向基板間に挟持される液晶層とを備え、アレイ基板上の画素電極は画素領域に電場を印加する複数の電極部1、画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するよう複数の電極部2間に配置されるスリット2、およびスリット2の一部を横断して複数の電極部1を接続するブリッジ配線部3を含む。特に、アレイ基板はブリッジ配線部3および対向電極間の単位面積当たりのキャパシタンスを電極部1および対向電極間の単位面積当たりのキャパシタンスより小さくする構造を有する。
【選択図】図7
Description
本発明は、液晶層が一対の電極基板間に挟持される液晶表示装置に関し、特に液晶分子のチルト方向が互いに異なる複数のドメインに分割される液晶層を持つ液晶表示装置に関する。
液晶表示装置は、軽量、薄型、低消費電力という特性からOA機器、情報端末、時計、テレビのような様々な分野で応用されている。特にアクティブマトリクス型液晶表示パネルは、薄膜トランジスタ(Thin Film Transistor)を用いて画素のスイッチングを行うことにより優れた応答性を得ることができるため、多くの画像情報を表示しなくてはならない携帯テレビあるいはコンピュータの表示モニタとして利用されている。
近年では、液晶表示装置の精細度および表示速度の向上が情報量の増大に伴って要求され始めている。精細度の向上はTFTアレイ構造を微細化して画素数を増大することにより行われる。この場合、画素数の増大に伴って液晶分子の配列をより短い時間内に遷移させるために、現在の2倍から数十倍という液晶分子の応答速度を得られるような液晶表示モードが必要となる。この液晶表示モードとしては、例えばネマチック液晶を用いたOCB(Optically Compensated Birefringence)モード、VAN(Vertically Aligned Nematic)モード、 HAN(Hybrid Aligned Nematic)モード、およびπ配列モード、並びにスメクチック液晶を用いた界面安定型強誘電性液晶(SSFLC: Surface-Stabilized Ferroelectric Liquid Crystal)モードおよび反強誘電性液晶(AFLC: Anti-Ferroelectric Liquid Crystal)モードが検討されている。
特にVANモードは、従来のツイストネマチック(TN)モードよりも速い応答速度が得られることや、静電気破壊のような不良発生の原因となる従来のラビング工程を垂直配向処理の採用により不要にできることから近年注目されている。さらに、VANモードは視野角の補償設計が容易であり、この視野角は液晶分子のチルト方向が互いに異なる複数のドメインに各画素の液晶層を分割するマルチドメイン構造により広げることができる。
VANモードのマルチドメイン構造が液晶表示装置の画素に適用される場合、各画素の液晶層に電場を印加する電極の一部または周囲に例えばスリットまたは絶縁構造物を用いて電場の揺らぎを生成し、この揺らぎにより液晶材料の誘電率異方性に対応させてチルト方向を一律に規定することにより複数のドメインが得られる(例えば、特許文献1を参照)。
図13は従来の液晶表示装置においてマルチドメイン構造の画素を得るためにスリットを用いた例を示す。画素電極はスリット2により隔てられブリッジ配線部3を介して等電位に設定される複数の電極部1で構成される。ブリッジ配線部3はこれら電極部1相互を同一平面上で電気的に接続する配線としてこれら電極部1と一体的に形成される。ブリッジ配線部3はスリット2の一部を横断するため、スリット2を用いて液晶層内に生成した電場の揺らぎを乱す。この結果として、液晶分子4のチルト方向がスリット2に依存する有用なドメインだけでなく、液晶分子4のチルト方向がブリッジ配線部3に依存する不用なドメインも電場の印加に伴って生じることがある。これを実際に偏光顕微鏡で観察すると、シュリーレンテクスチャと呼ばれる黒線5がこれらドメインの境界に観察される。
図14は図13に示すXIV-XIV線に沿った断面でブリッジ配線部3の両端に隣接する液晶分子4の配列状態を示す。ここでは、電気力線6がスリット2による電場の揺らぎとして傾いていないため、液晶分子4がスリット2側の配列に整合して2方向に配列される。これに対し、図15は図13に示すXV-XV線に沿った断面でブリッジ配線部3の両側辺に隣接する液晶分子4の配列状態を示す。ここでは、液晶分子4が電気力線6の傾きに影響されて図14とは異なる2方向に配列される。すなわち、液晶分子4の配列はブリッジ配線部3の近傍において4方向となる。
特開2002−169159号公報
ところで、画像表示中に指で押すなどして液晶表示装置に機械的衝撃を与えた場合、液晶分子4の配列状態は図16に示すように乱れる。図16に示すXVII-XVII線に沿った断面でブリッジ配線部3の両端に隣接する位置では、電気力線6は傾いていないため、液晶分子4は外力により図14に示す配列状態から図17に示すようにどの方向にも配列可能である。実際に液晶分子4の配列状態が図16に示すように乱れると、ブリッジ配線部3に依存するドメインが大きくなると同時にスリット2に依存するドメインが小さくなるという現象が生じる。これにより、図16に示すようにシュリーレンテクスチャの黒線5が長くなり、これが透過率に影響して表示画面上の表示ムラとして視認されるようになる。画像表示のために電場が印加され続けていると、液晶分子がディスクリネーションと呼ばれる配列欠陥の移動を伴って乱れのない元の配列状態に戻るために長い時間を必要とし、表示ムラも液晶分子4が図14に示すような元の配列状態に戻るまで無くならない。
また、CPA(Continuous Pinwheel Alignment)モードの液晶表示装置では、各画素が複数のサブピクセルに分割され、液晶分子をサブピクセル内で回転対称に配列させる。電場は例えば正方形のような対称性の高い複数のサブピクセル電極から液晶層に印加される。従って、省配線のためにこれらサブピクセル電極を電気的に接続して等電位にする配線としてブリッジ配線部を設ける場合にも同様な問題が生じる。
本発明の目的は上述の問題点を解消し、機械的衝撃に伴って生じる表示ムラを軽減して表示品位を向上できる液晶表示装置を提供するものである。
本発明の第1観点によれば、導電体からなる第1電極を含む第1基板と、第1電極に対向して配置される第2電極を含む第2基板と、第1および第2基板間に挟持され、第1および第2電極間に電位差が無い状態で第1および第2基板に対して略垂直に配向された液晶分子を有する液晶層とを備え、第1電極は、第1および第2電極間に電位差を与えた際に第1および第2電極の重なりによって規定される画素領域を液晶分子のダイレクタが互いに異なる複数の微小領域に区分する境界として導電体に形成される欠損部、および欠損部において導電体の隣接部分を相互接続するブリッジ配線部を有し、ブリッジ配線部は第1および第2電極間に電位差を与えたときにブリッジ配線部上に位置する画素領域の一部に発生する電場を複数の微小領域に発生する電場より小さくするように形成される液晶表示装置が提供される。
本発明の第2観点によれば、導電体からなる第1電極を含む第1基板と、第1電極に対向して配置される第2電極を含む第2基板と、第1基板および第2基板間に挟持され、第1および第2電極間に電位差が無い状態で第1および第2基板に対して略垂直に配向された液晶分子を有する液晶層とを備え、第1電極は、第1および第2電極間に電位差を与えた際に第1および第2電極の重なりによって規定される画素領域に液晶分子のダイレクタのパターンがそれぞれ略等しい複数の微小領域を生成する複数の導電体パターン、および複数の導電体パターンを相互接続するブリッジ配線部を有し、ブリッジ配線部は第1および第2電極間に電位差を与えたときにブリッジ配線部上に位置する画素領域の一部に発生する電場を複数の微小領域に発生する電場より小さくするように形成される液晶表示装置が提供される。
これら液晶表示装置では、ブリッジ配線部は第1および第2電極間に電位差を与えたときにブリッジ配線部上に位置する画素領域の一部に発生する電場を複数の微小領域に発生する電場より小さくするように形成される。これによりブリッジ配線部上の電場を欠損部上の電場に近づけることが可能である。従って、機械的衝撃を与えても、ブリッジ配線部上で欠損部と同様に電場制御されているので、液晶分子の配列が乱されても所定の状態に速やかに戻る。
ちなみに、このような第1基板の構造は、例えばブリッジ配線部を第1基板において導電体よりも対向電極から離して配置したり、液晶層よりも小さい誘電率の絶縁性構造体をブリッジ配線部上に配置したり、これらを組み合わせたりすることにより得ることができる。実際に、ブリッジ配線部を第1基板において導電体よりも対向電極から離すには、例えば絶縁部材層を導電体およびブリッジ配線部の下地として第1基板に形成し、ブリッジ配線部を収容してブリッジ配線部を導電体よりも低い位置に設定する凹状の開口部をこの絶縁部材層に設けることで容易に実現できる。
以下、本発明の第1実施形態に係るアクティブマトリクス型液晶表示装置について添付図面を参照して説明する。この液晶表示装置は例えば駆動回路を内蔵した液晶表示パネル100として構成される。
図1は液晶表示パネル100の外観を示し、図2は図1に示す液晶表示パネル100の回路構造を概略的に示し、図3は図1に示す液晶表示パネル100の断面構造を概略的に示し、図4は図3に示すアレイ基板の断面構造を詳細に示す。
図1に示すように、液晶表示パネル100はアレイ基板101と、アレイ基板101に対向する対向基板102と、アレイ基板101および対向基板102間に保持される液晶組成物を含む液晶層190とを備える。アレイ基板101と対向基板102とは液晶層190を取り囲むように配置される外縁シール部材106により貼り合わされる。液晶表示パネル100では、画像を表示するための表示領域103が外縁シール部材106の内側に配置され、駆動回路を配置するための周辺領域104がこの表示領域103の周囲に配置される。この周辺領域104は図3に示すように外縁シール部材106の内側において表示領域103を取り囲む額縁状の遮光領域141を含む。液晶組成物はアレイ基板101と対向基板102との貼合わせ後に液晶注入口132から注入され、この注入後に封止される。
アレイ基板101は、表示領域103において、図2に示すように、マトリクス状に配置されたm×n個の画素電極151、これら画素電極151の行に沿って配置されたm本の走査線Y(Y1〜Ym)、これら画素電極151の列方向に沿って配置されたn本の信号線X(X1〜Xn)、m×n個の画素電極151に対応して走査線Y1〜Ymおよび信号線X1〜Xnの交差位置近傍に画素スイッチング素子として配置されたm×n個の薄膜トランジスタ(画素TFT)121を有し、さらに画素電極151の行に沿って配置されるm本の補助容量線152を有する。走査線Y1〜Ymは信号線X1〜Xnと略直交し、補助容量線152と略平行に配置される。各補助容量線152は対向電位VCOM等の所定電位に設定され、対応行の画素電極151と同電位となるn個の補助容量電極161と容量結合してそれぞれ補助容量を構成する。
また、アレイ基板101は、周辺領域104において、走査線Y1〜Ymを駆動する走査線駆動回路118、信号線X1〜Xnを駆動する信号線駆動回路119を有する。各画素TFT121は対応走査線Yおよび対応信号線Xに接続され、この走査線Yからの駆動電圧により導通し、信号線Xからの信号電圧を対応画素電極151に印加する。
図3に示すように、アレイ基板101では、m×n個の画素TFT121がガラス基板などの光透過性絶縁基板111上に形成され、カラーフィルタ124により覆われる。カラーフィルタ124は各々1列の画素電極151に割り当てられ画素電極151の行方向に繰り返し並べられるストライプ状の赤色フィルタ層124R、緑色フィルタ層124G、青色フィルタ層124Bにより構成される。m×n個の画素電極151はこのカラーフィルタ124上に形成されるITO等の透明導電部材からなる。また、複数の柱状スペーサ131がこれら画素電極151相互間においてカラーフィルタ124上に形成される。カラーフィルタ124、画素電極151、および柱状スペーサ131は配向膜113Aにより全体的に覆われる。配向膜113Aは、液晶層190の液晶組成物に含まれる液晶分子をアレイ基板101に対して略垂直な方向に配向する。アレイ基板101は、さらに周辺領域104において、遮光領域141に対応して光透過性絶縁基板111上に形成される遮光層SPを備える。また、アレイ基板101では、偏光板PL1が液晶層190とは反対側となる絶縁基板111の表面に貼り付けられる。
他方、対向基板102では、対向電極153がガラス基板などの透明な絶縁性基板111上に形成され、配向膜113Bがこの対向電極153を覆って形成される。対向電極153は、アレイ基板101側の複数の画素電極151全体に対向するように配置されるITO等の透明導電部材からなる。配向膜113Bは、液晶層190の液晶組成物に含まれる液晶分子を対向基板102に対して略垂直な方向に配向する。また、対向基板102では、偏光板PL2が液晶層190とは反対側となる絶縁基板111の表面に貼り付けられる。
図4により詳細に示すように、アレイ基板101では、ポリシリコン半導体層112が絶縁基板111表面のアンダーコーティング層160上に形成され、画素TFT121および補助容量電極161用にパターニングされ、さらにゲート絶縁膜162により覆われる。画素TFT121はゲート絶縁膜162を介して半導体層112の上方に配置されるゲート電極163、このゲート電極163に対向する半導体層112の部分からなるチャネル領域112C、このチャネル領域112Cの両側において半導体層112に不純物をドープすることにより形成されたドレイン領域112Dおよびソース領域112S、ドレイン領域112Dに接続されるドレイン電極188、並びにソース領域112Sに接続されるソース電極189を有する。補助容量電極161はこの補助容量電極161用の半導体層112に不純物をドープすることにより形成される。画素電極151はこの補助容量電極161にコンタクト電極180を介して接続される。
信号線X、走査線Y、および補助容量線152等の配線部、画素TFT121のゲート電極163、ドレイン電極188、およびソース電極189、並びにコンタクト電極180は、アルミニウムや、モリブデン−タングステンなどの遮光性を有する低抵抗材料によって形成される。具体的には、走査線Y、補助容量線152、およびゲート電極163がゲート絶縁膜162を覆って形成される例えばモリブデン−タングステンの導電層をパターニングすることによりそれぞれ形成される。ここで、ゲート電極163は走査線Yと一体に形成され、補助容量線152の一部はゲート絶縁膜162を介して補助容量電極161に対向する。信号線X、ドレイン電極188、ソース電極189、およびコンタクト電極180は走査線Y、補助容量線152、ゲート電極163、およびゲート絶縁膜162を覆う層間絶縁膜176上に形成される例えばアルミニウムの導電層をパターニングすることによりそれぞれ形成される。ここで、ドレイン電極188はゲート絶縁膜162および層間絶縁膜176を貫通するコンタクトホール177内でドレイン領域112Dにコンタクトして信号線Xと一体に形成され、ソース電極189はゲート絶縁膜162および層間絶縁膜176を貫通するコンタクトホール178内でソース領域112Sにコンタクトして形成され、コンタクト電極180はゲート絶縁膜162および層間絶縁膜176を貫通するコンタクトホール179内で補助容量電極161にコンタクトして形成される。
信号線X、ドレイン電極188、ソース電極189、コンタクト電極180、および層間絶縁膜176はカラーフィルタ124で覆われる。画素電極151はカラーフィルタ124を貫通するコンタクトホール126内で画素TFT121のソース電極189にコンタクトすると共に、カラーフィルタ124を貫通するスルーホール181内でコンタクト電極180にコンタクトして形成される。
ちなみに、この液晶表示装置はカラーフィルタ124が画素TFT121および画素電極151のアレイと共にアレイ基板101上に形成されるCOA(Color filter On Array)構造である。このCOA構造は、カラーフィルタ124を対向基板102上に配置する場合に基板相互をずれなく貼り合わせるために必要とされる位置合わせを不要にできるため、製造上、材料コストの点からも好ましい。液晶表示装置が上述したような透過型である場合には、カラーフィルタ124の材料がアクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などの透明樹脂であることが透過率、色合いの観点から好ましい。もし、液晶表示装置が反射型であれば、色に対する制限がなくなることから、アクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などの透明樹脂以外に黒色樹脂等をカラーフィルタ124の材料として用いることも可能である。
図5は上述の画素電極151の平面構造を示す。画素電極151は導電体である複数の電極部1と、これら電極部1を隔てる欠損部としてのスリット2と、スリット2を横切ってこれら電極部1相互を電気的に接続する配線として形成されるブリッジ配線部3を有する。対向基板102の対向電極153上には、図5に破線で示す畝状の絶縁構造体7がスリット3と協力して液晶層190内に電場の揺らぎ生成するために設けられる。
図6はブリッジ配線部3付近の平面構造を示し、図7は図6に示すVII-VII線に沿った断面構造を示す。ここで、画素電極151と対向電極153との間に電位差を与えた際に、液晶分子4はスリット2を境界としてそれぞれ異なる配向方向(ディレクタ)に揃えて倒れることになる。これにより、液晶分子4のディレクタがそれぞれ異なる微小領域がスリット2の両側に得られる。すなわち、スリット2は画素電極151および対向電極153の重なりによって規定される画素領域を液晶分子のダイレクタが互いに異なる複数の微小領域に区分する境界として画素電極151の導電体に形成されている。ブリッジ配線部3はカラーフィルタ124上にITOの透明導電部材層を形成し、この透明導電部材層をパターニングすることにより電極部1と一体に形成される。カラーフィルタ124はブリッジ配線部3に対応する領域にコンタクトホール181と共通の処理工程で形成される凹状の開口部RSを有する。これにより、ブリッジ配線部3が図7に示すような断面構造となる。ここで、画素電極151はITOなどからなる透明電極であり、画素TFT121はアモルファスシリコン(a-Si)やポリシリコン(poly-Si)などの半導体層と、Al、Mo、Cr、Cu、Ta等の金属層との積層構造を有する能動素子として構成可能である。ブリッジ配線部3はスリット2により画素電極151を分割して得られる複数の電極部1間を接続する配線であることからAl、Mo、Cuなどの導電性金属を用いることができるが、電極部1と同じ材質である方が製造工程を増やさないという観点において好ましい。このため、ブリッジ配線部3は、上述の透明導電部材層のパターニングにより電極部1と一体的に形成される。
ここでは、ブリッジ配線部3が画素電極151および対向電極153間に電位差を与えたときにブリッジ配線部3上に位置する画素領域の一部に発生する電場を複数の微小領域に発生する電場より小さくするように形成される。具体的には、アレイ基板101がブリッジ配線部3および対向電極153間の単位面積当たりのキャパシタンスを画素電極151の電極部1および対向電極153間の単位面積当たりのキャパシタンスより小さくする構造を有し、ブリッジ配線部3上の電場を弱めてスリット2上の電場に近づける。上述のように画素電極151の下地となるカラーフィルタ124のような絶縁部材層に凹状の開口部RSを設けてブリッジ配線部3をこの開口部RS内に配置すると、ブリッジ配線部3が全体として電極部1平面よりも低くなる。この場合、ブリッジ配線部3および対向電極153間の距離が画素電極151の電極部1および対向電極153間の距離より長くなり、ブリッジ配線部3上の電場が弱められる。これにより、ブリッジ配線部3上の電場をスリット2上の電場に近づけて、液晶分子4の配向方向をブリッジ配線部3近傍においてスリット2近傍と同様にできる。具体的には、ブリッジ配線部3が45°のテーパ角で少なくとも0.5μm、実用上好ましくは1〜2μm程度の深さになるように設定される。
本実施形態では、図7に示すようにブリッジ配線部3を画素電極151に対して凹部となるような構造にしてある。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは60秒後に視認されなくなった。
次に本発明の第2実施形態に係るアクティブマトリクス型液晶表示装置について説明する。この液晶表示装置はブリッジ配線部3付近の構造が図8に示すように構成されることを除いて第1実施形態と同様に構成される。このため、第1実施形態と同様部分を同一参照符号で示し、その説明を省略する。
この液晶表示装置では、ブリッジ配線部3上の電場をスリット2上の電場に近づけて液晶分子4の配向方向をブリッジ配線部3近傍においてスリット2近傍と同様にするため、絶縁性構造体8が液晶層190に隣接させてブリッジ配線部3上に配置される。これは、絶縁性構造体8の電場遮蔽効果を利用するものであるが、液晶表示装置の交流特性および直流特性に関する必要条件を満足させなければならない。直流特性の観点からは、絶縁性構造体8の抵抗率ρについて画素TFT121の駆動上の条件がある。すなわち、絶縁性構造体8の抵抗率ρは1013Ωcm程度またはそれ以上である液晶層190の抵抗率と同等以上であることが必要であり、1012Ωcm以上が好ましく、1013Ωcm以上であることがより好ましい。また、交流特性の観点からは、液晶層190内の電場が適切に弱まるよう絶縁性構造体8を作用させるために、絶縁性構造体8の誘電率、厚さ、および断面積によって決まるキャパシタンスを、その絶縁性構造体8上の液晶層190の誘電率、厚さ、および断面積に依存したキャパシタンスに比べて約10倍以下の値にすることが好ましい。絶縁性構造体8の誘電率εが約3であるとすれば、これは約10である液晶層190の誘電率のほぼ1/3となる。他方、絶縁性構造体8の厚さが約0.1μmであるとすれば、これは約3.5μmである液晶層190の厚さのほぼ1/35となる。従って、絶縁性構造体8に依存したキャパシタンスは、絶縁性構造体8上にある液晶層190に依存したキャパシタンスの約10倍となり、液晶層190内の電場分布に影響を与えることができる。すなわち、絶縁性構造体8は誘電率が液晶層190の誘電率よりも小さいものほど好ましく、厚さが大きいものほど好ましい。絶縁性構造体8は約3の誘電率および0.1μm以上の厚さを有すればよいが、絶縁性構造体8の厚さをさらに1〜2μm程度に設定することにより、絶縁性構造体8の斜面形状を利用して一層好ましい作用を得ることができる。絶縁性構造体8の具体的な材料としては、アクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などを用いることが可能である。特に、液晶層透過率を重視する設計では透明な樹脂材料を用いることが好ましい。さらに、用途に応じてこれら樹脂を組み合わせることも可能である。
本実施形態では、図8に示すように絶縁性構造体8が液晶層190に隣接させてブリッジ配線部3上に配置される。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは60秒後に視認されなくなった。
次に本発明の第3実施形態に係るアクティブマトリクス型液晶表示装置について説明する。この液晶表示装置はブリッジ配線部3付近の構造が図9に示すように構成されることを除いて第2実施形態と同様に構成される。このため、第2実施形態と同様部分を同一参照符号で示し、その説明を省略する。
この液晶表示装置では、カラーフィルタ124がブリッジ配線部3に対応する領域にコンタクトホール181と共通の処理工程で形成される凹状の開口部RSを有する。ブリッジ配線部3はこのカラーフィルタ124上にITOの透明導電部材層を形成し、この透明導電部材層をパターニングすることにより電極部1と一体に形成される。さらに、絶縁性構造体8が液晶層190に隣接させてブリッジ配線部3上に形成される。この絶縁性構造体8は柱状スペーサ131の形成処理で柱状スペーサ131の材料をブリッジ配線部3上にも配置することにより得られる。これにより、ブリッジ配線部3が図9に示す断面構造を持ち絶縁性構造体8で覆われる。
本実施形態では、絶縁性構造体8が図9に示すように液晶層190に隣接させて第1実施形態と同様に画素電極151に対して凹部となるような構造のブリッジ配線部3上に配置される。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは60秒後に視認されなくなった。
尚、比較例1として、ブリッジ配線部3を画素電極151に対して凹部となるような構造にしたり、液晶層190に隣接させてブリッジ配線部3上に絶縁性構造体8を配置したりせずに図14に示す構造の液晶表示装置を上述の実施形態と同様の製造プロセスで製造した。この画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。しかし、図6に示すようにブリッジ配線部3近傍はスリット2に依存した所定の配列状態が形成されていても、この状態で機械的衝撃を与えると、スリット2と同様に電場制御されていないため、液晶分子4の配列が乱された後この所定の配列状態に速やかに戻れない。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは180秒後に視認されなくなった。
図10は図5に示す画素電極151の第1変形例を示す。この第1変形例は、液晶表示装置がCPA(Continuous Pinwheel Alignment)モードである場合に適用したもので、各画素が複数のサブピクセルに分割され、液晶分子4がサブピクセル内で回転対称に配列される。具体的には、画素電極151がスリット2により各々正方形であるサブピクセル電極部1’に分割され、ブリッジ配線部3が省配線のためにこれらサブピクセル電極部1’を電気的に接続して等電位にする配線として形成される。本変形例の場合、サブピクセル内で液晶分子4のダイレクタが一方向ではない。すなわち、多様な方向に液晶分子4が揃って倒れるが、この倒れ方のパターンは複数のサブピクセル相互について比べた場合にほぼ同じになっている。本変形例では、このようなサブピクセルに相当する領域を微小領域と呼び、これらサブピクセル電極部1’を相互接続する配線をブリッジ配線部と呼ぶ。
ブリッジ配線部3については、図7に示すものと同様にカラーフィルタ124に凹状の開口部RSを設けることにより画素電極151に対して凹部となるような構造にしてある。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは90秒後に視認されなくなった。
図11は図5に示す画素電極151の第2変形例を示す。この第2変形例は、液晶表示装置がCPA(Continuous Pinwheel Alignment)モードである場合に適用したもので、各画素が複数のサブピクセルに分割され、液晶分子4がサブピクセル内で回転対称に配列される。具体的には、画素電極151がスリット2により各々正方形であるサブピクセル電極部1’に分割され、ブリッジ配線部3が省配線のためにこれらサブピクセル電極部1’を電気的に接続して等電位にする配線として形成される。また、各サブピクセル電極部1’には、複数の溝部9が液晶配向をより良くするために図11に示すようなパターンで配置される。これら溝部9はカラーフィルタ124に溝状の開口部を設けることにより得られる。
ブリッジ配線部3については、図7に示すものと同様にカラーフィルタ124に凹状の開口部RSを設けることにより画素電極151に対して凹部となるような構造にしてある。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは60秒後に視認されなくなった。
図12は図5に示す画素電極151の第3変形例を示す。この第3変形例は、液晶表示装置がCPA(Continuous Pinwheel Alignment)モードである場合に適用したもので、各画素が複数のサブピクセルに分割され、液晶分子4がサブピクセル内で回転対称に配列される。具体的には、画素電極151がスリット2により各々正方形であるサブピクセル電極部1’に分割され、ブリッジ配線部3が省配線のためにこれらサブピクセル電極部1’を電気的に接続して等電位にする配線として形成される。また、各サブピクセル電極部1’には、複数の溝部9が液晶配向をより良くするために図12に示すようなパターンで配置される。
ブリッジ配線部3については、図8に示すものと同様に誘電体としての絶縁性構造体8が液晶層190に隣接させてブリッジ配線部3上に配置される。この絶縁性構造体8はその誘電率が液晶層190の誘電率よりも小さいものである。この絶縁性構造体8は柱状スペーサ131の形成処理で柱状スペーサ131の材料をブリッジ配線部3上にも配置することにより得られる。画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。これによりブリッジ配線部3は周辺のスリット2と同じ方向の歪み電場を形成し、図6に示すようにブリッジ配線部3近傍は本来の所定の配列状態のみが形成される。この状態で機械的衝撃を与えても、スリット2と同様に電場制御されているので、液晶分子4の配列が乱されても所定の状態に速やかに戻る。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは45秒後に視認されなくなった。
尚、比較例2として、ブリッジ配線部3を画素電極151に対して凹部となるような構造にしたり、液晶層190に隣接させてブリッジ配線部3上に絶縁性構造体8を配置したりせず第1変形例の画素電極151を持つ液晶表示装置を上述の実施形態と同様の製造プロセスで製造した。この画素電極151および対向電極153から液晶層190に電場が印加されると、液晶分子4はアレイ基板101および対向基板102の基板面に平行な配列へと変形する。しかし、図6に示すようにブリッジ配線部3近傍はスリット2に依存した所定の配列状態が形成されていても、この状態で機械的衝撃を与えると、スリット2と同様に電場制御されていないため、液晶分子4の配列が乱された後この所定の配列状態に速やかに戻れない。実際に、液晶表示装置の前面(面積20mm2)に対して荷重400gを5秒間負荷した後の表示ムラを観察したところ、この表示ムラは300秒後に視認されなくなった。
すなわち、上述した実施形態および変形例の液晶表示装置は、従来技術を用いた比較例1および2の液晶表示装置より高い表示品位を得ることが確認された。
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲でさらに様々に変形可能である。
上述の実施形態では、絶縁性構造体7が対向基板102の対向電極153上に形成されたが、この絶縁性構造体7は対向電極153の切欠部として形成されるスリット2に置き換えられてもよい。
また、上述の実施形態では、配向膜113Aおよび113Bが画素電極151および対向電極153上に配置されたが、構造によっては、用途に応じて種々な絶縁膜をこれらの電極上に介在させてもよい。この場合、絶縁膜は、例えばSiO2、SiN、Al203などの無機系薄膜、ポリイミド、フォトレジスト樹脂、高分子液晶などの有機系薄膜などを用いることができる。絶縁膜が無機系薄膜の場合には蒸着法、スパッタ法CVD(Chemical Vapor Deposition)法、あるいは溶液塗布法などによって形成できる。また、絶縁膜が有機系薄膜の場合には、有機物質を溶かした溶液またはその前駆体溶液を用いて、スピンナー塗布法、スクリーン印刷塗布法、ロール塗布法などで塗布し、所定の硬化条件(加熱、光照射など)で硬化させ形成する方法、あるいは蒸着法、スパッタ法、CVD法、などで形成したり、LB (Langumuir-Blodgett)法などで形成することもできる。
1…電極部、1’…サブピクセル電極部、2…スリット、3…ブリッジ配線部、4…液晶分子、5…シュリーレンテクスチャ、6…電気力線、7…絶縁性構造体、8…絶縁性構造体、9…溝部、100…液晶表示パネル、101…アレイ基板、102…対向基板、121…画素TFT、124…カラーフィルタ、151…画素電極、153…対向電極、190…液晶層、RS…開口部。
Claims (11)
- 導電体からなる第1電極を含む第1基板と、
前記第1電極に対向して配置される第2電極を含む第2基板と、
前記第1および第2基板間に挟持され、前記第1および第2電極間に電位差が無い状態で前記第1および第2基板に対して略垂直に配向された液晶分子を有する液晶層とを備え、
前記第1電極は、前記第1および第2電極間に電位差を与えた際に前記第1および第2電極の重なりによって規定される画素領域を前記液晶分子のダイレクタが互いに異なる複数の微小領域に区分する境界として前記導電体に形成される欠損部、および前記欠損部において前記導電体の隣接部分を相互接続するブリッジ配線部を有し、前記ブリッジ配線部は前記第1および第2電極間に電位差を与えたときに前記ブリッジ配線部上に位置する前記画素領域の一部に発生する電場を前記複数の微小領域に発生する電場より小さくするように形成されることを特徴とする液晶表示装置。 - 導電体からなる第1電極を含む第1基板と、
前記第1電極に対向して配置される第2電極を含む第2基板と、
前記第1基板および第2基板間に挟持され、前記第1および第2電極間に電位差が無い状態で前記第1および第2基板に対して略垂直に配向された液晶分子を有する液晶層とを備え、
前記第1電極は、前記第1および第2電極間に電位差を与えた際に前記第1および第2電極の重なりによって規定される画素領域に液晶分子のダイレクタのパターンがそれぞれ略等しい複数の微小領域を生成する複数の導電体パターン、および前記複数の導電体パターンを相互接続するブリッジ配線部を有し、前記ブリッジ配線部は前記第1および第2電極間に電位差を与えたときに前記ブリッジ配線部上に位置する前記画素領域の一部に発生する電場を前記複数の微小領域に発生する電場より小さくするように形成されることを特徴とする液晶表示装置。 - 前記第1および第2電極間の単位面積当たりの容量は前記ブリッジ配線部上に位置する前記画素領域の一部に対応する範囲で前記微小領域に対応する範囲よりも小さいことを特徴とする請求項1または2に記載の液晶表示装置。
- 前記液晶層よりも誘電率の小さい誘電体が前記ブリッジ配線部上に位置する前記画素領域の一部に配置されることを特徴とする請求項3に記載の液晶表示装置。
- 前記誘電体は、誘電率3以下、厚さ0.1μm以上であることを特徴とする請求項4に記載の液晶表示装置。
- さらに前記第1基板と第2基板間にこれらの間隙を保つためのスペーサを備え、前記誘電体は前記スペーサと同じ材料からなることを特徴とする請求項4に記載の液晶表示装置。
- 前記第1および第2電極間の距離は、前記ブリッジ配線部上に位置する前記画素領域の一部に対応する範囲で前記微小領域に対応する範囲よりも大きいことを特徴とする請求項3に記載の液晶表示装置。
- 前記第1および第2電極間の距離は前記ブリッジ配線部上に位置する前記画素領域の一部に対応する範囲で0.5〜2.0μmだけ前記微小領域に対応する範囲よりも大きいことを特徴とする請求項7に記載の液晶表示装置。
- 前記第1電極のブリッジ配線部は前記第1基板に設けられた凹部上に形成されることを特徴とする請求項7に記載の液晶表示装置。
- 誘電体が前記ブリッジ配線部上に形成されることを特徴とする請求項9に記載の液晶表示装置。
- 前記第1電極は前記第1基板に設けられたカラーフィルタ上に形成され、前記凹部はカラーフィルタの一部であることを特徴とする請求項9に記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008102A JP2004240419A (ja) | 2003-01-15 | 2004-01-15 | 液晶表示装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003006980 | 2003-01-15 | ||
JP2004008102A JP2004240419A (ja) | 2003-01-15 | 2004-01-15 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004240419A true JP2004240419A (ja) | 2004-08-26 |
Family
ID=32964751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004008102A Pending JP2004240419A (ja) | 2003-01-15 | 2004-01-15 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004240419A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201353A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 液晶表示装置 |
JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
-
2004
- 2004-01-15 JP JP2004008102A patent/JP2004240419A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006201353A (ja) * | 2005-01-19 | 2006-08-03 | Sharp Corp | 液晶表示装置 |
US7944534B2 (en) | 2005-01-19 | 2011-05-17 | Sharp Kabushiki Kaisha | Liquid crystal display device |
US8094277B2 (en) | 2005-01-19 | 2012-01-10 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP2008299319A (ja) * | 2007-04-25 | 2008-12-11 | Au Optronics Corp | マルチドメイン垂直配向液晶ディスプレイ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4543006B2 (ja) | 液晶表示素子及びその製造方法 | |
US8593386B2 (en) | Display device | |
JP5301251B2 (ja) | 液晶表示装置 | |
US7940359B2 (en) | Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer | |
JP2859093B2 (ja) | 液晶表示装置 | |
JP4844027B2 (ja) | 垂直配向型の液晶表示素子 | |
KR100741890B1 (ko) | 횡전계 방식의 액정표시장치 및 그의 제조방법 | |
JP3234357B2 (ja) | 液晶表示装置 | |
KR20060050187A (ko) | 수직배향형의 액정표시소자 | |
KR20040062146A (ko) | 액정 표시패널 및 그 제조방법 | |
KR100623124B1 (ko) | 액정 표시 장치 | |
JP5610390B2 (ja) | 液晶表示装置 | |
JP2007058045A (ja) | 液晶表示装置 | |
JP2004245952A (ja) | 液晶表示装置 | |
JP2004037850A (ja) | 液晶表示装置 | |
JP2004037854A (ja) | 液晶表示装置 | |
JP2004219827A (ja) | 液晶表示装置 | |
JP2001311951A (ja) | 液晶表示装置 | |
JP2002156642A (ja) | 液晶表示装置とその製造方法及び液晶表示方法 | |
JP2004240419A (ja) | 液晶表示装置 | |
JP4636626B2 (ja) | 液晶表示素子 | |
JP2003330043A (ja) | 液晶表示装置 | |
JP2007052263A (ja) | 液晶表示装置 | |
KR100268008B1 (ko) | 액정표시 소자 | |
KR101183434B1 (ko) | 수평 전계 인가형 박막 트랜지스터 기판 |