JP5610390B2 - 液晶表示装置 - Google Patents

Description

本発明は、第一及び第二基板と、これらの間隙を保持する柱状スペーサと、その間隙に満たされた液晶材と、を備えた液晶表示装置に関する。

液晶表示装置では、二枚の基板間の液晶層の厚さを均一するために、二枚の基板間にスペーサが挿入される。柱状スペーサとは、二枚の基板のどちらか一方に設けられる、柱状のスペーサのことであり、その先端が対向する基板に当接することにより、二枚の基板の間隙を一定に保つ。

単位面積あたりの柱状スペーサの本数とその１本当たりの面積との積で決定される柱面積密度を小さくすると、次のことが問題となる。二枚の基板間の耐荷重性が十分でなくなるので、特に局所的に強い力が加わった場合に、その部分の柱状スペーサに塑性変形を生じる。その結果、柱状スペーサの高さ等の形状が変化することにより、局所的なギャップ不均一が発生して表示ムラとして見えてしまう場合がある。

一方、柱状スペーサには、あらかじめ所定量の弾性変形を与えておく。その理由は、温度上昇に伴い液晶の体積が膨張した際に、柱状スペーサが対向する基板から離れることを防ぐためである。この状態で前述の柱面積密度を大きくすると、この弾性変形から生ずる柱状スペーサと基板との摩擦力が大きくなる。そのため、二枚の基板間にズレ応力（二枚の基板を互いに平行にずらそうとする力）が生じても、その摩擦力のためにズレが生じなくなる。その結果、基板（例えばガラス基板）内に歪みがたまり、この歪みによる弾性光学効果のせいで、黒表示が不均一になる問題が生じる。

上述のトレードオフを緩和するために、柱状スペーサに対向する基板側に台座を有する画素と、柱状スペーサと対向する基板側に台座を有しない画素とを、表示パネルに配置する技術が提案されている（例えば特許文献１参照）。台座を有する画素では、柱状スペーサに所定量の弾性変形を与えておき（すなわち台座形成部に柱状スペーサの先端を比較的強く当接させておく）、温度上昇に伴い液晶の体積が膨張した際でも、その弾性変形を維持できるようにしておく。一方、台座を有しない画素では、柱状スペーサにほとんど弾性変形を与えないでおき（すなわち柱状スペーサの先端と対向する基板との間に間隙を設けるか、柱状スペーサの先端を対向する基板に軽く当接させておく）、両基板間に強い力が加わった場合のみ、柱状スペーサの先端が対向する基板に比較的強く当接して、台座を有する画素の柱状スペーサを補助する機能を果たすようにする。このような台座を有しない画素における柱状スペーサ及びその周辺の構造を、補助柱構造と呼ぶことにする。

以下、特許文献１に記載された技術を「関連技術」として説明する。図１０は関連技術における台座を有する画素を示し、図１１は関連技術における台座を有しない画素を示す。

関連技術では、図１０に示すように、柱状スペーサ１３０４に対向するＴＦＴ（Thin Film Transistor）基板１２０１側に台座形成部としての段差膜１１００を有する画素１００１と、図１１に示すように、柱状スペーサ１３０５と対向するＴＦＴ基板１２０１側に台座を有しない画素１００２とを、ＴＦＴ基板１２０１上に配置している。柱状スペーサ１３０４，１３０５は、対向基板１２０２に設けられ、ＴＦＴ基板１２０１と対向基板１２０２との間隔を保持する。ＴＦＴ基板１２０１と対向基板１２０２との間には、液晶層１５００が公知の方法で封止されている。柱状スペーサ１３０４，１３０５は、ともに対向基板１２０２の内面、すなわちＴＦＴ基板１２０１と対向する面に被着（形成）されている。また、図１０に示すように、ＴＦＴ基板１２０１の内面の柱状スペーサ１３０４と対応する位置には、台座形成部としての段差膜１１００が形成されている。柱状スペーサ１３０４の先端は、対応する段差膜１１００と常時当接する。図１１に示すように、柱状スペーサ１３０５の先端とＴＦＴ基板１２０１の対応部との間には、通常状態（すなわち、外部から外力が加えられない状態）では、段差膜１１００の膜厚に相応する間隔を有する。

図１０［Ａ］は、柱状スペーサ１３０４が形成された画素１００１を拡大した平面図である。画素１００１中には、走査線１０１１、共通配線１０１２、無機絶縁膜１０２１、トランジスタ（アモルファスシリコン：ａ−Ｓｉ）１０３２、信号線１０４０、画素配線１０４４、保護膜１０４５、画素電極１０７１、共通電極１０７２ａ、シールド共通電極１０７２ｂ、段差膜１１００、共通電極用コンタクトホール１１０１ａ、画素電極用コンタクトホール１１０１ｂ及び柱状スペーサ１３０４を有する。

図１０［Ｂ］は、図１０［Ａ］中の柱状スペーサ１３０４を含む部分の断面図である。図１０［Ｂ］において、ＴＦＴ基板１２０１の内面（すなわち、図中の上面）には、例えばＡｌ（アルミニウム）を主成分とする走査線１０１１ａ、例えばＣｒ（クロム）を主成分とする走査線１０１１ｂ、例えばＡｌを主成分とする共通配線１０１２ａ、例えばＣｒを主成分とする共通電極１０１２ｂ、無機絶縁膜１０２１、保護膜１０５１、有機膜１０６１、及び、柱状スペーサ１３０４に対応する位置に形成された段差膜１１００を有する。段差膜１１００は、最下層のａ−Ｓｉ層（台座）１０３１の上に順次積層された第一Ｃｒ層１０４１、Ａｌ層１０４２、及び、第二Ｃｒ層１０４３により構成される。

他方、対向基板１２０２の内面（すなわち、図中の下面）には、遮光機能を備えたブラックマトリクス１３０１、色層１３０２及び保護層１３０３が形成され、保護層１３０３に所定の高さの柱状スペーサ１３０４が被着形成されている。そして、ＴＦＴ基板１２０１と対向基板１２０２との間に、液晶層１５００が挟持又は注入（封止）されている。

図１１［Ａ］及び［Ｂ］は、柱状スペーサ１３０５に対応する画素１００２の部分拡大図であり、図１１［Ａ］は平面図、図１１［Ｂ］は図１１［Ａ］の柱状スペーサ１３０５を含む部分の断面図である。図１１［Ａ］は、図１０［Ａ］と類似するが、図１１［Ａ］の段差膜１１００が形成されていない点で相違する。また、図１１［Ｂ］も、図１０［Ｂ］と類似するが、図１０［Ｂ］の柱状スペーサ１３０４に代わり柱状スペーサ１３０５が形成され、ＴＦＴ基板１２０１の柱状スペーサ１３０５に対応する位置には段差膜１１００が形成されていない。したがって、柱状スペーサ１３０５の先端は、保護膜１０５１から離間している。

上述の如く、図１０に示す柱状スペーサ１３０４は、その対向するＴＦＴ基板１２０１側に形成された段差膜１１００に常時当接する柱状スペーサである。一方、図１１に示す柱状スペーサ１３０５は、その対向するＴＦＴ基板１２０１側に段差膜１１００がないため、ＴＦＴ基板１２０１と対向基板１２０２との間隔が狭められたときにだけＴＦＴ基板１２０１に当接する柱状スペーサである。

図１１において、柱状スペーサ１３０５の先端に対応する部位には、段差膜１１００が形成されていない。したがって、柱状スペーサ１３０５とＴＦＴ基板１２０１との間には、隙間がある。パネルを押し潰す外力が加わったときのみ、柱状スペーサ１３０５がＴＦＴ基板１２０１に接触し、ＴＦＴ基板１２０１と対向基板１２０２との間隔を保持することになる。

図１０に示すように、関連技術では、走査線１０１１ａ上に柱状スペーサ１３０４の段差膜１１００を設けてある。この場合には、配線を形成する二層の金属層の間に、半導体層を挟み込むことにより、この半導体層（台座）の有る部分とない部分とで二種類の画素を形成し、半導体層の有る画素では、柱状スペーサが台座形成部に当接して、両基板間のギャップを支持する。これに対して、半導体層の無い画素では、柱状スペーサが対向する基板に当たらず、浮いた形となり、局所的に強い荷重が印加された場合のみ、柱状スペーサが対向する基板に当たって、荷重を緩和する補助柱の機能を果たす。

このように、一種類以上の無機膜層（Ｃｒ層、Ａｌ層、ａ−Ｓｉ層など）を組み合わせて台座形成部とした補助柱構造が、関連技術で提案されている。この関連技術では、柱状スペーサの台座は、走査線上で蓄積容量を形成していない領域に、形成されている。また、台座は、すべての画素ではなく、一部の画素にのみ配置することを前提としている。

特開２００５−３３８７７０号公報

液晶表示装置においては、高開口率化のために、蓄積容量を形成する配線以外の配線は、極力細くしていく必要がある。例えば、共通電位を供給する共通配線上に蓄積容量を形成する場合、蓄積容量を形成しない走査線は、できるだけ細くしておくことが開口率的に望ましい。このような状況下で走査線上に台座を形成しようとすると、その台座は、柱状スペーサに比べて非常に小さくなることから、安定に柱状スペーサを支持することができなくなる。

したがって、高開口率化の求めに応えるには、蓄積容量を形成するために比較的太くなる共通配線上に、台座を形成せざるを得なくなる。しかしながら、共通配線上はほとんどが蓄積容量を形成する領域となるので、台座も蓄積容量部に形成する必要がある。一方、蓄積容量部以外に台座を形成しようとすると、特別な領域が必要となって開口率を落とす結果となる。

これと同様に、走査線上に蓄積容量を形成する場合でも、共通配線は極力細く形成する必要があるので、台座は走査線上の蓄積容量部に形成する必要がある。

このように、高開口率を追求する場合、蓄積容量部で台座を形成することが望ましい。このとき、関連技術のように所定の画素のみに台座を形成する場合、蓄積容量を構成する電極で台座を形成しようとすると、その台座は、第二金属層の上に形成されるパッシベーション絶縁膜で形成するか、別の無機膜層で形成する必要がある。前者の場合、台座以外のパッシベーション絶縁膜を除去する必要があり、蓄積容量を形成する領域では、十分な面積を確保することができず、また、電極を広い面積で露出させるために、信頼性上問題がある。後者の場合、工程の増加を招く。

そこで、本発明の目的は、工程を増やすことなく蓄積容量の領域に形成でき、電気的にも安定な台座の構造を与えることにある。

本発明は、上記目的を達成するため、
第一基板と、
この第一基板に対向する第二基板と、
この第二基板上に設けられ、前記第一基板に対して一定の間隙を保持する柱状スペーサと、
前記間隙に満たされた液晶材と、
前記第一基板上に部分的に設けられた第一金属層と、
この第一金属層を含む前記第一基板上に設けられた絶縁膜と、
この絶縁膜上に部分的に設けられた半導体層と、
この半導体層を含む前記絶縁膜上に設けられた第二金属層と、
前記第一金属層から形成された第一配線と、
前記第二金属層から形成された第二配線と、
この第二配線と前記第一配線とで区切られた複数の領域にそれぞれ形成された画素と、
前記第一金属層、前記絶縁膜及び前記第二金属層から形成された蓄積容量と、を備えた液晶表示装置において、
前記蓄積容量の形成部内で前記半導体層から形成され、かつ、すべての前記画素で同一の面積を有する台座を更に備え、
複数の前記画素には、前記柱状スペーサが前記台座の形成部に当接する位置に設けられた画素と、前記柱状スペーサが前記台座の形成部から離れた位置に設けられた画素と、が含まれる、ことを特徴とする。
本発明における「画素」は、サブ画素も含む総称である。

本発明によれば、柱状スペーサの有無や位置に関係なくすべての画素に、同一面積の台座を半導体層で形成することにより、蓄積容量を形成する領域において、工程を増やすことなく、電気的に安定な台座を提供できるため、高開口率かつ高画質な表示が得られる。

図１［Ａ］は実施形態１における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図１［Ｂ］は図１［Ａ］におけるＩ−Ｉ’線断面図である。 図２［Ａ］は実施形態１における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図２［Ｂ］は図２［Ａ］におけるII−II’線断面図である。 実施形態１における台座形成部の蓄積容量の動作を説明する断面図であり、図３［Ａ］はソース画素電極に対して第一金属層からなる電極が正の電位となる場合であり、図３［Ｂ］はソース画素電極に対して第一金属層からなる電極が負の電位となる場合である。 図４［Ａ］は実施形態２における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図４［Ｂ］は図４［Ａ］におけるIV−IV’線断面図である。 図５［Ａ］は実施形態２における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図５［Ｂ］は図５［Ａ］におけるＶ−Ｖ’線断面図である。 図６［Ａ］は実施形態３における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図６［Ｂ］は図６［Ａ］におけるVI−VI’線断面図である。 図７［Ａ］は実施形態３における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図７［Ｂ］は図７［Ａ］におけるVII−VII’線断面図である。 図８［Ａ］は実施形態４における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図８［Ｂ］は図８［Ａ］におけるVIII−VIII’線断面図である。 図９［Ａ］は実施形態４における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図９［Ｂ］は図９［Ａ］におけるIX−IX’線断面図である。 図１０［Ａ］は関連技術における台座を有する画素を示す平面図であり、図１０［Ｂ］は図１０［Ａ］における部分断面図である。 図１１［Ａ］は関連技術における台座を有しない画素を示す平面図であり、図１１［Ｂ］は図１１［Ａ］における部分断面図である。

以下、添付図面を参照しながら、本発明を実施するための形態（以下「実施形態」という。）について説明する。なお、本明細書及び図面において、実質的に同一の構成要素については同一の符号を用いることにより、重複説明を省略する。

［実施形態１］
図１［Ａ］は実施形態１における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図１［Ｂ］は図１［Ａ］におけるＩ−Ｉ’線断面図である。図２［Ａ］は実施形態１における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図２［Ｂ］は図２［Ａ］におけるII−II’線断面図である。以下、これらの図面に基づき説明する。

本実施形態１の液晶表示装置は、第一基板（１１）と、第一基板（１１）に対向する第二基板（１２）と、第二基板（１２）上に設けられ、第一基板（１１）に対して一定の間隙を保持する柱状スペーサ２４と、その間隙に満たされた液晶材２７と、第一基板（１１）上に部分的に設けられた第一金属層（１３，１４）と、第一金属層（１３，１４）を含む第一基板上（１１）に設けられた絶縁膜（１５）と、絶縁膜（１５）上に部分的に設けられた半導体層１６と、半導体層１６を含む絶縁膜（１５）上に設けられた第二金属層（１８，１９）と、第一金属層から形成された第一配線（１３，１４）と、第二金属層から形成された第二配線（１８，１９）と、第二配線（１８，１９）と第一配線（１３，１４）とで区切られた複数の領域にそれぞれ形成された画素１ａ，１ｂ，…と、第一金属層（１３，１４）、絶縁膜（１５）及び第二金属層（１８，１９）から形成された蓄積容量２８と、を備えたものである。

そして、本実施形態１の液晶表示装置は、蓄積容量形成部５内で半導体層１６から形成され、かつ、すべての画素１ａ，１ｂ，…で同一の面積を有する台座１７を、更に備えている。画素１ａ，１ｂ，…には、柱状スペーサ２４が台座形成部６に当接する位置に設けられた画素１ｂと、柱状スペーサ２４が台座形成部６から離れた位置に設けられた画素１ａと、が含まれる。

本実施形態１によれば、柱状スペーサ２４の有無や位置に関係なくすべての画素１ａ，１ｂ，…に、同一面積の台座１７を半導体層１６で形成することにより、蓄積容量形成部５において、工程を増やすことなく、電気的に安定な台座１７を提供できるため、高開口率かつ高画質な表示が得られる。

本実施形態１では、第一基板がＴＦＴ基板１１であり、第二基板が対向基板１２であり、絶縁膜がゲート絶縁膜１５であり、第一配線が走査線１３及び共通配線１４であり、第二配線が映像信号配線１８及びソース画素電極１９であり、複数の画素１ａ，１ｂ，…が走査線１３と映像信号配線１８とで区切られたものであり、蓄積容量２８が、共通配線１４、ゲート絶縁膜１５及びソース画素電極１９から形成されたものである。

図１［Ｂ］及び図２［Ｂ］に示すように、蓄積容量形成部５は、共通配線１４、ゲート絶縁膜１５及びソース画素電極１９の三層が重なった領域であり、台座形成部６をも含む。台座形成部６は、蓄積容量形成部５内のゲート絶縁膜１５上に台座１７（半導体層１６）が設けられたことにより、対向基板１２側へ突出した領域である。なお、蓄積容量（storage capacitor）２８とは、各画素１ａ，１ｂ，…の液晶要素に並列に設けられ、信号電圧を保持するためのコンデンサのことである。

換言すると、本実施形態１の液晶表示装置は、ＴＦＴ基板１１及び対向基板１２を備え、対向基板１２上に設けられた柱状スペーサ２４によってＴＦＴ基板１１に対して一定の間隙が保持され、その間隙に液晶材２７が挟持され、ＴＦＴ基板１１上に第一金属層からなる走査線１３及び共通配線１４が配置され、その上にゲート絶縁膜１５が配置され、その上に半導体層１６が配置され、その上に第二金属層からなる映像信号配線１８及びソース画素電極１９が配置され、走査線１３と映像信号配線１８とで区切られた複数の領域にそれぞれ画素１ａ，１ｂ，…が形成され、半導体層１６を用いたＴＦＴ７が画素１ａ，１ｂ，…にスイッチとして形成され、ソース画素電極１９と共通配線１４とゲート絶縁膜１５とから蓄積容量２８が形成されたアクティブマトリクス型である。蓄積容量形成部５では、ソース画素電極１９と共通配線１４との間に、ソース画素電極１９と接続された半導体層１６からなる台座１７が全ての画素１ａ，１ｂ，…で同一の面積で形成されている。画素１ａ，１ｂ，…には、柱状スペーサ２４が台座形成部６に当接する位置に設けられた画素１ｂと、柱状スペーサ２４が台座形成部６から離れた位置に設けられた画素１ａとが存在している。

半導体層１６で形成された台座１７は全画素１ａ，１ｂ，…において同一面積で存在するので、台座１７に付随する容量は全画素１ａ，１ｂ，…で同等の挙動を示す。このため、書込み時の走査線１３の電位変動に伴う画素電位変化（以下「フィードスルー電圧」と呼ぶ。）は、すべての画素１ａ，１ｂ，…で等しくなる。したがって、電気的に安定な台座１７を効率よく形成することができる。一方、柱状スペーサ２４が台座形成部６でＴＦＴ基板１１と当接する画素１ｂでは、柱状スペーサ２４と台座１７とが一致するように形成する。柱状スペーサ２４を台座１７と異なる位置に配置した画素１ａでは、柱状スペーサ２４は、弾性変形がほとんど生じなくなるため、補助柱としての機能を果たす。その結果、蓄積容量形成部５で、工程を増加させることなく、電気的に安定な台座１７を形成することができるため、高開口率かつ高画質な表示が得られる。

次に、本実施形態１の構成について、更に詳しく説明する。

ソース画素電極１９と第一金属層からなる共通配線１４とにゲート絶縁膜１５が挟まれることによって、蓄積容量２８が形成されている。蓄積容量形成部５には、ソース画素電極１９と共通配線１４との間に、半導体層１６としてのａ−Ｓｉ層からなる台座１７が配置されている。台座１７は、ソース画素電極１９と電気的に接続され、全ての画素１ａ，１ｂ，…で同じ面積かつ同じ位置に形成されている。

図２［Ａ］［Ｂ］に示すように、柱状スペーサ２４が台座形成部６でＴＦＴ基板１１に当接する画素１ｂにおいては、台座形成部６では、台座１７の分、ＴＦＴ基板１１が高くなっている。台座形成部６に柱状スペーサ２４が当接して、ＴＦＴ基板１１と対向基板１２との間のセルギャップを形成する。画素１ｂにおける柱状スペーサ２４を「本柱」と呼ぶ。

一方、図１［Ａ］［Ｂ］に示すように、柱状スペーサ２４が台座形成部６と離れた位置に設けられた画素１ａにおいては、図２［Ｂ］で示す柱状スペーサ２４が台座形成部６でＴＦＴ基板１１に当接する画素１ｂに比べて、台座１７の高さの分だけ柱状スペーサ２４がＴＦＴ基板１１に届かないことになる。画素１ａにおける柱状スペーサ２４を「補助柱」と呼ぶ。

このため、通常状態では、柱状スペーサ２４（補助柱）はＴＦＴ基板１１と対向基板１２との間のギャップを支える機能は果たしておらず、柱状スペーサ２４（本柱）のみが当該ギャップを支える役割を果たしている。しかし、局所的に大きな荷重がかかった場合、すなわち、ＴＦＴ基板１１と対向基板１２との距離が狭くなって柱状スペーサ２４（本柱）に更なる弾性変形が生じた場合、柱状スペーサ２４（補助柱）がＴＦＴ基板１１に当接する。これにより、柱状スペーサ２４（補助柱）は、ギャップが不均一となる表示ムラを引き起こさないようにする、という機能を果たす。この表示ムラは、柱状スペーサ２４（本柱）が過大な変形をして塑性変形を来たして、局所的に柱状スペーサ２４（本柱）の高さが変化することに起因する。

本実施形態１における柱状スペーサ２４は、アクリル材を用いて、全ての青の画素に配置する。このうち、図２［Ａ］のように台座形成部６に当接する位置に柱状スペーサ２４を配置した画素１ｂを全青画素の１／１２、図１［Ａ］のように台座形成部６から離した位置に柱状スペーサ２４を配置した画素１ａを全青画素の１１／１２とする。柱状スペーサ２４（本柱）を有する青画素と、柱状スペーサ２４（補助柱）を有する青画素とは、１：１１の割合で面内に均一に配置する。柱状スペーサ２４は当接の面が柱の上方からみて直径１２μｍの円形であるようにした。

台座１７は、半導体層１６としてのａ−Ｓｉ層で形成されている。本実施形態１では、ａ−Ｓｉ層の膜厚は２００ｎｍである。台座１７は、柱状スペーサ２４の当接面形状よりやや大きくし、直径１３μｍの円形である。なお、下層のソース画素電極１９と上層の画素電極２２とは、コンタクトホール２１を介して電気的に接続されている。共通配線１４と共通電極２３も電気的に接続されている。

次に、本実施形態１の製造方法について説明する。

まず、ＴＦＴ基板１１となるガラス基板上に、アルミニウム合金とモリブデン合金との積層からなる第一金属層をスパッタにより、３００ｎｍの厚さで堆積させ、走査線１３のパタン及び共通配線１４のパタンに加工する。

続いて、ゲート絶縁膜１５として、酸化シリコンを１００ｎｍ堆積させた後、ＰＣＶＤ（Plasma Chemical Vapor Deposition）法により、窒化シリコンを３００ｎｍ、ｉ−ａ−Ｓｉ（intrinsic amorphous Silicon）を１７０ｎｍ、ｎ−ａ−Ｓｉ（n-type amorphous Silicon）を３０ｎｍ、それぞれ連続的に堆積させる。ｉ−ａ−Ｓｉとｎ−ａ−Ｓｉとの積層膜は、画素スイッチであるＴＦＴ７の半導体層１６となる部分と、台座１７の半導体層１６となる部分とを残して、エッチング除去する。

続いて、第二金属層として、モリブデン合金／アルミニウム合金／モリブデン合金の三層を積層させた膜を３００ｎｍ堆積させ、映像信号配線１８、ドレイン電極（映像信号配線１８の一部）、ソース電極（ソース画素電極１９の一部）及びソース画素電極１９のパタンに加工する。半導体層１６で形成された台座１７は、第二金属層で形成されたソース画素電極１９で覆うように形成する。これにより、台座１７はソース画素電極１９に接続される。また、以上の工程により台座１７の膜厚は、ｉ−ａ−Ｓｉ及びｎ−ａ−Ｓｉの合計の膜厚２００ｎｍとなる。なお、ＴＦＴ７は、ゲート電極（走査線１３の一部）、ゲート絶縁膜１５、半導体層１６、ドレイン電極（映像信号配線１８の一部）及びソース電極（ソース画素電極１９の一部）から構成される。

続いて、第二金属層をマスクとして、ＴＦＴ７の半導体層１６の不要なｎ−ａ−Ｓｉ層をエッチングする。この際、台座１７となる半導体層１６は、第二金属層で覆われているためエッチングされない。続いて、パッシベーション膜２０として、窒化シリコンを３００ｎｍ堆積させる。

続いて、画素のコンタクトホール２１を形成し、周辺に引き出された走査線１３及び映像信号配線１８、共通配線１４の端子部で金属層を露出させるために、パッシベーション膜２０及びゲート絶縁膜１５の必要部分をエッチング除去する。

続いて、映像信号配線１８の形成部では、パッシベーション膜２０上にノボラック樹脂からなる層間膜（図示せず）を、８００ｎｍの厚さで、かつ映像信号配線１８より両側に２μｍずつ広げて、形成する。

続いて、この上に、ＩＴＯ（Indium Tin Oxide）等の透明導電膜により、共通電極２３及び画素電極２２を櫛歯電極状に互いに平行に形成する。

上述のようにして形成したＴＦＴ基板１１に、配向膜２６を塗布・焼成する。一方、対向基板１２には、ブラックマトリクス２５及びカラーフィルタ（図示せず）を形成し、その上に柱状スペーサ２４を形成し、更にその上に配向膜２６を塗布・焼成する。そして、両基板の配向膜２６に対し走査線１３の延在方向に垂直な方向にラビング処理をし、両基板を貼り合せて、周辺をシール材で固めて、中に液晶材２７を注入し、封孔する。

液晶セルギャップは３．０μｍになるようにし、屈折率異方性Δｎ＝０．１０、誘電率異方性Δε＝１０の液晶材２７を用いる。液晶材２７の注入に際しては、十分に液晶材２７がセル内に入るように、注入時間を十分とって実施する。また、液晶セル内が所定の圧力となるように、加圧を行いながら、封孔を実施する。

上述のようにして形成した液晶表示パネルの両側にクロスニコル偏光板を、一方の偏光軸が、液晶のラビング方向に一致するようにして貼り付ける。更に、周辺に必要な駆動ドライバを実装し、バックライト及び信号処理基板をしかるべき形に組み立てて、アクティブマトリクス型液晶表示装置を作製する。画面サイズは対角１５インチで、画素数は横１０２４×ＲＧＢ、縦７６８とする。

本実施形態１では、蓄積容量２８を、ソース画素電極１９と共通配線１４との間に形成している。共通配線１４の電位は、第一金属層で形成する他の配線、例えば走査線１３と比較すると安定して供給できるため、周辺の引き回しの影響を受けることなく安定な表示を得ることができる。このため、ＣＯＧ（Chip On Glass）やＣＯＦ（Chip On Film）といった、液晶モジュールの部材コストを下げることができる構造でも、適用が可能である。本実施形態１では、ＣＯＦを適用して、液晶モジュールを形成する。

後述の実施形態２では、蓄積容量２８を、走査線１３とソース画素電極１９との間に形成する。この場合、表示画面サイズが大きい場合や、画素数が多い場合のように、液晶表示パネルの容量負荷が大きいと、走査線１３のオフ電圧を供給する信号の遅延等により、走査線１３のドライバごとのブロックムラが表示上現れてしまうことがあるので、ＣＯＦの適用が困難となる。

本実施形態１の液晶表示装置では、台座形成部６でＴＦＴ基板１１に当接する柱状スペーサ２４（本柱）を、全ての柱状スペーサ２４の１／１２とすることにより、常に荷重を受ける柱状スペーサ２４の単位面積あたりの本数を少なくしている。そのため、柱状スペーサ２４とＴＦＴ基板１１との摩擦を少なくできることから、液晶パネルを触った場合に、ＴＦＴ基板１１と対向基板１２との間に歪みが生じたまま固定されることがないので、良好な黒表示を得ることができる。

また、本実施形態１では、本柱は常温で０．２μｍ程度の弾性変形をした状態で保つことができる。そのため、高温下で液晶パネルを立てた状態（表示面を地面に垂直にした状態）でも、本柱が弾性変形を保った状態にあるため、液晶が重力で下がって下方にギャップ不均一が生ずる問題を防ぐことができる。

更に、本柱の画素１ｂと補助柱の画素１ａとを作り分けるために必要となる台座１７を、蓄積容量２８を形成した場所に作ることができるため、高開口率で画素を設計することが可能になる。このように台座１７を蓄積容量形成部５に設けることにより、相対値で８％程度の開口率アップを図ることができる。

本実施形態１では、柱状スペーサ２４の本柱の柱全体に占める割合を１／１２とした。しかし、この比率は、柱状スペーサ２４の材質やサイズ、高さ等のパラメータによって、最適値が多少異なるものの、１／３０〜１／５程度にすることが望ましい。

また、本実施形態１では、全ての青画素において、柱状スペーサ２４を配置したが、柱状スペーサ２４は青画素の１／２〜１／４程度の画素に間引いて配置することもできる。その場合、本柱と補助柱との割合を変えて、本柱の割合をそれに見合った形で増大させておくことが望ましい。最終的には、本柱は全青画素の１／３０〜１／５程度の割合で配置させることが望ましい。また、これ以外の範囲においても、本発明を適用することが可能であることはいうまでもない。

本実施形態１では、液晶表示装置をＩＰＳ（In-Plane Switching）モードとしている。ＩＰＳモードでは、液晶のラビング方向にホモジニアス配向させた液晶を、櫛歯電極状に形成された画素電極２２と共通電極２３との間に形成する基板に略平行な電界により、面内にツイスト変形させることで、画素ごとの透過光量を制御する。

図３は、実施形態１における台座形成部の蓄積容量の動作を説明する断面図であり、図３［Ａ］はソース画素電極に対して第一金属層からなる電極が正の電位となる場合であり、図３［Ｂ］はソース画素電極に対して第一金属層からなる電極が負の電位となる場合である。以下、図１乃至図３に基づき説明する。

実際に駆動に際しては、共通電位からの電位差をフレームごとで正負に反転させるいわゆる反転駆動を行う。白表示時の駆動電圧を±６Ｖに設定する。半導体層１６で形成した台座１７の存在により、蓄積容量２８の容量値が、画素電極２２と共通配線１４との間の電位差によって異なってくる。図３はその関係を表したものである。半導体層１６は、ｉ−ａ−Ｓｉ層１６１とｎ−ａ−Ｓｉ層１６２との二層からなる。

例えば、図３［Ｂ］に示すように、ソース画素電極１９が白表示の正側の電位を保持している場合（正フレーム）、蓄積容量２８を形成している対向電極であるところの共通配線１４の電位、すなわち共通電位は、ソース画素電極１９の電位を基準とすると−６Ｖとなる。一方、図３［Ａ］に示すように、ソース画素電極１９が白表示の負側の電位を保持している場合（負フレーム）、共通電位は、ソース画素電極１９の電位を基準とすると＋６Ｖとなる。

負フレーム時は、半導体層１６からみて、ゲート絶縁膜１５を挟んで対向する共通配線１４は正にバイアスされている。そのため、ｉ−ａ−Ｓｉ層１６１におけるゲート絶縁膜１５との界面には、電子の蓄積層１６３が生じる。このときの台座形成部６の容量値Ｃ‐は、ゲート絶縁膜１５の厚さをｄ、ゲート絶縁膜１５の誘電率をε、台座１７の面積をＳとするとき、
Ｃ‐＝ε・Ｓ／ｄ
となる。

一方、正フレーム時は、逆に共通配線１４は負にバイアスされる。そのため、ｉ−ａ−Ｓｉ層１６１におけるゲート絶縁膜１５との界面には、厚さｄ’の空乏層１６４が生じる。このときの台座形成部６の容量値Ｃ＋は、ｉ−ａ−Ｓｉ層の誘電率をε’とすると、
Ｃ＋＝ε・ε’・Ｓ／（ε’・ｄ＋ε・ｄ’）
となる。

このように、負フレーム時の容量値Ｃ‐と正フレーム時の容量値Ｃ＋とを比較するとＣ＋＜Ｃ‐の関係となり、両者に差異が生じてしまう。このような正負での容量変化は、白表示時のみでなく、中間調を表示する場合でも生じる。

本実施形態１では、全画素１ａ，１ｂ，…の蓄積容量２８を形成した場所に同じ面積で台座１７を配置するため、全ての画素１ａ，１ｂ，…で正負の容量変化は等しくなる。そのため、書込み時の走査線１３の電位変動にともなうフィードスルー電圧は、すべての画素１ａ，１ｂ，…で等しく変化する。したがって、共通電位又は画素電位をその変化分に見合った電圧だけ、すべての画素１ａ，１ｂ，…でシフトさせることにより、問題は生じない。

本実施形態１においては、ＩＰＳ方式の液晶表示装置とした。しかし、本発明は、第二金属層（例えばソース画素電極１９）と第一金属層との間に蓄積容量２８を形成する画素構造を有するアクティブマトリクス型液晶表示装置であれば、液晶駆動モードは特に限定せずに用いることができる。

［実施形態２］
図４［Ａ］は実施形態２における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図４［Ｂ］は図４［Ａ］におけるIV−IV’線断面図である。図５［Ａ］は実施形態２における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図５［Ｂ］は図５［Ａ］におけるＶ−Ｖ’線断面図である。以下、これらの図面に基づき説明する。

実施形態１では、蓄積容量２８がソース画素電極１９と第一金属層からなる共通配線１４との間で形成され、半導体層１６からなる台座１７がこれらの間に挟まれて形成されている。これに対し、本実施形態２では、ソース画素電極１９と第一金属層からなる走査線１３との間に蓄積容量２８が形成されている。それ以外は、実施形態１と同じである。図４に示す画素２ａは、柱状スペーサ２４と台座１７とを異なる位置に配置している。図５に示す画素２ｂは、柱状スペーサ２４と台座１７とを同じ位置に配置している。

実施形態１の場合は、ソース画素電極１９と共通配線１４との電位差で半導体層１６を挟むことによる容量変化となる。これに対して、本実施形態２の場合は、ソース画素電極１９と走査線１３との電位差で半導体層１６を挟むことによる容量変化となる。走査線１３は、ほとんどの時間、ＴＦＴ７をオフするための電位が供給されており、走査線１３が選択される極短時間のみＴＦＴ７をオンする電位が供給される。走査線１３のオフ電位は、一般的に負の電圧に設定され、本実施形態２では−８Ｖとしている。走査線１３のオン電位は、一般的に正の電圧に設定され、本実施形態２では２０Ｖとしている。

保持期間において、走査線１３は、−８Ｖが常に印加されるため、ソース画素電極１９の電位に対して常にマイナスになる。しかし、この場合でも、正フレームと負フレームとで、ソース画素電極１９と走査線１３との電位差が異なる。そのため、蓄積容量２８の両電極で挟み込むように形成する半導体層１６からなる台座１７は、全画素２ａ，２ｂ，…で同じ面積としている。その他の構成、製造方法及び動作などは、実施形態１と同様である。

実施形態２では、蓄積容量２８を、ソース画素電極１９と走査線１３との間に形成している。つまり、ソース画素電極１９とともに蓄積容量２８を形成する第一金属層からなる電極を、走査線１３としている。これにより、共通配線１４の幅を細くすることができ、開口率をより高くすることができる。このような画素構造をとることにより、実施形態１に比べて、相対値で１％程度、透過率を向上できる。

一方、表示画面サイズが大きい場合や、画素数が多い場合のように、液晶表示パネルの容量負荷が大きいと、走査線１３のオフ電圧を供給する信号の遅延等により、走査線１３のドライバごとのブロックムラが表示上現れてしまうことがある。この場合は、ＣＯＦの適用が困難であるため、走査線ドライバをＴＡＢ（Tape Automated Bonding）を用いて端子に接続する。

［実施形態３］
図６［Ａ］は実施形態３における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図６［Ｂ］は図６［Ａ］におけるVI−VI’線断面図である。図７［Ａ］は実施形態３における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図７［Ｂ］は図７［Ａ］におけるVII−VII’線断面図である。以下、これらの図面に基づき説明する。

本実施形態３では、実施形態１と同様、蓄積容量２８をソース画素電極１９と共通配線１４との間に形成する。実施形態１では、全画素１ａ，１ｂ，…で台座１７を同一面積かつ同一位置に形成し、柱状スペーサ２４の位置を画素１ａ，１ｂごとに変えることで本柱と補助柱とを実現している。これに対して、実施形態３では、全画素３ａ，３ｂ，…で柱状スペーサ２４を同一位置に配置し、台座１７の位置を画素３ａ，３ｂごと変えることで本柱と補助柱とを実現している。すなわち、柱状スペーサ２４は全青画素３ａ，３ｂで同一位置に配置し、台座１７は、全青画素３ａ，３ｂ，…で面積同一とし、本柱を形成する画素３ｂと補助柱を形成する画素３ａとで位置を変えて配置する。これにより、本柱を有する画素３ｂでは柱状スペーサ２４が台座形成部６でＴＦＴ基板１１に当接し、補助柱を有する画素３ａでは柱状スペーサ２４が台座形成部６と離れた位置に形成される。この場合、柱を配置しない赤画素と緑画素では、台座１７を同一面積であれば任意の位置に配置することができる。

このように、全画素３ａ，３ｂ，…に同一面積の台座１７を配置することにより、蓄積容量２８は同一の挙動を示す。本実施形態３によれば、実施形態１と異なり同一箇所に台座１７を配置しないため、柱状スペーサ２４を同一箇所に配置することが可能となり、柱状スペーサ２４の高さ及びサイズをより均一性よく製造することができ、セルギャップの均一性を確保しやすいという利点がある。その他の点については、実施形態１と同様の構成及び製造方法であり、動作についても実施形態１と同様である。

本実施形態３においては、対向基板１２上に形成する柱状スペーサ２４は、全青画素３ａ，３ｂ，…で同じ位置に形成したが、台座形成部６から離れた位置に形成すればよく、必ずしも同一位置に形成する必要はない。なお、本柱を形成する青画素３ｂと補助柱を形成する青画素３ａとで、台座１７及び柱状スペーサ２４の位置を両方とも変えることもできる。このようにすることにより、特に精細度が高い液晶表示装置においては、より狭い領域で、効率よく柱状スペーサ２４及び台座１７を配置することが可能となる場合もある。

［実施形態４］
図８［Ａ］は実施形態４における柱状スペーサと台座とを異なる位置に配置した画素を示す平面図であり、図８［Ｂ］は図８［Ａ］におけるVIII−VIII’線断面図である。図９［Ａ］は実施形態４における柱状スペーサと台座とを同じ位置に配置した画素を示す平面図であり、図９［Ｂ］は図９［Ａ］におけるIX−IX’線断面図である。以下、これらの図面に基づき説明する。

本実施形態４では、実施形態２と同様、蓄積容量２８をソース画素電極１９と走査線１３との間に形成する。実施形態２は、全画素２ａ，２ｂ，…で台座１７を同一面積かつ同一位置に形成し、柱状スペーサ２４の位置を変えることで本柱を設ける画素２ｂと補助柱を設ける画素２ａとを実現している。これに対して、実施形態４では、柱状スペーサ２４を全青画素４ａ，４ｂ，…で同一位置に配置し、台座１７を全画素４ａ，４ｂ，…で面積同一とし、本柱を形成する画素４ｂと補助柱を形成する画素４ａとで台座１７の位置を変えて配置する。これにより、本柱を有する画素４ｂでは柱状スペーサ２４が台座形成部６でＴＦＴ基板１１に当接し、補助柱を有する画素１ａでは柱状スペーサ２４が台座形成部６と離れた位置に形成される。この場合、柱を配置しない赤画素及び緑画素では、同一面積であれば台座１７を任意の位置に配置することができる。

その他の点については、実施形態２と同様の構成及び製造方法であり、動作についても実施形態２と同様である。なお、柱状スペーサ２４は、全青画素４ａ，４ｂ，…で同じ位置に形成したが、補助柱に関しては、台座形成部６から離れた位置に形成すればよく、必ずしも同一位置に形成する必要はない。本柱を有する青画素４ｂと補助柱を有する青画素４ａとで、台座１７と柱状スペーサ２４との位置をセットで変えることで、より効率よく配置することが可能であれば、両方の位置をセットで画素ごとにシフトさせてもよい。

［総括］
以上、上記各実施形態を参照して本発明を説明したが、本発明は上記各実施形態に限定されるものではない。本発明の構成や詳細については、当業者が理解し得るさまざまな変更を加えることができる。また、本発明には、上記各実施形態の構成の一部又は全部を相互に適宜組み合わせたものも含まれる。

上記の実施形態の一部又は全部は以下の付記のようにも記載され得るが、本発明は以下の構成に限定されるものではない。

（付記１）透明絶縁性を有する第一及び第二基板があり、前記第二基板上に設けられた柱状スペーサによって前記第一基板に対して一定の間隙が保持され、その間隙に液晶材が挟持され、前記第一基板上に第一金属層からなる走査線及び共通配線が配置され、その上にゲート絶縁膜が配置され、その上に半導体層が配置され、その上に第二金属層からなる映像信号配線及びソース画素電極が配置され、前記走査線と前記映像信号配線とで区切られた複数の領域にそれぞれ画素が形成され、前記半導体層を用いたＴＦＴが前記画素にスイッチとして形成され、前記ソース画素電極と前記第一金属層からなる電極と前記ゲート絶縁膜とから蓄積容量が形成されたアクティブマトリクス型液晶表示装置において、
前記蓄積容量の形成部では、前記ソース画素電極の一部と前記第一金属層との間に、前記ソース画素電極と接続された前記半導体層からなる台座が全ての前記画素で同一の面積で形成され、
前記柱状スペーサが前記台座の形成部に当接する位置に設けられた前記画素と、前記柱状スペーサが前記台座の形成部から離れた位置に設けられた前記画素とが存在している、
ことを特徴とするアクティブマトリクス型液晶表示装置。

半導体層で形成された台座は全画素において同一面積で存在するので、台座に付随する容量は全画素で同等の挙動を示す。このため、書込み時の走査線の電位変動に伴う画素電位変化（フィードスルー電圧）は、すべての画素で等しくなる。したがって、電気的に安定な台座を効率よく形成することができる。一方、柱状スペーサが台座の形成部で第一基板と当接する画素では、柱状スペーサと台座が一致するように形成する。柱状スペーサを台座と異なる位置に配置した画素では、その柱状スペーサは、弾性変形がほとんど生じなくなるため、補助柱としての機能を果たす。その結果、蓄積容量を形成する領域で、工程を増加させることなく、電気的に安定な台座を形成することができるため、高開口率かつ高画質な表示が得られる。

（付記２）付記１記載のアクティブマトリクス型液晶表示装置において、
前記台座がすべての前記画素で同じ位置に形成されている、
ことを特徴とするアクティブマトリクス型液晶表示装置。

半導体層の台座をすべての画素で同じ位置に形成することにより、すべての画素の書込み保持の動作の均等性が高くなり、より安定な表示を得ることができる。

（付記３）付記１記載のアクティブマトリクス型液晶表示装置において、
前記柱状スペーサが当該柱状スペーサを配置するすべての画素で同じ位置に形成されている、
ことを特徴とするアクティブマトリクス型液晶表示装置。

第二基板上に形成された柱状スペーサの位置が、柱状スペーサを配置するすべての画素で同じ位置に形成されることにより、柱状スペーサの高さ、サイズをより均一性よく製造することができ、セルギャップの均一性を確保しやすいという利点がある。

（付記４）付記１乃至付記３のいずれか一つに記載のアクティブマトリクス型液晶表示装置において、
前記ソース画素電極ととともに前記蓄積容量を形成する前記第一金属層からなる電極が、前記共通配線である、
ことを特徴とするアクティブマトリクス型液晶表示装置。

ソース画素電極とともに蓄積容量を形成する第一金属層からなる電極を共通配線とすることにより、蓄積容量を形成する対向電極の電位が安定するため、周辺の配線の引き回しによる遅延の影響等を受けにくく、ＣＯＦ、ＣＯＧといった液晶モジュール部材のコストダウンを図りやすくなるという利点がある。

（付記５）付記１乃至付記３のいずれか一つに記載のアクティブマトリクス型液晶表示装置において、
前記ソース画素電極とともに前記蓄積容量を形成する前記第一金属層からなる電極が、前記走査線である、
ことを特徴とするアクティブマトリクス型液晶表示装置。

ソース画素電極とともに蓄積容量を形成する第一金属層からなる電極を走査線とすることにより、共通配線の幅を細くすることができ、開口率をより高くすることができるという利点がある。

（付記１１）第一基板と、
この第一基板に対向する第二基板と、
この第二基板上に設けられ、前記第一基板に対して一定の間隙を保持する柱状スペーサと、
前記間隙に満たされた液晶材と、
前記第一基板上に部分的に設けられた第一金属層と、
この第一金属層を含む前記第一基板上に設けられた絶縁膜と、
この絶縁膜上に部分的に設けられた半導体層と、
この半導体層を含む前記絶縁膜上に設けられた第二金属層と、
前記第一金属層から形成された第一配線と、
前記第二金属層から形成された第二配線と、
この第二配線と前記第一配線とで区切られた複数の領域にそれぞれ形成された画素と、
前記第一金属層、前記絶縁膜及び前記第二金属層から形成された蓄積容量と、を備えた液晶表示装置において、
前記蓄積容量の形成部内で前記半導体層から形成され、かつ、すべての前記画素で同一の面積を有する台座を更に備え、
複数の前記画素には、前記柱状スペーサが前記台座の形成部に当接する位置に設けられた画素と、前記柱状スペーサが前記台座の形成部から離れた位置に設けられた画素と、が含まれる、ことを特徴とする液晶表示装置。

（付記１２）付記１１記載の液晶表示装置であって、
前記台座がすべての前記画素で同じ位置に形成された、
ことを特徴とする液晶表示装置。

（付記１３）付記１１記載の液晶表示装置であって、
前記柱状スペーサは、当該柱状スペーサが配置されるすべての前記画素で同じ位置に形成された、
ことを特徴とする液晶表示装置。

（付記１４）付記１１乃至１３のいずれか一つに記載の液晶表示装置であって、
前記第一基板がＴＦＴ基板であり、
前記第二基板が対向基板であり、
前記絶縁膜がゲート絶縁膜であり、
前記第一配線が走査線及び共通配線であり、
前記第二配線が映像信号配線及びソース画素電極であり、
複数の前記画素が前記走査線と前記映像信号配線とで区切られたものであり、
前記蓄積容量が、前記第一金属層、前記ゲート絶縁膜及び前記ソース画素電極から形成されたものである、
ことを特徴とする液晶表示装置。

（付記１５）付記１４記載の液晶表示装置であって、
前記蓄積容量を形成する前記第一金属層が前記共通配線である、
ことを特徴とする液晶表示装置。

（付記１６）付記１４記載の液晶表示装置であって、
前記蓄積容量を形成する前記第一金属層が前記走査線である、
ことを特徴とする液晶表示装置。

本発明は、第一及び第二基板と、これらの間隙を保持する柱状スペーサと、その間隙に満たされた液晶材と、を備えた液晶表示装置に利用可能である。

１ａ，１ｂ，２ａ，２ｂ，３ａ，３ｂ，４ａ，４ｂ 画素
５ 蓄積容量形成部
６ 台座形成部
７ ＴＦＴ
１１ ＴＦＴ基板（第一基板）
１２ 対向基板（第二基板）
１３ 走査線（第一配線、第一金属層）
１４ 共通配線（第一配線、第一金属層）
１５ ゲート絶縁膜（絶縁膜）
１６ 半導体層
１６１ ｉ−ａ−Ｓｉ層
１６２ ｎ−ａ−Ｓｉ層
１６３ 蓄積層
１６４ 空乏層
１７ 台座
１８ 映像信号配線（第二配線、第二金属層）
１９ ソース画素電極（第二配線、第二金属層）
２０ パッシベーション膜
２１ コンタクトホール
２２ 画素電極
２３ 共通電極
２４ 柱状スペーサ
２５ ブラックマトリクス
２６ 配向膜
２７ 液晶材
２８ 蓄積容量

Claims (7)

1. 第一基板と、
   この第一基板に対向する第二基板と、
   この第二基板上に設けられ、前記第一基板に対して一定の間隙を保持する柱状スペーサと、
   前記間隙に満たされた液晶材と、
   前記第一基板上に部分的に設けられた第一金属層と、
   この第一金属層を含む前記第一基板上に設けられた絶縁膜と、
   この絶縁膜上に部分的に設けられた半導体層と、
   この半導体層を含む前記絶縁膜上に設けられた第二金属層と、
   前記第一金属層から形成された複数本の第一配線と、
   前記第二金属層から形成された複数本の第二配線と、
   ＲＧＢの三つのサブ画素で一画素を構成する場合に、隣接する二本の前記第二配線と隣接する二本の前記第一配線とで区切られた複数の領域にそれぞれ形成された前記サブ画素と、
   前記第一金属層、前記絶縁膜及び前記第二金属層から形成された蓄積容量と、を備えた液晶表示装置において、
   前記蓄積容量の形成部内で前記半導体層から形成され、かつ、すべての前記サブ画素で同一の面積を有する台座を更に備え、
   複数の前記サブ画素には、前記柱状スペーサが前記台座の形成部に当接する位置に設けられたサブ画素と、前記柱状スペーサが前記台座の形成部から離れた位置に設けられたサブ画素と、が含まれる、ことを特徴とする液晶表示装置。
2. 請求項１記載の液晶表示装置であって、
   前記台座がすべての前記サブ画素で同じ位置に形成された、
   ことを特徴とする液晶表示装置。
3. 請求項１記載の液晶表示装置であって、
   前記柱状スペーサは、当該柱状スペーサが配置されるすべての前記サブ画素で同じ位置に形成された、
   ことを特徴とする液晶表示装置。
4. 請求項１乃至３のいずれか一つに記載の液晶表示装置であって、
   前記第一基板がＴＦＴ基板であり、
   前記第二基板が対向基板であり、
   前記絶縁膜がゲート絶縁膜であり、
   前記第一配線が走査線及び共通配線であり、
   前記第二配線が映像信号配線及びソース画素電極であり、
   複数の前記サブ画素が前記走査線と前記映像信号配線とで区切られたものであり、
   前記蓄積容量が、前記第一金属層、前記ゲート絶縁膜及び前記ソース画素電極から形成されたものである、
   ことを特徴とする液晶表示装置。
5. 請求項４記載の液晶表示装置であって、
   前記蓄積容量を形成する前記第一金属層が前記共通配線である、
   ことを特徴とする液晶表示装置。
6. 請求項４記載の液晶表示装置であって、
   前記蓄積容量を形成する前記第一金属層が前記走査線である、
   ことを特徴とする液晶表示装置。
7. 請求項１乃至６のいずれか一つに記載の液晶表示装置であって、
   前記台座の前記同一の面積が、前記柱状スペーサの前記台座に接する面積よりも大きい、
   ことを特徴とする液晶表示装置。

Images