JP2004229440A - チャージポンプ式dc−dcコンバータ - Google Patents
チャージポンプ式dc−dcコンバータ Download PDFInfo
- Publication number
- JP2004229440A JP2004229440A JP2003015926A JP2003015926A JP2004229440A JP 2004229440 A JP2004229440 A JP 2004229440A JP 2003015926 A JP2003015926 A JP 2003015926A JP 2003015926 A JP2003015926 A JP 2003015926A JP 2004229440 A JP2004229440 A JP 2004229440A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- converter
- voltage
- output terminal
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】基本回路毎に電荷蓄積用コンデンサおよびデカップリングコンデンサを設けると、コンデンサの部品点数が増えるため実装面積が増大する。
【解決手段】直流電圧源(Vin)と回路出力端子11との間に交互にオン/オフ動作を行うトランジスタQ11,Q12を直列に接続するとともに、トランジスタQ11の出力端とグランドとの間にCMOSインバータ13を接続する。また、グランドと回路出力端子12との間に交互にオン/オフ動作を行うトランジスタQ15,Q16を直列に接続するとともに、直流電圧源(Vin)とトランジスタQ15の出力端との間にCMOSインバータ14を接続する。そして、CMOSインバータ13,14の各出力端間に電荷蓄積用コンデンサC11を、トランジスタQ12,Q16の各出力端間にデカップリングコンデンサC12をそれぞれ接続して、これらコンデンサC11,C12を昇圧側と反転側に共用する。
【選択図】 図1
【解決手段】直流電圧源(Vin)と回路出力端子11との間に交互にオン/オフ動作を行うトランジスタQ11,Q12を直列に接続するとともに、トランジスタQ11の出力端とグランドとの間にCMOSインバータ13を接続する。また、グランドと回路出力端子12との間に交互にオン/オフ動作を行うトランジスタQ15,Q16を直列に接続するとともに、直流電圧源(Vin)とトランジスタQ15の出力端との間にCMOSインバータ14を接続する。そして、CMOSインバータ13,14の各出力端間に電荷蓄積用コンデンサC11を、トランジスタQ12,Q16の各出力端間にデカップリングコンデンサC12をそれぞれ接続して、これらコンデンサC11,C12を昇圧側と反転側に共用する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、DC−DCコンバータおよびこれを搭載した携帯機器に関し、特に直流電圧源の電源電圧を昇圧・反転させることによって電圧変換を行うチャージポンプ式DC−DCコンバータおよびこれを搭載した携帯機器に関する。
【0002】
【従来の技術】
従来、この種のチャージポンプ式DC−DCコンバータとしては、電荷蓄積用コンデンサとデカップリングコンデンサの2つのコンデンサを有し、基本的に、直流電圧源の電源電圧を昇圧させることにより、当該電源電圧と電圧値が異なる1系統の直流電圧に電圧変換する構成のものが知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2002−191168号公報
【0004】
その具体的な構成の概略を図8に示す。図8において、直流電圧源Vinと回路出力端子101との間に、スイッチング素子であるトランジスタQ101,Q102が直列に接続されている。これらトランジスタQ101,Q102の各ゲートには、クロック発生器102で発生される互いに逆相のクロックパルスがバッファ103,104を介してそれぞれ印加される。トランジスタQ101の出力端には、電荷蓄積用コンデンサC101の一端が接続されている。この電荷蓄積用コンデンサC101の他端には、CMOSインバータ105の出力端が接続されている。
【0005】
CMOSインバータ105は、直流電圧源(Vin)とグランドとの間に直列に接続され、かつゲートが共通接続された逆導電型のトランジスタQ103,Q104によって構成されている。このCMOSインバータ105の入力端には、クロック発生器102で発生されるクロックパルスがバッファ106を介して印加される。トランジスタQ101の出力端には、デカップリングコンデンサC102の一端が接続されている。このデカップリングコンデンサC102の他端は接地されている。
【0006】
上記構成の従来例に係るチャージポンプ式DC−DCコンバータにおいて、スイッチング素子であるトランジスタQ101とQ102、CMOSインバータ105のトランジスタQ103とQ104は、図9のタイミングチャートから明らかなように、オン(on)状態とオフ(off)状態とが交互に切り替わるいわゆるトグル状の動作を、状態▲1▼〜▲4▼を1サイクルとして行うことで、電源電圧Vinをその2倍の直流電圧Vout(+)に昇圧して出力する。
【0007】
上述したことから明らかなように、従来例に係るチャージポンプ式DC−DCコンバータは、直流電圧源の電源電圧Vinを1系統の直流電圧Vout(+)に変換するものである。したがって、複数系統の直流電圧、例えば正の直流電圧と負の直流電圧の2系統の直流電圧にDC−DC変換するには、同じ構成の回路を2つ用いることになる。
【0008】
【発明が解決しようとする課題】
しかしながら、例えば2系統の直流電圧を得るために上記構成の基本回路を2つ用いた構成を採るものとすると、電荷蓄積用コンデンサC101およびデカップリングコンデンサC102を2対設けることになるため、部品点数が増え、実装面積を増大させることになる。通常、コンデンサは実装面積を広く必要とし、多段チャージポンプ回路においては昇圧段数に比例してその数が増加するため、電荷蓄積用コンデンサC101およびデカップリングコンデンサC102を2対設けると、システムとしての実装面積が極めて大きなものとなってしまう。
【0009】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、直流電源の電源電圧を複数系統の電圧にDC−DC変換するに当たり、コンデンサ部品の点数削減によって大幅な実装面積減を可能としたチャージポンプ式DC−DCコンバータおよびこれを搭載した携帯機器を提供することにある。
【0010】
【課題を解決するための手段】
本発明によるチャージポンプ式DC−DCコンバータは、直流電圧源と第1の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第1,第2のスイッチング素子と、当該第1のスイッチング素子の出力端と基準電位点との間に接続された第1のCMOSインバータと、基準電位点と第2の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第3,第4のスイッチング素子と、電源電圧源と当該第3のスイッチング素子の出力端との間に接続された第2のCMOSインバータと、第1,第2のCMOSインバータの各出力端間に接続されたコンデンサとを備える基本回路を少なくとも1つ有する構成となっている。このチャージポンプ式DC−DCコンバータは、DC−DCコンバータを搭載した携帯機器において、当該DC−DCコンバータとして用いられる。
【0011】
上記構成のチャージポンプ式DC−DCコンバータまたはこれを搭載した携帯機器において、基準電位点をグランドとした場合、第1,第2のスイッチング素子および第1のCMOSインバータが昇圧側の回路を構成し、第3,第4のスイッチング素子および第2のCMOSインバータが反転側の回路を構成する。そして、昇圧側の回路と反転側の回路は、第1,第2のCMOSインバータの各出力端間に接続されたコンデンサを電荷蓄積に共用する。このコンデンサの共用により、実装面積を広く必要とするコンデンサの数を削減できる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0013】
図1は、本発明の一実施形態に係るチャージポンプ式DC−DCコンバータの構成を示す回路図である。本実施形態では、チャージポンプ式DC−DCコンバータとして、直流電圧源の電源電圧Vinを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Vout(+)と負の電圧Vout(−)の2系統の電圧にDC−DC変換する構成のものを例に挙げて説明するものとする。
【0014】
図1において、直流電圧源(Vin)と第1の回路出力端子11との間には、第1,第2のスイッチング素子であるトランジスタQ11,Q12が直列に接続されている。これらトランジスタQ11,Q12は、後述するように、交互にオン/オフ動作を行う。トランジスタQ11の出力端(トランジスタQ12の入力端)であるノード(A)と基準電位点、例えばグランドとの間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタQ13,Q14からなる第1のCMOSインバータ13が接続されている。
【0015】
一方、グランドと第2の回路出力端子12との間には、第3,第4のスイッチング素子であるトランジスタQ15,Q16が直列に接続されている。これらトランジスタQ15,Q16は、後述するように、交互にオン/オフ動作を行う。直流電圧源(Vin)とトランジスタQ15の出力端(トランジスタQ16の入力端)であるノード(B)との間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタQ17,Q18からなる第2のCMOSインバータ14が接続されている。
【0016】
第1,第2のCMOSインバータ13,14の各出力端間、即ちトランジスタQ13,Q14の共通接続点とトランジスタQ17,Q18の共通接続点との間には、第1のコンデンサである電荷蓄積用コンデンサC11が接続されている。また、トランジスタQ12,Q16の各出力端間、即ち第1,第2の回路出力端子11,12間には、第2のコンデンサであるデカップリングコンデンサC12が接続されている。
【0017】
クロック発生器15は、チャージポンプ動作を行うために必要な各種のクロックパルスを発生する。具体的には、トランジスタQ11,Q15をオン/オフ駆動するためのクロックパルスCK1,CK2、CMOSインバータ13,14を駆動するためのクロックパルスCK3,CK4およびPWM(Pulse Width Moduration;パルス幅変調)制御回路16,17を制御する同期クロックSyncClockおよび制御信号Deadtime/SoftStart/Sleepをそれぞれ発生する。
【0018】
クロックパルスCK1,CK2は、バッファ18,19を介してトランジスタQ11,Q15の各ゲートに与えられる。クロックパルスCK3,CK4は、バッファ20,21を介してCMOSインバータ13,14の各入力端、即ちトランジスタQ13,Q14のゲート共通接続点およびトランジスタQ17,Q18のゲート共通接続点に与えられる。同期クロックSyncClockはバッファ22,23を介して、制御信号Deadtime/SoftStart/Sleepは直接PWM制御回路16,17に与えられる。
【0019】
PWM制御回路16,17は、トランジスタQ12,Q13の各オン期間を制御し、第1,第2の回路出力端子11,12から出力する電流値を調整することにより、直流電圧Vout(+),Vout(−)が目的の電圧値になるように制御する。図2に、PWM制御回路16,17の構成の一例を示す。ここでは、正側のPWM制御回路16を例に採って示している。
【0020】
図2に示すように、本例に係るPWM制御回路16は、制御回路31、誤差アンプ32および比較器32および比較器33を有する構成となっている。制御回路31は、クロック発生器15から与えられる同期クロックSyncClockおよび制御信号Deadtime/SoftStart/Sleepを受け、当該同期クロックSyncClockに同期した三角波信号を発生して比較器33にその非反転(+)入力として与える。
【0021】
誤差アンプ32は、内部基準電圧VREFを反転(−)入力、正の出力電圧Vout(+)を分圧抵抗R11,R12によって分圧して得られる電圧を非反転入力とし、内部基準電圧VREFに対する出力電圧Vout(+)の誤差を検出してその誤差電圧を比較器33にその反転入力として与える。比較器33は、制御回路31から与えられる三角波信号と誤差アンプ32から与えられる誤差電圧とを比較し、その比較結果に基づいてトランジスタQ12のオン/オフ期間を制御する。
【0022】
次に、上記構成の本実施形態に係るチャージポンプ式DC−DCコンバータの回路動作について、図3のタイミングチャートを用いて説明する。
【0023】
先ず、昇圧側の回路において、トランジスタQ11とQ12、CMOSインバータ13のトランジスタQ13とQ14は、オン(on)状態とオフ(off)状態とが交互に切り替わるトグル状の動作によって電荷を溜め、出力する一連の動作であるチャージアップを、状態▲1▼〜▲4▼を1サイクルとして行うことにより、電源電圧Vinをその2倍の電圧2Vinに昇圧して直流電圧Vout(+)として出力する。
【0024】
一方、反転側の回路において、トランジスタQ15とQ16、CMOSインバータ14のトランジスタQ17とQ18は、トグル状の動作によるチャージアップを昇圧側の回路と1サイクル内で交互に行うことにより、電源電圧Vinを負の電圧−Vinに反転して直流電圧Vout(−)として出力する。すなわち、昇圧側の回路と反転側の回路とが、チャージアップを1サイクル内で交互に行うことで、1対のコンデンサC11,C12にて電源電圧Vinから2系統の直流電圧Vout(+),Vout(−)にDC−DC変換することができる。
【0025】
ところで、本実施形態に係るチャージポンプ式DC−DCコンバータにおいては、電荷蓄積用コンデンサC11のみならず、デカップリングコンデンサC12についても昇圧側の回路と反転側の回路に共用する構成を採っていることから、当該デカップリングコンデンサC12の両端にはスイッチング素子であるトランジスタQ12,Q16が接続されている。このような接続状態のままでは、回路出力端子11,12がフローティングとなり、外的要因によって直流電圧Vout(+),Vout(−)が簡単に変動してしまう懸念がある。
【0026】
その対策のために、PWM制御回路16,17が設けられている。すなわち、PWM制御回路16,17は、先述したように、トランジスタQ12,Q13の各オン期間を制御し、回路出力端子11,12から出力する電流値を調整することで、直流電圧Vout(+),Vout(−)が目的の電圧値になるように制御する。
【0027】
トランジスタQ12,Q13のオン期間、即ちトランジスタQ12,Q13をオン状態にする制御パルスのパルス幅は、PWM制御回路16,17において、フィードバックされる直流電圧Vout(+),Vout(−)と内部基準電圧VREFとの比較結果に基づいて決定される。なお、このパルス幅を制御することにより、直流電圧Vout(+),Vout(−)の電圧値を、当該パルス幅に応じて直線的に調整することができる。
【0028】
なお、図3のタイミングチャートでは、1サイクル内において4つのパターン(状態)▲1▼〜▲4▼を持って動作を行うとしているが、チャージポンプ回路の電気的特性は各トランジスタ特性に左右されるため、各トランジスタQ11〜Q18の最適遷移点が必ずしも重なり合うとは限らない。
【0029】
上述したように、直流電圧源の電源電圧Vinを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Vout(+)と負の電圧Vout(−)の2系統の電圧にDC−DC変換するチャージポンプ式DC−DCコンバータにおいて、電荷蓄積用コンデンサC11およびデカップリングコンデンサC12を昇圧側の回路と反転側の回路に共用することにより、2系統の直流電圧にDC−DC変換するのに、従来は4個必要であったコンデンサが2個で済むため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【0030】
なお、上記実施形態では、2段昇圧(2Vin)と1段反転(−Vin)を同時に行うチャージポンプ回路を例に採って説明したが、昇圧・反転する電圧値はこれらに限られるものではない。すなわち、トランジスタQ12、デカップリングコンデンサC12およびPWM制御回路16からなる回路の後段に、同じ回路を1段配置することで3段昇圧(3Vin)、2段配置することで4段昇圧(4Vin)、……、同様に、トランジスタQ16、デカップリングコンデンサC12およびPWM制御回路17からなる回路の後段に、同じ回路を1段配置することで2段反転(−2Vin)、2段配置することで3段反転(−3Vin)、……、という具合に電源電圧Vinの整数倍に同時に昇圧・反転する多段のチャージポンプ回路の構成を採ることができる。この場合にも、PWM制御回路16,17において、トランジスタQ12,Q16のオン期間を制御することにより、直流電圧Vout(+),Vout(−)の電圧値を直線的に調整することが可能である。
【0031】
また、上記実施形態においては、電荷蓄積用コンデンサC11およびデカップリングコンデンサC12を共用した昇圧側の回路および反転側の回路の対からなる基本回路を1つ設けることによって2系統の直流電圧Vout(+),Vout(−)にDC−DC変換するとしたが、上記の動作原理の基に電圧値が異なる直流電圧にDC−DC変換する基本回路を2個以上組み合わせて用いることで、電源電圧Vinを4系統、6系統、……の直流電圧へ電圧変換が可能なDC−DCコンバータを実現することも可能である。
【0032】
さらに、上記実施形態では、昇圧側の回路および反転側の回路の間で、電荷蓄積用コンデンサC11と共にデカップリングコンデンサC12を共用するとしたが、当該デカップリングコンデンサC12については共用とせずに、トランジスタQ12の出力端とグランドとの間、トランジスタQ16の出力端と直流電圧源(Vin)との間にそれぞれデカップリングコンデンサC12を接続した構成を採ることも可能である。この場合には、1つの基本回路につき削減できるコンデンサの数が1個だけとなるものの、トランジスタQ12,Q16をオン/オフ制御するためのPWM制御回路16,17を設けなくても済むという利点がある。
【0033】
ところで、一般的に、チャージポンプ式DC−DCコンバータは、回路構成が簡単であるという長所を持つが、その反面、レギュレートに必要なコンデンサを用いるため実装面積が大きくなるという短所がある。このため、特に小型化の要望が強い携帯電話機やPDA(Personal Digital Assistants)に代表される携帯機器(端末)への搭載が敬遠されているのが現状である。
【0034】
これに対して、上記実施形態に係るチャージポンプ式DC−DCコンバータによれば、少なくとも電荷蓄積用コンデンサC11を昇圧側の回路と反転側の回路に共用することにより、部品点数を削減して実装面積大という短所を補うことができるため、携帯電話機やPDAに代表される携帯機器に搭載することが容易に実現可能になる。
【0035】
[適用例]
図4は、本発明が適用される携帯機器、例えば携帯電話機の構成の概略を示す外観図である。
【0036】
本例に係る携帯電話機は、装置筐体41の前面側に、スピーカ部42、画面表示部43、走査部44およびマイク部45を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、画面表示部43として、液晶表示装置やEL(electroluminescence)表示装置などのフラットパネル型ディスプレイが用いられている。
【0037】
フラットパネル型ディスプレイ、例えば液晶表示装置の構成の一例を図5に示す。同図において、ガラス基板51上には多数の画素が行列状(マトリクス状)に配置されて画素部52を形成している。ガラス基板51は、もう一枚のガラス基板(図示せず)と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネルを構成している。
【0038】
画素部52における画素回路の構成の一例を図6に示す。同図において、行列状に配置された画素60の各々は、画素トランジスタであるTFT(Thin Film Transistor;薄膜トランジスタ)61と、このTFT61のドレイン電極に画素電極が接続された液晶セル62と、この液晶セル62の画素電極に一方の電極が接続された保持容量63とを有する構成となっている。
【0039】
この画素構造において、TFT61はゲート電極が走査線(ゲート線)64に接続され、ソース電極が信号線(ソース線)65に接続されている。液晶セル62は対向電極がコモン線66に対して各画素共通に接続されている。そして、液晶セル62の対向電極には、コモン線66を介してコモン電位Vcomが各画素共通に与えられる。保持容量63は他方の電極がCS線67に対して各画素共通に接続されている。
【0040】
ここで、1H(Hは水平期間)反転駆動または1F(Fはフィールド期間)反転駆動を行う場合には、各画素に書き込まれる表示信号は、コモン電位Vcomを基準として極性反転を行うことになる。また、コモン電位Vcomの極性を一定周期、例えば1H周期または1F周期で反転させるコモン反転駆動を1H反転駆動または1F反転駆動と併用する場合は、CS線57の電位の極性もコモン電位Vcomに同期して交流反転する。
【0041】
再び図5において、画素部52と同一のガラス基板51上には、例えば、画素部12の上下側に水平(H)ドライバ(水平駆動回路)54A,54Bが、画素部52の右側に垂直(V)ドライバ(垂直駆動回路)55が、画素部52の左側に基準電圧発生回路16およびDC−DCコンバータ17がそれぞれ周辺の駆動回路として搭載されている。
【0042】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ54Aは、例えば、水平シフトレジスタ541、データサンプリングラッチ部542、第2ラッチ部543、レベルシフタ544およびDA変換(DAC)回路545を有するデジタルドライバ構成となっている。水平ドライバ54Bについても、水平ドライバ54Aと全く同じ構成となっている。
【0043】
水平シフトレジスタ541は、タイミング発生回路(図示せず)から供給される水平スタートパルスHSTに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスHCKに同期して1水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部542は、水平シフトレジスタ541で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路(図示せず)を介して表示データDataを1水平期間で順次サンプリングしラッチする。
【0044】
このラッチされた1ライン分のデジタル表示データは、水平ブランキング期間に第2ラッチ部543に一括して移される。第2ラッチ部543からは、1ライン分のデジタル表示データが一斉に出力される。この出力された1ライン分のデジタル表示データは、レベルシフタ544でレベルアップされてDA変換回路545に与えられ、ここでアナログ表示信号に変換される。DA変換回路545から出力される1ライン分のアナログ表示信号は、画素部52の水平方向画素数xに対応して配線された信号線65−1〜65−xに出力される。
【0045】
垂直ドライバ55は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ55において、垂直シフトレジスタは、タイミング発生回路(図示せず)から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、画素部52の垂直方向画素数yに対応して配線された走査線64−1〜64−yにゲートバッファを通して順次出力される。
【0046】
この垂直ドライバ55による垂直走査により、走査パルスが走査線64−1〜64−yに順次出力されると、画素部52の各画素が行(ライン)単位で順に選択される。そして、この選択された1ライン分の画素に対して、DA変換回路545から出力される1ライン分のアナログ表示信号が信号線65−1〜65−xを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、1画面分の画表示が行われる。
【0047】
ここで、DA変換回路545についてさらに詳細に説明する。本例に係る液晶表示装置では、DA変換回路545として、基準電圧発生回路56から与えられる複数の基準電圧の中からデジタル表示データに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型DA変換回路を用いている。基準電圧発生回路56は、図7に示すように、抵抗分割(抵抗分圧)回路からなる構成となっている。
【0048】
すなわち、階調数をnとすると、第1基準電位VAと第2基準電位VBとの間の電圧を、直列に接続されたn−1個の抵抗R1〜Rn−1によって分圧する。これにより、各分圧点からn−2個の基準電圧V1〜Vn−2が得られる。そして、基準電位VAを基準電圧V0、基準電位VBを基準電圧Vn−1とすることで、基準電圧発生回路56からは計n個の基準電圧V0〜Vn−1が発生されることになる。
【0049】
ところで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化するのを防ぐために、先述したように、表示信号の極性をある周期で反転させる交流反転駆動(1H反転駆動または1F反転駆動)が採られている。そのため、基準電圧発生回路56においては、その交流反転に同期して交互に発生するタイミングパルスφ1,φ2によってスイッチSW1〜SW4をオン(閉)/オフ(開)させるようになっている。
【0050】
この基準電圧発生回路56においては、交流反転のある反転タイミングでタイミングパルスφ1が発生すると、スイッチSW1,SW4がオンするため、第1基準電位VAとして正側電源電圧VCCが、第2基準電位VBとして負側電源電圧VSSがそれぞれ与えられる。次の反転タイミングでタイミングパルスφ2が発生すると、スイッチSW2,SW3がオンするため、第1基準電位VAとして負側電源電圧VSSが、第2基準電位VBとして正側電源電圧VCCがそれぞれ与えられる。
【0051】
このように、交流反転駆動を採る液晶表示装置の基準電圧発生回路56においては、正側電源電圧VCCおよび負側電源電圧VSSが用いられる。これらの電源電圧VCC,VSSは、DC−DCコンバータ57において、直流電圧源の電源電圧に基づいてDC−DC変換によって生成される。このDC−DCコンバータ57として、先述した実施形態に係るチャージポンプ式DC−DCコンバータを用いることができる。
【0052】
このチャージポンプ式DC−DCコンバータは、先述したように、コンデンサの点数削減によって実装面積を小さくでき、しかもチャージポンプ式のものは回路構成が簡単であるため、従来敬遠されていた携帯電話機やPDAに代表される携帯機器への搭載が可能になる。特に、上記構成の液晶表示装置への搭載を考えた場合、当該チャージポンプ式DC−DCコンバータの実装面積が小さく、しかも回路構成が簡単であることから、画素部52の周辺領域(いわゆる、額縁)を狭くでき(狭額縁化)、その結果、携帯電話機そのものの小型化に大きく寄与できることになる。
【0053】
なお、ここでは、携帯電話機の画面表示部43として用いる駆動回路一体型液晶表示装置において、先述した実施形態に係るチャージポンプ式DC−DCコンバータを、基準電圧発生回路56で用いる正側電源電圧VCCおよび負側電源電圧VSSを発生するDC−DCコンバータ57として用いる場合を例に挙げて説明したが、基準電圧発生回路56以外の回路で用いる正・負の電源電圧を生成するのに用いても良いことは勿論である。
【0054】
また、液晶表示装置で用いるDC−DCコンバータへの適用に限られるものではない。具体的には、近年、撮像機能を具備する携帯電話機などの携帯機器で用いられる固体撮像素子、例えばCCD(Charge Coupled Device)型撮像素子において、電荷転送部の転送駆動などに用いる正の電圧と負の電圧を発生するDC−DCコンバータに対しても同様に適用することが可能である。
【0055】
さらに、本適用例では、携帯電話機に適用した場合を例に挙げて説明したが、これに限られるものではなく、PDAなどの他の携帯機器にも同様に適用可能である。
【0056】
【発明の効果】
以上説明したように、本発明によれば、電荷蓄積用のコンデンサを昇圧側の回路と反転側の回路に共用することにより、実装面積を広く必要とするコンデンサの部品点数を減らすことができるため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るチャージポンプ式DC−DCコンバータの構成を示す回路図である。
【図2】PWM制御回路の構成の一例を示すブロック図である。
【図3】本実施形態に係るチャージポンプ式DC−DCコンバータの回路動作の説明に供するタイミングチャートである。
【図4】本発明が適用される携帯電話機の構成の概略を示す外観図である。
【図5】液晶表示装置の構成の一例を示すブロック図である。
【図6】画素回路の構成の一例を示す回路図である。
【図7】基準電圧選択型DA変換回路における基準電圧発生回路の構成の一例を示す回路図である。
【図8】チャージポンプ式DC−DCコンバータの従来例を示す回路図である。
【図9】従来例に係るチャージポンプ式DC−DCコンバータの回路動作の説明に供するタイミングチャートである。
【符号の説明】
11,12…回路出力端子、13,14…CMOSインバータ、15…クロック発生器、16,17…PWM制御回路
【発明の属する技術分野】
本発明は、DC−DCコンバータおよびこれを搭載した携帯機器に関し、特に直流電圧源の電源電圧を昇圧・反転させることによって電圧変換を行うチャージポンプ式DC−DCコンバータおよびこれを搭載した携帯機器に関する。
【0002】
【従来の技術】
従来、この種のチャージポンプ式DC−DCコンバータとしては、電荷蓄積用コンデンサとデカップリングコンデンサの2つのコンデンサを有し、基本的に、直流電圧源の電源電圧を昇圧させることにより、当該電源電圧と電圧値が異なる1系統の直流電圧に電圧変換する構成のものが知られている(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2002−191168号公報
【0004】
その具体的な構成の概略を図8に示す。図8において、直流電圧源Vinと回路出力端子101との間に、スイッチング素子であるトランジスタQ101,Q102が直列に接続されている。これらトランジスタQ101,Q102の各ゲートには、クロック発生器102で発生される互いに逆相のクロックパルスがバッファ103,104を介してそれぞれ印加される。トランジスタQ101の出力端には、電荷蓄積用コンデンサC101の一端が接続されている。この電荷蓄積用コンデンサC101の他端には、CMOSインバータ105の出力端が接続されている。
【0005】
CMOSインバータ105は、直流電圧源(Vin)とグランドとの間に直列に接続され、かつゲートが共通接続された逆導電型のトランジスタQ103,Q104によって構成されている。このCMOSインバータ105の入力端には、クロック発生器102で発生されるクロックパルスがバッファ106を介して印加される。トランジスタQ101の出力端には、デカップリングコンデンサC102の一端が接続されている。このデカップリングコンデンサC102の他端は接地されている。
【0006】
上記構成の従来例に係るチャージポンプ式DC−DCコンバータにおいて、スイッチング素子であるトランジスタQ101とQ102、CMOSインバータ105のトランジスタQ103とQ104は、図9のタイミングチャートから明らかなように、オン(on)状態とオフ(off)状態とが交互に切り替わるいわゆるトグル状の動作を、状態▲1▼〜▲4▼を1サイクルとして行うことで、電源電圧Vinをその2倍の直流電圧Vout(+)に昇圧して出力する。
【0007】
上述したことから明らかなように、従来例に係るチャージポンプ式DC−DCコンバータは、直流電圧源の電源電圧Vinを1系統の直流電圧Vout(+)に変換するものである。したがって、複数系統の直流電圧、例えば正の直流電圧と負の直流電圧の2系統の直流電圧にDC−DC変換するには、同じ構成の回路を2つ用いることになる。
【0008】
【発明が解決しようとする課題】
しかしながら、例えば2系統の直流電圧を得るために上記構成の基本回路を2つ用いた構成を採るものとすると、電荷蓄積用コンデンサC101およびデカップリングコンデンサC102を2対設けることになるため、部品点数が増え、実装面積を増大させることになる。通常、コンデンサは実装面積を広く必要とし、多段チャージポンプ回路においては昇圧段数に比例してその数が増加するため、電荷蓄積用コンデンサC101およびデカップリングコンデンサC102を2対設けると、システムとしての実装面積が極めて大きなものとなってしまう。
【0009】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、直流電源の電源電圧を複数系統の電圧にDC−DC変換するに当たり、コンデンサ部品の点数削減によって大幅な実装面積減を可能としたチャージポンプ式DC−DCコンバータおよびこれを搭載した携帯機器を提供することにある。
【0010】
【課題を解決するための手段】
本発明によるチャージポンプ式DC−DCコンバータは、直流電圧源と第1の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第1,第2のスイッチング素子と、当該第1のスイッチング素子の出力端と基準電位点との間に接続された第1のCMOSインバータと、基準電位点と第2の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第3,第4のスイッチング素子と、電源電圧源と当該第3のスイッチング素子の出力端との間に接続された第2のCMOSインバータと、第1,第2のCMOSインバータの各出力端間に接続されたコンデンサとを備える基本回路を少なくとも1つ有する構成となっている。このチャージポンプ式DC−DCコンバータは、DC−DCコンバータを搭載した携帯機器において、当該DC−DCコンバータとして用いられる。
【0011】
上記構成のチャージポンプ式DC−DCコンバータまたはこれを搭載した携帯機器において、基準電位点をグランドとした場合、第1,第2のスイッチング素子および第1のCMOSインバータが昇圧側の回路を構成し、第3,第4のスイッチング素子および第2のCMOSインバータが反転側の回路を構成する。そして、昇圧側の回路と反転側の回路は、第1,第2のCMOSインバータの各出力端間に接続されたコンデンサを電荷蓄積に共用する。このコンデンサの共用により、実装面積を広く必要とするコンデンサの数を削減できる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0013】
図1は、本発明の一実施形態に係るチャージポンプ式DC−DCコンバータの構成を示す回路図である。本実施形態では、チャージポンプ式DC−DCコンバータとして、直流電圧源の電源電圧Vinを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Vout(+)と負の電圧Vout(−)の2系統の電圧にDC−DC変換する構成のものを例に挙げて説明するものとする。
【0014】
図1において、直流電圧源(Vin)と第1の回路出力端子11との間には、第1,第2のスイッチング素子であるトランジスタQ11,Q12が直列に接続されている。これらトランジスタQ11,Q12は、後述するように、交互にオン/オフ動作を行う。トランジスタQ11の出力端(トランジスタQ12の入力端)であるノード(A)と基準電位点、例えばグランドとの間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタQ13,Q14からなる第1のCMOSインバータ13が接続されている。
【0015】
一方、グランドと第2の回路出力端子12との間には、第3,第4のスイッチング素子であるトランジスタQ15,Q16が直列に接続されている。これらトランジスタQ15,Q16は、後述するように、交互にオン/オフ動作を行う。直流電圧源(Vin)とトランジスタQ15の出力端(トランジスタQ16の入力端)であるノード(B)との間には、互いに直列に接続されかつゲートが共通接続されてなる逆導電型のトランジスタQ17,Q18からなる第2のCMOSインバータ14が接続されている。
【0016】
第1,第2のCMOSインバータ13,14の各出力端間、即ちトランジスタQ13,Q14の共通接続点とトランジスタQ17,Q18の共通接続点との間には、第1のコンデンサである電荷蓄積用コンデンサC11が接続されている。また、トランジスタQ12,Q16の各出力端間、即ち第1,第2の回路出力端子11,12間には、第2のコンデンサであるデカップリングコンデンサC12が接続されている。
【0017】
クロック発生器15は、チャージポンプ動作を行うために必要な各種のクロックパルスを発生する。具体的には、トランジスタQ11,Q15をオン/オフ駆動するためのクロックパルスCK1,CK2、CMOSインバータ13,14を駆動するためのクロックパルスCK3,CK4およびPWM(Pulse Width Moduration;パルス幅変調)制御回路16,17を制御する同期クロックSyncClockおよび制御信号Deadtime/SoftStart/Sleepをそれぞれ発生する。
【0018】
クロックパルスCK1,CK2は、バッファ18,19を介してトランジスタQ11,Q15の各ゲートに与えられる。クロックパルスCK3,CK4は、バッファ20,21を介してCMOSインバータ13,14の各入力端、即ちトランジスタQ13,Q14のゲート共通接続点およびトランジスタQ17,Q18のゲート共通接続点に与えられる。同期クロックSyncClockはバッファ22,23を介して、制御信号Deadtime/SoftStart/Sleepは直接PWM制御回路16,17に与えられる。
【0019】
PWM制御回路16,17は、トランジスタQ12,Q13の各オン期間を制御し、第1,第2の回路出力端子11,12から出力する電流値を調整することにより、直流電圧Vout(+),Vout(−)が目的の電圧値になるように制御する。図2に、PWM制御回路16,17の構成の一例を示す。ここでは、正側のPWM制御回路16を例に採って示している。
【0020】
図2に示すように、本例に係るPWM制御回路16は、制御回路31、誤差アンプ32および比較器32および比較器33を有する構成となっている。制御回路31は、クロック発生器15から与えられる同期クロックSyncClockおよび制御信号Deadtime/SoftStart/Sleepを受け、当該同期クロックSyncClockに同期した三角波信号を発生して比較器33にその非反転(+)入力として与える。
【0021】
誤差アンプ32は、内部基準電圧VREFを反転(−)入力、正の出力電圧Vout(+)を分圧抵抗R11,R12によって分圧して得られる電圧を非反転入力とし、内部基準電圧VREFに対する出力電圧Vout(+)の誤差を検出してその誤差電圧を比較器33にその反転入力として与える。比較器33は、制御回路31から与えられる三角波信号と誤差アンプ32から与えられる誤差電圧とを比較し、その比較結果に基づいてトランジスタQ12のオン/オフ期間を制御する。
【0022】
次に、上記構成の本実施形態に係るチャージポンプ式DC−DCコンバータの回路動作について、図3のタイミングチャートを用いて説明する。
【0023】
先ず、昇圧側の回路において、トランジスタQ11とQ12、CMOSインバータ13のトランジスタQ13とQ14は、オン(on)状態とオフ(off)状態とが交互に切り替わるトグル状の動作によって電荷を溜め、出力する一連の動作であるチャージアップを、状態▲1▼〜▲4▼を1サイクルとして行うことにより、電源電圧Vinをその2倍の電圧2Vinに昇圧して直流電圧Vout(+)として出力する。
【0024】
一方、反転側の回路において、トランジスタQ15とQ16、CMOSインバータ14のトランジスタQ17とQ18は、トグル状の動作によるチャージアップを昇圧側の回路と1サイクル内で交互に行うことにより、電源電圧Vinを負の電圧−Vinに反転して直流電圧Vout(−)として出力する。すなわち、昇圧側の回路と反転側の回路とが、チャージアップを1サイクル内で交互に行うことで、1対のコンデンサC11,C12にて電源電圧Vinから2系統の直流電圧Vout(+),Vout(−)にDC−DC変換することができる。
【0025】
ところで、本実施形態に係るチャージポンプ式DC−DCコンバータにおいては、電荷蓄積用コンデンサC11のみならず、デカップリングコンデンサC12についても昇圧側の回路と反転側の回路に共用する構成を採っていることから、当該デカップリングコンデンサC12の両端にはスイッチング素子であるトランジスタQ12,Q16が接続されている。このような接続状態のままでは、回路出力端子11,12がフローティングとなり、外的要因によって直流電圧Vout(+),Vout(−)が簡単に変動してしまう懸念がある。
【0026】
その対策のために、PWM制御回路16,17が設けられている。すなわち、PWM制御回路16,17は、先述したように、トランジスタQ12,Q13の各オン期間を制御し、回路出力端子11,12から出力する電流値を調整することで、直流電圧Vout(+),Vout(−)が目的の電圧値になるように制御する。
【0027】
トランジスタQ12,Q13のオン期間、即ちトランジスタQ12,Q13をオン状態にする制御パルスのパルス幅は、PWM制御回路16,17において、フィードバックされる直流電圧Vout(+),Vout(−)と内部基準電圧VREFとの比較結果に基づいて決定される。なお、このパルス幅を制御することにより、直流電圧Vout(+),Vout(−)の電圧値を、当該パルス幅に応じて直線的に調整することができる。
【0028】
なお、図3のタイミングチャートでは、1サイクル内において4つのパターン(状態)▲1▼〜▲4▼を持って動作を行うとしているが、チャージポンプ回路の電気的特性は各トランジスタ特性に左右されるため、各トランジスタQ11〜Q18の最適遷移点が必ずしも重なり合うとは限らない。
【0029】
上述したように、直流電圧源の電源電圧Vinを昇圧・反転させることによって複数系統の電圧、例えば正の電圧Vout(+)と負の電圧Vout(−)の2系統の電圧にDC−DC変換するチャージポンプ式DC−DCコンバータにおいて、電荷蓄積用コンデンサC11およびデカップリングコンデンサC12を昇圧側の回路と反転側の回路に共用することにより、2系統の直流電圧にDC−DC変換するのに、従来は4個必要であったコンデンサが2個で済むため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【0030】
なお、上記実施形態では、2段昇圧(2Vin)と1段反転(−Vin)を同時に行うチャージポンプ回路を例に採って説明したが、昇圧・反転する電圧値はこれらに限られるものではない。すなわち、トランジスタQ12、デカップリングコンデンサC12およびPWM制御回路16からなる回路の後段に、同じ回路を1段配置することで3段昇圧(3Vin)、2段配置することで4段昇圧(4Vin)、……、同様に、トランジスタQ16、デカップリングコンデンサC12およびPWM制御回路17からなる回路の後段に、同じ回路を1段配置することで2段反転(−2Vin)、2段配置することで3段反転(−3Vin)、……、という具合に電源電圧Vinの整数倍に同時に昇圧・反転する多段のチャージポンプ回路の構成を採ることができる。この場合にも、PWM制御回路16,17において、トランジスタQ12,Q16のオン期間を制御することにより、直流電圧Vout(+),Vout(−)の電圧値を直線的に調整することが可能である。
【0031】
また、上記実施形態においては、電荷蓄積用コンデンサC11およびデカップリングコンデンサC12を共用した昇圧側の回路および反転側の回路の対からなる基本回路を1つ設けることによって2系統の直流電圧Vout(+),Vout(−)にDC−DC変換するとしたが、上記の動作原理の基に電圧値が異なる直流電圧にDC−DC変換する基本回路を2個以上組み合わせて用いることで、電源電圧Vinを4系統、6系統、……の直流電圧へ電圧変換が可能なDC−DCコンバータを実現することも可能である。
【0032】
さらに、上記実施形態では、昇圧側の回路および反転側の回路の間で、電荷蓄積用コンデンサC11と共にデカップリングコンデンサC12を共用するとしたが、当該デカップリングコンデンサC12については共用とせずに、トランジスタQ12の出力端とグランドとの間、トランジスタQ16の出力端と直流電圧源(Vin)との間にそれぞれデカップリングコンデンサC12を接続した構成を採ることも可能である。この場合には、1つの基本回路につき削減できるコンデンサの数が1個だけとなるものの、トランジスタQ12,Q16をオン/オフ制御するためのPWM制御回路16,17を設けなくても済むという利点がある。
【0033】
ところで、一般的に、チャージポンプ式DC−DCコンバータは、回路構成が簡単であるという長所を持つが、その反面、レギュレートに必要なコンデンサを用いるため実装面積が大きくなるという短所がある。このため、特に小型化の要望が強い携帯電話機やPDA(Personal Digital Assistants)に代表される携帯機器(端末)への搭載が敬遠されているのが現状である。
【0034】
これに対して、上記実施形態に係るチャージポンプ式DC−DCコンバータによれば、少なくとも電荷蓄積用コンデンサC11を昇圧側の回路と反転側の回路に共用することにより、部品点数を削減して実装面積大という短所を補うことができるため、携帯電話機やPDAに代表される携帯機器に搭載することが容易に実現可能になる。
【0035】
[適用例]
図4は、本発明が適用される携帯機器、例えば携帯電話機の構成の概略を示す外観図である。
【0036】
本例に係る携帯電話機は、装置筐体41の前面側に、スピーカ部42、画面表示部43、走査部44およびマイク部45を上部側から順に配置された構成となっている。かかる構成の携帯電話機において、画面表示部43として、液晶表示装置やEL(electroluminescence)表示装置などのフラットパネル型ディスプレイが用いられている。
【0037】
フラットパネル型ディスプレイ、例えば液晶表示装置の構成の一例を図5に示す。同図において、ガラス基板51上には多数の画素が行列状(マトリクス状)に配置されて画素部52を形成している。ガラス基板51は、もう一枚のガラス基板(図示せず)と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネルを構成している。
【0038】
画素部52における画素回路の構成の一例を図6に示す。同図において、行列状に配置された画素60の各々は、画素トランジスタであるTFT(Thin Film Transistor;薄膜トランジスタ)61と、このTFT61のドレイン電極に画素電極が接続された液晶セル62と、この液晶セル62の画素電極に一方の電極が接続された保持容量63とを有する構成となっている。
【0039】
この画素構造において、TFT61はゲート電極が走査線(ゲート線)64に接続され、ソース電極が信号線(ソース線)65に接続されている。液晶セル62は対向電極がコモン線66に対して各画素共通に接続されている。そして、液晶セル62の対向電極には、コモン線66を介してコモン電位Vcomが各画素共通に与えられる。保持容量63は他方の電極がCS線67に対して各画素共通に接続されている。
【0040】
ここで、1H(Hは水平期間)反転駆動または1F(Fはフィールド期間)反転駆動を行う場合には、各画素に書き込まれる表示信号は、コモン電位Vcomを基準として極性反転を行うことになる。また、コモン電位Vcomの極性を一定周期、例えば1H周期または1F周期で反転させるコモン反転駆動を1H反転駆動または1F反転駆動と併用する場合は、CS線57の電位の極性もコモン電位Vcomに同期して交流反転する。
【0041】
再び図5において、画素部52と同一のガラス基板51上には、例えば、画素部12の上下側に水平(H)ドライバ(水平駆動回路)54A,54Bが、画素部52の右側に垂直(V)ドライバ(垂直駆動回路)55が、画素部52の左側に基準電圧発生回路16およびDC−DCコンバータ17がそれぞれ周辺の駆動回路として搭載されている。
【0042】
上記構成の駆動回路一体型液晶表示装置において、水平ドライバ54Aは、例えば、水平シフトレジスタ541、データサンプリングラッチ部542、第2ラッチ部543、レベルシフタ544およびDA変換(DAC)回路545を有するデジタルドライバ構成となっている。水平ドライバ54Bについても、水平ドライバ54Aと全く同じ構成となっている。
【0043】
水平シフトレジスタ541は、タイミング発生回路(図示せず)から供給される水平スタートパルスHSTに応答してシフト動作を開始し、当該タイミング発生回路から供給される水平クロックパルスHCKに同期して1水平期間に順次転送していくサンプリングパルスを生成する。データサンプリングラッチ部542は、水平シフトレジスタ541で生成されたサンプリングパルスに同期して、基板外部から入力され、インターフェース回路(図示せず)を介して表示データDataを1水平期間で順次サンプリングしラッチする。
【0044】
このラッチされた1ライン分のデジタル表示データは、水平ブランキング期間に第2ラッチ部543に一括して移される。第2ラッチ部543からは、1ライン分のデジタル表示データが一斉に出力される。この出力された1ライン分のデジタル表示データは、レベルシフタ544でレベルアップされてDA変換回路545に与えられ、ここでアナログ表示信号に変換される。DA変換回路545から出力される1ライン分のアナログ表示信号は、画素部52の水平方向画素数xに対応して配線された信号線65−1〜65−xに出力される。
【0045】
垂直ドライバ55は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ55において、垂直シフトレジスタは、タイミング発生回路(図示せず)から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、当該タイミング発生回路から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、画素部52の垂直方向画素数yに対応して配線された走査線64−1〜64−yにゲートバッファを通して順次出力される。
【0046】
この垂直ドライバ55による垂直走査により、走査パルスが走査線64−1〜64−yに順次出力されると、画素部52の各画素が行(ライン)単位で順に選択される。そして、この選択された1ライン分の画素に対して、DA変換回路545から出力される1ライン分のアナログ表示信号が信号線65−1〜65−xを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、1画面分の画表示が行われる。
【0047】
ここで、DA変換回路545についてさらに詳細に説明する。本例に係る液晶表示装置では、DA変換回路545として、基準電圧発生回路56から与えられる複数の基準電圧の中からデジタル表示データに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型DA変換回路を用いている。基準電圧発生回路56は、図7に示すように、抵抗分割(抵抗分圧)回路からなる構成となっている。
【0048】
すなわち、階調数をnとすると、第1基準電位VAと第2基準電位VBとの間の電圧を、直列に接続されたn−1個の抵抗R1〜Rn−1によって分圧する。これにより、各分圧点からn−2個の基準電圧V1〜Vn−2が得られる。そして、基準電位VAを基準電圧V0、基準電位VBを基準電圧Vn−1とすることで、基準電圧発生回路56からは計n個の基準電圧V0〜Vn−1が発生されることになる。
【0049】
ところで、液晶表示装置では、液晶に同極性の直流電圧が印加され続けることによって液晶の比抵抗(物質固有の抵抗値)等が劣化するのを防ぐために、先述したように、表示信号の極性をある周期で反転させる交流反転駆動(1H反転駆動または1F反転駆動)が採られている。そのため、基準電圧発生回路56においては、その交流反転に同期して交互に発生するタイミングパルスφ1,φ2によってスイッチSW1〜SW4をオン(閉)/オフ(開)させるようになっている。
【0050】
この基準電圧発生回路56においては、交流反転のある反転タイミングでタイミングパルスφ1が発生すると、スイッチSW1,SW4がオンするため、第1基準電位VAとして正側電源電圧VCCが、第2基準電位VBとして負側電源電圧VSSがそれぞれ与えられる。次の反転タイミングでタイミングパルスφ2が発生すると、スイッチSW2,SW3がオンするため、第1基準電位VAとして負側電源電圧VSSが、第2基準電位VBとして正側電源電圧VCCがそれぞれ与えられる。
【0051】
このように、交流反転駆動を採る液晶表示装置の基準電圧発生回路56においては、正側電源電圧VCCおよび負側電源電圧VSSが用いられる。これらの電源電圧VCC,VSSは、DC−DCコンバータ57において、直流電圧源の電源電圧に基づいてDC−DC変換によって生成される。このDC−DCコンバータ57として、先述した実施形態に係るチャージポンプ式DC−DCコンバータを用いることができる。
【0052】
このチャージポンプ式DC−DCコンバータは、先述したように、コンデンサの点数削減によって実装面積を小さくでき、しかもチャージポンプ式のものは回路構成が簡単であるため、従来敬遠されていた携帯電話機やPDAに代表される携帯機器への搭載が可能になる。特に、上記構成の液晶表示装置への搭載を考えた場合、当該チャージポンプ式DC−DCコンバータの実装面積が小さく、しかも回路構成が簡単であることから、画素部52の周辺領域(いわゆる、額縁)を狭くでき(狭額縁化)、その結果、携帯電話機そのものの小型化に大きく寄与できることになる。
【0053】
なお、ここでは、携帯電話機の画面表示部43として用いる駆動回路一体型液晶表示装置において、先述した実施形態に係るチャージポンプ式DC−DCコンバータを、基準電圧発生回路56で用いる正側電源電圧VCCおよび負側電源電圧VSSを発生するDC−DCコンバータ57として用いる場合を例に挙げて説明したが、基準電圧発生回路56以外の回路で用いる正・負の電源電圧を生成するのに用いても良いことは勿論である。
【0054】
また、液晶表示装置で用いるDC−DCコンバータへの適用に限られるものではない。具体的には、近年、撮像機能を具備する携帯電話機などの携帯機器で用いられる固体撮像素子、例えばCCD(Charge Coupled Device)型撮像素子において、電荷転送部の転送駆動などに用いる正の電圧と負の電圧を発生するDC−DCコンバータに対しても同様に適用することが可能である。
【0055】
さらに、本適用例では、携帯電話機に適用した場合を例に挙げて説明したが、これに限られるものではなく、PDAなどの他の携帯機器にも同様に適用可能である。
【0056】
【発明の効果】
以上説明したように、本発明によれば、電荷蓄積用のコンデンサを昇圧側の回路と反転側の回路に共用することにより、実装面積を広く必要とするコンデンサの部品点数を減らすことができるため、実装面積を大幅に削減できるとともに実装コストを削減できる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るチャージポンプ式DC−DCコンバータの構成を示す回路図である。
【図2】PWM制御回路の構成の一例を示すブロック図である。
【図3】本実施形態に係るチャージポンプ式DC−DCコンバータの回路動作の説明に供するタイミングチャートである。
【図4】本発明が適用される携帯電話機の構成の概略を示す外観図である。
【図5】液晶表示装置の構成の一例を示すブロック図である。
【図6】画素回路の構成の一例を示す回路図である。
【図7】基準電圧選択型DA変換回路における基準電圧発生回路の構成の一例を示す回路図である。
【図8】チャージポンプ式DC−DCコンバータの従来例を示す回路図である。
【図9】従来例に係るチャージポンプ式DC−DCコンバータの回路動作の説明に供するタイミングチャートである。
【符号の説明】
11,12…回路出力端子、13,14…CMOSインバータ、15…クロック発生器、16,17…PWM制御回路
Claims (6)
- 直流電圧源と第1の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第1,第2のスイッチング素子と、
前記第1のスイッチング素子の出力端と基準電位点との間に接続された第1のCMOSインバータと、
前記基準電位点と第2の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第3,第4のスイッチング素子と、
前記電源電圧源と前記第3のスイッチング素子の出力端との間に接続された第2のCMOSインバータと、
前記第1,第2のCMOSインバータの各出力端間に接続された第1のコンデンサと
を備える基本回路を少なくとも1つ有する
ことを特徴とするチャージポンプ式DC−DCコンバータ。 - 前記基準電位点がグランドであり、
前記基本回路は、前記第1の回路出力端子から正の直流電圧を、前記第2の回路出力端子から負の直流電圧をそれぞれ出力する
ことを特徴とする請求項1記載のチャージポンプ式DC−DCコンバータ。 - 前記基本回路は、前記第2,第4のスイッチング素子の各出力端間に接続された第2のコンデンサと、前記第2,第4のスイッチング素子の各オン期間を制御する制御手段とをさらに備える
ことを特徴とする請求項1記載のチャージポンプ式DC−DCコンバータ。 - 前記制御手段は、前記第1,第2の回路出力端子から出力される直流電圧の基準電圧に対する比較結果に基づいて前記第2,第4のスイッチング素子の各オン期間を制御する
ことを特徴とする請求項3記載のチャージポンプ式DC−DCコンバータ。 - DC−DCコンバータを搭載した携帯機器であって、
前記DC−DCコンバータは、
直流電圧源と第1の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第1,第2のスイッチング素子と、
前記第1のスイッチング素子の出力端と基準電位点との間に接続された第1のCMOSインバータと、
前記基準電位点と第2の回路出力端子との間に直列に接続され、交互にオン/オフ動作を行う第3,第4のスイッチング素子と、
前記電源電圧源と前記第3のスイッチング素子の出力端との間に接続された第2のCMOSインバータと、
前記第1,第2のCMOSインバータの各出力端間に接続された第1のコンデンサと
を備える基本回路を少なくとも1つ有するチャージポンプ式DC−DCコンバータである
ことを特徴とする携帯機器。 - 前記基本回路は、前記第2,第4のスイッチング素子の各出力端間に接続された第2のコンデンサと、前記第2,第4のスイッチング素子の各オン期間を制御する制御手段とをさらに備える
ことを特徴とする請求項5記載の携帯機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003015926A JP2004229440A (ja) | 2003-01-24 | 2003-01-24 | チャージポンプ式dc−dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003015926A JP2004229440A (ja) | 2003-01-24 | 2003-01-24 | チャージポンプ式dc−dcコンバータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004229440A true JP2004229440A (ja) | 2004-08-12 |
Family
ID=32903542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003015926A Pending JP2004229440A (ja) | 2003-01-24 | 2003-01-24 | チャージポンプ式dc−dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004229440A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043479A1 (ja) * | 2004-10-19 | 2006-04-27 | Rohm Co., Ltd | スイッチング電源装置およびそれを用いた電子機器 |
CN105789110A (zh) * | 2016-04-25 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | Mems开关用高升压倍数电荷泵电路及其制造方法 |
-
2003
- 2003-01-24 JP JP2003015926A patent/JP2004229440A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006043479A1 (ja) * | 2004-10-19 | 2006-04-27 | Rohm Co., Ltd | スイッチング電源装置およびそれを用いた電子機器 |
US7851946B2 (en) | 2004-10-19 | 2010-12-14 | Rohm Co., Ltd. | Switching power supply and electronic apparatus employing the same |
CN105789110A (zh) * | 2016-04-25 | 2016-07-20 | 中国电子科技集团公司第五十五研究所 | Mems开关用高升压倍数电荷泵电路及其制造方法 |
CN105789110B (zh) * | 2016-04-25 | 2019-07-12 | 中国电子科技集团公司第五十五研究所 | Mems开关用高升压倍数电荷泵电路及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5011478B2 (ja) | 表示装置 | |
JP3687597B2 (ja) | 表示装置および携帯端末装置 | |
US7205989B2 (en) | Power supply voltage converting circuit control method thereof display apparatus and portable terminal | |
JP3368819B2 (ja) | 液晶駆動回路 | |
WO2002047061A1 (fr) | Circuit generateur d'horloge destine a un affichage et affichage comprenant ce dernier | |
US20060227092A1 (en) | Liquid crystal display device for improved inversion drive | |
KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
JP2002175026A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
US7612770B2 (en) | Systems for displaying images | |
US20070216620A1 (en) | Charge pump circuit, LCD driver IC, and liquid crystal display device | |
JP4106865B2 (ja) | アクティブマトリクス型表示装置および携帯端末 | |
CN100477461C (zh) | 电源电压转换电路及其控制方法、显示器件和移动终端 | |
JP4696353B2 (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
JP4654509B2 (ja) | 電源電圧変換回路およびその制御方法、ならびに表示装置および携帯端末 | |
JP2004229440A (ja) | チャージポンプ式dc−dcコンバータ | |
JP2007219155A (ja) | 半導体集積回路 | |
JP2002175027A (ja) | アクティブマトリクス型表示装置およびこれを用いた携帯端末 | |
JPH07194098A (ja) | 昇圧回路及び昇圧回路用コントローラ | |
JPH07134573A (ja) | 表示駆動装置 | |
KR100830337B1 (ko) | Dc―dc 변환기 및 그를 이용한 유기발광표시장치 | |
JP2002358055A (ja) | 電子機器、表示装置、カメラシステムおよび携帯端末装置 |