JP2004228328A - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
JP2004228328A
JP2004228328A JP2003014035A JP2003014035A JP2004228328A JP 2004228328 A JP2004228328 A JP 2004228328A JP 2003014035 A JP2003014035 A JP 2003014035A JP 2003014035 A JP2003014035 A JP 2003014035A JP 2004228328 A JP2004228328 A JP 2004228328A
Authority
JP
Japan
Prior art keywords
transfer
imaging device
state imaging
solid
transfer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003014035A
Other languages
Japanese (ja)
Inventor
Nobuaki Aoki
信明 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003014035A priority Critical patent/JP2004228328A/en
Publication of JP2004228328A publication Critical patent/JP2004228328A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid-state imaging device in which the process accuracy and uniformity of a transfer electrode of a plurality of layers are enhanced by a simple process method. <P>SOLUTION: A photodiode part 30, a transfer gate 4 and a vertical CCD (charge coupled device) part 50 are juxtaposed in a p-type well 2 provided in an n-type silicon substrate 1. Further, transfer electrodes 7, 8 are formed on the upper surfaces of the transfer gate 4 and the vertical CCD 50 through an oxide film 6. Further, the transfer electrode 7 of the first layer is buried in the p-type well 2, and the upper surface of the transfer electrode 7 is positioned flush with the upper surface of the photodiode 30. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、複数層の転送電極を有する固体撮像素子に関する。
【0002】
【従来の技術】
近年、半導体集積回路技術の発展を背景に、電荷結合素子(Charge Coupled Devices。以下、CCDと言う)を用いて画像情報を扱う電子機器又はサービス等が非常に身近なものになりつつある。CCDは半導体集積回路技術の加速度的な発展に伴い、高性能化を重ねてきている。
固体撮像素子は、一般に、一導電型の半導体基板に、フォトダイオード部、トランスファゲート部、及び垂直CCD部が内部に並設された他導電型ウェルと、トランスファゲート部及び垂直CCD部の上面に絶縁膜を介して設けられた複数の転送電極とを有する単位セルが、複数、アレイ状に配置されている(例えば、特許文献1,2参照)。
以下では転送電極が2層の場合を例示するが、3層以上であっても良い。
【0003】
図7は、従来の固体撮像素子が備える単位セルの断面図である。
図中1はN型シリコン基板であり、該N型シリコン基板1内の上部領域に、P型ウェル2が設けられている。このP型ウェル2の内部に、選択的に、フォトダイオード部30の一部であるN型領域3が設けられ、更に、フォトダイオード部30に隣接するトランスファゲート部4を介在させて、垂直CCD部50の一部であるN型ウェル5が設けられている。
【0004】
また、トランスファゲート部4上面及びN型ウェル5上面に、例えばポリシリコンを用いてなる1層目の転送電極7及び2層目の転送電極8が、夫々酸化膜6を介して積層してあり、更に、転送電極7,8の上面及び側面を、酸化膜6を介して、例えばタングステン(以下、Wと言う)を用いてなる遮光膜11が覆っている。また、各単位セルはチャネルストッパ部9,9により隔てられており、N型領域3の上方には、フォトダイオード部30の一部である表面P+層10、及び酸化膜6が形成されている。チャネルストッパ部9は、一の単位セルのフォトダイオード部30(又は垂直CCD部50)と、他の単位セルの垂直CCD部50(又はフォトダイオード部30)とに隣接している。
更に、フォトダイオード部30及び垂直CCD部50の上側、即ち遮光膜11上及び酸化膜6上を平坦化膜12が覆い、更に、平坦化膜12及び酸化膜6を介してフォトダイオード部30の上側に、マイクロレンズ13が形成されている。
【0005】
図8は、従来の固体撮像素子が備える転送電極の平面視の配置図である。この場合、図7は、図8中I−I線の断面図に相当し、後述する図9は、図8中II−II線の断面図に相当する。
転送電極7,7,…(又は転送電極8,8,…)の間には、転送電極7,7,…(又は転送電極8,8,…)を夫々電気的に遮断するための間隔70,70,…(間隔80,80,…)が設けられている。この場合、転送電極7,8にパルス電圧を交互に印加して順次転送させるために、転送電極7上に(酸化膜6を介して)転送電極8が積層されたオーバーラップ領域78が設けられている。即ち、固体撮像素子においては、2層以上の転送電極が必要となる。
【0006】
1層目の転送電極7,7,…及び2層目の転送電極8,8,…の形状は夫々複雑であり、また、転送電極8,8,…の転送電極7,7,…へのオーバーラップ領域78,78,…も非常に入り組んだものとなっている。
なお、3層以上の転送電極を形成する場合は、より形状が複雑になる。
【0007】
図9は、従来の固体撮像素子が備える転送電極7,8の形成手順の説明図であり、図7に示す酸化膜6、及び半導体層20の形成に関しては省略している。また、半導体層20は、図7に示すN型シリコン基板1、P型ウェル2、フォトダイオード部30、トランスファゲート部4、垂直CCD部50、及びチャネルストッパ部9を含んでいる。
【0008】
まず、半導体層20上に、転送電極7となるポリシリコン膜を形成し、次いでフォトリソグラフィー法により、マスクとなるレジストパターン14を形成する。(図9(a))。
次に、エッチングを行なうことによって、レジストパターン14に覆われていないポリシリコン膜(ポリシリコン膜の不要部分)を除去して転送電極7,7,…を形成し、次いで、レジストパターン14を除去し、更に、半導体層20上及び転送電極7,7,…上に、転送電極8となるポリシリコン膜を形成する(図9(b))。
次に、フォトリソグラフィー法により、マスクとなるレジストパターン14を形成した後、エッチングを行なうことによって転送電極8を形成する(図9(c))。
最後に、レジストパターン14を除去する(不図示)。
【0009】
【特許文献1】
特開平5−315584号公報
【特許文献2】
特開2001−94090号公報
【0010】
【発明が解決しようとする課題】
しかしながら、図9(b)に示すように、転送電極8となるポリシリコン膜を形成する場合、転送電極7による段差が反映されるため、前記ポリシリコン膜にレジストパターン14を形成するとき、図9(c)に示すように、レジスト膜の膜厚が局所的に大きく変動する。このため、2層目の転送電極8の精密かつ均一な加工が困難となるという問題があった。
【0011】
また、単位セルを微細化する場合、単位セルのサイズに対する転送電極7による段差が大きくなり、レジストパターン14の膜厚の変動が相対的に大きくなる。このため、転送電極7,8のオーバーラップ領域不良、又は単位セル夫々の形状のバラツキ等が発生する。更に、このような加工不良を有する固体撮像素子を用いた場合、画像ムラ等の不良が発生する。
3層以上の転送電極による段差を低減する場合、例えば、転送電極の層数を減少させることが考えられる。しかしながら、転送電極の最小層数は2層であるため、2層目の転送電極形成時の1層目の転送電極による段差を無くすことはできない。
【0012】
特許文献1,2においては、半導体層上に転送電極を形成せず、半導体層に転送電極を埋め込むことによって、転送電極による段差をなくしている。
図10は、従来の他の固体撮像素子が備える単位セルの断面図である。また、図11及び図12は、該固体撮像素子が備える転送電極7,8の形成手順の説明図である。
図10に示す固体撮像素子の単位セルは、図7に示す固体撮像素子の単位セルとは異なり、P型ウェル2にトレンチ(溝)が形成されており、該トレンチの底面であるトランスファゲート部4上面及びN型ウェル5上面に、酸化膜6を介して、1層目の転送電極7及び2層目の転送電極8が形成されている。この場合、転送電極8の上面とフォトダイオード部30の上面とが略同じ高さの平坦面にしてあり、転送電極7,8の上面を、遮光膜11が覆っている。
【0013】
このような転送電極7,8を形成する場合、まず、半導体層20上に、フォトリソグラフィー法により、マスクとなるレジストパターン14を形成する(図11(a))。
次に、エッチングを行なうことによって第1トレンチ21,21,…を形成し(図11(b))、次いで、レジストパターン14を除去し、更に、第1トレンチ21,21,…の底面を含む半導体層20上に、転送電極7となるポリシリコン膜を形成する(図11(c))。
次に、トレンチによる段差を有するポリシリコン膜をエッチバックによって平坦化(図11(c)のハッチング部分を除去)する(図11(d))。
【0014】
次いで、パターニングを行なうべく、平坦化されたポリシリコン膜上に、フォトリソグラフィー法により、マスクとなるレジストパターン14を形成する(図12(a))。
次に、エッチングを行なうことによって転送電極7,7,…を形成する。このとき、転送電極7は凸形の断面を有し、また、転送電極7と転送電極7との間に挟まれるようにして、第2トレンチ22,22,…が形成される(図12(b))。
次いで、レジストパターン14を除去し、更に、第2トレンチ22,22,…の底面を含む半導体層20上及び転送電極7,7,…上に、転送電極8となるポリシリコン膜を形成する(図12(c))。
【0015】
最後に、ポリシリコン膜の凹凸をエッチバックによって平坦化(図12(c)のハッチング部分を除去)する。このとき、ポリシリコン膜の上面と、転送電極7,7,…の最上面とが略同じ高さになるよう平坦化することによって、転送電極8,8,…を形成する(図12(d))。
以上のような固体撮像素子においては、転送電極7,8を形成する場合、フォトリソグラフィー、エッチング(トレンチ形成)、エッチバックを夫々2回ずつ行なう必要がある。
【0016】
また、図13は、従来の更に他の固体撮像素子が備える単位セルの断面図である。
図13に示す固体撮像素子の単位セルは、図7又は図10に示す固体撮像素子の単位セル(転送電極7,8がN型シリコン基板1に対して略平行)とは異なり、転送電極7,8が縦方向(N型シリコン基板1に対して略垂直)に配置されている。
図13に示す固体撮像素子の単位セルには、トランスファゲート部4に隣接せず、かつ、垂直CCD部50のN型ウェル5に隣接する小開口トレンチが形成されている。また、該小開口トレンチの下部及び該小開口トレンチのN型ウェル5とは逆側に隣接してチャネルストッパ部9が設けられている。
【0017】
更に、小開口トレンチ内部に、酸化膜6を介して、転送電極7及び転送電極8が縦方向に形成されている。この場合、転送電極7,8の上側端面とフォトダイオード部30の上面とが略同じ高さの平坦面にしてあり、転送電極7,8の上側端面及びN型ウェル5上面を、遮光膜11が覆っている。
以上のような固体撮像素子においては、転送電極7,8の形成が困難である。
【0018】
本発明は、斯かる事情に鑑みてなされたものであり、複数の転送電極の内、一部の転送電極を他導電型ウェルに埋設し、他の転送電極を他導電型ウェルの上側に積層することにより、各転送電極の加工精度及び均一性を簡易に向上できる固体撮像素子を提供することを目的とする。
【0019】
【課題を解決するための手段】
本発明に係る固体撮像素子は、一導電型半導体基板に設けられた他導電型ウェル内に、光電変換し電荷を蓄積するフォトダイオード部、該フォトダイオード部からの電荷が移される垂直CCD部、該垂直CCD部への電荷の通路であるトランスファゲート部、前記垂直CCD部及び前記トランスファゲート部の上面に絶縁膜を介して形成された複数層の転送電極からなる固体撮像素子において、前記複数層の転送電極の内、前記一導電型半導体基板側に位置する転送電極が、前記他導電型ウェルに埋設してあることを特徴とする。
【0020】
本発明に係る固体撮像素子は、前記転送電極の上面が、前記フォトダイオード部の上面と略同一平面上に位置することを特徴とする。
【0021】
本発明に係る固体撮像素子は、前記一導電型半導体基板の上面側に形成された平坦化膜と、該平坦化膜上に形成されたカラーフィルタ層と、該カラーフィルタ層上に形成されたマイクロレンズとを備えることを特徴とする。
【0022】
本発明にあっては、例えば2層の転送電極を形成する場合、1層目の転送電極を他導電型ウェルに埋設するため、2層目の転送電極を形成するときに、1層目の転送電極による段差を低減している。
また、1層目の転送電極の上面が、フォトダイオード部の上面と略同一平面上に位置するときは、1層目の転送電極による段差が無くなる。
また、トレンチの形成は1層目の転送電極を他導電型ウェルに埋設するときに1回だけ行ない、エッチバックは2層目の転送電極を形成する前に1回だけ行なえば良いため、2層全ての転送電極を他導電型ウェルに埋設する場合に比べて転送電極の形成工程が簡易である。
【0023】
このような固体撮像素子は、下層の転送電極による段差が上層の転送電極の形成を阻害することがないため、転送電極のオーバーラップ領域の不良、又は各単位セルの形状のバラツキ等の加工不良を防止している。即ち、このような固体撮像素子は、転送電極の加工精度を向上しており、また、各転送電極の形状のバラツキを防止して、均一性を向上している。
更に、このような固体撮像素子がカラーフィルタ層を備える場合、転送電極の加工精度及び均一性が向上された固体撮像素子でカラー画像を検知することができる。
【0024】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
実施の形態 1.
図1は、本発明の実施の形態1に係る固体撮像素子の平面図であり、該固体撮像素子が備える単位セルの配置を示している。
図中30はフォトダイオード部であり、フォトダイオード部30,30,…はマトリクス状に配置されている。また、フォトダイオード部30,30,…一列分毎に、フォトダイオード部30,30,…の列方向に長い垂直CCD部50が配置されている。更に、垂直CCD部50,50,…の一端側に、フォトダイオード部30,30,…の行方向に長い水平CCD部15が配置され、該水平CCD部15の一端部に出力部16が配置されている。
【0025】
図2は、固体撮像素子が備える単位セルの断面図であり、図1中III −III 線の断面図である。また、図3は、固体撮像素子が備える転送電極7,8の断面図であり、図2のIV−IV線の断面図であるが、酸化膜6、遮光膜11、平坦化膜12及びマイクロレンズ13の図示は省略している。
図中1は、一導電型半導体基板であるN型シリコン基板であり、該N型シリコン基板1内の上面側に、他導電型ウェルであるP型ウェル2が設けられている。
【0026】
P型ウェル2内には、各単位セルを隔てるチャネルストッパ部9,9に挟まれるようにして、フォトダイオード部30、垂直CCD部50、及びフォトダイオード部30と垂直CCD部50との間に介在するトランスファゲート部4が並設されている。この場合、P型ウェル2内に、選択的に、フォトダイオード部30の一部であるN型領域3が設けられ、N型領域3に隣接するトランスファゲート部4を挟んで、垂直CCD部50の一部であるN型ウェル5が設けられている。チャネルストッパ部9は、一の単位セルの垂直CCD部50及び後述するトレンチ(又はフォトダイオード部30)に隣接し、更に、他の単位セルのフォトダイオード部30(又は垂直CCD部50及び前記トレンチ)に隣接している。
N型領域3の上面、即ちフォトダイオード部30の上部には、フォトダイオード部30の表面安定化のための表面P+層10が設けられている。また、表面P+層10、チャネルストッパ9、及び後述する転送電極7の上面は、酸化膜6に覆われている。
【0027】
また、P型ウェル2には、一の単位セルのフォトダイオード部30と、該フォトダイオード部30に隣接していないチャネルストッパ9とに挟まれるようにして、トレンチが形成されており、該トレンチは、その底面の一部にトランスファゲート部4及び垂直CCD部50のN型ウェル5の上面を有する。また、該トレンチ内の底面及び側面は、酸化膜6に覆われており、該酸化膜6上のトレンチ内部に、例えばポリシリコンを用いてなる転送電極7が配置されている。また、転送電極7の上面は、フォトダイオード部30の上面と略同じ高さにある。
このようにして、1層目の(即ち、複数層の転送電極7,8の内、N型シリコン基板1側に位置する)転送電極7は、絶縁膜である酸化膜6を介して、トランスファゲート部4及び垂直CCD部50のN型ウェル5の上面に形成されており、かつ、P型ウェル2内に埋設されている。また、転送電極7の上面とフォトダイオード部30の上面とは略同一平面上に位置している。
【0028】
転送電極7上には、酸化膜6を介して、例えばポリシリコンを用いてなる2層目の転送電極8が形成されている。即ち、転送電極7,8は、絶縁膜である酸化膜6を介して、トランスファゲート部4及び垂直CCD部50のN型ウェル5の上面に形成されており、更に、転送電極8は、P型ウェル2の上面側に積層されている。
また、転送電極7,8の上面及び側面を、酸化膜6を介して、例えばWを用いてなる遮光膜11が覆っている。
【0029】
更に、N型シリコン基板1の上面側、即ち遮光膜11上及び酸化膜6上を、転送電極8による凹凸を平坦化させるための平坦化膜12が覆い、更に、平坦化膜12及び酸化膜6を介してフォトダイオード部30の上側に、集光レンズであるマイクロレンズ13が形成されている。
また、図3に示すように、転送電極7,7,…(又は転送電極8,8,…)の間には、転送電極7,7,…(又は転送電極8,8,…)を夫々電気的に遮断するための間隔70,70,…(又は間隔80,80,…)が設けられており、転送電極7上に(酸化膜6を介して)転送電極8が積層されたオーバーラップ領域78が設けられている。
【0030】
図1の矢符に示すように、フォトダイオード部30で光電変換され、蓄積された電荷は、トランスファゲート部4を経て、垂直CCD部50に集められる。このとき、転送電極7,8に、交互にパルス電圧が印加されることによって、垂直CCD部50に集められた電荷が、順次水平CCD部15へ転送され、更に、出力部16へ水平転送され、該出力部16で信号電圧に変換されて出力される。以上のようにして固体撮像素子は画像を検知する。
【0031】
図4及び図5は、固体撮像素子の形成手順の説明図である。
まず、N型シリコン基板1上に、フォトリソグラフィー法でマスクとなるレジストパターンを形成し、イオン注入によりP型ウェル2を形成する。次いで、更にレジストパターンをマスクにして、P型ウェル2をエッチングし、1層目の転送電極7に相当する位置に、深さ数千Åのトレンチを形成する(図4(a))。この深さは、転送電極7及びトレンチ内に形成される酸化膜6の厚さである。
次に、前記トレンチの底面及び側面を含むP型ウェル2上に、酸化膜6を形成し、更に、レジストパターンをマスクにしたイオン注入によって、垂直CCD部50のN型ウェル5、チャネルストッパ部9、及びトランスファゲート部4を夫々設ける(図4(b))。
なお、必要な注入プロファイルが達成できるのならば、イオン注入の後に、トレンチ、酸化膜6の形成を行なうことで、トレンチ段差によるイオン注入時のレジストパターン加工精度低下を回避できる。
【0032】
次いで、転送電極7となすべき転送電極材(例えばポリシリコン)を用い、前記トレンチの底面を含むP型ウェル2上面にポリシリコン膜を形成した後、転送電極7の上面がフォトダイオード部30上面と略同じ高さになるように、エッチバックを行なう。即ち、トレンチ外部のポリシリコン膜及び酸化膜をエッチング除去して平坦化することにより、転送電極7を形成する(図4(c))。
次に、転送電極7及びP型ウェル2上面に酸化膜6を形成し、酸化膜6を介して、転送電極7の上面に、2層目の転送電極8をフォトエッチングにより形成する(図5(a))。即ち、形成された酸化膜6上に、転送電極8となるポリシリコン膜を形成し、次いで、形成されたポリシリコン膜上にレジストパターンを形成し、更に、エッチングを行なうことによって転送電極8を形成する。
【0033】
更に、フォトダイオード部30のN型領域3及び表面P+層10を、イオン注入により順次形成し、次いで、転送電極8の上面及び側面を覆う酸化膜6を形成し、更に、例えばWデポ及びエッチングにより、酸化膜6を介して転送電極7,8の上面及び側面を覆う遮光膜11を形成する(図5(b))。
最後に、平坦化膜12及びマイクロレンズ13を形成することによって、図2に示すような固体撮像素子を形成する。
【0034】
以上のような固体撮像素子は、図4(c)に示すように、2層目の転送電極8となすべきポリシリコン膜の形成前に、単位セルの上面が平坦になっている。即ち、転送電極7による段差が存在しない。このため、形成されたポリシリコン膜の上面が平坦となり、フォトレジスト塗布時に、レジスト膜の膜厚も、単位セルの上面内で一定となる。
また、トレンチ形成工程及びエッチバック工程は、夫々1回のみであり、このため転送電極7,8の形成工程は簡易である。
【0035】
なお、本実施の形態においては、2層の転送電極の内、1層の転送電極を埋設してある固体撮像素子を例示しているが、N層(Nは3以上の自然数)の転送電極の内、1層以上N層未満の転送電極を埋設してある固体撮像素子であっても良い。この場合、N層全てを埋設してある固体撮像素子に比べて転送電極の形成工程が簡易であり、また、N層全てがP型ウェル2の上面側に積層してある固体撮像素子に比べて加工精度及び均一性が向上している。
【0036】
実施の形態 2.
図6は、本発明の実施の形態2に係る固体撮像素子が備える単位セルの断面図である。
本実施の形態においては、平坦化膜12上にカラーフィルタ層17が形成されており、フォトダイオード部30の上側のカラーフィルタ層17上に、マイクロレンズ13が形成されている。
その他、実施の形態1に対応する部分には同一符号を付してそれらの説明を省略する。
【0037】
以上のような固体撮像素子は、実施の形態1の固体撮像素子と同様に、2層目の転送電極8となすべきポリシリコン膜の形成前に、転送電極7による段差が存在しないため、形成されたポリシリコン膜の上面が平坦となり、フォトレジスト塗布時にレジスト膜の膜厚も、単位セルの上面内で一定となる。また、転送電極7,8の形成工程は簡易である。更に、このような固体撮像素子は、カラー画像を検知する。
【0038】
【発明の効果】
本発明の固体撮像素子によれば、複数層の転送電極の内、下層の転送電極を他導電型ウェルに埋設することにより、上層の転送電極の加工精度を飛躍的に向上させ、また、転送電極の均一性を向上しているため、単位セルの微細化によっても、転送電極のオーバーラップ不良、又は単位セル夫々の形状のバラツキ等の加工不良を防止することができる。即ち、このような固体撮像素子は、転送電極間の合わせマージンを確保することができ、また、単位セル間の性能差/転送差を低減することができる。
【0039】
また、このような固体撮像素子を用いた場合、画像ムラ等の不良を防止することができる。また、固体撮像素子を形成する場合に、複雑な工程を必要としない。
更に、このような固体撮像素子がカラーフィルタ層を備える場合、転送電極の加工精度及び均一性が向上された固体撮像素子でカラー画像を検知することができる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る固体撮像素子の平面図である。
【図2】本発明の実施の形態1に係る固体撮像素子が備える単位セルの断面図である。
【図3】本発明の実施の形態1に係る固体撮像素子が備える転送電極の断面図である。
【図4】本発明の実施の形態1に係る固体撮像素子の形成手順の説明図である。
【図5】本発明の実施の形態1に係る固体撮像素子の形成手順の説明図である。
【図6】本発明の実施の形態2に係る固体撮像素子が備える単位セルの断面図である。
【図7】従来の固体撮像素子が備える単位セルの断面図である。
【図8】従来の固体撮像素子が備える転送電極の平面視の配置図である。
【図9】従来の固体撮像素子が備える転送電極の形成手順の説明図である。
【図10】従来の他の固体撮像素子が備える単位セルの断面図である。
【図11】従来の他の固体撮像素子が備える転送電極の形成手順の説明図である。
【図12】従来の他の固体撮像素子が備える転送電極の形成手順の説明図である。
【図13】従来の更に他の固体撮像素子が備える単位セルの断面図である。
【符号の説明】
1 N型シリコン基板
2 P型ウェル
30 フォトダイオード部
4 トランスファゲート部
50 垂直CCD部
6 酸化膜
7,8転送電極
12 平坦化膜
13 マイクロレンズ
17 カラーフィルタ層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a solid-state imaging device having a plurality of layers of transfer electrodes.
[0002]
[Prior art]
In recent years, with the development of semiconductor integrated circuit technology, electronic devices or services that handle image information using charge coupled devices (hereinafter, referred to as CCDs) have become very familiar. The performance of CCDs has been increasing with the acceleration of semiconductor integrated circuit technology.
In general, a solid-state imaging device is formed on a semiconductor substrate of one conductivity type, a well of another conductivity type in which a photodiode portion, a transfer gate portion, and a vertical CCD portion are juxtaposed, and an upper surface of the transfer gate portion and the vertical CCD portion. A plurality of unit cells each having a plurality of transfer electrodes provided via an insulating film are arranged in an array (for example, see Patent Documents 1 and 2).
In the following, a case where the number of transfer electrodes is two is illustrated, but three or more layers may be used.
[0003]
FIG. 7 is a cross-sectional view of a unit cell provided in a conventional solid-state imaging device.
In the figure, reference numeral 1 denotes an N-type silicon substrate, and a P-type well 2 is provided in an upper region in the N-type silicon substrate 1. An N-type region 3 which is a part of the photodiode portion 30 is selectively provided inside the P-type well 2, and further, a vertical CCD is provided with a transfer gate portion 4 adjacent to the photodiode portion 30 interposed therebetween. An N-type well 5 which is a part of the unit 50 is provided.
[0004]
Further, a first-layer transfer electrode 7 and a second-layer transfer electrode 8 made of, for example, polysilicon are stacked on the upper surface of the transfer gate portion 4 and the upper surface of the N-type well 5 via an oxide film 6, respectively. Further, the upper and side surfaces of the transfer electrodes 7 and 8 are covered with a light shielding film 11 made of, for example, tungsten (hereinafter, referred to as W) via the oxide film 6. Each unit cell is separated by channel stoppers 9, 9, and a surface P + layer 10, which is a part of the photodiode 30, and an oxide film 6 are formed above the N-type region 3. . The channel stopper section 9 is adjacent to the photodiode section 30 (or the vertical CCD section 50) of one unit cell and the vertical CCD section 50 (or the photodiode section 30) of another unit cell.
Further, the flattening film 12 covers the upper side of the photodiode unit 30 and the vertical CCD unit 50, that is, the light-shielding film 11 and the oxide film 6, and furthermore, the flattening film 12 and the oxide film 6 On the upper side, a micro lens 13 is formed.
[0005]
FIG. 8 is a plan view of a transfer electrode included in a conventional solid-state imaging device. In this case, FIG. 7 corresponds to a cross-sectional view taken along line II in FIG. 8, and FIG. 9 described below corresponds to a cross-sectional view taken along line II-II in FIG.
(Or transfer electrodes 8, 8,...) Between transfer electrodes 7, 7,... (Or transfer electrodes 8, 8,...) (Or transfer electrodes 8, 8,. , 70, ... (intervals 80, 80, ...). In this case, an overlap region 78 in which the transfer electrodes 8 are stacked (via the oxide film 6) is provided on the transfer electrodes 7 in order to alternately apply a pulse voltage to the transfer electrodes 7 and 8 to sequentially transfer the pulse voltages. ing. That is, a solid-state imaging device requires two or more transfer electrodes.
[0006]
The shapes of the first-layer transfer electrodes 7, 7, ... and the second-layer transfer electrodes 8, 8, ... are respectively complicated, and the transfer electrodes 8, 8, ... to the transfer electrodes 7, 7, ... Are also very complicated.
When three or more transfer electrodes are formed, the shape becomes more complicated.
[0007]
FIG. 9 is an explanatory view of the procedure for forming the transfer electrodes 7 and 8 provided in the conventional solid-state imaging device, and the formation of the oxide film 6 and the semiconductor layer 20 shown in FIG. 7 is omitted. The semiconductor layer 20 includes the N-type silicon substrate 1, the P-type well 2, the photodiode unit 30, the transfer gate unit 4, the vertical CCD unit 50, and the channel stopper unit 9 shown in FIG.
[0008]
First, a polysilicon film serving as the transfer electrode 7 is formed on the semiconductor layer 20, and then a resist pattern 14 serving as a mask is formed by photolithography. (FIG. 9 (a)).
Next, by performing etching, the polysilicon film (unnecessary portion of the polysilicon film) not covered with the resist pattern 14 is removed to form the transfer electrodes 7, 7,..., And then the resist pattern 14 is removed. Further, a polysilicon film serving as the transfer electrode 8 is formed on the semiconductor layer 20 and the transfer electrodes 7, 7,... (FIG. 9B).
Next, after a resist pattern 14 serving as a mask is formed by photolithography, the transfer electrode 8 is formed by etching (FIG. 9C).
Finally, the resist pattern 14 is removed (not shown).
[0009]
[Patent Document 1]
JP-A-5-315584 [Patent Document 2]
JP 2001-94090 A
[Problems to be solved by the invention]
However, as shown in FIG. 9B, when a polysilicon film serving as the transfer electrode 8 is formed, a step due to the transfer electrode 7 is reflected. As shown in FIG. 9C, the thickness of the resist film greatly varies locally. For this reason, there has been a problem that it is difficult to precisely and uniformly process the transfer electrode 8 of the second layer.
[0011]
Further, when the unit cell is miniaturized, a step due to the transfer electrode 7 with respect to the size of the unit cell becomes large, and the variation in the film thickness of the resist pattern 14 becomes relatively large. For this reason, a defective overlap region of the transfer electrodes 7 and 8 or a variation in the shape of each unit cell occurs. Further, when a solid-state imaging device having such a processing defect is used, a defect such as image unevenness occurs.
In order to reduce a step caused by three or more transfer electrodes, for example, it is conceivable to reduce the number of transfer electrode layers. However, since the minimum number of transfer electrodes is two, it is not possible to eliminate a step due to the first-layer transfer electrode when forming the second-layer transfer electrode.
[0012]
In Patent Literatures 1 and 2, a transfer electrode is not formed on a semiconductor layer, and the transfer electrode is embedded in the semiconductor layer to eliminate a step due to the transfer electrode.
FIG. 10 is a sectional view of a unit cell provided in another conventional solid-state imaging device. FIG. 11 and FIG. 12 are explanatory diagrams of the procedure for forming the transfer electrodes 7 and 8 provided in the solid-state imaging device.
The unit cell of the solid-state imaging device shown in FIG. 10 is different from the unit cell of the solid-state imaging device shown in FIG. 7 in that a trench (groove) is formed in the P-type well 2 and a transfer gate portion which is a bottom surface of the trench. A first-layer transfer electrode 7 and a second-layer transfer electrode 8 are formed on the upper surface 4 and the upper surface of the N-type well 5 via an oxide film 6. In this case, the upper surface of the transfer electrode 8 and the upper surface of the photodiode unit 30 are flat surfaces having substantially the same height, and the upper surfaces of the transfer electrodes 7 and 8 are covered with the light shielding film 11.
[0013]
When such transfer electrodes 7 and 8 are formed, first, a resist pattern 14 serving as a mask is formed on the semiconductor layer 20 by photolithography (FIG. 11A).
Next, the first trenches 21, 21,... Are formed by etching (FIG. 11B), the resist pattern 14 is removed, and the bottom surfaces of the first trenches 21, 21,. A polysilicon film serving as the transfer electrode 7 is formed on the semiconductor layer 20 (FIG. 11C).
Next, the polysilicon film having a step due to the trench is flattened by etching back (the hatched portion in FIG. 11C is removed) (FIG. 11D).
[0014]
Next, in order to perform patterning, a resist pattern 14 serving as a mask is formed by photolithography on the planarized polysilicon film (FIG. 12A).
Next, transfer electrodes 7, 7,... Are formed by etching. At this time, the transfer electrode 7 has a convex cross section, and the second trenches 22, 22,... Are formed so as to be sandwiched between the transfer electrodes 7 (FIG. 12 ( b)).
Next, the resist pattern 14 is removed, and a polysilicon film to be the transfer electrode 8 is formed on the semiconductor layer 20 including the bottom surfaces of the second trenches 22, 22,... And the transfer electrodes 7, 7,. FIG. 12 (c).
[0015]
Finally, the unevenness of the polysilicon film is flattened by etching back (the hatched portion in FIG. 12C is removed). At this time, the transfer electrodes 8, 8,... Are formed by flattening so that the upper surface of the polysilicon film and the uppermost surfaces of the transfer electrodes 7, 7,. )).
In the solid-state imaging device described above, when forming the transfer electrodes 7 and 8, it is necessary to perform photolithography, etching (trench formation), and etch-back twice each.
[0016]
FIG. 13 is a sectional view of a unit cell provided in still another conventional solid-state imaging device.
The unit cell of the solid-state imaging device shown in FIG. 13 is different from the unit cell of the solid-state imaging device shown in FIG. 7 or 10 (the transfer electrodes 7 and 8 are substantially parallel to the N-type silicon substrate 1). , 8 are arranged in the vertical direction (substantially perpendicular to the N-type silicon substrate 1).
In the unit cell of the solid-state imaging device illustrated in FIG. 13, a small opening trench that is not adjacent to the transfer gate unit 4 and is adjacent to the N-type well 5 of the vertical CCD unit 50 is formed. A channel stopper 9 is provided below the small opening trench and adjacent to the small opening trench on the side opposite to the N-type well 5.
[0017]
Further, a transfer electrode 7 and a transfer electrode 8 are formed vertically in the small opening trench via an oxide film 6. In this case, the upper end surfaces of the transfer electrodes 7 and 8 and the upper surface of the photodiode portion 30 are flat surfaces having substantially the same height, and the upper end surfaces of the transfer electrodes 7 and 8 and the upper surface of the N-type well 5 are Is covering.
In the solid-state imaging device described above, it is difficult to form the transfer electrodes 7 and 8.
[0018]
The present invention has been made in view of such circumstances, and, among a plurality of transfer electrodes, some transfer electrodes are buried in another conductive type well, and another transfer electrode is stacked on the other conductive type well. Accordingly, an object of the present invention is to provide a solid-state imaging device that can easily improve the processing accuracy and uniformity of each transfer electrode.
[0019]
[Means for Solving the Problems]
The solid-state imaging device according to the present invention is a photodiode part that photoelectrically converts and stores charges in a well of another conductivity type provided in a semiconductor substrate of one conductivity type, a vertical CCD part in which charges from the photodiode part are transferred, In the solid-state imaging device including a transfer gate portion which is a path of a charge to the vertical CCD portion, a plurality of transfer electrodes formed on an upper surface of the vertical CCD portion and the transfer gate portion with an insulating film interposed therebetween, Wherein the transfer electrode located on the one conductivity type semiconductor substrate side is buried in the other conductivity type well.
[0020]
The solid-state imaging device according to the present invention is characterized in that an upper surface of the transfer electrode is located on substantially the same plane as an upper surface of the photodiode section.
[0021]
The solid-state imaging device according to the present invention includes a flattening film formed on the upper surface side of the one conductivity type semiconductor substrate, a color filter layer formed on the flattening film, and a color filter layer formed on the color filter layer. And a micro lens.
[0022]
According to the present invention, for example, when a transfer electrode of two layers is formed, the transfer electrode of the first layer is buried in a well of another conductivity type. The step due to the transfer electrode is reduced.
Further, when the upper surface of the first-layer transfer electrode is located on substantially the same plane as the upper surface of the photodiode portion, the step due to the first-layer transfer electrode is eliminated.
Further, the trench is formed only once when the first-layer transfer electrode is buried in the other conductivity type well, and the etch-back only needs to be performed once before forming the second-layer transfer electrode. The transfer electrode forming process is simpler than in the case where the transfer electrodes of all the layers are buried in the other conductivity type wells.
[0023]
In such a solid-state imaging device, since a step due to the lower transfer electrode does not hinder the formation of the upper transfer electrode, a processing defect such as a defective overlap region of the transfer electrode or a variation in the shape of each unit cell. Has been prevented. That is, in such a solid-state imaging device, the processing accuracy of the transfer electrodes is improved, and the uniformity is improved by preventing the variation of the shape of each transfer electrode.
Further, when such a solid-state imaging device includes a color filter layer, a color image can be detected by the solid-state imaging device with improved processing accuracy and uniformity of the transfer electrode.
[0024]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the drawings showing the embodiments.
Embodiment 1.
FIG. 1 is a plan view of the solid-state imaging device according to Embodiment 1 of the present invention, and shows an arrangement of unit cells included in the solid-state imaging device.
In the figure, reference numeral 30 denotes a photodiode unit, and the photodiode units 30, 30,... Are arranged in a matrix. Also, a vertical CCD unit 50 long in the column direction of the photodiode units 30, 30,... Is arranged for each column of the photodiode units 30, 30,. Further, a horizontal CCD section 15 that is long in the row direction of the photodiode sections 30, 30,... Is arranged on one end side of the vertical CCD sections 50, 50,. Have been.
[0025]
FIG. 2 is a sectional view of a unit cell included in the solid-state imaging device, and is a sectional view taken along line III-III in FIG. FIG. 3 is a cross-sectional view of the transfer electrodes 7 and 8 included in the solid-state imaging device, and is a cross-sectional view taken along line IV-IV of FIG. Illustration of the lens 13 is omitted.
In FIG. 1, reference numeral 1 denotes an N-type silicon substrate which is a semiconductor substrate of one conductivity type, and a P-type well 2 which is a well of another conductivity type is provided on the upper surface side in the N-type silicon substrate 1.
[0026]
In the P-type well 2, the photodiode unit 30, the vertical CCD unit 50, and the space between the photodiode unit 30 and the vertical CCD unit 50 are sandwiched between the channel stopper units 9, 9 separating each unit cell. An intervening transfer gate section 4 is provided side by side. In this case, an N-type region 3 which is a part of the photodiode unit 30 is selectively provided in the P-type well 2, and the vertical CCD unit 50 is sandwiched by the transfer gate unit 4 adjacent to the N-type region 3. Is provided as an N-type well 5. The channel stopper section 9 is adjacent to the vertical CCD section 50 of one unit cell and a trench (or photodiode section 30) described later, and further has the photodiode section 30 (or vertical CCD section 50 and the trench section) of another unit cell. ).
On the upper surface of the N-type region 3, that is, on the upper part of the photodiode unit 30, a surface P + layer 10 for stabilizing the surface of the photodiode unit 30 is provided. The top surface of the surface P + layer 10, the channel stopper 9, and the transfer electrode 7 described later are covered with the oxide film 6.
[0027]
Further, a trench is formed in the P-type well 2 so as to be sandwiched between the photodiode portion 30 of one unit cell and the channel stopper 9 not adjacent to the photodiode portion 30. Has an upper surface of the transfer gate unit 4 and the N-type well 5 of the vertical CCD unit 50 on a part of the bottom surface thereof. The bottom and side surfaces in the trench are covered with an oxide film 6, and a transfer electrode 7 made of, for example, polysilicon is disposed inside the trench on the oxide film 6. The upper surface of the transfer electrode 7 is substantially at the same height as the upper surface of the photodiode unit 30.
In this way, the transfer electrode 7 of the first layer (that is, located on the N-type silicon substrate 1 side among the transfer electrodes 7 and 8 of the plurality of layers) is transferred via the oxide film 6 which is an insulating film. It is formed on the upper surface of the gate part 4 and the N-type well 5 of the vertical CCD part 50 and is buried in the P-type well 2. Further, the upper surface of the transfer electrode 7 and the upper surface of the photodiode unit 30 are located on substantially the same plane.
[0028]
A second-layer transfer electrode 8 made of, for example, polysilicon is formed on the transfer electrode 7 with an oxide film 6 interposed therebetween. That is, the transfer electrodes 7 and 8 are formed on the upper surfaces of the transfer gate unit 4 and the N-type well 5 of the vertical CCD unit 50 via the oxide film 6 which is an insulating film. It is stacked on the upper surface side of the mold well 2.
Further, the light-shielding film 11 made of, for example, W covers the upper and side surfaces of the transfer electrodes 7 and 8 via the oxide film 6.
[0029]
Further, the upper surface side of the N-type silicon substrate 1, that is, on the light shielding film 11 and the oxide film 6, is covered with a flattening film 12 for flattening unevenness due to the transfer electrode 8, and furthermore, the flattening film 12 and the oxide film On the upper side of the photodiode section 30 through the microlens 6, a microlens 13 which is a condenser lens is formed.
Also, as shown in FIG. 3, transfer electrodes 7, 7,... (Or transfer electrodes 8, 8,...) Are provided between transfer electrodes 7, 7,. (Or intervals 80, 80,...) For electrically interrupting are provided, and an overlap in which the transfer electrode 8 is stacked on the transfer electrode 7 (via the oxide film 6). An area 78 is provided.
[0030]
As shown by the arrow in FIG. 1, the electric charge that has been photoelectrically converted by the photodiode unit 30 and accumulated is collected by the vertical CCD unit 50 via the transfer gate unit 4. At this time, by applying a pulse voltage to the transfer electrodes 7 and 8 alternately, the charges collected in the vertical CCD unit 50 are sequentially transferred to the horizontal CCD unit 15 and further horizontally transferred to the output unit 16. The output section 16 converts the signal voltage into a signal voltage and outputs the signal voltage. As described above, the solid-state imaging device detects an image.
[0031]
4 and 5 are explanatory diagrams of a procedure for forming a solid-state imaging device.
First, a resist pattern serving as a mask is formed on an N-type silicon substrate 1 by photolithography, and a P-type well 2 is formed by ion implantation. Next, using the resist pattern as a mask, the P-type well 2 is etched to form a trench having a depth of several thousand Å at a position corresponding to the first-layer transfer electrode 7 (FIG. 4A). This depth is the thickness of the oxide film 6 formed in the transfer electrode 7 and the trench.
Next, an oxide film 6 is formed on the P-type well 2 including the bottom and side surfaces of the trench, and the N-type well 5 of the vertical CCD unit 50 and the channel stopper are formed by ion implantation using a resist pattern as a mask. 9 and the transfer gate unit 4 are provided, respectively (FIG. 4B).
If the required implantation profile can be achieved, the trench and the oxide film 6 are formed after the ion implantation, so that a reduction in resist pattern processing accuracy at the time of ion implantation due to a trench step can be avoided.
[0032]
Next, after using a transfer electrode material (for example, polysilicon) to be the transfer electrode 7 and forming a polysilicon film on the upper surface of the P-type well 2 including the bottom surface of the trench, the upper surface of the transfer electrode 7 is Perform etch-back so that the height is approximately the same as. That is, the transfer electrode 7 is formed by removing the polysilicon film and the oxide film outside the trench by etching and flattening (FIG. 4C).
Next, an oxide film 6 is formed on the transfer electrode 7 and the upper surface of the P-type well 2, and a second-layer transfer electrode 8 is formed on the upper surface of the transfer electrode 7 by photoetching via the oxide film 6 (FIG. 5). (A)). That is, a polysilicon film to be the transfer electrode 8 is formed on the formed oxide film 6, a resist pattern is formed on the formed polysilicon film, and the transfer electrode 8 is formed by etching. Form.
[0033]
Further, the N-type region 3 and the surface P + layer 10 of the photodiode section 30 are sequentially formed by ion implantation, and then an oxide film 6 covering the upper and side surfaces of the transfer electrode 8 is formed. As a result, a light-shielding film 11 that covers the upper and side surfaces of the transfer electrodes 7 and 8 via the oxide film 6 is formed (FIG. 5B).
Finally, a solid-state imaging device as shown in FIG. 2 is formed by forming the flattening film 12 and the microlenses 13.
[0034]
In the solid-state imaging device as described above, as shown in FIG. 4C, the upper surface of the unit cell is flat before the formation of the polysilicon film to be the transfer electrode 8 of the second layer. That is, there is no step due to the transfer electrode 7. Therefore, the upper surface of the formed polysilicon film becomes flat, and the thickness of the resist film becomes constant within the upper surface of the unit cell when the photoresist is applied.
Further, each of the trench forming step and the etch back step is performed only once, so that the step of forming the transfer electrodes 7 and 8 is simple.
[0035]
In the present embodiment, a solid-state imaging device in which one transfer electrode is buried among two transfer electrodes is illustrated, but transfer electrodes of N layers (N is a natural number of 3 or more) are illustrated. Among them, a solid-state imaging device in which one or more transfer electrodes of less than N layers are embedded may be used. In this case, the transfer electrode forming process is simpler than in the solid-state imaging device in which all N layers are embedded, and in comparison with the solid-state imaging device in which all N layers are stacked on the upper surface side of the P-type well 2. This improves the processing accuracy and uniformity.
[0036]
Embodiment 2.
FIG. 6 is a sectional view of a unit cell included in the solid-state imaging device according to Embodiment 2 of the present invention.
In the present embodiment, the color filter layer 17 is formed on the flattening film 12, and the microlenses 13 are formed on the color filter layer 17 above the photodiode section 30.
In addition, the same reference numerals are given to portions corresponding to the first embodiment, and description thereof will be omitted.
[0037]
Like the solid-state imaging device according to the first embodiment, the solid-state imaging device described above has no step due to the transfer electrode 7 before the formation of the polysilicon film to be the transfer electrode 8 of the second layer. The upper surface of the formed polysilicon film becomes flat, and the thickness of the resist film during the application of the photoresist becomes constant within the upper surface of the unit cell. Further, the process of forming the transfer electrodes 7 and 8 is simple. Further, such a solid-state imaging device detects a color image.
[0038]
【The invention's effect】
According to the solid-state imaging device of the present invention, by embedding the lower layer transfer electrode in the other conductive type well among the plurality of layers of transfer electrodes, the processing accuracy of the upper layer transfer electrode is dramatically improved, and Since the uniformity of the electrodes is improved, it is possible to prevent processing defects such as overlap failure of the transfer electrodes or variation in the shape of each unit cell, even when the unit cells are miniaturized. That is, such a solid-state imaging device can secure a matching margin between transfer electrodes and can reduce a performance difference / transfer difference between unit cells.
[0039]
Further, when such a solid-state imaging device is used, it is possible to prevent a defect such as image unevenness. In addition, a complicated process is not required when forming a solid-state imaging device.
Further, when such a solid-state imaging device includes a color filter layer, the present invention has excellent effects, such as a color image can be detected by a solid-state imaging device with improved processing accuracy and uniformity of a transfer electrode. .
[Brief description of the drawings]
FIG. 1 is a plan view of a solid-state imaging device according to Embodiment 1 of the present invention.
FIG. 2 is a sectional view of a unit cell included in the solid-state imaging device according to Embodiment 1 of the present invention;
FIG. 3 is a sectional view of a transfer electrode included in the solid-state imaging device according to the first embodiment of the present invention;
FIG. 4 is an explanatory diagram of a procedure for forming the solid-state imaging device according to the first embodiment of the present invention;
FIG. 5 is an explanatory diagram of a procedure for forming the solid-state imaging device according to the first embodiment of the present invention;
FIG. 6 is a sectional view of a unit cell included in a solid-state imaging device according to a second embodiment of the present invention;
FIG. 7 is a cross-sectional view of a unit cell included in a conventional solid-state imaging device.
FIG. 8 is a plan view of a transfer electrode included in a conventional solid-state imaging device.
FIG. 9 is an explanatory diagram of a procedure for forming a transfer electrode included in a conventional solid-state imaging device.
FIG. 10 is a sectional view of a unit cell provided in another conventional solid-state imaging device.
FIG. 11 is an explanatory diagram of a procedure for forming a transfer electrode included in another conventional solid-state imaging device.
FIG. 12 is an explanatory diagram of a procedure for forming a transfer electrode included in another conventional solid-state imaging device.
FIG. 13 is a sectional view of a unit cell provided in still another conventional solid-state imaging device.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 N-type silicon substrate 2 P-type well 30 Photodiode part 4 Transfer gate part 50 Vertical CCD part 6 Oxide film 7, 8 Transfer electrode 12 Flattening film 13 Micro lens 17 Color filter layer

Claims (3)

一導電型半導体基板に設けられた他導電型ウェル内に、光電変換して電荷を蓄積するフォトダイオード部、該フォトダイオード部からの電荷が移される垂直CCD部、該垂直CCD部への電荷の通路であるトランスファゲート部、前記垂直CCD部及び前記トランスファゲート部の上面に絶縁膜を介して形成された複数層の転送電極を備える固体撮像素子において、
前記複数層の転送電極の内、前記一導電型半導体基板側に位置する転送電極が、前記他導電型ウェルに埋設してあることを特徴とする固体撮像素子。
A photodiode portion that photoelectrically converts and accumulates charges in a well of another conductivity type provided in a semiconductor substrate of one conductivity type, a vertical CCD portion to which charges from the photodiode portion are transferred, and a transfer of charges to the vertical CCD portion. In a solid-state imaging device including a transfer gate portion that is a passage, a vertical CCD portion, and a plurality of layers of transfer electrodes formed on an upper surface of the transfer gate portion via an insulating film,
A solid-state imaging device, wherein a transfer electrode located on the one conductivity type semiconductor substrate side among the plurality of layers of transfer electrodes is embedded in the other conductivity type well.
前記転送電極の上面が、前記フォトダイオード部の上面と略同一平面上に位置することを特徴とする請求項1に記載の固体撮像素子。2. The solid-state imaging device according to claim 1, wherein an upper surface of the transfer electrode is located on substantially the same plane as an upper surface of the photodiode unit. 3. 前記一導電型半導体基板の上面側に形成された平坦化膜と、該平坦化膜上に形成されたカラーフィルタ層と、該カラーフィルタ層上に形成されたマイクロレンズとを備えることを特徴とする請求項1又は2に記載の固体撮像素子。A flattening film formed on the upper surface side of the one conductivity type semiconductor substrate, a color filter layer formed on the flattening film, and a microlens formed on the color filter layer. The solid-state imaging device according to claim 1.
JP2003014035A 2003-01-22 2003-01-22 Solid-state imaging device Pending JP2004228328A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003014035A JP2004228328A (en) 2003-01-22 2003-01-22 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003014035A JP2004228328A (en) 2003-01-22 2003-01-22 Solid-state imaging device

Publications (1)

Publication Number Publication Date
JP2004228328A true JP2004228328A (en) 2004-08-12

Family

ID=32902193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003014035A Pending JP2004228328A (en) 2003-01-22 2003-01-22 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2004228328A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451359B2 (en) 2009-01-26 2013-05-28 Sony Corporation Solid-state image capturing apparatus, driving method thereof and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8451359B2 (en) 2009-01-26 2013-05-28 Sony Corporation Solid-state image capturing apparatus, driving method thereof and electronic apparatus

Similar Documents

Publication Publication Date Title
US7453130B2 (en) Semiconductor apparatus and method for fabricating the same
US8193025B2 (en) Photomask, image sensor, and method of manufacturing the image sensor
US10854647B2 (en) Photo diode with dual backside deep trench isolation depth
JP4486043B2 (en) CMOS image sensor and manufacturing method thereof
JP2004273640A (en) Solid-state imaging device and its manufacturing method
JP2006049834A (en) Solid-state image pickup device and manufacturing method of the same
JP4289872B2 (en) Solid-state imaging device and driving method thereof
JP2004228328A (en) Solid-state imaging device
JP4194295B2 (en) Manufacturing method of solid-state imaging device
JP2006351787A (en) Solid-state imaging device and manufacturing method thereof
JP2006228762A (en) Charge transfer element and manufacturing method thereof
JP4090221B2 (en) Solid-state imaging device and manufacturing method thereof
WO2019167295A1 (en) Charge-coupled device and production method therefor
WO2011155182A1 (en) Solid-state imaging element
JP4882207B2 (en) Solid-state image sensor
JP4715110B2 (en) Manufacturing method of solid-state imaging device
JP2007049018A (en) Solid-state imaging element and method for manufacturing same
JPH09237888A (en) Solid-state image sensing device and manufacture thereof
JP2006237160A (en) Method for manufacturing solid-state image pickup element
JP2005347518A (en) Method of manufacturing solid-state imaging apparatus
JP2007059733A (en) Solid-state imaging device, method for manufacturing the same, and image photographing device using the same
JP2010109155A (en) Solid state imaging device and method of manufacturing the same
JP2010040942A (en) Solid-state imaging apparatus, and method of manufacturing the same
JP2010177599A (en) Solid-state imaging apparatus and method of manufacturing the same
JP2002299597A (en) Solid state image sensing element and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090210