JP2005347518A - Method of manufacturing solid-state imaging apparatus - Google Patents

Method of manufacturing solid-state imaging apparatus Download PDF

Info

Publication number
JP2005347518A
JP2005347518A JP2004165478A JP2004165478A JP2005347518A JP 2005347518 A JP2005347518 A JP 2005347518A JP 2004165478 A JP2004165478 A JP 2004165478A JP 2004165478 A JP2004165478 A JP 2004165478A JP 2005347518 A JP2005347518 A JP 2005347518A
Authority
JP
Japan
Prior art keywords
sacrificial layer
light receiving
transfer
state imaging
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004165478A
Other languages
Japanese (ja)
Inventor
Atsushi Kuroiwa
淳 黒岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004165478A priority Critical patent/JP2005347518A/en
Publication of JP2005347518A publication Critical patent/JP2005347518A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing solid-state imaging apparatus by which light receiving openings and transfer electrodes having excellent shape accuracy can be formed and a readout voltage can be maintained at a low level and, at the same time, transfer efficiency can be secured and, in addition, the occurrence of smear can be prevented. <P>SOLUTION: In the method of manufacturing a solid-state imaging apparatus provided with the transfer electrodes having single-layer structures, sacrificial layer patterns 6 are formed along the charge transferring direction v and electrode material layers 7 are formed by burying the layers 7 among the sacrificial layer patterns 6 in a state where the patterns 6 are exposed. Then stripe-like dividing grooves 9 extended in the direction perpendicular to the charge transferring direction v are formed in the electrode material layer 7, so that the grooves 9 may reach the patterns 6 and the transfer electrodes 7a are formed by dividing the electrode material layer 7 with the dividing grooves 9 and sacrificial layer patterns 6. Thereafter, the light receiving openings exposing light receiving areas are formed by removing the sacrificial layer patterns 6. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は固体撮像装置の製造方法に関し、特には単層構造の駆動電極を備えた固体撮像装置の製造方法に関する。   The present invention relates to a method for manufacturing a solid-state imaging device, and more particularly to a method for manufacturing a solid-state imaging device having a drive electrode having a single layer structure.

固体撮像装置の小型化および多画素化の要求にともない、画素のサイズの微細化が進展している。画素サイズの微細化による感度の低下を防止するためには、入射光量に対し受光部に入射する光量の割合、すなわち集光率を上げることが重要である。このため、転送電極構造を、2層構造から単層構造とすることが有利になる。すなわち、隣接する転送電極の端部が積層状態となる2層構造では、積層部分における入射光の「けられ」により受光部に入射する光量が低下する。これに対し、積層部のない単層構造では転送電極の高さが低く抑えられるため、入射光のけられが抑えられ、その分だけ受光部への入射光量を増加させて集光率を上げることができるのである。   With the demand for downsizing and increasing the number of pixels of a solid-state imaging device, the size of pixels has been reduced. In order to prevent a decrease in sensitivity due to the miniaturization of the pixel size, it is important to increase the ratio of the amount of light incident on the light receiving unit with respect to the amount of incident light, that is, the light collection rate. For this reason, it is advantageous to change the transfer electrode structure from a two-layer structure to a single-layer structure. That is, in the two-layer structure in which the end portions of the adjacent transfer electrodes are in a laminated state, the amount of light incident on the light receiving portion is reduced due to the “deletion” of incident light in the laminated portion. On the other hand, in the single layer structure without a laminated portion, the height of the transfer electrode can be kept low, so that the scatter of the incident light can be suppressed, and the amount of incident light to the light receiving portion is increased correspondingly to increase the light collection rate. It can be done.

図7の平面図および、そのA−A’断面図、B−B’断面図には、このような単層構造の転送電極の形成手順を示す。先ず、図7(1)に示すように、ゲート絶縁膜で覆われた基板101上に導電層102を形成し、次に導電層102上にマスクパターン103を形成する。その後、このマスクパターン103上から導電層102をエッチングする。これにより、図7(2)に示すように、導電層102に、受光開口104と分離溝105とを形成する。そして、これらの受光開口104と分離溝105とによって、導電層102を電荷転送方向vに分離してなる複数の転送電極102aを形成する。   The plan view of FIG. 7, the A-A ′ sectional view, and the B-B ′ sectional view thereof show the procedure for forming the transfer electrode having such a single layer structure. First, as illustrated in FIG. 7A, the conductive layer 102 is formed over the substrate 101 covered with the gate insulating film, and then the mask pattern 103 is formed over the conductive layer 102. Thereafter, the conductive layer 102 is etched from above the mask pattern 103. As a result, as shown in FIG. 7B, the light receiving opening 104 and the separation groove 105 are formed in the conductive layer 102. Then, a plurality of transfer electrodes 102 a formed by separating the conductive layer 102 in the charge transfer direction v are formed by the light receiving openings 104 and the separation grooves 105.

またこの他にも、図8の平面図および、そのA−A’断面図、B−B’断面図に示すような次の方法が提案されている。先ず、図8(1)に示すように、ゲート絶縁膜で覆われた基板101上に導電層102を形成し、次にここでの図示を省略したマスクパターン上からのエッチングにより、導電層102に分離溝105を形成する。その後、図8(2)に示すように、分離溝105内に絶縁膜106を埋め込んで平坦化し、分離溝105内に絶縁膜106を埋め込んでなる分離部106を形成する。次に、図8(3)に示すように、ここでの図示を省略したマスクパターン上からのエッチングにより、導電層102に受光開口107を形成し、分離部106と受光開口107とによって、電荷転送方向vに導電層102を分離してなる複数の転送電極102aを形成する(以上、下記特許文献1参照)。   In addition to this, the following method has been proposed as shown in the plan view of FIG. 8 and its A-A ′ and B-B ′ sectional views. First, as shown in FIG. 8A, a conductive layer 102 is formed on a substrate 101 covered with a gate insulating film, and then the conductive layer 102 is etched by etching from a mask pattern not shown here. A separation groove 105 is formed in After that, as shown in FIG. 8B, an insulating film 106 is buried in the isolation trench 105 to be flattened, and an isolation portion 106 is formed by embedding the insulating film 106 in the isolation trench 105. Next, as shown in FIG. 8 (3), a light receiving opening 107 is formed in the conductive layer 102 by etching from a mask pattern not shown here, and the separation portion 106 and the light receiving opening 107 form a charge. A plurality of transfer electrodes 102a formed by separating the conductive layer 102 in the transfer direction v are formed (see Patent Document 1 below).

特開2002−299597号公報JP 2002-299597 A

しかしながら上述した各製造方法には、次のような課題があった。すなわち、図7を用いて説明したような、転送電極を1回のエッチングで一括形成する方法では、図7(2)に示すように、転送電極102aの凸状角部aがラウンド形状になり易い。これは、先の図7(1)に示すように、転送電極をエッチングよりパターン形成する場合のマスクパターン103をリソグラフィー技術によって形成する際、マスクパターン103の凸状角部aがランド形状になり易いこと、またこのマスクパターン103上からのエッチングにおいても凸状角部aにエッチャントが局所的に過剰供給され易く、これによってもさらに凸状角部aのラウンド化が進行することに起因している。   However, each manufacturing method described above has the following problems. That is, in the method of forming transfer electrodes in a batch by a single etching as described with reference to FIG. 7, the convex corners a of the transfer electrode 102a have a round shape as shown in FIG. easy. As shown in FIG. 7A, when the mask pattern 103 in the case where the transfer electrode is formed by etching is formed by lithography, the convex corner a of the mask pattern 103 becomes a land shape. This is also due to the fact that the etchant is likely to be locally excessively supplied to the convex corner a even in the etching from the mask pattern 103, and the rounding of the convex corner a further proceeds. Yes.

そして、このようにラウンド状に整形された凸状角部aにおいては、転送電極102a間の間隔が広くなるため、転送電極102a間が所定間隔に保たれている幅(実質的な転送幅)が狭くなり、転送効率を低下させる要因になる。また、受光開口104脇の転送電極102a部分は、読み出しゲートを兼ねるが、凸状角部aのラウンド化により読み出しゲートの幅が局所的に狭くなる。これにより、読み出し電圧を低く維持することが困難になる。また、転送電極102aをマスクにしてイオン注入を行う場合には、イオン注入領域にばらつきが生じ、電荷の読み出し特性がばらつくと言った問題も発生する。   In the convex corner portion a shaped in a round shape in this way, the interval between the transfer electrodes 102a is widened, so that the width between the transfer electrodes 102a is maintained at a predetermined interval (substantial transfer width). Becomes a factor that reduces transfer efficiency. Further, the transfer electrode 102a portion beside the light receiving opening 104 also serves as a read gate, but the width of the read gate is locally narrowed by rounding the convex corner portion a. This makes it difficult to keep the read voltage low. Further, when ion implantation is performed using the transfer electrode 102a as a mask, there is a problem in that variations occur in the ion implantation region and the charge readout characteristics vary.

一方、図8を用いて説明したように、転送電極102aを分離するための分離部106を形成した後に受光開口107を形成する方法では、上述したような転送電極102aの凸状角部がラウンド化することは抑えられるものの、分離部106と受光開口107とによって転送電極102a間を確実に分離する必要があるため、受光開口107内に分離部106の端部が突出した状態となる。このため、受光開口107の実質的な開口形状が劣化し、受光開口107内への分離部106の突出端部において入射光のけられが生じ易くなる。また、転送電極102aと分離部106とを覆う状態で、受光開口を備えた遮光膜を設けた場合、分離部106を覆う遮光膜部分の張り出し幅が少なくなり、この部分から転送電極102aの下方に光が直接入射し易く、スミアを発生させる要因ともなる。   On the other hand, as described with reference to FIG. 8, in the method of forming the light receiving opening 107 after forming the separating portion 106 for separating the transfer electrode 102a, the convex corner portion of the transfer electrode 102a as described above is round. However, since it is necessary to reliably separate the transfer electrodes 102 a by the separating portion 106 and the light receiving opening 107, the end portion of the separating portion 106 protrudes into the light receiving opening 107. For this reason, the substantial opening shape of the light receiving opening 107 is deteriorated, and the incident light is likely to be scattered at the protruding end portion of the separating portion 106 into the light receiving opening 107. In addition, when a light shielding film having a light receiving opening is provided in a state of covering the transfer electrode 102a and the separation part 106, the projecting width of the light shielding film part covering the separation part 106 is reduced, and the lower part of the transfer electrode 102a from this part. It is easy for light to be directly incident on the light source, which also causes smear.

そこで本発明は、形状精度の良好な受光開口および転送電極を形成可能で、これにより読み出し電圧が低く保たれると共に転送効率が確保され、かつスミアの発生を防止することができる固体撮像装置の製造方法を提供することを目的とする。   Therefore, the present invention provides a solid-state imaging device capable of forming a light receiving aperture and a transfer electrode with good shape accuracy, thereby maintaining a readout voltage low, ensuring transfer efficiency, and preventing smear. An object is to provide a manufacturing method.

このような目的を達成するための本発明は、単層構造の転送電極を備えた固体撮像装置の製造方法であり、次のように行うことを特徴としている。先ず第1工程では、電荷転送方向に沿って基板上に犠牲層パターンを形成する。次に第2工程では、犠牲層パターンを露出させた状態で当該犠牲層パターン間に電極材料層を埋め込み形成する。その後、第3工程では、電荷転送方向に対して垂直な方向に延設されるストライプ状の分離溝を、犠牲層パターン間にわたる状態で電極材料層に形成し、当該分離溝と犠牲層パターンとで電極材料層を分離してなる転送電極を形成する。   In order to achieve such an object, the present invention is a method for manufacturing a solid-state imaging device including a transfer electrode having a single-layer structure, and is characterized as follows. First, in the first step, a sacrificial layer pattern is formed on the substrate along the charge transfer direction. Next, in the second step, an electrode material layer is embedded between the sacrificial layer patterns with the sacrificial layer pattern exposed. Thereafter, in the third step, stripe-shaped separation grooves extending in a direction perpendicular to the charge transfer direction are formed in the electrode material layer in a state extending between the sacrifice layer patterns, and the separation grooves and the sacrifice layer patterns are formed. A transfer electrode is formed by separating the electrode material layer.

上述した製造方法では、犠牲層パターン間に埋め込み形成された電極材料層にストライブ状の分離溝を形成することで、電極材料層を分離してなる転送電極を得ている。このため、電極材料層に対して、凸状角部を有するマスクを用いたパターンエッチングを施すことなく、当該電極材料層をパターニングしてなる転送電極が得られる。したがって、得られた転送電極には、凸状角部を有するマスクを用いたパターンエッチングで生じる凸状角部のラウンド形状が発生することはない。そして、犠牲層パターンに達する端部まで、隣り合わせた電極間が所定間隔に維持された単層構造の転送電極が得られる。また、転送電極の脇に受光領域が配置されている場合には、転送電極と受光領域と間が、転送電極の端部まで所定間隔に維持される。   In the manufacturing method described above, a transfer electrode formed by separating the electrode material layer is obtained by forming a stripe-like separation groove in the electrode material layer embedded between the sacrificial layer patterns. For this reason, the transfer electrode formed by patterning the electrode material layer can be obtained without subjecting the electrode material layer to pattern etching using a mask having convex corners. Therefore, the round shape of the convex corner portion generated by pattern etching using the mask having the convex corner portion does not occur in the obtained transfer electrode. Then, a transfer electrode having a single layer structure is obtained in which the adjacent electrodes are maintained at a predetermined distance up to the end reaching the sacrificial layer pattern. In addition, when the light receiving region is arranged beside the transfer electrode, the space between the transfer electrode and the light receiving region is maintained at a predetermined distance to the end of the transfer electrode.

さらに、転送電極を形成した後に犠牲層パターンを除去することにより、犠牲層パターンと同一形状の開口が得られる。したがって、受光領域を覆う島状に犠牲層パターンを形成することにより、この犠牲層パターンを除去することで犠牲層パターンの島状と同一形状の受光開口が得られる。これにより、受光開口内に突出部が形成されることはなく、転送電極を覆う状態で受光開口を備えた遮光膜を設けた場合、受光開口の周縁において遮光膜の張りだし幅が均一になる。   Further, by removing the sacrificial layer pattern after forming the transfer electrode, an opening having the same shape as the sacrificial layer pattern can be obtained. Therefore, by forming the sacrificial layer pattern in an island shape that covers the light receiving region, the sacrificial layer pattern is removed to obtain a light receiving opening having the same shape as the island shape of the sacrificial layer pattern. Thus, no protrusion is formed in the light receiving opening, and when the light shielding film having the light receiving opening is provided so as to cover the transfer electrode, the extending width of the light shielding film becomes uniform at the periphery of the light receiving opening. .

以上説明したように本発明の固体撮像装置の製造方法によれば、隣り合う電極間の間隔が端部にわたって所定間隔に維持された単層構造の転送電極を得ることが可能である。このため、転送電極による電荷の転送効率を確保することができる。また、この転送電極の脇に受光領域が設けられる場合には、転送電極と受光領域と間が転送電極の端部まで所定間隔に維持されるため、受光領域から転送電極への電荷の読み出し電圧を低く保つことが可能である。またさらに、受光領域を覆う島状の犠牲層パターンを除去することによって得られる受光開口が犠牲層パターンの島状と同一形状に形成され、転送電極を覆う遮光膜の張り出し幅が均一になるため、転送電極下への光漏れによるスミアの発生を防止することができる。   As described above, according to the method for manufacturing a solid-state imaging device of the present invention, it is possible to obtain a transfer electrode having a single layer structure in which the distance between adjacent electrodes is maintained at a predetermined distance across the end. For this reason, the charge transfer efficiency by the transfer electrode can be ensured. In addition, when a light receiving region is provided on the side of the transfer electrode, the distance between the transfer electrode and the light receiving region is maintained at a predetermined distance from the transfer electrode to the end of the transfer electrode. Can be kept low. Furthermore, the light-receiving opening obtained by removing the island-shaped sacrificial layer pattern covering the light-receiving region is formed in the same shape as the island-shaped sacrificial layer pattern, and the overhang width of the light-shielding film covering the transfer electrode becomes uniform. Further, it is possible to prevent the occurrence of smear due to light leakage under the transfer electrode.

以下、本発明の実施の形態を、図面に基づいて説明する。図1は、固体撮像装置の基板構成の一例を示す平面図である。以下、この図1を参照しつつ、図2以下の工程図に基づいて実施形態の固体撮像装置の製造方法を説明する。尚、図2以下は、図1の拡大部aの平面図と、そのA−A’断面図およびB−B’断面図に相当する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a plan view illustrating an example of a substrate configuration of a solid-state imaging device. Hereinafter, a method for manufacturing the solid-state imaging device according to the embodiment will be described with reference to FIG. 2 and the subsequent figures correspond to a plan view of the enlarged portion a in FIG. 1, a cross-sectional view taken along line A-A ′, and a cross-sectional view taken along B-B ′.

先ず、図1に示すように、例えばn型の単結晶シリコンからなる半導体基板1を用意する。そして、この半導体基板1の表面層にpウエル拡散層(図示省略)を形成し、その表面層に不純物を拡散させたn型の垂直転送領域2と高濃度p+型のチャネルストップ拡散層3とを形成する。各垂直転送領域2は、基板1の撮像領域1aにマトリックス状に設定された受光領域1bの脇に、電荷の転送方向(垂直転送方向v)に沿って延設される。また、チャネルストップ拡散層3は、垂直転送領域2の片側に隣接して配置されると共に、その一部が受光領域1b間において対向する垂直転送領域2側に向かって延設されている。尚、このほかにも、必要に応じて、水平転送方向hに沿った水平転送領域4や読み出し領域4'の形成を行う。   First, as shown in FIG. 1, a semiconductor substrate 1 made of, for example, n-type single crystal silicon is prepared. Then, a p-well diffusion layer (not shown) is formed in the surface layer of the semiconductor substrate 1, and an n-type vertical transfer region 2 in which impurities are diffused in the surface layer, a high-concentration p + -type channel stop diffusion layer 3, and Form. Each vertical transfer region 2 extends along the charge transfer direction (vertical transfer direction v) on the side of the light receiving region 1b set in a matrix on the imaging region 1a of the substrate 1. The channel stop diffusion layer 3 is disposed adjacent to one side of the vertical transfer region 2 and a part thereof extends toward the opposing vertical transfer region 2 between the light receiving regions 1b. In addition, the horizontal transfer area 4 and the read area 4 ′ along the horizontal transfer direction h are formed as necessary.

以上のように、半導体基板1の表面層に各領域を形成した後、図2(1)に示すように、半導体基板1の上部にゲート絶縁膜5を形成する。ゲート絶縁膜5は、例えば、酸化シリコン膜、窒化シリコン膜、酸化シリコン膜をこの順に積層してなるONO(Oxide/Nitride/Oxide)膜からなる。そして、このゲート絶縁膜5上に、犠牲層パターン6を形成する。この犠牲層パターン6は、図1に示した各受光領域1b上を覆う形状にパターン形成され、チャネルストップ拡散層3脇で、かつ垂直転送領域2との間に所定間隔を設けた状態で垂直転送方向vに沿って、ゲート絶縁膜5上にマトリックス状に配置される。   As described above, after each region is formed on the surface layer of the semiconductor substrate 1, the gate insulating film 5 is formed on the semiconductor substrate 1, as shown in FIG. The gate insulating film 5 is made of, for example, an ONO (Oxide / Nitride / Oxide) film in which a silicon oxide film, a silicon nitride film, and a silicon oxide film are stacked in this order. Then, a sacrificial layer pattern 6 is formed on the gate insulating film 5. The sacrificial layer pattern 6 is formed in a pattern so as to cover the respective light receiving regions 1b shown in FIG. 1 and is vertical with a predetermined interval between the channel stop diffusion layer 3 and the vertical transfer region 2. Arranged in a matrix on the gate insulating film 5 along the transfer direction v.

この犠牲層パターン6は、例えば酸化シリコン等、次に形成する電極材料層のエッチングにおいて耐性を有する材料膜からなり、この電極材料層で構成される転送電極の膜厚と同程度以上の膜厚を有して形成されることとする。このような犠牲層パターン6の形成は、上述した酸化シリコン等の材料膜を常圧CVDやプラズマCVD、さらには適宜選択された他の方法によって成膜した後、レジストパターン(図示省略)をマスクに用いてこの材料膜をエッチングすることによって行うこととする。尚、このエッチングが終了した後には、マスクに用いたレジストパターンを除去する工程を行う。   The sacrificial layer pattern 6 is made of a material film that is resistant to etching of the electrode material layer to be formed next, such as silicon oxide, and has a film thickness that is equal to or greater than the film thickness of the transfer electrode formed by the electrode material layer. It shall be formed. The sacrificial layer pattern 6 is formed by depositing the above-described material film such as silicon oxide by atmospheric pressure CVD, plasma CVD, or another method appropriately selected, and then masking the resist pattern (not shown). This is performed by etching this material film. After this etching is completed, a step of removing the resist pattern used for the mask is performed.

次に、図2(2)に示すように、犠牲層パターン6間に電極材料層7を埋め込む。この場合、先ず、犠牲層パターン6を覆う状態で、例えばCVD法によってポリシリコン等からなる電極材料層7を成膜し、犠牲層パターン6が露出するまで電極材料層7を平坦化処理する。電極材料層7の平坦化処理は、例えばCMP法によって行うこととする。これにより、犠牲層パターン6間に、犠牲層パターン6と同じ高さで電極材料層7を埋め込む。   Next, as shown in FIG. 2B, an electrode material layer 7 is embedded between the sacrificial layer patterns 6. In this case, first, an electrode material layer 7 made of polysilicon or the like is formed by, for example, a CVD method so as to cover the sacrificial layer pattern 6, and the electrode material layer 7 is planarized until the sacrificial layer pattern 6 is exposed. The planarization process of the electrode material layer 7 is performed by, for example, a CMP method. Thereby, the electrode material layer 7 is embedded between the sacrifice layer patterns 6 at the same height as the sacrifice layer pattern 6.

次いで、図3(1)に示すように、犠牲層パターン6と電極材料層7で構成された平面上に、水平方向に延設された帯状のレジストパターン8を形成する。このレジストパターン8は、垂直転送方向vに配列された犠牲層パターン6間の上部に水平方向に延設されたスリットを有し、水平方向に配列された犠牲層パターン6を横切る状態で水平方向に延設されたスリットが設けられた帯状であることとする。   Next, as shown in FIG. 3 (1), a strip-like resist pattern 8 extending in the horizontal direction is formed on the plane constituted by the sacrificial layer pattern 6 and the electrode material layer 7. This resist pattern 8 has a slit extending in the horizontal direction above the sacrificial layer pattern 6 arranged in the vertical transfer direction v, and in the horizontal direction across the sacrificial layer pattern 6 arranged in the horizontal direction. Suppose that it is a strip | belt shape provided with the slit extended in this.

そして、図3(2)に示すように、レジストパターン8をマスクに用い、犠牲層パターン6に対して電極材料層7を選択的にエッチングすることにより、電極材料層7に分離溝9を形成する。このようにして形成された分離溝9は、水平方向に配置される犠牲層パターン6間にわたって配置され、また垂直転送方向vに配列された犠牲層パターン6間に配置される。そして、これらの分離溝9と犠牲層パターン6とによって電極材料層7を垂直転送方向vに分離してなる転送電極7aを形成する。尚、エッチング終了後には、レジストパターン8を除去する工程を行う。   Then, as shown in FIG. 3 (2), by using the resist pattern 8 as a mask and selectively etching the electrode material layer 7 with respect to the sacrificial layer pattern 6, a separation groove 9 is formed in the electrode material layer 7. To do. The separation grooves 9 formed in this way are arranged between the sacrificial layer patterns 6 arranged in the horizontal direction, and are arranged between the sacrificial layer patterns 6 arranged in the vertical transfer direction v. Then, a transfer electrode 7 a formed by separating the electrode material layer 7 in the vertical transfer direction v by the separation groove 9 and the sacrificial layer pattern 6 is formed. Note that, after the etching is completed, a step of removing the resist pattern 8 is performed.

その後、図4(1)に示すように、犠牲層パターン6を露出させて分離溝9を覆う形状のレジストパターン10を転送電極7a上に形成する。このレジストパターン10は、犠牲層パターン6を完全に露出させ、また分離溝9を完全に覆う形状であることが好ましい。   Thereafter, as shown in FIG. 4A, a resist pattern 10 having a shape that exposes the sacrificial layer pattern 6 and covers the separation groove 9 is formed on the transfer electrode 7a. The resist pattern 10 preferably has a shape in which the sacrificial layer pattern 6 is completely exposed and the separation groove 9 is completely covered.

次に、図4(2)に示すように、レジストパターン10上からのエッチングにより、犠牲層パターン(6)を選択的にエッチング除去する。これにより、レジストパターン10によって分離溝9の底部のゲート絶縁膜5を保護しつつ、転送電極7a脇において受光領域(図1参照)のゲート絶縁膜5を露出させた受光開口11を形成する。尚、このエッチングにおいては、エッチング対象となる犠牲層パターン(6)が酸化シリコンからなる場合、下地となっているONO構造のゲート絶縁膜5の最上層の酸化シリコン膜も同時にエッチング除去される。このため、ONO構造のゲート絶縁膜5の中間層を構成する窒化シリコン膜においてエッチングをストップさせる。   Next, as shown in FIG. 4B, the sacrificial layer pattern 6 is selectively removed by etching from above the resist pattern 10. As a result, the light receiving opening 11 is formed by exposing the gate insulating film 5 in the light receiving region (see FIG. 1) on the side of the transfer electrode 7a while protecting the gate insulating film 5 at the bottom of the separation groove 9 with the resist pattern 10. In this etching, when the sacrificial layer pattern (6) to be etched is made of silicon oxide, the silicon oxide film on the uppermost layer of the gate insulating film 5 of the ONO structure serving as a base is also etched away. Therefore, the etching is stopped in the silicon nitride film constituting the intermediate layer of the gate insulating film 5 having the ONO structure.

尚、上述した犠牲層パターン(6)のエッチング除去は、ゲート絶縁膜5に対して影響を与えることなく犠牲層パターン(6)のみを選択的にエッチング除去可能であれば、レジストパターン10を形成することなく実施しても良い。この場合、特に転送電極7a間における分離溝9の底部のゲート絶縁膜5の膜厚(構成)を、転送電極7a下におけるゲート絶縁膜5の膜厚(構成)と同一に維持すように、犠牲層パターン(6)のエッチング除去を行うことが好ましい。   The etching removal of the sacrificial layer pattern (6) described above forms the resist pattern 10 if only the sacrificial layer pattern (6) can be selectively removed without affecting the gate insulating film 5. You may carry out without doing. In this case, in particular, the thickness (configuration) of the gate insulating film 5 at the bottom of the separation groove 9 between the transfer electrodes 7a is kept the same as the thickness (configuration) of the gate insulating film 5 under the transfer electrodes 7a. The sacrificial layer pattern (6) is preferably removed by etching.

以上の後、図5に示すように、酸化処理(例えば熱酸化法)により転送電極7aの表面層に酸化膜12を形成し、分離溝9内を酸化膜12によって埋め込む。また、受光開口11の底面に露出しているゲート絶縁膜5の表面を構成する窒化シリコン膜の表面層にも、ここでの図示を省略した酸化膜を形成する。尚、この工程では、酸化処理によらず、CVD法などでによって分離溝9内が埋め込まれる程度に酸化シリコンや窒化シリコンからなる絶縁膜を形成しても良い。   After the above, as shown in FIG. 5, an oxide film 12 is formed on the surface layer of the transfer electrode 7a by an oxidation process (for example, a thermal oxidation method), and the isolation trench 9 is filled with the oxide film 12. Further, an oxide film (not shown) is also formed on the surface layer of the silicon nitride film constituting the surface of the gate insulating film 5 exposed at the bottom surface of the light receiving opening 11. In this step, an insulating film made of silicon oxide or silicon nitride may be formed to such an extent that the inside of the isolation trench 9 is filled by a CVD method or the like without depending on the oxidation treatment.

次に、図6に示すように、酸化膜12で覆われた転送電極7aをマスクに用いたイオン注入により、受光開口11の底部における半導体基板1の表面層に、センサ部13を形成する。このセンサ部13は、例えばn型拡散層上に高濃度のp+型拡散層を備えた構成であることとする。そして、平面図におけるC−C’断面図(水平方向断面図)に示すように、このようにして形成されたセンサ部13は、n型の垂直転送領域2との間に、読み出し領域となる間隔が保たれると共に高濃度p+型のチャネルストップ拡散層3を介して設けられる。   Next, as shown in FIG. 6, the sensor portion 13 is formed on the surface layer of the semiconductor substrate 1 at the bottom of the light receiving opening 11 by ion implantation using the transfer electrode 7 a covered with the oxide film 12 as a mask. For example, the sensor unit 13 includes a high concentration p + type diffusion layer on an n type diffusion layer. Then, as shown in the cross-sectional view CC ′ (horizontal direction cross-sectional view) in the plan view, the sensor unit 13 formed in this way becomes a reading region between the n-type vertical transfer region 2. The distance is maintained and the high-concentration p + type channel stop diffusion layer 3 is provided.

以上の後、ここでの図示は省略したが、酸化膜12を介して転送電極17aを覆い、かつ受光開口11aを露出させた開口部を有する遮光膜を形成し、さらに必要に応じてオンチップレンズやカラーフィルタを形成することによって固体撮像装置を完成させる。   After the above, although not shown here, a light shielding film having an opening that covers the transfer electrode 17a and exposes the light receiving opening 11a through the oxide film 12 is formed, and further, on-chip as necessary. A solid-state imaging device is completed by forming lenses and color filters.

以上説明した製造方法によれば、図3(2)を用いて説明したように、受光領域を覆う犠牲層パターン6間に埋め込み形成された電極材料層7にストライプ状の分離溝9を形成することで、電極材料層7を垂直転送方向vに分離してなる転送電極7aを得ている。このため、電極材料層7に対して、凸状角部を有するマスクを用いたパターンエッチングを施すことなく、電極材料層7をパターニングしてなる転送電極7aが得られる。したがって、得られた転送電極7aには、凸状角部を有するマスクを用いたパターンエッチングで生じる凸状角部のラウンド形状が発生することはない。   According to the manufacturing method described above, as described with reference to FIG. 3B, the stripe-shaped separation grooves 9 are formed in the electrode material layer 7 embedded between the sacrificial layer patterns 6 covering the light receiving region. As a result, the transfer electrode 7a formed by separating the electrode material layer 7 in the vertical transfer direction v is obtained. For this reason, the transfer electrode 7a formed by patterning the electrode material layer 7 is obtained without subjecting the electrode material layer 7 to pattern etching using a mask having convex corners. Therefore, the obtained transfer electrode 7a does not have the round shape of the convex corners generated by the pattern etching using the mask having the convex corner portions.

この結果、犠牲層パターン6に達する端部まで、隣り合わせた転送電極7a間が所定間隔に維持された単層構造の転送電極7aが得られる。これにより、転送電極7aによる電荷の転送効率を確保することが可能になる。また、転送電極7aとその脇の受光領域と間が、転送電極7aの端部まで所定間隔に維持される。受光領域から転送電極への電荷の読み出し電圧を低く保つことが可能である。   As a result, a transfer electrode 7a having a single-layer structure in which the adjacent transfer electrodes 7a are maintained at a predetermined interval up to the end reaching the sacrificial layer pattern 6 is obtained. Thereby, it is possible to ensure the charge transfer efficiency by the transfer electrode 7a. In addition, the distance between the transfer electrode 7a and the light receiving region on the side is maintained at a predetermined distance to the end of the transfer electrode 7a. It is possible to keep the charge readout voltage from the light receiving region to the transfer electrode low.

さらに、図4(2)を用いて説明したように、犠牲層パターン6を除去することにより、犠牲層パターン6の島状と同一形状の受光開口11が得られる。これにより、受光開口11内に突出部が形成されることはなく、後の工程で転送電極7aを覆う状態で開口部を備えた遮光膜を設けた場合、受光開口11の周縁において遮光膜の張りだし幅を均一にすることが可能である。この結果、転送電極7a下への光漏れによるスミアの発生を防止することができる。   Further, as described with reference to FIG. 4B, by removing the sacrificial layer pattern 6, the light receiving openings 11 having the same shape as the island shape of the sacrificial layer pattern 6 can be obtained. As a result, no projecting portion is formed in the light receiving opening 11, and when a light shielding film having an opening is provided in a state of covering the transfer electrode 7 a in a later step, the light shielding film is formed at the periphery of the light receiving opening 11. It is possible to make the overhang width uniform. As a result, it is possible to prevent smear due to light leakage under the transfer electrode 7a.

尚、以上の実施形態においては、パターエッチングのマスクとしてレジストパターンを用いた場合を説明した。しかしながら、エッチングのマスクには、レジストパターンをマスクに形成した無機マスクを用いても良い。さらに、センサ部13の形成は、転送電極7aをマスクにしたイオン注入によって行うこととしたが、転送電極7aの形成前にセンサ部を形成する構成であっても良い。   In the above embodiment, the case where a resist pattern is used as a mask for pattern etching has been described. However, an inorganic mask formed using a resist pattern as a mask may be used as an etching mask. Furthermore, the sensor unit 13 is formed by ion implantation using the transfer electrode 7a as a mask. However, the sensor unit 13 may be formed before the transfer electrode 7a is formed.

また、以上の実施形態においては、撮像領域に配置される転送電極(垂直転送電極)の形成工程を中心に本発明の製造手順を説明したが、本発明は、水平転送電極の形成に適用することも可能である。   In the above embodiment, the manufacturing procedure of the present invention has been described focusing on the formation process of the transfer electrode (vertical transfer electrode) arranged in the imaging region, but the present invention is applied to the formation of the horizontal transfer electrode. It is also possible.

実施形態の製造方法を示す図(その1)である。It is a figure (the 1) which shows the manufacturing method of embodiment. 実施形態の製造方法を示す図(その2)である。It is a figure (the 2) which shows the manufacturing method of embodiment. 実施形態の製造方法を示す図(その3)である。It is a figure (the 3) which shows the manufacturing method of embodiment. 実施形態の製造方法を示す図(その4)である。It is a figure (the 4) which shows the manufacturing method of embodiment. 実施形態の製造方法を示す図(その5)である。It is a figure (the 5) which shows the manufacturing method of embodiment. 実施形態の製造方法を示す図(その6)である。It is a figure (the 6) which shows the manufacturing method of embodiment. 従来の転送電極形成の一例を示す図である。It is a figure which shows an example of the conventional transfer electrode formation. 従来の転送電極形成の他の例を示す図である。It is a figure which shows the other example of conventional transfer electrode formation.

符号の説明Explanation of symbols

1…半導体基板、1b…受光領域、5…ゲート絶縁膜、6…犠牲層パターン、7…電極材料層、7a…転送電極、9…分離溝、11…受光開口、12…酸化膜、20・固体撮像装置、h…水平転送方向(電荷転送方向)、v…垂直転送方向(電荷転送方向)
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 1b ... Light reception area | region, 5 ... Gate insulating film, 6 ... Sacrificial layer pattern, 7 ... Electrode material layer, 7a ... Transfer electrode, 9 ... Separation groove, 11 ... Light-receiving opening, 12 ... Oxide film, 20 * Solid-state imaging device, h: horizontal transfer direction (charge transfer direction), v: vertical transfer direction (charge transfer direction)

Claims (3)

単層構造の転送電極を備えた固体撮像装置の製造方法であって、
電荷転送方向に沿って基板上に犠牲層パターンを形成する第1工程と、
前記犠牲層パターンを露出させた状態で当該犠牲層パターン間に電極材料層を埋め込み形成する第2工程と、
電荷転送方向に対して垂直な方向に延設されるストライプ状の分離溝を、前記犠牲層パターン間にわたる状態で前記電極材料層に形成し、当該分離溝と当該犠牲層パターンとで当該電極材料層を分離してなる転送電極を形成する第3工程とを行う
ことを特徴とする固体撮像装置の製造方法。
A method of manufacturing a solid-state imaging device including a transfer electrode having a single layer structure,
A first step of forming a sacrificial layer pattern on the substrate along the charge transfer direction;
A second step of embedding and forming an electrode material layer between the sacrificial layer patterns with the sacrificial layer pattern exposed;
Striped separation grooves extending in a direction perpendicular to the charge transfer direction are formed in the electrode material layer in a state extending between the sacrifice layer patterns, and the electrode material is formed by the separation grooves and the sacrifice layer pattern. And a third step of forming a transfer electrode by separating the layers. A method for manufacturing a solid-state imaging device.
請求項1記載の固体撮像装置の製造方法において、
前記第3工程の後、前記犠牲層パターンを除去することにより前記基板の受光領域を露出させた受光開口を形成する第4工程を行う
ことを特徴とする固体撮像装置の製造方法。
In the manufacturing method of the solid-state imaging device according to claim 1,
After the third step, a fourth step of forming a light receiving opening exposing the light receiving region of the substrate by removing the sacrificial layer pattern is performed.
請求項1記載の固体撮像装置の製造方法において、
前記第3工程の後、前記犠牲層パターンを除去する第4工程と、
酸化処理により前記転送電極の表面層に酸化膜を形成し、前記分離溝内を当該酸化膜によって埋め込む第5工程とを行う
ことを特徴とする固体撮像装置の製造方法。
In the manufacturing method of the solid-state imaging device according to claim 1,
A fourth step of removing the sacrificial layer pattern after the third step;
A method of manufacturing a solid-state imaging device, comprising: forming an oxide film on a surface layer of the transfer electrode by an oxidation process, and performing a fifth step of filling the separation groove with the oxide film.
JP2004165478A 2004-06-03 2004-06-03 Method of manufacturing solid-state imaging apparatus Pending JP2005347518A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004165478A JP2005347518A (en) 2004-06-03 2004-06-03 Method of manufacturing solid-state imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004165478A JP2005347518A (en) 2004-06-03 2004-06-03 Method of manufacturing solid-state imaging apparatus

Publications (1)

Publication Number Publication Date
JP2005347518A true JP2005347518A (en) 2005-12-15

Family

ID=35499609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004165478A Pending JP2005347518A (en) 2004-06-03 2004-06-03 Method of manufacturing solid-state imaging apparatus

Country Status (1)

Country Link
JP (1) JP2005347518A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073808A (en) * 2008-09-17 2010-04-02 Oki Semiconductor Co Ltd Illuminance sensor and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073808A (en) * 2008-09-17 2010-04-02 Oki Semiconductor Co Ltd Illuminance sensor and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US6476444B1 (en) Semiconductor device and method for fabricating the same
JP5814626B2 (en) Photoelectric conversion device and method of manufacturing photoelectric conversion device
US8193025B2 (en) Photomask, image sensor, and method of manufacturing the image sensor
EP1912258A2 (en) Solid-State Imaging Device and Method for Fabricating the Same
US7256469B2 (en) Solid-state image pickup device
US7375016B2 (en) Method for fabricating semiconductor device
JP2009200353A (en) Semiconductor device
KR100739656B1 (en) Method for manufacturing a semiconductor device
JP2004273640A (en) Solid-state imaging device and its manufacturing method
JP2001332708A (en) Nonvolatile semiconductor storage device and its manufacturing method
US8679884B2 (en) Methods for manufacturing semiconductor apparatus and CMOS image sensor
JP2013182943A (en) Method of manufacturing solid state imaging device
KR100280516B1 (en) Separation structure manufacturing method and semiconductor device manufacturing method of semiconductor device
KR100872290B1 (en) CMOS Image sensor and fabrication method for the same
JP2005129965A (en) Solid-state imaging device
JP2005347518A (en) Method of manufacturing solid-state imaging apparatus
JP6362373B2 (en) Method for manufacturing photoelectric conversion device
KR100714306B1 (en) Semiconductor device and fabrication method thereof
JP4997703B2 (en) Solid-state image sensor
JP3421588B2 (en) Semiconductor device and manufacturing method thereof
JP2010098113A (en) Ccd solid-state imaging apparatus and manufacturing method thereof
JP2006228762A (en) Charge transfer element and manufacturing method thereof
US20050145889A1 (en) Solid state image pickup device and its manufacture method
JP2006147758A (en) Solid state imaging device and its manufacturing method
JP2000260972A (en) Solid-state image pickup device and its manufacture