JP2004228116A - 半導体装置およびこれに用いる回路基板 - Google Patents
半導体装置およびこれに用いる回路基板 Download PDFInfo
- Publication number
- JP2004228116A JP2004228116A JP2003010698A JP2003010698A JP2004228116A JP 2004228116 A JP2004228116 A JP 2004228116A JP 2003010698 A JP2003010698 A JP 2003010698A JP 2003010698 A JP2003010698 A JP 2003010698A JP 2004228116 A JP2004228116 A JP 2004228116A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- circuit board
- substrate
- hole
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体チップを回路基板に容易に搭載でき、半導体チップと回路基板とが確実に電気的に接続され、熱応力等によって半導体チップが回路基板から剥離するといったことを防止して信頼性の高い半導体装置として提供する。
【解決手段】電極端子形成面に形成されている電極端子１０ｂの配置位置に合わせて厚さ方向に貫通する貫通孔１０ａが形成された半導体チップ１０と、前記貫通孔１０ａの平面配置に一致する配置に、配線パターン３２と電気的に接続して形成されたピンバンプ３０を備える回路基板１２とを組み合わせて形成された半導体装置であって、前記回路基板１２に形成されたピンバンプ３０が前記半導体チップの貫通孔１０ａに挿通され、貫通孔１０ａに挿通されたピンバンプ３０の先端に固定用の接着剤４０が塗布され、前記半導体チップ１０の電極端子１０ｂと回路基板１２の配線パターン３２とが電気的に接続されて回路基板１２に半導体チップ１０が搭載されている。
【選択図】 図１
【解決手段】電極端子形成面に形成されている電極端子１０ｂの配置位置に合わせて厚さ方向に貫通する貫通孔１０ａが形成された半導体チップ１０と、前記貫通孔１０ａの平面配置に一致する配置に、配線パターン３２と電気的に接続して形成されたピンバンプ３０を備える回路基板１２とを組み合わせて形成された半導体装置であって、前記回路基板１２に形成されたピンバンプ３０が前記半導体チップの貫通孔１０ａに挿通され、貫通孔１０ａに挿通されたピンバンプ３０の先端に固定用の接着剤４０が塗布され、前記半導体チップ１０の電極端子１０ｂと回路基板１２の配線パターン３２とが電気的に接続されて回路基板１２に半導体チップ１０が搭載されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置およびこれに用いる回路基板に関し、より詳細にはフリップチップ接合と同様な方法によって半導体チップを回路基板に搭載可能とした半導体装置およびこれに用いる回路基板に関する。
【０００２】
【従来の技術】
フリップチップ接合によって回路基板に半導体チップを搭載する方法は、よりコンパクトに半導体装置を形成する方法として広く採用されている。
フリップチップ接合によって半導体チップを搭載する方法には、図７に示すように、はんだバンプ１４を介して半導体チップ１０を基板１２の接続パッド１６に位置合わせして接合し、半導体チップ１０と基板１２との間にアンダーフィル剤１８を充填して半導体チップ１０と基板１２との接合部を封止する方法（図７（ａ））、半導体チップ１０の電極端子に形成した金スタット２０と接続パッド１６とを金−金接合によって接続し、アンダーフィル剤１８によって接合部を封止する方法（図７（ｂ））、電極端子バンプ２１が形成された半導体チップ１０と基板１２との間に異方導電性シート２２を配置し、半導体チップ１０を加熱および加圧してバンプ２１と接続パッド１６との間のみを電気的に接続した状態で、半導体チップ１０と基板１２との間を封止した状態で半導体チップ１０を基板１２に搭載する方法（図７（ｃ））等がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のフリップチップ接合によって半導体チップを搭載した半導体装置においては、半導体チップと基板との熱膨張係数が相違すること、また、半導体チップと基板との間に充填されているアンダーフィル剤と半導体チップおよび基板との熱膨張係数が相違することから、これらの各部材間に熱応力が作用し、これによって半導体チップと基板との接合部が剥離してしまうという問題がある。
【０００４】
また、フリップチップ接合では半導体チップの電極部（はんだバンプ、金スタット）と基板側に形成されている接続パッドとを位置合わせして接合する必要があり、半導体チップと基板とを正確に位置合わせして搭載するための専用の設備が必要となっている。多ピンの半導体チップを搭載する場合は、各々の電極部と接続パッドとを位置合わせするため高精度の位置合わせが必要である。
【０００５】
また、フリップチップ接合によって半導体チップを基板に搭載する際には、半導体チップを基板との間で加圧しながら加熱して、半導体チップと基板との間で電気的な接続をとるとともに、半導体チップを基板に一体的に接合させる。このため、フリップチップ接合を行う際には、基板をヒートブロックにのせて加熱しながら半導体チップを搭載する。したがって、フリップチップ接合によって半導体チップを搭載する場合は、基板の片面側に半導体チップを搭載する場合がほとんどで、基板の両面の同一位置に半導体チップを搭載するといったことはなされていない。
【０００６】
本発明はこれらのフリップチップ接合によって半導体チップが搭載されている半導体装置の構造に鑑みてなされたものであり、その目的とするところは、フリップチップ接合によると同様に、半導体装置の小型化を好適に図ることができるとともに、製造が容易で製造コストの低減を図ることができ、基板と半導体チップとの電気的導通を確実にとることができて信頼性の高い製品として製造することができる半導体装置およびこれに用いる回路基板を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、次の構成を備える。
すなわち、電極端子形成面に形成されている電極端子の配置位置に合わせて厚さ方向に貫通する貫通孔が形成された半導体チップと、前記貫通孔の平面配置に一致する配置に、配線パターンと電気的に接続して形成されたピンバンプを備える回路基板とを組み合わせて形成された半導体装置であって、前記回路基板に形成されたピンバンプが前記半導体チップの貫通孔に挿通され、貫通孔に挿通されたピンバンプの先端に固定用の接着剤が塗布され、前記半導体チップの電極端子と回路基板の配線パターンとが電気的に接続されて回路基板に半導体チップが搭載されていることを特徴とする。
なお、貫通孔に挿通されるピンバンプは貫通孔に挿通した状態でピンバンプの先端面が半導体チップの表面から若干突出していてもよいし、貫通孔から先端面が突出していない状態となっていてもよい。固定用の接着剤は導電性の接着剤であってもよいし、非導電性の接着剤であってもよい。
【０００８】
また、前記半導体チップの電極端子形成面が基板の半導体チップの搭載面に対し離反する面側となるように半導体チップが配置されていることを特徴とする。
また、前記貫通孔の各々の内壁面に、めっき等によって、電極端子に電気的に接続する導体層が被着形成されていることにより、半導体チップの電極端子と回路基板の配線パターンとがより確実に電気的に接続可能となる。
また、前記回路基板の両面に、半導体チップが搭載されていることを特徴とする。これによって半導体装置のコンパクト化がさらに好適になされる。
また、前記接着剤が、導電性ペーストであることにより、ピンバンプ等を介して半導体チップと回路基板の配線パターンとがより確実に電気的に接続される。
【０００９】
また、前記半導体装置に使用する回路基板であって、半導体チップの搭載面に所定の配線パターンが形成され、前記半導体チップに形成されている貫通孔に挿通されるピンバンプが、前記配線パターンと電気的に接続されて前記配線パターンに積層されて形成されていることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面とともに詳細に説明する。
図１は本発明に係る半導体装置の一実施形態の構成を示す断面図である。本実施形態の半導体装置は、電極端子形成面に形成されている電極端子１０ｂの配置位置に合わせて厚さ方向に貫通する貫通孔１０ａが形成された半導体チップ１０と、貫通孔１０ａの平面配置に合わせて半導体チップ１０の搭載面にピンバンプ３０が形成された基板１２とを組み合わせて形成されたものであり、基板１２のピンバンプ３０と半導体チップ１０の各々の貫通孔１０ａとを位置合わせし、各々の貫通孔１０ａにピンバンプ３０を挿通し、貫通孔１０ａを挿通したピンバンプ３０の先端に各々導電性ペースト４０を塗布し、半導体チップ１０の電極端子１０ｂと基板１２に形成されている配線パターン３２とを電気的に接続して半導体チップ１０を基板１２に固定支持したものである。
【００１１】
図２に半導体チップ１０と基板１２とを組み合わせる方法を示す。半導体チップ１０には各々の電極端子１０ｂの位置に貫通孔１０ａが開口するように形成されており、基板１２にはこれらの貫通孔１０ａの位置に合わせて、貫通孔１０ａに挿通可能な外径寸法のピンバンプ３０が形成されている。ピンバンプ３０は基板１２の表面に形成されている配線パターン３２一体に接続して形成されている。半導体チップ１０は、貫通孔１０ａとピンバンプ３０とを位置合わせし、ピンバンプ３０を貫通孔１０ａに挿入することで半導体チップ１０が基板１２の上面に当接するようにして装着される。
【００１２】
図１は、このようにして、半導体チップ１０の下面を当接させるようにして半導体チップ１０を基板１２の上面（搭載面）に配置した後、半導体チップ１０の上面（電極端子形成面）から突出しているピンバンプ３０の先端に各々導電性ペースト４０を塗布し、導電性ペースト４０を硬化させて半導体チップ１０を基板１２に固定して取り付けた状態である。
このように、半導体チップ１０は基板１２の搭載面に固定して支持されるとともに、ピンバンプ３０、導電性ペースト４０を介して半導体チップ１０の電極端子１０ｂと基板１２に形成された配線パターン３２とが電気的に接続して搭載される。
【００１３】
図２に示すように、本実施形態においては、電極端子１０ｂの位置に合わせて貫通孔１０ａを形成した後、貫通孔１０ａの内面にめっきを施して貫通孔１０ａの内面に導体層１１を形成している。この導体層１１は半導体チップ１０の電極端子１０ｂと基板１２の配線パターン３２とがピンバンプ３０を介して確実に電気的に接続できるようにするために設けているものである。
【００１４】
半導体チップ１０に形成する貫通孔１０ａは、レーザ加工を使用し、スポット径を調節することにより容易に所定の径寸法に形成することができる。貫通孔１０ａは半導体チップ１０の電極端子１０ｂの平面領域内で開口するように形成する。電極端子１０ｂの平面領域内で貫通孔１０ａを開口させることで、貫通孔１０ａの内壁面に形成される導体層１１と電極端子１０ｂとが電気的に接続するから、貫通孔１０ａにピンバンプ３０を挿入し、さらにピンバンプ３０の先端に導電性ペースト４０を塗布することによって、半導体チップ１０の電極端子１０ｂと基板１２に形成された配線パターン３２とがより確実に電気的に接続されるようになる。
【００１５】
なお、貫通孔１０ａが電極端子１０ｂの平面領域内で開口するように形成すれば、ピンバンプ３０の先端部に導電性ペースト４０を塗布することにより、電極端子１０ｂとピンバンプ３０とは導電性ペースト４０を介して電気的に接続することになるが、電極端子１０ｂと配線パターン３２との電気的接続を確実にするためには導体層１１を設ける方がよい。導電性ペースト４０を塗布した際に、導体層１１とピンバンプ３０の外周面との隙間に導電性ペースト４０が入り込むことによってピンバンプ３０と電極端子１０ｂとの電気的接続がさらに確実になる作用もある。
【００１６】
図３は、基板１２に半導体チップ１０を搭載した半導体装置の斜視図を示す。半導体チップ１０の上面からピンバンプ３０の先端部が突出し、ピンバンプ３０の先端部の周囲に導電性ペースト４０が塗布されている状態を示す。半導体チップ１０は各々の電極端子１０ｂが配置されている部位でピンバンプ３０を介して基板１２に支持されるから、基板１２と半導体チップ１０との熱膨張係数が異なることによって相互間で熱応力が作用したような場合でも半導体チップ１０と基板１２との電気的接続が確実に保持されるようになる。
【００１７】
なお、半導体チップ１０の上面からピンバンプ３０を若干突出させるようにし、ピンバンプ３０の突出部分に導電性ペースト４０を塗布するようにすることで、半導体チップ１０が基板１２から抜けたりすることを防止し、半導体チップ１０を確実に基板１２に搭載することが可能となるが、ピンバンプ３０の先端部が半導体チップ１０の上面から突出していない形態とすることも可能である。
【００１８】
たとえば、本実施形態では貫通孔１０ａの内周面に導体層１１を設けている。このような形態の場合には、ピンバンプ３０の先端部が貫通孔１０ａの内部に位置している場合であっても、貫通孔１０ａにピンバンプ３０を挿入して基板１２の上面に半導体チップ１０をセットした後、貫通孔１０ａに導電性ペーストを充填するようにすることで、半導体チップ１０を基板１２に固定し、かつ半導体チップ１０と基板１２に形成されている配線パターン３２とを電気的に接続することができる。ピンバンプ３０の先端が半導体チップ１０の上面から突出しないようにすることで、半導体装置をさらにコンパクト（薄型）に形成することが可能となる。
【００１９】
図４は、上述した半導体装置の製造において使用するピンバンプ３０を備えた基板１２（回路基板）の製造方法を示す。
図４（ａ）は、片面に薄膜銅箔１３が被着された樹脂基板１２ａに対して、感光性レジストを塗布し、配線パターン３２を形成する部位が露出するように感光性レジストを露光および現像してレジストパターン１３ａを形成した状態を示す。図４（ｂ）は、薄膜銅箔１３をめっき給電層とする電解銅めっきを施し、レジストパターン１３ａを除去した状態を示す。樹脂基板１２ａの表面に薄膜銅箔１３と配線パターン３２となる銅めっき３２ａが形成されている。
【００２０】
図４（ｃ）は、ピンバンプ３０をめっきによって形成するため、樹脂基板１２ａの表面に感光性のドライフィルム３４をラミネートし、ピンバンプ３０を形成する部位を露出させた状態である。ピンバンプ３０を形成する部位底面に銅めっき３２ａが露出する柱状の凹穴３４ａに形成されている。ピンバンプ３０をバンプ状に形成するため、ドライフィルム３４は所要の厚さのものを使用する。凹穴３４ａは基板１２に搭載する半導体チップ１０の電極端子１０ｂの平面配置位置に合わせて形成される。
【００２１】
この状態で、薄膜銅箔１３をめっき給電層とする電解銅めっきを施し、凹穴３４ａ内に銅めっき３６を盛り上げるように形成する（図４（ｄ））。銅めっき３６を所要の厚さに形成した後、ドライフィルム３４を溶解して除去し、次いで、樹脂基板１２ａの表面に露出している薄膜銅箔１３を除去する。薄膜銅箔１３は銅めっき３２ａ、３６にくらべてはるかに薄いから、銅のエッチング液を使用するエッチングにより、樹脂基板１２ａ上で露出している部分の薄膜銅箔１３のみを選択的に除去することができる。
こうして樹脂基板１２ａの上面に配線パターン３２が形成され、配線パターン３２と一体にピンバンプ３０が形成された基板１２を得ることができる（図４（ｅ））。
【００２２】
なお、上述した回路基板の製造方法はいわゆるセミアディティブ法によって樹脂基板１２ａ上に配線パターン３２とピンバンプ３０を形成した例であるが、回路基板の製造方法は上述した方法に限るものではない。
半導体装置を搭載した状態でできるだけ薄型化を図ることを目的とする場合は、図５に示すような、２層構造の銅箔を備えた金属材を用いて形成した回路基板を利用することが可能である。図５（ａ）は、薄い銅箔５０と厚い銅箔５２の中間にニッケル層５４が形成された金属材５６を示す。図５（ｂ）は銅箔５０をエッチングして所定の配線パターン３２を形成するため、銅箔５０の表面にレジストパターン５８を形成した状態を示す。レジストパターン５８は配線パターン３２となる部位を被覆するように設けている。
【００２３】
図５（ｃ）は、レジストパターン５８をマスクとして銅箔５０をエッチングして配線パターン３２を形成した状態である。ニッケル層５４は銅箔５０のエッチング液によっては侵されないから、片面の銅箔５０のみをエッチングすることができる。図５（ｃ）は、銅箔５０をパターニングした後、ニッケル層５４の露出部分を選択的にエッチングして除去した状態を示す。
図５（ｄ）は、配線パターン３２を形成した面側を絶縁層６０によって被覆した状態である。
図５（ｅ）は、厚い銅箔５２をエッチングしてピンバンプ３０を形成するため、銅箔５２の表面にピンバンプ３０を形成する部位を被覆するようにレジストパターン６２を形成した状態を示す。図５（ｆ）は、レジストパターン６２をマスクとして銅箔５２をエッチングすることによりピンバンプ３０を形成した状態であり、図５（ｇ）は、レジストパターン６２を除去して、配線パターン３２の上にピンバンプ３０が形成された回路基板を得た状態を示す。
【００２４】
このように、薄い銅箔５０と厚い銅箔５２を備えた金属材５６を利用することによってピンバンプ３０を備えた回路基板を形成することができる。図５（ｇ）に示す回路基板はきわめて薄く形成することができることが特徴であり、上述したようにピンバンプ３０を用いて半導体チップ１０を搭載する方法を利用することによって全体厚がきわめて薄い導体装置を得ることができる。
【００２５】
図１に示した半導体装置は基板１２の一方の面に半導体チップ１０を搭載した例であるが、基板１２の両面に半導体チップ１０を搭載することも可能である。図６は基板１２の両面に半導体チップ１０を搭載した例を示す。
本実施形態の半導体装置を組み立てる際には、半導体チップ１０の貫通孔１０ａと基板１２のピンバンプ３０とを位置合わせして、ピンバンプ３０を貫通孔１０ａに挿通するだけでセットでき、半導体チップ１０を基板１２に加圧したり加熱したりする必要がない。したがって、基板１２の両面に半導体チップ１０を搭載することが容易に可能となり、図６に示すように、基板１２の両面でまったく同一位置に半導体チップ１０を搭載することも可能である。
【００２６】
基板１２に位置合わせして半導体チップ１０をセットした後、導電性ペースト４０を塗布し、加熱して基板１２に半導体チップ１０を固定支持することができる。
このように、本発明に係る半導体装置は基板１２の両面に搭載することも容易に可能であり、基板１２に半導体チップ１０を位置合わせしてセットすることも容易にでき、フリップチップ接合の場合にような複雑な専用装置を用意する必要がないという利点がある。
【００２７】
なお、上記実施形態においては、いずれも基板１２の搭載面に対して半導体チップ１０の電極端子形成面が離反する面側となるように半導体チップ１０を搭載した。すなわち、ピンバンプ３０の先端側で半導体チップ１０の電極端子１０ｂとピンバンプ３０とが電気的に接続するように配置されている。
しかしながら、基板１２と半導体チップ１０の配置は上記配置に限るものではなく、半導体チップ１０の電極端子形成面が基板１２の配線パターン３２が形成された面（搭載面）に対向するように半導体チップ１０を搭載することも可能である。この場合には、半導体チップ１０を基板１２に搭載した際に、半導体チップ１０の電極端子１０ｂが基板１２の配線パターン３２に当接して半導体チップ１０と基板１２とが電気的に接続される。
【００２８】
基板１２に形成された配線パターン３２に半導体チップ１０の電極端子１０ｂが当接した状態で、ピンバンプ３０が半導体チップ１０の上面（この場合はチップの裏面）から突出するから、ピンバンプ３０の先端部と半導体チップ１０の裏面に接着剤を塗布することにより、電極端子１０ｂと配線パターン３２とが当接した状態で半導体チップ１０を基板１２に固定支持することができる。
貫通孔１０ａの内壁面に導体層１１を設けている場合には、導電性接着剤を用いてピンバンプ３０の先端側から導電性接着剤を貫通孔１０ａに進入させるようにし、導体層１１とピンバンプ３０とを導電性接着剤を介して電気的に接続するようにするとよい。
このように、基板１２の搭載面に半導体チップ１０の電極端子形成面を対向させるようにして半導体チップ１０を搭載することも可能である。
【００２９】
【発明の効果】
本発明に係る半導体装置は、ピンバンプを形成した回路基板と電極端子の配置位置に貫通孔を形成した半導体チップとを位置合わせし、貫通孔にピンバンプを挿通するとともに、接着剤によりピンバンプと半導体チップとを固定してなるから、製造が容易であるとともに、半導体チップと回路基板との電気的接続が確実になされ、半導体チップと回路基板との間で熱応力が生じた場合でも半導体チップが回路基板から剥離するといったことを好適に防止して信頼性の高い半導体装置として提供することが可能となる。また、本発明に係る回路基板は一般的な回路基板の製造方法を利用して容易に製造することが可能で、フリップチップ接合と同様な搭載方法によって半導体チップを搭載することができ、小型、薄型の半導体装置の製造に好適に使用できる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】半導体装置を組み立てる方法を示す説明図である。
【図３】半導体装置の斜視図である。
【図４】半導体チップを搭載する回路基板の製造方法を示す説明図である。
【図５】半導体チップを搭載する回路基板の他の製造方法を示す説明図である。
【図６】基板の両面に半導体チップを搭載した半導体装置の断面図である。
【図７】フリップチップ接合による半導体チップの搭載方法を示す説明図である。
【符号の説明】
１０ 半導体チップ
１０ａ 貫通孔
１０ｂ 電極端子
１１ 導体層
１２ 基板
１２ａ 樹脂基板
１３ 薄膜銅箔
１３ａ レジストパターン
３０ ピンバンプ
３２ 配線パターン
３２ａ、３６ 銅めっき
３４ ドライフィルム
３４ａ 凹穴
４０ 導電性ペースト
５０、５２ 銅箔
５４ ニッケル層
５８、６２ レジストパターン
６０ 絶縁層
【発明の属する技術分野】
本発明は半導体装置およびこれに用いる回路基板に関し、より詳細にはフリップチップ接合と同様な方法によって半導体チップを回路基板に搭載可能とした半導体装置およびこれに用いる回路基板に関する。
【０００２】
【従来の技術】
フリップチップ接合によって回路基板に半導体チップを搭載する方法は、よりコンパクトに半導体装置を形成する方法として広く採用されている。
フリップチップ接合によって半導体チップを搭載する方法には、図７に示すように、はんだバンプ１４を介して半導体チップ１０を基板１２の接続パッド１６に位置合わせして接合し、半導体チップ１０と基板１２との間にアンダーフィル剤１８を充填して半導体チップ１０と基板１２との接合部を封止する方法（図７（ａ））、半導体チップ１０の電極端子に形成した金スタット２０と接続パッド１６とを金−金接合によって接続し、アンダーフィル剤１８によって接合部を封止する方法（図７（ｂ））、電極端子バンプ２１が形成された半導体チップ１０と基板１２との間に異方導電性シート２２を配置し、半導体チップ１０を加熱および加圧してバンプ２１と接続パッド１６との間のみを電気的に接続した状態で、半導体チップ１０と基板１２との間を封止した状態で半導体チップ１０を基板１２に搭載する方法（図７（ｃ））等がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来のフリップチップ接合によって半導体チップを搭載した半導体装置においては、半導体チップと基板との熱膨張係数が相違すること、また、半導体チップと基板との間に充填されているアンダーフィル剤と半導体チップおよび基板との熱膨張係数が相違することから、これらの各部材間に熱応力が作用し、これによって半導体チップと基板との接合部が剥離してしまうという問題がある。
【０００４】
また、フリップチップ接合では半導体チップの電極部（はんだバンプ、金スタット）と基板側に形成されている接続パッドとを位置合わせして接合する必要があり、半導体チップと基板とを正確に位置合わせして搭載するための専用の設備が必要となっている。多ピンの半導体チップを搭載する場合は、各々の電極部と接続パッドとを位置合わせするため高精度の位置合わせが必要である。
【０００５】
また、フリップチップ接合によって半導体チップを基板に搭載する際には、半導体チップを基板との間で加圧しながら加熱して、半導体チップと基板との間で電気的な接続をとるとともに、半導体チップを基板に一体的に接合させる。このため、フリップチップ接合を行う際には、基板をヒートブロックにのせて加熱しながら半導体チップを搭載する。したがって、フリップチップ接合によって半導体チップを搭載する場合は、基板の片面側に半導体チップを搭載する場合がほとんどで、基板の両面の同一位置に半導体チップを搭載するといったことはなされていない。
【０００６】
本発明はこれらのフリップチップ接合によって半導体チップが搭載されている半導体装置の構造に鑑みてなされたものであり、その目的とするところは、フリップチップ接合によると同様に、半導体装置の小型化を好適に図ることができるとともに、製造が容易で製造コストの低減を図ることができ、基板と半導体チップとの電気的導通を確実にとることができて信頼性の高い製品として製造することができる半導体装置およびこれに用いる回路基板を提供するにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、次の構成を備える。
すなわち、電極端子形成面に形成されている電極端子の配置位置に合わせて厚さ方向に貫通する貫通孔が形成された半導体チップと、前記貫通孔の平面配置に一致する配置に、配線パターンと電気的に接続して形成されたピンバンプを備える回路基板とを組み合わせて形成された半導体装置であって、前記回路基板に形成されたピンバンプが前記半導体チップの貫通孔に挿通され、貫通孔に挿通されたピンバンプの先端に固定用の接着剤が塗布され、前記半導体チップの電極端子と回路基板の配線パターンとが電気的に接続されて回路基板に半導体チップが搭載されていることを特徴とする。
なお、貫通孔に挿通されるピンバンプは貫通孔に挿通した状態でピンバンプの先端面が半導体チップの表面から若干突出していてもよいし、貫通孔から先端面が突出していない状態となっていてもよい。固定用の接着剤は導電性の接着剤であってもよいし、非導電性の接着剤であってもよい。
【０００８】
また、前記半導体チップの電極端子形成面が基板の半導体チップの搭載面に対し離反する面側となるように半導体チップが配置されていることを特徴とする。
また、前記貫通孔の各々の内壁面に、めっき等によって、電極端子に電気的に接続する導体層が被着形成されていることにより、半導体チップの電極端子と回路基板の配線パターンとがより確実に電気的に接続可能となる。
また、前記回路基板の両面に、半導体チップが搭載されていることを特徴とする。これによって半導体装置のコンパクト化がさらに好適になされる。
また、前記接着剤が、導電性ペーストであることにより、ピンバンプ等を介して半導体チップと回路基板の配線パターンとがより確実に電気的に接続される。
【０００９】
また、前記半導体装置に使用する回路基板であって、半導体チップの搭載面に所定の配線パターンが形成され、前記半導体チップに形成されている貫通孔に挿通されるピンバンプが、前記配線パターンと電気的に接続されて前記配線パターンに積層されて形成されていることを特徴とする。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施形態について、図面とともに詳細に説明する。
図１は本発明に係る半導体装置の一実施形態の構成を示す断面図である。本実施形態の半導体装置は、電極端子形成面に形成されている電極端子１０ｂの配置位置に合わせて厚さ方向に貫通する貫通孔１０ａが形成された半導体チップ１０と、貫通孔１０ａの平面配置に合わせて半導体チップ１０の搭載面にピンバンプ３０が形成された基板１２とを組み合わせて形成されたものであり、基板１２のピンバンプ３０と半導体チップ１０の各々の貫通孔１０ａとを位置合わせし、各々の貫通孔１０ａにピンバンプ３０を挿通し、貫通孔１０ａを挿通したピンバンプ３０の先端に各々導電性ペースト４０を塗布し、半導体チップ１０の電極端子１０ｂと基板１２に形成されている配線パターン３２とを電気的に接続して半導体チップ１０を基板１２に固定支持したものである。
【００１１】
図２に半導体チップ１０と基板１２とを組み合わせる方法を示す。半導体チップ１０には各々の電極端子１０ｂの位置に貫通孔１０ａが開口するように形成されており、基板１２にはこれらの貫通孔１０ａの位置に合わせて、貫通孔１０ａに挿通可能な外径寸法のピンバンプ３０が形成されている。ピンバンプ３０は基板１２の表面に形成されている配線パターン３２一体に接続して形成されている。半導体チップ１０は、貫通孔１０ａとピンバンプ３０とを位置合わせし、ピンバンプ３０を貫通孔１０ａに挿入することで半導体チップ１０が基板１２の上面に当接するようにして装着される。
【００１２】
図１は、このようにして、半導体チップ１０の下面を当接させるようにして半導体チップ１０を基板１２の上面（搭載面）に配置した後、半導体チップ１０の上面（電極端子形成面）から突出しているピンバンプ３０の先端に各々導電性ペースト４０を塗布し、導電性ペースト４０を硬化させて半導体チップ１０を基板１２に固定して取り付けた状態である。
このように、半導体チップ１０は基板１２の搭載面に固定して支持されるとともに、ピンバンプ３０、導電性ペースト４０を介して半導体チップ１０の電極端子１０ｂと基板１２に形成された配線パターン３２とが電気的に接続して搭載される。
【００１３】
図２に示すように、本実施形態においては、電極端子１０ｂの位置に合わせて貫通孔１０ａを形成した後、貫通孔１０ａの内面にめっきを施して貫通孔１０ａの内面に導体層１１を形成している。この導体層１１は半導体チップ１０の電極端子１０ｂと基板１２の配線パターン３２とがピンバンプ３０を介して確実に電気的に接続できるようにするために設けているものである。
【００１４】
半導体チップ１０に形成する貫通孔１０ａは、レーザ加工を使用し、スポット径を調節することにより容易に所定の径寸法に形成することができる。貫通孔１０ａは半導体チップ１０の電極端子１０ｂの平面領域内で開口するように形成する。電極端子１０ｂの平面領域内で貫通孔１０ａを開口させることで、貫通孔１０ａの内壁面に形成される導体層１１と電極端子１０ｂとが電気的に接続するから、貫通孔１０ａにピンバンプ３０を挿入し、さらにピンバンプ３０の先端に導電性ペースト４０を塗布することによって、半導体チップ１０の電極端子１０ｂと基板１２に形成された配線パターン３２とがより確実に電気的に接続されるようになる。
【００１５】
なお、貫通孔１０ａが電極端子１０ｂの平面領域内で開口するように形成すれば、ピンバンプ３０の先端部に導電性ペースト４０を塗布することにより、電極端子１０ｂとピンバンプ３０とは導電性ペースト４０を介して電気的に接続することになるが、電極端子１０ｂと配線パターン３２との電気的接続を確実にするためには導体層１１を設ける方がよい。導電性ペースト４０を塗布した際に、導体層１１とピンバンプ３０の外周面との隙間に導電性ペースト４０が入り込むことによってピンバンプ３０と電極端子１０ｂとの電気的接続がさらに確実になる作用もある。
【００１６】
図３は、基板１２に半導体チップ１０を搭載した半導体装置の斜視図を示す。半導体チップ１０の上面からピンバンプ３０の先端部が突出し、ピンバンプ３０の先端部の周囲に導電性ペースト４０が塗布されている状態を示す。半導体チップ１０は各々の電極端子１０ｂが配置されている部位でピンバンプ３０を介して基板１２に支持されるから、基板１２と半導体チップ１０との熱膨張係数が異なることによって相互間で熱応力が作用したような場合でも半導体チップ１０と基板１２との電気的接続が確実に保持されるようになる。
【００１７】
なお、半導体チップ１０の上面からピンバンプ３０を若干突出させるようにし、ピンバンプ３０の突出部分に導電性ペースト４０を塗布するようにすることで、半導体チップ１０が基板１２から抜けたりすることを防止し、半導体チップ１０を確実に基板１２に搭載することが可能となるが、ピンバンプ３０の先端部が半導体チップ１０の上面から突出していない形態とすることも可能である。
【００１８】
たとえば、本実施形態では貫通孔１０ａの内周面に導体層１１を設けている。このような形態の場合には、ピンバンプ３０の先端部が貫通孔１０ａの内部に位置している場合であっても、貫通孔１０ａにピンバンプ３０を挿入して基板１２の上面に半導体チップ１０をセットした後、貫通孔１０ａに導電性ペーストを充填するようにすることで、半導体チップ１０を基板１２に固定し、かつ半導体チップ１０と基板１２に形成されている配線パターン３２とを電気的に接続することができる。ピンバンプ３０の先端が半導体チップ１０の上面から突出しないようにすることで、半導体装置をさらにコンパクト（薄型）に形成することが可能となる。
【００１９】
図４は、上述した半導体装置の製造において使用するピンバンプ３０を備えた基板１２（回路基板）の製造方法を示す。
図４（ａ）は、片面に薄膜銅箔１３が被着された樹脂基板１２ａに対して、感光性レジストを塗布し、配線パターン３２を形成する部位が露出するように感光性レジストを露光および現像してレジストパターン１３ａを形成した状態を示す。図４（ｂ）は、薄膜銅箔１３をめっき給電層とする電解銅めっきを施し、レジストパターン１３ａを除去した状態を示す。樹脂基板１２ａの表面に薄膜銅箔１３と配線パターン３２となる銅めっき３２ａが形成されている。
【００２０】
図４（ｃ）は、ピンバンプ３０をめっきによって形成するため、樹脂基板１２ａの表面に感光性のドライフィルム３４をラミネートし、ピンバンプ３０を形成する部位を露出させた状態である。ピンバンプ３０を形成する部位底面に銅めっき３２ａが露出する柱状の凹穴３４ａに形成されている。ピンバンプ３０をバンプ状に形成するため、ドライフィルム３４は所要の厚さのものを使用する。凹穴３４ａは基板１２に搭載する半導体チップ１０の電極端子１０ｂの平面配置位置に合わせて形成される。
【００２１】
この状態で、薄膜銅箔１３をめっき給電層とする電解銅めっきを施し、凹穴３４ａ内に銅めっき３６を盛り上げるように形成する（図４（ｄ））。銅めっき３６を所要の厚さに形成した後、ドライフィルム３４を溶解して除去し、次いで、樹脂基板１２ａの表面に露出している薄膜銅箔１３を除去する。薄膜銅箔１３は銅めっき３２ａ、３６にくらべてはるかに薄いから、銅のエッチング液を使用するエッチングにより、樹脂基板１２ａ上で露出している部分の薄膜銅箔１３のみを選択的に除去することができる。
こうして樹脂基板１２ａの上面に配線パターン３２が形成され、配線パターン３２と一体にピンバンプ３０が形成された基板１２を得ることができる（図４（ｅ））。
【００２２】
なお、上述した回路基板の製造方法はいわゆるセミアディティブ法によって樹脂基板１２ａ上に配線パターン３２とピンバンプ３０を形成した例であるが、回路基板の製造方法は上述した方法に限るものではない。
半導体装置を搭載した状態でできるだけ薄型化を図ることを目的とする場合は、図５に示すような、２層構造の銅箔を備えた金属材を用いて形成した回路基板を利用することが可能である。図５（ａ）は、薄い銅箔５０と厚い銅箔５２の中間にニッケル層５４が形成された金属材５６を示す。図５（ｂ）は銅箔５０をエッチングして所定の配線パターン３２を形成するため、銅箔５０の表面にレジストパターン５８を形成した状態を示す。レジストパターン５８は配線パターン３２となる部位を被覆するように設けている。
【００２３】
図５（ｃ）は、レジストパターン５８をマスクとして銅箔５０をエッチングして配線パターン３２を形成した状態である。ニッケル層５４は銅箔５０のエッチング液によっては侵されないから、片面の銅箔５０のみをエッチングすることができる。図５（ｃ）は、銅箔５０をパターニングした後、ニッケル層５４の露出部分を選択的にエッチングして除去した状態を示す。
図５（ｄ）は、配線パターン３２を形成した面側を絶縁層６０によって被覆した状態である。
図５（ｅ）は、厚い銅箔５２をエッチングしてピンバンプ３０を形成するため、銅箔５２の表面にピンバンプ３０を形成する部位を被覆するようにレジストパターン６２を形成した状態を示す。図５（ｆ）は、レジストパターン６２をマスクとして銅箔５２をエッチングすることによりピンバンプ３０を形成した状態であり、図５（ｇ）は、レジストパターン６２を除去して、配線パターン３２の上にピンバンプ３０が形成された回路基板を得た状態を示す。
【００２４】
このように、薄い銅箔５０と厚い銅箔５２を備えた金属材５６を利用することによってピンバンプ３０を備えた回路基板を形成することができる。図５（ｇ）に示す回路基板はきわめて薄く形成することができることが特徴であり、上述したようにピンバンプ３０を用いて半導体チップ１０を搭載する方法を利用することによって全体厚がきわめて薄い導体装置を得ることができる。
【００２５】
図１に示した半導体装置は基板１２の一方の面に半導体チップ１０を搭載した例であるが、基板１２の両面に半導体チップ１０を搭載することも可能である。図６は基板１２の両面に半導体チップ１０を搭載した例を示す。
本実施形態の半導体装置を組み立てる際には、半導体チップ１０の貫通孔１０ａと基板１２のピンバンプ３０とを位置合わせして、ピンバンプ３０を貫通孔１０ａに挿通するだけでセットでき、半導体チップ１０を基板１２に加圧したり加熱したりする必要がない。したがって、基板１２の両面に半導体チップ１０を搭載することが容易に可能となり、図６に示すように、基板１２の両面でまったく同一位置に半導体チップ１０を搭載することも可能である。
【００２６】
基板１２に位置合わせして半導体チップ１０をセットした後、導電性ペースト４０を塗布し、加熱して基板１２に半導体チップ１０を固定支持することができる。
このように、本発明に係る半導体装置は基板１２の両面に搭載することも容易に可能であり、基板１２に半導体チップ１０を位置合わせしてセットすることも容易にでき、フリップチップ接合の場合にような複雑な専用装置を用意する必要がないという利点がある。
【００２７】
なお、上記実施形態においては、いずれも基板１２の搭載面に対して半導体チップ１０の電極端子形成面が離反する面側となるように半導体チップ１０を搭載した。すなわち、ピンバンプ３０の先端側で半導体チップ１０の電極端子１０ｂとピンバンプ３０とが電気的に接続するように配置されている。
しかしながら、基板１２と半導体チップ１０の配置は上記配置に限るものではなく、半導体チップ１０の電極端子形成面が基板１２の配線パターン３２が形成された面（搭載面）に対向するように半導体チップ１０を搭載することも可能である。この場合には、半導体チップ１０を基板１２に搭載した際に、半導体チップ１０の電極端子１０ｂが基板１２の配線パターン３２に当接して半導体チップ１０と基板１２とが電気的に接続される。
【００２８】
基板１２に形成された配線パターン３２に半導体チップ１０の電極端子１０ｂが当接した状態で、ピンバンプ３０が半導体チップ１０の上面（この場合はチップの裏面）から突出するから、ピンバンプ３０の先端部と半導体チップ１０の裏面に接着剤を塗布することにより、電極端子１０ｂと配線パターン３２とが当接した状態で半導体チップ１０を基板１２に固定支持することができる。
貫通孔１０ａの内壁面に導体層１１を設けている場合には、導電性接着剤を用いてピンバンプ３０の先端側から導電性接着剤を貫通孔１０ａに進入させるようにし、導体層１１とピンバンプ３０とを導電性接着剤を介して電気的に接続するようにするとよい。
このように、基板１２の搭載面に半導体チップ１０の電極端子形成面を対向させるようにして半導体チップ１０を搭載することも可能である。
【００２９】
【発明の効果】
本発明に係る半導体装置は、ピンバンプを形成した回路基板と電極端子の配置位置に貫通孔を形成した半導体チップとを位置合わせし、貫通孔にピンバンプを挿通するとともに、接着剤によりピンバンプと半導体チップとを固定してなるから、製造が容易であるとともに、半導体チップと回路基板との電気的接続が確実になされ、半導体チップと回路基板との間で熱応力が生じた場合でも半導体チップが回路基板から剥離するといったことを好適に防止して信頼性の高い半導体装置として提供することが可能となる。また、本発明に係る回路基板は一般的な回路基板の製造方法を利用して容易に製造することが可能で、フリップチップ接合と同様な搭載方法によって半導体チップを搭載することができ、小型、薄型の半導体装置の製造に好適に使用できる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】半導体装置を組み立てる方法を示す説明図である。
【図３】半導体装置の斜視図である。
【図４】半導体チップを搭載する回路基板の製造方法を示す説明図である。
【図５】半導体チップを搭載する回路基板の他の製造方法を示す説明図である。
【図６】基板の両面に半導体チップを搭載した半導体装置の断面図である。
【図７】フリップチップ接合による半導体チップの搭載方法を示す説明図である。
【符号の説明】
１０ 半導体チップ
１０ａ 貫通孔
１０ｂ 電極端子
１１ 導体層
１２ 基板
１２ａ 樹脂基板
１３ 薄膜銅箔
１３ａ レジストパターン
３０ ピンバンプ
３２ 配線パターン
３２ａ、３６ 銅めっき
３４ ドライフィルム
３４ａ 凹穴
４０ 導電性ペースト
５０、５２ 銅箔
５４ ニッケル層
５８、６２ レジストパターン
６０ 絶縁層
Claims (6)
- 電極端子形成面に形成されている電極端子の配置位置に合わせて厚さ方向に貫通する貫通孔が形成された半導体チップと、
前記貫通孔の平面配置に一致する配置に、配線パターンと電気的に接続して形成されたピンバンプを備える回路基板とを組み合わせて形成された半導体装置であって、
前記回路基板に形成されたピンバンプが前記半導体チップの貫通孔に挿通され、貫通孔に挿通されたピンバンプの先端に固定用の接着剤が塗布され、前記半導体チップの電極端子と回路基板の配線パターンとが電気的に接続されて回路基板に半導体チップが搭載されていることを特徴とする半導体装置。 - 前記半導体チップの電極端子形成面が基板の半導体チップの搭載面に対し離反する面側となるように半導体チップが配置されていることを特徴とする請求項１記載の半導体装置。
- 前記貫通孔の各々の内壁面に、めっき等によって、電極端子に電気的に接続する導体層が被着形成されていることを特徴とする請求項１または２記載の半導体装置。
- 前記回路基板の両面に、半導体チップが搭載されていることを特徴とする請求項１、２または３記載の半導体装置。
- 前記接着剤が、導電性ペーストであることを特徴とする請求項１記載の半導体装置。
- 請求項１、２、３、４または５記載の半導体装置に使用する回路基板であって、
半導体チップの搭載面に所定の配線パターンが形成され、前記半導体チップに形成されている貫通孔に挿通されるピンバンプが、前記配線パターンと電気的に接続されて前記配線パターンに積層されて形成されていることを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010698A JP4064829B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置およびこれに用いる回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003010698A JP4064829B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置およびこれに用いる回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004228116A true JP2004228116A (ja) | 2004-08-12 |
| JP4064829B2 JP4064829B2 (ja) | 2008-03-19 |
Family
ID=32899816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003010698A Expired - Fee Related JP4064829B2 (ja) | 2003-01-20 | 2003-01-20 | 半導体装置およびこれに用いる回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4064829B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076735A (ja) * | 2007-09-21 | 2009-04-09 | Casio Comput Co Ltd | 半導体装置の実装構造および実装方法 |
-
2003
- 2003-01-20 JP JP2003010698A patent/JP4064829B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076735A (ja) * | 2007-09-21 | 2009-04-09 | Casio Comput Co Ltd | 半導体装置の実装構造および実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4064829B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2501019B2 (ja) | フレキシブル回路ボ―ド | |
| JPH07240496A (ja) | 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法 | |
| JPH0661606A (ja) | 回路パッケージ構造 | |
| JP2003101243A (ja) | 多層配線基板および半導体装置 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| JP2001177045A (ja) | 半導体装置及びその製造方法 | |
| KR20080035974A (ko) | 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법 | |
| JP2004319848A (ja) | 半導体装置およびその製造方法 | |
| TW200908819A (en) | Wiring substrate with reinforcing member | |
| JP2000138313A (ja) | 半導体装置及びその製造方法 | |
| KR20000035683A (ko) | 범프를 갖는 금속 호일, 금속 호일을 갖는 회로 기판 및회로 기판을 갖는 반도체 장치 | |
| JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
| JP4070470B2 (ja) | 半導体装置用多層回路基板及びその製造方法並びに半導体装置 | |
| JP2000022039A (ja) | 半導体装置及びその製造方法 | |
| WO2015083345A1 (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP2009231657A (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP3743716B2 (ja) | フレキシブル配線基板及び半導体素子の実装方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP2015109346A (ja) | 部品内蔵配線基板及びその製造方法 | |
| JP4064829B2 (ja) | 半導体装置およびこれに用いる回路基板 | |
| JP2002231765A (ja) | 半導体装置 | |
| JP2000307055A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Effective date: 20071105 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20071204 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071227 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |