JP2004228108A - Laminated foil - Google Patents

Laminated foil Download PDF

Info

Publication number
JP2004228108A
JP2004228108A JP2003010492A JP2003010492A JP2004228108A JP 2004228108 A JP2004228108 A JP 2004228108A JP 2003010492 A JP2003010492 A JP 2003010492A JP 2003010492 A JP2003010492 A JP 2003010492A JP 2004228108 A JP2004228108 A JP 2004228108A
Authority
JP
Japan
Prior art keywords
layer
circuit
carrier layer
carrier
laminated foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003010492A
Other languages
Japanese (ja)
Inventor
Yoji Mine
洋二 峯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2003010492A priority Critical patent/JP2004228108A/en
Publication of JP2004228108A publication Critical patent/JP2004228108A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated foil which enables a carrier layer to be easily removed and allows simplifying a process so as to improve productivity in a transfer method. <P>SOLUTION: The laminated foil is composed of a circuit forming layer for forming a circuit by etching, and the carrier layer which supports the circuit forming layer and is capable of isolating it by separation. At least, the surface of the carrier layer confronting the circuit forming layer is resistant to etching carried out for forming the circuit, and an isolating interface is formed not at an interface (including an interface between the circuit forming layer and the carrier layer) between the circuit forming layer and the carrier layer, but inside the circuit forming layer. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、エッチング技術に用いられる積層箔に関するものである。
【0002】
【従来の技術】
携帯電話、ノート型パソコン等といった携帯情報機器の急速な普及に伴い、機器の軽量・小型化ならびに高性能化は急激な進展を遂げており、これを構成する電子部品に対しても高密度化が要求されている。これに対応して、プリント配線板および半導体パッケージ配線板では、配線のファインパターン化、ファインピッチ化が推進されている。現在までのところ、高密度配線板の配線は主にサブトラクティブ法で形成されている。
サブトラクティブ法はエッチング技術を用いる工法で、形成される配線のピッチの限界は、用いられるCu層の厚さとエッチング液の種類等のエッチング条件で決定される。特にCu層の厚さは形成される配線ピッチとの間に直線的な関係を有しており、薄い程配線のファインパターン化、ファインピッチ化には有利である。
【0003】
通常サブトラクティブ法では、多層配線の層間接続にレーザビアが用いられるため、エッチングでパターンを形成するCu層の厚さは、積層されるCu箔とその上にビア接続のために施されるCuめっき厚さの合計となる。また、Cuめっきの厚さは接続信頼性を確保するため、15μm程度は必要とされている。そのため、下地のCu箔の厚さを減少させる必要があり、一部ではキャリア層で極薄Cu箔を支持した積層箔が用いられている。(例えば、特許文献1参照。)
この積層箔を用いた工法はセミアディティブ法に分類され、キャリア層で支持して極薄Cu箔を絶縁体に貼り付け、キャリア層を引きはがして分離し、所望の回路を極薄Cu箔の上にめっきにより形成した後、フラッシュエッチングにより極薄Cu箔の露出している部分を除去して配線を得る工法である。
【0004】
その他、積層箔を用いた工法には転写法と呼ばれる工法があり、前記セミアディティブ法とは異なる積層箔の使い方をする。転写法は、回路を形成するCu箔をCu箔とエッチング特性の異なるキャリア層で支持した積層箔を用いて、エッチング法により予め微細配線を形成し、それを絶縁基板に転写した後、選択エッチングによりキャリア層を除去し、回路を形成する工法である。
この方法では予め極薄Cu箔をエッチングし、回路を形成することができるため、ファインパターン化、ファインピッチ化に有利である他、得られる回路が絶縁体に埋め込まれているため、平滑な基板が得られるという利点を有する。
【0005】
【特許文献1】
特開2000−309898号公報
【0006】
【発明が解決しようとする課題】
しかしながら、上記転写法の技術ではキャリア層は回路形成層を支持できる程度の厚さを必要とするため、キャリア層をエッチングするのに時間がかかる上、その廃液の処理が問題であった。そこで、転写法においてキャリア上で回路を形成し、絶縁体に転写した後、引きはがしによりキャリア層を除去できれば、工程を簡略化でき、生産性を向上でき、環境への負荷も低減できるが、前記特許文献1に挙げたような積層箔を本工程にそのまま適用しようとすると次のような重大な問題が生じる。
【0007】
(1) キャリア層上でエッチングにより回路を形成する際、キャリア層の一部がエッチングされたり、貫通して穴があいたりするため、キャリア層で回路の支持ができなくなったり、転写の際に絶縁体がキャリア層のエッチング部分に回り込んで、引きはがしが不能になったり、基板の形状が歪になったりする。
(2) キャリア層を引きはがした後の回路および絶縁体の表面には、剥離層の一部が残留し、残留物の除去工程が必要となり、生産性を阻害する。
本発明の目的は、転写法において生産性を向上させるため、キャリア層の除去を容易にし、且つ工程を簡略化することができる積層箔を提供することにある。
【0008】
【課題を解決するための手段】
本発明者は、選択エッチングを利用した技術において、引きはがし可能な積層箔の材料構成および分離界面の位置について鋭意検討した結果、本発明に到達した。
即ち本発明は、回路形成層と、キャリア層とが積層された積層箔において、前記回路形成層と接合するキャリア層の面は、回路形成層をエッチングするエッチング液に対して耐食性を有し、且つキャリア層と回路形成層との接合界面より回路形成層側に弱接合領域を有する積層箔である。
【0009】
好ましくは、前記キャリア層は、金属支持体層と、少なくとも回路形成層側に配置された該回路形成層のエッチングに対して耐食性を有するバリア層でなる積層箔である。
そして、さらに好ましくは、回路形成層がCuまたはCuを主成分とする合金でなる積層箔である。
【0010】
【発明の実施の形態】
以下に本発明について詳しく説明する。
本発明の重要な特徴は、例えば回路とキャリア層を引きはがしにより分離したときに、転写した回路および絶縁体の表面にキャリア層の一部が残留しないために、図1に示す如く、積層箔(4)の分離界面(2)となる弱接合領域を回路形成層(1)とキャリア層(3)の接合界面より回路形成層側に形成したことにある。
なお、本発明でいう回路形成層とは、キャリア層上に配された、エッチングにより回路を形成される層を指し、単層でも良いし、多層構造であっても良い。一方、本発明のキャリア層は回路を支持できるように、回路形成の際にエッチングされないような工夫がなされた層である。
【0011】
本発明の積層箔を使用する最大の利点は、工程の簡素さにある。
すなわち、キャリア層を除去した後に薬液を用いたエッチング工程や煩雑な研削工程などの残留物除去工程が不要で、引きはがした基板をそのまま使用できる点にある。
これは、弱接合領域による分離界面が回路形成層とキャリア層の接合界面より回路形成層側になるように形成された積層箔を用いたことにより実現できるものである。
また、例えば、本発明の積層箔を使用した転写法の適用が可能な基板製造またはパッケージ製造の分野においては、エッチングによる回路形成の工程と積層工程またはパッケージング工程を分業化することもでき、余分な設備投資が不要で、製造コストを抑えることが可能である。
【0012】
次に、本発明の積層箔についてその使用方法の一例として、図2に示した基板(7)の製造方法に沿って詳しく説明する。まず
(a) 配線形成層(1)とキャリア層(3)でなる積層箔(4)を準備する。
次に、
(b) 配線形成層をエッチングし、回路(5)を形成する。
(c) (b)で形成した回路をキャリア層で支持し、ハンドリングして絶縁体(6)に転写する。
そして、
(d) 回路および絶縁体の表面にキャリア層の残留物が残らないように、配線形成層とキャリア層の接合界面より配線形成層側に形成された弱接合領域による剥離界面(2)において引きはがしによりキャリア層が除去できる。
【0013】
エッチングにより回路形成層に回路を形成する際に、キャリア層が著しくエッチングされ、キャリア層としての機能を損なうことがないように、少なくともキャリア層の回路形成層側の面に回路形成層のエッチングに対して耐食性を持たせる必要がある。そのため、キャリア層は回路形成層のエッチングに対して耐食性のある材料で構成させてもよい。
具体的には、回路形成層としてCuまたはCuを主成分とする合金を使用する場合は、塩化第二鉄溶液や塩化第二銅溶液、アルカリエッチャント、硫酸‐過酸化水素系のエッチャントが一般的に使用される。
実用金属のなかではチタンが何れのエッチャントに対しても優れた耐食性を有しているが、比較的高価である。この他、ポリエチレンテレフタレート(PET)、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、ポリフタルアミド(PPA)、ポリエーテルイミド(PEI)、ポリスルホン(PSU)、ポリエーテルスルホン(PES)、ポリエーテルニトリル(PEN)、ポリイミド(PI)、ポリアミドイミド(PAI)、エポキシ(EP)、液晶ポリマー(LCD)、フッ素樹脂など、樹脂材料には優れた耐食性を有するものが多くあるが、耐熱性や剛性、価格などを考慮し、工程にあった材料の選定が必要となる。
【0014】
上述の如く、キャリア層は引きはがしにより分離された後、不要となるため、安価な材料であることが好ましいが、耐食性に優れた材料は比較的高価であることが多く、回路を支持できる厚さを単層で構成するよりも、耐食性のあるバリア層を必要な厚さだけ設けて、安価な金属支持体層と組み合わせて使用することが好ましい。したがって、回路形成層のエッチングに可溶な金属支持体層を含む場合は、図3に示すように、その少なくとも回路形成層側に回路形成層のエッチングに対して耐食性を有するバリア層を配置するとよい。勿論、図4に示すように金属支持体層の両面に耐食性を有するバリア層を配置してもよい。
【0015】
具体的には、バリア層には、金属では上述の如く耐食性に優れたTiが好適である。Tiは真空蒸着、スパッタ、イオンプレーティングなどの乾式成膜法で形成することができる。また、樹脂材料もバリア層として使用することができる。樹脂材料はキャスティングやラミネートにより形成できる。
一方、金属支持体層は、安価であり、入手しやすく、さらにはリサイクルできるものが好ましい。Cu、Al、Feなどが好適である。
具体的なバリア層/金属支持体層の組み合わせとしては、Ti/Cu、Ti/Al、Ti/Fe、PET/Cu、PET/Al、PET/Feなどが好ましい。金属支持体層の両面にバリア層を配したものでは、PET/Cu/PET、PET/Al/PET、PET/Fe/PETなどが好ましい。
【0016】
キャリア層は最終的には除去されるものであり、コストを抑えるためにも、市場に広く流通している厚さ構成にすることが好ましく、材料の組み合わせによっても異なるが、キャリア層全体で25μm〜250μmが良い。
【0017】
本発明で言う弱接合領域とは、文字通り接合強度が低い領域を言う。ただし、エッチング工程とその後のハンドリングではがれたり、位置ずれを起こしたりすることがない程度に高く制御しなければならないが、その一方、転写後には容易に引きはがせるようにできるだけ低く設定しておくことが望ましく、0.01〜0.8N/mmの範囲内の引きはがし強度であることが好ましい。0.01N/mm未満であるとエッチング工程や、搬送工程等のハンドリングで回路形成層が部分的にはがれる恐れがある。また、0.8N/mmを超えると、絶縁体の組み合わせによっては、引きはがしの際に、形成した回路がキャリアについてはがれないことがある。より好ましくは回路形成層とキャリアとの引きはがし強度は0.05N/mm〜0.6N/mmの範囲である。この強度内に制御すると、一般的な絶縁体であるガラスエポキシに対して、回路形成層の粗化処理なしでも、回路の引き抜きもなく、引きはがすことができるし、ハンドリングも安定して行うことができる。
【0018】
回路形成層は配線として用いられることが多く、回路形成層の材料としては、配線材やリードフレーム材として一般に用いられているCuまたはCuを主成分とする合金やFe−Ni系合金等が好ましく、なかでも導電性の高いCuまたはCuを主成分とする合金が特に好ましい。ここで、Cuを主成分とする合金にはCu−Fe系合金、Cu−Fe−Co系合金、Cu−Ni−Si系合金、Cu−Cr−Ti系合金、Cu−Cr−Zr系合金、Cu−Zr系合金等が挙げられる。
【0019】
上述の如く、分離界面は、回路形成層とキャリア層の接合界面もしくは、該界面より回路形成層側に形成される必要がある。これは、回路転写後の回路とキャリア層の引きはがし分離工程において、回路および絶縁体表面にキャリア層の残留物を残さないためである。キャリア層の残留物が残ると、その残留物が導体である場合、回路が短絡する可能性が高く、信頼性を確保できない。また、キャリア層の残留物が絶縁体である場合、回路との電気的接続において絶縁不良を起こしたり、はがれを生じたりする可能性が高い。いずれの場合においても残留物除去工程が必要となり、生産性を著しく悪化させる上、新たな設備投資が必要となり、生産コストを上げてしまう。
【0020】
弱接合領域による分離界面は回路形成層とキャリア層の界面と該界面から回路形成層側に3μmの間に存在することが好ましい。回路の形状や厚さにも依存するが、分離界面が回路形成層側の深いところに形成された積層箔の場合、回路転写後の引きはがしによる分離工程において、分離界面に応力集中が生じにくく、引きはがし分離が困難になる恐れがある。
また、さらには、弱接合領域による分離界面が回路形成層とキャリア層の界面から50nm〜2μmの範囲にあることが好ましい。分離界面は回路形成層とキャリア層の界面にあるよりも、少し回路形成層側の位置にあったほうが、ハンドリングの際には、はがれないように、且つ引きはがし分離の際には、容易にはがせるように制御し易いし、キャリア層の残留物が確実に回路および絶縁体表面に残らないようにできる。
【0021】
本発明の積層箔の製造方法としては、キャリア層の上にめっき法、乾式成膜法、表面活性化接合法、または、それらの組み合わせによって回路形成層を形成することが好ましい。
ここで、乾式成膜法とは、真空蒸着、スパッタ、イオンプレーティング等の物理的蒸着法や化学的蒸着法を指す。特に真空蒸着は成膜速度が速く良い。また、スパッタやイオンプレーティング等は膜質が良いが、成膜速度が遅いので、蒸着装置の設計等に考慮が必要である。
【0022】
例えば、図5に示す如く、金属支持体層(9)上にバリア層(8)を備えたキャリア層の表面にめっき法または乾式成膜法などにより、分離層(10)を薄く形成し、さらに導体層(11)をめっき法により形成する。分離層(10)と導体層(11)とが回路形成層であり、この場合、分離層が主として弱接合領域となり、導体層が主として実際の回路となる層である。勿論、導体層上に分離層の一部が残留することもある。
このとき、分離層と導体層の界面が分離界面(2)として機能できるような接合強度となるよう分離層と導体層の組み合わせを選択すると良い。また、導体層の形成をイオンエッチングを用いた表面活性化接合法により行っても良い。
分離層は、エッチングにより導体層と同じ回路を形成するため、同じエッチング液で回路を形成できるものが好ましく、さらには、表面に緻密な酸化皮膜を形成する金属が好ましい。緻密な酸化皮膜にめっき法により導体層を形成することで、適度な接合強度をもつ積層箔を形成し易い。具体的には、分離層としてCr、Ni、Sn、Cuなどが好ましい。また、導体層としては、電気特性が要求されるため、CuまたはCuを主成分とする合金が良い。導体層と分離層は必ずしも異なる物質である必要はなく、同種であっても良い。
【0023】
また、本発明の積層箔の製造方法としては、本願出願人が提案する特開2001−162382号に記載の蒸着ロール接合法が好適である。蒸着ロール接合法は真空室内で2つの被接合材の少なくとも一方の面側に、搬送しながら、乾式成膜法により乾式成膜層を付着形成させた後、被接合材同士を圧着接合する方法である。
例えば、図6に示す如く、キャリア層と導体層を準備し乾式成膜層(12)を介して接合すると良い。接合の際の雰囲気やロール荷重、表面粗さなどを制御し、適切な引きはがし強度を持つ分離界面を乾式成膜層内に形成することができる。
乾式成膜層は導体層と同種であっても良いし、異種であっても良い。導体層と同様にCuまたはCu合金が好ましい。また、乾式成膜層の一部を回路に残すことができるため、はんだ接続用に利用する目的でSn、Agなどとしても良い。
【0024】
【実施例】
以下、本発明の実施例を詳細に説明する。
(実施例1)
本発明の用途である転写法に適した積層箔を上記の蒸着ロール接合法にて作製した。
まず、金属支持体層の帯材として、厚さ35μmの電解Cu箔を準備し、その片側表面にバリア層としてチタンをスパッタにより厚さ0.1μmとなるように成膜し、キャリア層帯材とした。また、回路形成層を構成する導体層の帯材として厚さ18μmの電解銅箔を準備した。
キャリア層帯材のバリア層側面と導体層帯材の片側の面にそれぞれ平均厚さ0.5μmとなるようにCuを真空蒸着し、キャリア層帯材と導体層帯材とのCu蒸着面同士をロール圧延で圧着し、転写法用となる積層箔を得た。
なお、この得られた転写法用積層箔の構造は、キャリア層が電解Cu箔/チタンバリア層であり、回路形成層は、導体層/導体層上のCu蒸着層/バリア層上のCuの蒸着層の積層構造体である。Cuの蒸着層が弱接合領域となり、分離層である。
【0025】
この転写法用積層箔をエッチングして、幅10mmの引きはがし試験片を作製し、毎分50mmの速度で90°引きはがし試験を行ったところ、0.1N/mmで回路形成層内のCuの乾式成膜層(Cuの蒸着層)内ではがれた。
【0026】
図2に示す如く、積層箔の回路形成層に対して最小配線幅/間隔が120μm/90μmの回路が得られるように感光性レジストをラミネートし、露光・現像してマスクを形成後、塩化第二鉄を用いてスプレーエッチングにより回路を形成したところ、エッチングによる剥れもなく、良好な回路が得られた。そしてさらに、ガラスクロス入りのエポキシ樹脂のプリプレグに押し当てプレス成形した後、キャリア層を引きはがしたところ、回路および絶縁体の表面にはキャリア層のTiを残さずはがすことができ、良好な基板を得た。
【0027】
(実施例2)
本発明の用途である転写法に適した積層箔を上記の蒸着ロール接合法にて作製した。
まず、キャリア層として、厚さ35μmの電解Cu箔金属支持体層と厚さ50μmのPETバリア層からなる帯材を準備した。また、回路形成層を構成する導体層の帯材として厚さ35μmの電解銅箔を準備した。
キャリア層帯材のバリア層側面と導体層帯材の片側の面にそれぞれ平均厚さ0.2μmとなるようにCuを真空蒸着し、キャリア層帯材と導体層帯材とのCu蒸着面同士をロール圧延で圧着し、転写法用となる積層箔を得た。
なお、この得られた転写法用積層箔の構造は、キャリア層が電解Cu箔/PETバリア層であり、回路形成層は、導体層/導体層上のCu蒸着層/バリア層上のCuの蒸着層の積層構造体である。Cuの蒸着層が弱接合領域となり、分離層である。
【0028】
この転写法用積層箔をエッチングして、幅10mmの引きはがし試験片を作製し、毎分50mmの速度で90°引きはがし試験を行ったところ、0.08N/mmで回路形成層内のCuの乾式成膜層(Cuの蒸着層)内ではがれた。
【0029】
図7に示す如く、積層箔の回路形成層に対してバンプサイズ300μm×300μm、ピッチ500μmの回路が得られるように感光性レジストをラミネートし、露光・現像してマスクを形成後、Ni/Auめっき(13)を施し、それをマスクとし、アルカリエッチャントを用いてスプレーエッチングにより回路を形成したところ、エッチングによる剥れもなく、良好な回路が得られた。そしてさらに、部品(14)をダイボンド(15)によりエッチングで形成したダイパッド(16)に固定して、Auワイヤ(17)を用いたワイヤボンディングにより部品とNi/Auめっき表面を電気的に接続し、封止樹脂(18)でモールドした後、キャリア層を引きはがしたところ、回路および絶縁体の表面にはキャリア層のPETを残さずはがすことができ、良好なLGA(Land Grid Array)パッケージ(19)を得た。
以上のように、本発明の積層箔を用いれば、容易に良好な基板またはパッケージを得ることができる。
なお、本発明の積層箔の使用方法は上述の実施例に示した用途に限定されるものではないことは言うまでもない。
【0030】
【発明の効果】
本発明によれば、キャリア層の除去を容易にし、且つ工程を簡略化することができる積層箔を提供することで、転写法において生産性を向上させることが可能になる。
【図面の簡単な説明】
【図1】本発明の積層箔の一例を示す断面模式図である。
【図2】本発明の積層箔を用いた基板の製造方法の一例を示す断面模式図である。
【図3】本発明の積層箔の一例を示す断面模式図である。
【図4】本発明の積層箔の一例を示す断面模式図である。
【図5】本発明の積層箔の一例を示す断面模式図である。
【図6】本発明の積層箔の一例を示す断面模式図である。
【図7】本発明の積層箔を用いたパッケージの製造方法の一例を示す断面模式図である。
【符号の説明】
1.回路形成層、2.分離界面、3.キャリア層、4.積層箔、5.回路、6.絶縁体、7.基板、8.バリア層、9.金属支持体層、10.分離層、11.導体層、12.乾式成膜層、13.Ni/Auめっき、14.部品、15.ダイボンド、16.ダイパッド、17.Auワイヤ、18.封止樹脂、19.LGAパッケージ
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a laminated foil used for an etching technique.
[0002]
[Prior art]
With the rapid spread of portable information devices such as mobile phones and notebook computers, the weight, size, and performance of devices have been rapidly increasing, and the density of electronic components that make up these devices has also increased. Is required. Correspondingly, in printed wiring boards and semiconductor package wiring boards, fine wiring and fine pitch wiring are being promoted. Up to now, the wiring of the high-density wiring board is mainly formed by a subtractive method.
The subtractive method is a method using an etching technique, and the limit of the pitch of the wiring to be formed is determined by the etching conditions such as the thickness of a Cu layer to be used and the type of an etching solution. In particular, the thickness of the Cu layer has a linear relationship with the wiring pitch to be formed, and the thinner the layer, the more advantageous it is for fine wiring and fine wiring.
[0003]
Usually, in the subtractive method, a laser via is used for interlayer connection of a multilayer wiring. Therefore, the thickness of a Cu layer for forming a pattern by etching is based on a Cu foil to be laminated and a Cu plating applied on the Cu foil for via connection. It is the sum of the thickness. Further, the thickness of the Cu plating is required to be about 15 μm in order to secure connection reliability. Therefore, it is necessary to reduce the thickness of the underlying Cu foil, and in some cases, a laminated foil having an ultra-thin Cu foil supported by a carrier layer is used. (For example, refer to Patent Document 1.)
The construction method using this laminated foil is classified as a semi-additive method, the ultra-thin Cu foil is attached to an insulator by supporting it with a carrier layer, the carrier layer is peeled off and separated, and a desired circuit is formed of the ultra-thin Cu foil. This is a method of forming wiring by removing the exposed portion of the ultra-thin Cu foil by flash etching after forming the wiring by plating.
[0004]
In addition, there is a construction method called a transfer method as a construction method using a laminated foil, and a laminated foil different from the semi-additive method is used. The transfer method uses a laminated foil in which a Cu foil forming a circuit is supported by a carrier layer having different etching characteristics from the Cu foil, forms fine wiring in advance by an etching method, transfers the fine wiring to an insulating substrate, and then selectively etches. This is a method of forming a circuit by removing the carrier layer by the method described above.
In this method, a circuit can be formed by etching an ultra-thin Cu foil in advance, which is advantageous for fine patterning and fine pitching. In addition, since the obtained circuit is embedded in an insulator, a smooth substrate can be formed. Is obtained.
[0005]
[Patent Document 1]
JP 2000-309898 A
[Problems to be solved by the invention]
However, in the transfer method, the carrier layer needs to have a thickness enough to support the circuit forming layer, so that it takes time to etch the carrier layer and there is a problem in treating the waste liquid. Therefore, if a circuit is formed on a carrier by a transfer method and then transferred to an insulator, if the carrier layer can be removed by peeling, the process can be simplified, productivity can be improved, and the load on the environment can be reduced. If the laminated foil as described in Patent Document 1 is applied to this step as it is, the following serious problem occurs.
[0007]
(1) When a circuit is formed by etching on a carrier layer, a part of the carrier layer is etched or a hole is formed through the carrier layer, so that the circuit cannot be supported by the carrier layer, The insulator wraps around the etched portion of the carrier layer, making it impossible to peel off or distorting the shape of the substrate.
(2) A part of the release layer remains on the surfaces of the circuit and the insulator after the carrier layer is peeled off, and a step of removing the residue is required, which hinders productivity.
SUMMARY OF THE INVENTION An object of the present invention is to provide a laminated foil capable of facilitating removal of a carrier layer and simplifying a process in order to improve productivity in a transfer method.
[0008]
[Means for Solving the Problems]
The inventor of the present invention has arrived at the present invention as a result of earnestly studying the material structure of the peelable laminated foil and the position of the separation interface in a technique using selective etching.
That is, the present invention, in a laminated foil in which a circuit forming layer and a carrier layer are laminated, the surface of the carrier layer bonded to the circuit forming layer has corrosion resistance to an etching solution for etching the circuit forming layer, Further, the laminated foil has a weak bonding region on the circuit forming layer side from the bonding interface between the carrier layer and the circuit forming layer.
[0009]
Preferably, the carrier layer is a laminated foil comprising a metal support layer and a barrier layer disposed at least on the circuit forming layer side and having corrosion resistance to etching of the circuit forming layer.
More preferably, the circuit forming layer is a laminated foil made of Cu or an alloy containing Cu as a main component.
[0010]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail.
An important feature of the present invention is that, for example, when a circuit and a carrier layer are separated by peeling, a part of the carrier layer does not remain on the surface of the transferred circuit and the insulator. The weak junction region serving as the separation interface (2) in (4) is formed closer to the circuit formation layer than the junction interface between the circuit formation layer (1) and the carrier layer (3).
Note that the circuit formation layer in the present invention refers to a layer formed on a carrier layer, on which a circuit is formed by etching, and may have a single layer or a multilayer structure. On the other hand, the carrier layer of the present invention is a layer devised so as not to be etched during circuit formation so as to support the circuit.
[0011]
The greatest advantage of using the laminated foil of the present invention lies in the simplicity of the process.
That is, there is no need for a residue removing step such as an etching step using a chemical solution or a complicated grinding step after removing the carrier layer, and the peeled substrate can be used as it is.
This can be realized by using a laminated foil formed such that the separation interface by the weak bonding region is closer to the circuit forming layer than the bonding interface between the circuit forming layer and the carrier layer.
Also, for example, in the field of substrate manufacturing or package manufacturing to which the transfer method using the laminated foil of the present invention can be applied, the circuit forming step by etching and the laminating step or the packaging step can also be separated. No extra capital investment is required, and manufacturing costs can be reduced.
[0012]
Next, as an example of the method of using the laminated foil of the present invention, a detailed description will be given along the method of manufacturing the substrate (7) shown in FIG. First, (a) a laminated foil (4) comprising a wiring forming layer (1) and a carrier layer (3) is prepared.
next,
(B) Etching the wiring forming layer to form a circuit (5).
(C) The circuit formed in (b) is supported by a carrier layer, handled, and transferred to the insulator (6).
And
(D) At the peeling interface (2) due to the weak bonding region formed on the wiring forming layer side from the bonding interface between the wiring forming layer and the carrier layer so that no residue of the carrier layer remains on the surfaces of the circuit and the insulator. The carrier layer can be removed by peeling.
[0013]
When forming a circuit on the circuit formation layer by etching, the carrier formation layer is etched at least on the circuit formation layer side surface of the carrier layer so that the carrier layer is not significantly etched and the function as the carrier layer is not impaired. On the other hand, it is necessary to have corrosion resistance. Therefore, the carrier layer may be made of a material having corrosion resistance to etching of the circuit formation layer.
Specifically, when Cu or an alloy containing Cu as a main component is used as the circuit forming layer, a ferric chloride solution, a cupric chloride solution, an alkaline etchant, and a sulfuric acid-hydrogen peroxide-based etchant are generally used. Used for
Among the practical metals, titanium has excellent corrosion resistance to any etchant, but is relatively expensive. In addition, polyethylene terephthalate (PET), polyphenylene sulfide (PPS), polyetheretherketone (PEEK), polyphthalamide (PPA), polyetherimide (PEI), polysulfone (PSU), polyethersulfone (PES), polyether Many resin materials have excellent corrosion resistance, such as ether nitrile (PEN), polyimide (PI), polyamide imide (PAI), epoxy (EP), liquid crystal polymer (LCD), and fluororesin. It is necessary to select a material suitable for the process in consideration of rigidity and price.
[0014]
As described above, since the carrier layer becomes unnecessary after being separated by peeling, it is preferable to use an inexpensive material.However, a material having excellent corrosion resistance is often relatively expensive and has a thickness capable of supporting a circuit. It is preferable that a barrier layer having corrosion resistance be provided in a required thickness and used in combination with an inexpensive metal support layer, rather than a single layer. Therefore, when a metal support layer soluble in etching of the circuit formation layer is included, as shown in FIG. 3, a barrier layer having corrosion resistance to the etching of the circuit formation layer is arranged at least on the circuit formation layer side. Good. Of course, as shown in FIG. 4, a barrier layer having corrosion resistance may be disposed on both sides of the metal support layer.
[0015]
Specifically, for the barrier layer, as the metal, Ti having excellent corrosion resistance as described above is preferable. Ti can be formed by a dry film forming method such as vacuum deposition, sputtering, or ion plating. Also, a resin material can be used as the barrier layer. The resin material can be formed by casting or laminating.
On the other hand, the metal support layer is preferably inexpensive, easily available, and further recyclable. Cu, Al, Fe, etc. are preferred.
As specific combinations of the barrier layer / metal support layer, Ti / Cu, Ti / Al, Ti / Fe, PET / Cu, PET / Al, PET / Fe and the like are preferable. When a barrier layer is provided on both surfaces of the metal support layer, PET / Cu / PET, PET / Al / PET, PET / Fe / PET, and the like are preferable.
[0016]
The carrier layer is finally removed, and in order to reduce costs, it is preferable to use a thickness configuration widely distributed in the market. Depending on the combination of materials, the thickness of the entire carrier layer is 25 μm. 250250 μm is good.
[0017]
The term "weak joining region" as used in the present invention literally means a region having a low joining strength. However, in the etching process and subsequent handling, it must be controlled so high that it does not peel off or displace, but on the other hand, it should be set as low as possible so that it can be easily peeled off after transfer The peel strength is preferably in the range of 0.01 to 0.8 N / mm. If it is less than 0.01 N / mm, the circuit formation layer may be partially peeled off during handling such as an etching step and a transporting step. On the other hand, if it exceeds 0.8 N / mm, depending on the combination of insulators, the formed circuit may not come off the carrier during peeling. More preferably, the peel strength between the circuit forming layer and the carrier is in the range of 0.05 N / mm to 0.6 N / mm. When controlled within this strength, glass epoxy, which is a common insulator, can be peeled off without roughening of the circuit formation layer and without pulling out the circuit, and handling can be performed stably. Can be.
[0018]
The circuit forming layer is often used as a wiring, and the material of the circuit forming layer is preferably Cu or an alloy containing Cu as a main component or an Fe-Ni alloy generally used as a wiring material or a lead frame material. Among them, Cu having high conductivity or an alloy containing Cu as a main component is particularly preferable. Here, Cu-based alloys include Cu-Fe-based alloys, Cu-Fe-Co-based alloys, Cu-Ni-Si-based alloys, Cu-Cr-Ti-based alloys, Cu-Cr-Zr-based alloys, Cu-Zr alloys and the like can be mentioned.
[0019]
As described above, the separation interface needs to be formed on the junction interface between the circuit formation layer and the carrier layer or on the circuit formation layer side from the interface. This is because a residue of the carrier layer is not left on the surface of the circuit and the insulator in the separation step of separating the circuit and the carrier layer after the circuit transfer. When the residue of the carrier layer remains, if the residue is a conductor, there is a high possibility that the circuit will be short-circuited, and reliability cannot be secured. Further, in the case where the residue of the carrier layer is an insulator, there is a high possibility that electrical insulation with a circuit may cause insulation failure or peeling. In any case, a residue removal step is required, which significantly deteriorates productivity, requires new capital investment, and raises production costs.
[0020]
The separation interface by the weak junction region preferably exists between the interface between the circuit forming layer and the carrier layer and between the interface and the circuit forming layer at a distance of 3 μm. Although it depends on the shape and thickness of the circuit, in the case of a laminated foil where the separation interface is formed deep on the circuit formation layer side, in the separation process by peeling after circuit transfer, stress concentration does not easily occur at the separation interface However, there is a risk that separation may become difficult.
Furthermore, it is preferable that the separation interface by the weak junction region is in a range of 50 nm to 2 μm from the interface between the circuit formation layer and the carrier layer. The separation interface is slightly closer to the circuit formation layer than at the interface between the circuit formation layer and the carrier layer, so that it does not peel off during handling, and easily separates when peeling. It can be easily controlled to be peeled off, and the residue of the carrier layer can be reliably prevented from remaining on the circuit and the insulator surface.
[0021]
As a method for producing a laminated foil of the present invention, it is preferable to form a circuit forming layer on a carrier layer by a plating method, a dry film forming method, a surface activated bonding method, or a combination thereof.
Here, the dry film formation method refers to a physical vapor deposition method such as vacuum vapor deposition, sputtering, or ion plating, or a chemical vapor deposition method. In particular, vacuum deposition is preferable because the film formation speed is high. In addition, sputter and ion plating have good film quality, but the film formation rate is low, so that consideration must be given to the design of a vapor deposition apparatus.
[0022]
For example, as shown in FIG. 5, a thin separation layer (10) is formed on the surface of a carrier layer having a barrier layer (8) on a metal support layer (9) by plating or dry film formation. Further, a conductor layer (11) is formed by a plating method. The separation layer (10) and the conductor layer (11) are circuit formation layers. In this case, the separation layer mainly serves as a weak junction region, and the conductor layer mainly serves as an actual circuit. Of course, a part of the separation layer may remain on the conductor layer.
At this time, a combination of the separation layer and the conductor layer is preferably selected so that the interface between the separation layer and the conductor layer has a bonding strength that can function as the separation interface (2). Further, the formation of the conductor layer may be performed by a surface activated bonding method using ion etching.
Since the same circuit as the conductor layer is formed by etching, the separation layer is preferably one that can form a circuit with the same etchant, and more preferably a metal that forms a dense oxide film on the surface. By forming a conductor layer on a dense oxide film by plating, it is easy to form a laminated foil having an appropriate bonding strength. Specifically, Cr, Ni, Sn, Cu or the like is preferable as the separation layer. Further, since the conductor layer is required to have electrical characteristics, Cu or an alloy containing Cu as a main component is preferable. The conductor layer and the separation layer do not necessarily need to be made of different substances, and may be of the same type.
[0023]
Further, as a method for manufacturing the laminated foil of the present invention, a vapor deposition roll bonding method described in JP-A-2001-162382 proposed by the present applicant is preferable. The vapor deposition roll bonding method is a method in which a dry film formation layer is adhered and formed by a dry film formation method while being conveyed to at least one surface side of two materials to be bonded in a vacuum chamber, and then the materials to be bonded are bonded by pressure bonding. It is.
For example, as shown in FIG. 6, a carrier layer and a conductor layer may be prepared and joined via a dry film forming layer (12). By controlling the atmosphere, roll load, surface roughness, and the like at the time of bonding, a separation interface having appropriate peel strength can be formed in the dry film formation layer.
The dry film formation layer may be of the same type as the conductor layer, or may be of a different type. Cu or Cu alloy is preferable as in the case of the conductor layer. In addition, since a part of the dry film formation layer can be left in the circuit, Sn, Ag, or the like may be used for the purpose of solder connection.
[0024]
【Example】
Hereinafter, embodiments of the present invention will be described in detail.
(Example 1)
A laminated foil suitable for the transfer method, which is a use of the present invention, was produced by the above-described deposition roll bonding method.
First, an electrolytic Cu foil having a thickness of 35 μm was prepared as a band of a metal support layer, and titanium was formed as a barrier layer on one surface by sputtering to a thickness of 0.1 μm. And In addition, an electrolytic copper foil having a thickness of 18 μm was prepared as a band material of a conductor layer forming a circuit forming layer.
Cu is vacuum-deposited on the side of the barrier layer of the carrier layer strip and on one side of the conductor layer strip so as to have an average thickness of 0.5 μm, and the Cu-deposited surfaces of the carrier layer strip and the conductor layer strip are joined together. Was roll-pressed to obtain a laminated foil for a transfer method.
In the structure of the obtained laminated foil for the transfer method, the carrier layer is an electrolytic Cu foil / titanium barrier layer, and the circuit forming layer is a conductor layer / a Cu vapor deposition layer on the conductor layer / a Cu layer on the barrier layer. It is a laminated structure of a deposition layer. The deposited layer of Cu becomes a weak bonding region and is a separation layer.
[0025]
This transfer method laminated foil was etched to produce a 10 mm wide peeling test piece, and a 90 ° peeling test was performed at a speed of 50 mm per minute. As a result, the Cu in the circuit forming layer was 0.1 N / mm. In the dry film formation layer (Cu vapor deposition layer).
[0026]
As shown in FIG. 2, a photosensitive resist is laminated on the circuit forming layer of the laminated foil so that a circuit having a minimum wiring width / interval of 120 μm / 90 μm is obtained, and is exposed and developed to form a mask. When a circuit was formed by spray etching using ferrous iron, a good circuit was obtained without peeling due to etching. Furthermore, after pressing against a prepreg of an epoxy resin containing glass cloth and press-forming, the carrier layer was peeled off, and the surface of the circuit and the insulator could be peeled off without leaving the carrier layer Ti, which was excellent. A substrate was obtained.
[0027]
(Example 2)
A laminated foil suitable for the transfer method, which is a use of the present invention, was produced by the above-described deposition roll bonding method.
First, as a carrier layer, a strip composed of an electrolytic Cu foil metal support layer having a thickness of 35 μm and a PET barrier layer having a thickness of 50 μm was prepared. Further, an electrolytic copper foil having a thickness of 35 μm was prepared as a band material of a conductor layer constituting a circuit forming layer.
Cu is vacuum-deposited on the barrier layer side surface of the carrier layer strip and on one side of the conductor layer strip so as to have an average thickness of 0.2 μm, and the Cu-deposited surfaces of the carrier layer strip and the conductor layer strip are connected to each other. Was roll-pressed to obtain a laminated foil for a transfer method.
In the structure of the obtained laminated foil for the transfer method, the carrier layer is an electrolytic Cu foil / PET barrier layer, and the circuit forming layer is a conductor layer / a Cu vapor deposition layer on the conductor layer / a Cu layer on the barrier layer. It is a laminated structure of a deposition layer. The deposited layer of Cu becomes a weak bonding region and is a separation layer.
[0028]
The laminated foil for the transfer method was etched to produce a peel test specimen having a width of 10 mm, and a peel test of 90 ° was performed at a speed of 50 mm per minute. As a result, Cu in the circuit formation layer was 0.08 N / mm. In the dry film formation layer (Cu vapor deposition layer).
[0029]
As shown in FIG. 7, a photosensitive resist is laminated on the circuit forming layer of the laminated foil so as to obtain a circuit having a bump size of 300 μm × 300 μm and a pitch of 500 μm, and after exposing and developing to form a mask, Ni / Au Plating (13) was performed, and a circuit was formed by spray etching using the mask as a mask and an alkali etchant. As a result, a good circuit was obtained without peeling due to etching. Further, the component (14) is fixed to a die pad (16) formed by etching with a die bond (15), and the component and the Ni / Au plating surface are electrically connected by wire bonding using an Au wire (17). After molding with the sealing resin (18), when the carrier layer is peeled off, the PET of the carrier layer can be removed without leaving the PET of the carrier layer on the surface of the circuit and the insulator, and a good LGA (Land Grid Array) package (19) was obtained.
As described above, a good substrate or package can be easily obtained by using the laminated foil of the present invention.
It is needless to say that the method of using the laminated foil of the present invention is not limited to the use shown in the above-mentioned embodiment.
[0030]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to improve the productivity in a transfer method by providing the laminated foil which can remove a carrier layer easily and can simplify a process.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing an example of a laminated foil of the present invention.
FIG. 2 is a schematic sectional view showing an example of a method for manufacturing a substrate using the laminated foil of the present invention.
FIG. 3 is a schematic sectional view showing an example of the laminated foil of the present invention.
FIG. 4 is a schematic sectional view showing an example of the laminated foil of the present invention.
FIG. 5 is a schematic sectional view showing an example of the laminated foil of the present invention.
FIG. 6 is a schematic sectional view showing an example of the laminated foil of the present invention.
FIG. 7 is a schematic sectional view showing an example of a method for manufacturing a package using the laminated foil of the present invention.
[Explanation of symbols]
1. 1. circuit formation layer; 2. separation interface; 3. carrier layer; 4. laminated foil; Circuit, 6. Insulator, 7; Substrate, 8. 8. barrier layer; 10. metal support layer; Separation layer, 11. 11. a conductor layer; 12. dry film formation layer; 13. Ni / Au plating; Parts, 15. Die bonding, 16; Die pad, 17. Au wire, 18. Sealing resin, 19. LGA package

Claims (3)

回路形成層と、キャリア層とが積層された積層箔において、前記回路形成層と接合するキャリア層の面は、回路形成層をエッチングするエッチング液に対して耐食性を有し、且つキャリア層と回路形成層との接合界面より回路形成層側に弱接合領域を有することを特徴とする積層箔。In the laminated foil in which the circuit formation layer and the carrier layer are laminated, the surface of the carrier layer bonded to the circuit formation layer has corrosion resistance to an etchant for etching the circuit formation layer, and the carrier layer and the circuit A laminated foil having a weak bonding region on a circuit forming layer side from a bonding interface with a forming layer. キャリア層は、金属支持体層と、少なくとも回路形成層側に配置された該回路形成層のエッチングに対して耐食性を有するバリア層でなることを特徴とする請求項1に記載の積層箔。The laminated foil according to claim 1, wherein the carrier layer comprises a metal support layer and a barrier layer disposed at least on the circuit forming layer side and having corrosion resistance to etching of the circuit forming layer. 回路形成層がCuまたはCuを主成分とする合金でなることを特徴とする請求項1または2に記載の積層箔。3. The laminated foil according to claim 1, wherein the circuit forming layer is made of Cu or an alloy containing Cu as a main component.
JP2003010492A 2003-01-20 2003-01-20 Laminated foil Pending JP2004228108A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003010492A JP2004228108A (en) 2003-01-20 2003-01-20 Laminated foil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003010492A JP2004228108A (en) 2003-01-20 2003-01-20 Laminated foil

Publications (1)

Publication Number Publication Date
JP2004228108A true JP2004228108A (en) 2004-08-12

Family

ID=32899667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003010492A Pending JP2004228108A (en) 2003-01-20 2003-01-20 Laminated foil

Country Status (1)

Country Link
JP (1) JP2004228108A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009090570A (en) * 2007-10-10 2009-04-30 Unitika Ltd Peelable metal foil and its manufacturing method
WO2023016061A1 (en) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 Metal foil, circuit board, and method for manufacturing circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009090570A (en) * 2007-10-10 2009-04-30 Unitika Ltd Peelable metal foil and its manufacturing method
WO2023016061A1 (en) * 2021-08-09 2023-02-16 广州方邦电子股份有限公司 Metal foil, circuit board, and method for manufacturing circuit board

Similar Documents

Publication Publication Date Title
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP2011035358A (en) Printed circuit board, and method of manufacturing the same
JP5945563B2 (en) Package carrier and manufacturing method thereof
US8487192B2 (en) Printed wiring board and method for manufacturing the same
TW200402866A (en) COF film carrier tape and method for producing the same
JP2005244108A (en) Wiring board, and manufacturing method thereof
JP2007123622A (en) Flexible printed circuit and method of manufacturing same
JP3594133B2 (en) Laminated foil and method for producing the same
JP2004228108A (en) Laminated foil
JP2008227538A (en) Method for fabricating wiring board and the same
JP2005244104A (en) Manufacturing method of wiring board
JP2006080424A (en) Wiring board and its manufacturing method
JP2007317900A (en) Wiring circuit board and manufacturing method therefor
JP2006130747A (en) Copper clad laminated sheet for cof and carrier tape for cof
JP2005093979A (en) Wiring board and its manufacturing method
JP2005072085A (en) Method of manufacturing wiring board and wiring board
JP4123637B2 (en) Film carrier manufacturing method
KR102671758B1 (en) Printed circuit board and method thereof
KR101458799B1 (en) Flexible Metal Clad Film and Method for Making The Same
JP2004074501A (en) Laminated foil and method for producing wiring board using the foil
JP3543348B2 (en) Manufacturing method of multilayer wiring board
JP2007224411A (en) Copper foil for fine circuit
JP2007324232A (en) Bga-type multilayer wiring board and bga-type semiconductor package
JP2004014672A (en) Substrate for semiconductor device and its manufacturing method
JP2004243551A (en) Laminated foil