JP2004226366A - Ｌｓｉテストシステムおよびｌｓｉテスト方法 - Google Patents
Ｌｓｉテストシステムおよびｌｓｉテスト方法 Download PDFInfo
- Publication number
- JP2004226366A JP2004226366A JP2003017576A JP2003017576A JP2004226366A JP 2004226366 A JP2004226366 A JP 2004226366A JP 2003017576 A JP2003017576 A JP 2003017576A JP 2003017576 A JP2003017576 A JP 2003017576A JP 2004226366 A JP2004226366 A JP 2004226366A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- test
- mounting machine
- input
- tester
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】テストパターンの開発期間およびＬＳＩのテスト時間を短縮し、高価なアナログデジタル混在用テスタを不要にする。
【解決手段】被試験ＬＳＩ２を接続して動作する実装機８と、被試験ＬＳＩ２を搭載するＬＳＩソケット３と、１個または複数個の導電体５を内蔵しＬＳＩソケット３を実装機に電気的に接続する固体アダプタ４と、制御信号６、入出力信号７、電源ライン９を介して実装機８と接続されるＬＳＩテスタ１０とをＬＳＩテストシステムに備える。テスト時には、ＬＳＩ搬送機１が被試験ＬＳＩ２を吸着してＬＳＩソケット３まで運搬しＬＳＩソケット３に装着する。次に、ＬＳＩテスタ１０が制御判定プログラム１２を実行する。
【選択図】 図１
【解決手段】被試験ＬＳＩ２を接続して動作する実装機８と、被試験ＬＳＩ２を搭載するＬＳＩソケット３と、１個または複数個の導電体５を内蔵しＬＳＩソケット３を実装機に電気的に接続する固体アダプタ４と、制御信号６、入出力信号７、電源ライン９を介して実装機８と接続されるＬＳＩテスタ１０とをＬＳＩテストシステムに備える。テスト時には、ＬＳＩ搬送機１が被試験ＬＳＩ２を吸着してＬＳＩソケット３まで運搬しＬＳＩソケット３に装着する。次に、ＬＳＩテスタ１０が制御判定プログラム１２を実行する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、アナログデジタル混載システムＬＳＩ用のＬＳＩテストシステムおよびＬＳＩテスト方法に関する。
【０００２】
【従来の技術】
従来、システムＬＳＩのテストの主流技術は、ＬＳＩの入出力信号をアナログ信号とデジタル信号に分け、シミュレータで作成したテストパターンを直接ＬＳＩに入力し、ＬＳＩの出力を期待値と比較照合してテストする手法である。アナログデジタル混在用のＬＳＩテスタも存在するが高価であり、一般のＬＳＩのテストには適用されていない。
【０００３】
シミュレーションは実時間に対して１０００倍以上の時間がかかり、テストパターン長も長大である。そのため複雑な動作をするＬＳＩのテストパターン作成には莫大な開発期間がかかる。その結果、長いテストパターン開発期間と高価なテスタを長いテスト時間をかけて行うテストコストの増加が、ＬＳＩの設計開発期間短縮やＬＳＩの価格低減の障害となっている。
【０００４】
一方、携帯電話用ＬＳＩはアナログ信号とデジタル信号とを同期させて入力しないと実動作しない構成になっている。出力信号も、アナログ信号とデジタル信号が混在しており、テスト判定においてもアナログ信号とデジタル信号を同時に判定しなければならない。また、初期画面の設定までに実時間で数秒の動作試験をする必要がある。しかも、テストコストを低く抑える必要がある。
【０００５】
そのため、携帯電話用ＬＳＩの実動作試験では、デジタル信号とアナログ信号に分かれている通常のＬＳＩテスタを用いてテストを行うことができず、また、単位時間あたりのテストコストが上がる高価なアナログデジタル混在用テスタ
を採用することもできない。
【０００６】
従来、テストパターン作成期間を減らす工夫として実装機を使用する方法がある。例えば、特許文献１に記載されている方法は、被試験ＬＳＩを実装機の入出力回路と制御回路に接続し、その接続点における被試験ＬＳＩの入出力信号をＬＳＩテスタに接続し、実装機を内蔵プログラムで動作させて被試験ＬＳＩのテストを行い、被試験ＬＳＩの入出力パターンをＬＳＩテスタのメモリに取り込み、この入出力パターンをテストパターンとして用いる方法である。
【０００７】
【特許文献１】
特開平４−１５５２７８号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の方法においてはいくつかの問題がある。まず、被試験ＬＳＩから実装機とＬＳＩテスタへ入出力信号を引き出す必要があるが、ＬＳＩの信号は実装機の信号に比べてバスラインなどの高速な信号が多くかつ本数も多く、ソケットに長配線をして接続すると信号が鈍ったりノイズが乗ったりすることにより、正しいテストが実行できなくなる恐れがある。
【０００９】
また、ＬＳＩテスタのメモリに取り込まれた被試験ＬＳＩの入出力パターンをテストパターンとして用いる場合に、メモリに取り込まれたデータはデジタルパターンであるため、デジタル信号とアナログ信号が混在する非同期動作のテストが実施できないという問題がある。
【００１０】
また、ＬＳＩテスタから実装機の動作を制御する方法が備えられていないため、実動作を電源立ち上げから逐次検証することしかできず、不必要なテストも行わなわなければならず、テストコストが上昇する恐れがある。実装機は内蔵プログラムで総合動作させているため、電源立ち上げにも秒単位の時間がかかり各機能も秒単位で動作し、テスト時間が長くなるという問題がある。
【００１１】
本発明はかかる従来の問題点を解決するものであり、アナログデジタル混載システムＬＳＩのテストにおいて、テストパターンの開発期間およびＬＳＩのテスト時間が短く、高価なアナログデジタル混在用テスタを必要としない安価なアナログデジタル混在ＬＳＩテストシステムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１のＬＳＩテストシステムは、被試験ＬＳＩを接続して動作する実装機と、被試験ＬＳＩを搭載するＬＳＩソケットと、１個または複数個の導電体を内蔵し前記ＬＳＩソケットを前記実装機に電気的に接続する固体アダプタと、制御信号および入出力信号からなる入出力インターフェースならびに電源ラインを介して前記実装機と接続されるＬＳＩテスタと、を備えるものである。
【００１３】
上記構成によれば、固体アダプタ内の導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができる。
【００１４】
また、ＬＳＩでなく実装機の動作を制御判定して、ＬＳＩのテスト判定を行うため、ＬＳＩのテストパターンを作成する必要が無く、アナログ信号とデジタル信号がともに実動作通りに同期をとって被試験ＬＳＩに供給され、かつ被試験ＬＳＩの出力が実装機経由でテスト判定され、ＬＳＩの出力信号をモニタする必要がないため、アナログデジタル混在ＬＳＩの実動作テストを容易に行うことができる。
【００１５】
請求項２のＬＳＩテストシステムは、請求項１記載のＬＳＩテストシステムにおいて、前記ＬＳＩテスタは実装機の電源電圧を可変するものである。
【００１６】
上記構成によれば、ＬＳＩテスタから実装機の電源電圧を可変制御することができるため、被試験ＬＳＩの実動作テストで電源電圧を可変してテストすることが容易になる。
【００１７】
請求項３のＬＳＩテスト方法は、請求項２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うものである。
【００１８】
上記構成によれば、例えば、ＬＳＩ搬送機のＬＳＩ吸着ミスによりＬＳＩソケットに被試験ＬＳＩが正しく装着されないことが発生しても、ＬＳＩから実装機に過電流が流れて実装機を破壊することを防ぐことができる。
【００１９】
請求項４のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、実装機の機能を選択実行するものである。
【００２０】
上記構成によれば、通常電源立ち上げに秒単位の時間がかかり各機能も秒単位で動作するようなＬＳＩの実動作テストにおいて、必要な項目だけをテストすることができるため、テスト時間を短縮することができる。
【００２１】
請求項５のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、入出力インターフェースと実装機の一部または全部の出力信号をモニタし、所期の応答待ちをするものである。
【００２２】
上記構成によれば、所期の応答を判定するテストの効率を上げることができ、例えば、発信してから通話状態に入るまでの時間がばらついても確実に最短時間で通話状態に入る瞬間を捕えることができる。
【００２３】
請求項６のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、被試験ＬＳＩの再テストを行う際に、反応の遅い入出力インターフェースは自走したまま、他の入出力インターフェースと実装機を制御して被試験ＬＳＩのテストを再実行するものである。
【００２４】
上記構成によれば、初回テストがＦＡＩＬとなり再テストする際に、反応の遅い入出力インターフェースは自走したまま他の入出力インターフェースと入出力インターフェースと実装機を制御して再テストをすることにより、反応時間のそれぞれ異なる入出力インターフェースを最も効率的に動作させてテストを実行することができ、時間あたりのスループットを向上させ、テストコストを下げることができる。
【００２５】
請求項７の接続アダプタは、ＬＳＩテスタに接続され、被試験ＬＳＩを接続して動作する実装機と前記被試験ＬＳＩを搭載するＬＳＩソケットとを１個または複数個の導電体で電気的に接続するように構成したことを特徴とする。
【００２６】
上記構成によれば、ＬＳＩソケットと実装機とを、固体アダプタに内蔵する導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができ、正しいＬＳＩテストを行うことができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施の形態に係るＬＳＩテストシステムの構成例を示す図である。図１において、被試験ＬＳＩ２を搭載するためのＬＳＩソケット３は固体アダプタ４に内蔵する１個または複数個の導電体５により実装機８に電気的に接続され、実装機８とＬＳＩテスタ１０は制御信号６と入出力信号７と電源ライン９で接続され、テスト時にはＬＳＩソケット３および実装機８がＬＳＩ搬送機１に固定される。
【００２８】
ＬＳＩテスタ１０は、制御信号６と入出力信号７の入出力インターフェース１１、電源１３、入出力インターフェース１１と電源１３を制御しテスト判定を行う制御判定プログラム１２、プログラムとデータを記憶し制御判定プログラム１２を実行するコンピュータ１４を備える。ここでは制御信号６と入出力信号７は双方向信号とするが、これは単方向信号で構成されてもよい。
【００２９】
このＬＳＩテスタ１０は、入出力インターフェース１１と電源１３とコンピュータ１４を内蔵する一体型ＬＳＩテスタであるか、または、入出力インターフェースである、出力信号を発生する信号発生器、入力信号を測定する信号測定器、電源、コンピュータのうち一部または全てが個別のユニットで、これらが接続されて構成されたＬＳＩテスタであるか、のいずれであってもよい。
【００３０】
ＬＳＩのテスト時には、ＬＳＩ搬送機１が被試験ＬＳＩ２を吸着してＬＳＩソケット３まで運搬しＬＳＩソケット３に装着する。次に、ＬＳＩテスタ１０が制御判定プログラム１２に従い、電源ライン９を通して実装機８に電源電圧を供給する。
【００３１】
さらに、ＬＳＩテスタ１０が制御判定プログラム１２に従い、制御データおよび入力データを作成し、これを制御信号６と入出力信号７として入出力インターフェース１１から実装機８に送る。実装機８からは固体アダプタ４とＬＳＩソケット３を通して被試験ＬＳＩ２に信号が入力される。
【００３２】
被試験ＬＳＩ２が出力する信号はＬＳＩソケット３と固体アダプタ４を通して実装機８が捕捉し、制御信号６と入出力信号７を入出力インターフェース１１を通してＬＳＩテスタ１０に送る。これを制御データと出力データとして制御判定プログラム１２がテスト判定を行い、テストシークエンスを次に進める。
【００３３】
以上のように、本実施の形態では被試験ＬＳＩの入出力信号をＬＳＩテスタへ引き出す必要が無く、被試験ＬＳＩと実装機の接続においても、従来はＬＳＩソケットに長配線をして接続していたのに対して、本実施の形態では形状の固定した固体アダプタ内の導電体で電気接続するため、被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができる。
【００３４】
その結果、長配線によるノイズや信号の鈍りを抑えることができ、ますますピンピッチ狭くなる傾向にあるＬＳＩと実装機との接続加工も容易になる。また、ＬＳＩテストシステムを複数台製作した場合も、同じ特性の固体アダプタを簡単に複製することができるため、複数台のＬＳＩテストシステムの調整が容易になる。
【００３５】
また、ＬＳＩでなく実装機の動作を制御判定して、ＬＳＩのテスト判定を行うため、ＬＳＩのテストパターンを作成する必要が無く、アナログ信号とデジタル信号がともに実動作通りに同期をとって被試験ＬＳＩに供給され、被試験ＬＳＩの出力が実装機経由でテスト判定され、ＬＳＩの出力信号をモニタする必要がないため、アナログデジタル混在ＬＳＩの実動作テストを簡単に行うことができる。
【００３６】
図２は、上記実施の形態のＬＳＩテストシステムにおいて、電源１３の代わりに実装機の電源電圧を可変にする電源２１を備えるＬＳＩテストシステムの構成例を示す図である。本実施例によれば、ＬＳＩテスタで電源２１の電圧を可変制御することができるため、被試験ＬＳＩの実動作テストで電源電圧を可変してテストすることが容易になる。
【００３７】
図３は、前記実施の形態のＬＳＩテストシステムにおいて、図２に示す実装機の電源電圧を可変制御する機能を使用し、実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うＬＳＩテスト方法を示すフローチャートである。
【００３８】
図３に示すＬＳＩテスト方法においては、電源電圧をコンタクトテスト電圧に設定し（ステップ３１）、電源を投入し（ステップ３２）、コンタクトテストを実行し（ステップ３３）、テスト結果を判定し（ステップ３４）、判定がＰＡＳＳならば実動作テストの実行を開始し（ステップ３５）、ＦＡＩＬならば被試験ＬＳＩのテストを終了する（ステップ３６）。
【００３９】
本ＬＳＩテスト方法によれば、ＬＳＩ搬送機のＬＳＩ吸着ミスによりＬＳＩソケットに被試験ＬＳＩが正しく装着されないことが発生しても、ＬＳＩから実装機に過電流が流れて実装機を破壊することを防ぐことができる。
【００４０】
図４は、前記実施の形態のＬＳＩテストシステムにおいて、実装機の機能を選択実行してＬＳＩをテストするＬＳＩテスト方法を示すフローチャートである。
【００４１】
実装機の機能選択として、通話テストと音声認識テストを選択する例を説明する。図４に示すように、まず通話テスト実行を選択するか否かをプログラム実行時またはプログラムコンパイル時に選択する（ステップ４１）。通話テスト実行が選択された場合は、プログラムに従って、制御信号６と入出力信号７を制御して、通話テストを実行し（ステップ４２）、通話テスト実行が選択されない場合は次の音声認識テスト実行の選択（ステップ４３）に進む。
【００４２】
本ＬＳＩテスト方法によれば、通常電源立ち上げに秒単位の時間がかかり各機能も秒単位で動作するようなＬＳＩの実動作テストにおいて、必要な項目だけをテストすることができるため、テスト時間を短縮することができる。
【００４３】
図５は、前記実施の形態のＬＳＩテストシステムにおいて、入出力インターフェースあるいは実装機の一部または全ての出力信号をモニタして判定待ちし、期待したレスポンスが返り次第、次のテストに進むＬＳＩテスト方法を示すフローチャートである。
【００４４】
本ＬＳＩテスト方法について、通話テストを実施する例を説明する。図５に示すように、電話機から発信し（ステップ５１）、通話状態待ちをしているときに（ステップ５２）、入出力インターフェースまたは実装機の信号を常にモニタし、期待した状態との比較を繰り返す。期待する信号が出力され次第、判定はＰＡＳＳとなり（ステップ５３）次のテストに進む。
【００４５】
従来のテスト方法では、電話機からの発信後一定の時間待ちをして判定を１回行っていた。そのため、通話状態に入るのが最も遅い場合の待ち時間を設定しなければならず、テスト時間に無駄が生じていた。本ＬＳＩテスト方法によれば、発信してから通話状態に入るまでの時間がばらついても確実に最短時間で通話状態に入る瞬間を捕えることができる。
【００４６】
図６は、前記実施の形態のＬＳＩテストシステムにおいて、被試験ＬＳＩの再テストを行う際に、反応の遅い入出力インターフェースは自走したまま、それ以外の入出力インターフェースと実装機を制御して被試験ＬＳＩのテストを再実行するＬＳＩテスト方法を示すフローチャートである。
【００４７】
本ＬＳＩテスト方法について、通話テストを実施する例を説明する。図６に示すように、待ちうけ状態（ステップ６１）になった後に電話機から発信し（ステップ６２）、通話状態になったかを判定する（ステップ６３）。通話状態になった場合は（ステップ６２０：ＹＥＳ）、判定をＰＡＳＳにして（ステップ６４）、次のテストに進む。
【００４８】
通話状態にならない場合は（ステップ６３：ＮＯ）、入出力インターフェースの一部は自動的に待ちうけ状態に戻る。それ以外の入出力インターフェースと実装機に対しては、処理１を実施し（ステップ６５）、初回と異なるアルゴリズムで待ちうけ状態に設定して再テストを実行する。
【００４９】
従来の再テストにおいては、関連する入出力インターフェース、信号発生器、実装機を全てテスト前の状態に戻し、初回テストと同じアルゴリズムでテストを行っていた。本ＬＳＩテスト方法の方法によれば、反応時間のそれぞれ異なる入出力インターフェースを最も効率的に動作させてテストを実行することができ、時間あたりのスループットが向上し、テストコストを下げることができる。
【００５０】
【発明の効果】
以上のとおり、本発明によれば、固体アダプタ内の導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができる。その結果、実装機を動作させてテスト判定を行う際の電気的な問題が解決され、ＬＳＩテストパターンの不要な、テスト開発期間が短く安価なアナログデジタル混載システムＬＳＩ用のＬＳＩテストシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＬＳＩテストシステムの構成例を示す図。
【図２】本発明の一実施の形態において、可変電圧電源を備えるＬＳＩテストシステムの構成例を示す図。
【図３】実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うＬＳＩテスト方法を示すフローチャート。
【図４】実装機の機能を選択実行するＬＳＩテスト方法を示すフローチャート。
【図５】出力信号をモニタして応答待ちするＬＳＩテスト方法を示すフローチャート。
【図６】反応の遅い入出力インターフェースは自走したまま、それ以外の入出力インターフェースと実装機を制御してテストを再実行するＬＳＩテスト方法を示すフローチャート。
【符号の説明】
１ ＬＳＩ搬送機
２ 被試験ＬＳＩ
３ ＬＳＩソケット
４ 固体アダプタ
５ 導電体
６ 制御信号
７ 入出力信号
８ 実装機
９ 電源ライン
１０ ＬＳＩテスタ
１１ 入出力信号と制御信号の入出力インターフェース
１２ 制御判定プログラム
１３ 電源
１４ コンピュータ
２１ 可変電源
【発明の属する技術分野】
本発明は、アナログデジタル混載システムＬＳＩ用のＬＳＩテストシステムおよびＬＳＩテスト方法に関する。
【０００２】
【従来の技術】
従来、システムＬＳＩのテストの主流技術は、ＬＳＩの入出力信号をアナログ信号とデジタル信号に分け、シミュレータで作成したテストパターンを直接ＬＳＩに入力し、ＬＳＩの出力を期待値と比較照合してテストする手法である。アナログデジタル混在用のＬＳＩテスタも存在するが高価であり、一般のＬＳＩのテストには適用されていない。
【０００３】
シミュレーションは実時間に対して１０００倍以上の時間がかかり、テストパターン長も長大である。そのため複雑な動作をするＬＳＩのテストパターン作成には莫大な開発期間がかかる。その結果、長いテストパターン開発期間と高価なテスタを長いテスト時間をかけて行うテストコストの増加が、ＬＳＩの設計開発期間短縮やＬＳＩの価格低減の障害となっている。
【０００４】
一方、携帯電話用ＬＳＩはアナログ信号とデジタル信号とを同期させて入力しないと実動作しない構成になっている。出力信号も、アナログ信号とデジタル信号が混在しており、テスト判定においてもアナログ信号とデジタル信号を同時に判定しなければならない。また、初期画面の設定までに実時間で数秒の動作試験をする必要がある。しかも、テストコストを低く抑える必要がある。
【０００５】
そのため、携帯電話用ＬＳＩの実動作試験では、デジタル信号とアナログ信号に分かれている通常のＬＳＩテスタを用いてテストを行うことができず、また、単位時間あたりのテストコストが上がる高価なアナログデジタル混在用テスタ
を採用することもできない。
【０００６】
従来、テストパターン作成期間を減らす工夫として実装機を使用する方法がある。例えば、特許文献１に記載されている方法は、被試験ＬＳＩを実装機の入出力回路と制御回路に接続し、その接続点における被試験ＬＳＩの入出力信号をＬＳＩテスタに接続し、実装機を内蔵プログラムで動作させて被試験ＬＳＩのテストを行い、被試験ＬＳＩの入出力パターンをＬＳＩテスタのメモリに取り込み、この入出力パターンをテストパターンとして用いる方法である。
【０００７】
【特許文献１】
特開平４−１５５２７８号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の方法においてはいくつかの問題がある。まず、被試験ＬＳＩから実装機とＬＳＩテスタへ入出力信号を引き出す必要があるが、ＬＳＩの信号は実装機の信号に比べてバスラインなどの高速な信号が多くかつ本数も多く、ソケットに長配線をして接続すると信号が鈍ったりノイズが乗ったりすることにより、正しいテストが実行できなくなる恐れがある。
【０００９】
また、ＬＳＩテスタのメモリに取り込まれた被試験ＬＳＩの入出力パターンをテストパターンとして用いる場合に、メモリに取り込まれたデータはデジタルパターンであるため、デジタル信号とアナログ信号が混在する非同期動作のテストが実施できないという問題がある。
【００１０】
また、ＬＳＩテスタから実装機の動作を制御する方法が備えられていないため、実動作を電源立ち上げから逐次検証することしかできず、不必要なテストも行わなわなければならず、テストコストが上昇する恐れがある。実装機は内蔵プログラムで総合動作させているため、電源立ち上げにも秒単位の時間がかかり各機能も秒単位で動作し、テスト時間が長くなるという問題がある。
【００１１】
本発明はかかる従来の問題点を解決するものであり、アナログデジタル混載システムＬＳＩのテストにおいて、テストパターンの開発期間およびＬＳＩのテスト時間が短く、高価なアナログデジタル混在用テスタを必要としない安価なアナログデジタル混在ＬＳＩテストシステムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
請求項１のＬＳＩテストシステムは、被試験ＬＳＩを接続して動作する実装機と、被試験ＬＳＩを搭載するＬＳＩソケットと、１個または複数個の導電体を内蔵し前記ＬＳＩソケットを前記実装機に電気的に接続する固体アダプタと、制御信号および入出力信号からなる入出力インターフェースならびに電源ラインを介して前記実装機と接続されるＬＳＩテスタと、を備えるものである。
【００１３】
上記構成によれば、固体アダプタ内の導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができる。
【００１４】
また、ＬＳＩでなく実装機の動作を制御判定して、ＬＳＩのテスト判定を行うため、ＬＳＩのテストパターンを作成する必要が無く、アナログ信号とデジタル信号がともに実動作通りに同期をとって被試験ＬＳＩに供給され、かつ被試験ＬＳＩの出力が実装機経由でテスト判定され、ＬＳＩの出力信号をモニタする必要がないため、アナログデジタル混在ＬＳＩの実動作テストを容易に行うことができる。
【００１５】
請求項２のＬＳＩテストシステムは、請求項１記載のＬＳＩテストシステムにおいて、前記ＬＳＩテスタは実装機の電源電圧を可変するものである。
【００１６】
上記構成によれば、ＬＳＩテスタから実装機の電源電圧を可変制御することができるため、被試験ＬＳＩの実動作テストで電源電圧を可変してテストすることが容易になる。
【００１７】
請求項３のＬＳＩテスト方法は、請求項２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うものである。
【００１８】
上記構成によれば、例えば、ＬＳＩ搬送機のＬＳＩ吸着ミスによりＬＳＩソケットに被試験ＬＳＩが正しく装着されないことが発生しても、ＬＳＩから実装機に過電流が流れて実装機を破壊することを防ぐことができる。
【００１９】
請求項４のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、実装機の機能を選択実行するものである。
【００２０】
上記構成によれば、通常電源立ち上げに秒単位の時間がかかり各機能も秒単位で動作するようなＬＳＩの実動作テストにおいて、必要な項目だけをテストすることができるため、テスト時間を短縮することができる。
【００２１】
請求項５のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、入出力インターフェースと実装機の一部または全部の出力信号をモニタし、所期の応答待ちをするものである。
【００２２】
上記構成によれば、所期の応答を判定するテストの効率を上げることができ、例えば、発信してから通話状態に入るまでの時間がばらついても確実に最短時間で通話状態に入る瞬間を捕えることができる。
【００２３】
請求項６のＬＳＩテスト方法は、請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、被試験ＬＳＩの再テストを行う際に、反応の遅い入出力インターフェースは自走したまま、他の入出力インターフェースと実装機を制御して被試験ＬＳＩのテストを再実行するものである。
【００２４】
上記構成によれば、初回テストがＦＡＩＬとなり再テストする際に、反応の遅い入出力インターフェースは自走したまま他の入出力インターフェースと入出力インターフェースと実装機を制御して再テストをすることにより、反応時間のそれぞれ異なる入出力インターフェースを最も効率的に動作させてテストを実行することができ、時間あたりのスループットを向上させ、テストコストを下げることができる。
【００２５】
請求項７の接続アダプタは、ＬＳＩテスタに接続され、被試験ＬＳＩを接続して動作する実装機と前記被試験ＬＳＩを搭載するＬＳＩソケットとを１個または複数個の導電体で電気的に接続するように構成したことを特徴とする。
【００２６】
上記構成によれば、ＬＳＩソケットと実装機とを、固体アダプタに内蔵する導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができ、正しいＬＳＩテストを行うことができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は本発明の一実施の形態に係るＬＳＩテストシステムの構成例を示す図である。図１において、被試験ＬＳＩ２を搭載するためのＬＳＩソケット３は固体アダプタ４に内蔵する１個または複数個の導電体５により実装機８に電気的に接続され、実装機８とＬＳＩテスタ１０は制御信号６と入出力信号７と電源ライン９で接続され、テスト時にはＬＳＩソケット３および実装機８がＬＳＩ搬送機１に固定される。
【００２８】
ＬＳＩテスタ１０は、制御信号６と入出力信号７の入出力インターフェース１１、電源１３、入出力インターフェース１１と電源１３を制御しテスト判定を行う制御判定プログラム１２、プログラムとデータを記憶し制御判定プログラム１２を実行するコンピュータ１４を備える。ここでは制御信号６と入出力信号７は双方向信号とするが、これは単方向信号で構成されてもよい。
【００２９】
このＬＳＩテスタ１０は、入出力インターフェース１１と電源１３とコンピュータ１４を内蔵する一体型ＬＳＩテスタであるか、または、入出力インターフェースである、出力信号を発生する信号発生器、入力信号を測定する信号測定器、電源、コンピュータのうち一部または全てが個別のユニットで、これらが接続されて構成されたＬＳＩテスタであるか、のいずれであってもよい。
【００３０】
ＬＳＩのテスト時には、ＬＳＩ搬送機１が被試験ＬＳＩ２を吸着してＬＳＩソケット３まで運搬しＬＳＩソケット３に装着する。次に、ＬＳＩテスタ１０が制御判定プログラム１２に従い、電源ライン９を通して実装機８に電源電圧を供給する。
【００３１】
さらに、ＬＳＩテスタ１０が制御判定プログラム１２に従い、制御データおよび入力データを作成し、これを制御信号６と入出力信号７として入出力インターフェース１１から実装機８に送る。実装機８からは固体アダプタ４とＬＳＩソケット３を通して被試験ＬＳＩ２に信号が入力される。
【００３２】
被試験ＬＳＩ２が出力する信号はＬＳＩソケット３と固体アダプタ４を通して実装機８が捕捉し、制御信号６と入出力信号７を入出力インターフェース１１を通してＬＳＩテスタ１０に送る。これを制御データと出力データとして制御判定プログラム１２がテスト判定を行い、テストシークエンスを次に進める。
【００３３】
以上のように、本実施の形態では被試験ＬＳＩの入出力信号をＬＳＩテスタへ引き出す必要が無く、被試験ＬＳＩと実装機の接続においても、従来はＬＳＩソケットに長配線をして接続していたのに対して、本実施の形態では形状の固定した固体アダプタ内の導電体で電気接続するため、被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができる。
【００３４】
その結果、長配線によるノイズや信号の鈍りを抑えることができ、ますますピンピッチ狭くなる傾向にあるＬＳＩと実装機との接続加工も容易になる。また、ＬＳＩテストシステムを複数台製作した場合も、同じ特性の固体アダプタを簡単に複製することができるため、複数台のＬＳＩテストシステムの調整が容易になる。
【００３５】
また、ＬＳＩでなく実装機の動作を制御判定して、ＬＳＩのテスト判定を行うため、ＬＳＩのテストパターンを作成する必要が無く、アナログ信号とデジタル信号がともに実動作通りに同期をとって被試験ＬＳＩに供給され、被試験ＬＳＩの出力が実装機経由でテスト判定され、ＬＳＩの出力信号をモニタする必要がないため、アナログデジタル混在ＬＳＩの実動作テストを簡単に行うことができる。
【００３６】
図２は、上記実施の形態のＬＳＩテストシステムにおいて、電源１３の代わりに実装機の電源電圧を可変にする電源２１を備えるＬＳＩテストシステムの構成例を示す図である。本実施例によれば、ＬＳＩテスタで電源２１の電圧を可変制御することができるため、被試験ＬＳＩの実動作テストで電源電圧を可変してテストすることが容易になる。
【００３７】
図３は、前記実施の形態のＬＳＩテストシステムにおいて、図２に示す実装機の電源電圧を可変制御する機能を使用し、実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うＬＳＩテスト方法を示すフローチャートである。
【００３８】
図３に示すＬＳＩテスト方法においては、電源電圧をコンタクトテスト電圧に設定し（ステップ３１）、電源を投入し（ステップ３２）、コンタクトテストを実行し（ステップ３３）、テスト結果を判定し（ステップ３４）、判定がＰＡＳＳならば実動作テストの実行を開始し（ステップ３５）、ＦＡＩＬならば被試験ＬＳＩのテストを終了する（ステップ３６）。
【００３９】
本ＬＳＩテスト方法によれば、ＬＳＩ搬送機のＬＳＩ吸着ミスによりＬＳＩソケットに被試験ＬＳＩが正しく装着されないことが発生しても、ＬＳＩから実装機に過電流が流れて実装機を破壊することを防ぐことができる。
【００４０】
図４は、前記実施の形態のＬＳＩテストシステムにおいて、実装機の機能を選択実行してＬＳＩをテストするＬＳＩテスト方法を示すフローチャートである。
【００４１】
実装機の機能選択として、通話テストと音声認識テストを選択する例を説明する。図４に示すように、まず通話テスト実行を選択するか否かをプログラム実行時またはプログラムコンパイル時に選択する（ステップ４１）。通話テスト実行が選択された場合は、プログラムに従って、制御信号６と入出力信号７を制御して、通話テストを実行し（ステップ４２）、通話テスト実行が選択されない場合は次の音声認識テスト実行の選択（ステップ４３）に進む。
【００４２】
本ＬＳＩテスト方法によれば、通常電源立ち上げに秒単位の時間がかかり各機能も秒単位で動作するようなＬＳＩの実動作テストにおいて、必要な項目だけをテストすることができるため、テスト時間を短縮することができる。
【００４３】
図５は、前記実施の形態のＬＳＩテストシステムにおいて、入出力インターフェースあるいは実装機の一部または全ての出力信号をモニタして判定待ちし、期待したレスポンスが返り次第、次のテストに進むＬＳＩテスト方法を示すフローチャートである。
【００４４】
本ＬＳＩテスト方法について、通話テストを実施する例を説明する。図５に示すように、電話機から発信し（ステップ５１）、通話状態待ちをしているときに（ステップ５２）、入出力インターフェースまたは実装機の信号を常にモニタし、期待した状態との比較を繰り返す。期待する信号が出力され次第、判定はＰＡＳＳとなり（ステップ５３）次のテストに進む。
【００４５】
従来のテスト方法では、電話機からの発信後一定の時間待ちをして判定を１回行っていた。そのため、通話状態に入るのが最も遅い場合の待ち時間を設定しなければならず、テスト時間に無駄が生じていた。本ＬＳＩテスト方法によれば、発信してから通話状態に入るまでの時間がばらついても確実に最短時間で通話状態に入る瞬間を捕えることができる。
【００４６】
図６は、前記実施の形態のＬＳＩテストシステムにおいて、被試験ＬＳＩの再テストを行う際に、反応の遅い入出力インターフェースは自走したまま、それ以外の入出力インターフェースと実装機を制御して被試験ＬＳＩのテストを再実行するＬＳＩテスト方法を示すフローチャートである。
【００４７】
本ＬＳＩテスト方法について、通話テストを実施する例を説明する。図６に示すように、待ちうけ状態（ステップ６１）になった後に電話機から発信し（ステップ６２）、通話状態になったかを判定する（ステップ６３）。通話状態になった場合は（ステップ６２０：ＹＥＳ）、判定をＰＡＳＳにして（ステップ６４）、次のテストに進む。
【００４８】
通話状態にならない場合は（ステップ６３：ＮＯ）、入出力インターフェースの一部は自動的に待ちうけ状態に戻る。それ以外の入出力インターフェースと実装機に対しては、処理１を実施し（ステップ６５）、初回と異なるアルゴリズムで待ちうけ状態に設定して再テストを実行する。
【００４９】
従来の再テストにおいては、関連する入出力インターフェース、信号発生器、実装機を全てテスト前の状態に戻し、初回テストと同じアルゴリズムでテストを行っていた。本ＬＳＩテスト方法の方法によれば、反応時間のそれぞれ異なる入出力インターフェースを最も効率的に動作させてテストを実行することができ、時間あたりのスループットが向上し、テストコストを下げることができる。
【００５０】
【発明の効果】
以上のとおり、本発明によれば、固体アダプタ内の導電体で電気接続することにより被試験ＬＳＩと実装機間の導電体の長さを最短にでき、導電体間の間隔も狭くすることができため、長配線によるノイズや信号の鈍りを抑えることができる。その結果、実装機を動作させてテスト判定を行う際の電気的な問題が解決され、ＬＳＩテストパターンの不要な、テスト開発期間が短く安価なアナログデジタル混載システムＬＳＩ用のＬＳＩテストシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係るＬＳＩテストシステムの構成例を示す図。
【図２】本発明の一実施の形態において、可変電圧電源を備えるＬＳＩテストシステムの構成例を示す図。
【図３】実装機の電源電圧を下げて被試験ＬＳＩと実装機の電気的コンタクトチェックを行うＬＳＩテスト方法を示すフローチャート。
【図４】実装機の機能を選択実行するＬＳＩテスト方法を示すフローチャート。
【図５】出力信号をモニタして応答待ちするＬＳＩテスト方法を示すフローチャート。
【図６】反応の遅い入出力インターフェースは自走したまま、それ以外の入出力インターフェースと実装機を制御してテストを再実行するＬＳＩテスト方法を示すフローチャート。
【符号の説明】
１ ＬＳＩ搬送機
２ 被試験ＬＳＩ
３ ＬＳＩソケット
４ 固体アダプタ
５ 導電体
６ 制御信号
７ 入出力信号
８ 実装機
９ 電源ライン
１０ ＬＳＩテスタ
１１ 入出力信号と制御信号の入出力インターフェース
１２ 制御判定プログラム
１３ 電源
１４ コンピュータ
２１ 可変電源
Claims (7)
- 被試験ＬＳＩを接続して動作する実装機と、
前記被試験ＬＳＩを搭載するＬＳＩソケットと、
１個または複数個の導電体を内蔵し前記ＬＳＩソケットを前記実装機に電気的に接続する固体アダプタと、
制御信号および入出力信号からなる入出力インターフェースならびに電源ラインを介して前記実装機と接続されるＬＳＩテスタと、
を備えるＬＳＩテストシステム。 - 前記ＬＳＩテスタは前記実装機の電源電圧を可変する請求項１記載のＬＳＩテストシステム。
- 請求項２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、前記実装機の電源電圧を下げて前記被試験ＬＳＩと前記実装機の電気的コンタクトチェックを行うＬＳＩテスト方法。
- 請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、前記実装機の機能を選択実行するＬＳＩテスト方法。
- 請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、前記入出力インターフェースと前記実装機の一部または全部の出力信号をモニタし、所期の応答待ちをするＬＳＩテスト方法。
- 請求項１または２記載のＬＳＩテストシステムにおけるＬＳＩテスト方法において、前記被試験ＬＳＩの再テストを行う際に、反応の遅い前記入出力インターフェースは自走したまま、他の前記入出力インターフェースと前記実装機を制御して前記被試験ＬＳＩのテストを再実行するＬＳＩテスト方法。
- ＬＳＩテスタに接続され、被試験ＬＳＩを接続して動作する実装機と前記被試験ＬＳＩを搭載するＬＳＩソケットとを１個または複数個の導電体で電気的に接続するように構成したことを特徴とする接続アダプタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017576A JP2004226366A (ja) | 2003-01-27 | 2003-01-27 | Ｌｓｉテストシステムおよびｌｓｉテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003017576A JP2004226366A (ja) | 2003-01-27 | 2003-01-27 | Ｌｓｉテストシステムおよびｌｓｉテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004226366A true JP2004226366A (ja) | 2004-08-12 |
Family
ID=32904699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003017576A Pending JP2004226366A (ja) | 2003-01-27 | 2003-01-27 | Ｌｓｉテストシステムおよびｌｓｉテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004226366A (ja) |
-
2003
- 2003-01-27 JP JP2003017576A patent/JP2004226366A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4124345B2 (ja) | 試験装置 | |
| EP1876458B1 (en) | Diagnosis program, switching program, test device, and diagnosis method | |
| US8362791B2 (en) | Test apparatus additional module and test method | |
| JPWO2006019082A1 (ja) | 試験装置、コンフィグレーション方法、及びデバイスインターフェース | |
| US6966019B2 (en) | Instrument initiated communication for automatic test equipment | |
| US8509057B2 (en) | Communication system, test apparatus, communication apparatus, communication method and test method | |
| CN110824337A (zh) | 一种soc芯片高温测试的方法和装置 | |
| US20110057663A1 (en) | Test apparatus synchronous module and synchronous method | |
| SE512916C2 (sv) | Metod och anordning för feldetektering i digitalt system | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试系统及方法 | |
| KR20090028889A (ko) | 테스트 보드, 테스트 시스템 및 테스트 방법 | |
| JP2004226366A (ja) | Ｌｓｉテストシステムおよびｌｓｉテスト方法 | |
| US11953550B2 (en) | Server JTAG component adaptive interconnection system and method | |
| CN107193705B (zh) | 一种芯片调试方法及装置 | |
| JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
| US7587642B2 (en) | System and method for performing concurrent mixed signal testing on a single processor | |
| JP2002005999A (ja) | 半導体試験装置 | |
| RU41522U1 (ru) | Устройство для определения вида неисправностей в микропроцессорной технике | |
| CN113341295B (zh) | 一种测试治具和测试系统 | |
| CN100362491C (zh) | 检测系统及方法 | |
| KR20070099770A (ko) | 암코아 내장 프로세서의 테스트 장치 | |
| JP2004144717A (ja) | Ｒａｍのテスト回路 | |
| JP2002131380A (ja) | 半導体試験装置、半導体試験システム、及び半導体装置の試験方法 | |
| JP3574103B2 (ja) | 集積回路およびそのテスト方法 | |
| JPH1019984A (ja) | 半導体装置の試験方法及び試験装置 |