JP2004214398A - Method of manufacturing semiconductor wafer - Google Patents

Method of manufacturing semiconductor wafer Download PDF

Info

Publication number
JP2004214398A
JP2004214398A JP2002381894A JP2002381894A JP2004214398A JP 2004214398 A JP2004214398 A JP 2004214398A JP 2002381894 A JP2002381894 A JP 2002381894A JP 2002381894 A JP2002381894 A JP 2002381894A JP 2004214398 A JP2004214398 A JP 2004214398A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
protective film
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002381894A
Other languages
Japanese (ja)
Inventor
Tadayoshi Mizuno
忠良 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Priority to JP2002381894A priority Critical patent/JP2004214398A/en
Publication of JP2004214398A publication Critical patent/JP2004214398A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor wafer by which a damage hardly occurs at the outer periphery part of a semiconductor wafer due to contact of a wafer holding hole with an inner peripheral wall in the case of wafer flat work. <P>SOLUTION: On the outermost peripheral surface of a silicon wafer W, a protective coat Wa is formed. Thus, even when the outermost peripheral surface of the silicon wafer W is brought into contact with the inner peripheral wall of the wafer holding hole 12 during wrapping, what the outermost peripheral surface actually brought into contact with is the protective coat Wa. Thus, the damage due to wearing hardly occurs at the outer periphery part of a semiconductor wafer. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
この発明は半導体ウェーハの製造方法、例えばラップ時、ラップキャリアのウェーハ保持孔の内壁との接触によって半導体ウェーハの外周部に発生する損傷を防ぐ半導体ウェーハの製造方法に関する。
【0002】
【従来の技術】
従来の標準的な半導体ウェーハの加工プロセスを、図5を参照して説明する。
まず、スライス工程(S501)で、ブロック切断されたインゴットからシリコンウェーハをスライスする。次の面取り工程(S502)では、シリコンウェーハの外周部に面取り加工を施す。その後のラップ工程(S503)では、上下1対のラップ定盤を有するラッピング装置により、アルミナ砥粒と分散剤と水の混合物であるラップ液が供給され、シリコンウェーハの表裏両面がラッピングされる。ここでは、ウェーハ表裏両面で40〜80μm程度の取り代を有する加工となる。
【0003】
続いて、シリコンウェーハを所定のエッチング液(混酸またはアルカリ+混酸)に浸漬し、そのラップ加工での歪み、面取り工程での歪みなどを除去する(S504)。この場合、通常、片面で10〜20μm、両面で20〜40μmをエッチングする。
次のPCR(Polishing Corner Rounding)工程(S505)では、シリコンウェーハの表裏両面がチャックに吸着された状態でウェーハ外周部にPCR加工が施される。PCR加工では、面取り面が研磨布により鏡面仕上げされる。
【0004】
続く1次研磨工程(S506)では、片面研磨装置を用いて、シリコンウェーハの表面を1次研磨する。このとき、シリコンウェーハの表面が10μm程度研磨される。これにより、エッチング後のシリコンウェーハの凹凸を除去し、平坦度を向上させる。
その後の仕上げ研磨工程(S507)では、片面研磨装置を用いて、1μm以下の研磨量でウェーハ表面(デバイス形成面)が仕上げ研磨される。そして、最終洗浄、検査が施されて受注先のデバイスメーカへ出荷される。
【0005】
ここで、図6および図7を参照して、ラッピング装置によるラッピング工程を具体的に説明する。
図6は、従来手段に係るラッピング装置の模式的な平面図である。図7は、図6のS7−S7線で切断した状態を示すその拡大断面図である。
従来のラッピング装置100は、キャリア(ウェーハ保持板)101にウェーハ保持孔102を複数個形成し、各ウェーハ保持孔102内にシリコンウェーハWを保持する。そして、その上方からアルミナ砥粒を含むラップ液をシリコンウェーハWに供給し、各シリコンウェーハWの表裏面を同時にラップする。
すなわち、回転自在に設けた太陽ギヤ110とインターナルギヤ111との間に、外周部に外ギヤ103を有するキャリア101を自転自在かつ公転自在に設け、キャリア101に保持されたシリコンウェーハWの表裏両面(上下面)を、上定盤106と下定盤107とにより押圧・摺接することでラップしていた。
【0006】
【発明が解決しようとする課題】
しかしながら、このような従来のラップ方法によれば、シリコンウェーハWをウェーハ保持孔102に保持した際、キャリア101のウェーハ保持孔102の内周壁と、シリコンウェーハWの外周部との間に若干の隙間が現出する。そのため、両面研磨中、シリコンウェーハWの最外周部が、キャリア101の内周壁と接触し、擦れを起こしてシリコンウェーハWの最外周部を傷つけるおそれがあった。
【0007】
そこで、発明者は、鋭意研究の結果、半導体ウェーハの最外周面を保護膜により保護すれば、ラップなどの平坦化加工にあって、実際にウェーハ保持孔の内周壁に接触するのは保護膜となる。その結果、ウェーハ最外周部に擦れによる損傷が発生し難くなることを知見し、この発明を完成させた。
【0008】
【発明の目的】
この発明は、半導体ウェーハの平坦化加工において、ウェーハ保持孔の内周壁との接触により半導体ウェーハの外周部に損傷が発生し難い半導体ウェーハの製造方法を提供することを、その目的としている。
【0009】
【課題を解決するための手段】
請求項1に記載の発明は、面取りされた半導体ウェーハの少なくとも最外周面に保護膜を形成する保護膜形成工程と、この保護膜を有する半導体ウェーハをウェーハ保持板に形成されたウェーハ保持孔に保持し、この半導体ウェーハを平坦化加工するウェーハ平坦化工程と、この平坦化加工後の半導体ウェーハから、上記保護膜を除去する保護膜除去工程とを備えた半導体ウェーハの製造方法である。
【0010】
半導体ウェーハとしてはシリコンウェーハ、ガリウム砒素ウェーハなどを使用することができる。
半導体ウェーハの露出面上での保護膜の形成範囲は、ウェーハ最外周面だけでもよい。または、半導体ウェーハの外周面(面取り面)だけでもよい。これは、例えばラップキャリアは使用するにつれて面取り形状に倣うので、その内壁面形状が崩れる。したがって、この面取り面を保護するには面取り面を保護膜により保護することが効果的である。さらには、半導体ウェーハの露出面の全体でもよい。なお、ここでいうウェーハ最外周面とは、半導体ウェーハの外周面(面取り面)のうち、最も外方に突出した部分である。
半導体ウェーハの平坦化加工としては、例えば、上下のラップ定盤によりウェーハ保持板のウェーハ保持孔に保持された半導体ウェーハの表裏両面を同時にラッピングするラップ加工が挙げられる。その他、上下の研削砥石により、ウェーハ保持孔に保持された半導体ウェーハの表裏両面を同時に研削する両頭研削加工がある。さらには、上下の研磨布によりウェーハ保持孔に保持された半導体ウェーハの表裏両面を同時に研磨する両面研磨が挙げられる。
【0011】
要は、各種のウェーハ平坦化加工にあって、ウェーハ保持孔を有するウェーハ保持板を具備した装置による平坦化加工であれば全て含まれる。このウェーハ保持板を備えたウェーハ平坦化加工装置とは、例えば遊星歯車構造を有する各種の平坦化加工装置を採用することができる。また、上定盤および下定盤の間に、ウェーハ保持板に形成されたウェーハ保持孔内の半導体ウェーハが、その対応するウェーハ保持孔内で旋回させられる、ウェーハ保持板の自転を伴わない円運動を行う無サンギヤ式の平坦化加工装置などでもよい。
保護膜の厚さは、保護膜の素材に応じて適宜選択される。例えば、保護膜がワックスの場合には1〜10μm、保護膜がシリコン酸化膜の場合には0.05〜0.1μmである。
【0012】
保護膜の形成方法は限定されない。例えば、ワックス製の保護膜および樹脂製の保護膜の場合には、半導体ウェーハをペースト状のワックスまたはペースト状の樹脂に浸漬する。または、半導体ウェーハに、ワックスまたは樹脂を刷毛塗りしてもよい。一方、保護膜がシリコン酸化膜の場合には、半導体ウェーハを熱酸化炉に挿入し、例えば酸素ガスの雰囲気下で所定条件の熱処理を行う。また、保護膜が窒化シリコン膜の場合には、酸素ガスに代えて、この熱酸化炉内に窒素ガスを供給する。
また、保護膜の除去方法は保護膜の素材に応じて異なる。例えば、ワックス製の保護膜の場合には、オゾン水、ワックス除去専用洗浄剤、またはアルカリ(NaOH,KOH,NHOH)と過酸化水素水との混合液などを使用する。また、酸化シリコン製の保護膜の場合には、例えばHF溶液を使用する。さらに、窒化シリコン製の保護膜の除去には、HF溶液などを使用する。
【0013】
請求項2に記載の発明は、上記保護膜の素材が、ワックス、樹脂、二酸化シリコン、窒化シリコンのうちのいずれか1つである請求項1に記載の半導体ウェーハの製造方法である。
【0014】
請求項3に記載の発明は、上記半導体ウェーハの平坦化加工が、ラップ、両面研削、両面研磨のうちのいずれか1つである請求項1に記載の半導体ウェーハの製造方法である。
【0015】
【作用】
この発明によれば、半導体ウェーハの最外周面に保護膜を形成する。これにより、半導体ウェーハの平坦化加工にあって、仮に半導体ウェーハの最外周部がウェーハ保持孔の内周壁に接触したとしても、接触するのは保護膜となる。これにより、ウェーハ最外周部に擦れによる損傷が発生し難い。
【0016】
【発明の実施の形態】
以下、この発明の実施例を図面を参照して説明する。
図1は、この発明の第1の実施例に係る半導体ウェーハの製造方法を示すフローシートである。図2は、この発明の第1の実施例に係る半導体ウェーハの製造方法におけるラップ装置の要部拡大断面図である。
図1に示すように、第1の実施例にあっては、スライス、面取り、ワックス塗布、ラップ、ワックス除去、エッチング、PCR、1次研磨、仕上げ研磨、洗浄の各工程を経て、表面が鏡面仕上げされたシリコンウェーハが作製される。以下、各工程を詳細に説明する。
CZ法により引き上げられたシリコンインゴットは、スライス工程(S101)で、厚さ860μm程度の8インチのシリコンウェーハにスライスされる。
次に、このスライスドウェーハは、面取り工程(S102)で、その外周部が#600のメタル面取り用砥石により、所定の形状に面取りされる。これにより、シリコンウェーハの外周部は、所定の丸みを帯びた形状(例えばMOS型の面取り形状)に成形される。
【0017】
続いて、面取り後のシリコンウェーハの露出面の全体にワックスを塗布する(S103)。具体的には、ワックス槽に貯留された液状のワックス中に、シリコンウェーハを浸漬する。引き上げ後、これを所定の乾燥装置に所定時間だけ装入して乾燥させる。これにより、シリコンウェーハの露出面全体に5〜10μmのワックス製の保護膜が形成される。使用するワックスは、例えば(株)日化精工製「AC−05429」,「MA]などである。なお、ワックスの種類に応じてその塗布する厚さ、浸漬時間が異なる。
その後、ワックスが塗布されたシリコンウェーハがラッピングされる(S104)。
図2にラッピング装置10を示す。このラッピング装置10は、キャリアプレート(ウェーハ保持板)11に複数形成されたウェーハ保持孔12にシリコンウェーハWを保持し、その上方から所定のラップ液を供給しながら、ウェーハの表裏両面を同時にラッピングする構成である。
すなわち、回転自在に設けた太陽ギヤ20とインターナルギヤ21との間に、外周部に外ギヤ13を有するキャリアプレート11を自転および公転自在に設け、キャリアプレート11に保持されたシリコンウェーハWの表裏両面(上下面)を、その上方からアルミナ砥粒と分散剤と水の混合物であるラップ液を供給しながら、両ラップ作用面に格子状のラップ溝を有する上側ラップ定盤16と下側ラップ定盤17とにより押圧・摺接することで、シリコンウェーハWをラッピングする。
【0018】
このラップ時には、シリコンウェーハWの面取り面が、キャリアプレート11のウェーハ保持孔12の内周壁に接触し、擦れを起こしてシリコンウェーハWの最外周部を傷つける懸念がある。しかしながら、シリコンウェーハWの露出面全体にはワックス製の保護膜Waが形成されている。そのため、ウェーハ平坦化加工(ラップ)中、シリコンウェーハWの最外周部がウェーハ保持孔12の内周壁に接触しても、実際に接触するのは保護膜Waとなる。この加工中、保護膜Waは削られるが、シリコンウェーハまで削られることはない。これにより、シリコンウェーハWの最外周部に擦れによる損傷が発生し難くなる。また、ウェーハの表裏両面に形成された保護膜Waの部分は、ラッピング中に除去される。
【0019】
次いで、このラップ後、ウェーハ外周面などに残存した保護膜Waを除去する(S105)。具体的には、ラップ後のシリコンウェーハWを、ワックス除去専用洗剤またはアルカリ(NaOH,KOH,NHOH)と過酸化水素水混合液、または高濃度オゾン水で除去する。硫酸と酸化剤(過酸化水素水,オゾン水)との混合液も使用可能である。これにより、ラップ後のシリコンウェーハWの露出面に残存する保護膜Waが溶け、除去される。
次に、保護膜Waが除去されたラップ後のシリコンウェーハWをエッチングする(S106)。具体的には、フッ酸と硝酸とを混合した混酸液(常温〜50℃)中に、シリコンウェーハWを所定時間だけ浸漬する。これにより、シリコンウェーハWの面取りおよびラップの各工程でのダメージが除去される。
【0020】
次に、エッチング後のシリコンウェーハWの外周部をPCR加工する(S107)。ここでは、公知のPCR加工装置が用いられる。すなわち、円筒形状の研磨布をモータ回転させる装置が採用される。モータによりこの研磨布を回転し、研磨剤の供給下、この回転中の研磨布の外周面にシリコンウェーハWの外周面を接触させる。これにより、ウェーハ外周面が鏡面仕上げされる。その際、シリコンウェーハWは、保持板にその片面だけが吸着・保持されている。吸着源は、この保持板にホースなどを介して接続される負圧発生装置である。なお、このPCR加工を行うことで、上記ウェーハ最外周部に残存した擦れによる損傷が除去される。
【0021】
その後、PCR加工後のシリコンウェーハWの表面を片面研磨装置により1次研磨する(S108)。具体的には、研磨ヘッドに保持されたキャリア下面にシリコンウェーハWをワックス貼着し、遊離砥粒を含むスラリーを供給しながら、不織布にウレタン樹脂を含浸・硬化させた研磨布に押し付けて研磨する。
次に、シリコンウェーハWの表面に仕上げ研磨が施される(S109)。公知の仕上げ研磨装置が用いられる。このとき、仕上げ研磨用の不織布を使用する。研磨量は、0.1〜2μm程度である。
次に、シリコンウェーハWの仕上げ洗浄を行う(S110)。この洗浄は、SC−1液とSC−2液との2種類の洗浄液をベースとしたRCA洗浄である。
【0022】
次に、図3を参照して、この発明の第2の実施例を説明する。図3は、この発明の第2の実施例に係る半導体ウェーハの製造方法のフローシートである。
この第2の実施例は、シリコンウェーハWの保護膜Waとして、第1の実施例で用いられたワックスに代え、シリコン酸化膜を採用した例である。
図3に示すように、この第2の実施例では、スライス(S301)、面取り(S302)、酸化膜形成(S303)、ラップ(S304)、酸化膜除去(S305)、エッチング(S306)、PCR(S307)、1次研磨(S308)、仕上げ研磨(S309)、洗浄(S310)の各工程を経て、表面が鏡面仕上げされたシリコンウェーハWが作製される。
【0023】
酸化膜形成工程では、面取り後のシリコンウェーハWの露出面の全体にシリコン酸化膜製の保護膜Waが形成される。具体的には、シリコンウェーハWを熱酸化炉に挿入し、酸素ガスの雰囲気下で1100℃で所定時間の酸化熱処理を行う。
一方、保護膜Waの除去工程では、ラップ後のシリコンウェーハWをHF洗浄液(23〜50℃)に所定時間だけ浸漬し、ラップ後のシリコンウェーハWの露出面に残存した保護膜Waを除去する。
その他の構成、作用および効果は、第1の実施例と同じであるので、説明を省略する。
【0024】
次に、図4を参照して、この発明の第3の実施例を説明する。図4は、この発明の第3の実施例に係る半導体ウェーハの製造方法のフローシートである。
この第3の実施例は、ラップ工程ではなく、面取り後の両面研削工程において、ウェーハ最外周面の損傷を防止するようにした例である。
図4に示すように、この第3の実施例では、スライス(S401)、面取り(S402)、ワックス塗布(403)、両面研削(S404)、ラップ(S405)、ワックス除去(S406)、エッチング(S407)、PCR(S408)、1次研磨(S409)、仕上げ研磨(S410)、洗浄(S411)の各工程を経て、表面が鏡面仕上げされたシリコンウェーハWが作製される。
【0025】
両面研削工程では、例えば上下に配置した2個の#400のレジノイド研削砥石を用いてシリコンウェーハWの表裏両面を同時に研削する。
この両面研削の前工程で、面取り後のウェーハWの露出面にワックス製の保護膜Waを形成し、両面研削およびラッピングの後、ワックス除去液により保護膜Waの残存部分を除去する。ラップ工程でも、そのワックスによりウェーハ面取り面が保護される。
その他の構成、作用および効果は、第1の実施例と同じであるので、説明を省略する。
【0026】
【発明の効果】
この発明によれば、ウェーハの最外周面に保護膜を形成したので、半導体ウェーハの平坦化加工中、半導体ウェーハの最外周部がウェーハ保持孔の内周壁に接触しても、ウェーハ最外周部(または面取り部)に擦れによる損傷が発生し難い。
【図面の簡単な説明】
【図1】この発明の第1の実施例に係る半導体ウェーハの製造方法を示すフローシートである。
【図2】この発明の第1の実施例に係る半導体ウェーハの製造方法におけるラップ装置の要部拡大断面図である。
【図3】この発明の第2の実施例に係る半導体ウェーハの製造方法のフローシートである。
【図4】この発明の第3の実施例に係る半導体ウェーハの製造方法のフローシートである。
【図5】従来手段に係る半導体ウェーハの製造方法を示すフローシートである。
【図6】従来手段に係る半導体ウェーハの製造方法で利用されるラップ装置の模式的な平面図である。
【図7】図6のS7−S7線によって切断した拡大断面図である。
【符号の説明】
10 ラッピング装置、
11 キャリアプレート(ウェーハ保持板)、
12 ウェーハ保持孔、
W シリコンウェーハ(半導体ウェーハ)、
Wa 保護膜。
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor wafer, for example, a method for manufacturing a semiconductor wafer for preventing damage generated on an outer peripheral portion of a semiconductor wafer due to contact with an inner wall of a wafer holding hole of a lap carrier during lapping.
[0002]
[Prior art]
A conventional standard semiconductor wafer processing process will be described with reference to FIG.
First, in a slicing step (S501), a silicon wafer is sliced from a block-cut ingot. In the next chamfering step (S502), the outer peripheral portion of the silicon wafer is chamfered. In the subsequent lapping step (S503), a lapping liquid having a mixture of alumina abrasive grains, a dispersant, and water is supplied by a lapping device having a pair of upper and lower lapping plates, and the front and back surfaces of the silicon wafer are wrapped. Here, the processing has a margin of about 40 to 80 μm on both sides of the wafer.
[0003]
Subsequently, the silicon wafer is immersed in a predetermined etching solution (mixed acid or alkali + mixed acid) to remove distortion in the lapping process, distortion in the chamfering step, and the like (S504). In this case, usually, one side is etched at 10 to 20 μm, and both sides are etched at 20 to 40 μm.
In the next PCR (Polishing Corner Rounding) step (S505), the outer peripheral portion of the silicon wafer is subjected to PCR processing in a state where the front and back surfaces of the silicon wafer are attracted to the chuck. In the PCR processing, the chamfered surface is mirror-finished with a polishing cloth.
[0004]
In the subsequent primary polishing step (S506), the surface of the silicon wafer is primarily polished using a single-side polishing apparatus. At this time, the surface of the silicon wafer is polished by about 10 μm. Thereby, the unevenness of the silicon wafer after the etching is removed, and the flatness is improved.
In the subsequent polishing step (S507), the wafer surface (device forming surface) is polished with a polishing amount of 1 μm or less using a single-side polishing apparatus. Then, they are subjected to final cleaning and inspection, and are shipped to a device maker of an order receiving party.
[0005]
Here, the lapping process by the lapping device will be specifically described with reference to FIGS.
FIG. 6 is a schematic plan view of a lapping device according to a conventional means. FIG. 7 is an enlarged cross-sectional view showing a state cut along the line S7-S7 in FIG.
The conventional lapping apparatus 100 forms a plurality of wafer holding holes 102 in a carrier (wafer holding plate) 101 and holds a silicon wafer W in each wafer holding hole 102. Then, a lapping liquid containing alumina abrasive grains is supplied to the silicon wafer W from above, and the front and back surfaces of each silicon wafer W are simultaneously wrapped.
That is, a carrier 101 having an outer gear 103 on its outer periphery is rotatably and revolvably provided between a rotatable sun gear 110 and an internal gear 111, and the front and back of a silicon wafer W held by the carrier 101. Both surfaces (upper and lower surfaces) are wrapped by being pressed and slid by the upper surface plate 106 and the lower surface plate 107.
[0006]
[Problems to be solved by the invention]
However, according to such a conventional lapping method, when the silicon wafer W is held in the wafer holding hole 102, there is a slight gap between the inner peripheral wall of the wafer holding hole 102 of the carrier 101 and the outer peripheral portion of the silicon wafer W. A gap appears. Therefore, during double-side polishing, the outermost peripheral portion of the silicon wafer W may come into contact with the inner peripheral wall of the carrier 101, causing rubbing and damaging the outermost peripheral portion of the silicon wafer W.
[0007]
Therefore, as a result of intensive research, if the outermost peripheral surface of the semiconductor wafer is protected by a protective film, the protective film does not actually contact the inner peripheral wall of the wafer holding hole in flattening processing such as wrapping. It becomes. As a result, they have found that the outermost peripheral portion of the wafer is less likely to be damaged by rubbing, and have completed the present invention.
[0008]
[Object of the invention]
An object of the present invention is to provide a method of manufacturing a semiconductor wafer in which the outer peripheral portion of the semiconductor wafer is less likely to be damaged due to contact with the inner peripheral wall of the wafer holding hole in the flattening process of the semiconductor wafer.
[0009]
[Means for Solving the Problems]
According to a first aspect of the present invention, there is provided a protective film forming step of forming a protective film on at least the outermost peripheral surface of a chamfered semiconductor wafer, and the semiconductor wafer having the protective film is inserted into a wafer holding hole formed in a wafer holding plate. A semiconductor wafer manufacturing method comprising: a wafer flattening step of holding and flattening the semiconductor wafer; and a protective film removing step of removing the protective film from the flattened semiconductor wafer.
[0010]
As the semiconductor wafer, a silicon wafer, a gallium arsenide wafer, or the like can be used.
The formation range of the protective film on the exposed surface of the semiconductor wafer may be only the outermost peripheral surface of the wafer. Alternatively, only the outer peripheral surface (chamfered surface) of the semiconductor wafer may be used. This is because, for example, the lap carrier follows the chamfered shape as it is used, so that the inner wall surface shape is broken. Therefore, in order to protect the chamfered surface, it is effective to protect the chamfered surface with a protective film. Further, the entire exposed surface of the semiconductor wafer may be used. The outermost peripheral surface of the wafer referred to here is a portion of the outer peripheral surface (chamfered surface) of the semiconductor wafer that protrudes most outward.
Examples of the flattening process of the semiconductor wafer include a lap process of simultaneously lapping both front and back surfaces of a semiconductor wafer held in wafer holding holes of a wafer holding plate by upper and lower lap plates. In addition, there is a double-head grinding process for simultaneously grinding both front and back surfaces of a semiconductor wafer held in a wafer holding hole by upper and lower grinding wheels. Furthermore, double-side polishing in which both the front and back surfaces of the semiconductor wafer held in the wafer holding holes by the upper and lower polishing cloths are simultaneously polished may be mentioned.
[0011]
In short, in various types of wafer flattening processing, all the flattening processing by an apparatus having a wafer holding plate having a wafer holding hole is included. As the wafer flattening device provided with the wafer holding plate, for example, various flattening devices having a planetary gear structure can be adopted. Further, between the upper surface plate and the lower surface plate, the semiconductor wafer in the wafer holding hole formed in the wafer holding plate is rotated in the corresponding wafer holding hole, and circular movement without rotation of the wafer holding plate. And a sun-gear-type flattening apparatus that performs the above.
The thickness of the protective film is appropriately selected according to the material of the protective film. For example, when the protective film is a wax, the thickness is 1 to 10 μm, and when the protective film is a silicon oxide film, the thickness is 0.05 to 0.1 μm.
[0012]
The method for forming the protective film is not limited. For example, in the case of a protective film made of wax and a protective film made of resin, a semiconductor wafer is immersed in paste-like wax or paste-like resin. Alternatively, the semiconductor wafer may be brushed with wax or resin. On the other hand, when the protective film is a silicon oxide film, the semiconductor wafer is inserted into a thermal oxidation furnace, and a heat treatment is performed under a predetermined condition, for example, in an oxygen gas atmosphere. When the protective film is a silicon nitride film, nitrogen gas is supplied into the thermal oxidation furnace instead of oxygen gas.
The method of removing the protective film differs depending on the material of the protective film. For example, in the case of a protective film made of wax, ozone water, a cleaning agent dedicated to wax removal, or a mixed solution of alkali (NaOH, KOH, NH 4 OH) and hydrogen peroxide water is used. In the case of a protective film made of silicon oxide, for example, an HF solution is used. Further, an HF solution or the like is used for removing the protective film made of silicon nitride.
[0013]
The invention according to claim 2 is the method for manufacturing a semiconductor wafer according to claim 1, wherein the material of the protective film is any one of wax, resin, silicon dioxide, and silicon nitride.
[0014]
The invention according to claim 3 is the method for manufacturing a semiconductor wafer according to claim 1, wherein the flattening processing of the semiconductor wafer is any one of lapping, double-side grinding, and double-side polishing.
[0015]
[Action]
According to the present invention, the protective film is formed on the outermost peripheral surface of the semiconductor wafer. Thereby, even in the case where the outermost peripheral portion of the semiconductor wafer comes into contact with the inner peripheral wall of the wafer holding hole in the flattening process of the semiconductor wafer, the contact becomes the protective film. As a result, the outermost peripheral portion of the wafer is unlikely to be damaged by rubbing.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a flow sheet showing a method for manufacturing a semiconductor wafer according to a first embodiment of the present invention. FIG. 2 is an enlarged sectional view of a main part of the lapping device in the method for manufacturing a semiconductor wafer according to the first embodiment of the present invention.
As shown in FIG. 1, in the first embodiment, the surface is mirror-finished through the steps of slicing, chamfering, wax application, wrapping, wax removal, etching, PCR, primary polishing, finish polishing, and cleaning. A finished silicon wafer is produced. Hereinafter, each step will be described in detail.
The silicon ingot pulled up by the CZ method is sliced into an 8-inch silicon wafer having a thickness of about 860 μm in a slicing step (S101).
Next, in the chamfering step (S102), the outer periphery of the sliced wafer is chamfered into a predetermined shape by using a # 600 metal chamfering grindstone. Thereby, the outer peripheral portion of the silicon wafer is formed into a predetermined rounded shape (for example, a MOS type chamfered shape).
[0017]
Subsequently, wax is applied to the entire exposed surface of the chamfered silicon wafer (S103). Specifically, a silicon wafer is immersed in liquid wax stored in a wax bath. After being pulled up, it is loaded into a predetermined drying device for a predetermined time and dried. As a result, a wax protective film of 5 to 10 μm is formed on the entire exposed surface of the silicon wafer. The wax to be used is, for example, “AC-05429” or “MA” manufactured by Nikka Seiko Co., Ltd. The thickness to be applied and the immersion time vary depending on the type of the wax.
Thereafter, the silicon wafer coated with the wax is wrapped (S104).
FIG. 2 shows the wrapping device 10. The lapping apparatus 10 holds a silicon wafer W in a plurality of wafer holding holes 12 formed in a carrier plate (wafer holding plate) 11 and simultaneously laps both sides of the wafer while supplying a predetermined lapping liquid from above. Configuration.
That is, a carrier plate 11 having an outer gear 13 on an outer peripheral portion is rotatably and revolvably provided between a sun gear 20 and an internal gear 21 which are rotatably provided, and a silicon wafer W held by the carrier plate 11 is provided. While supplying a lapping liquid which is a mixture of alumina abrasive grains, a dispersant, and water from above the upper and lower sides (upper and lower sides), the upper lap surface plate 16 having lattice-shaped lap grooves on both lap action surfaces and the lower side. The silicon wafer W is wrapped by being pressed and slid in contact with the lap surface plate 17.
[0018]
During the lap, there is a concern that the chamfered surface of the silicon wafer W comes into contact with the inner peripheral wall of the wafer holding hole 12 of the carrier plate 11 and causes rubbing, thereby damaging the outermost peripheral portion of the silicon wafer W. However, a protective film Wa made of wax is formed on the entire exposed surface of the silicon wafer W. Therefore, even when the outermost peripheral portion of the silicon wafer W contacts the inner peripheral wall of the wafer holding hole 12 during the wafer flattening process (lap), the protective film Wa actually comes into contact. During this processing, the protective film Wa is shaved, but not to the silicon wafer. Thereby, the outermost peripheral portion of the silicon wafer W is less likely to be damaged by rubbing. The portions of the protective film Wa formed on both the front and back surfaces of the wafer are removed during the lapping.
[0019]
Next, after this wrapping, the protective film Wa remaining on the outer peripheral surface of the wafer or the like is removed (S105). More specifically, the wrapped silicon wafer W is removed with a wax-removing detergent, a mixed solution of alkali (NaOH, KOH, NH 4 OH) and hydrogen peroxide, or high-concentration ozone water. A mixed solution of sulfuric acid and an oxidizing agent (hydrogen peroxide solution, ozone water) can also be used. Thereby, the protective film Wa remaining on the exposed surface of the silicon wafer W after the lap is melted and removed.
Next, the wrapped silicon wafer W from which the protective film Wa has been removed is etched (S106). Specifically, the silicon wafer W is immersed for a predetermined time in a mixed acid solution (normal temperature to 50 ° C.) in which hydrofluoric acid and nitric acid are mixed. Thereby, the damage in each of the steps of chamfering and wrapping the silicon wafer W is removed.
[0020]
Next, the outer peripheral portion of the etched silicon wafer W is subjected to PCR processing (S107). Here, a known PCR processing device is used. That is, an apparatus for rotating a cylindrical polishing cloth by a motor is employed. The polishing cloth is rotated by a motor, and the outer peripheral surface of the silicon wafer W is brought into contact with the outer peripheral surface of the rotating polishing cloth under the supply of the abrasive. Thereby, the outer peripheral surface of the wafer is mirror-finished. At this time, only one surface of the silicon wafer W is sucked and held by the holding plate. The suction source is a negative pressure generator connected to the holding plate via a hose or the like. In addition, by performing this PCR processing, damage due to rubbing remaining on the outermost peripheral portion of the wafer is removed.
[0021]
Thereafter, the surface of the silicon wafer W after the PCR processing is primarily polished by a single-side polishing apparatus (S108). Specifically, a silicon wafer W is attached to the lower surface of the carrier held by the polishing head with wax, and while supplying a slurry containing free abrasive grains, the nonwoven fabric is pressed against a polishing cloth impregnated with a urethane resin and hardened to polish the polishing. I do.
Next, the surface of the silicon wafer W is subjected to finish polishing (S109). A known finish polishing device is used. At this time, a nonwoven fabric for finish polishing is used. The polishing amount is about 0.1 to 2 μm.
Next, finish cleaning of the silicon wafer W is performed (S110). This cleaning is RCA cleaning based on two types of cleaning liquids, SC-1 liquid and SC-2 liquid.
[0022]
Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 3 is a flow sheet of a method for manufacturing a semiconductor wafer according to a second embodiment of the present invention.
The second embodiment is an example in which a silicon oxide film is used as the protective film Wa of the silicon wafer W instead of the wax used in the first embodiment.
As shown in FIG. 3, in the second embodiment, slice (S301), chamfering (S302), oxide film formation (S303), lap (S304), oxide film removal (S305), etching (S306), PCR (S307) Through the respective steps of primary polishing (S308), finish polishing (S309), and cleaning (S310), a silicon wafer W having a mirror-finished surface is manufactured.
[0023]
In the oxide film forming step, a protection film Wa made of a silicon oxide film is formed on the entire exposed surface of the silicon wafer W after the chamfering. Specifically, the silicon wafer W is inserted into a thermal oxidation furnace, and an oxidizing heat treatment is performed at 1100 ° C. for a predetermined time in an oxygen gas atmosphere.
On the other hand, in the step of removing the protective film Wa, the wrapped silicon wafer W is immersed in the HF cleaning liquid (23 to 50 ° C.) for a predetermined time to remove the protective film Wa remaining on the exposed surface of the wrapped silicon wafer W. .
Other configurations, operations, and effects are the same as those of the first embodiment, and a description thereof will not be repeated.
[0024]
Next, a third embodiment of the present invention will be described with reference to FIG. FIG. 4 is a flow sheet of a method for manufacturing a semiconductor wafer according to a third embodiment of the present invention.
The third embodiment is an example in which the outermost peripheral surface of the wafer is prevented from being damaged not in the lapping process but in the double-side grinding process after the chamfering.
As shown in FIG. 4, in the third embodiment, slicing (S401), chamfering (S402), wax application (403), double-side grinding (S404), lap (S405), wax removal (S406), and etching ( S407), PCR (S408), primary polishing (S409), finish polishing (S410), and cleaning (S411) are performed to produce a silicon wafer W having a mirror-finished surface.
[0025]
In the double-side grinding step, for example, both the front and back surfaces of the silicon wafer W are simultaneously ground using two # 400 resinoid grinding wheels arranged vertically.
In a pre-process of the double-side grinding, a protective film Wa made of wax is formed on the exposed surface of the wafer W after the chamfering, and after the double-side grinding and lapping, the remaining portion of the protective film Wa is removed with a wax removing liquid. Also in the lapping process, the chamfered surface of the wafer is protected by the wax.
Other configurations, operations, and effects are the same as those of the first embodiment, and a description thereof will not be repeated.
[0026]
【The invention's effect】
According to the present invention, since the protective film is formed on the outermost peripheral surface of the wafer, even if the outermost peripheral portion of the semiconductor wafer contacts the inner peripheral wall of the wafer holding hole during the planarization of the semiconductor wafer, the outermost peripheral portion of the wafer (Or chamfer) is less likely to be damaged by rubbing.
[Brief description of the drawings]
FIG. 1 is a flow sheet showing a method for manufacturing a semiconductor wafer according to a first embodiment of the present invention.
FIG. 2 is an enlarged sectional view of a main part of the lapping device in the method of manufacturing a semiconductor wafer according to the first embodiment of the present invention.
FIG. 3 is a flow sheet of a method for manufacturing a semiconductor wafer according to a second embodiment of the present invention.
FIG. 4 is a flow sheet of a method for manufacturing a semiconductor wafer according to a third embodiment of the present invention.
FIG. 5 is a flow sheet showing a method for manufacturing a semiconductor wafer according to a conventional means.
FIG. 6 is a schematic plan view of a wrapping device used in a method of manufacturing a semiconductor wafer according to a conventional means.
FIG. 7 is an enlarged sectional view taken along line S7-S7 of FIG. 6;
[Explanation of symbols]
10 wrapping device,
11 Carrier plate (wafer holding plate),
12 wafer holding holes,
W silicon wafer (semiconductor wafer),
Wa protective film.

Claims (3)

面取りされた半導体ウェーハの少なくとも最外周面に保護膜を形成する保護膜形成工程と、
この保護膜を有する半導体ウェーハをウェーハ保持板に形成されたウェーハ保持孔に保持し、この半導体ウェーハを平坦化加工するウェーハ平坦化工程と、
この平坦化加工後の半導体ウェーハから、上記保護膜を除去する保護膜除去工程とを備えた半導体ウェーハの製造方法。
A protective film forming step of forming a protective film on at least the outermost peripheral surface of the chamfered semiconductor wafer,
A wafer flattening step of holding a semiconductor wafer having this protective film in a wafer holding hole formed in a wafer holding plate and flattening the semiconductor wafer,
A protective film removing step of removing the protective film from the planarized semiconductor wafer.
上記保護膜の素材が、ワックス、樹脂、二酸化シリコン、窒化シリコンのうちのいずれか1つである請求項1に記載の半導体ウェーハの製造方法。2. The method for manufacturing a semiconductor wafer according to claim 1, wherein the material of the protective film is any one of wax, resin, silicon dioxide, and silicon nitride. 上記半導体ウェーハの平坦化加工が、ラップ、両面研削、両面研磨のうちのいずれか1つである請求項1に記載の半導体ウェーハの製造方法。The method for manufacturing a semiconductor wafer according to claim 1, wherein the flattening processing of the semiconductor wafer is any one of lapping, double-side grinding, and double-side polishing.
JP2002381894A 2002-12-27 2002-12-27 Method of manufacturing semiconductor wafer Pending JP2004214398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002381894A JP2004214398A (en) 2002-12-27 2002-12-27 Method of manufacturing semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002381894A JP2004214398A (en) 2002-12-27 2002-12-27 Method of manufacturing semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2004214398A true JP2004214398A (en) 2004-07-29

Family

ID=32817679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002381894A Pending JP2004214398A (en) 2002-12-27 2002-12-27 Method of manufacturing semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2004214398A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043101A (en) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device
JP2007123346A (en) * 2005-10-25 2007-05-17 Oki Electric Ind Co Ltd Method of manufacturing semiconductor wafer
WO2007141990A1 (en) * 2006-06-08 2007-12-13 Shin-Etsu Handotai Co., Ltd. Method for producing wafer
JP2011155265A (en) * 2010-01-27 2011-08-11 Siltronic Ag Method for producing semiconductor wafer
WO2014076955A1 (en) * 2012-11-16 2014-05-22 株式会社デンソー Device for polishing both surfaces of semiconductor wafer and production method for semiconductor wafer
CN108098570A (en) * 2017-12-15 2018-06-01 苏州新美光纳米科技有限公司 Polishing assembly and its polishing process method
CN115319639A (en) * 2022-09-22 2022-11-11 西安奕斯伟材料科技有限公司 Polishing apparatus, polishing method, and silicon wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043101A (en) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd Method for fabricating semiconductor device
JP2007123346A (en) * 2005-10-25 2007-05-17 Oki Electric Ind Co Ltd Method of manufacturing semiconductor wafer
WO2007141990A1 (en) * 2006-06-08 2007-12-13 Shin-Etsu Handotai Co., Ltd. Method for producing wafer
US8231430B2 (en) 2006-06-08 2012-07-31 Shin-Etsu Handotai Co., Ltd. Wafer production method
JP2011155265A (en) * 2010-01-27 2011-08-11 Siltronic Ag Method for producing semiconductor wafer
WO2014076955A1 (en) * 2012-11-16 2014-05-22 株式会社デンソー Device for polishing both surfaces of semiconductor wafer and production method for semiconductor wafer
CN108098570A (en) * 2017-12-15 2018-06-01 苏州新美光纳米科技有限公司 Polishing assembly and its polishing process method
CN115319639A (en) * 2022-09-22 2022-11-11 西安奕斯伟材料科技有限公司 Polishing apparatus, polishing method, and silicon wafer

Similar Documents

Publication Publication Date Title
JP6312976B2 (en) Manufacturing method of semiconductor wafer
TWI585840B (en) Manufacturing method of semiconductor wafers
KR20000017512A (en) Method for reclaiming wafer substrate and polishing solution composition for reclaiming wafer substrate
KR20080013746A (en) Polishing method and polishing device
TW200915477A (en) Edge removal of silicon-on-insulator transfer wafer
WO2006028017A1 (en) Method for producing silicon wafer
TWI596668B (en) Method for polishing semiconductor wafer
JP6027346B2 (en) Manufacturing method of semiconductor wafer
JP3617665B2 (en) Polishing cloth for semiconductor wafer
US20010039101A1 (en) Method for converting a reclaim wafer into a semiconductor wafer
JP2003109931A (en) Cleaning drying method of semiconductor wafer
JP2004214398A (en) Method of manufacturing semiconductor wafer
JP3775176B2 (en) Semiconductor wafer manufacturing method and manufacturing apparatus
JP2003179020A (en) Polishing cloth texture transferring prevention method
JP4493062B2 (en) Manufacturing method of double-side polished wafer
JP3336191B2 (en) Method for manufacturing semiconductor wafer
JP2006120819A (en) Semiconductor wafer and manufacturing method therefor
JP4366928B2 (en) Manufacturing method for single-sided mirror wafer
JP2002299290A (en) Manufacturing method for semiconductor wafer
JP2004087522A (en) Process for producing semiconductor wafer
JP4467241B2 (en) Manufacturing method of semiconductor wafer
JP2005277130A (en) Method of manufacturing semiconductor device
JPH11288903A (en) Edge mirror-polishing method for silicon wafer
JP3521051B2 (en) Silicon wafer manufacturing method
WO2006035865A1 (en) Semiconductor wafer manufacturing method and semiconductor wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080829