JP2004208333A - 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 - Google Patents
接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 Download PDFInfo
- Publication number
- JP2004208333A JP2004208333A JP2004059573A JP2004059573A JP2004208333A JP 2004208333 A JP2004208333 A JP 2004208333A JP 2004059573 A JP2004059573 A JP 2004059573A JP 2004059573 A JP2004059573 A JP 2004059573A JP 2004208333 A JP2004208333 A JP 2004208333A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- fet
- circuit
- terminals
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007667 floating Methods 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 47
- 238000002955 isolation Methods 0.000 claims description 11
- 230000001629 suppression Effects 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 7
- 238000012937 correction Methods 0.000 abstract description 3
- 230000001939 inductive effect Effects 0.000 description 16
- 238000004804 winding Methods 0.000 description 15
- 230000008901 benefit Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- RGNPBRKPHBKNKX-UHFFFAOYSA-N hexaflumuron Chemical compound C1=C(Cl)C(OC(F)(F)C(F)F)=C(Cl)C=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F RGNPBRKPHBKNKX-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1466—Passive mixer arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0023—Balun circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
- Amplifiers (AREA)
Abstract
【課題】 IFならびにRFバランを除去したモノリシック基板上に完全な集積能力をもつ、高性能な混合器の提供する。
【解決手段】 高いダイナミックレンジをもつ混合装置(60)ならびに手段であり、非直線性歪みの完全あるいは本質的な相殺を得るために釣合った直列対のスイッチング素子の使用によって広く高いダイナミックレンジが部品において得られる。発明の構成と手段は中間周波数(IF)バランあるいは無線周波数(RF)バランのいずれをも使わないで、背中合わせ(バックツウバック)で接続された直列対のFET(61,62)の補正および相殺の技巧を維持する。典型的なスイッチング素子はひとつのドレイン端子(D2)が接地されてソース・ソースで接続された、例えばMESFETのようなFET(61,62)である、さらに接地されていないあるいは浮動(フローティング)のスイッチング信号が共通のゲートと共通のソース間に加えられる。
【選択図】 図1
【解決手段】 高いダイナミックレンジをもつ混合装置(60)ならびに手段であり、非直線性歪みの完全あるいは本質的な相殺を得るために釣合った直列対のスイッチング素子の使用によって広く高いダイナミックレンジが部品において得られる。発明の構成と手段は中間周波数(IF)バランあるいは無線周波数(RF)バランのいずれをも使わないで、背中合わせ(バックツウバック)で接続された直列対のFET(61,62)の補正および相殺の技巧を維持する。典型的なスイッチング素子はひとつのドレイン端子(D2)が接地されてソース・ソースで接続された、例えばMESFETのようなFET(61,62)である、さらに接地されていないあるいは浮動(フローティング)のスイッチング信号が共通のゲートと共通のソース間に加えられる。
【選択図】 図1
Description
本発明は一般に無線周波通信用素子に関し、さらに詳細には、大きなダイナミックレンジを有する混合器で使用される回路に関するものである。
従来、混合用FET21を有し、IFとRFバラン(変成器の形態で)のいずれも有すると共に、平衡なIFおよびRF信号を示すFET混合回路20が知られている。これらの従来の混合回路におけるバランの必要性、特に低周波変成器用素子としての比較的低い信号周波数領域(典型的には約10MHzから約300MHz)で動作するIFバラン22の必要性は、従来の混合器をモノリシックマイクロ波半導体集積回路(MMIC)のようなモノリシック構成として作る可能性を著しく制限しており、集積構造の内部あるいはその上に最適な誘導素子を設ける上で、実施上の問題点が生じる。モノリシックでの組み立てが要求されないところでさえ、個別の部品、特に誘導素子、が集積回路構成の他に使用あるいは追加された場合には、一般に実質的な付加的な生産および材料コストをこうむるものである。
集積回路構造として形成された回路素子の一般的に小さい可変性に比して、個別の部品の典型的に高い可変性の結果として、個別の巻線誘導素子のような個別の部品が混合回路に使用される場合にも、混合器と混合器の動作上の単一性は阻害される可能性が有る。このため個別部品に依存する場合には、トリミングコンデンサまたはそのような付加的な構造が混合器回路に必要とされるであろう。
集積可能なFET混合器のひとつのタイプがM/A−COMにより商品化されてきた(M/A−COM,IC Business Unit,100 Chelmsford St, Lowell, MA01853により製造されたMD54-001,-003,-004,-005,-006シリーズ)。この混合器はチャネルのどの終端上にも接地されていない、単一の混合用FETを使用しており、およそ+18dBmの3次抑圧ポイントをもつとM/A−COMが称しているが、本発明者はこの能力を実証できていない。単一のFETが無線周波(RF)バランによって与えられ、回路の本来の平衡な中間周波(IF)出力が、混合器内部のダイプレクサ経由で混合器の不平衡なIF部へ無理に結合されている。明確なIFバランは設けられておらず、回路部品が与えるであろう如何なる歪低減も、単一の混合用FETの回路の完成だけでは必然的に制限されてしまう。
それゆえに、大きなダイナミックレンジと、優れた直線性ならびに小さな歪みの先行技術の混合器である、完全に集積可能な混合器を提供する試みはあったが、歪みの除去あるいは望ましい完全な歪み補償を有する、相当な直線性を提供する完全に集積可能な混合器に対する要求を全く満たしていない。さらにIFならびにRFバランに対する要求を取り除いてもいない。その様な高い能力、完全に集積された実施が遠隔通信可能な基地局に対するコスト効率の良い無線通信用の製品を含む、小型の通信用の製品に対して高く望まれている。そのような製品はセルラーならびにPCS無線電話を含んでいる。これらならびに他の理由のために、IFならびにRFバランを除去したモノリシック基板上に完全な集積能力をもつ、高性能な混合器の提供に対するニーズは続いている。
本発明は、高いダイナミックレンジをもつ混合器と、非直線性歪みの完全な、またはかなりの補償を提供するようになっている直列対のスイッチング素子を使用したことにより、広く高いダイナミックレンジが達成される混合手法を提供するものである。本発明の構成と手段が、中間周波数(IF)バランや無線周波数(RF)バランいずれかを要求することなく、直列対の逆向きで接続されたFETの補償と除去手段とをなす。代表的にスイッチング素子は、例えばMESFETのようなFETであり、一方のドレイン端子が接地されソース・ソースに接続され、また非接地のあるいは浮動のスイッチング信号が共通のゲートと共通のソース端子間に印加される。
ひとつの態様において本発明は、各々が入力端子と出力端とをもつ第1と第2の実質的に整合されたスイッチング素子を含む混合回路を提供する。これらのスイッチング素子の出力端子は接地されており、さらに他の出力端子は共通の回路ノードを作るために接地された出力端子を有するスイッチング素子の入力端子に接続される。また、本発明の混合回路は分離変成器を含む回路のような分離回路を含んでいる。分離回路は入力ポートに外部から加えられるローカル発振(LO)信号を受信するようになっており、また出力ポートが第1と第2のスイッチング素子に結合されている出力部に浮動のスイッチング信号を発生させる。この混合器回路はアップコンバータあるいはダウンコンバータとして使用してもよい。
他の態様として、混合回路、2つのスイッチング素子はFETのようなトランジスタであり、また各々の3端子トランジスタ素子は、ゲートつまり制御端子、ソース端子ならびにドレイン端子をもっている。ゲート端子は互いに接続されると共に、2つのソース端子が互いに接続されている。第1のFETの入力端子はFETドレインに対応し、第1のFETの出力端子はFETソースに対応し、第2のFETの入力端子はFETソースに対応し、さらに第2のFETの出力端子は接地されたFETドレインに対応する。この特定の実施において、浮動のスイッチング信号が該共通ゲート端子と該共通ソース端子とをまたいで接続される。
さらに他の態様として本発明の混合器は、各々がゲートとドレインとソースとをもつ、第1と第2のFETを含む混合器の出力信号を発生させる混合素子を提供する。この第1と第2のFETは互いに結ばれたゲートと互いに結ばれたソースとを持っており、第1と第2のFETがソース・ソースで直列に接続され、さらに常に実質的に同じ大きさのゲート・ソース電圧をもつようにし、そしてさらに常に実質的に同じ大きさであるが逆符号のドレイン・ソース電圧をもつようになっている。この回路において、第2のFETのドレインは接地され、RF/IFダイプレクサー回路は第1のFETのドレインに接続されており、さらにRFとIF信号が第1のFETのドレインとRF(IF)およびIF(RF)信号の外部の送信側(受信側)間および受信側(送信側)間で伝わるための、RF信号結合ポートとIF信号結合ポートとをもっている。また、1次および2次部を有する変成器が設けられており、その1次部分(巻線)は外部のLO入力信号を受信するために、LO入力部に接続された第1の端子と接地された第2の端子の端子をもち、2次部分(巻線)はFETのゲートに接続された第3の端子とFETのソースに接続された第4の端子とをもち、ここでは2次巻線とFETのゲートおよびソースは浮動であり接地されていない。変成器はローカル発振信号を受信し、さらに直列に接続されたFETの導通状態を、導通状態と非導通状態との間で切替えるために、接続されたまたは共通のFETゲート端子と、共通のまたは接続されたFETソース端子との間で浮動の駆動信号を発生する。そのRF/IFダイプレクサ回路は入力信号を受信し、その入力信号を第1FETのドレインに接続し、この入力信号は、FETが導通であり出力信号を発生するよう、浮動のローカル発振器信号と入力信号とを混合する間に第1と第2のFETとで形成されるチャンネル結合を通過する。ダイプレクサは出力信号を引き出すための出力部分を有している。作動中、一方のFETはチャンネル導通の間に、第1FETのチャンネル抵抗の変化に関係して出力信号における相互変調歪みの第1の成分をもたらし、さらに第2FETは、チャンネル導通の間に、第2FETのチャンネル抵抗の変化に関係して出力信号における相互変調歪みの第2の成分をもたらし、この第2の成分は実質的に同じ大きさであるが、第1の成分とは符号が反対であり、背中合わせの直列のFET接続は合算するように動作し第1の歪成分と第2の歪成分とを相殺し、結果として、混合器の出力端子にもたらされる全体の相互変調歪みが抑えられる。
本発明に対するこれらならびに他の特徴や利点は本発明の詳細な記述ならびに添付図面の参照によって明らかになるものである。
本発明は、相互変調歪みを含む非直線性歪みを完全に、またはほぼ完全に除去できるよう釣り合っている、若しくはそれ相応にほとんど完全な、あるいは相当な非直線性歪みの除去を提供するように、きっちりとではあるが完全には釣り合っていない、スイッチング用電界効果トランジスタ(FET)のようなスイッチング素子の逆向きの直列対を使用することにより、広帯域あるいは高いダイナミックレンジの混合器、特にそのダイナミックレンジがある程度達成される混合器に関連するものである。
混合器における相互変調歪みをなくすために、直列に接続された構成での使用は、米国特許出願08/574,071、発明の名称:Method and Apparatus For Reducing Intermodulation Distortion in a Mixerに説明されており、混合器における伝送線路変成器の使用については、米国特許No.5,361,409、発明の名称:FET Mixer Having Transmisson Line Transformerですでに説明されており、混合器における平衡化された反射変成器の使用については、米国特許No.5,551,074、発明の名称:Balanced Reflection Transformerですでに説明されており、さらに混合器に対して直流バイアスされた反射変成器ならびに直流バイアスされたFET混合器の使用については、米国特許No.5,513,390、発明の名称:Biased FET Mixerですでに説明されている。これらの特許ならびに特許出願の各々がここでは全体で参照される。
本発明は、従来から設けられており、動作周波数領域に起因して通常物理的に大きな中間周波数(IF)バランを必要としないFETの直列対の構成をもつものである。しかし、発明の構成と手段はいかなる特別な周波数領域での適用あるいは動作に対し制限を加えることはなく、例えばこの発明の構成と手段は可聴周波数範囲(例えば1KHz)から10ギガヘルツ(Ghz)またはそれ以上で使用することができる。ここに示し述べられた回路の実施例では、名称上のIF周波数領域は大体約10MHzと300MHzの間からであり、適切なコイルとコア変成器型IFバランは6mm x 6mm x 6mm 程度であってもよい。若しくは、完全に集積されたモノリシックIFバランは各辺上で数百ミリメートルあるいはそれ以上を必要とするかもしれず、深刻に考察することはないかもしれない。
このことから、本発明によるIFバランに対する要求の排除は、シリコン(SI)、ガリウムヒ素(GaAs)のような、単一のモノリシック半導体集積回路チップ、あるいは、小さな寸法の、製造が容易でありかつ動作能力が強化された他の材料上に統合された本発明による混合器回路を可能とする。性能を高める方法を以下に説明する。また本発明の混合器回路は完全に集積された状態よりも他の形で、例えば個別部品を使うような、あらゆる従来の電子回路製作手段によって実現してもよいが、その様な場合には、混合器は完全に集積された実施例に備わったすべての利点を享受することができない。
本発明の混合器60の例示的な実施例が、図1における例示的な実施例に関連して述べられる。本発明のひとつの態様は、米国特許出願No.08/574,071である合衆国特許に説明されている利点を得るために、無線周波(RF)および中間周波(IF)信号が、平衡でなくその代わりにアースノード64でアース電位を基準とするような方法により、逆向きで直列に接続された2つのFET構成63を達成するための、FETQ1(61)およびQ2(62)のような一対の直列に接続されたスイッチング素子が使用される。
各々のFET Q1,Q2は、ドレイン端子(D1,D2)65,66、ソース端子(S1,S2)67,68、およびゲート端子(G1,G2)69,70 を有している。接地は、例えばFETQ2のドレイン端子(D2)の接地でありここではアースノード64で示されている、単一のFETドレイン端子に接続することによってなされる。単一のFETドレイン端子を接地し後述の他の構成を設けることにより、従来のIFバランおよびRFバランが除去される。ただ単純、簡潔、完全に集積化されたRF/IFダイプレクサー71が、Q1のドレインD1を、R部72およびI部73に接続している。さらに本発明の混合器構成の性能は、相互変調歪みを相殺する自身の能力によって強化される。この性能は、従来の混合器と比較して、RFまたはIFバランのいずれかを取り除くことによって犠牲になることはない。
混合器構成60がIFバランを排除し、他の補償のための変更点がないので、FETの対構成(Q1-Q2)63不平衡な構成である。つまり対のFETQ1およびQ2は不平衡であるが、ダイプレクサー回路71は単に小さな誘導素子とコンデンサを有し集積回路チップ上に実現できる。しかしながら、その回路が意図どおりに動作しさらに釣り合っている逆向きのFET対63によって与えられた歪み除去を実現するために、共通のソース端子ノード(S1−S2)67、68はアースに対して浮動とされており、もはや接地されることはない。
ローカル発振器信号駆動を直接FETに接続する結果として、接地されたQ2のドレインノード(D2)に対して、共通のソース端子ノード(S1−S2)もまた接地されてはいけない。その代わりに、差動式のローカル発振器(LO)駆動信号が、変成器のLO駆動側にある1次巻線75aならびにFET対側にある2次巻線75bをもつ変成器T1(75)を設けることによって、結合されたゲート69,70と結合されたソース67,68端子との間に供給される。1次巻線75aは2つの終端を有し、各端子はLO駆動の入力ポート76の高圧側とアース端子77との間に接続されており、一方、2次巻線75bはFETの共通のソース端子(S1,S2)と、コンデンサC8 78を経由して共通のゲート端子(G1,G2)とに接続されている。変成器は、2次巻線のどちら側も接地されていないので、2次側のLO駆動信号を浮動可能とする。外部のLO信号源79により与えられる定周波の正弦波信号のような、LO周波数(fLO)で動作する従来の如何なるLO駆動信号も、変成器の1次側に印加される付加的なLO信号を発生させるために使用できる。
変成器T1,75の形態でのLOバランは、本発明の構成において有利に設けられているが、その様なLOバランは、LO信号の高い周波数のために容易に集積できる。IFバランが除去されているので集積できるだけでなく、本発明はさらなる利点がありそれはまたRFバランをも、代表的にはおよそ1−2dB程度のその損失とともに、取り除くものである。RFバランは損失的であるので、RFバランをなくすことはまた変換損失と雑音を減少すると言う有利な結果をもたらす。本発明の構成は、IF入力信号がIポート73の中に投入され、RF出力がRポート72で抽出されるアップ−周波数・コネクター、あるいはRF入力がRポート72の中に投入され、IF信号がIポート73で抽出されるダウン・コネクターのいずれかで使用できる。
本発明の混合器構成は、Q2ドレイン端子D2が接地され、Q2ソース端子(およびQ1ソース端子)がアースの上方に伸びており、Q1ドレイン端子は接地されたQ2ドレイン端子に比べて一様により高電位であり、このため全体のFET構成が北アメリカ大陸の固有の人々が有するトーテムポール構成を思い起こさせる重ねられた構成を形成し、「縦」構造である故にトーテムポール構成と呼ばれている。また、トーテムポールという用語は、アースと高い電源電圧との間で中間の電圧を与える中間増幅段をもつ増幅器を説明するためにも使用される。
従来、LOの駆動回路が接地基準であったなら、平衡RF(またはIF)信号をFET対63へ与えるという可能性があったであろう。しかしながら、FET対を駆動するLOの駆動回路は、アース基準ではなくむしろアースに対して浮動であるので、逆向きのFET構成63に流入し、かつ通過する電流を変えることなく、FETのドレイン端66をその代わりに接地できるという認識があった。FETを流れる電流は、この明細書中に極めて詳細に説明されているように、所望の歪みの除去を提供するものである。一般に従来の知識では、浮動となっている平衡回路の片端を接地することは動作を阻害することであるが、本発明の構成では、特殊な構成の組み合わせが、完全な歪み除去を含みながら、FET対の本質的な利点を維持している。
米国特許出願No.08/574,071で説明されている信号と同様の様態において、FET対構成63に突き当たるRF信号電流は、共通のFETのソース端子(S1,S2)67,68に関して平衡とされた様態で突き当たり、そのために第1のFETQ161との相互作用の結果として起こるいかなる歪みも、同じ電流の第2のFETQ262との相互作用によって相殺され、これは平衡RFがその様な利点を維持するために提供されるべきであることを信じるように導く傾向にある。しかしながら、本発明は不平衡信号が印加された場合にも列挙された利点を提供するものである。
図2は、どのようにして逆向きのFETが混合器回路60の相互変調歪みを取り除くかを示すものである。図2Aの回路に対し、各FETのゲート・ソース電圧は等しく、さらにFETの制御電圧に対しても同様である。さらに各FETに対しゲート・ソースと電圧とソース・ドレイン電圧の合計がゲート・ドレイン電圧に等しい。そのために、
Vg1s1=Vcontrol
Vg2s2=Vcontrol
Vg1d1=Vg1s1+Vs1d1
Vg2d2=Vg2s2+Vs2d2
である。第一次近似Vs1d1=Vs2d2について、ここで、Vs1d1はトランジスタQ1のソース・ドレイン電圧であり、またVs2d2はトランジスタQ2のソース・ドレイン電圧である。さらに第一次近似ΔRds=CxΔVgdについて、これはドレイン・ソースチャネルを横切るチャネル抵抗(ΔRds)がゲートバイアス電圧(ΔVgd)に対し直線的(リニア)であるとしている(掛算の定数Cとなる)。この仮定はFETが完全に導通とされている時間では殆ど正しい。2つのFETは同様に振る舞うよう理想的に釣り合っていることに着目し、さらにRd1d2が2つのFETQ1とQ2の合計直流抵抗であり、チャネル抵抗の変化ΔRd1d2が相互変調歪みを引き起こすチャネル抵抗の要素である。この時、
ΔRd1d2=cx(ΔVg1d1+ΔVg2d2)
=cx(Vs1d1+Vs2d2)
=0
である。小さな信号が、その抵抗をコントロールすることなくFETのチャネル結合を通り抜ける。この状況は無限の相互変調歪みの抑制と等価である。これが混合器60において相互変調歪みの減少を助長するために利用される技術である。
Vg1s1=Vcontrol
Vg2s2=Vcontrol
Vg1d1=Vg1s1+Vs1d1
Vg2d2=Vg2s2+Vs2d2
である。第一次近似Vs1d1=Vs2d2について、ここで、Vs1d1はトランジスタQ1のソース・ドレイン電圧であり、またVs2d2はトランジスタQ2のソース・ドレイン電圧である。さらに第一次近似ΔRds=CxΔVgdについて、これはドレイン・ソースチャネルを横切るチャネル抵抗(ΔRds)がゲートバイアス電圧(ΔVgd)に対し直線的(リニア)であるとしている(掛算の定数Cとなる)。この仮定はFETが完全に導通とされている時間では殆ど正しい。2つのFETは同様に振る舞うよう理想的に釣り合っていることに着目し、さらにRd1d2が2つのFETQ1とQ2の合計直流抵抗であり、チャネル抵抗の変化ΔRd1d2が相互変調歪みを引き起こすチャネル抵抗の要素である。この時、
ΔRd1d2=cx(ΔVg1d1+ΔVg2d2)
=cx(Vs1d1+Vs2d2)
=0
である。小さな信号が、その抵抗をコントロールすることなくFETのチャネル結合を通り抜ける。この状況は無限の相互変調歪みの抑制と等価である。これが混合器60において相互変調歪みの減少を助長するために利用される技術である。
直列に接続されたFETにおける歪みを相殺する態様がここで説明する。信号電圧がFETのドレインに印加されると、そこにFETのチャネルを横断する電圧Vds=Vsigが存在する。ゲート電圧に関わらず、FETのチャネル抵抗(およびインピーダンス)は一定ではなく電圧Vsgにより変調される。この過程の結果あるい効果がチャネルをまたいで引き起こされる非直線性の歪み信号であり、歪み電圧Vdistとして現れる。FETのドレイン・ソースチャネルにかかる全電圧(Vds)は、信号電圧(Vsig)と歪み電圧(Vdist)との合計であり、以下のようになる。
Vds=Vsig+Vdist
一般に、歪み信号は2つの個々の成分に分けることが出来る。第1の成分は「奇数番目の」歪み電圧(Vdist,odd)である。これはそれを引き起こす信号電圧の符号情報を保有するという特質を持っている。そこから、
Vdist,odd(−Vsig)=−Vdist,odd(Vsig)
一方、「偶数番目の」歪み電圧(Vdist,even)は符号情報を持たない、従って、
Vdist,even(−Vsig)=Vdist,even(Vsig)
2つのFETが直列に逆向きに接続されると、互いに繋がれたそれぞれのソースとそれぞれのゲートでもって、信号電圧Vsigが2つのドレインD1とD2の間で異なる電圧としてFET対に印加される。このことは次の関係に帰着する。
Vds1=Vsig/2
Vds2=-Vsig/2
ここでVds1は第1のFETに対するドレイン・ソース電圧であり、さらにVds2は第2のFETに対するドレイン・ソース電圧であり、全電圧が2つの間で分けられている。歪みの成分を考慮に入れると適切な電圧は、
Vds1=Vsig/2+Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
Vds2=-Vsig/2+Vdist,odd(-Vsig/2)+Vdist,even(-Vsig/2)
である。
上述された偶数ならびに奇数番目の歪みの定義を使えば、これは次のようになる:
Vds1=Vsig/2+Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
Vds2= -Vsig/2-Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
FETのこの関係が混合器において生じるとき、周りの回路および混合器の出力部に関連ある歪みは2つのドレイン間の電位差である。
Vds1−Vds2=Vsig+[2xVdist,odd(Vsig/2)]
つまり、理論上で偶数番目の歪みの完全な相殺が起こり得る。一方で奇数番目の歪みは相殺されていない。これらの関係はFETのドレインD2が接地されているか否かには関係なく継続する。
Vds=Vsig+Vdist
一般に、歪み信号は2つの個々の成分に分けることが出来る。第1の成分は「奇数番目の」歪み電圧(Vdist,odd)である。これはそれを引き起こす信号電圧の符号情報を保有するという特質を持っている。そこから、
Vdist,odd(−Vsig)=−Vdist,odd(Vsig)
一方、「偶数番目の」歪み電圧(Vdist,even)は符号情報を持たない、従って、
Vdist,even(−Vsig)=Vdist,even(Vsig)
2つのFETが直列に逆向きに接続されると、互いに繋がれたそれぞれのソースとそれぞれのゲートでもって、信号電圧Vsigが2つのドレインD1とD2の間で異なる電圧としてFET対に印加される。このことは次の関係に帰着する。
Vds1=Vsig/2
Vds2=-Vsig/2
ここでVds1は第1のFETに対するドレイン・ソース電圧であり、さらにVds2は第2のFETに対するドレイン・ソース電圧であり、全電圧が2つの間で分けられている。歪みの成分を考慮に入れると適切な電圧は、
Vds1=Vsig/2+Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
Vds2=-Vsig/2+Vdist,odd(-Vsig/2)+Vdist,even(-Vsig/2)
である。
上述された偶数ならびに奇数番目の歪みの定義を使えば、これは次のようになる:
Vds1=Vsig/2+Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
Vds2= -Vsig/2-Vdist,odd(Vsig/2)+Vdist,even(Vsig/2)
FETのこの関係が混合器において生じるとき、周りの回路および混合器の出力部に関連ある歪みは2つのドレイン間の電位差である。
Vds1−Vds2=Vsig+[2xVdist,odd(Vsig/2)]
つまり、理論上で偶数番目の歪みの完全な相殺が起こり得る。一方で奇数番目の歪みは相殺されていない。これらの関係はFETのドレインD2が接地されているか否かには関係なく継続する。
図2Bの回路において、接地されたFETのドレインが、その切替えを行うFETが浮動となっている(非接地)LO駆動信号によって駆動回路において示されている。ひとつのノード(Q2ドレイン)がアースで定義されていることを除けば、図2Aにおける回路に関連して示された見方は変わらず、従ってこのトーテムポールのFET構成に対しても相殺が生じることは明白である。
本発明のいくつかの特徴が、FETが対に接続されていること、ならびに電圧の関係から直接的に生じる。第1に、完全な相互変調歪みの相殺は、歪みが各々の2つのFET内で正確な同じ値で作り出され、そして歪みの相殺を達成するために相対する方向に合算されることを必要とする。規定の素子製法の違いによって存在するであろうような、大きさにいくらかの僅かな違いが存在する場合、歪みは整合の程度に応じて減少する。
第2に、各々のトランジスタ(FET)による同じ大きさの歪みの発生は、そのトランジスタがいつでも、つまり制御(例えばローカル発振器)信号の全ての位相にわたって、固有のゲート・ソース電圧(Vgs)を持つことを必要とする。
この第2の条件は、本発明においては厳密に正確である。なぜなら2つのFETが共通のゲート端子と共通のソース端子を持っており、そのため絶対的な電圧電位あるいは時間に関係なく、これらの端子対は常に同じ電圧電位にあるからである。
この第2の条件は、本発明においては厳密に正確である。なぜなら2つのFETが共通のゲート端子と共通のソース端子を持っており、そのため絶対的な電圧電位あるいは時間に関係なく、これらの端子対は常に同じ電圧電位にあるからである。
第3に、歪みの相殺もまた2つのFETに対する同じドレイン・ソース(Vds)電圧を常時有していることから利益を得ている。固有のゲート・ソース電圧(Vgs)が2つのFET間の同じチャネル抵抗に帰着し、これは2つのFETチャネルをまたぐ固有の電圧降下に帰着するので、この条件もまた本発明において与えられる。
最後に、対として動作している2つのFET67,62の各々によって作り出された歪みは、2つのFET間の逆向きで直列に繋がっていることによって合算される。この状況は本発明において、2つのFETの共通のソース接続ならびに混合器の端子(ports)にFET対の2つのドレインを繋ぐことによって達成される。
各々の例示的な実施例は、電界効果トランジスタ(FET)を示しているが、通常の知識を有する研究者はこの開示に鑑みて、ダイオード、バイポーラトランジスタ、および同様のものといった、別のスイッチング素子を使用できることを認識できる。2端子ダイオードに置換える場合には、回路への小さな変更が必要とされるであろう。さらに、FETあるいはバイポーラトランジスタが使用される場合でも、その様なトランジスタはソース・ソース、ドレイン・ドレイン、またはドレイン・ソース結合してもよく、さらにnチャンネル、pチャンネル、ならびに他の従来の素子構成を採用してもよく、いずれにしても本発明の原理から利益を得るものである。
これまで、FET対における相互変調歪みの相殺に対する理論的な原理を示したので、これから、混合器60に関連してスイッチングネットワーク63の詳細な動作について説明する。
本発明の別の実施例は、以下に説明されており、必要ではないが付加された特徴と同時に、混合器の重要な特徴を含んでおり、特定の混合器への適用に対して有利であり、また一般的には性能を改善するものである。
図3に図示される実施例に関して、Q1とQ2は1対のFETであり混合器100の中心である。図3と1とにおいて、同様の符号の素子は各々の実施例における同じ構成に対応している。複数のFETを釣り合った特性を持つように共通の基板上に形成する手段は知られておりこれ以上説明しない。しかしながら、本発明がその利点が特に現れるモノリシックによる実施に特に良く適合するとは言え、本発明は、共通の基板、またはモノリシックによる実施、あるいはスイッチング素子(例えばFET)が適確に釣り合っている時の状態などに限定されるものではなく、むしろ、もし単なる部分的な相互変調歪みの相殺が許容されるならば、応用を限定しないように、あまり大きくない程度の不釣り合いが許容されるであろう。
作動時に、共通のソースノード(S1,S2)および共通のゲートノード(G1,G2)に対する全ての他の接続が浮動の構成であり、さらに信号電流に対して増勢するものを備えていないので、Q1のドレイン(D1)に流入するRFおよびIF信号電流は、Q2のソース端子(S2)にも流れなければならず、RFおよびIF信号電流はアースへ戻らねばならならないが、浮動の構成はアースへの帰路を備えていない。
RFおよびIF信号はQ1のドレインへ流れ込み、ソースQ1へ出て、Q2のソースへ流れ、さらにQ2のドレインへ流れ出るので、Q1に発生する大部分または全ての非直線性歪みは、Q1に対するQ2の反転接続(ソース・ソース)のために、反転または相対する符号を有しているが、同様にQ2でも発生する。これはQ1をドレインからソースへと横切り、必然的にQ2をソースからドレインへと横切る電流である。この反転したFET接続が設けられているので、相互変調歪みは相殺され、関連して混合器100に対して相当高い3次抑圧ポイントに帰着する。歪みが相殺される様子は図2に関連して前述されている。きっちりと整合されたFETに対して、相殺の程度はその整合の緊密さに関係している。共通の半導体基板に同時に作り込まれて得られるような、整合したFETに対しては、相殺は絶対ではなくても相当に完全である。
混合器60、100の例示的な実施例(図3ならびに表Iに示されている特別構造および部品の大きさのような)では、3次抑圧ポイント(混合器の性能の共通に確認されている尺度)は約32dBmである。これは同様のLO駆動力のもとで従来の構成に対しては約22dBmであることから3次抑圧ポイントに匹敵する。
「トーテムポール」は、Q1とQ2の接地された直列結合により形成されると共に、不平衡なRFおよびIF信号にて作動する。図示された本発明の構成は、Q2のドレインを接地しており、さらにRFおよびIF信号をFETへ、およびそこから不平衡な方法で供給する。不平衡なRFおよびIF信号上で良好に作動するその能力は、RFバランまたはIFバランに対するいかなる必要性をも軽減する、しかし本発明の構成と手段は、平衡なRFおよび/またはIF信号での動作、あるいはRFおよび/またはIFバランとの動作を妨げるものではない。
混合器へのIF信号は従来から低い周波数であるので、従来の実施ではIFバランは大きくなることを要求され、そのためにモノリシック基板上に集積できない。どのようなRFバランでも高周波で作動するであろうし、さらに理論上ではいくらかずっと容易に集積できるであろうが、まだ実際には望ましくない。そのため両方のバランは有利に取り除かれる。
この接地された2連FETトーテムポール構成63でもって、共通のQ1-Q2ソースおよび共通のQ1-Q2ゲートノードは、名目上はRFおよびIFの並置された波形の電位の1/2の電位である。したがって、外付けのLO信号発生器79、変成器T1 75、さらにコンデンサC8(78)を含むLO信号回路80にとって、LO駆動信号のそれぞれのサイクルの間に、FETQ1およびQ2をONおよびOFFの導電状態へ切替えるために、トーテムポールのQ1-Q2共通ゲートと共通ソース端子との間に結合される浮動のLO駆動出力を供給することは負担となる。このLO駆動浮動出力の必要条件は、Q1ならびにQ2における電流の平衡を乱し、従ってQ1-Q2FET対において電流の望ましい歪み相殺を妨げることを引き起こす、RFおよび/またはIF電流が、2連FETトーテムポールであるQ1-Q2の共通のソースノード(S1,S2)から出力されることを阻止することである。(共通のソースノードに対して信号の漏洩をさらに制限または抑える混合器に対する付加的な強化が後述される。)
浮動出力は変成器T1(75)で得られる。モノリシックウエーハーで作る場合に、変成器T1は一対の挟まれた螺旋の誘導回路75a,75bとして実現され、各々ひとつの1次および2次の変成器巻線として作動する。図3に図示された回路の例示的な実施例において、変成器T1は13ミクロン幅の線と9ミクロン幅の間隔をもつ448ミクロン×448ミクロンの構成として実現される。例示的なパラメータのセットが変成器を含む各々の誘導素子に対して添付の表に与えられており、この表は一般的にひとつまたはそれ以上の線(trace)と間隔とが設けられる領域を示し、その線と間隔の長さと幅、巻数あるいはコイルの数を示している。通常の知識を有する研究者は、これらはひとつの例であり、さらに他の等価な構成が実現できることを認識するであろう。
本発明の実施例の構成と作動とが、図1に概略的に図示された構成に関連して説明されたので、特定の混合器への適用のために、性能上有利な作用を有する付加的な構成をさらに含んでいる第2の実施例に注目する。
本発明の混合器の構成の第2の実施例を図3をもとに説明する。この例示的な実施例において、標準的なダイプレクサ71が誘導素子L2(91)およびL3(92)、さらにコンデンサC2(93)とC3(94)とから構成されている。ダイプレサ71はアースに関係して、RFならびにIF周波数の信号をRポート72およびIポート73に分離するために使用される。Rポート72は外部から印加されたRF信号を受信し、Iポート73にIF信号を出力し、このとき混合器はRF/IFコンバータ(ダウン・コンバータ)として作動し、もしくは、混合器がIF/RFコンバータ(アップ・コンバータ)として作動する場合には、混合器100はIポート73の信号としてIF信号を受信すると共に、Rポート72にRF信号を出力する。
Rポート72は、それぞれの第1端子95,96に直接結合する、直列につながったコンデンサC2 93と誘導素子L2 92に結合する共通ノードを介してFETQ1のドレイン(D1)65に接続され、誘導素子L2の第2端子は接地されると共にコンデンサC2の第2端子98は直接Q1のドレイン65に接続されている。Iポート73もまた直列につながったコンデンサC3 94と誘導素子L3 92のそれぞれの第1端子100,101が結合された共通のノードを経由して、FETQ1のドレイン(D1)65に接続されると共にコンデンサC3の第2端子102にも接地され、誘導素子L3 の第2端子103は、Q1のドレイン(D1)65に接続すると共に、コンデンサC2 93の第2の端子98にも接続されている。
本発明の例示的な実施例において、C2は2.58pFのコンデンサ、C3は6.69pFのコンデンサ、L2は ミクロン× ミクロンの領域を占めさらに13ミクロン幅の線と9ミクロン幅の間隔で形成されたモノリシックの誘導素子であり、さらにL4は誘導素子に近い278 ミクロン×13 ミクロンの大きさをもつ線である。誘導素子と変成器とは、長方形の螺旋構造(実質的に90度の角をもつ線の部分)として示された長方形の領域に形成され、そして殆ど完全に配置領域を満たすように巻かれている。(変成器、誘導素子、およびコンデンサは電気部品の値が線模様の長さ、ならびに幅と言うようなモノリシックの回路パラメータから決められるか、またはモノリシックの大きさが望まれる回路部品の値から決められるSONET EM分野のシミューレーション プログラムを使用してシミュレーションされている)。
トランジスタQ3(113)およびQ4(114)はLO駆動回路に有利に設けられ、静電容量の複製のためにQ1−Q2のゲート・ソースの静電容量Cgsの非直線性を対称的にするのに役立っており、さらに複製されたコンデンサ(Q3−Q4)をFETスイッチ(Q1−Q2)の静電容量に反転して重ね合わせるのに役立っている。
ゲート・ソースの静電容量Cgsの非直線性を対称的にする以外の他の目的では作動しないので、FETQ3−Q4は「なまけもの(drone)FET」として言及される。なまけものFETQ3およびQ4は、同時に同一プロセスでQ1およびQ2と同じ基板上に有利に形成されるので、Q1およびQ2の電気的および物理的特性と全く同一に整合しない場合でも、それらの電気的および物理的特性は本質的に整合することは注目に値する。このためQ3およびQ4のゲート・ソースの静電容量(Cgs3およびCgs4)は、Q1およびQ2のそれと同じになる。Q3およびQ4はまた共通のソース端子と共通のゲート端子を共有し、さらにQ3およびQ4の両方のドレイン端子がアースに関して 浮動となっていることが注目に値する。しかしながら、FETQ1−Q2を駆動するローカル発振器信号の位相が、Q3−Q4のソースを駆動するよう接続され、所望の補償キャンセルを達成するよう、逆の重ね合わせが加えられる。
Q1−Q2はQ3−Q4に整合しているので、逆の重ね合わせはQ1−Q2のゲート・ソースの静電容量を完全に対称的にする。Q1−Q4の全集合の全静電容量の変動(Δcgs)は、LO駆動信号は単一の全サイクルを通して継続するのでVgsの偶関数である。Q1−Q4の累積の静電容量は、Vgsに関してQ1,Q2,Q3,あるいはQ4のいずれと比較してもより変動しない。なぜならQ1-Q2対が最大の場合、Q3−Q4対は最小であり、さらにそれらがその効果をともに合算する場合、総計はどんな単体または対よりもずっと一定となるからである。そのうえ、ピーク・ツウ・ピークの変動はより小さくなる。Q1−Q4の結合による静電容量は、より対称的であり変動しない。同調された共振回路は、静電容量の一定値、またはより一定に近い値でもって予測しそして最良に機能するので、この効果は非常に有利である。
図3の回路構成において、コンデンサC8(78)および C9(118)は、利益あるように直流をさえぎる機能を提供するために付加されており、Q1,Q2,Q3およびQ4のゲート接合の前方のバイアスは回避されている。充分な大きさの電圧まで充電することによって、コンデンサC8およびC9は上述のFETの自己バイアスは容易となる。
特定のLO駆動回路の構成、動作ならびに利点が図3をさらに参照して説明される。Cgs(Cgs1およびCgs2からの)の名目上の値に対するゲート・ソースの静電容量の変動(ΔCgs)は、主として各々のQ1およびQ2の名目上の直流値(Vgs)からのゲート・ソース電圧変動(ΔVgs)のために、このゲート・ソース電圧の直流値についてQ1ならびにQ2のゲート・ソース電圧の変動の奇関数である。換言すれば、ΔCgsはΔVgsの奇関数である。静電容量の変動が正弦波を非韻律様態に歪めるように作用するので、この状況は共振するLO増幅器でFETを駆動することを困難にする。
付加的なLO駆動回路110は二重に同調され、変成器T1の1次巻線75a(LO駆動側)はコンデンサC6 121およびQ5 125のゲート・ドレインの静電容量(Cgd)ならびにドレイン・ソースの静電容量と共に第1の並列共振を備え、さらに変成器T1の2次巻線75b(2連のFET対側)は、Q1,Q2,Q3およびQ4の累積静電容量と共に第2の並列共振を備えている。従って、この回路はLO周波数の特定のバンド以上で作動するよう有利に同調される。
付加的なLO駆動回路110の構成と動作を説明する。トランジスタQ5 125はトランジスタQ6 126によりバイアスされる。Q6のゲート(G6)ならびにソース(S6)端子はともに結合されて接地されている。Q6は代表的にはQ5のIdss電流の約40%となるようなIdss電流で動作する。Q5のIdss電流は、余分な負荷静電容量あるいはバイアス電流を要求することなく適当な信号利得が達成できるよう選択される。しかしながら、動作電流の広い領域はおそらく電力利用における効率の低下をもたらすであろう。例えばQ5のIdss電流の25%ないし100%の範囲でのQ6動作が利用できる。
コンデンサC5 127は、Q5のソース端子(S5)を交流接地するが直流電流を遮っている。抵抗R5 128は、入力インピーダンスの整合を改善しさらに増幅器110の利得を調節する従来からの帰還抵抗である。コンデンサC7 129は、トランジスタQ5の直流バイアスを乱すことなく抵抗R5(述べられたように)の使用を可能とする直流阻止コンデンサである。本発明の回路のひとつの実施例において、インピーダンスは50オームに整合されているが、部品は他の外部インピーダンスと整合するよう変更してもよい。
誘導素子L1131は、LO入力端子76とQ5のゲート端子135との間に接続された入力整合用の誘導素子であり、入力の整合に寄与している。LO入力76とアース間に接続された抵抗R6 132は、Q5のゲートを直流的な接地状態とする。また、バイアス・ポート140が設けられている。誘導素子L4 141ならびにコンデンサC11 142は、外部のバイアス源回路のインピーダンスに関わりなくバイアス・ポート140を交流的に接地する、付加的なバイアス・ポートのバイパス共振回路143である。
図3の例示的な部品の値が表Iに同定されており、パラメータは一般に約1400Mhzから約2000Mhzの範囲でのLO周波数に対して動作をあたえる。同様にRF周波数の範囲は一般に約1700Mhzから約2000Mhzである。一方、IF周波数の範囲は一般に約10Mhzから約250Mhzであり、より典型的には約100Mhzから約250Mhzである。従ってこの構成に対して、LOならびにRF周波数の範囲は重なり合うことができる。しかしながら、本発明の構成または混合手段の動作周波数範囲が上述された特有の範囲に限定されないこと、ならびに一般に音声信号周波数から10ギガヘルツに至る範囲の周波数が部品の値の適当な選択で使用されることは、通常の知識を有する研究者によって、ここに提供された説明に鑑みて評価されるであろう。さらに、特別なダイプレクサ回路の使用が、IF周波数がLOまたはRFと重ならないように混合器内部の反射された信号から入力信号を離すように動作するが、その様な重なり合いを与えまたは容認するために、他の構成を代用してもよい。例えば、ダイプレクサ(使用できる多くの従来型がある)の代わりに、周回分波器、方向結合器、あるいはあらゆる他の装置、回路、または波を検出しステア(stear)する手段が発明の回路と共に使用され得る。
前述の説明は、付加された選択的な特徴を含む第2の実施例(図3参照)と同様に、基本的な回路構成(例えば図1)ならびに動作を示している。他の変更が性能のいろいろな特性とコストを改善するために回路に施される。これら別の実施例を図4−8に図示される実施例に関連して以下に説明する。
例えば、混合器の性能は図4の実施例に関連するQ1−Q2の、動作上の対称性を強めるために、付加的な抵抗R1201およびR2202を付加することによって改善できる。LOの入力整合用ネットワーク210は、図5における実施例に関連して図示し、示されているように、LO増幅器回路110を取り除くために設けられている。付加的な補正用コンデンサC13 205およびC14 206が、変成器T1 71に寄生する静電容量を除去するために回路に付加してもよく、図6における実施例に関連して図示および示されているように、トーテムポールの歪み相殺の働きを助長する。そしてなまけもの(ドローン)FET(Q3およびQ4)はLO駆動増幅器110、バイアス・ポートのバイパス用共振回路143、さらに対称化用抵抗R1ならびにR2(図8参照)とともにあるいは単独で除去される(図7参照)。通常の知識を有する研究者は、ここに与えられた説明に鑑みて、付加的な混合器の部品の入れ替えや組み合わせが選択されることを認識できる。
図4における実施例に関して、抵抗R1201およびR2202がQ1−Q2の動作の対称性を増加するために付加されている。抵抗R1は、Q1のドレインとソースをまたいで接続され、一方R2はQ2のソースとドレインをまたいで接続されている。R1およびR2の各々に対する代表的な値は200オームである。これらの存在がQ1-Q2FETのドレイン端子からの信号電流のいかなる漏洩も強めなく、Q1のチャネルを流れる電流もQ2FETのチャネルを流れると共に、歪み相殺の程度を減じるところのソース端子へは流出しないので、Q1−Q2の動作の対称性はこれらの抵抗によって強化される。さらに詳細には、R1およびR2は大きな負荷を各々のFETをまたいで配置するよう機能するので、実質的にFETは、FETに負荷を配置する変成器の寄生アドミッタンスに対して効果的に鈍感にされる。勿論、もっと複雑なネットワーク負荷が抵抗に取って代わることができ、それによってより正確な調整ができる。ネットワーク(例えばR1およびR2)は各々のFETが変成器の寄生アドミッタンスよりもさらに高いアドミッタンスをもつよう設けられ、これにより寄生アドミッタンスは、R1およびR2のアドミッタンスに比べて小さく、影響はずっと小さい。図4の構成に対する例示的な回路部品の値が表IIに明記されている。
図5の実施例に関し、変成器T175の2次巻線75bは理想的に浮動状態にあるが、実際には1次巻線75a、およびアースと結合している小容量の静電容量(CT21)を持っている。この結合静電容量は2つの小さな寄生するコンデンサとして成型できる。最初のコンデンサ(CT1)は、トーテムポールFETの共通のゲート(G1,G2)からアースへつながり、さらに第2のコンデンサ(CT2)はトーテムポールの共通のソース(S1,S2)からアースへつながっている。このため、補償コンデンサC13 205を共通のゲートからQ1のドレインへ、さらに第2の補償コンデンサC14 206を共通のソースからQ1のドレインへ明確につなぐことは有利である。C13およびC14の値は、寄生静電容量(CT1およびCT2)を補正するように選ばれる、これらは先に言及した変成器の静電容量の影響をなくし、トーテムポールの歪み相殺の応動を維持することを助ける。もちろん別の、さらに/あるいはもっと複雑な補正ネットワーク、あるいは変成器T1の寄生物(代表的には変成器は抵抗と位相角として現れる)をもっと念入りに複製する手段を、コンデンサC13およびC14の代わりに設けてもよい。そしてそのことが所望の補正目標を達成するためのより大きな自由を与える。図6における構成に対する例示的な回路部品の値が表IIIに明示されている。
図5に図示される混合器の実施例に関して、図3の実施例の増幅器110は必要な外部入力のLO駆動を減らすように働くのみである。従って、抵抗R7 211,R8 214およびコンデンサC10 212とC11 213とからなるひとつの可能なLO入力の整合ネットワーク210を示す、図6の概略図によるLO駆動の整合ネットワーク210を代わりに設けることで、増幅器110は除去できる。LO入力76に印加されるLO入力パワーが増幅の損失を補うため増加される限り、LO入力ネットワーク210は、図3−4に関連して示され、説明されているようなLO増幅器110に有効に置き換わる。もちろんLO入力の整合ネットワーク210は、単独または基本の回路への他の強化策との組み合わせで使用してもよく、さらに他のLO入力回路設計を利用してもよい。図5における構成に対する例示的な回路部品の値が表IVに明記されている。
図7および図8における実施例に関して、前述のとおり、ドローンFETは本発明の動作に対して本質的なものではなく、図7および図8に図示された概略図に従って取り除くことができる。図7に示される構成は、ドローンFETQ3およびQ4がすでに取り除かれていることを除けば、図6に対して示され、説明された構成と比較されうる。各々の例において、コンデンサ(C9またはC21のいずれか)は混合FETQ1およびQ2のソースとゲートの間に配置されているが、それらの静電容量の値は図に添付される表に示されるよう相異している。図8に示される構成は、ドローンFETQ3およびQ4がすでに取り除かれていることを除けば、図3に関連して示され説明された構成と同一であり、対称化する抵抗R1およびR2が、図4に関連してすでに説明されたように付加されている。図7および9における構成に対する例示的な回路部品の値が表VおよびVIに明記されている。
図9において、本発明の混合器の図7での実施例と、図9における混合器も抵抗R1およびR2を含んでおり、さらに異なった抵抗R8およびコンデンサC31をLポートとコンデンサC11との間に有していることを除けば、同一である追加された実施例が示されている。コンデンサC21は、Q3およびQ4(回路の実施例から除かれている)における静電容量によって失われた静電容量を回復するために設けられていることが分り、それによって回路をすべて再設計する必要なくなる。コンデンサC12およびC8に関して、共通のゲートと共通のドレインとの間を直列に接続する、少なくともひとつのコンデンサがあれば充分であるが、このコンデンサは変成器のどちら側にも存在し得うるものであり、回路のひとつ以上のコンデンサの存在は(例えばC8およびC9)、特定の例示的な回路設計の過程からもたらされる単に便宜的なものである。
これらの選択的な実施例から鑑みて、本発明にとって重要な部品は、スイッチング素子(例えばFETQ1およびQ2のような)のトーテムポール構成ならびに分離手段(例えば分離変成器T1のような)である。基本発明を修飾する部品は、付加されたR1およびR2、あるいはコンデンサC13およびC14、あるいはQ1およびQ2の特性を補正するドローンスイッチング素子Q3およびQ4によって実現された補償構造である。付加されたFET対(Q3およびQ4)は、本質的なトランジスタ(Q1およびQ2)の非直線性の静電容量(Cgs)を対称化するために使用され、共振増幅器によりそれらを容易に駆動し、さらに結果として起こるゲートの駆動波形の対称性を改善し、さらに混合回路において新規なものである。他の部品を基本素子を支えるために設けてもよく、改善された性能を提供し、さらに基本素子を支える。これらの他の部品は従来技術として知られている多様な等価の従来の回路構成で置き換えてもよい。各々の例示的な混合器回路はアップコンバータあるいはダウンコンバータのための信号を混合する手段を提供する。
本発明の背景で述べられた前述のM/A−COM混合器に比較して、この明細書の主題は、異なった回路構成および動作を利用するM/A−COM混合器によって達成されたと主張される+18dBmの性能より優れる、+30から+35dBmの第3番目の抑圧ポイントを示した。
この明細書を通して説明された参考文献は、参照によって充分に具体化される。本発明を充分に説明したので、通常の技術知識を有する者にとって、種々の変形と変更が、ここで述べた本発明の精神または範囲を逸脱することなくおこなえることは明らかである。
Claims (9)
- 第1端子と第2端子をもつ第1のスイッチング素子と;
非線型歪みの少なくとも一部をキャンセルできるように前記第1のスイッチング素子と実質的に整合し、第3ならびに第4端子を有し、前記第1端子は前記第4端子に対応しさらに前記第2端子は前記第3端子に対応している第2のスイッチング素子と;
前記第1と第2のスイッチング素子は、第2および第3の端子の結合部で共通の回路ノードを形成するように前記第3端子に接続された前記第2端子でもって逆向きで直列に接続されると共に前記第4の端子が接地されており;
2つの端子の入力ポートと2つの出力ポートとを有する分離用回路であって、該分離用回路は、前記2つの端子の入力ポートにおいて外部のローカル発振器信号を受けるようになっており、かつ、2つの端子の出力ポートで浮動のスイッチング信号を発生するようになっており、前記出力ポートが前記共通回路ノードにつながれている分離用回路から成り、
前記第1及び第2スイッチング素子がトランジスタを有していることを特徴とする混合器回路。 - 前記第1と第2のスイッチング素子がバイポーラ結合トランジスタであることを特徴とする請求項1に記載した混合器回路。
- 前記第1と第2のスイッチング素子がFETであり、前記各々のFETはさらに前記ゲート端子がそこでともにつながれている共通のゲート端子から成り、前記第1端子はドレインから成り、前記第2端子はソースから成り、前記第3端子もソースから成り、前記第4端子は接地されたドレインから成っており、前記第1FETのソースは前記第2FETのソースとつながれており、ここで浮動の前記スイッチング信号が前記共通のゲート端子と前記共通のソース端子につながれることを特徴とする請求項1に記載した混合器回路。
- 前記分離回路が変成器であることを特徴とする請求項1に記載した混合器回路。
- 前記分離回路がさらに分離用コンデンサを含むことを特徴とする請求項4に記載した混合器回路。
- さらに前記第1FETのドレインとソース端子の間につながれる第1のインピーダンス素子と、前記該第2FETのドレインとソース端子の間につながれる第2のインピーダンス素子とを備えていることを特徴とする請求項2に記載した混合器回路。
- 第1入力端子と、直接接地された第1出力端子と、第1制御端子とを備えた第1FETトランジスタと、
第2入力端子と、前記第1FETトランジスタの入力端子に接続され、共通回路ノードを形成する第2出力端子と、第2制御端子とを備えた第2FETトランジスタと、
2つの端子の入力ポートと2つの出力ポートとを有する分離用回路であって、該分離用回路は、前記2つの端子の入力ポートにおいて外部のローカル発振器信号を受けるようになっており、さらに浮動のスイッチング信号を発生するようになっており、かつ、前記制御端子と共通回路端子ノードをわたって前記浮動スイッチング信号と作動的に接続するようになっている分離用回路と、
前記第1FET入力および出力端子をわたって接続されている第1の抵抗器と、
前記第2FET入力および出力端子に接続された第2の抵抗器であって、前記第1の抵抗器と実質的に同じ抵抗を有するものとを有し、
前記第1および第2の抵抗器は、第1および第2FETにかかる電圧の同期を実現するようになっており、かつ前記混合器回路の3次抑圧ポイントを改善するようになっていることを特徴とする混合器。 - 第1入力端子と、直接接地された第1出力端子と、第1制御端子とを備えた第1FETトランジスタと、
第2入力端子と、前記第1FETトランジスタの入力端子に接続され、共通回路ノードを形成する第2出力端子と、第2制御端子とを備えた第2FETトランジスタと、
2つの端子の入力ポートと2つの出力ポートとを有する分離用回路であって、該分離用回路は、前記2つの端子の入力ポートにおいて外部のローカル発振器信号を受けるようになっており、さらに浮動のスイッチング信号を発生するようになっており、かつ、前記制御端子と共通回路端子ノードをわたって前記浮動スイッチング信号と作動的に接続するようになっている分離用回路と、
前記第1FET入力および出力端子をわたって接続されている第1のキャパシタと、
前記第2FET入力および出力端子に接続された第2のキャパシタであって、前記第1のキャパシタと実質的に同じキャパシタンスを有するものとを有していることを特徴とする混合器。 - 第1入力端子と、第1出力端子とを備えた第1FETスイッチング素子であって、前記第1出力端子が直接接地されているものと、
第2入力端子と、第2出力端子とを備えた第2FETスイッチング素子であって、前記第2出力端子が前記第1出力端子と接続されており、前記第2出力端子と前記第1入力端子の接続が共通回路ノードを形成しているものと、
2つの端子の入力ポートと2つの出力ポートとを有する分離用回路であって、該分離用回路は、前記2つの端子の入力ポートにおいて外部のローカル発振器信号を受けるようになっており、さらに浮動のスイッチング信号を発生するようになっており、かつ、前記制御端子と共通回路端子ノードをわたって前記浮動スイッチング信号と作動的に接続するようになっている分離用回路と、一致した第3および第4のFETスイッチング素子を有する補償スイッチング素子であって、該第3および第4スイッチング素子が第3および第4ソース端子をそれぞれ有しており、前記第3および第4ソース端子が直列接続されて共通ソース端子を形成しており、前記第3および第4FETスイッチング素子が第3および第4ゲート端子をそれぞれ有しており、前記第3および第4スイッチング素子は接続されて共通のゲート端子を形成している補償スイッチング素子とを備え、
前記第1、第2、第3および第4FETスイッチング素子が一致した電気的特性を有しており、
前記第1および第2FETスイッチング素子の共通入力端子が前記第3および第4FETスイッチング素子の前記共通ソース端子に接続されており、
前記補償スイッチング素子が前記第1および第2FETスイッチング素子によって示された非線型キャパシタンスを同期させるように動作するとともに、前記第1および第2FET素子を共鳴同調増幅器によって容易に駆動させるように動作し、さらに、生じるゲート駆動波形の対称性を改善するように動作するようになっていることを特徴とする混合器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/926,175 US6064872A (en) | 1991-03-12 | 1997-09-09 | Totem pole mixer having grounded serially connected stacked FET pair |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000511263A Division JP2001516984A (ja) | 1997-09-09 | 1998-09-09 | 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004208333A true JP2004208333A (ja) | 2004-07-22 |
Family
ID=25452853
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000511263A Pending JP2001516984A (ja) | 1997-09-09 | 1998-09-09 | 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 |
JP2004059573A Pending JP2004208333A (ja) | 1997-09-09 | 2004-03-03 | 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000511263A Pending JP2001516984A (ja) | 1997-09-09 | 1998-09-09 | 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6064872A (ja) |
EP (1) | EP1020037A4 (ja) |
JP (2) | JP2001516984A (ja) |
KR (1) | KR20010023834A (ja) |
CA (1) | CA2300305C (ja) |
WO (1) | WO1999013592A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016507185A (ja) * | 2013-01-14 | 2016-03-07 | 日本テキサス・インスツルメンツ株式会社 | 周波数乗算器 |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6675005B2 (en) | 1999-03-25 | 2004-01-06 | Zenith Electronics Corporation | Printed single balanced downconverter mixer |
US6871059B1 (en) * | 1999-06-16 | 2005-03-22 | Skyworks Solutions, Inc. | Passive balun FET mixer |
US6917789B1 (en) * | 1999-10-21 | 2005-07-12 | Broadcom Corporation | Adaptive radio transceiver with an antenna matching circuit |
US7548726B1 (en) * | 1999-10-21 | 2009-06-16 | Broadcom Corporation | Adaptive radio transceiver with a bandpass filter |
US6574457B1 (en) * | 2000-03-15 | 2003-06-03 | Nokia Mobile Phones Limited | Two-transistor mixer |
US6804502B2 (en) | 2001-10-10 | 2004-10-12 | Peregrine Semiconductor Corporation | Switch circuit and method of switching radio frequency signals |
US6900711B2 (en) | 2002-09-30 | 2005-05-31 | Agilent Technologies, Inc. | Switching system |
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
FR2871630B1 (fr) * | 2004-06-11 | 2007-02-09 | Commissariat Energie Atomique | Procede de commande d'un interrupteur analogique |
JP4659826B2 (ja) | 2004-06-23 | 2011-03-30 | ペレグリン セミコンダクター コーポレーション | Rfフロントエンド集積回路 |
DE102004037820A1 (de) * | 2004-08-04 | 2006-03-16 | Epcos Ag | Elektrische Schaltung und Bauelement mit der Schaltung |
CA2524751C (en) * | 2004-10-27 | 2009-12-29 | Synergy Microwave Corporation | Passive reflection mixer |
USRE48965E1 (en) | 2005-07-11 | 2022-03-08 | Psemi Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US8742502B2 (en) | 2005-07-11 | 2014-06-03 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US7910993B2 (en) | 2005-07-11 | 2011-03-22 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink |
US7890891B2 (en) | 2005-07-11 | 2011-02-15 | Peregrine Semiconductor Corporation | Method and apparatus improving gate oxide reliability by controlling accumulated charge |
US9653601B2 (en) | 2005-07-11 | 2017-05-16 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction |
US20080076371A1 (en) | 2005-07-11 | 2008-03-27 | Alexander Dribinsky | Circuit and method for controlling charge injection in radio frequency switches |
US7446626B2 (en) * | 2006-09-08 | 2008-11-04 | Stmicroelectronics Ltd. | Directional couplers for RF power detection |
US7570936B2 (en) * | 2006-10-27 | 2009-08-04 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Sub-harmonically pumped mixer |
US8170522B2 (en) * | 2006-11-15 | 2012-05-01 | Sibeam, Inc. | Multi-transformer architecture for an active RF circuit |
US7844241B2 (en) * | 2007-04-10 | 2010-11-30 | Northrop Grumman Systems Corporation | High linearity frequency conversion system and method |
US7960772B2 (en) | 2007-04-26 | 2011-06-14 | Peregrine Semiconductor Corporation | Tuning capacitance to enhance FET stack voltage withstand |
US7616045B2 (en) * | 2008-01-24 | 2009-11-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Mixer with balanced local oscillator signal |
US9024700B2 (en) | 2008-02-28 | 2015-05-05 | Peregrine Semiconductor Corporation | Method and apparatus for use in digitally tuning a capacitor in an integrated circuit device |
EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9030248B2 (en) * | 2008-07-18 | 2015-05-12 | Peregrine Semiconductor Corporation | Level shifter with output spike reduction |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US8076996B2 (en) * | 2009-02-10 | 2011-12-13 | Electronics And Telecommunications Research Institute | Hybrid balun apparatus |
US8723260B1 (en) | 2009-03-12 | 2014-05-13 | Rf Micro Devices, Inc. | Semiconductor radio frequency switch with body contact |
KR20110019063A (ko) * | 2009-08-19 | 2011-02-25 | 삼성전자주식회사 | 싱글 사이드 밴드 믹서, 및 이를 구비한 로컬 오실레이터 |
IT1398747B1 (it) * | 2010-03-16 | 2013-03-18 | St Microelectronics Srl | Oscillatore. |
JP5573308B2 (ja) * | 2010-04-01 | 2014-08-20 | 住友電気工業株式会社 | 電子回路 |
US9413362B2 (en) | 2011-01-18 | 2016-08-09 | Peregrine Semiconductor Corporation | Differential charge pump |
US9531341B2 (en) * | 2011-08-30 | 2016-12-27 | Keysight Technoloiges, Inc. | Method and apparatus for converting single-ended signals into differential signals |
US8792847B2 (en) * | 2012-07-27 | 2014-07-29 | Qualcomm Incorporated | Linearity in passive mixer circuits |
US9590674B2 (en) | 2012-12-14 | 2017-03-07 | Peregrine Semiconductor Corporation | Semiconductor devices with switchable ground-body connection |
US20150236798A1 (en) | 2013-03-14 | 2015-08-20 | Peregrine Semiconductor Corporation | Methods for Increasing RF Throughput Via Usage of Tunable Filters |
US9106204B2 (en) | 2013-06-10 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Four LC element balun |
US9406695B2 (en) | 2013-11-20 | 2016-08-02 | Peregrine Semiconductor Corporation | Circuit and method for improving ESD tolerance and switching speed |
US9831857B2 (en) | 2015-03-11 | 2017-11-28 | Peregrine Semiconductor Corporation | Power splitter with programmable output phase shift |
US9948281B2 (en) | 2016-09-02 | 2018-04-17 | Peregrine Semiconductor Corporation | Positive logic digitally tunable capacitor |
US10236872B1 (en) | 2018-03-28 | 2019-03-19 | Psemi Corporation | AC coupling modules for bias ladders |
US10886911B2 (en) | 2018-03-28 | 2021-01-05 | Psemi Corporation | Stacked FET switch bias ladders |
US10505530B2 (en) | 2018-03-28 | 2019-12-10 | Psemi Corporation | Positive logic switch with selectable DC blocking circuit |
US11271566B2 (en) * | 2018-12-14 | 2022-03-08 | Integrated Device Technology, Inc. | Digital logic compatible inputs in compound semiconductor circuits |
US11476849B2 (en) | 2020-01-06 | 2022-10-18 | Psemi Corporation | High power positive logic switch |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3577206A (en) * | 1969-04-28 | 1971-05-04 | Boeing Co | Complementary field-effect transistor mixer |
US5280648A (en) * | 1988-12-06 | 1994-01-18 | Zenith Electronics Corporation | Double-balanced high level wide band RF mixer |
US5027163A (en) * | 1988-12-06 | 1991-06-25 | Zenith Electronics Corporation | High level wide band RF mixer |
JPH02250507A (ja) * | 1989-03-24 | 1990-10-08 | Nec Corp | 全波整流回路 |
US5361409A (en) * | 1991-03-12 | 1994-11-01 | Watkins Johnson Company | FET mixer having transmission line transformer |
US5513390A (en) * | 1991-03-12 | 1996-04-30 | Watkins Johnson Company | Biased FET mixer |
JP2841978B2 (ja) * | 1991-10-30 | 1998-12-24 | 日本電気株式会社 | 周波数逓倍・ミキサ回路 |
US5602501A (en) * | 1992-09-03 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mixer circuit using a dual gate field effect transistor |
JPH06276028A (ja) * | 1993-03-19 | 1994-09-30 | Fujitsu Ltd | Fetミキサ回路 |
JPH0738337A (ja) * | 1993-07-20 | 1995-02-07 | Hitachi Ltd | 低歪カスケード回路 |
JPH0837425A (ja) * | 1994-07-22 | 1996-02-06 | Nippon Telegr & Teleph Corp <Ntt> | 低歪みミキサ |
US5697092A (en) * | 1995-12-21 | 1997-12-09 | The Whitaker Corporation | Floating fet mixer |
-
1997
- 1997-09-09 US US08/926,175 patent/US6064872A/en not_active Expired - Lifetime
-
1998
- 1998-09-09 CA CA002300305A patent/CA2300305C/en not_active Expired - Fee Related
- 1998-09-09 EP EP98945992A patent/EP1020037A4/en not_active Withdrawn
- 1998-09-09 JP JP2000511263A patent/JP2001516984A/ja active Pending
- 1998-09-09 WO PCT/US1998/018791 patent/WO1999013592A1/en not_active Application Discontinuation
- 1998-09-09 KR KR1020007002509A patent/KR20010023834A/ko not_active Application Discontinuation
-
2004
- 2004-03-03 JP JP2004059573A patent/JP2004208333A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016507185A (ja) * | 2013-01-14 | 2016-03-07 | 日本テキサス・インスツルメンツ株式会社 | 周波数乗算器 |
Also Published As
Publication number | Publication date |
---|---|
CA2300305C (en) | 2004-02-03 |
KR20010023834A (ko) | 2001-03-26 |
US6064872A (en) | 2000-05-16 |
WO1999013592A1 (en) | 1999-03-18 |
JP2001516984A (ja) | 2001-10-02 |
EP1020037A4 (en) | 2002-06-05 |
EP1020037A1 (en) | 2000-07-19 |
CA2300305A1 (en) | 1999-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004208333A (ja) | 接地され直列に接続されたスタックfet対を備えたトーテムポール混合器 | |
US6871059B1 (en) | Passive balun FET mixer | |
JP4851773B2 (ja) | 受動反射形ミキサ | |
US4334324A (en) | Complementary symmetry FET frequency converter circuits | |
US7088169B2 (en) | Low-noise, high-linearity analog multiplier | |
US5559457A (en) | Double-balanced mixer circuit | |
JP3387931B2 (ja) | 補償型リングミクサ | |
JP2558258B2 (ja) | マイクロ波受信機 | |
JPH1070481A (ja) | 中間周波数信号発生装置、周波数変換装置、送信装置、受信装置及び送、受信装置 | |
US11323072B1 (en) | Mixer with series connected active devices | |
EP1142107B1 (en) | Active differential to single-ended converter | |
JP2001251150A (ja) | 単相信号/差動信号変換型の電圧増幅器 | |
JP3350639B2 (ja) | 周波数変換器 | |
US20060017526A1 (en) | Balanced gyrator and devices including the balanced gyrator | |
JP3332657B2 (ja) | ミキサ回路 | |
JPH06350375A (ja) | 整合回路 | |
JPH09266420A (ja) | 分布増幅器 | |
JPH05327357A (ja) | ミキサ回路 | |
JPH11205042A (ja) | 周波数変換回路 | |
JPH09130149A (ja) | ミキサ回路 | |
JPH0716134B2 (ja) | ミキサ−回路 | |
JPH0624290B2 (ja) | 周波数混合器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071105 |