JP2004201466A - 直流定電圧電源回路 - Google Patents
直流定電圧電源回路 Download PDFInfo
- Publication number
- JP2004201466A JP2004201466A JP2002370033A JP2002370033A JP2004201466A JP 2004201466 A JP2004201466 A JP 2004201466A JP 2002370033 A JP2002370033 A JP 2002370033A JP 2002370033 A JP2002370033 A JP 2002370033A JP 2004201466 A JP2004201466 A JP 2004201466A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- supply circuit
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
【解決手段】シリーズ電源回路の出力電圧にスイッチング電源回路の電圧帰還比率を掛けた値に、一定の電圧を加算した値を、スイッチング電源回路の基準電圧として使用する。シリーズ電源回路の出力トランジスタに印加される電圧が、安定した出力電圧が得られる最低の電圧となるように、前記一定の電圧値を設定しておく。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、スイッチング電源回路の後にシリーズ電源回路を直列接続した方式の直流定電圧電源回路に関する。
【0002】
【従来の技術】
従来よりスイッチング電源回路の後にシリーズ電源回路を直列接続した方式の直流定電圧電源回路が使用されている。図4は、このような方式による従来の電源回路の構成をブロック図で表したものである。スイッチング電源回路1は、非安定直流電圧Vinを入力として受け、安定化された直流電圧Vout1を出力する。出力電圧Vout1の安定化は、第1の帰還量調整回路2にて出力電圧Vout1を一定比率Aで分圧して第1の帰還電圧Vf1を生成し、これを第1の基準電圧生成回路3にて生成した第1の基準電圧Vref1とスイッチング電源回路1内の図示しない誤差増幅回路にて比較する。そして、その出力にてスイッチング周期を調整することによって行なわれる。
【0003】
シリーズ電源回路4は、スイッチング電源回路1の出力電圧Vout1を入力として受け、安定度を一層高めた直流電圧Vout2を出力する。出力電圧Vout2の安定化は、第2の帰還量調整回路5にて出力電圧Vout2を一定比率Bで分圧して第2の帰還電圧Vf2を生成し、これを第2の基準電圧生成回路6にて生成した第2の基準電圧Vref2と、シリーズ電源回路4内の図示しない誤差増幅回路にて比較する。そして、その出力にてシリーズ電源回路4の入力ノードN1と出力ノードN2との間に接続された図示しない出力トランジスタの内部抵抗を調整することによって行なわれる。
【0004】
このような方式の直流安定化電源回路の利点は、スイッチング電源回路1が低損失である効果と、シリーズ電源回路4のリップル除去の効果とが同時に得られることにある。つまり、低損失且つ安定した出力電圧が得られる点にある。このような直流安定化電源回路は、マイコン等の集積回路の電源として用いられる。
【0005】
しかし、負荷であるマイコン等の集積回路は、年々プロセスの微細化のために電源電圧が低下しており、電源回路の出力電圧は変更を余儀なくされるケースが度々ある。このような場合、従来の電源回路では次のような問題が発生する。
【0006】
図4に示した従来回路の出力電圧Vout2の変更は、第2の帰還量調整回路5による分圧比(電圧帰還比率)Bを調整することで可能である。しかし例えば、出力電圧Vout2を低い値に変更する場合、スイッチング電源回路1の出力電圧Vout1とシリーズ電源回路4の出力電圧Vout2との差が大きくなるため、シリーズ電源回路4における電力損失が大きくなる。反対に出力電圧Vout2を上昇させる場合には、スイッチング電源回路1の出力電圧Vout1との差が小さくなり過ぎて、出力電圧Vout2の安定性が充分に確保されない場合が生ずる。
【0007】
このような不具合を出さないためには、シリーズ電源回路4の第2の帰還量調整回路5の分圧比Bとスイッチング電源回路1の第1の帰還量調整回路2の分圧比Aの双方を調整すればよい。しかし、例えば図4の破線で囲ったスイッチング電源回路1、第1の帰還量調整回路2、第1の基準電圧生成回路3、シリーズ電源回路4、第2の基準電圧生成回路6を含む部分7が半導体集積回路としてシステム化してある場合には、半導体集積回路の内部まで変更が必要になる。このため、マイコン等が微細化されて電源電圧が低下する度に、新たな電源ICが必要となり、調達に時間がかかる上にコストも高くなってしまう不都合が生ずる。
【0008】
【特許文献1】
特開平09−233810
【0009】
【発明が解決しようとする課題】
本発明は、従来回路がスイッチング電源回路とシリーズ電源回路の双方の出力電圧の調整を必要とするために発生した前記不具合を解決するためになされたもので、その目的は、シリーズ電源回路の帰還量調整回路の調整のみで、電力損失を増加させることなく、且つ出力電圧の安定性も損なわずに出力電圧を下げることが可能な直流定電圧電源回路を提供することにある。
【0010】
【課題を解決するための手段】
前記目的を達成するための請求項1に記載の発明は、スイッチング電源回路の後にシリーズ電源回路を直列接続した直流定電圧電源回路であって、前記スイッチング電源回路の出力電圧を、前記シリーズ電源回路の出力電圧に一定の電圧を加えた値になるようにしたことを特徴とする直流定電圧電源回路である。
【0011】
このようにすることで、電源回路全体としての電力損失を殆ど変化させることなく、またシリーズ電源回路の出力安定性を損なうことなく第2の出力電圧の設定変更をすることができる。
【0012】
また、請求項2に記載の発明は、第1の出力電圧を一定比率Aで分圧した第1の帰還電圧と第1の基準電圧とを比較して安定化された第1の出力電圧を生成するスイッチング電源回路の後に、第2の出力電圧を一定比率Bで分圧した第2の帰還電圧と第2の基準電圧とを比較して安定化された第2の出力電圧を生成するシリーズ電源回路を直列接続した直流定電圧電源回路において、前記第2の出力電圧を前記一定比率Aで分圧した第3の帰還電圧に第3の基準電圧を加算した修正基準電圧を前記第1の基準電圧の代わりに使用したことを特徴とする直流定電圧電源回路である。
【0013】
このような構成とすることで、シリーズ電源回路の出力電圧を変更するに際してスイッチング電源回路の調整が不要になる。また、その変更による電源回路全体の電力損失の変化は僅かで済み、第2の出力電圧の安定性が損なわれることもない。
【0014】
また、請求項3に記載の発明は、請求項2に記載の直流定電圧電源回路において、前記シリーズ電源回路が安定した出力電圧を維持するために必要な最低の入力−出力間電圧をΔVminとするとき、前記第3の基準電圧を、ΔVminに前記一定比率Aを掛けた値に設定したことを特徴とする直流定電圧電源回路である。
【0015】
このような構成とすることで、シリーズ電源回路の出力電圧の設定変更にかかわらず、電源回路全体の電力損失を殆ど最低のレベルに維持することができ、且つ第2の出力電圧の安定性が損なわれることもない。
【0016】
また、請求項4に記載の発明は、請求項2又は3に記載の直流定電圧電源回路において、前記加算を、前記第3の帰還電圧及び前記第3の基準電圧にそれぞれ比例する電流を出力する2つの定電流源の出力電流を、共通の抵抗器に流すことにより該抵抗器の両端に発生する電圧を加算結果として取り出す回路にて行なうようにした直流定電圧電源回路である。
【0017】
このような回路構成とすることで、加算回路を単一電源で構成できるようになる。
【0018】
【発明の実施の形態】
以下、本発明の一実施形態を図1〜図3を参照して詳細に説明する。
図1は、本実施形態の直流定電圧電源回路の構成を示すブロック図である。なお、図4と同一の構成要素には同一の符号を付してある。本電源回路は、スイッチング電源回路1の後にシリーズ電源回路4を直列に接続した構成となっている。シリーズ電源回路4には、第2の帰還量調整回路5と第2の基準電圧生成回路6が付属しており、その制御動作は従来技術を示した図4の場合と同様である。
【0019】
すなわち、シリーズ電源回路4は、スイッチング電源回路1の出力電圧Vout1を入力端子であるノードN1に受け、安定度を一層高めた直流電圧Vout2を出力端子であるノードN2に出力する。出力電圧Vout2の安定化は、第2の帰還量調整回路5にて出力電圧Vout2を一定比率Bで分圧した第2の帰還電圧Vf2を生成し、これを第2の基準電圧生成回路6にて生成した第2の基準電圧Vref2と、シリーズ電源回路4内の誤差増幅回路OP2(図2)にて比較する。そして、その出力にてノードN1とノードN2との間に接続されたシリーズ電源回路4の出力トランジスタQ2(図2)の内部抵抗を調整し、Vf2=Vref2 となるように制御することによって行なう。
【0020】
一方、スイッチング電源回路1は、非安定直流電圧Vinを入力として受け、安定化された直流電圧Vout1を生成し後段のシリーズ電源回路4に供給する。スイッチング電源回路1には、第1の帰還量調整回路2、第3の基準電圧生成回路8、及び基準電圧修正回路9が付属している。第1の帰還量調整回路2は、出力電圧Vout1を一定比率Aで分圧した第1の帰還電圧Vf1を生成しスイッチング電源回路1に供給する。本実施形態の回路が図4と異なる点は、基準電圧修正回路9を新たに設けた点にある。基準電圧修正回路9は、第3の基準電圧生成回路8が生成した第3の基準電圧Vref3とシリーズ電源回路4の出力電圧Vout2を入力として受け、修正した基準電圧Vre4 を算出してスイッチング電源回路1に供給する。スイッチング電源回路1は、第1の帰還電圧Vf1と修正された基準電圧Vref4を内部の誤差増幅回路OP1(図2)にて比較する。そして、その出力にてスイッチング周期を調整し、Vf1=Vref4 となるように出力電圧Vout1を制御する。
【0021】
ここで、新たに追加した基準電圧修正回路9は、シリーズ電源回路4の入力電圧と出力電圧との差電圧(Vout1−Vout2)を一定に保つような出力電圧Vout1が出力されるように、修正基準電圧Vref4を演算して出力する。具体的には、シリーズ電源回路4の出力電圧Vout2を、第1の帰還量調整回路2の分圧比Aに等しい分圧比で分圧した値に、第3の基準電圧生成回路8で生成した基準電圧Vref3を加えた値(修正基準電圧Vref4)を、出力電圧Vout1の値を決定する基準電圧としてスイッチング電源回路1に与える。
【0022】
図2は、図1のブロック図を具体化した回路例である。
シリーズ電源回路4は、PNPトランジスタQ2と誤差増幅器OP2により構成される。トランジスタQ2のエミッタは、シリーズ電源回路4の入力端子であるノードN1に接続されてスイッチング電源回路1の出力電圧Vout1を受ける。トランジスタQ2のコレクタは、シリーズ電源回路4の出力端子であるノードN2に接続され出力電圧Vout2を出力する。トランジスタQ2のベースには誤差増幅器OP2の出力信号が供給される。誤差増幅器OP2の反転入力端子には、第2の基準電圧生成回路6にて生成された第2の基準電圧Vref2が供給される。誤差増幅器OP2の非反転入力端子には、第2の帰還量調整回路5の出力である第2の帰還電圧Vf2が供給される。第2の帰還量調整回路5は、抵抗器R3、R4により構成される分圧回路で、ノードN2に現れた出力電圧Vout2を一定比率B(=R4/(R3+R4))で分圧した第2の帰還電圧Vf2を生成する。
【0023】
誤差増幅器OP2は、第2の基準電圧Vref2と第2の帰還電圧Vf2の差を増幅し、その出力でトランジスタQ2のベース電流を制御する。これによりトランジスタQ2の内部抵抗が変化し、第2の帰還電圧Vf2が第2の基準電圧Vref2に一致するように制御される。この結果、出力電圧Vout2は次式で計算される一定の値となる。
Vout2=Vref2・(R3+R4)/R4 (1)式
【0024】
他方のスイッチング電源回路1は、誤差増幅器OP1、鋸歯状波生成回路10、コンパレータCOMP1、NMOSトランジスタQ1、コイルL1、コンデンサC1、ダイオードD1により構成される。コンパレータCOMP1の反転入力端子には誤差増幅器OP1の出力信号が、非反転入力端子には鋸歯状波生成回路10で生成された鋸歯状波が入力されて比較される。鋸歯状波は誤差増幅器OP1の出力電圧でスライスされ、誤差増幅器OP1の出力電圧に対応したパルス幅のPWM信号が出力される。発生したPWM信号は、トランジスタQ1のゲートに印加される。
【0025】
トランジスタQ1のドレインは、非安定直流電圧Vinの供給を受ける。ソースはコイルL1との共通接続ノードN3に接続される。コイルL1の他端はノードN1に接続される。ノードN1はスイッチング電源回路1の出力端子であると共に、シリーズ電源回路4の入力端子でもある。ノードN1と接地ノードVssとの間には、コンデンサC1が接続される。また、ノードN3と接地ノードVssとの間には、アノードを接地ノードVss側にしてダイオードD1が接続される。
【0026】
トランジスタQ1は、そのゲートに加えられた前記PWM信号によりスイッチング動作を行い、非安定直流電圧Vinから供給される電流をON/OFFしてノードN3に供給する。ノードN3に供給されたPWM変調された電流は、コイルL1、コンデンサC1、ダイオードD1により構成される平滑回路により平滑化され、ノードN1に出力電圧Vout1を生成する。
【0027】
誤差増幅器OP1の反転入力端子には第1の帰還電圧Vf1が入力される。第1の帰還電圧調整回路2は、抵抗器R1、R2により構成される分圧回路で、ノードN1に現れた出力電圧Vout1を一定比率A(=R2/(R1+R2))で分圧した第1の帰還電圧Vf1を生成する。他方、誤差増幅器OP1の非反転入力端子には、基準電圧修正回路9の出力である修正基準電圧Vref4が入力される。
【0028】
このような回路構成の下、誤差増幅器OP1の動作により第1の帰還電圧Vf1が修正基準電圧Vre4 に一致するように制御される。その結果、スイッチング電源回路1の出力電圧Vout1は、次式で計算される値に制御される。
Vout1=Vref4・(R1+R2)/R2 (2)式
【0029】
修正基準電圧Vref4を出力する基準電圧修正回路9は、加算回路11、抵抗器R5、R6により構成される。加算回路11の第1の入力端子には、第3の基準電圧生成回路8により生成された第3の基準電圧Vref3が入力される。加算回路11の第2の入力端子には、シリーズ電源回路4の出力電圧Vout2を抵抗器R5、R6で分圧した第3の帰還電圧Vf3が入力される。従って、修正基準電圧Vref4は、次式で計算される値となる。
Vref4=Vref3+Vout2・R6/(R5+R6) (3)式
【0030】
(2)、(3)式より、スイッチング電源回路1の出力電圧Vout1は次のようになる。
Vout1=Vref3・(R1+R2)/R2+Vout2・R6(R1+R2)/(R2(R5+R6)) (4)式
【0031】
この式を用いて、シリーズ電源回路4のトランジスタQ2のコレクタ、エミッタ間に印加される電圧、即ちノードN1、ノードN2間の差電圧ΔVを求めてみる。ΔVは次式で計算される。
ここで、R1・R6=R2・R5 を満たすように抵抗器R1、R2、R5、R6の値を決めたとすると、差電圧ΔVは次のようになる。
ΔV= Vref3・(R1+R2)/R2 (6)式
この式は、差電圧ΔVの値が、シリーズ電源回路4の出力電圧Vout2には無関係に、第3の基準電圧Vref3、抵抗器R1、R2の値のみによって決まることを表している。
【0032】
すなわち、R1・R6=R2・R5 を満足するように抵抗器R1、R2、R5、R6の値を設定すると、トランジスタQ2に印加される電圧は、出力電圧Vout2の値に無関係な一定値に保たれる。R1・R6=R2・R5 を満足させることは、R1/R2=R5/R6 を満足させることを意味し、また、次式を満足させることを意味する。
R2/(R1+R2)=R6/(R5+R6) (7)式
ここに、R2/(R1+R2) は、第1の帰還量調整回路2の分圧比Aを意味し、R6/(R5+R6)は、基準電圧修正回路9内の分圧抵抗器R5、R6による分圧比である。
【0033】
この場合の修正基準電圧Vref4は、(3)、(7)式より次式のようになる。
Vref4=Vref3+Vout2・R2/(R1+R2) (8)式
すなわち、修正基準電圧Vref4は、シリーズ電源回路4の出力電圧Vout2を第1の帰還量調整回路2の分圧比率Aと同じ比率Aで分圧した第3の帰還電圧Vf3に、第3の基準電圧生成回路8が生成する第3の基準電圧Vref3を加算した値となっている。修正基準電圧Vref4の値を(8)式のように決めることで、トランジスタQ2に印加される電圧は、出力電圧Vout2に無関係な一定の値となる。
【0034】
シリーズ電源回路4がリップルを含まない安定した出力電圧Vout2を出力するためには、トランジスタQ2のコレクタ−エミッタ間に一定値以上の電圧が印加されている必要がある。この一定値電圧(最低電圧)をΔVminとする。(8)式が成立する条件の下で、ΔVminを確保するために必要な第3の基準電圧Vref3は、(6)式より次のようになる。
Vref3=ΔVmin・R2/(R1+R2) (9)式
すなわち、第3の基準電圧Vref3の値を(9)式のように設定すれば、シリーズ電源回路4のトランジスタQ2に印加される電圧は、出力電圧Vout2の値に無関係に一定値ΔVminに保たれる。このことはシリーズ電源回路4の電力損失が、出力電圧Vout2の値に関わらず常に最小値に保たれることを意味する。この場合、スイッチング電源回路1のトランジスタQ1に印加される電圧は、出力電圧Vout2を変化させれば変化するが、スイッチング電源回路1は元々、低損失であるため、スイッチング電源回路1とシリーズ電源回路4を含めた全体回路の電力損失は最低レベルに維持される。更に、トランジスタQ2には、安定した電圧が出力されるために必要な最低の電圧ΔVminが保障されるため、出力電圧Vout2が不安定になることもない。
【0035】
次に、加算回路11の具体的な回路例を図3に示す。この加算回路10は、第3の帰還電圧Vf3及び第3の基準電圧Vref3のそれぞれに比例する電流を作って共通の抵抗器に流し、抵抗器両端に加算された電圧を発生させる方式の加算回路である。この加算回路11は、誤差増幅器(演算増幅器)OP3〜OP5、PNPトランジスタQ3〜Q6、抵抗器R7〜R9により構成される。抵抗器R7、R8、R9は共通の抵抗値rに設定してある。
【0036】
トランジスタQ3、Q4はカレントミラー回路を構成しており、 エミッタ共通、ベース共通に接続されている。共通のベースは、トランジスタQ3のコレクタ及び誤差増幅器OP3の出力に接続される。トランジスタQ3のコレクタと接地ノードVssとの間には抵抗器R7が、トランジスタQ4のコレクタと接地ノードVssとの間には抵抗器R9が接続される。誤差増幅器OP3の反転入力端子には、トランジスタQ3のコレクタ電圧が、非反転入力端子には第3の帰還電圧Vf3が入力される。
【0037】
誤差増幅器OP3の増幅率は十分に高くしてあるので、トランジスタQ3のコレクタ電圧は、第3の帰還電圧Vf3に等しくなり抵抗器R7には、電流 Vf3/r が流れる。トランジスタQ3、Q4のベース電流は十分に小さいので、トランジスタQ3のコレクタ電流は Vf3/rとなり、カレントミラー動作によりトランジスタQ4のコレクタ電流も Vf3/rとなる。同様の動作によりトランジスタQ5のコレクタ電流は Vref3/rとなり、抵抗器R9の両端には、(Vf3+Vref3)の電圧が現れる。この電圧が誤差増幅器OP5を使用した非反転バッファ回路によりバッファされて、修正基準電圧Vref4として出力される。すなわち、修正基準電圧Vref4は、第3の帰還電圧Vf3に第3の基準電圧Vref3を加算した値となる。図3の加算回路11の特徴は、誤差増幅器OP3〜OP5を含む全ての回路を単一の電源電圧Vddで動作させることができる点にある。
【0038】
以上、説明したように本発明に係る直流定電圧電源回路によれば、シリーズ電源回路4の帰還量調整回路5の電圧帰還量(分圧比B)の調整のみにより、電源回路全体の損失を最低レベルに維持したまま、シリーズ電源回路4に動作不安定を生ずることもなく、出力電圧Vref2を変更することができる。また必要な調整部分がシリーズ電源回路4の帰還量調整回路5のみであるため、その他の回路部分を一体に集積化しておくことができる。従って、出力電圧変更が容易でコストが安くて済む効果も得られる。
【図面の簡単な説明】
【図1】本発明の一実施形態である直流定電圧電源回路のブロック図である。
【図2】図1のブロック図の詳細回路例である。
【図3】加算回路の回路例である。
【図4】従来技術を示す図1相当図である。
【符号の説明】
図面中、1はスイッチング電源回路、2は第1の帰還量調整回路、3は第1の基準電圧生成回路、4はシリーズ電源回路、5は第2の帰還量調整回路、6は第2の基準電圧生成回路、8は第3の基準電圧生成回路、9は基準電圧修正回路、10は鋸歯状波生成回路、11は加算回路、Vout1は第1の出力電圧、Vout2は第2の出力電圧、Vf1は第1の帰還電圧、Vf2は第2の帰還電圧、Vf3は第3の帰還電圧、Vref1は第1の基準電圧、Vref2は第2の基準電圧、Vref3は第3の基準電圧、Vref4は修正基準電圧、R1〜R9は抵抗器、OP1〜OP5は誤差増幅器(演算増幅器)である。
Claims (4)
- スイッチング電源回路の後にシリーズ電源回路を直列接続した直流定電圧電源回路であって、前記スイッチング電源回路の出力電圧を、前記シリーズ電源回路の出力電圧に一定の電圧を加えた値になるようにしたことを特徴とする直流定電圧電源回路。
- 第1の出力電圧を一定比率Aで分圧した第1の帰還電圧と第1の基準電圧とを比較して安定化された第1の出力電圧を生成するスイッチング電源回路の後に、第2の出力電圧を一定比率Bで分圧した第2の帰還電圧と第2の基準電圧とを比較して安定化された第2の出力電圧を生成するシリーズ電源回路を直列接続した直流定電圧電源回路において、
前記第2の出力電圧を前記一定比率Aで分圧した第3の帰還電圧に第3の基準電圧を加算した修正基準電圧を前記第1の基準電圧の代わりに使用したことを特徴とする直流定電圧電源回路。 - 請求項2に記載の直流定電圧電源回路であって、前記シリーズ電源回路が安定した出力電圧を維持するために必要な最低の入力−出力間電圧をΔVminとするとき、前記第3の基準電圧を、ΔVminに前記一定比率Aを掛けた値に設定したことを特徴とする直流定電圧電源回路。
- 前記加算は、前記第3の帰還電圧、及び前記第3の基準電圧にそれぞれ比例する電流を出力する2つの定電流源の出力電流を、共通の抵抗器に流すことにより該抵抗器の両端に発生する電圧を加算結果として取り出す回路にて行なうことを特徴とする請求項2又は3に記載の直流定電圧電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370033A JP4140377B2 (ja) | 2002-12-20 | 2002-12-20 | 直流定電圧電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002370033A JP4140377B2 (ja) | 2002-12-20 | 2002-12-20 | 直流定電圧電源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004201466A true JP2004201466A (ja) | 2004-07-15 |
JP4140377B2 JP4140377B2 (ja) | 2008-08-27 |
Family
ID=32766085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002370033A Expired - Fee Related JP4140377B2 (ja) | 2002-12-20 | 2002-12-20 | 直流定電圧電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4140377B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757242B1 (ko) | 2005-09-07 | 2007-09-10 | 그로위드(주) | 전압원 제어장치 및 가변전압원을 이용한 led, 모터, 발진기 구동장치, 액츄에이터장치, 전원장치, 제어장치, 이동통신단말 장치의 제어장치 |
JP2011048633A (ja) * | 2009-08-27 | 2011-03-10 | Yokogawa Electric Corp | 電圧発生器 |
-
2002
- 2002-12-20 JP JP2002370033A patent/JP4140377B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100757242B1 (ko) | 2005-09-07 | 2007-09-10 | 그로위드(주) | 전압원 제어장치 및 가변전압원을 이용한 led, 모터, 발진기 구동장치, 액츄에이터장치, 전원장치, 제어장치, 이동통신단말 장치의 제어장치 |
JP2011048633A (ja) * | 2009-08-27 | 2011-03-10 | Yokogawa Electric Corp | 電圧発生器 |
Also Published As
Publication number | Publication date |
---|---|
JP4140377B2 (ja) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10075073B2 (en) | DC/DC converter and switching power supply having overcurrent protection | |
JP4619822B2 (ja) | スイッチングレギュレータ及びその電圧制御方法 | |
TWI431913B (zh) | Current detection circuit and current mode switch regulator | |
US20150194880A1 (en) | Circuits and techniques for improving regulation in a regulator having more than one mode of operation | |
US6992473B2 (en) | Current sensing circuit for DC/DC buck converters | |
JP4798561B2 (ja) | スイッチング電源回路 | |
US8716988B2 (en) | Power factor correction type switching power supply unit | |
JP2011135759A (ja) | 力率改善型スイッチング電源装置 | |
JP2010057222A (ja) | Dc/dcコンバータ | |
TW201737010A (zh) | 電壓電流轉換電路以及具備該電路的開關調節器 | |
JP2019058027A (ja) | スイッチング電源装置 | |
US9348347B2 (en) | Voltage generator with current source compensated for an error current operable over a wide voltage range | |
JP4512632B2 (ja) | Dc−dcコンバータ | |
JP2010226833A (ja) | コンパレータおよびdc−dcコンバータ | |
JP2012016123A (ja) | Dc−dcコンバータ | |
JP4082708B2 (ja) | 低電圧出力レギュレータic及びその回路を用いたリニアレギュレータic、スイッチングレギュレータic、複合レギュレータic | |
JP4140377B2 (ja) | 直流定電圧電源回路 | |
JP4720209B2 (ja) | 基準電圧発生回路及び駆動回路 | |
JP2019022389A (ja) | スイッチング電源回路 | |
JP3542022B2 (ja) | レギュレータ | |
JP2004040859A (ja) | Dc/dcコンバータ | |
KR101375549B1 (ko) | 전압 조절기 및 그 형성 방법 | |
KR0173942B1 (ko) | 정전류 절환 회로 | |
WO2023002744A1 (ja) | 電源安定化回路 | |
JP2015076991A (ja) | 鋸波発生装置、鋸波発生方法、および電圧出力制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080318 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |