JP2004193573A - キャパシタの作製方法 - Google Patents
キャパシタの作製方法 Download PDFInfo
- Publication number
- JP2004193573A JP2004193573A JP2003377608A JP2003377608A JP2004193573A JP 2004193573 A JP2004193573 A JP 2004193573A JP 2003377608 A JP2003377608 A JP 2003377608A JP 2003377608 A JP2003377608 A JP 2003377608A JP 2004193573 A JP2004193573 A JP 2004193573A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- capacitor
- nodules
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】 トレンチと平坦な集積回路キャパシタとの面積およびキャパシタンスを増大させる方法および構造は、薄い誘電体よりなるシード層20に付着されるシリコン・ノジュール105を用いている。シード層は、次の熱処理の間に吸収されて、キャパシタの高抵抗層を排除する。
【選択図】図5
Description
滑らかなキャパシタ電極システム上でキャパシタンスの増大を実現するためには、シリコン・ノジュールをキャパシタ電極に電気的に接続することが重要である。この接続を、シリコン・ノジュールおよびキャパシタ・プレートを独立にドーピングすることによって、あるいはこれらを同時にドーピングすることによって、行うことができる。シリコン・ノジュールは、付着プロセス中に、あるいは付着プロセスが終了した後に、種々の方法を用いて、独立にドープすることができる。種々の方法は、表面にドーピング層を形成すること、およびアニールによってドーパントをシリコン・ノジュールに注入すること(これらに限定されるものではない)を含んでいる。電気的接続を、キャパシタ・プレートおよびシリコン・ノジュールに1工程でドーピングすることによって、形成することもできる。この方法は、ドープトシリコン・ノジュールを用いること、およびアニールを用いて下側の基板にドーパントを注入すること(これらに限定されるものではない)を含んでいる。あるいはまた、シリコン・ノジュール上にドーピング層を設け、アニールによってシリコン・ノジュールを経てキャパシタ・プレートにドーパントを注入することもできる。シリコン・ノジュールが付着される薄いシード層は、漏洩しやすい(leaky)ので、シリコン・ノジュールとキャパシタ・プレートとの間に、最小の抵抗を与える。
(1)第1のキャパシタ・プレートを形成する工程と、
前記第1のキャパシタ・プレート上に、初期の誘電体層を付着する工程と、
前記初期の誘電体層上に、シリコンの層を付着して、このシリコンの層が、シリコン・ノジュールの層を形成するようにする工程と、
前記シリコン・ノジュールの層を、ドーピングする工程と、
前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程と、
前記キャパシタ誘電体の層に隣接して、第2のキャパシタ・プレートを形成する工程と、
を含むキャパシタ作製方法。
(2)前記初期の誘電体層は、2nmより小さい厚さを有する窒化物である、上記(1)に記載のキャパシタ作製方法。
(3)前記初期の誘電体層は、2nmより小さい厚さを有する酸化物である、上記(1)に記載のキャパシタ作製方法。
(4)前記シリコンの層を付着する工程を、低圧CVDによって行う、上記(1)に記載のキャパシタ作製方法。
(5)前記シリコンの層を付着する工程を、低圧CVDによって行う、上記(2)に記載のキャパシタ作製方法。
(6)前記シリコンの層を付着する工程を、低圧CVDによって行う、上記(3)に記載のキャパシタ作製方法。
(7)前記シリコンの層を付着する工程を、約10mTorr(約1.33Pa)より大きく、約300mTorr(約39.9Pa)より小さい圧力で、減圧CVDにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記(1)に記載のキャパシタ作製方法。
(8)前記シリコンの層を付着する工程を、約10mTorr(約1.33Pa)より大きく、約300mTorr(約39.9Pa)より小さい圧力で、減圧CVDにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記(2)に記載のキャパシタ作製方法。
(9)前記シリコンの層を付着する工程を、約10mTorr(約1.33Pa)より大きく、約300mTorr(約39.9Pa)より小さい圧力で、減圧CVDにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、上記(3)に記載のキャパシタ作製方法。
(10)前記シリコンの層を付着する工程を、約550℃より大きい温度で行う、上記(5)に記載のキャパシタ作製方法。
(11)前記シリコンの層を付着する工程を、約550℃より大きい温度で行う、上記(7)に記載のキャパシタ作製方法。
(12)前記シリコン・ノジュールの層をドーピングする工程を、前記シリコン・ノジュールの層を付着する工程と同時に行う、上記(1)に記載のキャパシタ作製方法。
(13)前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程を、前記シリコン・ノジュールの層をアニールする工程と同時に行う、上記(1)に記載のキャパシタ作製方法。
(14)前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの1時間以内実行する、上記(7)に記載のキャパシタ作製方法。
(15)前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの1時間以内実行する、上記(8)に記載のキャパシタ作製方法。
(16)前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの1時間以内実行する、上記(9)に記載のキャパシタ作製方法。
(17)前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、上記(1)に記載のキャパシタ作製方法。
(18)前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、上記(4)に記載のキャパシタ作製方法。
(19)前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、上記(7)に記載のキャパシタ作製方法。
(20)前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、上記(12)に記載のキャパシタ作製方法。
20 シード層
105,105′ シリコン・ノジュール
120 ドーピング層
150 キャパシタ誘電体膜
Claims (10)
- 第1のキャパシタ・プレートを形成する工程と、
前記第1のキャパシタ・プレート上に、初期の誘電体層を付着する工程と、
前記初期の誘電体層上に、シリコンの層を付着して、このシリコンの層が、シリコン・ノジュールの層を形成するようにする工程と、
前記シリコン・ノジュールの層を、ドーピングする工程と、
前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程と、
前記キャパシタ誘電体の層に隣接して、第2のキャパシタ・プレートを形成する工程と、
を含むキャパシタ作製方法。 - 前記初期の誘電体層は、2nmより小さい厚さを有する窒化物または酸化物である、請求項1に記載のキャパシタ作製方法。
- 前記シリコンの層を付着する工程を、低圧CVDによって行う、請求項1または2に記載のキャパシタ作製方法。
- 前記シリコンの層を付着する工程を、10mTorr(1.33Pa)より大きく、300mTorr(39.9Pa)より小さい圧力で、減圧CVDにより行い、
さらに、前記シリコン・ノジュールをアニールする工程を含む、請求項1に記載のキャパシタ作製方法。 - 前記シリコンの層を付着する工程を、550℃より高い温度で行う、請求項3に記載のキャパシタ作製方法。
- 前記シリコン・ノジュールの層をドーピングする工程を、前記シリコン・ノジュールの層を付着する工程と同時に行う、請求項1に記載のキャパシタ作製方法。
- 前記シリコン・ノジュールの層上に、キャパシタ誘電体の層を付着する工程を、前記シリコン・ノジュールの層をアニールする工程と同時に行う、請求項1に記載のキャパシタ作製方法。
- 前記シリコン・ノジュールの層をアニールする工程を、前記シリコン・ノジュールの層を付着する工程のうちの1時間以内実行する、請求項4に記載のキャパシタ作製方法。
- 前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、請求項1に記載のキャパシタ作製方法。
- 前記初期の誘電体層上に、シリコンの層を付着する工程を、前記第1のキャパシタ・プレート上に反応ガスが流れる少なくとも2つの工程で行い、前記少なくとも2つの工程は、前記反応ガスがなくなり、前記第1のキャパシタ・プレートが、実質的に不活性なガスのみにさらされる少なくとも1つの期間によって、時間的に分離されている、請求項3に記載のキャパシタ作製方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/314,548 US6709947B1 (en) | 2002-12-06 | 2002-12-06 | Method of area enhancement in capacitor plates |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004193573A true JP2004193573A (ja) | 2004-07-08 |
Family
ID=31978061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003377608A Pending JP2004193573A (ja) | 2002-12-06 | 2003-11-06 | キャパシタの作製方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6709947B1 (ja) |
JP (1) | JP2004193573A (ja) |
DE (1) | DE10356958A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283101A (ja) * | 2007-05-14 | 2008-11-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8030206B2 (en) * | 2008-08-27 | 2011-10-04 | The Boeing Company | Coplanar solar cell metal contact annealing in plasma enhanced chemical vapor deposition |
US20100273307A1 (en) * | 2009-04-27 | 2010-10-28 | Infineon Technologies Ag | Method of making a device including a capacitive structure |
US9391069B1 (en) * | 2015-12-03 | 2016-07-12 | International Business Machines Corporation | MIM capacitor with enhanced capacitance formed by selective epitaxy |
DE102018217001B4 (de) * | 2018-10-04 | 2020-06-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung von Halbleiterkondensatoren unterschiedlicher Kapazitätswerte in einem Halbleitersubstrat |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5191509A (en) | 1991-12-11 | 1993-03-02 | International Business Machines Corporation | Textured polysilicon stacked trench capacitor |
US5245206A (en) | 1992-05-12 | 1993-09-14 | International Business Machines Corporation | Capacitors with roughened single crystal plates |
US5266514A (en) | 1992-12-21 | 1993-11-30 | Industrial Technology Research Institute | Method for producing a roughened surface capacitor |
US6187628B1 (en) | 1995-08-23 | 2001-02-13 | Micron Technology, Inc. | Semiconductor processing method of forming hemispherical grain polysilicon and a substrate having a hemispherical grain polysilicon layer |
US6027970A (en) | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
US5877061A (en) | 1997-02-25 | 1999-03-02 | International Business Machines Corporation | Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications |
US6025225A (en) | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
US6177696B1 (en) | 1998-08-13 | 2001-01-23 | International Business Machines Corporation | Integration scheme enhancing deep trench capacitance in semiconductor integrated circuit devices |
-
2002
- 2002-12-06 US US10/314,548 patent/US6709947B1/en not_active Expired - Fee Related
-
2003
- 2003-11-06 JP JP2003377608A patent/JP2004193573A/ja active Pending
- 2003-12-05 DE DE10356958A patent/DE10356958A1/de not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008283101A (ja) * | 2007-05-14 | 2008-11-20 | Hitachi Kokusai Electric Inc | 半導体装置の製造方法及び基板処理装置 |
Also Published As
Publication number | Publication date |
---|---|
US6709947B1 (en) | 2004-03-23 |
DE10356958A1 (de) | 2004-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5759262A (en) | Method of forming hemispherical grained silicon | |
US6337243B2 (en) | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer | |
US7238613B2 (en) | Diffusion-enhanced crystallization of amorphous materials to improve surface roughness | |
JPH10303368A (ja) | 電極と誘電層特性が改善した集積回路キャパシタの製造方法及びその製造方法により製造されたキャパシタ | |
JPH0714797A (ja) | 半球粒状面性多結晶シリコンの均一ドーピング方法 | |
JP2007189247A (ja) | 1トランジスタメモリの製造方法 | |
US7229890B2 (en) | Forming integrated circuits using selective deposition of undoped silicon film seeded in chlorine and hydride gas | |
JP3187364B2 (ja) | 半導体装置の製造方法 | |
US5856007A (en) | Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices | |
JPH11150249A (ja) | 凹凸状ポリシリコン層の形成方法及びこの方法の実施に使用される基板処理装置並びに半導体メモリデバイス | |
JP2004193573A (ja) | キャパシタの作製方法 | |
JP2007053279A (ja) | 半導体装置の製造方法 | |
JPH0613547A (ja) | 半導体装置およびその製造方法 | |
KR100323990B1 (ko) | 반구형결정입자들을갖는캐패시터의제조방법 | |
JPH09115833A (ja) | 半導体素子のポリシリコン膜製造方法 | |
KR100328360B1 (ko) | 반구형 결정립의 제조 방법 | |
JP2910422B2 (ja) | 半導体装置の製造方法 | |
JP2795316B2 (ja) | 半導体装置の製造方法 | |
JP4227580B2 (ja) | 温度および投与量が調節可能な原子層堆積 | |
US6368405B1 (en) | Apparatus for growing single crystal silicon and method for forming single crystal silicon layer using the same | |
JP3576790B2 (ja) | 半球型グレーンの多結晶シリコン膜を有する半導体装置の製造方法 | |
US7052956B2 (en) | Method for forming capacitor of semiconductor device | |
KR20010008604A (ko) | 고집적 반도체장치의 하부전극 형성방법 | |
JP2000150826A (ja) | 半導体集積回路装置の製造方法 | |
JP2000200883A (ja) | メモリセル用キャパシタの製作方法及び基板処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060302 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060307 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |