JP2004191137A

JP2004191137A - 静電容量型圧力センサ

Info

Publication number: JP2004191137A
Application number: JP2002358279A
Authority: JP
Inventors: Hiroshige Nakamura; 裕成中村; Satoshi Yamamoto; 敏山本
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2002-12-10
Filing date: 2002-12-10
Publication date: 2004-07-08

Abstract

【課題】測定精度の長期安定性を保証することができる静電容量型圧力センサ及びその製造方法を提供することにある。
【解決手段】本発明の静電容量型圧力センサは、圧力に応じて変形する上部電極が形成された第１の基板と、下部電極が形成された第２の基板とが誘電体膜を介して対向配置され、ダイアフラムの押圧により変化する第１の基板と第２の基板とで形成される静電容量の変化に応じて圧力を検出する静電容量型圧力センサであって、下部電極が、第２の基板に形成された溝を導電性材料で埋めて形成され、かつ形成された下部電極の表面が第２の基板の表面と同じ高さを有することで第１の基板と第２の基板の接合性を高めることができるので、測定精度の長期安定性を保証することができる静電容量型圧力センサを提供することができる。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、静電容量の変化量から圧力を検出する静電容量型圧力センサに関し、特にキャビティ−部の密閉度を向上させる接触型の静電容量型圧力センサに関する。
【０００２】
【従来の技術】
従来、静電容量の変化量に基づいて圧力を検出する、いわゆる静電容量型圧力センサが利用されている。
【０００３】
一般的な静電容量型圧力センサは、その構造が、圧力に応じて変形するダイアフラム（Ｄｉａｐｈｒａｇｍ）が形成された第１の基板と、導電膜が形成された第２の基板とが、所定空間を有しつつ、かつダイアフラムと導電膜とが誘電体膜を介して互いに対向するように配置接合されてなるものである。
【０００４】
対向配置されたダイアフラムと導電膜との間には真空の空隙（キャビティー部）が形成されており、ダイアフラムを押圧して撓わませることで、ダイアフラムと導電膜との距離が変化し、これによる静電容量の変化に基づいて被測定媒体の圧力が検出される。
【０００５】
このような静電容量型圧力センサに属するセンサの１つとして、タッチモード式容量型圧力センサがある。米国特許第５５２８４５２号明細書にこのタッチモード式容量型圧力センサに関する技術が開示されている。
【０００６】
図８は、タッチモード式容量型圧力センサを示す図である。具体的に図８（ａ）はタッチモード式容量型圧力センサの上面図であり、図８（ｂ）はタッチモード式容量型圧力センサのＡ−Ａ断面図である。また、図８（ｃ）はタッチモード式容量型圧力センサを第１の基板と第２の基板とに分離させた状態を示す図である。
【０００７】
このタッチモード式容量型圧力センサ１０１は、図８（ａ）（ｂ）に示すように、ガラス基板３０１上に形成された導電膜３０３（下部電極）上に誘電体膜３０５が形成され、ダイアフラム２０３（上部電極）がキャビティー部２０５を隔てて対向するように配置されてなる構造を有しており、圧力検出時は、図８（ｂ）に示すように、ダイアフラム２０３が撓わむことで誘電体膜３０５と接触した接触面積の変化を両電極間の静電容量の変化として検出することで圧力の測定を可能とする。
【０００８】
つまり、このタッチモード式容量型圧力センサ１０１は、圧力に応じて変形するダイアフラム２０３が形成されたシリコン基板２０１と、クロム（Ｃｒ）膜からなる導電膜３０３が形成されたガラス基板３０１とが、所定空間を有しつつ、ダイアフラム２０３と導電膜３０３とが誘電体膜として機能するガラス膜３０５を介して互いに対向するように配置されているものである。このとき下部電極３０３の膜厚は０．１μｍであり、ガラス膜３０５の膜厚は０．４μｍである。
【０００９】
一方、シリコン基板２０１に形成されているダイアフラム２０３は、ボロンが高濃度でドーピングされてなるものである。このダイアフラム２０３の形状は、上面から見たとき、短辺０．４ｍｍ×長辺１．５ｍｍの長方形を有しており、米国特許第５５２８４５２号明細書にも記載されているように、ダイアフラム２０３の形状は短辺と長辺とが１：３の比率以上となるように設計されているものである。
【００１０】
なお、導電膜（以下、下部電極という。）３０３とダイアフラム（以下、上部電極という。）２０３との間に形成される空隙、すなわちキャビティ−部２０５は高さ３μｍを有する真空の空隙である。
【００１１】
またに、このタッチモード式容量型圧力センサ１０１には、上部電極２０３及び下部電極３０３を外部に引き出すためのアルミ電極（以下、Ａｌ電極という。）３０７ａ，ｂがそれぞれガラス膜３０５上に設けられており、このうち上部電極２０３は第１のＡｌ電極３０７ａに導通接続されており、下部電極３０３は第２のＡｌ電極３０７ｂに導通接続されている。
【００１２】
次いで図９を参照して、より具体的に下部電極３０３について詳述する。
【００１３】
まず、図９（ａ）はタッチモード式容量型圧力センサ１０１の断面図であり、図９（ｂ）は下部電極３０３の上面図である。また図９（ｃ）は下部電極３０３にガラス膜を被覆させた状態を示す図である。
【００１４】
図９（ｂ）に示すように、下部電極３０３は、ガラス基板側電極３０３ａと、ガラス基板側外部電極３０３ｃと、これらガラス基板側電極３０３ａとガラス基板側外部電極３０３ｃをつなぐフィードスルー部３０３ｂとで構成されている。
【００１５】
また、この下部電極３０３は、図９（ｃ）に示すように、下部電極３０３の全面がガラス膜３０５で覆われている。そのため、ガラス膜３０５には、ガラス基板３０１上を覆っている部分と下部電極３０３を覆っている部分とが存在することから、図９（ａ）に示すように、ガラス基板３０１を覆っているガラス膜３０５は、膜厚がガラス膜３０５の膜厚のみであるが、下部電極３０３を覆う部分の厚みは、下部電極３０３（０．１μｍ）が存在する分、その分だけ厚くなっている。
【００１６】
【特許文献１】
米国特許第５５２８４５２号明細書
【００１７】
【発明が解決しようとする課題】
ところで、下部電極３０３及びガラス膜３０５が形成されたガラス基板３０１上に、ダイアフラム２０３が形成されたシリコン基板２０１を接合する場合、下部電極３０３とシリコン基板２０１とが重なる部分（図８（ｃ）における斜線部（イ））は、周囲よりガラス膜３０５が下部電極３０３の厚さ分だけ盛り上がり高くなっているため、シリコン基板２０１との接合不良が生じるおそれがある。つまり接合不良が生じることにより斜線部（イ）の両脇に空隙が形成されてしまうという問題がある。この問題は、特に高圧下において顕著である。
【００１８】
この空隙について、図１０（ａ）〜（ｄ）を参照して詳述する。図１０（ａ）はタッチモード式容量型圧力センサの上面図であり、図１０（ｂ）はＣ１断面図である。同様に、図１０（ｃ）はＣ２断面図であり、図１０（ｄ）はＣ３断面図である。
【００１９】
まず、図１０（ｂ）に示すように、シリコン基板２０１とガラス基板３０１の接合状態は、シリコン基板２０１の断面が略Ｍ字型をしていることから、ガラス膜３０５で被覆されたガラス基板側電極３０３ａをまたぐように配置されているため、シリコン基板２０１とガラス基板３０１との接合状態は良好である。
【００２０】
しかしながら、図１０（ｃ）に示すように、シリコン基板２０１とガラス基板３０１の接合状態は、シリコン基板２０１の底面が平らであることから、この底面がフィードスルー部３０３ｂ及びガラス膜３０５を押し潰すように接合配置されるため、接合部分が非常に不安定になると共に、フィードスルー部３０３ｂの両脇に空隙３０９が形成される可能性がある。
【００２１】
一方、図１０（ｄ）に示すように、ガラス基板側外部電極３０３ｃ及びガラス膜３０５の上面にはシリコン基板２０１が配置されないため接合状態については問題ない。
【００２２】
従って、図１０（ｃ）に示したように、シリコン基板２０１とガラス膜３０５の接合不良により空隙３０９が形成されると、この空隙３０９が原因となってキャビティ−部２０５にリークパスを発生させるという問題がある。つまり、リークパスが発生すると、時間と共に徐々にキャビティ−部２０５内の圧力が変化するので測定開始圧力が変動したり測定精度が低下するという問題がある。
【００２３】
従来上述のような問題を有していたことから作製したタッチモード式容量型圧力センサ１０１のキャビティ−部２０５は密閉性が低く、安定な動作特性を長期間保証することが困難であった。
【００２４】
本発明は、上記に鑑みてなされたもので、その目的としては、キャビティ−部の密閉性を高めることで測定精度の長期安定性を保証することができる静電容量型圧力センサ及びその製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の本発明は、第１の基板に形成された易変形なる上部電極と、第２の基板に形成された下部電極を有し、前記第１の基板と前記第２の基板はキャビティー部を形成し、前記上部電極の撓み量により変化するこれら電極間の静電容量値を検出して圧力を測定する静電容量型圧力センサであって、前記下部電極の少なくとも一部は、前記第２の基板に形成された凹部を導電性材料で埋めて形成され、かつ形成された下部電極の表面が、前記第２の基板の表面と少なくとも前記凹部の周囲において同じ高さを有する。
【００２６】
また請求項２記載の発明は、前記下部電極は、前記上部電極と向かい合う基板側導電部と、前記第１の基板の外側に配置される基板外側導電部と、前記基板側導電部と前記基板外側導電部とを接続するフィードスルー部とで構成されており、前記フィードスルー部の、前記第１の基板と前記第２の基板の少なくとも接続部及び近傍にあたる部分が、前記第２の基板に埋め込まれている。
【００２７】
更に請求項３記載の発明は、前記上部電極が、前記誘電体膜を挟んで前記下部電極に接触し、その接触面積が外圧に応じて変化する。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００２９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る静電容量型圧力センサを示す図であり、図１（ａ）は静電容量型圧力センサの上面図、図１（ｂ）はＣ１断面図、図１（ｃ）はＣ２断面図、図１（ｄ）はＣ３断面図である。
【００３０】
ここで、下部電極の表面パターンは既に説明した図８、図９と同様であるので断面図に沿って説明をしてゆく。
【００３１】
さて、図１（ａ）（ｂ）に示すように、静電容量型圧力センサ１１は、ガラス基板３１と、このガラス基板３１上に形成される凹部と、この凹部を導電性材料で埋めてなる下部電極３３と、この下部電極３３が埋め込まれてなる平坦なガラス基板３１及び下部電極３３上に形成されるガラス膜層３５とを備える第２の基板３９と、一方、シリコン基板２１と、このシリコン基板２１の（１００）面に形成される凹部と、この凹部が形成された面にＰ型イオンが注入されてなる上部電極２３とを備える第１の基板２７とが、真空中にて下部電極３３と上部電極２３とが対向するように配置され、かつシリコン基板２１の接合面とガラス膜３５面とが密閉接続されキャビティー部を形成してなるものであり、易変形なる上部電極２３が外圧により変形して下部電極３３側に接触することにより、これら電極間の静電容量が変化するようになっている。
【００３２】
次に図２（ｂ）は、該センサの別の断面図を示すもので、図２（ａ）の上面図において、Ｄ１断面図を示す図である。本図においてガラス基板３１の上には、センサの内部から外部に連通する凹部が延在し、この凹部に導電材料を埋め込んで下部電極３３が埋設形成されている。そして、埋設された下部電極３３の表面は、少なくとも凹部の周囲のガラス基板３１の表面と同じ高さになるように平坦化されている。そのためガラス基板３１及び下部電極３３上に積み上げられるガラス膜３５も平坦化されている。
【００３３】
従って、本発明の静電容量型圧力センサ１１は、従来のセンサ１０１と比較して下部電極３３の構造が異なる。つまり、従来のようにガラス基板３０１の表面に下部電極３０３を形成するのではなく、図１（ｂ）、図２（ｂ）に示したように、ガラス基板３１に凹部を形成し、そこに下部電極３３が盛り上がらないように導電材料を埋め込むことでガラス基板３１面上を平坦にしているので、従来問題となっていたフィードスルー部における段差を無くしている。その結果、シリコン基板２１とガラス基板３１との間に空隙が生じないので、基板３１とシリコン基板との間の封止状態が安定してキャビティー部２５内の真空度が変化することを抑えることができ、また、時間と共にキャビティー２５の圧力が変化することも抑えることができることから、測定開始圧力が変化したり測定精度が低下することを低減させることができる。
【００３４】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る静電容量型圧力センサ４１を示す図である。この静電容量型圧力センサ４１は、第１の実施の形態に係る静電容量型圧力センサ１１とほぼ同じ構造を有しているが、下部電極３３の構造が異なる点で相違している。
【００３５】
すなわち、下部電極３３は、ガラス基板側電極３３ａとフィードスルー部３３ｂとガラス基板側外部電極３３ｃとで構成されており、ガラス基板３１に形成される凹部はガラス基板３１上のシリコン基板２１と接合する接合面近傍の部分で、少なくともフィードスルー部３３ｂのみである。従って、この部分の電極のみがガラス基板３１に埋め込まれ、他の部分はガラス基板２１の表面に形成される。そのため、ガラス基板３１上のシリコン基板２１と接合する接合面近傍のみが平坦化されるであるから、従来の問題であったフィードスルー部３３ｂで生じていた段差による空隙の発生を抑制することができる。
【００３６】
従って、シリコン基板２１とガラス基板３１とが密着接合されるので、フィードスルー部３３ｂでのリークパスの発生を低減させることができる。
【００３７】
（第３の実施の形態）
図４は、本発明の第３の実施の形態に係る静電容量型圧力センサ５１を示す図である。この静電容量型圧力センサ５１は、第２の実施の形態に係る静電容量型圧力センサ４１とほぼ同じ構造を有しているが、下部電極３３の形状が異なる点で相違している。
【００３８】
すなわち、第２の実施の形態における下部電極３３は、フィードスルー部３３ｂのみが埋め込まれているが、第３の実施の形態に係る下部電極３３は、フィードスルー部３３ｂとガラス基板側外部電極３３ｃがガラス基板３１に埋め込まれている。その結果、上記構成を有する静電容量型圧力センサ５１の下部電極３３のうち、少なくともフィードスルー部３３ｂが埋め込まれるため、シリコン基板２１と接合する接合面が平坦化されるため、従来の問題であったフィードスルー部３３ｂで生じていた段差による空隙の発生を抑制することができる。
【００３９】
従って、シリコン基板２１とガラス基板３１とが密着接合されるので、フィードスルー部３３ｂでのリークパスの発生を低減させることができる。
【００４０】
（第１〜３の実施の形態の変形例）
図５は、本発明の第１乃至第３の実施の形態の変形例に係る静電容量型圧力センサ６１の断面を示す図である。
【００４１】
図５に示すように、本変形例は、第１乃至第３の実施の形態とほぼ同じ構造断面を有しているが、ダイアフラム２３の周縁を支持する厚肉部の構造が異なる点で相違している。
【００４２】
すなわち、第１乃至第３の実施の形態における静電容量型圧力センサ１１，４１，５１の断面図においては、ダイアフラム２３の周縁は厚肉部の中程にて支持されているが、本変形例においては、厚肉部の上面とダイアフラム２３が一致する高さになるように平坦化している。
【００４３】
なお、図５においては、下部電極３３の全体をガラス基板３１に埋め込むように配置しているが、埋め込み形状はこれに限らず、第２及び第３の実施の形態で示したようにフィードスルー部３３ｂのみが埋め込まれていればよい。
【００４４】
従って、本変形例においては、ダイアフラム２３の外周を囲うように設けられていたシリコン突起の高さをダイアフラム２３の高さと同等にすることで、ダイアフラム２３を押圧する押圧面積を広くすることができるので、より操作がし易くなる。また、下部電極３３がガラス基板３１に埋め込まれていることで、シリコン基板２１がガラス基板３１と空隙が生じないように密着接合させることができるので、リークパスの発生を抑制することができる。
【００４５】
更に、本発明は第１の基板と第２の基板の少なくとも接合部及び近傍において、フィードスルー部の盛り上がりを防止するものであるから、リークパスの発生に関与しない他の領域での下部電極構造を限定するものではない。
【００４６】
（製造方法）
次に、図６を参照して、本発明の静電容量型圧力センサ１１の製造工程を説明する。図６（ａ１）〜（ａ５）は、第２の基板３９の製造工程を示す図であり、具体的には、図６（ａ１）は、ガラス基板３１の洗浄工程、（ａ２）は埋め込みギャップの形成工程、（ａ３）は下部電極３３の形成工程、（ａ４）はガラス膜３５の形成工程、（ａ５）はコンタクト及び外部電極３７の形成工程を示している。
【００４７】
一方、図６（ｂ１）〜（ｂ３）は、第１の基板２７の製造工程を示す図であり、具体的には、図６（ｂ１）はシリコン基板２１の洗浄工程、（ｂ２）はエッチング工程、（ｂ３）はイオン注入工程を示している。
【００４８】
（第２の基板３９の製造工程）
まず、図６（ａ１）に示すように、出発材料であるガラス基板３１を購入し、ガラス基板３１上のゴミ、ホコリ等を取り除くための表面洗浄を行う。ここでガラスの素材としては、パイレックス（登録商標）ガラスなどの硬質ガラスが好適に用いられるが、セラミック材を用いることも可能である。
【００４９】
次いで、図６（ａ２）に示すように、ガラス基板３１上にフォトレジストを塗布し、これをフォトリソグラフィー技術によりパターニングして、既に説明した形状に沿った下部電極領域を開口する。次いで、開口されたレジストをレジストマスクにしてウェットエッチングによりガラス基板３１上に０．１μｍの深さの凹部を形成する。次いで、ガラス基板３１上の余分なレジストを除去し、所定の洗浄工程を終えることでギャップが形成されたガラス基板３１を完成する。なお、本製造工程で行うエッチング方法はウェットエッチングに限らずドライエッチングでもよい。
【００５０】
続いて、図６（ａ３）に示すように、凹部が形成されたガラス基板３１上にスパッタリングによりクロム（Ｃｒ）を均一に蒸着させて０．１μｍのクロム膜を形成する。次いで、このクロム膜上にフォトレジストを塗布してフォトリソグラフィー技術によりパターニングし、下部電極領域外を開口する。次いで、ウェットエッチング等により下部電極領域外に蒸着されたクロム膜を除去する。次いで、下部電極領域上に蒸着されているフォトレジスト膜を除去することで、下部電極３３が形成される。
【００５１】
ここで、ガラスとの密着性の点からクロムを選択したが、Ａｌ、Ａｕ、Ｃｕ、Ｔｉなどの電極材料を用いることも可能であり、スパッタリングのみならずＣＶＤ法、無電解メッキ法などの周知の成膜方法を採用することができ、これは本発明において共通である。
【００５２】
次いで、図６（ａ４）に示すように、下部電極３３が埋め込まれた平坦なガラス基板３１上に、スパッタリングにより誘電体膜として機能するガラス膜３５を０．４μｍの厚さで形成する。このガラス膜３５上に更にフォトレジストを塗布して、フォトリソグラフィー技術によりパターニングしコンタクトホールを開口する。次いで、このレジストをレジストマスクにして、反応性イオンエッチングにより下部電極３３まで貫通するコンタクトホールを形成する。次いで、ガラス基板３１上のレジストを除去することで、コンタクトホールが形成されたガラス膜３５を備えるガラス基板３１が完成する。
【００５３】
ここで、誘電体膜としてはガラス以外に、セラミックなどの絶縁材料を採用することも可能であり、これは本発明において共通である。
【００５４】
続いて、図６（ａ５）に示すように、コンタクトホールが形成されたガラス膜３５上にスパッタリングによりアルミニウム等の金属膜を均一に蒸着させてコンタクトホールを埋めると共に、ガラス膜３５上にアルミニウム等の金属を蒸着させる。次いで、このアルミニウム膜上にフォトレジストを塗布して、フォトリソグラフィー技術によりパターニングし、コンタクトに連結して設けられる外部電極領域外のレジストを除去する。そして、このレジストをレジストマスクにして反応性イオンエッチング等によりアルミニウム膜を除去する。次いで外部電極領域上のレジストを除去することで、コンタクト及び外部電極３７が形成される。なお、外部電極３７に凹凸がある場合は、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法で表面を研磨して平坦化する。
【００５５】
（第１の基板２７の製造工程）
一方シリコン基板２１の製造工程は、図６（ｂ１）に示すように、出発材料であるシリコン単結晶からなるｎ型シリコン基板２１を購入し、シリコン基板２１上のゴミ、ホコリ等を取り除くための表面洗浄を行う。
【００５６】
次いで、図６（ｂ２）に示すように、シリコン基板２１上にフォトレジストを塗布し、これをフォトリソグラフィー技術によりパターニングして上部電極領域を開口する。次いで、開口されたレジストをレジストマスクにして異方性エッチングによりシリコン基板２１上に３μｍの深さの角形なる凹部を形成する。次いで、シリコン基板２１上の余分なレジストを除去し、所定の洗浄工程を終えることでギャップが形成されたシリコン基板を完成する。
【００５７】
一般に、シリコン単結晶を用いたダイアフラムの形成には、ＫＯＨ（水酸化カリウム）、ＮａＯＨ（水酸化ナトリウム）等の無機系溶液やエチレンジアミン・ピロカテコール（ＥＤＰ）、水酸化テトラメチルアンモニウム（ＴＭＡＨ）等の有機系溶液を用い、シリコン単結晶の結晶方位によるエッチングレートの違いを利用した異方性エッチングがなされることが多い。なお、エッチング溶液の中でもＫＯＨ水溶液は、他のエッチング溶液と比較してエッチングレートが大きいことや安価であることから、シリコン単結晶の異方性エッチングに良く用いられている。
【００５８】
続いて、図６（ｂ３）に示すように、凹部が形成されている面に濃度が１０^１９ｃｍ^−３程度のボロン（Ｂ）をイオン注入してｎ型シリコンにｐ^＋層の上部電極２３を形成する。
【００５９】
次に、図６（ｃ１）に示すように、ダイアフラム２３が形成されているシリコン基板２１と、下部電極３３及びガラス膜３５が形成されているガラス基板３１とを、真空中で陽極接合させる。この陽極接合は真空中で行われるため形成されたキャビティ−部の内部は真空となる。
【００６０】
接合が完了したならば、図６（ｃ２）に示すように、ガラス基板３１と反対の面からシリコン基板２１をエッチングするが、ここでは、ｐ^＋層でのエッチストップ効果を利用することができる。すなわちボロン濃度が１０^１９ｃｍ^−３を超えるような領域ではシリコン層と比べてエッチングレートが数十分の一から数百分の一になるという効果を利用して、通常厚さ数μｍのダイアフラム（上部電極）２３を形成することができる。なお、ダイアフラム２３の厚さや電極間隔の寸法を制御することにより、後述する静電容量−圧力特性に示される直線領域を所望するセンサの動作領域に合わせることができるので、例えばタイヤ圧検出用の圧力センサにおいては、ダイアフラム２３の厚さや電極間隔の寸法を制御することにより１０ｋｇｆ／ｃｍ^２程度の圧力範囲内で安定した動作を得るセンサを製造することができる。
【００６１】
従って、以上の製造工程で製造された本発明の静電容量型圧力センサ１１は、ダイアフラム２３がｎ型シリコンに高濃度にボロンをドーピングしてなるｐ^＋層からなるため、ダイアフラム２３を１つの電極とみなせば圧力検出時には下部電極３３、ガラス膜３５、及びダイアフラム２３からなるコンデンサを形成していることと同等となるので、ダイアフラム２３とガラス膜３５との接触面積の変化を両電極間の静電容量の変化として検出することで圧力の測定が可能となる。
【００６２】
（静電容量と圧力関係）
図７は、静電容量型圧力センサ１１の静電容量と印加圧力の関係を示す図である。静電容量型圧力センサ１１の特性上、ダイアフラム２３がガラス膜３５に接触する前の低圧領域（未接触領域）では、感度はほとんどゼロである。ダイアフラム２３がガラス膜３５に接触すると、静電容量型圧力センサ１１の静電容量は一定の範囲内で圧力に対してほぼ直線的に増加（直線領域）し、更に圧力が高まると感度は次第に低下して静電容量の変化は飽和する（飽和領域）。ダイアフラム２３がガラス膜３５に接触するときの圧力、すなわち測定開始圧力はダイアフラムの厚さやキャビティー部の高さ、またキャビティー部の圧力（真空度）に大きく依存する。
【００６３】
以上の構成、製造方法及び特性から、予めガラス基板３１上に形成されたギャップを埋めるようにしてなる下部電極３３を有する静電容量型圧力センサ１１は、従来の問題点であるリークパスの原因となるガラス膜３０５の段差がないため、非常に高いキャビティ−部２５の密閉性を有することが確認された。これにより測定精度の長期安定性を保証した圧力センサの製造が可能となった。
【００６４】
なお、このダイアフラムや導電膜を形成するための広い面積のウエハを用いることが可能であるため、ウエハ上に１度に大量のセンサを作製でき、低コストでの大量生産できるという利点を有している。
【００６５】
更に、クロム膜及びガラス膜の形成方法は、スパッタリングによる膜の蒸着などの周知の形成方法とフォトリソグラフィによるパターニングによる一連の工程で行われるので製造工程が簡易になる。
【００６６】
また、シリコン基板及びガラス基板上はそれぞれ各種部品を形成する工程が終了後、互いの基板を接合して個々チップごとに切断することで完成された１個のタッチモード式容量型圧力センサを得ることができる。
【００６７】
更に、以上の説明はタッチモード型に沿ったものであるが、本発明の電極構造は、上部電極が下部電極側に接触しない方式の静電容量型圧力センサに用いることもできる。
【００６８】
【発明の効果】
本発明は、キャビティー内部の圧力を変動させる原因として電極配線の形状に着目し、従来の配線とは異なる配線を施すことにより、キャビティー内部の密閉性を高めた。つまり、圧力に応じて変形するダイアフラムが形成された第１の基板と、下部電極が形成された第２の基板とが誘電体膜を介して対向配置され押圧によるキャビティー内の静電容量変化に応じて圧力を検出する静電容量型圧力センサにおいて、第２の基板に溝を形成し、この溝を導電性材料で埋めて下部電極を形成すると共に、この下部電極の表面を第２の基板の表面と同じ高さとすることで、第１の基板と第２の基板とを隙間なく陽極接合することができるので密閉度の高いキャビティー部を形成することができた。その結果、キャビティー内部の圧力を一定に保つことができ、ひいては測定精度の長期安定性を保証することができる静電容量型圧力センサを提供することをできた。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る静電容量型圧力センサの上面図（ａ）、静電容量型圧力センサのＣ１断面図（ｂ）、静電容量型圧力センサのＣ２断面図（ｃ）、静電容量型圧力センサのＣ３断面図（ｄ）である。
【図２】本発明の第１の実施の形態に係る静電容量型圧力センサの上面図（ａ）、静電容量型圧力センサのＤ断面図（ｂ）である。
【図３】本発明の第２の実施の形態に係る静電容量型圧力センサの上面図（ａ）、静電容量型圧力センサのＤ断面図（ｂ）である。
【図４】本発明の第３の実施の形態に係る静電容量型圧力センサの上面図（ａ）、静電容量型圧力センサのＤ断面図（ｂ）である。
【図５】本発明の第１乃至第３の実施の形態に係る静電容量型圧力センサのＤ断面図（ｂ）の変形例である。
【図６】本発明の静電容量型圧力センサの製造工程を断面順に示す図である。
【図７】本発明の静電容量型圧力センサの静電容量−圧力印加の関係を示す特性グラフである。
【図８】従来のタッチモード式容量型圧力センサの上面図（ａ）、タッチモード式容量型圧力センサのＡ断面図（ｂ）、タッチモード式容量型圧力センサを第１の基板と第２の基板とに分離させた状態を示す図である。
【図９】従来の下部電極について詳述するためのタッチモード式容量型圧力センサの断面図（ａ）、タッチモード式容量型圧力センサの下部電極（ｂ）、誘電体膜で被覆された下部電極（ｃ）である。
【図１０】従来のタッチモード式容量型圧力センサに生じた空隙についてを詳述するための上面図（ａ）、タッチモード式容量型圧力センサのＣ１断面図（ｂ）、タッチモード式容量型圧力センサのＣ２断面図（ｃ）、タッチモード式容量型圧力センサのＣ３断面図（ｄ）である。
【符号の説明】
１１，４１，５１，６１…静電容量型圧力センサ
２１…シリコン基板（ガラス基板）
２３…ダイアフラム（上部電極）
２５…キャビティー部
２７…第２の基板
３１…導電膜（ガラス基板）
３３…下部電極
３３ａ…ガラス基板側電極
３３ｂ…フィードスルー部
３３ｃ…ガラス基板側外部電極
３５…ガラス膜（誘電体膜）
３７…外部電極
３９…第１の基板
１０１…タッチモード式容量型圧力センサ
２０１…シリコン基板
２０３…ダイアフラム（上部電極）
２０５…キャビティー部
３０１…ガラス基板
３０３…導電膜（下部電極）
３０３ａ…ガラス基板側電極
３０３ｂ…フィードスルー部
３０３ｃ…ガラス基板側外部電極
３０５…ガラス膜（誘電体膜）
３０７ａ…第１のＡｌ電極
３０７ｂ…第２のＡｌ電極
３０９…空隙

Claims

第１の基板に形成された易変形なる上部電極と、第２の基板に形成された下部電極を有し、前記第１の基板と前記第２の基板はキャビティー部を形成し、前記上部電極の撓み量により変化するこれら電極間の静電容量値を検出して圧力を測定する静電容量型圧力センサであって、
前記下部電極の少なくとも一部は、前記第２の基板に形成された凹部を導電性材料で埋めて形成され、かつ形成された下部電極の表面が、前記第２の基板の表面と少なくとも前記凹部の周囲において同じ高さを有することを特徴とする静電容量型圧力センサ。
前記下部電極は、前記上部電極と向かい合う基板側導電部と、
前記第１の基板の外側に配置される基板外側導電部と、前記基板側導電部と前記基板外側導電部とを接続するフィードスルー部とで構成されており、
前記フィードスルー部の、前記第１の基板と前記第２の基板の少なくとも接続部及び近傍にあたる部分が、前記第２の基板に埋め込まれていることを特徴する請求項１記載の静電容量型圧力センサ。
前記上部電極が、前記誘電体膜を挟んで前記下部電極に接触し、その接触面積が外圧に応じて変化することを特徴とする請求項１〜２記載の静電容量型圧力センサ。